JP2000311995A - 固体撮像素子及びその製造方法 - Google Patents
固体撮像素子及びその製造方法Info
- Publication number
- JP2000311995A JP2000311995A JP11120285A JP12028599A JP2000311995A JP 2000311995 A JP2000311995 A JP 2000311995A JP 11120285 A JP11120285 A JP 11120285A JP 12028599 A JP12028599 A JP 12028599A JP 2000311995 A JP2000311995 A JP 2000311995A
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- impurity
- type
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 claims abstract description 84
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims description 94
- 238000003384 imaging method Methods 0.000 claims description 60
- 229910052796 boron Inorganic materials 0.000 claims description 25
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 21
- 238000009792 diffusion process Methods 0.000 claims description 19
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 abstract description 48
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 230000001681 protective effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 93
- 108091006146 Channels Proteins 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- 238000000605 extraction Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 縦型オーバーフロードレイン方式で近赤外線
領域にも感度を有するＣＣＤ固体撮像素子において、特
性を損なうことなく画素の微細化を図り、且つスクライ
ブライン上でのリーク電流の発生阻止、保護トランジス
タの保護能力の低下防止等を図る。 【解決手段】 第１導電型の半導体基体４０の画素領域
に対応する領域部に第２導電型のオーバーフローバリア
領域３４を有し、オーバーフローバリア領域３４を含む
半導体基体４０上に形成された高抵抗エピタキシャル層
３５の、オーバーフローバリア領域３４に対応する領域
部３５Ａを第２導電型で形成し、高抵抗エピタキシャル
層３５の周辺領域３５Ｂを第１導電型で形成する。
領域にも感度を有するＣＣＤ固体撮像素子において、特
性を損なうことなく画素の微細化を図り、且つスクライ
ブライン上でのリーク電流の発生阻止、保護トランジス
タの保護能力の低下防止等を図る。 【解決手段】 第１導電型の半導体基体４０の画素領域
に対応する領域部に第２導電型のオーバーフローバリア
領域３４を有し、オーバーフローバリア領域３４を含む
半導体基体４０上に形成された高抵抗エピタキシャル層
３５の、オーバーフローバリア領域３４に対応する領域
部３５Ａを第２導電型で形成し、高抵抗エピタキシャル
層３５の周辺領域３５Ｂを第１導電型で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、固体撮像素子及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】固体撮像素子として、受光センサ部での
余剰の電荷を基板側に排出するようにした、いわゆる縦
型オーバーフロードレイン方式の固体撮像素子が知られ
ている。本出願人は、先に縦型オーバーフロードレイン
方式の固体撮像素子において、受光センサ部の空乏領域
を厚さ２μｍ以上の高抵抗エピタキシャル層により形成
し、近赤外線領域にも感度を有せしめたＣＣＤ固体撮像
素子を開発した（特願平８−１５２４９４号参照）。
余剰の電荷を基板側に排出するようにした、いわゆる縦
型オーバーフロードレイン方式の固体撮像素子が知られ
ている。本出願人は、先に縦型オーバーフロードレイン
方式の固体撮像素子において、受光センサ部の空乏領域
を厚さ２μｍ以上の高抵抗エピタキシャル層により形成
し、近赤外線領域にも感度を有せしめたＣＣＤ固体撮像
素子を開発した（特願平８−１５２４９４号参照）。
【０００３】図８は、このＣＣＤ固体撮像素子を示す。
このＣＣＤ固体撮像素子１は、第１導電型、例えばｎ型
のシリコンからなる半導体基板２上に、同導電型の低不
純物濃度、即ちｎ- のエピタキシャル層３が形成された
ｎ型の半導体基体１０を有し、この半導体基体１０のエ
ピタキシャル層３内にオーバーフローバリア領域となる
第２導電型、例えばｐ型の第１の半導体ウエル領域４が
形成され、この第１のｐ型半導体ウエル領域４上にエピ
タキシャル成長により、第１のｐ型半導体ウエル領域４
より比抵抗の高い高抵抗半導体領域、いわゆる高抵抗エ
ピタキシャル層５が形成される。この高抵抗エピタキシ
ャル層５は、その厚さを２μｍ以上、好ましくは５μｍ
以上とし、第１のｐ型半導体ウエル領域４より低濃度の
ｐ型領域又はｎ型領域、又はノンドープ（真性半導体）
領域で形成される。
このＣＣＤ固体撮像素子１は、第１導電型、例えばｎ型
のシリコンからなる半導体基板２上に、同導電型の低不
純物濃度、即ちｎ- のエピタキシャル層３が形成された
ｎ型の半導体基体１０を有し、この半導体基体１０のエ
ピタキシャル層３内にオーバーフローバリア領域となる
第２導電型、例えばｐ型の第１の半導体ウエル領域４が
形成され、この第１のｐ型半導体ウエル領域４上にエピ
タキシャル成長により、第１のｐ型半導体ウエル領域４
より比抵抗の高い高抵抗半導体領域、いわゆる高抵抗エ
ピタキシャル層５が形成される。この高抵抗エピタキシ
ャル層５は、その厚さを２μｍ以上、好ましくは５μｍ
以上とし、第１のｐ型半導体ウエル領域４より低濃度の
ｐ型領域又はｎ型領域、又はノンドープ（真性半導体）
領域で形成される。
【０００４】この高抵抗エピタキシャル層５の表面にマ
トリック配列の各受光センサ部１１を構成するための、
ｎ+ 半導体領域６及びこの上のｐ+ の正電荷蓄積領域７
が形成される。また、高抵抗エピタキシャル層５の各受
光センサ部列の一側に対応する位置に、読み出しゲート
部１３を挟んで垂直転送レジスタ１２のｎ型の転送チャ
ネル領域９が形成される。転送チャネル領域９下には第
２のｐ型半導体ウエル領域８が形成される。さらに各受
光センサ部１１を区画するｐ型のチャネルストップ領域
１４が形成される。
トリック配列の各受光センサ部１１を構成するための、
ｎ+ 半導体領域６及びこの上のｐ+ の正電荷蓄積領域７
が形成される。また、高抵抗エピタキシャル層５の各受
光センサ部列の一側に対応する位置に、読み出しゲート
部１３を挟んで垂直転送レジスタ１２のｎ型の転送チャ
ネル領域９が形成される。転送チャネル領域９下には第
２のｐ型半導体ウエル領域８が形成される。さらに各受
光センサ部１１を区画するｐ型のチャネルストップ領域
１４が形成される。
【０００５】転送チャネル領域９、チャネルストップ領
域１４及び読み出しゲート部１３上に、ゲート絶縁膜１
５を介して、例えば多結晶シリコンからなる転送電極１
６が形成され、転送チャネル領域９、ゲート絶縁膜１５
及び転送電極１６によりＣＣＤ構造の垂直転送レジスタ
１２が構成される。さらに、転送電極１６上を被覆する
層間絶縁膜１８を介して受光センサ部１１の開口を除く
他所全面に遮光膜１７が形成される。
域１４及び読み出しゲート部１３上に、ゲート絶縁膜１
５を介して、例えば多結晶シリコンからなる転送電極１
６が形成され、転送チャネル領域９、ゲート絶縁膜１５
及び転送電極１６によりＣＣＤ構造の垂直転送レジスタ
１２が構成される。さらに、転送電極１６上を被覆する
層間絶縁膜１８を介して受光センサ部１１の開口を除く
他所全面に遮光膜１７が形成される。
【０００６】このようにして、受光センサ部１１と、オ
ーバーフローバリア領域となる第１のｐ型半導体ウエル
領域４と、オーバーフロードレインとなる基板２が垂直
方向に形成されてなる縦型オーバーフロードレイン方式
のＣＣＤ固体撮像素子１が構成される。
ーバーフローバリア領域となる第１のｐ型半導体ウエル
領域４と、オーバーフロードレインとなる基板２が垂直
方向に形成されてなる縦型オーバーフロードレイン方式
のＣＣＤ固体撮像素子１が構成される。
【０００７】このＣＣＤ固体撮像素子１においては、赤
外線が十分吸収される深さにオーバーフローバリア領域
４が形成され、オーバーフローバリア領域４に達する高
抵抗エピタキシャル層５が空乏化されることで、近赤外
線領域にも感度を有することができる。
外線が十分吸収される深さにオーバーフローバリア領域
４が形成され、オーバーフローバリア領域４に達する高
抵抗エピタキシャル層５が空乏化されることで、近赤外
線領域にも感度を有することができる。
【０００８】
【発明が解決しようとする課題】ところで、上述の近赤
外線領域にも感度を有するＣＣＤ固体撮像素子１におい
ては、例えば高抵抗エピタキシャル層５をｐ--型にして
形成した場合に、図９の比較例１に示すように、スクラ
イブライン２１上より切断して固体撮像チップを得たと
きに、そのスクライブライン２１上にｐ--の高抵抗エピ
タキシャル層５とｎ型の半導体基体１０、即ちそのｎ-
エピタキシャル層３とで形成されるｐｎ接合２２が露出
した形となり、半導体基体１０とＧＮＤ、即ちチャネル
ストップ領域１４を通してＧＮＤ電位が与えられている
ｐ--高抵抗エピタキシャル層５との間でリーク電流が発
生する恐れがある。
外線領域にも感度を有するＣＣＤ固体撮像素子１におい
ては、例えば高抵抗エピタキシャル層５をｐ--型にして
形成した場合に、図９の比較例１に示すように、スクラ
イブライン２１上より切断して固体撮像チップを得たと
きに、そのスクライブライン２１上にｐ--の高抵抗エピ
タキシャル層５とｎ型の半導体基体１０、即ちそのｎ-
エピタキシャル層３とで形成されるｐｎ接合２２が露出
した形となり、半導体基体１０とＧＮＤ、即ちチャネル
ストップ領域１４を通してＧＮＤ電位が与えられている
ｐ--高抵抗エピタキシャル層５との間でリーク電流が発
生する恐れがある。
【０００９】また、ｐ--高抵抗エピタキシャル層１５の
周辺領域部には、ゲート絶縁膜、ｐｎ接合部の保護を目
的とした保護トランジスタ２４が形成される。図９の比
較例１では、ｐ--の高抵抗エピタキシャル層５にｐ型の
ベース領域２３を形成し、ベース領域２３内にｎ型のエ
ミッタ領域２６を形成し、さらに、ｎ型のコレクタ電極
取り出し領域２７を形成して高抵抗エピタキシャル層５
をコレクタ領域とした保護トランジスタ（バーティカル
型のｎｐｎバイポーラトランジスタ）２４が構成され
る。２８はｐ+ のベース電極取り出し領域、Ｃはコレク
タ端子、Ｂはベース端子、Ｅはエミッタ端子を示す。
周辺領域部には、ゲート絶縁膜、ｐｎ接合部の保護を目
的とした保護トランジスタ２４が形成される。図９の比
較例１では、ｐ--の高抵抗エピタキシャル層５にｐ型の
ベース領域２３を形成し、ベース領域２３内にｎ型のエ
ミッタ領域２６を形成し、さらに、ｎ型のコレクタ電極
取り出し領域２７を形成して高抵抗エピタキシャル層５
をコレクタ領域とした保護トランジスタ（バーティカル
型のｎｐｎバイポーラトランジスタ）２４が構成され
る。２８はｐ+ のベース電極取り出し領域、Ｃはコレク
タ端子、Ｂはベース端子、Ｅはエミッタ端子を示す。
【００１０】この保護トランジスタ２４では、コレクタ
領域がｐ--高抵抗エピタキシャル層５で構成されるの
で、静電強度が低下し、即ち保護トランジスタの保護能
力が弱くなるという問題が発生する。
領域がｐ--高抵抗エピタキシャル層５で構成されるの
で、静電強度が低下し、即ち保護トランジスタの保護能
力が弱くなるという問題が発生する。
【００１１】一方、上述のＣＣＤ固体撮像素子１におい
て、例えば高抵抗エピタキシャル層５をｎ--型にして形
成した場合には、図１２のポテンシャル分布Ｉで示すよ
うに、オーバーフローバリア領域４にホール電荷ｈに対
してポテンシャルの窪みが形成され、このオーバーフロ
ーバリア領域４に蓄積されたホール電荷ｈがチャネルス
トップ領域１４に排出され難くなり、飽和電荷量Ｑｓの
減少や、ホール電荷ｈが排出されやすい周辺部の画素と
周辺部以外の画素との間に差が生じて起こる、いわゆる
シェーディングの悪化等が問題となる。
て、例えば高抵抗エピタキシャル層５をｎ--型にして形
成した場合には、図１２のポテンシャル分布Ｉで示すよ
うに、オーバーフローバリア領域４にホール電荷ｈに対
してポテンシャルの窪みが形成され、このオーバーフロ
ーバリア領域４に蓄積されたホール電荷ｈがチャネルス
トップ領域１４に排出され難くなり、飽和電荷量Ｑｓの
減少や、ホール電荷ｈが排出されやすい周辺部の画素と
周辺部以外の画素との間に差が生じて起こる、いわゆる
シェーディングの悪化等が問題となる。
【００１２】この点を改善するために、本出願人は、図
１０及び図１１に示すように、高抵抗エピタキシャル層
５をｎ--型にした場合にも、垂直方向に隣り合う受光セ
ンサ部間の転送電極１６下、従ってｐ型チャネルストッ
プ領域１４下に対応する高抵抗エピタキシャル層５内の
部分に、内部ｐ型半導体領域２５を設けるようにしたＣ
ＣＤ固体撮像素子を提案した（特願平１０−９０１７５
号参照）。
１０及び図１１に示すように、高抵抗エピタキシャル層
５をｎ--型にした場合にも、垂直方向に隣り合う受光セ
ンサ部間の転送電極１６下、従ってｐ型チャネルストッ
プ領域１４下に対応する高抵抗エピタキシャル層５内の
部分に、内部ｐ型半導体領域２５を設けるようにしたＣ
ＣＤ固体撮像素子を提案した（特願平１０−９０１７５
号参照）。
【００１３】この図１０及び図１１のＣＣＤ固体撮像素
子によれば、図１３のポテンシャル分布IIで示すように
ホール電荷ｈに対するポテンシャルの窪みが形成されず
高抵抗エピタキシャル層５の深い位置で光電変換により
発生したホール電荷ｈはオーバーフローバリア領域４に
蓄積されず、内部ｐ型半導体領域２５を通りｐ型チャネ
ルストップ領域１４を介して排出される。
子によれば、図１３のポテンシャル分布IIで示すように
ホール電荷ｈに対するポテンシャルの窪みが形成されず
高抵抗エピタキシャル層５の深い位置で光電変換により
発生したホール電荷ｈはオーバーフローバリア領域４に
蓄積されず、内部ｐ型半導体領域２５を通りｐ型チャネ
ルストップ領域１４を介して排出される。
【００１４】また、周辺部の保護トランジスタ２４は、
ｎ--の高抵抗エピタキシャル層５がコレクタ領域として
構成されるので、保護トランジスタ２４としての保護能
力が確保できる。しかし乍ら、各画素内に設ける内部ｐ
型半導体領域２５は、画素の微細化の妨げとなる。
ｎ--の高抵抗エピタキシャル層５がコレクタ領域として
構成されるので、保護トランジスタ２４としての保護能
力が確保できる。しかし乍ら、各画素内に設ける内部ｐ
型半導体領域２５は、画素の微細化の妨げとなる。
【００１５】本発明は、上述の点に鑑み、特性を損なう
ことなく画素の微細化を図り、且つスクライブライン上
でのリーク電流の発生を回避できるようにした固体撮像
素子及びその製造方法を提供するものである。
ことなく画素の微細化を図り、且つスクライブライン上
でのリーク電流の発生を回避できるようにした固体撮像
素子及びその製造方法を提供するものである。
【００１６】
【課題を解決するための手段】本発明に係る固体撮像素
子は、第１導電型の半導体基体の画素領域に対応する領
域部に第２導電型の不純物領域を有し、この不純物領域
を含む半導体基体上に形成された高抵抗エピタキシャル
層の上記不純物領域に対応する領域部を第２導電型で形
成し、高抵抗エピタキシャル層の周辺領域部を第１導電
型に形成した構成とする。
子は、第１導電型の半導体基体の画素領域に対応する領
域部に第２導電型の不純物領域を有し、この不純物領域
を含む半導体基体上に形成された高抵抗エピタキシャル
層の上記不純物領域に対応する領域部を第２導電型で形
成し、高抵抗エピタキシャル層の周辺領域部を第１導電
型に形成した構成とする。
【００１７】本発明に係る固体撮像素子の製造方法は、
第１導電型の半導体基体の画素領域に対応する領域部に
第２導電型の不純物を導入して不純物領域を形成する工
程と、第２導電型の不純物領域を含む半導体基体上に、
ノンドープ又は第１導電型の高抵抗エピタキシャル層を
成長し、同時に不純物領域の第２導電型不純物を高抵抗
エピタキシャル層へ拡散して高抵抗エピタキシャル層の
上記不純物領域に対応する領域部を第２導電型にする工
程を有する。
第１導電型の半導体基体の画素領域に対応する領域部に
第２導電型の不純物を導入して不純物領域を形成する工
程と、第２導電型の不純物領域を含む半導体基体上に、
ノンドープ又は第１導電型の高抵抗エピタキシャル層を
成長し、同時に不純物領域の第２導電型不純物を高抵抗
エピタキシャル層へ拡散して高抵抗エピタキシャル層の
上記不純物領域に対応する領域部を第２導電型にする工
程を有する。
【００１８】本発明によれば、オーバーフローバリアと
なる不純物領域に対応する高抵抗エピタキシャル層の領
域部を上記不純物領域と同導電型に形成し、高抵抗エピ
タキシャル層の周辺部に対応する領域部を半導体基体と
同導電型に形成するので、不純物領域の近傍で光電変換
された一方の電荷は、不純物領域に蓄積されず高抵抗エ
ピタキシャル層を通ってチャネルストップ領域に排出さ
れる。
なる不純物領域に対応する高抵抗エピタキシャル層の領
域部を上記不純物領域と同導電型に形成し、高抵抗エピ
タキシャル層の周辺部に対応する領域部を半導体基体と
同導電型に形成するので、不純物領域の近傍で光電変換
された一方の電荷は、不純物領域に蓄積されず高抵抗エ
ピタキシャル層を通ってチャネルストップ領域に排出さ
れる。
【００１９】また、図１１に示すような内部第２導電型
半導体領域が不要となり、画素の微細化も可能となる。
高抵抗エピタキシャル層の周辺部に対応する領域部を、
半導体基体と同導電型に形成するので、固体撮像チップ
のスクライブライン上では、ｐｎ接合部は露出されず、
スクライブライン上でのリーク電流の発生はない。
半導体領域が不要となり、画素の微細化も可能となる。
高抵抗エピタキシャル層の周辺部に対応する領域部を、
半導体基体と同導電型に形成するので、固体撮像チップ
のスクライブライン上では、ｐｎ接合部は露出されず、
スクライブライン上でのリーク電流の発生はない。
【００２０】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００２１】図１及び図２は、本発明に係る縦型オーバ
ーフロードレイン方式の固体撮像素子の一実施の形態を
示す。本実施の形態は、近赤外線領域にも感度を有する
ＣＣＤ固体撮像素子に適用した場合である。図１は固体
撮像素子の撮像領域の要部の平面図、図２は画素領域及
び周辺領域付近の断面図を示す。
ーフロードレイン方式の固体撮像素子の一実施の形態を
示す。本実施の形態は、近赤外線領域にも感度を有する
ＣＣＤ固体撮像素子に適用した場合である。図１は固体
撮像素子の撮像領域の要部の平面図、図２は画素領域及
び周辺領域付近の断面図を示す。
【００２２】本実施の形態に係る固体撮像素子３１は、
第１導電型、例えばｎ型のシリコンからなる半導体基板
３２上に、同導電型の低不純物濃度、即ちｎ- のエピタ
キシャル層３３が形成されたｎ型の半導体基体４０を有
し、この半導体基体４０のエピタキシャル層３３内の画
素領域に対応する領域部にオーバーフローバリア領域と
なる第２導電型の半導体領域、本例ではｐ型の第１の半
導体ウエル領域３４が形成され、この第１のｐ型半導体
ウエル領域３４上にエピタキシャル成長により、第１の
ｐ型半導体ウエル領域３４より比抵抗の高い（従って第
１のｐ型半導体ウエル領域３４より低不純物濃度であ
る）高抵抗の半導体領域、いわゆる高抵抗エピタキシャ
ル層３５が形成される。この高抵抗エピタキシャル層３
５に受光センサ部４１を形成するための、ｎ+ の半導体
領域３６及びこの上のｐ+ の正電荷蓄積領域３７が形成
される。
第１導電型、例えばｎ型のシリコンからなる半導体基板
３２上に、同導電型の低不純物濃度、即ちｎ- のエピタ
キシャル層３３が形成されたｎ型の半導体基体４０を有
し、この半導体基体４０のエピタキシャル層３３内の画
素領域に対応する領域部にオーバーフローバリア領域と
なる第２導電型の半導体領域、本例ではｐ型の第１の半
導体ウエル領域３４が形成され、この第１のｐ型半導体
ウエル領域３４上にエピタキシャル成長により、第１の
ｐ型半導体ウエル領域３４より比抵抗の高い（従って第
１のｐ型半導体ウエル領域３４より低不純物濃度であ
る）高抵抗の半導体領域、いわゆる高抵抗エピタキシャ
ル層３５が形成される。この高抵抗エピタキシャル層３
５に受光センサ部４１を形成するための、ｎ+ の半導体
領域３６及びこの上のｐ+ の正電荷蓄積領域３７が形成
される。
【００２３】また、受光センサ部４１の各列の一側に対
応する位置の高抵抗エピタキシャル層３５に後述の垂直
転送レジスタ４３を構成するためのｎ型の転送チャネル
領域３９が形成され、この転送チャネル領域３９下に第
２のｐ型半導体ウエル領域３８が形成される。さらに受
光センサ部４１を区画する位置の高抵抗エピタキシャル
層３５にｐ型のチャネルストップ領域４４が形成され
る。
応する位置の高抵抗エピタキシャル層３５に後述の垂直
転送レジスタ４３を構成するためのｎ型の転送チャネル
領域３９が形成され、この転送チャネル領域３９下に第
２のｐ型半導体ウエル領域３８が形成される。さらに受
光センサ部４１を区画する位置の高抵抗エピタキシャル
層３５にｐ型のチャネルストップ領域４４が形成され
る。
【００２４】受光センサ部４１は、画素となるもので、
図１に示すように複数の受光センサ部４１がマトリック
ス状に配列される。受光センサ部４１と垂直転送レジス
タ４３との間に読み出しゲート部４２が形成される。
図１に示すように複数の受光センサ部４１がマトリック
ス状に配列される。受光センサ部４１と垂直転送レジス
タ４３との間に読み出しゲート部４２が形成される。
【００２５】転送チャネル領域３９、チャネルストップ
領域４４及び読み出しゲート部４２上に、ゲート絶縁膜
４５を介して例えば２層構造の多結晶シリコンからなる
転送電極４６〔４６ａ，４６ｂ〕が形成され、転送チャ
ネル領域３９、ゲート絶縁膜４５及び転送電極４６によ
りＣＣＤ構造の垂直転送レジスタ４３が構成される。
領域４４及び読み出しゲート部４２上に、ゲート絶縁膜
４５を介して例えば２層構造の多結晶シリコンからなる
転送電極４６〔４６ａ，４６ｂ〕が形成され、転送チャ
ネル領域３９、ゲート絶縁膜４５及び転送電極４６によ
りＣＣＤ構造の垂直転送レジスタ４３が構成される。
【００２６】さらに、転送電極４６上を被覆する層間絶
縁膜４８を介して受光センサ部４１の開口を除く全面に
例えばＡｌ等による遮光膜４７が形成される。
縁膜４８を介して受光センサ部４１の開口を除く全面に
例えばＡｌ等による遮光膜４７が形成される。
【００２７】第１導電型の低不純物濃度のエピタキシャ
ル層３３は、いわゆるシャッタ電圧を低減するために設
けるもので、このエピタキシャル層３３を形成すること
により、基板電圧Ｖsub によるシャッタ電圧の低電圧化
が容易になる。
ル層３３は、いわゆるシャッタ電圧を低減するために設
けるもので、このエピタキシャル層３３を形成すること
により、基板電圧Ｖsub によるシャッタ電圧の低電圧化
が容易になる。
【００２８】オーバーフローバリア領域となる第１のｐ
型半導体ウエル領域３４は、好ましくは不純物の濃度が
１０14〜１０16ｃｍ-3の範囲内とされる。
型半導体ウエル領域３４は、好ましくは不純物の濃度が
１０14〜１０16ｃｍ-3の範囲内とされる。
【００２９】高抵抗エピタキシャル層３５の厚さは、２
μｍ以上、好ましくは５μｍ以上とし、例えば１０μｍ
程度とすることができる。高抵抗エピタキシャル層３５
の不純物濃度は１０15ｃｍ-3未満、例えば１０13ｃｍ-3
とすることができる。
μｍ以上、好ましくは５μｍ以上とし、例えば１０μｍ
程度とすることができる。高抵抗エピタキシャル層３５
の不純物濃度は１０15ｃｍ-3未満、例えば１０13ｃｍ-3
とすることができる。
【００３０】そして、本実施の形態においては、特に、
高抵抗エピタキシャル層３５の画素領域に対応する領域
部、即ちオーバーフローバリア領域となる第１のｐ型半
導体ウエル領域３４に対応する領域部３５Ａを、第１の
ｐ型半導体ウエル領域３４と同導電型で形成し、高抵抗
エピタキシャル層３５の周辺領域部３５Ｂを、ｎ型半導
体基体４０と同導電型で形成する。
高抵抗エピタキシャル層３５の画素領域に対応する領域
部、即ちオーバーフローバリア領域となる第１のｐ型半
導体ウエル領域３４に対応する領域部３５Ａを、第１の
ｐ型半導体ウエル領域３４と同導電型で形成し、高抵抗
エピタキシャル層３５の周辺領域部３５Ｂを、ｎ型半導
体基体４０と同導電型で形成する。
【００３１】高抵抗エピタキシャル層３５の領域部３５
Ａは、オーバーフローバリア領域となる第１のｐ型半導
体ウエル領域３４より低不純物濃度のｐ--高抵抗領域で
形成される。また、高抵抗エピタキシャル層３５の周辺
領域部３５Ｂは、ｎ型半導体基体４０のｎ- のエピタキ
シャル層３３より低不純物濃度のｎ--高抵抗領域で形成
される。
Ａは、オーバーフローバリア領域となる第１のｐ型半導
体ウエル領域３４より低不純物濃度のｐ--高抵抗領域で
形成される。また、高抵抗エピタキシャル層３５の周辺
領域部３５Ｂは、ｎ型半導体基体４０のｎ- のエピタキ
シャル層３３より低不純物濃度のｎ--高抵抗領域で形成
される。
【００３２】高抵抗エピタキシャル層３５のｎ--の周辺
領域部３５Ｂには、前述と同様の保護トランジスタ５１
が形成される。この保護トランジスタ５１は、ｎ--の周
辺領域部３５Ｂにｐ型のベース領域５２を形成し、ベー
ス領域５２内にｎ型のエミッタ領域５３を形成し、さら
に、コレクタ領域となるｎ--の領域部３５Ｂにｎ型のコ
レクタ電極取り出し領域５４を形成し、さらに、ベース
領域５２内にｐ型のベース電極取り出し領域５５を形成
して構成される。Ｃはコレクタ端子、Ｂはベース端子、
Ｅはエミッタ端子である。
領域部３５Ｂには、前述と同様の保護トランジスタ５１
が形成される。この保護トランジスタ５１は、ｎ--の周
辺領域部３５Ｂにｐ型のベース領域５２を形成し、ベー
ス領域５２内にｎ型のエミッタ領域５３を形成し、さら
に、コレクタ領域となるｎ--の領域部３５Ｂにｎ型のコ
レクタ電極取り出し領域５４を形成し、さらに、ベース
領域５２内にｐ型のベース電極取り出し領域５５を形成
して構成される。Ｃはコレクタ端子、Ｂはベース端子、
Ｅはエミッタ端子である。
【００３３】この固体撮像素子３１では、赤外線が十分
吸収される深さにオーバーフローバリア領域となる第１
のｐ型半導体ウエル領域３４が形成され、このオーバー
フローバリア領域３４に達する高抵抗エピタキシャル層
３５が空乏化されることで、近赤外線領域にも感度を有
することができる。
吸収される深さにオーバーフローバリア領域となる第１
のｐ型半導体ウエル領域３４が形成され、このオーバー
フローバリア領域３４に達する高抵抗エピタキシャル層
３５が空乏化されることで、近赤外線領域にも感度を有
することができる。
【００３４】本実施の形態に係る近赤外線領域にも感度
をもつ固体撮像素子３１によれば、高抵抗エピタキシャ
ル層３５のオーバーフローバリア領域３４に対応する領
域部３５Ａがｐ型として形成されているため、即ち、受
光センサ部３１の空乏化領域となる高抵抗エピタキシャ
ル層の領域部３５Ａ及びオーバーフローバリア領域３４
を含む領域が全てｐ型で形成されているため、前述の図
１１に示す垂直方向に隣り合う画素間に対応する位置に
ホール電荷の排除に供する内部ｐ型半導体領域２５を設
けることなく、図３のポテンシャル分布III で示すよう
にホール電荷ｈに対するポテンシャルの窪みが発生しな
い。
をもつ固体撮像素子３１によれば、高抵抗エピタキシャ
ル層３５のオーバーフローバリア領域３４に対応する領
域部３５Ａがｐ型として形成されているため、即ち、受
光センサ部３１の空乏化領域となる高抵抗エピタキシャ
ル層の領域部３５Ａ及びオーバーフローバリア領域３４
を含む領域が全てｐ型で形成されているため、前述の図
１１に示す垂直方向に隣り合う画素間に対応する位置に
ホール電荷の排除に供する内部ｐ型半導体領域２５を設
けることなく、図３のポテンシャル分布III で示すよう
にホール電荷ｈに対するポテンシャルの窪みが発生しな
い。
【００３５】即ち、内部ｐ型半導体領域２５を設けるこ
となく、高抵抗エピタキシャル層３５の深い位置で光電
変換により発生したホール電荷ｈは、オーバーフローバ
リア領域３４に蓄積されることなく高抵抗エピタキシャ
ル層３５のｐ--領域部３５Ａを通って表面のｐ型チャネ
ルストップ領域４４へ排出することができる。これによ
り、オーバーフローバリア領域３４は完全に空乏化す
る。従って、飽和電荷量Ｑｓの減少や、シェーディング
等の問題は起こらず、各画素の特性の均一化が図れる。
そして、内部ｐ型半導体領域２５を省略できる分、さら
に画素を微細化することができる。
となく、高抵抗エピタキシャル層３５の深い位置で光電
変換により発生したホール電荷ｈは、オーバーフローバ
リア領域３４に蓄積されることなく高抵抗エピタキシャ
ル層３５のｐ--領域部３５Ａを通って表面のｐ型チャネ
ルストップ領域４４へ排出することができる。これによ
り、オーバーフローバリア領域３４は完全に空乏化す
る。従って、飽和電荷量Ｑｓの減少や、シェーディング
等の問題は起こらず、各画素の特性の均一化が図れる。
そして、内部ｐ型半導体領域２５を省略できる分、さら
に画素を微細化することができる。
【００３６】また、高抵抗エピタキシャル層３５の周辺
領域部３５Ｂはｎ型半導体基体４０と同導電型のｎ--に
形成されているので、固体撮像チップのスクライブライ
ン５７上にｐｎ接合が露出することはなく、スクライブ
ライン５７上でのｎ型半導体基体とＧＮＤ間にリーク電
流は発生しない。
領域部３５Ｂはｎ型半導体基体４０と同導電型のｎ--に
形成されているので、固体撮像チップのスクライブライ
ン５７上にｐｎ接合が露出することはなく、スクライブ
ライン５７上でのｎ型半導体基体とＧＮＤ間にリーク電
流は発生しない。
【００３７】また、縦方向の画素間の混色を防止するこ
とができる。
とができる。
【００３８】上述の本実施の形態に係る固体撮像素子３
１は、例えば次のように製造される。
１は、例えば次のように製造される。
【００３９】図４は、本発明の製造方法の一例を示す。
先ず、図４Ａに示すように、例えばｎ型のシリコン半導
体基板３２上に、基板３２と同導電型の低不純物濃度の
ｎ- エピタキシャル層３３を形成したｎ型半導体基体４
０を設ける。このｎ型半導体基体４０のｎ- エピタキシ
ャル層３３の画素領域に対応する領域部表面にｐ型不純
物を導入してオーバーフローバリア領域となる第１のｐ
型半導体ウエル領域３４を形成する。
先ず、図４Ａに示すように、例えばｎ型のシリコン半導
体基板３２上に、基板３２と同導電型の低不純物濃度の
ｎ- エピタキシャル層３３を形成したｎ型半導体基体４
０を設ける。このｎ型半導体基体４０のｎ- エピタキシ
ャル層３３の画素領域に対応する領域部表面にｐ型不純
物を導入してオーバーフローバリア領域となる第１のｐ
型半導体ウエル領域３４を形成する。
【００４０】この第１のｐ型半導体ウエル領域３４の形
成に際して、本例では、ｐ型不純物として拡散係数の異
なる複数種の同導電型不純物、例えばアルミニウム（Ａ
ｌ）不純物とボロン（Ｂ）不純物とを例えばイオン注入
で導入する。アルミニウム不純物は、ボロン不純物に対
して拡散係数が小さい。導入するドーズ量の比として
は、Ａｌ：Ｂ＝１０〜１００：１程度とすることができ
る。
成に際して、本例では、ｐ型不純物として拡散係数の異
なる複数種の同導電型不純物、例えばアルミニウム（Ａ
ｌ）不純物とボロン（Ｂ）不純物とを例えばイオン注入
で導入する。アルミニウム不純物は、ボロン不純物に対
して拡散係数が小さい。導入するドーズ量の比として
は、Ａｌ：Ｂ＝１０〜１００：１程度とすることができ
る。
【００４１】次に、図４Ｂに示すように、ｎ型半導体基
体４０上の全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、第１のｐ型半導体ウエル領域３３か
ら主として拡散係数の大きいボロン不純物がエピタキシ
ャル層へ拡散し、即ちいわゆるボロン不純物のアウトデ
ィフェージョン６０によって、高抵抗エピタキシャル層
３５のうちの第１のｐ型半導体ウエル領域、即ち、オー
バーフローバリア領域３３上に対応する領域部３５Ａが
ｐ--高抵抗領域として成長する。
体４０上の全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、第１のｐ型半導体ウエル領域３３か
ら主として拡散係数の大きいボロン不純物がエピタキシ
ャル層へ拡散し、即ちいわゆるボロン不純物のアウトデ
ィフェージョン６０によって、高抵抗エピタキシャル層
３５のうちの第１のｐ型半導体ウエル領域、即ち、オー
バーフローバリア領域３３上に対応する領域部３５Ａが
ｐ--高抵抗領域として成長する。
【００４２】オーバーフローバリア領域３４は、主とし
て拡散係数の小さいアルミニウム不純物によって形成さ
れることになる。
て拡散係数の小さいアルミニウム不純物によって形成さ
れることになる。
【００４３】ｐ型不純物となるアルミニウムは、シリコ
ン半導体内において、拡散係数が小さいと共に、固溶度
（いわゆる溶解度）も小さく、活性化率が小さい。しか
し、オーバーフローバリア領域３４は、不純物濃度が１
０14〜１０16ｃｍ-3と低いので、オーバーフローバリア
領域３４の不純物としてアルミニウムを用いることがで
きる。
ン半導体内において、拡散係数が小さいと共に、固溶度
（いわゆる溶解度）も小さく、活性化率が小さい。しか
し、オーバーフローバリア領域３４は、不純物濃度が１
０14〜１０16ｃｍ-3と低いので、オーバーフローバリア
領域３４の不純物としてアルミニウムを用いることがで
きる。
【００４４】一方、高抵抗エピタキシャル層３５の周辺
領域部３５Ｂでは、ｎ型エピタキシャル成長によって、
又はノンドープエピタキシャル成長のときは基体４０の
ｎ-エピタキシャル層３３からのｎ型不純物のエピタキ
シャル層３５への拡散によって、基体４０と同導電型の
ｎ--高抵抗領域となる。
領域部３５Ｂでは、ｎ型エピタキシャル成長によって、
又はノンドープエピタキシャル成長のときは基体４０の
ｎ-エピタキシャル層３３からのｎ型不純物のエピタキ
シャル層３５への拡散によって、基体４０と同導電型の
ｎ--高抵抗領域となる。
【００４５】次いで、高抵抗エピタキシャル層３５の画
素領域に対応するｐ--高抵抗領域部３５Ａに、前述した
受光センサ部４１を構成するｎ+ 半導体領域３６及びｐ
+ の正電荷蓄積領域３７、第２のｐ型半導体ウエル領域
３８、ｎ型の転送チャネル領域３９、さらにｐ型チャネ
ルストップ領域４４を夫々例えばイオン注入で形成す
る。また、高抵抗エピタキシャル層３５の周辺のｎ--領
域部３５Ｂに保護トランジスタ５１を構成するｐ型ベー
ス領域５２、ｎ型エミッタ領域５３、ｐ+ ベース電極取
り出し領域５５及びｎ+ コレクタ電極取り出し領域５４
を、例えばイオン注入で形成する。
素領域に対応するｐ--高抵抗領域部３５Ａに、前述した
受光センサ部４１を構成するｎ+ 半導体領域３６及びｐ
+ の正電荷蓄積領域３７、第２のｐ型半導体ウエル領域
３８、ｎ型の転送チャネル領域３９、さらにｐ型チャネ
ルストップ領域４４を夫々例えばイオン注入で形成す
る。また、高抵抗エピタキシャル層３５の周辺のｎ--領
域部３５Ｂに保護トランジスタ５１を構成するｐ型ベー
ス領域５２、ｎ型エミッタ領域５３、ｐ+ ベース電極取
り出し領域５５及びｎ+ コレクタ電極取り出し領域５４
を、例えばイオン注入で形成する。
【００４６】次いで、表面を覆って全面にゲート絶縁膜
４５を形成し、この上に選択的に多結晶シリコン層によ
る転送電極４６を形成する。この後は、転送電極４６を
層間絶縁膜４８で覆い、これの上に例えばＡｌ等による
遮光膜４７を形成する。遮光膜４７には、受光センサ部
４１に対応する部分に開口を形成する。さらに、図示せ
ざるも、層間絶縁膜、平坦化膜を積層し、平坦化膜上に
色フィルタ及びオンチップマイクロレンズ等を形成す
る。このようにして、図７に示すＣＣＤ固体撮像素子３
１を得る。
４５を形成し、この上に選択的に多結晶シリコン層によ
る転送電極４６を形成する。この後は、転送電極４６を
層間絶縁膜４８で覆い、これの上に例えばＡｌ等による
遮光膜４７を形成する。遮光膜４７には、受光センサ部
４１に対応する部分に開口を形成する。さらに、図示せ
ざるも、層間絶縁膜、平坦化膜を積層し、平坦化膜上に
色フィルタ及びオンチップマイクロレンズ等を形成す
る。このようにして、図７に示すＣＣＤ固体撮像素子３
１を得る。
【００４７】この図４の実施の形態に係る製法によれ
ば、オーバーフローバリア領域３４を、ｐ型不純物とし
て拡散係数の大きいボロン不純物と拡散係数の小さいア
ルミニウム不純物とのイオン注入で形成することによ
り、ｎ型又はノンドープの高抵抗エピタキシャル層３５
の成長時に、オーバーフローバリア領域３４からのボロ
ン不純物のアウトディフュージョンによって、高抵抗エ
ピタキシャル層３５のオーバーフローバリア領域３４上
に対応する領域部３５Ａをｐ--高抵抗領域とすることが
できる。同時に、高抵抗エピタキシャル層３５の周辺領
域部３５Ｂでは、ｎ型エピタキシャル成長、又はノンド
ープエピタキシャル成長のときにはｎ型半導体基体４０
からのｎ型不純物のアウトディフュージョンによって、
ｎ--高抵抗領域とすることができる。
ば、オーバーフローバリア領域３４を、ｐ型不純物とし
て拡散係数の大きいボロン不純物と拡散係数の小さいア
ルミニウム不純物とのイオン注入で形成することによ
り、ｎ型又はノンドープの高抵抗エピタキシャル層３５
の成長時に、オーバーフローバリア領域３４からのボロ
ン不純物のアウトディフュージョンによって、高抵抗エ
ピタキシャル層３５のオーバーフローバリア領域３４上
に対応する領域部３５Ａをｐ--高抵抗領域とすることが
できる。同時に、高抵抗エピタキシャル層３５の周辺領
域部３５Ｂでは、ｎ型エピタキシャル成長、又はノンド
ープエピタキシャル成長のときにはｎ型半導体基体４０
からのｎ型不純物のアウトディフュージョンによって、
ｎ--高抵抗領域とすることができる。
【００４８】また、オーバーフローバリア領域３４は、
主として拡散係数の小さいアルミニウム不純物によって
形成されるので、オーバーフローバリア領域３４の厚
さ、不純物濃度の変動が抑えられ、従って撮像素子特性
のばらつきが生じにくい。
主として拡散係数の小さいアルミニウム不純物によって
形成されるので、オーバーフローバリア領域３４の厚
さ、不純物濃度の変動が抑えられ、従って撮像素子特性
のばらつきが生じにくい。
【００４９】図５は、本発明の製造方法の他の例を示
す。先ず、図５Ａに示すように、例えばｎ型のシリコン
半導体基板３２上に、同導電型の低不純物濃度のｎ- エ
ピタキシャル層３３を形成したｎ型半導体基板４０を設
ける。このｎ- エピタキシャル層３３の画素領域に対応
する領域部表面に、同一種類のｐ型不純物を打ち込みエ
ネルギー及び不純物濃度を異ならしめてイオン注入して
オーバーフローバリア領域となる第１のｐ型半導体ウエ
ル領域３４を形成する。
す。先ず、図５Ａに示すように、例えばｎ型のシリコン
半導体基板３２上に、同導電型の低不純物濃度のｎ- エ
ピタキシャル層３３を形成したｎ型半導体基板４０を設
ける。このｎ- エピタキシャル層３３の画素領域に対応
する領域部表面に、同一種類のｐ型不純物を打ち込みエ
ネルギー及び不純物濃度を異ならしめてイオン注入して
オーバーフローバリア領域となる第１のｐ型半導体ウエ
ル領域３４を形成する。
【００５０】この例では、不純物としてボロン（Ｂ）不
純物を用い、高打ち込みエネルギー例えば２ＭｅＶ程度
の打ち込みエネルギーで深い位置に不純物濃度ピーク位
置Ｒ P1がくるようにイオン注入した第１のボロンイオン
注入部６１と、之より低打ち込みエネルギー例えば１０
０ｋｅＶ程度の打ち込みエネルギーで浅い位置に不純物
濃度ピーク位置ＲP2がくるようにイオン注入した第２の
ボロンイオン注入部６２を形成してオーバーフローバリ
ア領域３４を形成する。
純物を用い、高打ち込みエネルギー例えば２ＭｅＶ程度
の打ち込みエネルギーで深い位置に不純物濃度ピーク位
置Ｒ P1がくるようにイオン注入した第１のボロンイオン
注入部６１と、之より低打ち込みエネルギー例えば１０
０ｋｅＶ程度の打ち込みエネルギーで浅い位置に不純物
濃度ピーク位置ＲP2がくるようにイオン注入した第２の
ボロンイオン注入部６２を形成してオーバーフローバリ
ア領域３４を形成する。
【００５１】第１のボロンイオン注入部６１は、第２の
ボロンイオン注入部６２より高不純物濃度とする。例え
ば、導入するドーズ量の比としては、第１のボロンイオ
ン注入部６１：第２のボロンイオン注入部６２＝１０〜
１００：１程度とすることができる。
ボロンイオン注入部６２より高不純物濃度とする。例え
ば、導入するドーズ量の比としては、第１のボロンイオ
ン注入部６１：第２のボロンイオン注入部６２＝１０〜
１００：１程度とすることができる。
【００５２】次に、図５Ｂに示すように、ｎ型半導体基
体４０上に全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、オーバーフローバリア領域３４の主
として第２のボロンイオン注入部６２からのボロン不純
物のアウトディフュージョンによって、高抵抗エピタキ
シャル層３５のうちオーバーフローバリア領域３４上に
対応する領域部３５Ａがｐ--高抵抗領域として成長す
る。オーバーフローバリア領域３４は、第１のボロンイ
オン注入部６１のボロン不純物を主たる不純物にして形
成されることになる。
体４０上に全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、オーバーフローバリア領域３４の主
として第２のボロンイオン注入部６２からのボロン不純
物のアウトディフュージョンによって、高抵抗エピタキ
シャル層３５のうちオーバーフローバリア領域３４上に
対応する領域部３５Ａがｐ--高抵抗領域として成長す
る。オーバーフローバリア領域３４は、第１のボロンイ
オン注入部６１のボロン不純物を主たる不純物にして形
成されることになる。
【００５３】一方、高抵抗エピタキシャル層３５の周辺
領域部３５Ｂは、ｎ型エピタキシャル成長によって、又
はノンドープエピタキシャル成長のときは基体４０のｎ
- エピタキシャル層３３からのｎ型不純物のアウトディ
フュージョンによって、基体４０と同導電型のｎ--高抵
抗領域となる。次いで、前述と同様にして、図７に示す
ＣＣＤ固体撮像素子３１を得る。
領域部３５Ｂは、ｎ型エピタキシャル成長によって、又
はノンドープエピタキシャル成長のときは基体４０のｎ
- エピタキシャル層３３からのｎ型不純物のアウトディ
フュージョンによって、基体４０と同導電型のｎ--高抵
抗領域となる。次いで、前述と同様にして、図７に示す
ＣＣＤ固体撮像素子３１を得る。
【００５４】この図５の実施の形態に係る製造方法によ
れば、オーバーフローバリア領域３４を、同一種類の不
純物、本例てはボロン不純物を用い、打ち込みエネルギ
ー及び不純物濃度を異にした第１及び第２のボロンイオ
ン注入部６１及び６２によって形成することにより、ｎ
型、又はノンドープの高抵抗エピタキシャル層３５の成
長時に、第２のボロンイオン注入部６２からのアウトデ
ィフュージョンによって高抵抗エピタキシャル層３５の
オーバーフローバリア領域３４上に対応する領域部３５
Ａをｐ--高抵抗領域とすることができる。同時に、高抵
抗エピタキシャル層３５の周辺領域３５Ｂでは、ｎ型エ
ピタキシャル成長によって、又はノンドープエピタキシ
ャル成長のときには基体４０からのｎ型不純物のアウト
ディフュージョンによって、ｎ--高抵抗領域とすること
ができる。
れば、オーバーフローバリア領域３４を、同一種類の不
純物、本例てはボロン不純物を用い、打ち込みエネルギ
ー及び不純物濃度を異にした第１及び第２のボロンイオ
ン注入部６１及び６２によって形成することにより、ｎ
型、又はノンドープの高抵抗エピタキシャル層３５の成
長時に、第２のボロンイオン注入部６２からのアウトデ
ィフュージョンによって高抵抗エピタキシャル層３５の
オーバーフローバリア領域３４上に対応する領域部３５
Ａをｐ--高抵抗領域とすることができる。同時に、高抵
抗エピタキシャル層３５の周辺領域３５Ｂでは、ｎ型エ
ピタキシャル成長によって、又はノンドープエピタキシ
ャル成長のときには基体４０からのｎ型不純物のアウト
ディフュージョンによって、ｎ--高抵抗領域とすること
ができる。
【００５５】また、オーバーフローバリア領域３４は、
主として深い位置にＲP1がある第１のボロンイオン注入
部６１によるボロン不純物で形成されるので、オーバー
フローバリア領域３４の厚さ、不純物濃度の変動が抑え
られ、撮像素子特性のばらつきが生じにくい。
主として深い位置にＲP1がある第１のボロンイオン注入
部６１によるボロン不純物で形成されるので、オーバー
フローバリア領域３４の厚さ、不純物濃度の変動が抑え
られ、撮像素子特性のばらつきが生じにくい。
【００５６】図６は、本発明の製造方法のさらに他の例
を示す。先ず、図６Ａに示すように、例えばｎ型のシリ
コン半導体基板３２上に、同導電型の低不純物濃度のｎ
- エピタキシャル層３３を形成したｎ型半導体基体４０
を設ける。このｎ- エピタキシャル層３３の画素領域に
対応する領域部表面に、オーバーフローバリア領域とな
る第１のｐ型半導体ウエル領域３４を例えばイオン注入
により形成する。この例ではボロン不純物をイオン注入
して第１のｐ型半導体ウエル領域３４を形成する。
を示す。先ず、図６Ａに示すように、例えばｎ型のシリ
コン半導体基板３２上に、同導電型の低不純物濃度のｎ
- エピタキシャル層３３を形成したｎ型半導体基体４０
を設ける。このｎ- エピタキシャル層３３の画素領域に
対応する領域部表面に、オーバーフローバリア領域とな
る第１のｐ型半導体ウエル領域３４を例えばイオン注入
により形成する。この例ではボロン不純物をイオン注入
して第１のｐ型半導体ウエル領域３４を形成する。
【００５７】次に、図６Ｂに示すように、ｎ型半導体基
体４０上に全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、オーバーフローバリア領域３３から
の不純物のアウトディフュージョンにより高抵抗エピタ
キシャル層３５のうちのオーバーフローバリア領域３４
上に対応する領域部３５Ａがｐ--高抵抗領域として成長
する。一方、高抵抗エピタキシャル層３５の周辺領域部
３５Ｂでは、ｎ型エピタキシャル成長によって、又はノ
ンドープエピタキシャル成長のときは基体４０のｎ-エ
ピタキシャル層３３からのｎ型不純物のエピタキシャル
層３５へのアウトディフュージョンによって、基体４０
と同導電型のｎ--高抵抗領域となる。
体４０上に全面にｎ型又はノンドープ（真性半導体）に
よる高抵抗エピタキシャル層３５を成長する。このエピ
タキシャル成長時、オーバーフローバリア領域３３から
の不純物のアウトディフュージョンにより高抵抗エピタ
キシャル層３５のうちのオーバーフローバリア領域３４
上に対応する領域部３５Ａがｐ--高抵抗領域として成長
する。一方、高抵抗エピタキシャル層３５の周辺領域部
３５Ｂでは、ｎ型エピタキシャル成長によって、又はノ
ンドープエピタキシャル成長のときは基体４０のｎ-エ
ピタキシャル層３３からのｎ型不純物のエピタキシャル
層３５へのアウトディフュージョンによって、基体４０
と同導電型のｎ--高抵抗領域となる。
【００５８】次いで、前述と同様にして、図７に示すＣ
ＣＤ固体撮像素子３１を得る。
ＣＤ固体撮像素子３１を得る。
【００５９】この図６の実施の形態に係る製造方法にお
いても、高抵抗エピタキシャル層３５の成長時に、その
高抵抗エピタキシャル層３５のオーバーフローバリア領
域３４上に対応する領域部３５Ａをｐ--高抵抗領域と
し、周辺領域部３５Ｂをｎ--高抵抗領域とすることがで
きる。但し、この図６の例ではオーバーフローバリア領
域３４の厚み、不純物濃度のばらつきが生じ易く、この
点では、前述の図４及び図５の製法の方が優れている。
いても、高抵抗エピタキシャル層３５の成長時に、その
高抵抗エピタキシャル層３５のオーバーフローバリア領
域３４上に対応する領域部３５Ａをｐ--高抵抗領域と
し、周辺領域部３５Ｂをｎ--高抵抗領域とすることがで
きる。但し、この図６の例ではオーバーフローバリア領
域３４の厚み、不純物濃度のばらつきが生じ易く、この
点では、前述の図４及び図５の製法の方が優れている。
【００６０】上述の各実施の形態に係る製造方法によれ
ば、オーバーフローバリア領域３４を構成する不純物の
アウトディフュージョン量を制御することによって、高
抵抗エピタキシャル層のチップ周辺部はｎ型の領域部３
５Ｂとし、画素領域に対応する領域部３５Ａはｐ型の領
域部３５Ａとすることができる。
ば、オーバーフローバリア領域３４を構成する不純物の
アウトディフュージョン量を制御することによって、高
抵抗エピタキシャル層のチップ周辺部はｎ型の領域部３
５Ｂとし、画素領域に対応する領域部３５Ａはｐ型の領
域部３５Ａとすることができる。
【００６１】従って、上述した飽和電荷量Ｑｓの減少
や、シェーディングの増大なしに画素を微細化でき、ま
た固体撮像チップのスクライブライン上で半導体基体と
グランド（ＧＮＤ）間のリーク電流が発生せず、更に、
保護トランジスタの静電強度、いわゆる保護能力を改善
した近赤外線領域に感度を持つＣＣＤ固体撮像素子を容
易に製造することができる。
や、シェーディングの増大なしに画素を微細化でき、ま
た固体撮像チップのスクライブライン上で半導体基体と
グランド（ＧＮＤ）間のリーク電流が発生せず、更に、
保護トランジスタの静電強度、いわゆる保護能力を改善
した近赤外線領域に感度を持つＣＣＤ固体撮像素子を容
易に製造することができる。
【００６２】また、図４及び図５の例においては、エピ
タキシャル成長時のオーバーフローバリア領域３４の厚
み、不純物濃度の変動が抑えられ、撮像素子特性のばら
つきを抑えて歩留りよく近赤外線領域にも感度を有する
ＣＣＤ固体撮像素子３１を製造できる。
タキシャル成長時のオーバーフローバリア領域３４の厚
み、不純物濃度の変動が抑えられ、撮像素子特性のばら
つきを抑えて歩留りよく近赤外線領域にも感度を有する
ＣＣＤ固体撮像素子３１を製造できる。
【００６３】尚、上例ではｎ型半導体基板３２上にｎ-
エピタキシャル層３３を形成したが、このｎ- エピタキ
シャル層３３を省略した構成にも本発明は適用できる。
エピタキシャル層３３を形成したが、このｎ- エピタキ
シャル層３３を省略した構成にも本発明は適用できる。
【００６４】本発明の固体撮像素子は、例えばＣＭＯＳ
センサ、内部増幅型センサ等、ＣＣＤ固体撮像素子以外
の固体撮像素子にも適用できる。
センサ、内部増幅型センサ等、ＣＣＤ固体撮像素子以外
の固体撮像素子にも適用できる。
【００６５】本発明の固体撮像素子は、上述の例に限定
されるものでなく、本発明の要旨を逸脱しない範囲内で
その他の様々な構成を取り得る。
されるものでなく、本発明の要旨を逸脱しない範囲内で
その他の様々な構成を取り得る。
【００６６】
【発明の効果】本発明に係る固体撮像素子によれば、高
抵抗エピタキシャル層のオーバーフローバリア領域とな
る不純物領域上に対応する領域部を該不純物領域と同導
電型である第２導電型で形成し、エピタキシャル層の周
辺領域部を半導体基体と同導電型である第１導電型で形
成することにより、不純物領域の近傍で光電変換された
一方の電荷が不純物領域に蓄積されることなく表面のチ
ャネルストップ領域に排出され、従って、飽和電荷量Ｑ
ｓの減少や、シェーディングの増大を生じさせることな
く、画素の微細化が図れる。
抵抗エピタキシャル層のオーバーフローバリア領域とな
る不純物領域上に対応する領域部を該不純物領域と同導
電型である第２導電型で形成し、エピタキシャル層の周
辺領域部を半導体基体と同導電型である第１導電型で形
成することにより、不純物領域の近傍で光電変換された
一方の電荷が不純物領域に蓄積されることなく表面のチ
ャネルストップ領域に排出され、従って、飽和電荷量Ｑ
ｓの減少や、シェーディングの増大を生じさせることな
く、画素の微細化が図れる。
【００６７】また、固体撮像チップのスクライブライン
上においてｐｎ接合の露出がなく、半導体基体とグラン
ド（ＧＮＤ）間にリーク電流が発生しない。
上においてｐｎ接合の露出がなく、半導体基体とグラン
ド（ＧＮＤ）間にリーク電流が発生しない。
【００６８】縦方向の画素間の混色を防止することがで
きる。
きる。
【００６９】また、高抵抗エピタキシャル周辺領域部に
形成される保護トランジスタの静電強度が低下する事を
回避できる。従って、縦型オーバーフロードレイン方式
で近赤外線領域にも感度を有する固体撮像素子を、高画
素数、高信頼性をもって提供することができる。また、
撮像素子特性のばらつきが生じにくい固体撮像素子を提
供できる。
形成される保護トランジスタの静電強度が低下する事を
回避できる。従って、縦型オーバーフロードレイン方式
で近赤外線領域にも感度を有する固体撮像素子を、高画
素数、高信頼性をもって提供することができる。また、
撮像素子特性のばらつきが生じにくい固体撮像素子を提
供できる。
【００７０】本発明に係る固体撮像素子の製造方法によ
れば、上記固体撮像素子を歩留り良く製造することがで
きる。また、不純物領域の厚さ、不純物濃度の変動を抑
え、従って、素子特性のばらつきを抑えて歩留り良く固
体撮像素子を製造することができる。
れば、上記固体撮像素子を歩留り良く製造することがで
きる。また、不純物領域の厚さ、不純物濃度の変動を抑
え、従って、素子特性のばらつきを抑えて歩留り良く固
体撮像素子を製造することができる。
【図１】本発明の一実施の形態に係る固体撮像素子の撮
像領域の要部の平面図である。
像領域の要部の平面図である。
【図２】本発明の一実施の形態に係る固体撮像素子の画
素部及び周辺領域の要部の断面図である。
素部及び周辺領域の要部の断面図である。
【図３】図１のＡ−Ａ部分の基板厚さ方向のポテンシャ
ル分布図である。
ル分布図である。
【図４】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像
素子の製造方法の一例を示す製造工程図である。
素子の製造方法の一例を示す製造工程図である。
【図５】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像
素子の製造方法の他の例を示す製造工程図である。
素子の製造方法の他の例を示す製造工程図である。
【図６】Ａ〜Ｂ 本発明の一実施の形態に係る固体撮像
素子の製造方法の他の例を示す製造工程図である。
素子の製造方法の他の例を示す製造工程図である。
【図７】本発明の一実施の形態に係る固体撮像素子の製
造工程図である。
造工程図である。
【図８】従来例の固体撮像素子の画素部分の断面図であ
る。
る。
【図９】比較例１に係る固体撮像素子の要部の断面図で
ある。
ある。
【図１０】比較例２に係る固体撮像素子の撮像領域の要
部の平面図である。
部の平面図である。
【図１１】比較例２に係る固体撮像素子の要部の断面図
である。
である。
【図１２】比較例１の画素間の基板厚さ方向のポテンシ
ャル分布図である。
ャル分布図である。
【図１３】比較例２の画素間の基板厚さ方向のポテンシ
ャル分布図である。
ャル分布図である。
１，３１‥‥固体撮像素子、３２‥‥ｎ型半導体基板、
３２‥‥ｎ- エピタキシャル層、４０‥‥ｎ型半導体基
板、３４‥‥オーバーフローバリア領域（不純物領
域）、３５‥‥高抵抗エピタキシャル層、４１‥‥受光
センサ部、４２‥‥読み出しゲート部、４３‥‥垂直転
送レジスタ、４４‥‥チャネルストップ領域、５１‥‥
保護トランジスタ、５７‥‥スクライブライン
３２‥‥ｎ- エピタキシャル層、４０‥‥ｎ型半導体基
板、３４‥‥オーバーフローバリア領域（不純物領
域）、３５‥‥高抵抗エピタキシャル層、４１‥‥受光
センサ部、４２‥‥読み出しゲート部、４３‥‥垂直転
送レジスタ、４４‥‥チャネルストップ領域、５１‥‥
保護トランジスタ、５７‥‥スクライブライン
Claims (7)
- 【請求項１】 第１導電型の半導体基体の画素領域に対
応する領域部に第２導電型の不純物領域を有し、 前記不純物領域を含む前記半導体基体上に形成された高
抵抗エピタキシャル層の前記不純物領域に対応する領域
部が第２導電型で形成され、 前記高抵抗エピタキシャル層の周辺領域部が第１導電型
で形成されて成ることを特徴とする固体撮像素子。 - 【請求項２】 前記第２導電型の不純物領域が、ボロン
不純物を有する領域で形成されて成ることを特徴とする
請求項１に記載の固体撮像素子。 - 【請求項３】 前記第２導電型の不純物領域が、アルミ
ニウム不純物を含む領域で形成されて成ることを特徴と
する請求項１に記載の固体撮像素子。 - 【請求項４】 第１導電型の半導体基体の画素領域に対
応する領域部に第２導電型の不純物を導入して不純物領
域を形成する工程と、 前記第２導電型の不純物領域を含む前記半導体基体上
に、ノンドープ又は第１導電型の高抵抗エピタキシャル
層を成長し、同時に前記不純物領域の第２導電型不純物
を該高抵抗エピタキシャル層へ拡散して該高抵抗エピタ
キシャル層の前記不純物領域に対応する領域部を第２導
電型にする工程を有することを特徴とする固体撮像素子
の製造方法。 - 【請求項５】 同一種類の不純物を打ち込みエネルギー
及び不純物濃度を異ならしてイオン注入して前記第２導
電型の不純物領域を形成することを特徴とする請求項４
に記載の固体撮像素子の製造方法。 - 【請求項６】 拡散係数の異なる複数種の不純物をイオ
ン注入して前記第２導電型の不純物領域を形成すること
を特徴とする請求項４に記載の固体撮像素子の製造方
法。 - 【請求項７】 アルミニウム不純物とボロン不純物をイ
オン注入して前記第２導電型の不純物領域を形成するこ
とを特徴とする請求項４に記載の固体撮像素子の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12028599A JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12028599A JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000311995A true JP2000311995A (ja) | 2000-11-07 |
| JP2000311995A5 JP2000311995A5 (ja) | 2006-02-02 |
| JP4310845B2 JP4310845B2 (ja) | 2009-08-12 |
Family
ID=14782467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12028599A Expired - Fee Related JP4310845B2 (ja) | 1999-04-27 | 1999-04-27 | 固体撮像素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4310845B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088286A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法、並びにカメラ |
-
1999
- 1999-04-27 JP JP12028599A patent/JP4310845B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009088286A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 固体撮像装置とその製造方法、並びにカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4310845B2 (ja) | 2009-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100748862B1 (ko) | 고체 영상 센서 | |
| US8436406B2 (en) | Solid-state image sensing device and camera system using the same | |
| US6169318B1 (en) | CMOS imager with improved sensitivity | |
| US7465598B2 (en) | Solid-state imaging device and method for fabricating same | |
| US20110249163A1 (en) | Photoelectric conversion device and camera | |
| US8723285B2 (en) | Photoelectric conversion device manufacturing method thereof, and camera | |
| US7651883B2 (en) | High energy implant photodiode stack | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| JP2000299453A (ja) | 固体撮像装置及びその製造方法 | |
| JP2003258232A (ja) | 固体撮像素子 | |
| JP2004039832A (ja) | 光電変換装置及びその製造方法 | |
| JPH1131839A (ja) | 電磁放射検出器、該検出器を用いた高感度ピクセル構造、及び該検出器の製造方法 | |
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| JP2003101004A (ja) | 固体撮像装置及びその製造方法 | |
| JP4310845B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP4561328B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP4561327B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2000357788A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0575089A (ja) | 固体撮像装置 | |
| JP2004342784A (ja) | 固体撮像素子および固体撮像素子の製造方法 | |
| JP2003060191A (ja) | 固体撮像素子及びその製造方法 | |
| JPH10116975A (ja) | 固体撮像装置及び固体撮像装置のオーバーフローバリア形成方法 | |
| JPH06296004A (ja) | 固体撮像素子 | |
| JP2005209673A (ja) | 光電変換装置および光電変換装置の製造方法および固体撮像装置 | |
| JP2010171042A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090504 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |