[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4103796B2 - 半導体チップパッケージ及びマルチチップパッケージ - Google Patents

半導体チップパッケージ及びマルチチップパッケージ Download PDF

Info

Publication number
JP4103796B2
JP4103796B2 JP2003429531A JP2003429531A JP4103796B2 JP 4103796 B2 JP4103796 B2 JP 4103796B2 JP 2003429531 A JP2003429531 A JP 2003429531A JP 2003429531 A JP2003429531 A JP 2003429531A JP 4103796 B2 JP4103796 B2 JP 4103796B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding
electrode
pads
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003429531A
Other languages
English (en)
Other versions
JP2005191213A (ja
Inventor
紀夫 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003429531A priority Critical patent/JP4103796B2/ja
Priority to US10/842,486 priority patent/US7576431B2/en
Publication of JP2005191213A publication Critical patent/JP2005191213A/ja
Application granted granted Critical
Publication of JP4103796B2 publication Critical patent/JP4103796B2/ja
Priority to US12/458,808 priority patent/US7868470B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06506Wire or wire-like electrical connections between devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/0651Wire or wire-like electrical connections from device to substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015Shape
    • H01L2924/1016Shape being a cuboid
    • H01L2924/10161Shape being a cuboid with a rectangular active surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、半導体チップパッケージ及び当該半導体チップパッケージを複数具えるマルチチップパッケージに関する。
半導体装置の多機能化による高密度実装を目的として、1つのパッケージ内に複数個の半導体チップを当該半導体チップの厚み方向に積層、すなわちスタックさせた半導体チップスタック型パッケージが知られている。
このような半導体チップ積層型パッケージの一例として、スタック型マルチチップパッケージがある。スタック型マルチチップパッケージとは、基板上に、複数個の半導体チップを当該半導体チップの厚み方向に積層された状態で搭載されており、各半導体チップの電極パッドと基板上の電気接続部とが、ワイヤボンディングによってそれぞれ電気的に接続された構成である。
このようなスタック型マルチチップパッケージとして、ワイヤボンディングによって接続可能な範囲を超えて離間された半導体チップと基板とを電気的に接続するために、ある半導体チップの電極パッドが、他の半導体チップの電極パッドに中継するための中継用電極パッドとして設けられた構成が知られている(例えば、特許文献1参照)。
また、半導体チップ積層型パッケージの生産性等の向上を目的として、例えば、同一構造かつ同一機能を有する複数個の半導体チップが階段状にずらして積層されており、露出された各半導体チップの電極パッドとリードとが、ワイヤボンディングによって電気的に接続された構成が知られている(例えば、特許文献2参照)。
また、半導体チップの外形の大きさやボンディングパッドの位置が、互い異なる2つの半導体チップを積層するために、2つの半導体チップ間に、配線がその表面側に形成された配線シートを挟み込む構成が知られている(例えば、特許文献3参照)。
また、積層された複数個の半導体チップのうち、基板上に形成された導体パターンに近い下側に配置された半導体チップの電極パッドの形状が、通常の電極パッドよりも大きな矩形状であり、これらが半導体チップの縁部に沿って形成された構成が知られている。この大きめに形成されている電極パッドには、上側に配置された半導体チップの電極パッドと電気的に接続されるボンディングワイヤと、基板側に形成された電極パッドと接続されるボンディングワイヤとが接続されている(例えば、特許文献4参照)。
特開2001−196529号公報 特開2001−298150号公報 特開2001−7278号公報 特開2002−110898号公報
しかしながら、従来のスタック型マルチチップパッケージには、以下に述べるような問題点があった。
例えば、複数個の半導体チップを階段状にずらして積層させた構造では、庇状に突出した半導体チップ部分の下側は、他の半導体チップによって支持されていない状態である。
そのため、この庇状に突出した半導体チップ上にワイヤボンディングするに当たり、半導体チップの曲げ強度が弱いことから庇の根元部分に応力がかかり、半導体チップの庇の根元の部分が割れる場合がある。
また、半導体チップの曲げ強度が弱いことから、ボンディング時において電極パッドとバンプとの接合力が不十分となり、パッケージの信頼性の低下を招く場合がある。
また、基板上に積層された半導体チップを樹脂封止するに当たり、半導体チップの曲げ強度が弱いことから、封止剤が含有するフィラーによる応力集中によって半導体チップにクラックが発生する場合がある。
さらに、各半導体チップとリード或いは基板とを、それぞれボンディングワイヤによって直接接続する場合には、ボンディングワイヤの長さが長くなってしまう。
その結果、半導体チップを封止する封止樹脂等の流動性によって、ボンディングワイヤが変形していわゆるワイヤ流れが発生する。その結果、ワイヤ同士が接触して短絡や断線等の誤動作を起こす場合がある。
そこで、ワイヤ流れによる誤動作を回避するために、ワイヤの長さをパッケージの高さ方向でそれぞれ異なる長さとし、3次元的にワイヤ同士の接触を回避する方法が提案されている。しかし、この場合、パッケージの厚みが増してしまうため、パッケージの薄型化には適さない。
そこで、この発明は、従来よりも信頼性の高いマルチチップパッケージ及び当該マルチチップパッケージを構成する半導体チップパッケージを提供することを主たる目的とする。
この発明は、上記課題に鑑みてなされものであり、この発明の半導体チップパッケージによれば、下記のような構成上の特徴を有する。
すなわち、この発明の半導体チップパッケージは、方形状の主表面を有する半導体チップを具えている。そして、この主表面に、当該主表面を画成する第1の辺に沿って平行に第1の電極パッド群が設けられている。さらに、主表面に、当該主表面を画成するとともに第1の辺と対向する第2の辺に沿って平行に第2の電極パッド群が設けられている。第1の電極パッド群は、複数の第1の電極パッドを含んでいる。また、第2の電極パッド群は、複数の第2の電極パッドを含んでいる。
また、主表面のうちの第1及び第2の電極パッド群との間の領域であってかつ第1の電極パッド群寄りの位置に、第1の電極パッド群と平行に中央ボンディングパッド群が設けられている。中央ボンディングパッド群は、第1の電極パッドの各々に対応して複数設けられた複数の第1の中央ボンディングパッドと、第2の電極パッドの各々に対応して複数設けられた複数の第2の中央ボンディングパッドを具えている。
また、主表面のうちの第1の電極パッド群と第1の辺との間の領域に、当該第1の辺と平行に第1のボンディングパッド群が設けられている。第1のボンディングパッド群は、第1の電極パッドの各々に対応して設けられた、複数の第1のボンディングパッドを含んでいる。また、主表面のうちの第2の電極パッド群と第2の辺との間の領域に、当該第2の辺と平行に第2のボンディングパッド群が設けられている。第2のボンディングパッド群は、第2の電極パッドの各々に対応して設けられた、複数の第2のボンディングパッドを含んでいる。
また、第1の電極パッドと、第1の中央ボンディングパッド及び第1のボンディングパッドとが、第1の再配線層によって1対1の対応関係で電気的に接続されている。また、第2の電極パッドと、第2の中央ボンディングパッド及び前記第2のボンディングパッドとが、第2の再配線層によって1対1の対応関係で電気的に接続されている。
また、主表面上には、第1及び第2の中央ボンディングパッドの頂面と、第1及び第2のボンディングパッドの頂面とをそれぞれ露出させる厚みで、チップ封止用の封止層が形成されている。
この構成によれば、封止層を具える半導体チップパッケージであるため、半導体チップのみに比べて曲げ強度が補強される。
そのため、例えば、当該半導体チップパッケージを、階段状にずらして積層させるマルチチップパッケージに適用する場合には、庇状に突出した部分に対するワイヤボンディングにおいて庇の根元への応力集中を緩和することができる。
さらに、庇状に突出した部分でのバンプの接合力を十分確保できるので、封止樹脂が含有するフィラーに起因するクラックの発生を抑制できる。
また、例えば、当該半導体チップパッケージを、階段状にずらして積層させるマルチチップパッケージに適用する場合には、半導体チップパッケージ間のパッド同士をワイヤによって接続することが可能となる。よって、各半導体チップパッケージと基板との間の電気的な接続を、他の半導体チップパッケージのパッドを経由して行うことができる。
その結果、各半導体チップと基板との間をボンディングワイヤによってそれぞれ直接に接続する場合に比べて、ボンディングワイヤの長さを短縮できるうえに、ボンディングワイヤの高さを低くすることができる。
よって、複数のボンディングワイヤ同士が接触することのないワイヤレイアウトを実現でき、ワイヤ流れによる短絡や断線等による誤動作の発生を抑制することができる。
以上のことから、従来よりも高信頼性なマルチチップパッケージを実現することができる。
以下、図を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。また、以下の説明において、特定の材料及び条件等を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
<第1の実施の形態>
図1から図4を参照して、この発明の第1の実施の形態に係る半導体チップパッケージ及びマルチチップパッケージについて説明する。
図1は、この実施の形態の半導体チップパッケージ100の一構成例を概略的に示す平面図である。図2(A)は、図1の破線部分IIA-IIA線に沿って切断して得られる切り口(すなわち、断面)を示す概略図である。図2(B)は、図1の破線部分IIB-IIB線に沿って切断して得られる切り口を示す概略図である。図3は、この実施の形態のマルチチップパッケージ1000の一構成例を概略的に示す斜視図である。また、図4(A)は、図3の破線部分IVA-IVA線に沿って切断して得られる切り口を示す概略図である。図4(B)は、図3の破線部分IVB-IVB線に沿って切断して得られる切り口を示す概略図である。
図1及び図2に示すように、半導体チップパッケージ100が具える半導体チップ12は、方形状ここでは長方形の半導体チップの主表面12aを有する。この半導体チップの主表面12aは、互いに対向する一組の第1の辺14a及び第2の辺14bを含んでいる。この構成例では、第1及び第2の辺14a及び14bを長尺方向に対向する2つの辺とする。
半導体チップ12の主表面12aには、第1の辺14aに沿って第1の電極パッド群16が設けられており、第2の辺14bに沿って第2の電極パッド群17が設けられている。
第1の電極パッド群16には、複数の第1の電極パッド16aが所定間隔毎に第1の辺14aに沿って配置されている。また、第2の電極パッド群17には、複数の第2の電極パッド17bが所定間隔毎に第2の辺14bに沿って配置されている。この構成例では、これら第1及び第2の電極パッド16a及び17bは、それぞれ同一間隔で一直線上に配列されている。第1及び第2の電極パッド(16a、17b)は、半導体チップ12に作り込まれた回路素子(不図示)と各々電気的に接続されており、また、これら第1及び第2の電極パッド(16a、17b)は、アルミニウム(Al)等の導電性材料によって形成されている。尚、図中では、便宜上、第1及び第2の電極パッド(16a、17b)が各々5個ずつ図示されているがこれに限定されるものではない。また、第1及び第2の電極パッド(16a、17b)の形状や配置間隔も、半導体チップパッケージの目的や設計等に応じて任意好適に変更可能である。
さらに、この構成例では、半導体チップ12の主表面12aに、中央ボンディングパッド群(以下、単に中央パッド群と称する場合がある。)18が設けられている。中央パッド群18は、第1及び第2の電極パッド群(16、17)に挟まれる位置であって、第1の電極パッド群16寄り、すなわち第1の電極パッド16a近傍に、第1の電極パッド群16に沿うように設けられていて、第1の電極パッド16aに対応する第1の中央ボンディングパッド(以下、単に第1の中央パッドと称する場合がある。)18aと、第2の電極パッド17bに対応する第2の中央ボンディングパッド(以下、単に第2の中央パッドと称する場合がある。)18bとによって構成されている。この構成例では、第1及び第2の中央パッド(18a、18b)が交互にかつ所定間隔毎、例えば同一間隔で一直線上に配置されている。
また、第1の辺14aと第1の電極パッド群16との間には、第1の辺14aに沿って第1のボンディングパッド群(以下、単に第1のパッド群と称する場合がある。)20が設けられている。第1のパッド群20には、第1の電極パッド16aの各々に対応して設けられた複数の第1のボンディングパッド(以下、単に第1のパッドと称する場合がある。)20aが所定間隔毎、例えば同一間隔で一直線上に配置されている。
また、第2の辺14bと第2の電極パッド群17との間には、第2の辺14bに沿って第2のボンディングパッド群(以下、単に第2のパッド群と称する場合がある。)22が設けられている。第2のパッド群22には、第2の電極パッド17bの各々に対応して設けられた複数の第2のボンディングパッド(以下、単に第2のパッドと称する場合がある。)22bが、第2の辺14bに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。尚、第1及び第2の中央パッド(18a、18b)や第1及び第2のパッド(20a、22b)の形状や配置間隔は、半導体チップパッケージの仕様等に応じて任意好適に変更することができる。第1及び第2の電極パッド(16a、17b)は、アルミニウム(Al)によって形成されている。また、第1及び第2の中央パッド(18a、18b)や、第1及び第2のボンディングパッド(20a、22b)は、柱状形状に形成された銅(Cu)の頂面上に銀(Ag)からなる接合部を設けた構造、または柱状形状に形成されたCuの頂面上にニッケル(Ni)またはチタン(Ti)をバリアメタルとした金(Au)からなる接合部を設けた構造としても良い。
このように、この構成例では、第1の辺14aと第2の辺14bとの間に、第1の辺14a側から順に、第1のパッド群20、第1の電極パッド群16、中央パッド群18、第2の電極パッド群17及び第2のパッド群22がそれぞれ平行に配列している。
そして、第1の電極パッド16aに対して、第1の中央パッド18a及び第1のパッド20aとが、第1の再配線層24によって、それぞれ1対1の対応関係で電気的に接続されている。
また、第2の電極パッド17bに対して、第2の中央パッド18b及び第2のパッド22bとが、第2の再配線層26によって、それぞれ1対1の対応関係で電気的に接続されている。第1及び第2の再配線層(24、26)は、銅等の導電性材料によって形成されている。
また、図2(A)に示すように、半導体チップ12の主表面12aには、内部の回路素子(不図示)と電気的に接続された第1の電極パッド16aが形成されている。そして、半導体チップの主表面12a上には、第1の電極パッド16aの頂面を露出させるように、絶縁膜30が形成されている。絶縁膜30は、例えば、シリコン窒化膜からなるパッシベーション膜とポリイミド膜からなる保護膜とが順次に形成された膜である。そして、第1の電極パッド16aの各々は、各第1の電極パッド16a上から絶縁膜30上にわたって延在する第1の再配線層24を経由して、接続先として割り当てられている第1の中央パッド18a及び第1のパッド20aと電気的に接続されている。第1の中央パッド18aは、半導体チップの主表面12aのうちの第1及び第2の電極パッド群(16、17)との間の領域に設けられている。特に、第1の中央パッド18aは、第1の電極パッド群16寄りの領域に、第1の電極パッド群16に接近してこれと対向する位置に設けられている。また、第1のパッド20aは、半導体チップの主表面12aのうちの第1の電極パッド群16と第1の辺14aとの間の領域に設けられている。特に、第1のパッド20aは、第1の辺14aに接近してこれと対向する位置に設けられている。
図2(B)に示すように、半導体チップ12の主表面12aには、内部の回路素子(不図示)と電気的に接続された第1の電極パッド17bが形成されている。そして、半導体チップの主表面12a上には、図2(A)と同様に、第1の電極パッド17bの頂面を露出させるように、絶縁膜30が形成されている。そして、第2の電極パッド17bの各々は、各第2の電極パッド17b上から絶縁膜30上にわたって延在する第2の再配線層26を経由して、接続先として割り当てられている第2の中央パッド18b及び第2のパッド22bと電気的に接続されている。第2の中央パッド18bは、半導体チップの主表面12aのうちの第1及び第2の電極パッド群(16、17)との間の領域に設けられている。特に、第2の中央パッド18bは、第1の電極パッド群16寄りの領域に、第1の電極パッド群16に接近してこれと対向する位置に設けられている。また、第2のパッド22bは、半導体チップの主表面12aのうちの第2の電極パッド群17と第2の辺14bとの間の領域に設けられている。特に、第2のパッド22bは、第2の辺14bに接近してこれと対向する位置に設けられている。
このように、上述したそれぞれのパッドの配置構造によれば、第1の中央パッド18a及び第1のパッド20aの各々を、第1の再配線層24によって、第1の電極パッド16aの位置に依存せずに、半導体チップ12より上側のシフトされた所定位置に再配置することが可能となる。同様に、第2の中央パッド18b及び第2のパッド22bの各々を、第2の再配線層26によって、第2の電極パッド17bの位置に依存せずに、半導体チップ12より上側のシフトされた所定位置に再配置することが可能となる。
また、図2(A)及び(B)に示すように、半導体チップ12の主表面12aの上側には、エポキシ樹脂等による封止層33が形成されている。この封止層33は、絶縁膜30、第1の再配線層24及び第2の再配線層26等を埋め込み、かつ第1及び第2の中央パッド(18a、18b)や第1及び第2のパッド(20a、22b)の頂面をそれぞれ露出させて設けられている。尚、第1及び第2の電極パッド(16a、17b)は、Alによって形成されている。また、第1及び第2の中央パッド(18a、18b)や、第1及び第2のボンディングパッド(20a、22b)は、柱状形状に形成されたCuの頂面上にAgからなる接合部を設けた構造、または柱状形状に形成されたCuの頂面上にNiまたはTiをバリアメタルとしたAuからなる接合部を設けた構造としても良い。
続いて、図3及び図4(A)及び(B)を参照して、上述した構成を有する半導体チップパッケージが複数積層されたマルチチップパッケージ1000について説明する。
この実施の形態のマルチチップパッケージ1000は、直方体形状の基板40の矩形状の搭載面40aに、上述した構成の第1及び第2の半導体チップパッケージ(100a、100b)が当該半導体チップパッケージの厚み方向(図中、Z方向)に積層された積層体110を搭載して、構成されている。 尚、この構成例における積層体は、第1及び第2の半導体チップパッケージを積層させた構成であるが、これに限定されるものではなく、3個以上の半導体チップパッケージを積層させた構成であっても良い。さらに、積層体のうち、最上段すなわち基板から最も離間された半導体チップパッケージ以外を、仕様等に応じて半導体チップとした構成であっても良い。半導体チップを積層させた構成とすることにより、マルチチップパッケージ全体の薄型化を進めることができる。また、積層体の態様は階段状のみに限定されるものではなく、目的や設計等に応じて種々の態様とすることができる。
基板の搭載面40aは、積層体110と対向する対向領域401aと、当該対向領域401aを挟んで隣接する一対の第1及び第2の非対向領域(402a、403a)とを具えている。ここでの第1及び第2の非対向領域(402a、403a)は、マルチチップパッケージ1000を上方から平面的に見たときに、基板の搭載面40aとチップ積層体110とが重ならない領域である。ここでは、非対向領域(402a、403a)を、第1及び第2の辺(14a、14b)と直交する方向において対向領域401aを挟む位置とする。
対向領域401aには、チップ積層体110が、第1及び第2の半導体チップパッケージ(100a、100b)の各々の半導体チップの主表面12aが互いに同一方向(図中、Z方向)を向き、かつ各々の第1の辺14aを含む側面14aaが互いに同一方向(図中、−Y方向)を向くように設けられている。さらに、第1の半導体チップパッケージ100aの中央パッド群18が露出するように、第2の半導体チップ100bが、第1の半導体チップパッケージ100aの表面上に、第1の辺14aから前記第2の辺14bに向かう方向(図中、Y方向)にずれて積層されている。
尚、搭載面40aと第1の半導体チップパッケージ100aとの間、及び第1の半導体チップパッケージ100aと第2の半導体チップパッケージ100bとの間は、ダイスボンド剤からなる接着層42によって接着されて固定されている。
この第1の非対向領域402aには、第1のパッド20aの各々に対応する第3のボンディングパッド(以下、単に第3のパッドと称する場合がある。)45が、第1の辺14aに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。また、第2の非対向領域403aには、第2のパッド22bの各々に対応する第4のパッド47が、第2の辺14bに沿って所定間隔毎、例えば、同一間隔で一直線上に配置されている。尚、各第3及び第4のパッド(45、47)の各々は、例えば、基板40の搭載面40aと当該搭載面40aの裏面40bとの間を貫通する導電性のコンタクト48を介して、半田ボール等の外部端子49と電気的に接続されている(図4参照)。
この構成例では、基板40の第1の非対向領域402aにおける第3のボンディングパッド45と、第1の半導体チップパッケージ100aの第1のパッド20aとが、第1のボンディングワイヤ51によって1対1の対応関係で個別に接続されている。
また、第1の導体チップパッケージ100aの第1の中央パッド18aと、第2の半導体チップパッケージ100bの第1のパッド20aとが、第2のボンディングワイヤ52によって1対1の対応関係で個別に接続されている。
また、第1の半導体チップパッケージ100aの第2の中央パッド18bと、第2の半導体チップパッケージ100bの第2の中央パッド18bとが、第3のボンディングワイヤ53によって1対1の対応関係で個別に接続されている。
また、第2の半導体チップパッケージ100bの第2のパッド22bと、基板40の第2の非対向領域403aにおける第4のボンディングパッド47とが、第4のボンディングワイヤ54によって1対1の対応関係で個別に接続されている。
尚、ボンディングワイヤによる接続関係は、上述の組み合わせのみに限定されない。よって、例えば、第1の半導体チップパッケージ100aの第1の中央パッド18aと、第2の半導体チップパッケージ100bの第1の中央パッド18aとを接続することも可能であるが、ワイヤ長を短縮することが可能な位置にあるパッド同士を接続するのが好適である。さらに、ボンディングワイヤを接続する順番もまた限定されない。すなわち、例えば、第1の半導体チップパッケージ100aの第1の中央パッド18aから、第2の半導体チップパッケージ100bの第1の中央パッド18aへ接続するか、あるいは、第2の半導体チップパッケージ100bの第1の中央パッド18aから第1の半導体チップパッケージ100aの第1の中央パッド18aかは限定されない。また、ここでの各ボンディングワイヤ及びバンプは、金(Au)によって形成されている。
また、図4(A)及び(B)に示すように、この構成例におけるマルチチップパッケージは、主として、基板の搭載面40a上に搭載されている、第1及び第2の半導体チップパッケージ(100a、100b)や、第1、第2、第3及び第4のボンディングワイヤ(51、52、53、54)が、モールド樹脂等による封止部59によって封止されている。尚、上記の構成例では、2つの半導体チップパッケージが積層されたマルチチップパッケージにつき説明したが、これに限定されるものではない。よって、目的や仕様等に応じて3つ以上の半導体チップパッケージが積層されたマルチチップパッケージとすることも可能である。
上述した説明から明らかなように、この実施の形態のマルチチップパッケージは、複数の半導体チップパッケージを階段状に積層させた構成である。
また、半導体チップパッケージを構成する再配線層は、ウェハプロセス終了後のアセンブリプロセスで形成すれば良いことから、ウェハプロセスにおける電極パッドや配線のレイアウトの変更が不要である。
よって、既存の半導体チップを用いて、この実施の形態のマルチチップパッケージを実現することができる。
また、この実施の形態のマルチチップパッケージでは、半導体チップパッケージ間のパッド同士もワイヤによって接続可能である。よって、各半導体チップパッケージと基板との間の電気的な接続を、他の半導体チップパッケージのパッドを介して実施可能である。
その結果、従来のように、各半導体チップと基板との間をボンディングワイヤによって直接接続する場合に比べ、ボンディングワイヤの長さを短縮できるうえに、ボンディングワイヤの高さを低くすることができる。
よって、ボンディングワイヤ同士が接触することのないワイヤレイアウトを実現できるので、ワイヤ流れによる短絡や断線等による誤動作の発生を抑制することができる。
さらに、封止層等を具える半導体チップパッケージであることから、半導体チップのみに比べて曲げ強度が補強される。
その結果、当該半導体チップパッケージを、階段状に積層させるマルチパッケージに適用する場合には、庇状に突出した部分に対するワイヤボンディング時に庇の根元部分が応力で割れる懸念がない。
さらに、庇状に突出した部分でのバンプの接合力を十分確保できるので、封止樹脂が含有するフィラーに起因するクラックの発生を抑制できる。
よって、従来よりも高信頼性なマルチチップパッケージを実現することができる。
<第2の実施の形態>
図5から図8を参照して、この発明の第2の実施の形態に係る半導体チップパッケージ及びマルチチップパッケージについて説明する。
図5(A)及び(B)は、この実施の形態の半導体チップ構造体200及び半導体チップパッケージ250の一構成例をそれぞれ概略的に示す平面図である。図6(A)は、図5(A)の破線部分VIA−VIA線に沿って切断して得られる切り口を示す概略断面図である。図6(B)は、図5(B)の破線部分VIB−VIB線に沿って切断して得られる切り口を示す概略断面図である。図7(A)は、この実施の形態のマルチチップパッケージ2000の一構成例を概略的に示す斜視図である。また、図7(B)は、図7(A)に示すマルチチップパッケージ2000を裏側から見た斜視図である。図8は、図7(A)の破線部分VIII−VIII線に沿って切断して得られる切り口を示す概略断面図である。
この実施の形態では、マルチチップパッケージ2000を構成する一対の同一構造かつ同一機能を有する半導体チップ構造体のうち、一方の半導体チップ構造体がパッケージ構造を有している点、及び、双方の半導体チップの裏面同士がそれぞれ向かい合うように積層されている点が、第1の実施の形態との主な相違点である。また、第1の実施の形態で既に説明した構成要素と同一の構成要素には同一の番号を付して示し、その具体的な説明を省略することもある。
図5(A)に示すように、半導体チップ構造体200は、第1の実施の形態と同様に、半導体チップ12の主表面12aに、第1の辺14aに沿って複数の第1の電極パッド16aが所定間隔毎、例えば同一間隔で一直線上に配置された第1の電極パッド群16が形成されている。また、半導体チップの主表面12aに、第2の辺14bに沿って複数の第2の電極パッド17bが所定間隔毎、例えば同一間隔で一直線上に配置された第2の電極パッド群17が形成されている。
ここでは、第1の電極パッド群16が具える各第1の電極パッド16aに、第1の方向(図中、P方向)に向かって順に、A1からAn(nは2以上の整数)(便宜上、ここではn=5とし、A1、A2、A3、A4、A5とする。)の番号を付して示してある。また、第2の電極パッド群17が具える各第2の電極パッド17bに、第2の方向(図中、同じくP方向)に向かって順に、B1からBn(nは2以上の整数)(便宜上、ここではn=5とし、B1、B2、B3、B4、B5とする。)の番号を付して示してある。
一方、図5(B)に示すように、半導体チップパッケージ250は、図5(A)と同様に、半導体チップ12の主表面12aに、第1の辺14aに沿って第1の電極パッド群16が設けられており、第2の辺14bに沿って第2の電極パッド群17が設けられている。また、図5(A)と同様に、第1の電極パッド16aの各々にA1〜A5の番号を付して示してある。また、第2の電極パッド17bの各々にB1〜B5の番号を付して示してある。
さらに、第1の辺14aと第1の電極パッド群16との間に、第1の辺14aに沿って第1のボンディングパッド群(以下、単に第1のパッド群と称する場合がある。)31が設けられている。第1のパッド群31には、第1の電極パッド16aの各々に対応して設けられた複数の第1のボンディングパッド(以下、単に第1のパッドと称する場合がある。)31aが所定間隔毎に配置されている。
ここでは、第1の辺14aと第1の電極パッド群16との間の領域に、当該第1の辺14aと平行に第1の電極パッド16aの各々に対応してn(nは2以上の整数)番目から1番目までの逆の順に第1のパッド31aが設けられている。すなわち、各第1のパッド31aには、第1の方向(図中、P方向)とは逆の方向から順に、AA1からAAn(nは2以上の整数)(便宜上、ここではn=5とし、AA1、AA2、AA3、AA4、AA5とする。)の番号を付して示してある。
また、第2の辺14bと第2の電極パッド群17との間に、第2の辺14bに沿って第2のボンディングパッド群(以下、単に第2のパッド群と称する場合がある。)32が設けられている。第2のパッド群32には、第2の電極パッド17bの各々に対応して設けられた複数の第2のボンディングパッド(以下、単に第2のパッドと称する場合がある。)32bが、第2の辺14bに沿って所定間隔毎に配置されている。
ここでは、第2の辺14bと第2の電極パッド群17との間の領域に、当該第2の辺14bと平行に第2の電極パッド17bの各々に対応してn(nは2以上の整数)番目から1番目までの逆の順に第2のパッド32bが設けられている。すなわち、各第2のパッド32bには、第2の方向(図中、同じくP方向)とは逆の方向から、BB1からBBn(nは2以上の整数)(便宜上、ここではn=5とし、BB1、BB2、BB3、BB4、BB5とする。)の番号を付して示してある。
そして、Ai(iは1からnの整数)番目の第1の電極パッド16aと、AAi(iは1からnの整数)番目の第1のパッド31aとが、第1の再配線層34によってそれぞれ1対1の対応関係で電気的に接続されている。また、Bi(iは1からnの整数)番目の第2の電極パッド17bと、BBi(iは1からnの整数)番目の第2のパッド32bとが、第2の再配線層36によってそれぞれ1対1の対応関係で電気的に接続されている。
また、図6(A)及び(B)に示すように、半導体チップ12の主表面12aには、内部の回路素子(不図示)と電気的に接続された、Ai(iは1からnの整数)番目の第1の電極パッド16aと、Bi(iは1からnの整数)番目の第2の電極パッド17bが形成されている。
また、図6(B)に示すように、Ai(iは1からnの整数)番目の第1の電極パッド16aが、各第1の電極パッド16a上から絶縁膜30上にわたって延在する第1の再配線層34によって、接続先として割り当てられているAAi(iは1からnの整数)番目の第1のパッド31aと電気的に接続されている。第1のパッド31aは、半導体チップの主表面12aのうちの第1の電極パッド群16と第1の辺14aとの間の領域に設けられている。特に、この第1のパッド31aは、第1の辺14aに接近して第1の辺14aと対向する位置に設けられている。
また、Bi(iは1からnの整数)番目の第2の電極パッド17bが、各第2の電極パッド17b上から絶縁膜30上にわたって延在する第2の再配線層36によって、接続先として割り当てられているBBi(iは1からnの整数)番目の第2のパッド32bと電気的に接続されている。第2のパッド32bは、半導体チップの主表面12aのうちの第2の電極パッド群17と第2の辺14bとの間の領域に設けられている。特に、第2のパッド32bは、第2の辺14bに接近して第2の辺14bと対向する位置に設けられている。
また、半導体チップパッケージ250の半導体チップ12の主表面12aの上側には、エポキシ樹脂等による封止層33が形成されている。この封止層33は、絶縁膜30、第1の再配線層34及び第2の再配線層36等を埋め込み、かつ第1及び第2のパッド(31a、32b)の頂面をそれぞれ露出させて設けられている。
続いて、図7(A)及び及び図8を参照して、上述した構成を有する半導体チップ構造体200及び半導体チップパッケージ250の積層体を具えた、マルチチップパッケージ2000について説明する。
この実施の形態のマルチチップパッケージ2000は、直方体形状のダイパッド60の矩形状の主表面60a上に、半導体チップ構造体200が搭載されている。一方、ダイパッド60の主表面60aと対向する裏面60b上には、半導体チップパッケージ250が搭載されている。この構造体200及びパッケージ250の、長尺方向と直交する両端面又は両側面をそれぞれ14aa及び14bbとする。また、ダイパッド60の長尺方向と直交する両端面又は両側面を60aa及び60bbとする。
このとき、半導体チップ構造体200と半導体チップパッケージ250とを、ダイパッド60を介在させて、双方が具える半導体チップ12の裏面12b同士を互いに向かい合わせ、かつ各々の第1の辺14aを含む側面14aaを同一方向(図中、Y方向)に向けて設けてある(図8参照)。尚、ダイパッド60と半導体チップ構造体200との間、及びダイパッド60と半導体チップパッケージ250との間は、ダイスボンド剤からなる接着層42によって、接着され固定されている。
また、ダイパッド60を、その両側面(60aa、60bb)側から挟む位置であって、かつそれぞれの側面を対向させて延在する複数の導体部としてのリード部62が設けられている。すなわち、一対の半導体チップ構造体を上方から平面的に見たとき、一対の半導体チップ構造体の第1及び第2の辺(14a、14b)側の側面(14aa、14bb)に対向する位置に、第1及び第2の辺(14a、14b)と直交する方向に延在する複数の導体部としてのリード部62が設けられている。尚、このリード部62のうちモールド樹脂等からなる封止部63から露出された部分は、例えば、面実装型リード形状の一つであるガルウィングリード形状に折り曲げ成型されている(図8参照)。
そして、半導体チップ構造体200のAi(iは1からnの整数)番目の第1の電極パッド16a、及び半導体チップパッケージ250のAAi(iは1からnの整数)番目の第1のパッド31aは、それぞれ第1のボンディングワイヤ66によって同一のリード部62に接続されている。
また、半導体チップ構造体200のBi(iは1からnの整数)番目の第2の電極パッド17b、及び半導体チップパッケージ250のBBi(iは1からnの整数)番目の第2のパッド32bは、それぞれ第2のボンディングワイヤ68によって同一のリード部62と接続されている。
また、図8に示すように、マルチチップパッケージ2000は、主として、ダイパッド60の表裏面(60a、60b)上にそれぞれ搭載されている半導体チップ構造体200、半導体チップパッケージ250、第1及び第2のボンディングワイヤ(66、68)及びリード部62の一部が、モールド樹脂等による封止部63によって封止されている。
上述した説明から明らかなように、この実施の形態のマルチチップパッケージは、ダイパッドを介して積層させた同一構造かつ同一機能を有する一対の半導体チップ構造体のうち、一方の半導体チップ構造体が、パッケージ構造を有している。
通常、 同一構造かつ同一機能を有する一対の半導体チップ構造体を、各半導体チップ構造体の半導体チップの裏面同士が互いに向かい合うように積層させた場合、電極パッドの配列順序が互いに逆向き状態となる。
ところが、この実施の形態によれば、一方の半導体チップ構造体が有する電極パッドを再配線層によって当該電極パッドの配列順序と逆転した順序、すなわち、向かい合う他方の半導体チップ構造体の電極パッドの配列順序と同じ向きになるように再配置させることにより、ミラーチップとして機能させることができる。
その結果、一対の半導体チップ間において対向位置にある電極パッドとボンディングパッド同士をそれぞれ同一のリード部にワイヤによって容易に接続でき、よって、一対の半導体チップ間において、同一の電極パッド同士を接続することができる。
すなわち、同一の電極パッドからの信号を同一のリードにより一括処理することが可能な構造であるため、効率的な信号処理が可能となる。
よって、既存の同一機能かつ同一構造を有する一対の半導体チップを用いてマルチチップパッケージを実現できるため、新たなミラーチップの作製が不要となる。
さらに、半導体チップパッケージを構成する再配線層は、ウェハプロセス終了後のアセンブリプロセスで形成すれば良いことから、ウェハプロセスにおける電極パッドや配線のレイアウトの変更が不要である。
さらに、封止層等を具える半導体チップパッケージであることから、半導体チップのみに比べてチップ表面が補強された構造となる。よって、例えば、チップを切断するときに発生する微小なシリコン片等が、チップ搭載時にチップ表面を傷付けることによる信頼性の低下を抑制することができる。
したがって、従来よりも高信頼性なマルチチップパッケージを実現することができる。
<第3の実施の形態>
図9(A)及び(B)から図12を参照して、この発明の第3の実施の形態に係る半導体チップパッケージ及びマルチチップパッケージについて説明する。
図9(A)及び(B)は、この実施の形態の第1の半導体チップパッケージ300及び第2の半導体チップパッケージ350の一構成例をそれぞれ概略的に示す平面図である。図10(A)は、図9(A)の破線部分XA−XA線に沿って切断して得られる切り口を示す概略断面図である。図10(B)は、図9(B)の破線部分XB−XB線に沿って切断して得られる切り口を示す概略断面図である。図11(A)は、この実施の形態のマルチチップパッケージ3000の一構成例を概略的に示す斜視図である。また、図11(B)は、図11(A)に示すマルチチップパッケージ3000を裏側から見た斜視図である。図12は、図11(A)の破線部分XII−XII線に沿って切断して得られる切り口を示す概略断面図である。
この実施の形態では、マルチチップパッケージ3000を構成する一対の同一構造かつ同一機能を有する半導体チップ構造体の電極パッド群が、第1の辺及び第2の辺に挟まれかつこれら辺に平行な仮想線の両側に当該仮想線に沿って設けられている点、及び、双方の半導体チップ構造体がパッケージ構造を有している点が、第2の実施の形態との主な相違点である。
図9(A)に示すように、この構成例では、第1の半導体チップパッケージ300は、半導体チップ12の主表面12aの領域を半導体チップ12の長尺方向と直交する方向の線分で2つの領域に分けて考える。その場合、この半導体チップの主表面12aのうち、第1の辺14aと第2の辺14bからの距離が等しい仮想線である中心線Qの両側の領域に、当該中心線Qに沿って第1の電極パッド群70と第2の電極パッド群72とがそれぞれ形成されている。
ここでは、第1の電極パッド群70が具える複数の第1の電極パッド70aに、中心線Qと平行な第1の方向(図中、R方向)に向かって順に、C1からCn(nは2以上の整数)(便宜上、ここではn=5とし、C1、C2、C3、C4、C5とする。)の番号を付して示してある。
また、第2の電極パッド群72が具える複数の第2の電極パッド72bに、第2の方向(図中、同じくR方向)に向かって順に、1からCn(nは2以上の整数)(便宜上、ここではn=5とし、D1、D2、D3、D4、D5とする。)の番号を付して示してある。
さらに、第1の辺14aと第1の電極パッド群70との間に、第1の辺14aに沿って第1のボンディングパッド群(以下、単に第1のパッド群と称する場合がある。)74が設けられている。第1のパッド群74には、第1の電極パッド70aの各々に対応して設けられた複数の第1のボンディングパッド(以下、単に第1のパッドと称する場合がある。)74aが、第1の辺14aに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。このとき各第1のパッド74aには、第1の方向(図中、R方向)に向かって順に、CC1からCCn(nは2以上の整数)(便宜上、ここではn=5とし、CC1、CC2、CC3、CC4、CC5とする。)の番号を付して示してある。
また、第2の辺14bと第2の電極パッド群72との間には、第2の辺14bに沿って第2のボンディングパッド群(以下、単に第1のパッド群と称する場合がある。)76が設けられている。第2のパッド群76には、第2の電極パッド72bの各々に対応して設けられた複数の第2のボンディングパッド(以下、単に第2のパッドと称する場合がある。)76bが、第2の辺14bに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。このとき各第2のパッド76bには、第2の方向(図中、同じくR方向)に向かって順に、DD1からDDn(nは2以上の整数)(便宜上、ここではn=5とし、DD1、DD2、DD3、DD4、DD5とする。)の番号を付して示してある。
そして、Ci(iは1からnの整数)番目の第1の電極パッド70aと、CCi(iは1からnの整数)番目の第1のパッド74aとが、第1の再配線層80によってそれぞれ1対1の対応関係で電気的に接続されている。また、Di(iは1からnの整数)番目の第2の電極パッド72bと、DDi(iは1からnの整数)番目の第2のパッド76bとが、第2の再配線層82によってそれぞれ1対1の対応関係で電気的に接続されている。
一方、図9(B)に示すように、第2の半導体チップパッケージ350は、図9(A)と同様に、半導体チップ12の主表面12aに、第1及び第2の電極パッド群(70、72)を具えており、第1の電極パッド70aの各々にはC1〜C5の番号を付して示してある。また、第2の電極パッド72bの各々にD1〜D5の番号を付して示してある。
さらに、第1の辺14aと第1の電極パッド群70との間に、第1の辺14aに沿って第1のボンディングパッド群(以下、単に第1のパッド群と称する場合がある。)84が設けられている。第1のパッド群84には、第1の電極パッド70aの各々に対応して設けられた複数の第1のボンディングパッド(以下、単に第1のパッドと称する場合がある。)84aが、第1の辺14aに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。
ここでは、第1の辺14aと第1の電極パッド群70との間の領域に、当該第1の辺14aと平行に第1の電極パッド70aの各々に対応してn(nは2以上の整数)番目から1番目までの逆の順に第1のパッド84aが設けられている。すなわち、各第1のパッド84aには、第1の方向(図中、R方向)とは逆の方向から順に、CCC1からCCCn(nは2以上の整数)(便宜上、ここではn=5とし、CCC1、CCC2、CCC3、CCC4、CCC5とする。)の番号を付して示してある。
また、第2の辺14bと第2の電極パッド群72との間に、第2の辺14bに沿って第2のボンディングパッド群(以下、単に第2のパッド群と称する場合がある。)86が設けられている。第2のパッド群86には、第2の電極パッド72bの各々に対応して設けられた複数の第2のボンディングパッド(以下、単に第2のパッドと称する場合がある。)86bが、第2の辺14bに沿って所定間隔毎、例えば同一間隔で一直線上に配置されている。
ここでは、第2の辺14bと第2の電極パッド群72との間の領域に、当該第2の辺14bと平行に第2の電極パッド72bの各々に対応してn(nは2以上の整数)番目から1番目までの逆の順に第2のパッド86bが設けられている。すなわち、各第2のパッド86bには、第2の方向(図中、同じくR方向)とは逆の方向から順に、DDD1からDDDn(nは2以上の整数)(便宜上、ここではn=5とし、DDD1、DDD2、DDD3、DDD4、DDD5とする。)の番号を付して示してある。
そして、Ci(iは1からnの整数)番目の第1の電極パッド70aと、CCCi(iは1からnの整数)番目の第1のパッド84aとが、第1の再配線層88によってそれぞれ1対1の対応関係で電気的に接続されている。また、Di(iは1からnの整数)番目の第2の電極パッド72bと、DDDi(iは1からnの整数)番目の第2のパッド86bとが、第2の再配線層90によってそれぞれ1対1の対応関係で電気的に接続されている。
図10(A)及び(B)に示すように、半導体チップ12の主表面12a上には、内部の回路素子(不図示)と電気的に接続された、Ci(iは1からnの整数)番目第1の電極パッド70aと、Di(iは1からnの整数)番目第2の電極パッド72bが形成されている。
図10(A)では、Ci(iは1からnの整数)番目の第1の電極パッド70aが、各第1の電極パッド70a上から絶縁膜30上にわたって延在する第1の再配線層80によって、接続先として割り当てられているCCi(iは1からnの整数)番目の第1のパッド74aと電気的に接続されている。第1のパッド74aは、第1の辺14aに沿うように第1の電極パッド70aの各々に対応して設けられている。
また、Di(iは1からnの整数)番目の第2の電極パッド72bが、各第2の電極パッド72b上から絶縁膜30上にわたって延在する第2の再配線層82によって、接続先として割り当てられているDDi(iは1からnの整数)番目の第2のパッド76bと電気的に接続されている。
また、図10(B)では、Ci(iは1からnの整数)番目の第1の電極パッド70aが、各第1の電極パッド70a上から絶縁膜30上にわたって延在する第2の再配線層88よって、接続先として割り当てられているCCCi(iは1からnの整数)番目の第1のパッド84aと電気的に接続されている。
また、Di(iは1からnの整数)番目の第2の電極パッド72bが、各第2の電極パッド72b上から絶縁膜30上にわたって延在する第2の再配線層90によって、接続先として割り当てられているDDDi(iは1からnの整数)番目の第2のパッド86bと電気的に接続されている。
また、第1及び第2の半導体チップパッケージ(300、350)の半導体チップ12の主表面12aの上側には、エポキシ樹脂等による封止層33が形成されている。この封止層33は、絶縁膜30、第1の再配線層(80、88)及び第2の再配線層(82、90)等を埋め込み、かつ第1及び第2のパッド(74a、84a、76b、86b)の頂面をそれぞれ露出させて設けられている。
続いて、図11(A)及び(B)及び図12を参照して、上述した構成を有する第1及び第2半導体チップパッケージ(300、350)が積層された、マルチチップパッケージ3000について説明する。
この実施の形態のマルチチップパッケージ3000は、第2の実施の形態と同様に、直方体形状を有するダイパッド60の矩形状の主表面60a上に、第1の半導体チップパッケージ300が搭載されている。一方、ダイパッド60の裏面60b上には、第2の半導体チップパッケージ350が搭載されている。
第1及び第2の半導体チップパッケージ(300、350)とを、ダイパッド60を介在させて、双方が具える半導体チップ12の裏面12b同士を互いに向かい合わせ、かつ各々の第1の辺14aを含む側面14aaを同一方向(図中、Y方向)に向けて設けてある(図12参照)。尚、ダイパッド60と第1及び第2の半導体チップパッケージ(300、350)との間は、ダイスボンド剤からなる接着層42によって接着され固定されている。
そして、第1の半導体チップパッケージ300のCCi(iは1からnの整数)番目の第1のパッド74a、及び第2の半導体チップパッケージ350のCCCi(iは1からnの整数)番目の第1のパッド84aは、第1のボンディングワイヤ92によって、同一のリード部62に接続されている。
また、第1の半導体チップパッケージ300のDDi(iは1からnの整数)番目の第2のパッド76b、及び第2の半導体チップパッケージ350のDDDi(iは1からnの整数)番目の第2のパッド86bは、第2のボンディングワイヤ94によって同一のリード部62に接続されている。
また、図12に示すように、マルチチップパッケージ3000は、主として、ダイパッド60の表裏面(60a、60b)上にそれぞれ搭載されている第1及び第2半導体チップパッケージ(300、350)、第1及び第2のボンディングワイヤ(92、94)及びリード部62の一部が、モールド樹脂等による封止部63によって封止されている。
この実施の形態によれば、第2の実施の形態と同様の効果を得ることができる。
さらに、この実施の形態によれば、再配線層は、各半導体チップパッケージが具える電極パッドを、半導体チップの主表面の周縁に再配置する機能を兼ねている。これにより、ワイヤボンディングを簡便にかつ確実に行うことができる。
以上、この発明は、上述した実施の形態の組合せのみに限定されない。よって、任意好適な段階において好適な条件を組み合わせ、この発明を適用することができる。
この発明の第1の実施の形態の半導体チップパッケージの構成要素の配置関係の一例の説明に供する概略平面図である。 (A)及び(B)は、この発明の第1の実施の形態の半導体チップパッケージの説明に供する概略断面図である。 この発明の第1の実施の形態のマルチチップパッケージの説明に供する概略斜視図である。 (A)及び(B)は、この発明の第1の実施の形態のマルチチップパッケージの説明に供する概略断面図である。 (A)及び(B)は、この発明の第2の実施の形態の半導体チップ構造体及び半導体チップパッケージの構成要素の配置関係の一例の説明に供する概略平面図である。 (A)及び(B)は、この発明の第2の実施の形態の半導体チップ構造体及び半導体チップパッケージの説明に供する概略断面図である。 (A)及び(B)は、この発明の第2の実施の形態のマルチチップパッケージの説明に供する概略斜視図である。 この発明の第2の実施の形態のマルチチップパッケージの説明に供する概略断面図である。 (A)及び(B)は、この発明の第3の実施の形態の第1及び第2の半導体チップパッケージの構成要素の配置関係の一例の説明に供する概略平面図である。 (A)及び(B)は、この発明の第3の実施の形態の第1及び第2の半導体チップパッケージの説明に供する概略断面図である。 (A)及び(B)は、この発明の第3の実施の形態のマルチチップパッケージの説明に供する概略斜視図である。 この発明の第3の実施の形態のマルチチップパッケージの説明に供する概略断面図である。
符号の説明
12:半導体チップ
12a:半導体チップの主表面
14a:第1の辺
14aa、14bb:半導体チップの側面(端面)
14b:第2の辺
16、70:第1の電極パッド群
16a、70a:第1の電極パッド
17、72:第2の電極パッド群
17b、72b:第2の電極パッド
18:中央ボンディングパッド群
18a:第1の中央ボンディングパッド
18b:第2の中央ボンディングパッド
20、31、74、84:第1のボンディングパッド群
20a、31a、74a、84a:第1のボンディングパッド
22、32、76、86:第2のボンディングパッド群
22b、32b、76b、86b:第2のボンディングパッド
24、34、80、88:第1の再配線層
26、36、82、90:第2の再配線層
30:絶縁膜
33:封止層
40:基板
40a:基板の搭載面
40b:基板の裏面
42:接着層
45:第3のボンディングパッド
47:第4のボンディングパッド
48:導電性コンタクト
49:外部端子
51、66、92:第1のボンディングワイヤ
52、68、94:第2のボンディングワイヤ
53:第3のボンディングワイヤ
54:第4のボンディングワイヤ
59、63:封止部
60:ダイパッド
60a:ダイパッドの主表面
60aa、60bb:ダイパッドの側面(端面)
60b:ダイパッドの裏面
62:リード部
100、250:半導体チップパッケージ
100a、300:第1の半導体チップパッケージ
100b、350:第2の半導体チップパッケージ
110:積層体
200:半導体チップ構造体
401a:対向領域
402a、403a:非対向領域
1000、2000、3000:マルチチップパッケージ

Claims (7)

  1. 方形状の主表面を有する半導体チップと、
    該主表面に、該主表面を画成する第1の辺に沿って平行に設けられた複数の第1の電極パッドを含む第1の電極パッド群と、
    前記主表面に、該主表面を画成するとともに前記第1の辺と対向する第2の辺に沿って平行に設けられた複数の第2の電極パッドを含む第2の電極パッド群と、
    前記主表面のうちの前記第1及び第2の電極パッド群との間の領域であってかつ前記第1の電極パッド群寄りの位置に、該第1の電極パッド群と平行に設けられ、前記第1の電極パッドの各々に対応する複数の第1の中央ボンディングパッド、及び第2の電極パッドの各々に対応する複数の第2の中央ボンディングパッドを含む中央ボンディングパッド群と、
    前記主表面のうちの前記第1の電極パッド群と前記第1の辺との間の領域に、該第1の辺と平行に該第1の電極パッドの各々に対応して設けられた、複数の第1のボンディングパッドを含む第1のボンディングパッド群と、
    前記主表面のうちの前記第2の電極パッド群と前記第2の辺との間の領域に、該第2の辺と平行に該第2の電極パッドの各々に対応して設けられた、複数の第2のボンディングパッドを含む第2のボンディングパッド群と、
    前記第1の電極パッドと、前記第1の中央ボンディングパッド及び前記第1のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第1の再配線層と、
    前記第2の電極パッドと、前記第2の中央ボンディングパッド及び前記第2のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第2の再配線層と、
    前記主表面上に、前記第1及び第2の中央ボンディングパッドの頂面と、第1及び第2のボンディングパッドの頂面とをそれぞれ露出させる厚みで形成された封止層と
    を具えていることを特徴とする半導体チップパッケージ。
  2. 請求項1に記載の半導体チップパッケージにおいて、
    前記第1の中央ボンディングパッドと、前記第2の中央ボンディングパッドとが、一直線上に交互に配置されていることを特徴とする半導体チップパッケージ。
  3. 方形状の主表面を有する半導体チップと、
    該主表面に、該主表面を画成する第1の辺に沿って平行に設けられた、複数の第1の電極パッドを含む第1の電極パッド群と、
    前記主表面に、該主表面を画成するとともに前記第1の辺と対向する第2の辺に沿って平行に設けられた複数の第2の電極パッドを含む第2の電極パッド群と、
    前記主表面のうちの前記第1及び第2の電極パッド群との間の領域であってかつ前記第1の電極パッド群寄りの位置に、該第1の電極パッド群と平行に設けられ、前記第1の電極パッドの各々に対応する複数の第1の中央ボンディングパッド、及び第2の電極パッドの各々に対応する複数の第2の中央ボンディングパッドを含む中央ボンディングパッド群と、
    前記主表面のうちの前記第1の電極パッド群と前記第1の辺との間の領域に、該第1の辺と平行に該第1の電極パッドの各々に対応して設けられた、複数の第1のボンディングパッドを含む第1のボンディングパッド群と、
    前記主表面のうちの前記第2の電極パッド群と前記第2の辺との間の領域に、該第2の辺と平行に該第2の電極パッドの各々に対応して設けられた、複数の第2のボンディングパッドを含む第2のボンディングパッド群と、
    前記第1の電極パッドと、前記第1の中央ボンディングパッド及び前記第1のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第1の再配線層と、
    前記第2の電極パッドと、前記第2の中央ボンディングパッド及び前記第2のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第2の再配線層と、
    前記主表面上に、前記第1及び第2の中央ボンディングパッドの頂面と、第1及び第2のボンディングパッドの頂面とをそれぞれ露出させる厚みで形成された封止層と
    を具える半導体チップパッケージを複数具えており、
    前記複数の半導体チップパッケージは、該半導体チップパッケージの厚み方向に、ずらして積層されていること特徴とするマルチチップパッケージ。
  4. 請求項3に記載のマルチチップパッケージにおいて、
    前記複数の半導体チップパッケージは、各々の前記主表面が同一方向を向いているとともに各々の前記第1の辺を含む側面が同一方向を向いており、かつ前記半導体チップパッケージの各々は、前記第1の辺から前記第2の辺に向かう方向に、前記半導体チップパッケージが具える前記中央ボンディングパッド群が露出するようにずらして積層されていること特徴とするマルチチップパッケージ。
  5. 方形状の主表面を有する半導体チップと、
    該主表面に、該主表面を画成する第1の辺に沿って平行に設けられた、複数の第1の電極パッドを含む第1の電極パッド群と、
    前記主表面に、該主表面を画成するとともに前記第1の辺と対向する第2の辺に沿って平行に設けられた複数の第2の電極パッドを含む第2の電極パッド群と、
    前記主表面のうちの前記第1及び第2の電極パッド群との間の領域であってかつ前記第1の電極パッド群寄りの位置に、該第1の電極パッド群と平行に設けられ、前記第1の電極パッドの各々に対応する複数の第1の中央ボンディングパッド、及び第2の電極パッドの各々に対応する複数の第2の中央ボンディングパッドを含む中央ボンディングパッド群と、
    前記主表面のうちの前記第1の電極パッド群と前記第1の辺との間の領域に、該第1の辺と平行に該第1の電極パッドの各々に対応して設けられた、複数の第1のボンディングパッドを含む第1のボンディングパッド群と、
    前記主表面のうちの前記第2の電極パッド群と前記第2の辺との間の領域に、該第2の辺と平行に該第2の電極パッドの各々に対応して設けられた、複数の第2のボンディングパッドを含む第2のボンディングパッド群と、
    前記第1の電極パッドと、前記第1の中央ボンディングパッド及び前記第1のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第1の再配線層と、
    前記第2の電極パッドと、前記第2の中央ボンディングパッド及び前記第2のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第2の再配線層と、
    前記主表面上に、前記第1及び第2の中央ボンディングパッドの頂面と、第1及び第2のボンディングパッドの頂面とをそれぞれ露出させる厚みで形成された封止層と
    を具える半導体チップパッケージを複数具えており、
    複数の該半導体チップパッケージは、該半導体チップパッケージの厚み方向に積層されており、各々の前記主表面は同一方向を向いているとともに各々の前記第1の辺を含む側面が同一方向を向いており、かつ前記半導体チップパッケージの各々は、前記第1の辺から前記第2の辺に向かう方向に、前記半導体チップパッケージが具える前記中央ボンディングパッド群が露出するようにずらして積層されていることを特徴とするマルチチップパッケージ。
  6. 請求項3ないし5のいずれか一項に記載のマルチチップパッケージにおいて、
    さらに、複数の前記半導体チップパッケージを該半導体チップパッケージの厚み方向に積層された積層体を搭載した基板を具え、該基板は、該積層体と対向する対向領域と、前記第1及び第2の辺と直交する方向において該対向領域を挟む位置に設けられた第1及び第2の非対向領域とを有し、該第1の非対向領域の表面には第3のボンディングパッドが形成されており、該第2の非対向領域の表面には第4のボンディングパッドが形成されており、
    前記第3のボンディングパッドと、前記基板に接している前記半導体チップパッケージの第1のボンディングパッドとは、第1のボンディングワイヤによって電気的に接続されており、
    積層された下側の前記半導体チップパッケージの第1の中央ボンディングパッドと、上側の前記半導体チップパッケージの第1のボンディングパッドとは、第2のボンディングワイヤによって電気的に接続されており、
    前記基板から最も離れた半導体チップパッケージの第2の中央ボンディングパッドと、該最も離れた半導体チップパッケージに接する下側の前記半導体チップパッケージの第2の中央ボンディングパッドとは、第3のボンディングワイヤによって電気的に接続されており、
    前記基板から最も離れた前記半導体チップパッケージの前記第2のボンディングパッドと、前記第4のボンディングパッドとは、第4のボンディングワイヤによって電気的に接続されていることを特徴とするマルチチップパッケージ。
  7. 方形状の主表面を有する半導体チップと、
    該主表面に、該主表面を画成する第1の辺に沿って平行に設けられた、複数の第1の電極パッドを含む第1の電極パッド群と、
    前記主表面に、該主表面を画成するとともに前記第1の辺と対向する第2の辺に沿って平行に設けられた複数の第2の電極パッドを含む第2の電極パッド群と、
    前記主表面のうちの前記第1及び第2の電極パッド群との間の領域であってかつ前記第1の電極パッド群寄りの位置に、該第1の電極パッド群と平行に設けられ、前記第1の電極パッドの各々に対応する複数の第1の中央ボンディングパッド、及び第2の電極パッドの各々に対応する複数の第2の中央ボンディングパッドを含む中央ボンディングパッド群と、
    前記主表面のうちの前記第1の電極パッド群と前記第1の辺との間の領域に、該第1の辺と平行に該第1の電極パッドの各々に対応して設けられた、複数の第1のボンディングパッドを含む第1のボンディングパッド群と、
    前記主表面のうちの前記第2の電極パッド群と前記第2の辺との間の領域に、該第2の辺と平行に該第2の電極パッドの各々に対応して設けられた、複数の第2のボンディングパッドを含む第2のボンディングパッド群と、
    前記第1の電極パッドと、前記第1の中央ボンディングパッド及び前記第1のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第1の再配線層と、
    前記第2の電極パッドと、前記第2の中央ボンディングパッド及び前記第2のボンディングパッドとをそれぞれ1対1の対応関係で電気的に接続する第2の再配線層と、
    前記主表面上に、前記第1及び第2の中央ボンディングパッドの頂面と、前記第1及び第2のボンディングパッドの頂面とをそれぞれ露出させる厚みで形成された封止層とを具える半導体チップパッケージを複数具えており、
    前記複数の半導体チップパッケージは、各々の前記主表面が同一方向を向いているとともに各々の前記第1の辺を含む側面が同一方向を向いており、かつ前記半導体チップパッケージの各々は、前記第1の辺から前記第2の辺に向かう方向にずらして、前記半導体チップパッケージが具える前記中央ボンディングパッド群が露出するように積層されていること特徴とするマルチチップパッケージ。
JP2003429531A 2003-12-25 2003-12-25 半導体チップパッケージ及びマルチチップパッケージ Expired - Fee Related JP4103796B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003429531A JP4103796B2 (ja) 2003-12-25 2003-12-25 半導体チップパッケージ及びマルチチップパッケージ
US10/842,486 US7576431B2 (en) 2003-12-25 2004-05-11 Semiconductor chip package and multichip package
US12/458,808 US7868470B2 (en) 2003-12-25 2009-07-23 Semiconductor chip package and multichip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003429531A JP4103796B2 (ja) 2003-12-25 2003-12-25 半導体チップパッケージ及びマルチチップパッケージ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2006073438A Division JP4175374B2 (ja) 2006-03-16 2006-03-16 マルチチップパッケージ
JP2007127852A Division JP4799479B2 (ja) 2007-05-14 2007-05-14 マルチチップパッケージ

Publications (2)

Publication Number Publication Date
JP2005191213A JP2005191213A (ja) 2005-07-14
JP4103796B2 true JP4103796B2 (ja) 2008-06-18

Family

ID=34697570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003429531A Expired - Fee Related JP4103796B2 (ja) 2003-12-25 2003-12-25 半導体チップパッケージ及びマルチチップパッケージ

Country Status (2)

Country Link
US (2) US7576431B2 (ja)
JP (1) JP4103796B2 (ja)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001258774A1 (en) * 2000-05-19 2001-11-26 Hamamatsu Photonics K.K. Radiation detector and method of manufacture thereof
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
KR100498488B1 (ko) * 2003-02-20 2005-07-01 삼성전자주식회사 적층형 반도체 패키지 및 그 제조방법
US7279783B1 (en) * 2003-10-29 2007-10-09 Silicon Pipe, Inc. Partitioned integrated circuit package with central clock driver
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
TWI239576B (en) * 2004-07-28 2005-09-11 C One Technology Co Ltd Packaging of stack-type flash memory chip and the method thereof
US7271026B2 (en) * 2005-03-14 2007-09-18 Infineon Technologies Ag Method for producing chip stacks and chip stacks formed by integrated devices
JP4674113B2 (ja) * 2005-05-06 2011-04-20 Okiセミコンダクタ株式会社 半導体装置及びその製造方法
US7485969B2 (en) * 2005-09-01 2009-02-03 Micron Technology, Inc. Stacked microelectronic devices and methods for manufacturing microelectronic devices
JP2007116015A (ja) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp 電子装置
JP4881620B2 (ja) 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7535110B2 (en) * 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
US7883940B1 (en) * 2006-07-07 2011-02-08 Marvell International Ltd. Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
JP4751351B2 (ja) * 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置
KR101185886B1 (ko) * 2007-07-23 2012-09-25 삼성전자주식회사 유니버설 배선 라인들을 포함하는 반도체 칩, 반도체패키지, 카드 및 시스템
US7972902B2 (en) 2007-07-23 2011-07-05 Samsung Electronics Co., Ltd. Method of manufacturing a wafer including providing electrical conductors isolated from circuitry
JP5404000B2 (ja) * 2007-11-14 2014-01-29 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体モジュールおよび撮像装置
JP5183186B2 (ja) 2007-12-14 2013-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP2009246218A (ja) 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置
KR20100056247A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 접착층을 구비하는 반도체 패키지
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
JP5185186B2 (ja) * 2009-04-23 2013-04-17 株式会社東芝 半導体装置
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
JP5670120B2 (ja) * 2009-08-13 2015-02-18 株式会社ディスコ 半導体装置及びその製造方法
JP5670119B2 (ja) * 2009-08-13 2015-02-18 株式会社ディスコ 半導体装置及びその製造方法
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
CN102130025B (zh) * 2009-11-16 2015-03-11 三星电子株式会社 晶片及其处理方法和制造半导体装置的方法
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
KR101676620B1 (ko) * 2010-02-05 2016-11-16 에스케이하이닉스 주식회사 적층 반도체 패키지
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
JP2012079914A (ja) * 2010-10-01 2012-04-19 Mitsubishi Electric Corp パワーモジュールおよびその製造方法
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
US8569884B2 (en) * 2011-08-15 2013-10-29 Tessera, Inc. Multiple die in a face down package
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
JP5752026B2 (ja) * 2011-12-16 2015-07-22 ルネサスエレクトロニクス株式会社 半導体装置
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101984831B1 (ko) * 2013-01-31 2019-05-31 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
JP2013219385A (ja) * 2013-06-21 2013-10-24 Renesas Electronics Corp 半導体装置
JP5996500B2 (ja) * 2013-09-11 2016-09-21 株式会社東芝 半導体装置および記憶装置
CN103579171B (zh) * 2013-10-11 2016-03-09 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9881962B2 (en) * 2013-12-10 2018-01-30 Sony Corporation Semiconductor apparatus, solid state imaging device, imaging apparatus and electronic equipment, and manufacturing method thereof
KR20150101762A (ko) * 2014-02-27 2015-09-04 에스케이하이닉스 주식회사 반도체 장치
US9129962B1 (en) 2014-05-07 2015-09-08 Mediatek Inc. Bonding pad arrangment design for multi-die semiconductor package structure
US10186467B2 (en) 2016-07-15 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
CN109950223B (zh) * 2017-12-20 2021-01-26 晟碟半导体(上海)有限公司 包含双垫引线键合体互连的半导体装置
US11373956B2 (en) * 2020-01-14 2022-06-28 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
CN114121082A (zh) * 2020-08-26 2022-03-01 长鑫存储技术(上海)有限公司 传输电路、接口电路以及存储器
KR20220055112A (ko) 2020-10-26 2022-05-03 삼성전자주식회사 반도체 칩들을 갖는 반도체 패키지
KR20230005685A (ko) * 2021-07-01 2023-01-10 삼성전자주식회사 반도체 패키지
CN115719736B (zh) * 2022-11-30 2024-07-12 无锡芯光互连技术研究院有限公司 一种芯片堆叠结构及其制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US31513A (en) * 1861-02-19 haasz
JP3545200B2 (ja) * 1997-04-17 2004-07-21 シャープ株式会社 半導体装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
JP3685947B2 (ja) * 1999-03-15 2005-08-24 新光電気工業株式会社 半導体装置及びその製造方法
JP3304921B2 (ja) 1999-06-18 2002-07-22 日本電気株式会社 半導体記憶装置
US6376904B1 (en) * 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP2001196529A (ja) 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
JP2001257307A (ja) * 2000-03-09 2001-09-21 Sharp Corp 半導体装置
JP3813788B2 (ja) 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP4570809B2 (ja) * 2000-09-04 2010-10-27 富士通セミコンダクター株式会社 積層型半導体装置及びその製造方法
JP3631120B2 (ja) 2000-09-28 2005-03-23 沖電気工業株式会社 半導体装置
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
JP4126891B2 (ja) * 2001-08-03 2008-07-30 セイコーエプソン株式会社 半導体装置の製造方法
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6885093B2 (en) * 2002-02-28 2005-04-26 Freescale Semiconductor, Inc. Stacked die semiconductor device
US6965160B2 (en) * 2002-08-15 2005-11-15 Micron Technology, Inc. Semiconductor dice packages employing at least one redistribution layer

Also Published As

Publication number Publication date
JP2005191213A (ja) 2005-07-14
US7868470B2 (en) 2011-01-11
US7576431B2 (en) 2009-08-18
US20090309205A1 (en) 2009-12-17
US20050139985A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
JP4103796B2 (ja) 半導体チップパッケージ及びマルチチップパッケージ
JP3631120B2 (ja) 半導体装置
US7355274B2 (en) Semiconductor package, manufacturing method thereof and IC chip
TW200402133A (en) Semiconductor device
KR101544508B1 (ko) 본드 핑거를 갖는 인쇄회로기판 및 반도체 패키지
US8587135B2 (en) Semiconductor device having electrode/film opening edge spacing smaller than bonding pad/electrode edge spacing
JP4799479B2 (ja) マルチチップパッケージ
KR20220081036A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
JP2005209882A (ja) 半導体パッケージ及び半導体装置
JP4538830B2 (ja) 半導体装置
JP4175374B2 (ja) マルチチップパッケージ
KR100800149B1 (ko) 스택 패키지
JP3670625B2 (ja) 半導体装置およびその製造方法
US7397115B2 (en) Folding chip planar stack package
KR20160114852A (ko) 반도체 칩, 및 이를 포함하는 플립 칩 패키지와 웨이퍼 레벨 패키지
KR20090088271A (ko) 스택 패키지
TWI387068B (zh) 凹穴晶片封裝結構及使用凹穴晶片封裝結構之層疊封裝結構
KR20220016365A (ko) 반도체 패키지
TWI841184B (zh) 半導體封裝及其製造方法
US20240079370A1 (en) Semiconductor device and manufacturing method thereof
KR101601793B1 (ko) 멀티칩 모듈들을 위한 개선된 전기적 연결들
JP5096730B2 (ja) 半導体装置
KR20240106725A (ko) 프로세서 칩 및 이를 포함하는 반도체 패키지
JP2024066498A (ja) テストパッドを有する半導体パッケージ
TW202433713A (zh) 半導體封裝

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071010

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080317

R150 Certificate of patent or registration of utility model

Ref document number: 4103796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140404

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees