[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2001196529A - 半導体装置及びその配線方法 - Google Patents

半導体装置及びその配線方法

Info

Publication number
JP2001196529A
JP2001196529A JP2000007923A JP2000007923A JP2001196529A JP 2001196529 A JP2001196529 A JP 2001196529A JP 2000007923 A JP2000007923 A JP 2000007923A JP 2000007923 A JP2000007923 A JP 2000007923A JP 2001196529 A JP2001196529 A JP 2001196529A
Authority
JP
Japan
Prior art keywords
semiconductor chip
pad electrode
circuit board
relay
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000007923A
Other languages
English (en)
Other versions
JP2001196529A5 (ja
Inventor
Isao Nojiri
勲 野尻
Ritsu Makabe
立 真壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000007923A priority Critical patent/JP2001196529A/ja
Priority to US09/654,875 priority patent/US7071574B1/en
Priority to KR10-2000-0059073A priority patent/KR100386995B1/ko
Priority to TW089121084A priority patent/TW462097B/zh
Publication of JP2001196529A publication Critical patent/JP2001196529A/ja
Priority to US11/402,944 priority patent/US7288837B2/en
Publication of JP2001196529A5 publication Critical patent/JP2001196529A5/ja
Priority to US11/902,827 priority patent/US20080023848A1/en
Priority to US11/902,826 priority patent/US7547963B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group subclass H10D
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 ワイヤボンディングによって制限されること
なく、またワイヤボンディングの性能を超えて、半導体
チップのパッド電極を回路基板の任意の電気接続部に対
して接続できる半導体装置及びその配線方法を提供す
る。 【解決手段】 半導体装置（１０）は、マザー基板（１
２）上に配置される回路基板（１４）と、回路基板上に
配置された半導体チップ（２６、３０）とを含む。回路
基板は、半導体チップを支持する表面上に、パッド電極
（１６Y1’）と、該パッド電極から離れた場所に設けた
導電接続部（１８）と、パッド電極と導電接続部とを電
気的に接続する配線（２０）を有する。一方、半導体チ
ップは回路基板のパッド電極に対応するパッド電極（３
２Y1）を有する。そして、回路基板のパッド電極と半導
体チップのパッド電極は、ボンディングワイヤ（３４）
で電気的に接続される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マザー基板上に実
装される半導体装置及びその配線方法に関する。具体的
には、半導体素子を含む一つ又は複数のチップを回路基
板（ドータ基板）上に載せ、チップ上に設けたパッド電
極と回路基板上に設けた別のパッド電極とをボンディン
グワイヤ等で電気的に接続した半導体装置又は半導体部
品（例えば、チップセット）及びその配線方法に関す
る。
【０００２】
【従来の技術】限られた面積のマザー基板上に多数の半
導体装置又は半導体部品（例えばチップセット）を実装
する目的から、ドータ基板の片面上又は両面上に一つの
半導体チップ又は重ね合わされた複数の半導体チップを
載せたチップ積層型パッケージ〔例えば、Ｓ−ＣＳＰ
（Ｓｔａｃｋｅｄ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａ
ｇｅ）、Ｓ−ＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋ
ａｇｅ）〕が提供されている。
【０００３】具体的に、図１１と図１２は積層型パッケ
ージ（Ｓ−ＣＳＰ）の一例を示す。このパッケージ１０
０において、ドータ基板である回路基板１０２は、上面
に複数のパッド電極１０４（１０４1−１０４5）を有す
る回路が配線されている。他方、回路基板１０２の下面
には、パッド電極１０４に対応した複数のはんだボール
１０６が設けられ、これら対応するパッド電極１０４と
はんだボール１０６が回路基板１０２に形成されたスル
ーホール１０８を介して電気的に接続されている。回路
基板１０２の上面にはまた、周知の半導体製造技術を用
いて形成した第１の半導体チップ１１０と第２の半導体
チップ１１２がこの順序で積層されている。第１の半導
体チップ１１０は、内部の回路素子と電気的に接続され
たパッド電極１１４（１１４2、１１４4）を有する。他
方、第２の半導体チップ１１２は、内部の回路素子と電
気的に接続されたパッド電極１１４（１１４1、１１
４3、１１４5）を有する。そして、第１と第２の半導体
チップ１１０、１１２のパッド電極は、矢印Ｙ−Ｙ’方
向から見たとき、パッド電極１１４2がパッド電極１１
４1と１１４3の間に位置し、パッド電極１１４4がパッ
ド電極１１４3と１１４ 5の間に位置するように配置され
ている。そして、パッド電極１１４1−１１４5は、ボン
ディングワイヤ（金線）１１６によって対応する回路基
板１０２上のパッド電極１０４（１０４1−１０４5）に
電気的に接続されている。このようにして電気的に接続
された回路基板１０２と第１及び第２の半導体チップ１
１０、１１２は、これら半導体チップ１１０、１１２と
ボンディングワイヤ１１６を樹脂で封入し、半導体装置
として完成される。なお、実際の半導体装置では、図示
されている数よりも多くの数のパッド電極が回路基板や
第１及び第２の半導体チップ上に存在するが、図面を簡
略化するために、図１０と図１１ではそれらの一部のみ
を示している。
【０００４】
【発明が解決しようとする課題】ところが、上述のよう
に、半導体チップ１１０、１１２と回路基板１０２との
電気的接続を両者の表面上に設けたパッド電極１０４、
１１４とこれらを連結するボンディングワイヤ１１６と
で行なうようにした半導体装置１００では、半導体チッ
プ１１０、１１２のパッド電極１１４1−１１４5と回路
基板１０２のパッド電極１０４1−１０４5は、矢印Ｘ−
Ｘ’方向にこの順番に配置されていなければならない。
具体的に図１２を用いて説明すると、回路基板１０２上
で矢印Ｘ−Ｘ’方向に一列に配置された５個のパッド電
極１０４1−１０４5は、半導体チップ１１０、１１２の
パッド電極１１４1−１１４5にそれぞれ対応していなけ
ればならない。逆に、回路基板１０２のパッド電極１０
４1と矢印Ｘ−Ｘ’方向に関して反対側にある半導体チ
ップ１１２のパッド電極１１４5とをボンディングワイ
ヤ１１６で接続しようとすれば、このボンディングワイ
ヤが他のボンディングワイヤと交叉して接触するという
問題を生じる。
【０００５】しかし、現実には、マザー基板の配線やマ
ザー基板上に配置される他の電気部品との電気的接続を
図るうえで、例えば図１２において、半導体チップ１１
２のパッド電極１１４1を回路基板１０２のパッド電極
１０４5に接続したいという要求がある。しかし、マザ
ー基板ごとに半導体チップ１１０、１１２における回路
を変更するものとすれば、回路ごとに違ったパターン露
光用マスクを用意しなければならない。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために、本願発明は、ワイヤボンディングによって制
限されることなく、半導体チップのパッド電極を回路基
板（ドータ基板）の任意の位置に配置された電気接続部
に対して電気的に接続できる半導体装置を提供すること
を目的とする。
【０００７】また、本願発明は、半導体チップの回路配
線を変更することなく、異なる回路配置を有する種々の
マザー基板上に実装可能な半導体装置を提供することを
目的とする。
【０００８】さらに、本願発明は、ワイヤボンでリング
で接続可能な範囲を超えて、半導体チップと回路基板と
を電気的に接続できる半導体装置を提供することを目的
とする。
【０００９】以上の目的を達成するために、本発明にか
かる半導体装置は、マザー基板上に配置される回路基板
と、上記回路基板上に配置された半導体チップとを含
む。この回路基板は、半導体チップを支持する表面上
に、パッド電極と、該パッド電極から離れた場所に設け
た中継電極と、パッド電極と中継電極とを電気的に接続
する配線とを有する。一方、半導体チップは上記回路基
板のパッド電極に対応するパッド電極を有する。そし
て、回路基板のパッド電極と半導体チップのパッド電極
は、ボンディングワイヤで電気的に接続されている。
【００１０】本実施形態において、回路基板のパッド電
極と中継電極とを接続する配線は、パッド電極及び中継
電極と共に回路基板上に印刷された配線であってもよい
し、ボンディングワイヤでもよい。
【００１１】本発明にかかる配線方法は、マザー基板上
に配置される回路基板と、回路基板上に配置された半導
体チップとを有する半導体装置において回路基板と半導
体チップとを電気的に接続するものである。この配線方
法は、中継電極と、中継電極から離れた場所に設けたパ
ッド電極と、中継電極とパッド電極とを電気的に接続す
る配線とを有する回路基板を準備する工程と、回路基板
の中継電極と半導体チップに設けたパッド電極とをボン
ディングワイヤによって電気的に接続する工程とを有す
る。
【００１２】本発明の他の形態の半導体装置は、第１の
半導体チップと該第１の半導体チップの上に配置された
第２の半導体チップとを有し、第１の半導体チップ上に
設けたパッド電極と第２の半導体チップ上に設けたパッ
ド電極とを電気的に接続したものである。
【００１３】本実施形態において、第１の半導体チップ
のパッド電極と第２の半導体チップのパッド電極はボン
ディングワイヤで接続するのが好ましい。ただし、第１
の半導体チップのパッド電極は該第１の半導体チップの
第２の半導体チップに対向する領域に配置し、第１の半
導体チップのパッド電極は該第１の半導体チップの第２
の半導体チップに対向する領域に配置し、第１の半導体
チップのパッド電極と第２の半導体チップのパッド電極
とを導電部材を介して接続してもよい。
【００１４】本発明の他の形態の配線方法は、第１の半
導体チップの上に第２の半導体チップを配置し、第１の
半導体チップ上に設けたパッド電極と第２の半導体チッ
プ上に設けたパッド電極とを電気的に接続するものであ
る。
【００１５】本実施形態において、第１の半導体チップ
のパッド電極と第２の半導体チップのパッド電極は、ボ
ンディングワイヤで接続するのが好ましい。または、第
１の半導体チップのパッド電極は該第１の半導体チップ
の第２の半導体チップに対向する領域に配置し、第１の
半導体チップのパッド電極は該第１の半導体チップの第
２の半導体チップに対向する領域に配置し、第１の半導
体チップのパッド電極と第２の半導体チップのパッド電
極とを導電部材を介して接続してもよい。
【００１６】本発明の他の形態の半導体装置は、回路基
板と、第１の半導体チップと、第２の半導体チップとを
有し、回路基板上に第１の半導体チップを載せ、さらに
該第１の半導体チップ上に第２の半導体チップを載せ、
第１の半導体チップと第２の半導体チップをそれぞれ回
路基板に電気的に接続し、回路基板を介してマザー基板
上に実装されるものである。この半導体装置において、
回路基板はパッド電極を有し、第１の半導体チップは２
つの中継用パッド電極と、２つの中継用パッド電極を電
気的に接続する配線とを有し、第２の半導体チップはパ
ッド電極を有する。そして、第１の半導体チップの一方
の中継用パッド電極と上記回路基板のパッド電極を電気
的に接続し、第１の半導体チップの他方の中継用パッド
と第２の半導体チップのパッド電極とを電気的に接続し
てある。
【００１７】本実施形態の半導体装置では、第１の半導
体チップの一方の中継用パッド電極と回路基板のパッド
電極との接続、又は第１の半導体チップの他方の中継用
パッド電極と上記第２の半導体チップのパッド電極との
接続、の少なくともいずれか一方をボンディングワイヤ
で行うことができる。
【００１８】本発明の他の形態の半導体装置は、回路基
板と、第１の半導体チップと、第２の半導体チップとを
有し、回路基板上に第１の半導体チップを載せ、さらに
該第１の半導体チップ上に第２の半導体チップを載せ、
第１の半導体チップと第２の半導体チップをそれぞれ回
路基板に電気的に接続し、回路基板を介してマザー基板
上に実装されるものである。この半導体装置において、
回路基板は２つのパッド電極を有し、第１の半導体チッ
プは、２つの中継用パッド電極と、２つの中継用パッド
電極を電気的に接続する配線を有し、第２の半導体チッ
プはパッド電極を有する。そして、回路基板の一方のパ
ッド電極と第１の半導体チップの一方の中継用パッド電
極とを接続し、回路基板の他方のパッド電極と第１の半
導体チップの他方の中継用パッド電極とを接続し、回路
基板の他方のパッド電極と第２の半導体チップのパッド
電極とを接続している。
【００１９】本実施形態の半導体装置において、回路基
板の一方のパッド電極と第１の半導体チップの一方の中
継用パッド電極との接続、回路基板の他方のパッド電極
と第１の半導体チップの他方の中継用パッド電極との接
続、又は回路基板の他方のパッド電極と第２の半導体チ
ップのパッド電極の接続、の少なくともいずれか一つが
ボンディングワイヤを行うのが好ましい。
【００２０】本発明の他の形態の半導体装置は、回路基
板と、第１の半導体チップと、第２の半導体チップとを
有し、回路基板上に第１の半導体チップを載せ、さらに
該第１の半導体チップ上に第２の半導体チップを載せ、
第１の半導体チップと第２の半導体チップをそれぞれ回
路基板に電気的に接続し、回路基板を介してマザー基板
上に実装されるものである。この半導体装置において、
回路基板はパッド電極を有し、第１の半導体チップは、
２つの中継用パッド電極と、２つの中継用パッド電極を
電気的に接続する配線とを有し、第２の半導体チップは
パッド電極を有する。そして、回路基板のパッド電極と
上記第１の半導体チップの一方の中継用パッド電極とを
接続し、上記第１の半導体チップの他方の中継用パッド
電極と上記第２の半導体チップのパッド電極とを接続し
てある。
【００２１】本実施形態の半導体装置において、回路基
板のパッド電極と第１の半導体チップの一方の中継用パ
ッド電極との接続、又は第１の半導体チップの他方の中
継用パッド電極と第２の半導体チップのパッド電極との
接続、の少なくともいずれか一つがボンディングワイヤ
で行うことが好ましい。
【００２２】本発明の他の形態の半導体装置は、回路基
板と、第１の半導体チップと、第２の半導体チップとを
有し、上記回路基板上に上記第１の半導体チップを載
せ、さらに該第１の半導体チップ上に上記第２の半導体
チップを載せ、上記第１の半導体チップと上記第２の半
導体チップをそれぞれ上記回路基板に電気的に接続し、
上記回路基板を介してマザー基板上に実装される。この
半導体装置において、回路基板は２つのパッド電極を有
し、第１の半導体チップは中継用パッド電極を有し、第
２の半導体チップはパッド電極を有する。そして、回路
基板の一方のパッド電極と第１の半導体チップの中継用
パッド電極とが接続され、第１の半導体チップの中継用
パッド電極と回路基板の他方のパッド電極が接続され、
回路基板の他方のパッド電極と第２の半導体チップのパ
ッド電極とが接続されている。
【００２３】
【発明の実施の形態】以下、添付図面を参照して、本発
明の好適な実施の形態を説明する。なお、以下に説明す
る複数の実施形態において、共通する符号は共通する部
分又は対応する部分を示す。
【００２４】（１）実施の形態１ 図１と図２は実施の形態１にかかる半導体装置の一部を
示す。これらの図において、全体を符号１０で示す半導
体装置は、同種の半導体装置又は他の電気部品と共にマ
ザー基板１２上に実装される半導体電子部品（例えば、
演算装置、記憶装置）である。
【００２５】この半導体装置１０は回路基板１４を有す
る。回路基板１４は、絶縁性材料（例えば、ガラスとエ
ポキシ樹脂の組み合わせ、またはポリイミド樹脂）から
なる四角形の板の表面と裏面に所定の配線を印刷した矩
形のプリント配線基板（ドータ基板）が一般的に用いら
れる。配線について更に具体的に説明すると、回路基板
１４の表面に印刷された回路は、矢印Ｘ−Ｘ’方向とこ
れに直交する矢印Ｙ−Ｙ’方向に伸びる回路基板縁部に
沿って複数のパッド電極（パッド電極）１６X1、１６X2
・・・、１６Y1’、１６Y2、１６Y3、・・・を有する。
また、印刷された回路には、符号１６Y1で示す特定のパ
ッド電極又は導電接続部（以下、必要に応じて、この電
極を「中継用パッド電極」という。）から矢印Ｙ−Ｙ’
方向に所定距離を隔てた位置に配置された接続用電極１
８と、中継用パッド電極１６Y1’と接続用電極１８とを
電気的に接続する配線２０を含む。一方、回路基板１４
の裏面には、中継用パッド電極１６Y1’を除く他の複数
のパッド電極１６X1、１６ X2・・・、１６Y2、１６Y3、
・・・と接続用電極１８に対応してはんだボール２２が
固定されており、これらパッド電極１６X1、１６X2・・
・、１６Y2、１６Y3、・・・及び接続用電極１８と対応
するはんだボール２２とが、回路基板１４に形成された
電気配線（例えば、回路基板１４の表面と裏面との間で
貫通するスルーホール２４）を介して電気的に接続され
ている。
【００２６】回路基板１４の表面には、該回路基板１４
よりも小さな第１の半導体チップ２６が載せられ、また
第１の半導体チップ２６の表面に該第１の半導体チップ
２６よりも小さな第２の半導体チップ３０が載せられて
いる。これら回路基板１４と第１の半導体チップ２６と
の固定、また第１と第２の半導体チップ２６、３０の固
定は、接着剤で行なうことができる。なお、本実施形態
では、回路基板１４だけでなく、第１及び第２の半導体
チップ２６、３０も、これらを上方（矢印Ｚ方向）から
見たときの平面形状が四角形であるが、それらの平面形
状は四角形に限るものでなく、その他の形状であっても
よい。
【００２７】第１と第２の半導体チップ２６、３０は、
シリコン基板の表面に周知の薄膜形成技術・エッチング
技術・露光技術等を含む種々の半導体形成プロセスを通
じて形成された一つ又は複数の半導体回路素子（例え
ば、トランジスタ）を含む。また、第１の半導体チップ
２６は、矢印Ｘ−Ｘ’方向と矢印Ｙ−Ｙ’方向に伸びる
縁部に沿って複数のパッド電極（パッド電極）３２X1、
３２Y2、・・・を有する。同様に、第２の半導体チップ
３０は、矢印Ｘ−Ｘ’方向と矢印Ｙ−Ｙ’方向に伸びる
縁部に沿って複数のパッド電極（パッド電極）３２X2、
３２Y1、３２Y2、・・・を有する。これらパッド電極３
２X1、３２X2・・・、３２Y1、３２Y2、３２Y3、・・・
は、上述した回路基板１４のパッド電極１６X1、１６X2
・・・、１６Y1’、１６Y2、１６Y3、・・・に対応して
いる。具体的に、矢印Ｙ−Ｙ’方向に伸びる縁部近傍に
配置されたパッド電極は、１６Y1’と３２Y1、１６Y2と
３２ Y2、及び１６Y3と３２Y3がそれぞれほぼ矢印Ｘ−
Ｘ’方向に伸びる同一直線上に配置されている。また、
矢印Ｘ−Ｘ’方向に伸びる縁部近傍に配置されたパッド
電極は、１６X1と３２X1、１６X2と３２X2、及び１６X3
と３２X3がそれぞれほぼ矢印Ｙ−Ｙ’方向に伸びる同一
直線上に配置されている。なお、これらのパッド電極３
２X1、３２X2・・・、３２Y1、３２Y2、３２Y3、・・・
は、上述した半導体形成プロセスの一過程で形成しても
よいし、半導体形成プロセスとは別に、周知の印刷技術
を利用して形成してもよい。そして、パッド電極３
２X1、３２X2・・・、３２Y1、３２Y2、３２Y3・・・
は、回路基板１４上に第１及び第２の半導体チップ２
６、３０を固定した後、周知のワイヤボンダ（図示せ
ず）によって、回路基板１４上のパッド電極１６X1、１
６X2・・・、１６Y1’、１６Y2、１６Y3・・・との間に
ボンディングワイヤ（金線）３４を張設して電気的に接
続されている。最後に、特に図示していないが、第１及
び第２の半導体チップ３０は、ボンディングワイヤ３４
及びパッド電極を含めて、絶縁材料からなる樹脂によっ
て封入される（図１０参照）。
【００２８】以上のようにして形成された半導体装置１
０は、回路基板１４よりも一般に相当大きなマザー基板
１２の配線上に配置された後、リフロー炉等の加熱炉
（図示せず）で加熱してはんだボール２２を溶融し、半
導体チップ２６、３０がマザー基板上の所定の回路に永
久的に電気的接続される。
【００２９】したがって、半導体装置１０をマザー基板
に実装した状態で、半導体チップ３０のパッド電極３２
Y1を接続すべきマザー基板上の回路部分が、回路基板１
４における中継用パッド電極１６Y1’に対応する位置で
なく接続用電極１８に対向する位置にあっても（換言す
れば、パッド電極３２Y1から矢印Ｙ−Ｙ’方向にオフセ
ットした場所にあっても）、この半導体装置１０によれ
ば、パッド電極３２Y1をマザー基板上の目的の回路部分
に接続できる。換言すれば、半導体チップ２６、３０の
設計（特に、マスクパターン）を変更することなく、回
路基板１４上の中継パッド電極等を利用することで、半
導体チップ２６、３０の各パッド電極をマザー基板上の
所定の回路部分に正しく接続できる。また、この半導体
装置１０によれば、従来の技術の欄で説明したような、
ボンディングワイヤの交叉接触の問題もない。
【００３０】（２）実施の形態２ 図３は実施の形態２にかかる半導体装置１０2の一部を
示す。この半導体装置１０2において、回路基板１４の
表面に形成された回路は、中継用パッド電極１６Y1’か
ら矢印Ｙ方向に所定距離だけ隔てた位置に接続用パッド
電極１６Y0が設けてある。また、第１の半導体チップ２
６には、矢印Ｙ−Ｙ’方向に所定距離だけ隔てて配置さ
れた２つの中継用パッド電極３２Y1’と３２Y0’と、こ
れらの中継用パッド電極を電気的に接続する配線３６が
設けてある。さらに、図示しないが、回路基板１４の裏
面には、接続用パッド電極１６Y0に対応する位置にはん
だボールが設けられ、これら接続用パッド電極１６Y0と
はんだボールがスルーボール等の電気的接続により接続
されている。そして、接続用パッド電極１６Y0と中継用
パッド電極３２Y0’、また中継用パッド電極３２Y1’と
１６Y1’、さらに中継用パッド電極１６Y1’と第２の半
導体チップ３０のパッド電極３２Y1がボンディングワイ
ヤ３４で接続され、これによりパッド電極３２Y1が該パ
ッド電極３２ Y1から矢印Ｙ−Ｙ’方向にオフセットした
接続用パッド電極１６Y0に対して電気的に接続されてい
る。
【００３１】この半導体装置１０2によれば、上述した
実施の形態１と同様に、一方の半導体チップ２６のマス
クパターンと回路基板に回路を印刷するマスクパターン
を一部変更するだけ、他方の半導体チップ３０のマスク
パターンを変更することなく、中継用パッド電極等回路
基板１４上の中継パッド電極等を利用することで、半導
体チップ２６、３０の各パッド電極をマザー基板上の所
定の回路部分に正しく接続できる。また、回路基板１４
の表面に図１に示すような配線２０を設けるスペースが
無い場合でも、本実施の形態のように半導体チップ上に
中継用配線を設けることでボンディングワイヤの交叉を
解消できる。
【００３２】（３）実施の形態３ 図４は実施の形態にかかる半導体装置１０3の一部を示
す。この半導体装置１０3は、実施の形態２の変形例
で、半導体チップ３０のパッド電極３２Y1と半導体チッ
プ２６の中継用パッド電極３２Y1’、また半導体チップ
２６の中継用パッド電極３２Y0’と回路基板１４の接続
用パッド電極１６Y0を、それぞれボンディングワイヤ３
４で接続し、これによりパッド電極３２Y1を該パッド電
極３２Y1から矢印Ｙ−Ｙ’方向にオフセットした接続用
パッド電極１６Y0に、ボンディングワイヤを交叉するこ
となく接続できる。また、本実施の形態３によれば、第
２の半導体チップ２６に中継用パッド電極等を設けるだ
けで済み、回路基板１４や第２の半導体チップ３０のマ
スクパターンを変更する必要がない。さらに、実施の形
態２における中継用パッド電極１６Y1’と３２Y1’とを
結ぶボンディングワイヤが不要であるので、実施の形態
２よりもワイヤボンディングの工程が簡略化でき、また
それに伴うコストが低減できる。加えて、パッド電極３
２Y1と１６Y0とのボンディングワイヤが短くなる分、電
気抵抗が減り、該ワイヤを通じて流れる信号の遅延が無
くなって信号の立ち上がり及び立ち下がりが早くなる。
【００３３】（４）実施の形態４ 図５は実施の形態にかかる半導体装置１０4の一部を示
す。この半導体装置１０4は、半導体チップ３０におい
て矢印Ｙ−Ｙ’方向に伸びる縁部近傍に配置されたパッ
ド電極を、回路基板１４において矢印Ｘ−Ｘ’方向に伸
びる縁部近傍に配置されたパッド電極に接続した形態で
ある。具体的に、半導体チップ２６の矢印Ｙ−Ｙ’方向
に伸びる縁部３８近傍表面には、該縁部３８に隣接し且
つ半導体チップ３０のＹ−Ｙ’方向に伸びる縁部４０近
傍表面に設けたパッド電極３２Y1に対応して、中継用パ
ッド電極３２Y1’が設けてある。また、半導体チップ２
６の矢印Ｙ−Ｙ’方向に伸びる縁部４２近傍表面には、
該縁部４２に隣接し且つ回路基板１４のＹ−Ｙ’方向に
伸びる縁部４４近傍表面に設けたパッド電極１６X0に対
応して、中継用パッド電極３２X0’が設けてある。これ
ら中継用パッド電極３２Y1’と３２X0’は、半導体チッ
プ２６を製造する際の半導体形成プロセスで該半導体チ
ップ２６の内部又は外部に形成された接続用配線４６を
介して電気的に接続されている。さらに、回路基板１４
の裏面には、パッド電極１６X0に電気的に接続されたは
んだボール（図示せず）が設けてある。これらパッド電
極３２ Y1と中継用パッド電極３２Y1’、また中継用パッ
ド電極３２X0’とパッド電極１６X0をボンディングワイ
ヤ３４でそれぞれ接続し、これによりパッド電極３２Y1
が該パッド電極３２Y1からＸ−Ｘ’方向及びＹ−Ｙ’方
向にシフトしたパッド電極１６X0に電気的に接続されて
いる。
【００３４】この半導体装置１０4によれば、ワイヤボ
ンディングの配線可能範囲を超えて、矢印Ｘ−Ｘ’方向
及び矢印Ｙ−Ｙ’方向に離れた２つの電極間に配線を設
けることができる。したがって、マザー基板に対する半
導体装置の配線自由度が更に向上する。
【００３５】なお、本実施の形態では、半導体チップの
一辺近傍に配置されたパッド電極を回路基板の隣接辺に
配置されたパッド電極に接続したが、半導体チップ内の
配線は半導体形成プロセスで自由に配線できるので、上
記一辺の反対側にある回路基板の別の辺の近傍に配置さ
れたパッド電極に接続することも当然可能である。
【００３６】（５）実施の形態５ 図６は実施の形態５にかかる半導体装置１０5の一部を
示す。本実施形態の半導体装置１０5は、実施の形態１
の変形例であり、回路基板１４に設けた中継用パッド電
極１６Y1’と接続用パッド電極１６Y0とがボンディング
ワイヤ３４で接続されている。
【００３７】この半導体装置１０５によれば、実施の形
態１と同様に、半導体チップ２６、３０のマスクパター
ンを変更することなく、パッド電極３２Y1を該パッド電
極３２Y1から矢印Ｙ−Ｙ’方向に（また、更に別の中継
用パッド電極を設けることにより矢印Ｘ−Ｘ’方向に
も）シフトした回路基板上のパッド電極に接続すること
ができる。
【００３８】（６）実施の形態６ 図７は実施の形態６にかかる半導体装置１０6の一部を
示す。本実施形態の半導体装置１０6は、実施の形態２
の変形例であり、半導体チップ２６に中継用パッド電極
３２Ｙ01’を設け、半導体チップ３０のパッド電極３２
Y1と回路基板１４のパッド電極１６Y1’、また回路基板
１４のパッド電極１６Y1’と半導体チップ２６の中継用
パッド電極３２Ｙ01’、さらに半導体チップ２６の中継
用パッド電極３２Y01’と回路基板１４の接続用パッド
電極１６Ｙ0が、ボンディングワイヤ３４でそれぞれ接
続され、半導体チップ３０のパッド電極３２Y1と該パッ
ド電極３２Y1から矢印Ｙ−Ｙ’方向にオフセットした場
所にある回路基板１４の接続用パッド電極１６Y0とが電
気的に接続されている。
【００３９】この半導体装置１０６によれば、半導体チ
ップ３０のマスクパターンを変更することなく、該半導
体チップ３０のパッド電極３２Y1を離れた場所にある回
路基板１４上のパッド電極に対して、ボンディングワイ
ヤを交叉することなく、接続できる。
【００４０】（７）実施の形態７ 図８は実施の形態７にかかる半導体装置１０7の一部を
示す。本実施形態の半導体装置１０7において、回路基
板１４のパッド電極５０Y0に接続される半導体チップ３
０のパッド電極５２Y1は、半導体チップ３０の裏面５４
に設けてある。一方、この半導体チップ３０を支える他
方の半導体チップ２６の表面５６には、この表面５６上
に半導体チップ３０を載せたときにパッド電極５２Y1が
対向する場所に配線部分５８が設けてある。この配線部
分５８は該配線部分５８から矢印Ｘ’方向に所定距離移
動し、半導体チップ３０の載る領域の外側の領域に形成
された配線部分６０に接続され、さらに配線部分６０は
該配線部分６０から矢印Ｘ方向に伸びる配線部分６２を
介して中継パッド電極６４に接続されている。そして、
半導体チップ３０のパッド電極５２Y1は、半導体チップ
３０を半導体チップ２６上に載せる際にパッド電極５２
Y1と配線部分５８とではんだ６６を挟み、これにより配
線部分５８と電気的に接続される。なお、はんだ６６は
後に加熱溶融され、これにより半導体チップ２６と３０
がほぼ密着する。また、半導体チップ２６の配線部分６
４と配線基板１４のパッド電極５０Y0は、ボンディング
ワイヤ３４を介して電気的に接続される。
【００４１】この半導体装置１０7によれば、半導体チ
ップのパッド電極を、該パッド電極から矢印Ｘ−Ｘ’方
向及びＹ−Ｙ’方向に離れた場所に設けた回路基板のパ
ッド電極に対して、ボンディングワイヤを交叉すること
なく接続できる。また、半導体装置１０7によれば、上
部の半導体チップ３０が下部の半導体チップ２６の表面
の殆どを占有する場合でも、残りの限られた表面部分を
利用して、配線位置を矢印Ｘ−Ｘ’方向及びＹ−Ｙ’方
向にシフトできる。また、ワイヤボンディングの距離が
短くなり、ワイヤボンディングのコスト、時間を低減で
きる。
【００４２】なお、図８では、半導体チップ３０のパッ
ド電極は該半導体チップ３０の裏面に存在する一つのパ
ッド電極しか示していないが、半導体チップ３０のパッ
ド電極はすべて該半導体チップの裏面に設けてもよい。
この場合、半導体チップ３０の表面にパッド電極が存在
せず、そのために該表面のパッド電極と回路基板とをボ
ンディングワイヤで接続する必要がないので、高さの低
い小型の半導体装置を提供できる。ただし、パッド電極
５２Y1又は該パッド電極５２Y1を含む複数のパッド電極
だけを半導体チップの裏面に設け、残りのパッド電極は
半導体チップの表面に配置してもよい。
【００４３】また、本実施の形態では、半導体チップ２
６の電極とこれに対向する半導体チップ３０の電極をは
んだで接続しているが、両電極を接続できるものであれ
ばあらゆる電気的接続手段を利用できる。
【００４４】（８）実施の形態８ 図９は実施の形態８にかかる半導体装置１０8の一部を
示す。本実施形態の半導体装置１０8は、実施の形態７
の半導体装置の変形例であり、半導体チップ２６の表面
５６から、上述した電極部分６２と６４が除かれてい
る。一方、回路基板１４の表面には、パッド電極５０Y0
の他に、パッド電極５０Y0から矢印Ｙ’方向に所定距離
を隔てた場所に中継電極７０Y1’が形成され、これらパ
ッド電極５０Y0と中継電極７０Y1’が配線７２で電気的
に接続されている。そして、電極部分６０と中継電極７
０Y1’が、ボンディングワイヤ６８で電気的に接続され
ている。その他の構成は、実施の形態７の半導体装置１
０7と実質的に同一である。したがって、この半導体装
置１０8によれば、上述した実施の形態７の半導体装置
１０7と同一の作用効果が得られる。
【００４５】（９）実施の形態９ 図１０は実施の形態９にかかる半導体装置１０9の一部
を示す。本実施形態の半導体装置１０9は、実施の形態
８の半導体装置の変形例であり、回路基板１４のパッド
電極５０Y0と中継電極７０Y1’がボンディングワイヤ３
４で電気的に接続されている。その他の構成は、実施の
形態８の半導体装置と同一である。したがって、この半
導体装置１０8によれば、上述した実施の形態７の半導
体装置１０7と同一の作用効果が得られる。
【００４６】なお、以上の実施の形態では、回路基板は
矩形の板としたが、導電材料からなる板を所定の形に加
工した所謂リードフレームであってもよい。また、以上
の実施形態では、回路基板上に第１と第２の半導体チッ
プを積層した半導体装置を示したが、本発明にとって回
路基板上に設ける半導体チップの数は限定的なものでな
い。
【００４７】
【発明の効果】以上、本発明の半導体装置は、ワイヤボ
ンディングによって制限されることなく、またワイヤボ
ンディングの性能を超えて、半導体チップのパッド電極
を回路基板の任意の位置に配置された電気接続部に対し
て電気的に接続できる。
【００４８】また、本発明の半導体装置は、半導体チッ
プの回路配線を変更することなく、種々のマザー基板上
に実装できる。
【００４９】さらに、本発明の半導体装置は、ワイヤボ
ンでリングで接続可能な範囲を超えて、半導体チップと
回路基板とを電気的に接続できる。
【図面の簡単な説明】
【図１】 実施の形態１にかかる半導体装置の部分斜視
図。
【図２】 図１に示す半導体装置の側面図。
【図３】 実施の形態２にかかる半導体装置の部分斜視
図。
【図４】 実施の形態３にかかる半導体装置の部分斜視
図。
【図５】 実施の形態４にかかる半導体装置の部分斜視
図。
【図６】 実施の形態５にかかる半導体装置の部分斜視
図。
【図７】 実施の形態６にかかる半導体装置の部分斜視
図。
【図８】 実施の形態７にかかる半導体装置の部分斜視
図。
【図９】 実施の形態８にかかる半導体装置の部分斜視
図。
【図１０】 実施の形態９にかかる半導体装置の部分斜
視図。
【図１１】 従来の半導体装置にかかる積層型パッケー
ジ（Ｓ−ＣＳＰ）の側面図。
【図１２】 図１１に示す積層型パッケージの斜視図。
【符号の説明】
１０ 半導体装置、 １２ マザー基板、 １４ 回路
基板、 １６X1・３２ X1 パッド電極、 １６Y1’ 中
継用パッド電極、 ２０ 配線、 ２６ 第１の半導体
チップ、 ３０ 第２の半導体チップ、 ３４ ボンデ
ィングワイヤ。

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 マザー基板上に実装される半導体装置で
    あって、 上記マザー基板上に配置される回路基板と、上記回路基
    板上に配置された半導体チップとを有し、（ａ） 上記
    回路基板は、 上記半導体チップを支持する表面上に、パッド電極と、
    該パッド電極から離れた場所に設けた中継電極と、上記
    パッド電極と中継電極とを電気的に接続する配線とを有
    し、（ｂ） 上記半導体チップは上記回路基板のパッド
    電極に対応するパッド電極を有し、（ｃ） 上記回路基
    板のパッド電極と上記半導体チップのパッド電極とをボ
    ンディングワイヤで電気的に接続したことを特徴とする
    半導体装置。
  2. 【請求項２】 上記回路基板のパッド電極と中継電極と
    を接続する配線が、上記パッド電極及び中継電極と共に
    上記回路基板上に印刷された配線であることを特徴とす
    る請求項１に記載の半導体装置。
  3. 【請求項３】 上記回路基板のパッド電極と中継電極と
    を接続する配線がボンディングワイヤであることを特徴
    とする請求項１に記載の半導体装置。
  4. 【請求項４】 マザー基板上に配置される回路基板と、
    上記回路基板上に配置された半導体チップとを有する半
    導体装置において上記回路基板と半導体チップとを電気
    的に接続する配線方法であって、（ａ） 中継電極と、
    上記中継電極から離れた場所に設けたパッド電極と、上
    記中継電極と上記パッド電極とを電気的に接続する配線
    とを有する回路基板を準備し、（ｂ） 上記回路基板の
    中継電極と上記半導体チップに設けたパッド電極とをボ
    ンディングワイヤによって電気的に接続することを特徴
    とする配線方法。
  5. 【請求項５】 第１の半導体チップと該第１の半導体チ
    ップの上に配置された第２の半導体チップとを有し、第
    １の半導体チップ上に設けたパッド電極と第２の半導体
    チップ上に設けたパッド電極とを電気的に接続したこと
    を特徴とする半導体装置。
  6. 【請求項６】 上記第１の半導体チップのパッド電極と
    第２の半導体チップのパッド電極とをボンディングワイ
    ヤで接続したことを特徴とする請求項５に記載の半導体
    装置。
  7. 【請求項７】 上記第１の半導体チップのパッド電極は
    該第１の半導体チップの第２の半導体チップに対向する
    領域に配置され、上記第１の半導体チップのパッド電極
    は該第１の半導体チップの第２の半導体チップに対向す
    る領域に配置され、上記第１の半導体チップのパッド電
    極と第２の半導体チップのパッド電極とを導電部材を介
    して接続したことを特徴とする請求項５に記載の半導体
    装置。
  8. 【請求項８】 第１の半導体チップの上に第２の半導体
    チップを配置し、第１の半導体チップ上に設けたパッド
    電極と第２の半導体チップ上に設けたパッド電極とを電
    気的に接続することを特徴とする配線方法。
  9. 【請求項９】 上記第１の半導体チップのパッド電極と
    第２の半導体チップのパッド電極とをボンディングワイ
    ヤで接続することを特徴とする請求項８に記載の配線方
    法。
  10. 【請求項１０】 上記第１の半導体チップのパッド電極
    は該第１の半導体チップの第２の半導体チップに対向す
    る領域に配置され、上記第１の半導体チップのパッド電
    極は該第１の半導体チップの第２の半導体チップに対向
    する領域に配置され、上記第１の半導体チップのパッド
    電極と第２の半導体チップのパッド電極とを導電部材を
    介して接続することを特徴とする請求項８に記載の配線
    方法。
  11. 【請求項１１】 回路基板と、第１の半導体チップと、
    第２の半導体チップとを有し、上記回路基板上に上記第
    １の半導体チップを載せ、さらに該第１の半導体チップ
    上に上記第２の半導体チップを載せ、上記第１の半導体
    チップと上記第２の半導体チップをそれぞれ上記回路基
    板に電気的に接続し、上記回路基板を介してマザー基板
    上に実装される半導体装置において、（ａ） 上記回路
    基板はパッド電極を有し、（ｂ） 上記第１の半導体チ
    ップは２つの中継用パッド電極と、上記２つの中継用パ
    ッド電極を電気的に接続する配線とを有し、（ｃ） 上
    記第２の半導体チップはパッド電極を有し、（ｄ） 上
    記第１の半導体チップの一方の中継用パッド電極と上記
    回路基板のパッド電極を電気的に接続し、（ｅ） 上記
    第１の半導体チップの他方の中継用パッドと第２の半導
    体チップのパッド電極とを電気的に接続したことを特徴
    とする半導体装置。
  12. 【請求項１２】 上記第１の半導体チップの一方の中継
    用パッド電極と上記回路基板のパッド電極との接続、又
    は上記第１の半導体チップの他方の中継用パッド電極と
    上記第２の半導体チップのパッド電極との接続、の少な
    くともいずれか一方をボンディングワイヤで行ったこと
    を特徴とする請求項１１に記載の半導体装置。
  13. 【請求項１３】 回路基板と、第１の半導体チップと、
    第２の半導体チップとを有し、上記回路基板上に上記第
    １の半導体チップを載せ、さらに該第１の半導体チップ
    上に上記第２の半導体チップを載せ、上記第１の半導体
    チップと上記第２の半導体チップをそれぞれ上記回路基
    板に電気的に接続し、上記回路基板を介してマザー基板
    上に実装される半導体装置において、（ａ） 上記回路
    基板は２つのパッド電極を有し、（ｂ） 上記第１の半
    導体チップは、２つの中継用パッド電極と、上記２つの
    中継用パッド電極を電気的に接続する配線を有し、
    （ｃ） 上記第２の半導体チップはパッド電極を有し、
    （ｄ） 上記回路基板の一方のパッド電極と上記第１の
    半導体チップの一方の中継用パッド電極とを接続し、上
    記回路基板の他方のパッド電極と上記第１の半導体チッ
    プの他方の中継用パッド電極とを接続し、上記回路基板
    の他方のパッド電極と上記第２の半導体チップのパッド
    電極とを接続したことを特徴とする半導体装置。
  14. 【請求項１４】 上記回路基板の一方のパッド電極と上
    記第１の半導体チップの一方の中継用パッド電極との接
    続、上記回路基板の他方のパッド電極と上記第１の半導
    体チップの他方の中継用パッド電極との接続、又は上記
    回路基板の他方のパッド電極と上記第２の半導体チップ
    のパッド電極の接続、の少なくともいずれか一つがボン
    ディングワイヤで行われていることを特徴とする請求項
    １３の半導体装置。
  15. 【請求項１５】 回路基板と、第１の半導体チップと、
    第２の半導体チップとを有し、上記回路基板上に上記第
    １の半導体チップを載せ、さらに該第１の半導体チップ
    上に上記第２の半導体チップを載せ、上記第１の半導体
    チップと上記第２の半導体チップをそれぞれ上記回路基
    板に電気的に接続し、上記回路基板を介してマザー基板
    上に実装される半導体装置において、（ａ） 上記回路
    基板はパッド電極を有し、（ｂ） 上記第１の半導体チ
    ップは、２つの中継用パッド電極と、上記２つの中継用
    パッド電極を電気的に接続する配線とを有し、（ｃ）
    上記第２の半導体チップはパッド電極を有し、（ｄ）
    上記回路基板のパッド電極と上記第１の半導体チップの
    一方の中継用パッド電極とを接続し、上記第１の半導体
    チップの他方の中継用パッド電極と上記第２の半導体チ
    ップのパッド電極とを接続したことを特徴とする半導体
    装置。
  16. 【請求項１６】 上記回路基板のパッド電極と上記第１
    の半導体チップの一方の中継用パッド電極との接続、又
    は上記第１の半導体チップの他方の中継用パッド電極と
    上記第２の半導体チップのパッド電極との接続、の少な
    くともいずれか一つがボンディングワイヤで行われてい
    ることを特徴とする請求項１５の半導体装置。
  17. 【請求項１７】 回路基板と、第１の半導体チップと、
    第２の半導体チップとを有し、上記回路基板上に上記第
    １の半導体チップを載せ、さらに該第１の半導体チップ
    上に上記第２の半導体チップを載せ、上記第１の半導体
    チップと上記第２の半導体チップをそれぞれ上記回路基
    板に電気的に接続し、上記回路基板を介してマザー基板
    上に実装される半導体装置において、（ａ） 上記回路
    基板は２つのパッド電極を有し、（ｂ） 上記第１の半
    導体チップは中継用パッド電極を有し、（ｃ） 上記第
    ２の半導体チップはパッド電極を有し、（ｄ） 上記回
    路基板の一方のパッド電極と上記第１の半導体チップの
    中継用パッド電極とを接続し、上記第１の半導体チップ
    の中継用パッド電極と上記回路基板の他方のパッド電極
    を接続し、上記回路基板の他方のパッド電極と上記第２
    の半導体チップのパッド電極とを接続したことを特徴と
    する半導体装置。
JP2000007923A 2000-01-17 2000-01-17 半導体装置及びその配線方法 Pending JP2001196529A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000007923A JP2001196529A (ja) 2000-01-17 2000-01-17 半導体装置及びその配線方法
US09/654,875 US7071574B1 (en) 2000-01-17 2000-09-05 Semiconductor device and its wiring method
KR10-2000-0059073A KR100386995B1 (ko) 2000-01-17 2000-10-07 반도체 장치 및 그 배선 방법
TW089121084A TW462097B (en) 2000-01-17 2000-10-09 Semiconductor device and its wiring method
US11/402,944 US7288837B2 (en) 2000-01-17 2006-04-13 Semiconductor device and its writing method
US11/902,827 US20080023848A1 (en) 2000-01-17 2007-09-26 Semiconductor device and its wiring method
US11/902,826 US7547963B2 (en) 2000-01-17 2007-09-26 Semiconductor device and its wiring method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000007923A JP2001196529A (ja) 2000-01-17 2000-01-17 半導体装置及びその配線方法

Publications (2)

Publication Number Publication Date
JP2001196529A true JP2001196529A (ja) 2001-07-19
JP2001196529A5 JP2001196529A5 (ja) 2007-03-01

Family

ID=18536276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000007923A Pending JP2001196529A (ja) 2000-01-17 2000-01-17 半導体装置及びその配線方法

Country Status (4)

Country Link
US (4) US7071574B1 (ja)
JP (1) JP2001196529A (ja)
KR (1) KR100386995B1 (ja)
TW (1) TW462097B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1247706A2 (en) 2001-04-02 2002-10-09 Honda Giken Kogyo Kabushiki Kaisha Anti-theft device installation structure for motorcycle
US7115977B2 (en) 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
US7132752B2 (en) 2003-10-31 2006-11-07 Oki Electric Industry Co., Ltd. Semiconductor chip and semiconductor device including lamination of semiconductor chips
WO2007146307A3 (en) * 2006-06-15 2008-03-06 Marvell World Trade Ltd Stack die packages
US7420206B2 (en) 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2008288450A (ja) * 2007-05-18 2008-11-27 Renesas Technology Corp 半導体装置
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置
US7576431B2 (en) 2003-12-25 2009-08-18 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
US7723835B2 (en) 2003-10-20 2010-05-25 Genusion, Inc. Semiconductor device package structure
JP2010118395A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
WO2014017514A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 複合電子部品及びそれを備える電子装置
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
JP2006032871A (ja) * 2004-07-22 2006-02-02 Toshiba Corp 半導体装置
US20060202317A1 (en) * 2005-03-14 2006-09-14 Farid Barakat Method for MCP packaging for balanced performance
TWI352416B (en) * 2006-09-12 2011-11-11 Chipmos Technologies Inc Stacked chip package structure with unbalanced lea
US7750450B2 (en) * 2006-12-20 2010-07-06 Intel Corporation Stacked die package with stud spacers
KR20100117977A (ko) 2009-04-27 2010-11-04 삼성전자주식회사 반도체 패키지
US20110084374A1 (en) * 2009-10-08 2011-04-14 Jen-Chung Chen Semiconductor package with sectioned bonding wire scheme
US8536716B1 (en) * 2009-12-31 2013-09-17 Micron Technology, Inc. Supply voltage or ground connections for integrated circuit device
US8531849B1 (en) 2010-03-31 2013-09-10 Micron Technology, Inc. Supply voltage or ground connections including bond pad interconnects for integrated circuit device
KR20120024099A (ko) * 2010-09-06 2012-03-14 삼성전자주식회사 멀티-칩 패키지 및 그의 제조 방법
US20120133381A1 (en) * 2010-11-30 2012-05-31 Electro Scientific Industries, Inc. Stackable semiconductor chip with edge features and methods of fabricating and processing same
KR20130019290A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 유니버설 인쇄 회로 기판 및 그것을 포함하는 메모리 카드
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
JP2015002308A (ja) * 2013-06-18 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
KR102108325B1 (ko) * 2013-10-14 2020-05-08 삼성전자주식회사 반도체 패키지
WO2016046339A1 (en) * 2014-09-24 2016-03-31 Koninklijke Philips N.V. Printed circuit board and printed circuit board arrangement

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103322A (en) 1980-12-18 1982-06-26 Nec Corp Sealing case for semiconductor device
JP2809945B2 (ja) * 1992-11-05 1998-10-15 株式会社東芝 半導体装置
US5528083A (en) * 1994-10-04 1996-06-18 Sun Microsystems, Inc. Thin film chip capacitor for electrical noise reduction in integrated circuits
US5665996A (en) * 1994-12-30 1997-09-09 Siliconix Incorporated Vertical power mosfet having thick metal layer to reduce distributed resistance
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
KR100438256B1 (ko) * 1995-12-18 2004-08-25 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
JPH09186289A (ja) 1995-12-28 1997-07-15 Lucent Technol Inc 多層積層化集積回路チップ組立体
US5696031A (en) * 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH1070153A (ja) * 1996-08-26 1998-03-10 Hitachi Ltd 電子部品の接続方法
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
KR100522223B1 (ko) * 1997-01-24 2005-12-21 로무 가부시키가이샤 반도체장치및그제조방법
US6271598B1 (en) * 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
US5898223A (en) 1997-10-08 1999-04-27 Lucent Technologies Inc. Chip-on-chip IC packages
JP3481444B2 (ja) * 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6376914B2 (en) * 1999-12-09 2002-04-23 Atmel Corporation Dual-die integrated circuit package
JP2001196529A (ja) * 2000-01-17 2001-07-19 Mitsubishi Electric Corp 半導体装置及びその配線方法
US6252305B1 (en) * 2000-02-29 2001-06-26 Advanced Semiconductor Engineering, Inc. Multichip module having a stacked chip arrangement
JP4454181B2 (ja) * 2001-05-15 2010-04-21 富士通マイクロエレクトロニクス株式会社 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115977B2 (en) 2000-09-28 2006-10-03 Oki Electric Industry Co., Ltd. Multi-chip package type semiconductor device
US8053278B2 (en) 2000-09-28 2011-11-08 Oki Semiconductor Co., Ltd. Multi-chip package type semiconductor device
EP1247706A2 (en) 2001-04-02 2002-10-09 Honda Giken Kogyo Kabushiki Kaisha Anti-theft device installation structure for motorcycle
EP1434264A3 (en) * 2002-12-27 2017-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method using the transfer technique
US7723835B2 (en) 2003-10-20 2010-05-25 Genusion, Inc. Semiconductor device package structure
US7514796B2 (en) 2003-10-31 2009-04-07 Oki Semiconductor Co., Ltd. Semiconductor chip capable of being laminated and a semiconductor device including the lamination of a plurality of semiconductor chips
US7132752B2 (en) 2003-10-31 2006-11-07 Oki Electric Industry Co., Ltd. Semiconductor chip and semiconductor device including lamination of semiconductor chips
US7868470B2 (en) 2003-12-25 2011-01-11 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
US7576431B2 (en) 2003-12-25 2009-08-18 Oki Semiconductor Co., Ltd. Semiconductor chip package and multichip package
US7825521B2 (en) 2006-06-15 2010-11-02 Marvell World Trade Ltd. Stack die packages
WO2007146307A3 (en) * 2006-06-15 2008-03-06 Marvell World Trade Ltd Stack die packages
US8044498B2 (en) 2006-07-12 2011-10-25 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
US7420206B2 (en) 2006-07-12 2008-09-02 Genusion Inc. Interposer, semiconductor chip mounted sub-board, and semiconductor package
JP2008288450A (ja) * 2007-05-18 2008-11-27 Renesas Technology Corp 半導体装置
WO2008146426A1 (ja) * 2007-06-01 2008-12-04 Panasonic Corporation 半導体装置
JP2010118395A (ja) * 2008-11-11 2010-05-27 Seiko Epson Corp 半導体装置及び半導体装置の製造方法
US8274142B2 (en) 2008-11-11 2012-09-25 Seiko Epson Corporation Semiconductor device having stacked multiple substrates and method for producing same
WO2014017514A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 複合電子部品及びそれを備える電子装置
JP5472557B1 (ja) * 2012-07-26 2014-04-16 株式会社村田製作所 複合電子部品及びそれを備える電子装置

Also Published As

Publication number Publication date
US20080023848A1 (en) 2008-01-31
KR20010076213A (ko) 2001-08-11
US7547963B2 (en) 2009-06-16
US7288837B2 (en) 2007-10-30
US7071574B1 (en) 2006-07-04
US20060186526A1 (en) 2006-08-24
TW462097B (en) 2001-11-01
US20080023847A1 (en) 2008-01-31
KR100386995B1 (ko) 2003-06-12

Similar Documents

Publication Publication Date Title
JP2001196529A (ja) 半導体装置及びその配線方法
TW515078B (en) Semiconductor device and method of manufacture thereof, circuit board, and electronic machine
JP4674113B2 (ja) 半導体装置及びその製造方法
KR20040025631A (ko) 반도체 장치 및 그 제조 방법
JP2002110898A (ja) 半導体装置
JP2001015628A (ja) 半導体装置及び半導体装置用基板
JP2005064479A (ja) 回路モジュール
JP2006196709A (ja) 半導体装置およびその製造方法
JPH05198732A (ja) 集積回路モジュールの機能を変更する方法および装置
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2004247464A (ja) 半導体装置及びその製造方法
CN100407420C (zh) 半导体装置及其制造方法、电路基板以及电子设备
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR19980025890A (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2000183275A (ja) 半導体装置
JP3728317B2 (ja) 半導体装置とその製造方法
JP3737093B2 (ja) 半導体装置
CN1998078A (zh) 集成电路芯片的单排焊垫结构
JP2004031432A (ja) 半導体装置
JP4207933B2 (ja) 半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JPH0982752A (ja) 半導体装置
JP2006245396A (ja) 半導体装置及びその製造方法
JPH10214934A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091027