JP4100070B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4100070B2 JP4100070B2 JP2002196731A JP2002196731A JP4100070B2 JP 4100070 B2 JP4100070 B2 JP 4100070B2 JP 2002196731 A JP2002196731 A JP 2002196731A JP 2002196731 A JP2002196731 A JP 2002196731A JP 4100070 B2 JP4100070 B2 JP 4100070B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- epitaxial layer
- silicon carbide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 99
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 99
- 230000003647 oxidation Effects 0.000 claims description 66
- 238000007254 oxidation reaction Methods 0.000 claims description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 47
- 229910052710 silicon Inorganic materials 0.000 claims description 47
- 239000010703 silicon Substances 0.000 claims description 47
- 230000002401 inhibitory effect Effects 0.000 claims description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 26
- 229910004298 SiO 2 Inorganic materials 0.000 description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 238000006388 chemical passivation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＳｉＣ（炭化ケイ素）半導体を用いたＭＯＳ（Metal Oxide Semiconducter）構造を有する半導体装置を製造する技術に関するものである。
【０００２】
【従来の技術】
ＳｉＣ半導体は、バンドギャップが広いため、耐熱性に優れており、高温での使用に適している。また、動作時のオン抵抗も低いため、小さいサイズでも大電流を流すことができ、小型化に適している。
【０００３】
従来において、このようなＳｉＣ半導体を用いてＭＯＳ構造を有する半導体装置を製造する場合、例えば、特公平５−５１８２号，特開平８−５１１１０号公報などに記載された既提案例においては、ＳｉＣ層上に、薄いＳｉ（ケイ素）層を形成し、そのＳｉ層を熱酸化して、ＳｉＯ2（酸化ケイ素）層を形成し、その上に金属電極を形成することにより、ＭＯＳ構造を実現していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような既提案例においては、Ｓｉ層が熱酸化されて、全てＳｉＯ2に置き換わってしまうため、ＳｉＣ層のすぐ上にはＳｉＯ2層が配置され、ＳｉＣ層とＳｉＯ2層とが接触することになる。ＳｉＣ層とＳｉＯ2層との界面は、一般に、界面準位密度が高くなる傾向にあり、例えば、Ｓｉ層とＳｉＯ2層との界面に比較して、約１桁高いことが知られている。
【０００５】
このように、既提案例においては、ＳｉＣ層とＳｉＯ2層との界面における界面準位密度が高いため、チャネル移動度が小さくなる、オン抵抗が高くなる、絶縁耐圧が低くなるなどの問題が発生していた。
【０００６】
従って、本発明の目的は、上記した従来技術の問題点を解決し、酸化膜との界面における界面準位密度を低くし得る半導体装置を製造する技術を提供することにある。
【０００７】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の第１の製造方法は、半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、ケイ素エピタキシャル層を形成する工程と、
（ｃ）前記ケイ素エピタキシャル層の上層部を酸化する工程と、
を備えることを要旨とする。
【０００８】
本発明の製造方法によれば、ケイ素エピタキシャル層を酸化する際に、ケイ素エピタキシャル層を全て酸化するのではなく、その上層部を酸化しているので、酸化により形成される酸化膜（酸化ケイ素層）は、炭化ケイ素層に接触するのではなく、ケイ素エピタキシャル層と接触することになり、ケイ素層と酸化ケイ素層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【０００９】
本発明の第１の製造方法において、前記工程（ｃ）では、前記ケイ素エピタキシャル層を１００ｎｍ以下残すように酸化することが好ましい。
【００１０】
このように、ケイ素エピタキシャル層を非常に薄く残すことにより、酸化膜である酸化ケイ素層との界面ではケイ素層で接触するものの、半導体装置全体におけるケイ素層の影響を極力抑えることができる。
【００１１】
本発明の第２の製造方法は、半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、第１のケイ素エピタキシャル層を形成する工程と、
（ｃ）前記第１のケイ素エピタキシャル層上に、炭化ケイ素をエピタキシャル成長させて、炭化ケイ素酸化抑止層を形成する工程と、
（ｄ）前記炭化ケイ素酸化抑止層上に、ケイ素をエピタキシャル成長させて、第２のケイ素エピタキシャル層を形成する工程と、
（ｅ）前記第２のケイ素エピタキシャル層を酸化すると共に、前記炭化ケイ素酸化抑止層の一部または全部を酸化する工程と、
を備えることを要旨とする。
【００１２】
本発明の製造方法によれば、第１のケイ素エピタキシャル層と第２のケイ素エピタキシャル層との間に炭化ケイ素酸化抑止層を設け、酸化の際には、第２のケイ素エピタキシャル層を酸化させると共に、炭化ケイ素酸化抑止層の一部または全部を酸化させることにより、炭化ケイ素酸化抑止層の下の第１のＳｉエピタキシャル層を残すことができる。その結果、酸化により形成される酸化膜（酸化ケイ素層）は、炭化ケイ素層に接触するのではなく、第１のケイ素エピタキシャル層と接触することになり、ケイ素層と酸化ケイ素層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００１３】
本発明の第２の製造方法において、前記工程（ｅ）は、酸化時間を調整して、前記第２のケイ素エピタキシャル層を酸化させた後、炭化ケイ素酸化抑止層中において酸化を停止させる工程を含むようにしてもよい。
【００１４】
炭化ケイ素の酸化速度は、ケイ素の酸化速度に比較して、約１桁以上遅いため、第２のケイ素エピタキシャル層では酸化は急速に進むものの、炭化ケイ素酸化抑止層に入ると、酸化はゆっくり進むことになる。従って、酸化時間を適切に調整することにより、第２のケイ素エピタキシャル層を全て酸化させた後、炭化ケイ素酸化抑止層中において、容易に酸化を停止させることができ、酸化箇所を制御することができるので、第１のケイ素エピタキシャル層を残すことができる。
【００１５】
本発明の第２の製造方法において、前記工程（ｂ）では、前記第１のケイ素エピタキシャル層を膜厚１００ｎｍ以下で形成することが好ましい。
【００１６】
このように、第１のケイ素エピタキシャル層を非常に薄く形成することにより、酸化膜である酸化ケイ素層との界面ではケイ素層で接触するものの、半導体装置全体におけるケイ素層の影響を極力抑えることができる。
【００１７】
本発明の第２の製造方法において、前記工程（ｃ）では、前記炭化ケイ素酸化抑止層を膜厚１０ｎｍ以下で形成することが好ましい。
【００１８】
このように、炭化ケイ素酸化抑止層を非常に薄く形成することにより、炭化ケイ素酸化抑止層中における炭素の量を削減することができる。
【００１９】
本発明の第２の製造方法において、前記工程（ｅ）は、前記炭化ケイ素酸化抑止層中に存在する炭素を拡散または蒸発させる工程を含むことが好ましい。
【００２０】
このような工程を含むことにより、最終的に、炭化ケイ素酸化抑止に残留する炭素の量を少なくすることができ、炭素による影響を排除することができる。
【００２１】
なお、本発明は、上記した製造方法などの方法発明の態様に限ることなく、半導体装置などの装置発明としての態様で実現することも可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１の実施例：
Ｂ．第２の実施例：
Ｃ．具体例：
【００２３】
Ａ．第１の実施例：
図１は本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ半導体を用いたＭＯＳ構造の半導体装置である。
【００２４】
まず、処理炉内に膜厚数百μｍのｎ+型のＳｉＣウェハ１０２を用意し、ＣＶＤ（Chemical Vapor Deposition）により、ＳｉＨ4（シラン），Ｃ3Ｈ8（プロパン），Ｎ2（窒素）の混合ガスを用いて、１４００〜２０００℃で、ＳｉＣウェハ１０２の表面に、ｎ-型のＳｉＣをエピタキシャル成長させて、ｎ-型のＳｉＣエピタキシャル層１０４を膜厚数〜数十μｍ形成する（図１（ａ））。
【００２５】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、先ほどより低い温度の１０５０〜１２５０℃で、ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６を膜厚数十〜数百ｎｍ形成する（図１（ｂ））。
【００２６】
なお、混合ガスとして、Ｎ2（窒素）の代わりに、ＰＨ3（フォスフィン）やＡｓＨ3（アルシン）を用いても良い。また、先ほどと同じ処理炉内で行う代わりに、大気への開放なくＡｒ（アルゴン）雰囲気中または真空中で処理後のＳｉＣウェハ１０２を搬送して異なる処理炉に移して、その処理炉内で行うようにしてもよい。
【００２７】
次に、処理後のＳｉＣウェハ１０２を酸化炉に移し、酸素雰囲気中において、１０００〜１２５０℃で、Ｓｉエピタキシャル層１０６を１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を熱酸化して、ＳｉＯ2膜１０８を形成する（図１（ｃ））。
【００２８】
なお、酸素雰囲気には、水蒸気が含まれていてもよい。
【００２９】
以上により、ＳｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分が完成する。この後、例えば、ＳｉＯ2層１０８の上に、Ａｌ（アルミニウム）などの金属（Metal）やポリＳｉ（ポリシリコン）を蒸着することにより、ＭＯＳ構造の半導体装置を得ることが可能となる。
【００３０】
以上説明したように、本実施例によれば、Ｓｉエピタキシャル層１０６を熱酸化してＳｉＯ2層１０８を形成する際に、Ｓｉエピタキシャル層１０６を全て酸化するのではなく、１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を酸化しているので、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００３１】
以上説明したように、本実施例によれば、Ｓｉエピタキシャル層１０６を熱酸化してＳｉＯ2層１０８を形成する際に、Ｓｉエピタキシャル層１０６を全て酸化するのではなく、１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を酸化しているので、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００３２】
Ｂ．第２の実施例：
図２は本発明の第２の実施例としての半導体装置の基本構成部分を製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ半導体を用いたＭＯＳ構造の半導体装置である。
【００３３】
まず、処理炉内に膜厚数百μｍのｎ+型のＳｉＣウェハ２０２を用意し、ＣＶＤにより、ＳｉＨ4，Ｃ3Ｈ8，Ｎ2の混合ガスを用いて、１４００〜２０００℃で、ＳｉＣウェハ２０２の表面に、ｎ-型のＳｉＣをエピタキシャル成長させて、ｎ-型のＳｉＣエピタキシャル層２０４を膜厚数〜数十μｍ形成する（図２（ａ））。
【００３４】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、先ほどより温度が低い１０５０〜１２５０℃で、ＳｉＣエピタキシャル層２０４の上に、Ｓｉをエピタキシャル成長させて、第１Ｓｉエピタキシャル層２０６を膜厚１００ｎｍ以下で形成する（図２（ｂ））。
【００３５】
なお、混合ガスとして、Ｎ2（窒素）の代わりに、ＰＨ3（フォスフィン）やＡｓＨ3（アルシン）を用いたり、同じ処理炉内で行う代わりに、大気への開放なくＡｒ（アルゴン）雰囲気中または真空中で処理後のＳｉＣウェハ１０２を搬送して異なる処理炉に移して、その処理炉内で行ったりしてもよいことは、第１の実施例と同様である。
【００３６】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｃ3Ｈ8，Ｎ2の混合ガスを用いて、先ほどと同じ温度（１０５０〜１２５０℃）で、第１Ｓｉエピタキシャル層２０６の上に、ＳｉＣをエピタキシャル成長させて、ＳｉＣ酸化抑止層２０８を膜厚１０ｎｍ以下で形成する（図２（ｃ））。
【００３７】
なお、第１Ｓｉエピタキシャル層２０６の形成時と同じ温度で行う代わりに、第１Ｓｉエピタキシャル層２０６が溶融もしくは蒸発にて消失もしくは面割れしない異なる温度で行うようにしてもよい。
【００３８】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、１０５０〜１２５０℃で、ＳｉＣ酸化抑止層２０８の上に、Ｓｉをエピタキシャル成長させて、第２Ｓｉエピタキシャル層２１０を形成する（図２（ｄ））。
【００３９】
なお、形成する膜厚は、要求される半導体装置の特性に合わせて適宜設定する。
【００４０】
次に、処理後のＳｉＣウェハ１０２を酸化炉に移し、酸素雰囲気中において、比較的低い１０００〜１２００℃で、第２Ｓｉエピタキシャル層２１０，ＳｉＣ酸化抑止層２０８を熱酸化して、ＳｉＯ2膜２１２を形成する（図２（ｅ））。
【００４１】
このとき、ＳｉＣの酸化速度は、Ｓｉの酸化速度に比較して、約１桁以上遅いため、第２Ｓｉエピタキシャル層２１０では、酸化は急速に進むが、ＳｉＣ酸化抑止層２０８に入ると、酸化はゆっくり進むことになる。従って、酸化時間を適切に調整することにより、第２Ｓｉエピタキシャル層２１０を全て酸化させた後、ＳｉＣ酸化抑止層２０８中において、容易に酸化を停止させることができる。
【００４２】
このようにして、酸化箇所を制御することにより、非常に膜厚の薄い（膜厚１００ｎｍ以下、好ましくは、１〜５ｎｍ）第１Ｓｉエピタキシャル層２０６を残すことができる。
【００４３】
ところで、ＳｉＣ酸化抑止層２０８には、Ｃ（炭素）が存在するが、ＳｉＣ酸化抑止層２０８を形成する際に、その膜厚を薄くして、全体的なＣの量を削減することにより、最終的に、ＳｉＣ酸化抑止層２０８に残留するＣの量を少なくすることができる。或いは、熱酸化を行った後に、Ｈ2（水素）雰囲気中で熱処理したり、熱酸化を行う際に、短時間（例えば、数分間）だけ処理温度（酸化温度）を１２００〜１３００℃に上げたりして、ＳｉＣ酸化抑止層２０８中に存在するＣを拡散・蒸発させることにより、最終的に、ＳｉＣ酸化抑止層２０８に残留するＣの量を少なくすることができる。また、処理温度（酸化温度）を低下した状態で処理時間を延長したり、或いは、水蒸気雰囲気中で酸化処理を行ったりすることによっても、ＳｉＣ酸化抑止層２０８中に存在するＣを拡散・蒸発させることができる。
【００４４】
以上により、ＳｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分が完成する。この後、例えば、ＳｉＯ2層１０８の上に、Ａｌ（アルミニウム）などの金属（Metal）やポリＳｉ（ポリシリコン）を蒸着することにより、ＭＯＳ構造の半導体装置を得ることが可能となる。
【００４５】
以上説明したように、本実施例によれば、第１Ｓｉエピタキシャル層２０６と第２Ｓｉエピタキシャル層２１０との間にＳｉＣ酸化抑止層２０８を設け、酸化の際には、第２Ｓｉエピタキシャル層２１０を全て酸化させた後に、ＳｉＣ酸化抑止層２０８中で酸化を停止させることにより、ＳｉＣ酸化抑止層２０８の下の膜厚の薄い（膜厚１００ｎｍ以下、好ましくは、１〜５ｎｍ）第１Ｓｉエピタキシャル層２０６を残すことができる。従って、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００４６】
Ｃ．具体例：
次に、第１または第２の実施例において得られた半導体装置の基本構成部分を利用して、例えば、縦型ＭＯＳＦＥＴを製造する方法について説明する。なお、製造方法は、第１の実施例の基本構成部分を用いる場合も、第２の実施例の基本構成部分を用いる場合も同じであるので、代表して、第１の実施例の基本構成部分を用いる場合を例として説明する。
【００４７】
図３は第１の実施例の基本構成部分を用いて縦型ＭＯＳＦＥＴを製造する課程を模式的に示した断面図である。
【００４８】
まず、第１の実施例において得られたｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分を用意し（図３（ａ））、そこにイオン注入により、ｐ型領域１１０には、Ｂ（ホウ素），Ａｌなどを、ｎ型領域１１２には、Ｎ（窒素），Ａｓ（ヒ素）またはＰ（リン）を、それぞれ注入して、その後、活性化アニールを行う（図３（ｂ））。
【００４９】
次に、ドレイン電極及びソース電極を形成したい領域を開口したマスクをフォトリソグラフにより形成し、そのマスクを用いて、ＲＩＥ（Reactive Ion Etching）などのドライエッチングを行って、上記領域におけるＳｉＯ2膜を除去し、ＳｉＣを露出させる。
【００５０】
次に、上記領域に、Ｎｉ（ニッケル）もしくはＡｌを蒸着するか、または、Ｔｉ（チタン）及びＮｉを多層膜にて蒸着して、ドレイン電極１１４及びソース電極１１６を形成し、その後、加熱処理によりオーミック接合を形成する。
【００５１】
次に、ゲート電極を形成したい領域に、ＡｌやポリＳｉなどをスパッタ蒸着するか、ＣＶＤによりポリＳｉを形成することにより、ゲート電極１１８を形成し、フォトリソグラフにより形成したマスクを用いて、ＲＩＥなどのドライエッチングを行って、トランジスタ構造を形成する（図３（ｃ））。
【００５２】
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【００５３】
上記した第２の実施例においては、第２Ｓｉエピタキシャル層２１０を全て酸化させた後、ＳｉＣ酸化抑止層２０８中において酸化を停止させるようにしていたが、ＳｉＣ酸化抑止層２０８を全て酸化させるようにしてもよいし、その下の第１Ｓｉエピタキシャル層２０６が比較的膜厚が厚く形成されている場合には、第１Ｓｉエピタキシャル層２０６の上層部まで酸化させるようにしてもよい。最終的に、少なくとも、第１Ｓｉエピタキシャル層２０６が残っていればよい。
【図面の簡単な説明】
【図１】本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図２】本発明の第２の実施例としての半導体装置の基本構成部分を製造手順を模式的に示した断面図である。
【図３】第１の実施例の基本構成部分を用いて縦型ＭＯＳＦＥＴを製造する課程を模式的に示した断面図である。
【符号の説明】
１０２…ＳｉＣウェハ
１０４…ＳｉＣエピタキシャル層
１０６…Ｓｉエピタキシャル層
１１０…ｐ型領域
１１２…ｎ型領域
１１４…ドレイン電極
１１６…ソース電極
１１８…ゲート電極
２０２…ＳｉＣウェハ
２０４…ＳｉＣエピタキシャル層
２０６…第１Ｓｉエピタキシャル層
２０８…ＳｉＣ酸化抑止層
２１０…第２Ｓｉエピタキシャル層
【発明の属する技術分野】
本発明は、ＳｉＣ（炭化ケイ素）半導体を用いたＭＯＳ（Metal Oxide Semiconducter）構造を有する半導体装置を製造する技術に関するものである。
【０００２】
【従来の技術】
ＳｉＣ半導体は、バンドギャップが広いため、耐熱性に優れており、高温での使用に適している。また、動作時のオン抵抗も低いため、小さいサイズでも大電流を流すことができ、小型化に適している。
【０００３】
従来において、このようなＳｉＣ半導体を用いてＭＯＳ構造を有する半導体装置を製造する場合、例えば、特公平５−５１８２号，特開平８−５１１１０号公報などに記載された既提案例においては、ＳｉＣ層上に、薄いＳｉ（ケイ素）層を形成し、そのＳｉ層を熱酸化して、ＳｉＯ2（酸化ケイ素）層を形成し、その上に金属電極を形成することにより、ＭＯＳ構造を実現していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような既提案例においては、Ｓｉ層が熱酸化されて、全てＳｉＯ2に置き換わってしまうため、ＳｉＣ層のすぐ上にはＳｉＯ2層が配置され、ＳｉＣ層とＳｉＯ2層とが接触することになる。ＳｉＣ層とＳｉＯ2層との界面は、一般に、界面準位密度が高くなる傾向にあり、例えば、Ｓｉ層とＳｉＯ2層との界面に比較して、約１桁高いことが知られている。
【０００５】
このように、既提案例においては、ＳｉＣ層とＳｉＯ2層との界面における界面準位密度が高いため、チャネル移動度が小さくなる、オン抵抗が高くなる、絶縁耐圧が低くなるなどの問題が発生していた。
【０００６】
従って、本発明の目的は、上記した従来技術の問題点を解決し、酸化膜との界面における界面準位密度を低くし得る半導体装置を製造する技術を提供することにある。
【０００７】
【課題を解決するための手段およびその作用・効果】
上記した目的の少なくとも一部を達成するために、本発明の第１の製造方法は、半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、ケイ素エピタキシャル層を形成する工程と、
（ｃ）前記ケイ素エピタキシャル層の上層部を酸化する工程と、
を備えることを要旨とする。
【０００８】
本発明の製造方法によれば、ケイ素エピタキシャル層を酸化する際に、ケイ素エピタキシャル層を全て酸化するのではなく、その上層部を酸化しているので、酸化により形成される酸化膜（酸化ケイ素層）は、炭化ケイ素層に接触するのではなく、ケイ素エピタキシャル層と接触することになり、ケイ素層と酸化ケイ素層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【０００９】
本発明の第１の製造方法において、前記工程（ｃ）では、前記ケイ素エピタキシャル層を１００ｎｍ以下残すように酸化することが好ましい。
【００１０】
このように、ケイ素エピタキシャル層を非常に薄く残すことにより、酸化膜である酸化ケイ素層との界面ではケイ素層で接触するものの、半導体装置全体におけるケイ素層の影響を極力抑えることができる。
【００１１】
本発明の第２の製造方法は、半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、第１のケイ素エピタキシャル層を形成する工程と、
（ｃ）前記第１のケイ素エピタキシャル層上に、炭化ケイ素をエピタキシャル成長させて、炭化ケイ素酸化抑止層を形成する工程と、
（ｄ）前記炭化ケイ素酸化抑止層上に、ケイ素をエピタキシャル成長させて、第２のケイ素エピタキシャル層を形成する工程と、
（ｅ）前記第２のケイ素エピタキシャル層を酸化すると共に、前記炭化ケイ素酸化抑止層の一部または全部を酸化する工程と、
を備えることを要旨とする。
【００１２】
本発明の製造方法によれば、第１のケイ素エピタキシャル層と第２のケイ素エピタキシャル層との間に炭化ケイ素酸化抑止層を設け、酸化の際には、第２のケイ素エピタキシャル層を酸化させると共に、炭化ケイ素酸化抑止層の一部または全部を酸化させることにより、炭化ケイ素酸化抑止層の下の第１のＳｉエピタキシャル層を残すことができる。その結果、酸化により形成される酸化膜（酸化ケイ素層）は、炭化ケイ素層に接触するのではなく、第１のケイ素エピタキシャル層と接触することになり、ケイ素層と酸化ケイ素層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００１３】
本発明の第２の製造方法において、前記工程（ｅ）は、酸化時間を調整して、前記第２のケイ素エピタキシャル層を酸化させた後、炭化ケイ素酸化抑止層中において酸化を停止させる工程を含むようにしてもよい。
【００１４】
炭化ケイ素の酸化速度は、ケイ素の酸化速度に比較して、約１桁以上遅いため、第２のケイ素エピタキシャル層では酸化は急速に進むものの、炭化ケイ素酸化抑止層に入ると、酸化はゆっくり進むことになる。従って、酸化時間を適切に調整することにより、第２のケイ素エピタキシャル層を全て酸化させた後、炭化ケイ素酸化抑止層中において、容易に酸化を停止させることができ、酸化箇所を制御することができるので、第１のケイ素エピタキシャル層を残すことができる。
【００１５】
本発明の第２の製造方法において、前記工程（ｂ）では、前記第１のケイ素エピタキシャル層を膜厚１００ｎｍ以下で形成することが好ましい。
【００１６】
このように、第１のケイ素エピタキシャル層を非常に薄く形成することにより、酸化膜である酸化ケイ素層との界面ではケイ素層で接触するものの、半導体装置全体におけるケイ素層の影響を極力抑えることができる。
【００１７】
本発明の第２の製造方法において、前記工程（ｃ）では、前記炭化ケイ素酸化抑止層を膜厚１０ｎｍ以下で形成することが好ましい。
【００１８】
このように、炭化ケイ素酸化抑止層を非常に薄く形成することにより、炭化ケイ素酸化抑止層中における炭素の量を削減することができる。
【００１９】
本発明の第２の製造方法において、前記工程（ｅ）は、前記炭化ケイ素酸化抑止層中に存在する炭素を拡散または蒸発させる工程を含むことが好ましい。
【００２０】
このような工程を含むことにより、最終的に、炭化ケイ素酸化抑止に残留する炭素の量を少なくすることができ、炭素による影響を排除することができる。
【００２１】
なお、本発明は、上記した製造方法などの方法発明の態様に限ることなく、半導体装置などの装置発明としての態様で実現することも可能である。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態を実施例に基づいて以下の順序で説明する。
Ａ．第１の実施例：
Ｂ．第２の実施例：
Ｃ．具体例：
【００２３】
Ａ．第１の実施例：
図１は本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ半導体を用いたＭＯＳ構造の半導体装置である。
【００２４】
まず、処理炉内に膜厚数百μｍのｎ+型のＳｉＣウェハ１０２を用意し、ＣＶＤ（Chemical Vapor Deposition）により、ＳｉＨ4（シラン），Ｃ3Ｈ8（プロパン），Ｎ2（窒素）の混合ガスを用いて、１４００〜２０００℃で、ＳｉＣウェハ１０２の表面に、ｎ-型のＳｉＣをエピタキシャル成長させて、ｎ-型のＳｉＣエピタキシャル層１０４を膜厚数〜数十μｍ形成する（図１（ａ））。
【００２５】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、先ほどより低い温度の１０５０〜１２５０℃で、ＳｉＣエピタキシャル層１０４の上に、Ｓｉをエピタキシャル成長させて、Ｓｉエピタキシャル層１０６を膜厚数十〜数百ｎｍ形成する（図１（ｂ））。
【００２６】
なお、混合ガスとして、Ｎ2（窒素）の代わりに、ＰＨ3（フォスフィン）やＡｓＨ3（アルシン）を用いても良い。また、先ほどと同じ処理炉内で行う代わりに、大気への開放なくＡｒ（アルゴン）雰囲気中または真空中で処理後のＳｉＣウェハ１０２を搬送して異なる処理炉に移して、その処理炉内で行うようにしてもよい。
【００２７】
次に、処理後のＳｉＣウェハ１０２を酸化炉に移し、酸素雰囲気中において、１０００〜１２５０℃で、Ｓｉエピタキシャル層１０６を１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を熱酸化して、ＳｉＯ2膜１０８を形成する（図１（ｃ））。
【００２８】
なお、酸素雰囲気には、水蒸気が含まれていてもよい。
【００２９】
以上により、ＳｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分が完成する。この後、例えば、ＳｉＯ2層１０８の上に、Ａｌ（アルミニウム）などの金属（Metal）やポリＳｉ（ポリシリコン）を蒸着することにより、ＭＯＳ構造の半導体装置を得ることが可能となる。
【００３０】
以上説明したように、本実施例によれば、Ｓｉエピタキシャル層１０６を熱酸化してＳｉＯ2層１０８を形成する際に、Ｓｉエピタキシャル層１０６を全て酸化するのではなく、１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を酸化しているので、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００３１】
以上説明したように、本実施例によれば、Ｓｉエピタキシャル層１０６を熱酸化してＳｉＯ2層１０８を形成する際に、Ｓｉエピタキシャル層１０６を全て酸化するのではなく、１００ｎｍ以下、好ましくは、１〜５ｎｍ残すように、Ｓｉエピタキシャル層１０６の上層部を酸化しているので、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００３２】
Ｂ．第２の実施例：
図２は本発明の第２の実施例としての半導体装置の基本構成部分を製造手順を模式的に示した断面図である。本実施例の半導体装置は、ＳｉＣ半導体を用いたＭＯＳ構造の半導体装置である。
【００３３】
まず、処理炉内に膜厚数百μｍのｎ+型のＳｉＣウェハ２０２を用意し、ＣＶＤにより、ＳｉＨ4，Ｃ3Ｈ8，Ｎ2の混合ガスを用いて、１４００〜２０００℃で、ＳｉＣウェハ２０２の表面に、ｎ-型のＳｉＣをエピタキシャル成長させて、ｎ-型のＳｉＣエピタキシャル層２０４を膜厚数〜数十μｍ形成する（図２（ａ））。
【００３４】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、先ほどより温度が低い１０５０〜１２５０℃で、ＳｉＣエピタキシャル層２０４の上に、Ｓｉをエピタキシャル成長させて、第１Ｓｉエピタキシャル層２０６を膜厚１００ｎｍ以下で形成する（図２（ｂ））。
【００３５】
なお、混合ガスとして、Ｎ2（窒素）の代わりに、ＰＨ3（フォスフィン）やＡｓＨ3（アルシン）を用いたり、同じ処理炉内で行う代わりに、大気への開放なくＡｒ（アルゴン）雰囲気中または真空中で処理後のＳｉＣウェハ１０２を搬送して異なる処理炉に移して、その処理炉内で行ったりしてもよいことは、第１の実施例と同様である。
【００３６】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｃ3Ｈ8，Ｎ2の混合ガスを用いて、先ほどと同じ温度（１０５０〜１２５０℃）で、第１Ｓｉエピタキシャル層２０６の上に、ＳｉＣをエピタキシャル成長させて、ＳｉＣ酸化抑止層２０８を膜厚１０ｎｍ以下で形成する（図２（ｃ））。
【００３７】
なお、第１Ｓｉエピタキシャル層２０６の形成時と同じ温度で行う代わりに、第１Ｓｉエピタキシャル層２０６が溶融もしくは蒸発にて消失もしくは面割れしない異なる温度で行うようにしてもよい。
【００３８】
次に、同じ処理炉内で、ＣＶＤにより、ＳｉＨ4，Ｎ2の混合ガスを用いて、１０５０〜１２５０℃で、ＳｉＣ酸化抑止層２０８の上に、Ｓｉをエピタキシャル成長させて、第２Ｓｉエピタキシャル層２１０を形成する（図２（ｄ））。
【００３９】
なお、形成する膜厚は、要求される半導体装置の特性に合わせて適宜設定する。
【００４０】
次に、処理後のＳｉＣウェハ１０２を酸化炉に移し、酸素雰囲気中において、比較的低い１０００〜１２００℃で、第２Ｓｉエピタキシャル層２１０，ＳｉＣ酸化抑止層２０８を熱酸化して、ＳｉＯ2膜２１２を形成する（図２（ｅ））。
【００４１】
このとき、ＳｉＣの酸化速度は、Ｓｉの酸化速度に比較して、約１桁以上遅いため、第２Ｓｉエピタキシャル層２１０では、酸化は急速に進むが、ＳｉＣ酸化抑止層２０８に入ると、酸化はゆっくり進むことになる。従って、酸化時間を適切に調整することにより、第２Ｓｉエピタキシャル層２１０を全て酸化させた後、ＳｉＣ酸化抑止層２０８中において、容易に酸化を停止させることができる。
【００４２】
このようにして、酸化箇所を制御することにより、非常に膜厚の薄い（膜厚１００ｎｍ以下、好ましくは、１〜５ｎｍ）第１Ｓｉエピタキシャル層２０６を残すことができる。
【００４３】
ところで、ＳｉＣ酸化抑止層２０８には、Ｃ（炭素）が存在するが、ＳｉＣ酸化抑止層２０８を形成する際に、その膜厚を薄くして、全体的なＣの量を削減することにより、最終的に、ＳｉＣ酸化抑止層２０８に残留するＣの量を少なくすることができる。或いは、熱酸化を行った後に、Ｈ2（水素）雰囲気中で熱処理したり、熱酸化を行う際に、短時間（例えば、数分間）だけ処理温度（酸化温度）を１２００〜１３００℃に上げたりして、ＳｉＣ酸化抑止層２０８中に存在するＣを拡散・蒸発させることにより、最終的に、ＳｉＣ酸化抑止層２０８に残留するＣの量を少なくすることができる。また、処理温度（酸化温度）を低下した状態で処理時間を延長したり、或いは、水蒸気雰囲気中で酸化処理を行ったりすることによっても、ＳｉＣ酸化抑止層２０８中に存在するＣを拡散・蒸発させることができる。
【００４４】
以上により、ＳｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分が完成する。この後、例えば、ＳｉＯ2層１０８の上に、Ａｌ（アルミニウム）などの金属（Metal）やポリＳｉ（ポリシリコン）を蒸着することにより、ＭＯＳ構造の半導体装置を得ることが可能となる。
【００４５】
以上説明したように、本実施例によれば、第１Ｓｉエピタキシャル層２０６と第２Ｓｉエピタキシャル層２１０との間にＳｉＣ酸化抑止層２０８を設け、酸化の際には、第２Ｓｉエピタキシャル層２１０を全て酸化させた後に、ＳｉＣ酸化抑止層２０８中で酸化を停止させることにより、ＳｉＣ酸化抑止層２０８の下の膜厚の薄い（膜厚１００ｎｍ以下、好ましくは、１〜５ｎｍ）第１Ｓｉエピタキシャル層２０６を残すことができる。従って、最終的に、酸化膜であるＳｉＯ2層１０８は、ＳｉＣエピタキシャル層１０４に接触するのではなく、Ｓｉエピタキシャル層１０６と接触することになる。従って、ＳｉＣ層とＳｉＯ2層との界面ではなく、Ｓｉ層とＳｉＯ2層との界面が形成されることになるので、前述の既提案例に比較して、界面準位密度を約１桁低減することができ、チャネル移動度を大きくしたり、オン抵抗を低くしたり、絶縁耐圧を高くしたりすることが可能となる。
【００４６】
Ｃ．具体例：
次に、第１または第２の実施例において得られた半導体装置の基本構成部分を利用して、例えば、縦型ＭＯＳＦＥＴを製造する方法について説明する。なお、製造方法は、第１の実施例の基本構成部分を用いる場合も、第２の実施例の基本構成部分を用いる場合も同じであるので、代表して、第１の実施例の基本構成部分を用いる場合を例として説明する。
【００４７】
図３は第１の実施例の基本構成部分を用いて縦型ＭＯＳＦＥＴを製造する課程を模式的に示した断面図である。
【００４８】
まず、第１の実施例において得られたｉＯ2膜／Ｓｉエピタキシャル層／ＳｉＣエピタキシャル層／ＳｉＣウェハから成る半導体装置の基本構成部分を用意し（図３（ａ））、そこにイオン注入により、ｐ型領域１１０には、Ｂ（ホウ素），Ａｌなどを、ｎ型領域１１２には、Ｎ（窒素），Ａｓ（ヒ素）またはＰ（リン）を、それぞれ注入して、その後、活性化アニールを行う（図３（ｂ））。
【００４９】
次に、ドレイン電極及びソース電極を形成したい領域を開口したマスクをフォトリソグラフにより形成し、そのマスクを用いて、ＲＩＥ（Reactive Ion Etching）などのドライエッチングを行って、上記領域におけるＳｉＯ2膜を除去し、ＳｉＣを露出させる。
【００５０】
次に、上記領域に、Ｎｉ（ニッケル）もしくはＡｌを蒸着するか、または、Ｔｉ（チタン）及びＮｉを多層膜にて蒸着して、ドレイン電極１１４及びソース電極１１６を形成し、その後、加熱処理によりオーミック接合を形成する。
【００５１】
次に、ゲート電極を形成したい領域に、ＡｌやポリＳｉなどをスパッタ蒸着するか、ＣＶＤによりポリＳｉを形成することにより、ゲート電極１１８を形成し、フォトリソグラフにより形成したマスクを用いて、ＲＩＥなどのドライエッチングを行って、トランジスタ構造を形成する（図３（ｃ））。
【００５２】
なお、本発明は上記した実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様にて実施することが可能である。
【００５３】
上記した第２の実施例においては、第２Ｓｉエピタキシャル層２１０を全て酸化させた後、ＳｉＣ酸化抑止層２０８中において酸化を停止させるようにしていたが、ＳｉＣ酸化抑止層２０８を全て酸化させるようにしてもよいし、その下の第１Ｓｉエピタキシャル層２０６が比較的膜厚が厚く形成されている場合には、第１Ｓｉエピタキシャル層２０６の上層部まで酸化させるようにしてもよい。最終的に、少なくとも、第１Ｓｉエピタキシャル層２０６が残っていればよい。
【図面の簡単な説明】
【図１】本発明の第１の実施例としての半導体装置の基本構成部分の製造手順を模式的に示した断面図である。
【図２】本発明の第２の実施例としての半導体装置の基本構成部分を製造手順を模式的に示した断面図である。
【図３】第１の実施例の基本構成部分を用いて縦型ＭＯＳＦＥＴを製造する課程を模式的に示した断面図である。
【符号の説明】
１０２…ＳｉＣウェハ
１０４…ＳｉＣエピタキシャル層
１０６…Ｓｉエピタキシャル層
１１０…ｐ型領域
１１２…ｎ型領域
１１４…ドレイン電極
１１６…ソース電極
１１８…ゲート電極
２０２…ＳｉＣウェハ
２０４…ＳｉＣエピタキシャル層
２０６…第１Ｓｉエピタキシャル層
２０８…ＳｉＣ酸化抑止層
２１０…第２Ｓｉエピタキシャル層
Claims (9)
- 炭化ケイ素半導体を用いたＭＯＳ（ Metal Oxide Semiconducter ）構造を有する半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、ケイ素エピタキシャル層を形成する工程と、
（ｃ）前記ケイ素エピタキシャル層の上層部を酸化する工程と、
を備える半導体装置の製造方法。 - 請求項１に記載の製造方法において、
前記工程（ｃ）では、前記ケイ素エピタキシャル層を１００ｎｍ以下残すように酸化することを特徴とする製造方法。 - 炭化ケイ素半導体を用いたＭＯＳ構造を有する半導体装置を製造する方法であって、
（ａ）炭化ケイ素層を用意する工程と、
（ｂ）前記炭化ケイ素層上に、ケイ素をエピタキシャル成長させて、第１のケイ素エピタキシャル層を形成する工程と、
（ｃ）前記第１のケイ素エピタキシャル層上に、炭化ケイ素をエピタキシャル成長させて、炭化ケイ素酸化抑止層を形成する工程と、
（ｄ）前記炭化ケイ素酸化抑止層上に、ケイ素をエピタキシャル成長させて、第２のケイ素エピタキシャル層を形成する工程と、
（ｅ）前記第２のケイ素エピタキシャル層を酸化すると共に、前記炭化ケイ素酸化抑止層の一部または全部を酸化する工程と、
を備える半導体装置の製造方法。 - 請求項３に記載の製造方法において、
前記工程（ｅ）は、酸化時間を調整して、前記第２のケイ素エピタキシャル層を酸化させた後、炭化ケイ素酸化抑止層中において酸化を停止させる工程を含むことを特徴とする製造方法。 - 請求項３に記載の製造方法において、
前記工程（ｂ）では、前記第１のケイ素エピタキシャル層を膜厚１００ｎｍ以下で形成することを特徴とする製造方法。 - 請求項３に記載の製造方法において、
前記工程（ｃ）では、前記炭化ケイ素酸化抑止層を膜厚１０ｎｍ以下で形成することを特徴とする製造方法。 - 請求項３に記載の製造方法において、
前記工程（ｅ）は、前記炭化ケイ素酸化抑止層中に存在する炭素を拡散または蒸発させる工程を含むことを特徴とする製造方法。 - 炭化ケイ素半導体を用いたＭＯＳ構造を有する半導体装置であって、
炭化ケイ素層と、該炭化ケイ素層上に配置され、エピタキシャル成長によって形成されるケイ素エピタキシャル層と、該ケイ素エピタキシャル層上に配置される酸化ケイ素層と、を備える半導体装置。 - 請求項８に記載の半導体装置において、
前記ケイ素エピタキシャル層は、膜厚が１００ｎｍ以下であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002196731A JP4100070B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002196731A JP4100070B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039946A JP2004039946A (ja) | 2004-02-05 |
| JP4100070B2 true JP4100070B2 (ja) | 2008-06-11 |
Family
ID=31704687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002196731A Expired - Fee Related JP4100070B2 (ja) | 2002-07-05 | 2002-07-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4100070B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4929621B2 (ja) * | 2005-06-15 | 2012-05-09 | 富士電機株式会社 | Ｍｏｓゲート型炭化珪素半導体装置 |
| JP5194388B2 (ja) * | 2006-06-13 | 2013-05-08 | 日産自動車株式会社 | 半導体装置及びその製造方法 |
| JP2008294171A (ja) * | 2007-05-24 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体デバイス及びその製造方法 |
| JP2009088440A (ja) * | 2007-10-03 | 2009-04-23 | Oki Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP5436046B2 (ja) * | 2009-05-27 | 2014-03-05 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| GB2483702A (en) * | 2010-09-17 | 2012-03-21 | Ge Aviat Systems Ltd | Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering |
| JP2012099834A (ja) * | 2011-12-19 | 2012-05-24 | Fuji Electric Co Ltd | Ｍｏｓゲート型炭化珪素半導体装置の製造方法 |
| CN105513962A (zh) * | 2016-01-12 | 2016-04-20 | 上海晶亮电子科技有限公司 | 碳化硅器件中的Trench MOSFET的栅氧化加工方法 |
-
2002
- 2002-07-05 JP JP2002196731A patent/JP4100070B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004039946A (ja) | 2004-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3940560B2 (ja) | 半導体装置の製造方法 | |
| JP3881840B2 (ja) | 半導体装置 | |
| US6841436B2 (en) | Method of fabricating SiC semiconductor device | |
| TWI311814B (en) | Silicon carbide semiconductor device and method for producing the same | |
| JP3784393B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009004572A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2006066439A (ja) | 半導体装置およびその製造方法 | |
| JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2010056285A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2017175115A (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP4961633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JP2006216918A (ja) | 半導体素子の製造方法 | |
| JP5728153B2 (ja) | 半導体装置の製造方法 | |
| JP4857697B2 (ja) | 炭化珪素半導体装置 | |
| JPH0621099A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JP2003031808A (ja) | 半導体装置およびその製造方法 | |
| JP5090968B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2005260267A (ja) | 炭化けい素半導体素子の製造方法 | |
| JP2006269641A (ja) | 半導体装置及びその製造方法 | |
| JP3634627B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JP4042336B2 (ja) | 炭化珪素半導体素子 | |
| JP5352999B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4100070 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110328 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120328 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130328 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140328 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |