JP4961633B2 - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4961633B2 JP4961633B2 JP2001120165A JP2001120165A JP4961633B2 JP 4961633 B2 JP4961633 B2 JP 4961633B2 JP 2001120165 A JP2001120165 A JP 2001120165A JP 2001120165 A JP2001120165 A JP 2001120165A JP 4961633 B2 JP4961633 B2 JP 4961633B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- cap layer
- oxide film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 61
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 title claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 69
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 69
- 239000012535 impurity Substances 0.000 claims description 49
- 238000010438 heat treatment Methods 0.000 claims description 47
- 230000004913 activation Effects 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 18
- 238000005468 ion implantation Methods 0.000 claims description 15
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 12
- 229910000077 silane Inorganic materials 0.000 claims description 12
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 230000003213 activating effect Effects 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 5
- 229910052710 silicon Inorganic materials 0.000 claims 5
- 239000010703 silicon Substances 0.000 claims 5
- 239000010410 layer Substances 0.000 description 64
- 230000003746 surface roughness Effects 0.000 description 22
- 239000000203 mixture Substances 0.000 description 21
- 230000005856 abnormality Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000859 sublimation Methods 0.000 description 3
- 230000008022 sublimation Effects 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、炭化珪素半導体装置及びその製造方法に関し、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
ＳｉＣにおける不純物層形成は、イオン注入および注入されたイオンの活性化熱処理によって行われる。ＳｉＣでは、不純物、特にｐ型不純物が熱処理によって活性化し難いため、活性化のための熱処理温度を上げることで不純物の活性化率を向上させようとしている。
【０００３】
【発明が解決しようとする課題】
例えば、エピタキシャル膜（以下、エピ膜という）の形成を容易にするためにオフ角のあるウェハを用い、１６００℃での活性化熱処理を行った後にエピ膜に形成した不純物層の表面をＡＦＭで観察したところ、ステップ状の表面荒れが発生していることが確認された。この表面荒れの大きさを調べたところ、表面荒れ量Ｒａ＝３．０ｎｍであった。また、１７００℃での活性化熱処理を行なった後に、エピ膜に形成した不純物層の表面をＡＥＳ（オージェ電子分析）で調べたところ、図７のように表面に組成異常が確認された。この組成異常層は表面から約１０ｎｍまで形成されており、炭化珪素本来の組成比に比べ炭素が過剰になっていた。
【０００４】
このような表面荒れや表面の組成比異常は、活性化熱処理時に生じるマイグレーションに起因して発生すると考えられる。すなわち、オフ角を有するウェハの場合には表面に細かいステップが存在するため、活性化熱処理（特に、高温熱処理が必要とされるｐ型不純物の活性化熱処理）の際に最もエネルギー的に不安定なステップのエッジ部分でＳｉ抜けが発生すると共に、このＳｉ抜けによってマイグレーションや組成比異常を起こし、マイグレーションや組成比異常を起こした原子が安定な（０００１）面を形成しながら再結晶化してしまうために、表面荒れが発生するのである。
【０００５】
このような表面荒れと組成比異常を抑制する方法として、特開平１０−１７４２８４号公報に示されるようなＳｉキャップによって不純物注入領域を覆う方法が提案されているが、ＳｉＣの活性化熱処理温度が１５００〜１７００℃と非常に高く、Ｓｉの融点である１４２０℃を大きく超えていることから、表面荒れ抑制効果を得ることができない。
【０００６】
本発明は上記点に鑑みて、ＳｉＣにおいて、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる炭化珪素半導体装置の製造方法を適用することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、不純物層形成工程では、炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、キャップ層によって不純物層の表面を覆った状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行うことを特徴とする。
【０００８】
このように、シリコン酸化膜からなるキャップ層を用いれば、高温でも有効にキャップ層としての役割を果たし、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制することができる。また、シリコン酸化膜は、１２００℃以上の高温雰囲気において、炭化珪素半導体の表面の過剰炭素と反応して過剰炭素を低減させることができるため、より不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる。
ただし、活性化時の雰囲気圧力に応じてシリコン酸化膜が昇華して無くなっていくため、請求項１０に示すように、活性化時の雰囲気圧力に応じてキャップ層の膜厚を調整し、キャップ層が活性化時に残存する厚みとなるようにすると良い。
【０００９】
具体的には、請求項１に記載の発明では、キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように活性化を行うようにしており、、キャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行っている。また、請求項２に示すように、活性化時における雰囲気ガスとして不活性ガスを用いると共に、雰囲気圧力を常圧〜１０気圧にしても良い。また、請求項３に示すように、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気としても良い。
【００１０】
さらに、請求項４に示すように、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気としても良い。例えば、請求項５に示すように、シリコン酸化膜が生成される雰囲気として、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される雰囲気を採用することができる。
【００１１】
請求項６に記載の発明では、キャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とし、このダブルキャップ構造とした状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とした状態で活性化を行うことを特徴とする。このように、ダブルキャップ構造とした状態とすることで、シリコン酸化膜が昇華し難くなるようにできる。
【００１２】
この耐高温の別材料としては、請求項７に示すようなカーボン、請求項８に示すような炭化珪素を用いることが可能である。なお、炭化珪素の場合には、不純物層が形成される炭化珪素半導体と同材料であるため、工程に追加することが容易である。
【００１３】
なお、請求項９に示すように、キャップ層の表面に耐高温の炭化珪素を生成させながら活性化を行っても良い。このようにすることで、熱処理と炭化珪素膜形成を同時に処理することが可能となり、製造工程の簡略化を図ることも可能である。
【００１４】
請求項１１に記載の発明では、不純物層形成工程では、炭化珪素半導体の表面にキャップ層を配置したのち、キャップ層をスルーさせたイオン注入を行うことで不純物を炭化珪素半導体に注入することを特徴としている。このようにキャップ層をスルーさせることで、イオン注入時の汚染を防止することができる。
【００１５】
請求項１２に記載の発明では、不純物層形成工程では、熱処理をランプアニール装置によって行うことを特徴としている。このようにランプアニール装置を用いて熱処理を行うことで、昇温、降温時間を短くすることができ、シリコン酸化膜の昇華量を減少させることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１７】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用した半導体装置の製造工程を示し、この図に基づいて本実施形態における半導体装置の製造方法についての説明を行う。
【００１８】
〔図１（ａ）に示す工程〕
まず、ＳｉＣからなるｎ+型基板１を用意する。ここでは、ｎ+型基板１として、後工程でエピ膜の形成を容易にするためにオフ角のあるウェハを用いている。そして、このｎ+型基板１の表面にｎ-型エピ膜２をエピタキシャル成長させる。
【００１９】
〔図１（ｂ）に示す工程〕
ｎ-型エピ膜２の表面にマスク材３を成膜したのち、フォトリソグラフィによってマスク材３をパターニングする。そして、マスク材３をマスクとして用い、ｐ型不純物であるＢ又はＡｌをイオン注入することでソース領域４及びドレイン領域５を形成する。
【００２０】
〔図１（ｃ）、（ｄ）に示す工程〕
まず、図１（ｃ）に示すようにマスク材３を除去したのち、図１（ｄ）に示すようにソース領域４及びドレイン領域５の上を含み、ｎ-型エピ膜２の表面全面にシリコン酸化膜６を成膜する。
【００２１】
その後、上記工程を経た基板を熱処理用の加熱炉、例えば昇温、降温時間を短くできるランプアニール装置内に入れ、加熱炉内に雰囲気ガスとして不活性ガス（例えばＡｒ）を導入し、雰囲気圧力を調整する。そして、シリコン酸化膜６によってｎ-型エピ膜２、ソース領域４及びドレイン領域５を覆った状態で、つまりシリコン酸化膜６をキャップ層として用いた状態で熱処理を行い、ソース領域４及びドレイン領域５におけるｐ型不純物を活性化させる。
【００２２】
このとき、キャップ層をシリコン酸化膜６で構成していることから、高温下においてもキャップ層としての役割を果たすことができ、活性化時におけるＳｉ抜けやマイグレーション及び表面の組成比異常の発生を抑制することができる。このため、ｎ-型エピ膜２、ソース領域４及びドレイン領域５の表面荒れと組成比異常を抑制することが可能となる。
【００２３】
ただし、キャップ層として用いるシリコン酸化膜６も高温下において昇華するため、熱処理期間中にシリコン酸化膜６がすべて昇華してしまわないようにシリコン酸化膜６の膜厚を設定する必要がある。具体的には、このときのシリコン酸化膜６の昇華量は熱処理を行う炉内の雰囲気圧力に応じて決まるため、その雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整し、熱処理期間中にシリコン酸化膜６が残存する厚みに設定する。これにより、熱処理期間中、シリコン酸化膜６がキャップ層としての役割を果たし、上記効果を得ることが可能となる。
【００２４】
なお、実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０３７３ｎｍであったのに対し、キャップ層を２μｍ設けた場合には表面荒れ量Ｒａが０．３６７３ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００２５】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図２に示すように表面の炭素過剰層が５ｎｍへ低減されていた。
【００２６】
上記条件での熱処理においては、シリコン酸化膜のみによるキャップ層２μｍが熱処理の途中に失われてしまったため、表面の組成異常の抑制効果はある程度にとどまっていたが、この実験結果からもシリコン酸化膜６をキャップ層として用いることで、一定の表面組成異常を抑制する効果があることが分かる。
【００２７】
〔図１（ｅ）、（ｆ）に示す工程〕
まず、図１（ｅ）に示すようにシリコン酸化膜６を除去する。その後、図１（ｆ）に示すようにゲート酸化膜７やゲート電極８を形成したのち、層間絶縁膜９を形成し、さらに、層間絶縁膜９にコンタクトホールを形成したのち、ソース領域４に電気的に接続されるソース電極１０、ドレイン領域５に電気的に接続されるドレイン電極１１を形成することで半導体装置としてＭＯＳトランジスタが完成する。
【００２８】
以上説明したように、不純物層であるソース領域４やドレイン領域５の活性化のための熱処理時にシリコン酸化膜６をキャップ層として用いることで、表面荒れと組成比異常を抑制することが可能である。
【００２９】
（第２実施形態）
図３に、本発明の第２実施形態における半導体装置の製造工程を示す。ただし、図３では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｅ）に示す工程においてキャップ層として用いたシリコン酸化膜６を除去した後に、新たにゲート酸化膜７を形成するようにしているが、熱処理後におけるシリコン酸化膜６の膜厚（残存量）を調整することで、図３に示すように、シリコン酸化膜６をゲート酸化膜７の代りに用いることも可能である。
【００３０】
（第３実施形態）
図４に、本発明の第３実施形態における半導体装置の製造工程を示す。ただし、図４では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｂ）に示す工程においてソース領域４及びドレイン領域５のためのｐ型不純物のイオン注入を行ってから、図１（ｄ）に示す工程においてキャップ層となるシリコン酸化膜６を形成しているが、本実施形態ではその順序を逆にする。
【００３１】
まず、図４（ａ）に示すようにｎ-型エピ層２を形成する。その後、図４（ｂ）に示すようにキャップ層となるシリコン酸化膜６を形成しのち、シリコン酸化膜６の上にマスク材３を配置し、シリコン酸化膜６をスルー膜としたイオン注入を行うことでソース領域４及びドレイン領域５を形成する。そして、図４（ｃ）に示すようにマスク材３を除去した後、上述した図１（ｄ）と同様の工程を行う。
【００３２】
このように、シリコン酸化膜６をソース領域４及びドレイン領域５のためのイオン注入の前に形成しておき、シリコン酸化膜６をスルー膜としてソース領域４及びドレイン領域５を形成することが可能である。このようにすれば、ソース領域４及びドレイン領域５のためのイオン注入時に生じ得る汚染を防ぐことができる。
【００３３】
（第４実施形態）
図５に、本発明の第４実施形態における半導体装置の製造工程を示す。ただし、図５では、第１〜第３実施形態と異なる工程についてのみ示してある。上記第１〜第３実施形態では、キャップ層としてシリコン酸化膜６のみを用いるようにしているが、図１（ｄ）の工程においてシリコン酸化膜６を形成したのち、図５（ａ）に示すようにシリコン酸化膜６の上に耐高温の別材料としてカーボン層１２を形成することでダブルキャップ構造とする。そして、この状態で活性化のための熱処理を行ったのち、図５（ｂ）に示すようにカーボン層１２及びシリコン酸化膜６を除去する。
【００３４】
このように、シリコン酸化膜６の上に耐高温の別材料となるカーボン層１２を形成することで、熱処理中にシリコン酸化膜６が昇華することを防止することができる。このため、雰囲気圧力やシリコン酸化膜６の膜厚によらず、上記各実施形態と同様の効果を得ることができる。
【００３５】
なお、ここでは耐高温の別材料としてカーボン層１２を用いているが、ＳｉＣを用いても良い。このようにＳｉＣを用いれば、高温に耐え、かつｎ+型基板１等と同材料であることから、ＳｉＣにて半導体装置を製造する場合の工程に追加することが用意である。また、ＳｉＣを用いる場合、熱処理中にＳｉＣが形成されるような条件とすることも可能であるため、このようにすることで熱処理とＳｉＣ形成を同時に行うことができ、製造工程の削減を図ることも可能となる。
【００３６】
実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入して雰囲気圧力を０．９５×１０5Ｐａと、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配置した条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０ｎｍであったのに対し、キャップ層を設けた場合には表面荒れ量Ｒａが０．２ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００３７】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとして、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配した条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図６に示すように表面の組成異常が発生していなかった。
【００３８】
このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面組成異常を抑制することができると分かる。
【００３９】
（他の実施形態）
上記第１実施形態では、雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整することで、熱処理期間中にシリコン酸化膜６が残存するようにしているが、シリコン酸化膜６が昇華し難い条件とするようにしても良い。
【００４０】
例えば、キャップ層となるシリコン酸化膜６に対してシリコン酸化膜を有する基板を向かい合わせて配置し、この状態で活性化を行うようにすることで、シリコン酸化膜６の昇華を抑制することが可能である。
【００４１】
また、熱処理中の炉内の雰囲気圧力を１〜１０気圧程度となるように制御することによっても可能であり、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気とすることによっても可能である。さらに、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気とすること、例えば、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気としたり、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される周知の雰囲気とすることによっても可能である。
【００４２】
なお、上記各実施形態では、半導体装置としてラテラル型のＭＯＳトランジスタを例に挙げて説明しているが、この他の半導体装置、例えばプレーナ型の縦型パワーＭＯＳＦＥＴ、トレンチゲート型の縦型パワーＭＯＳＦＥＴ等に関しても本発明を適用することが可能である。また、上記各実施形態ではｐ型の不純物層（ソース領域４及びドレイン領域５）に関する活性化熱処理について説明しているが、勿論、ｎ型の不純物層の活性化熱処理に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図４】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図５】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図６】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図７】キャップ層を用いなかった活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…マスク材、４…ソース領域、
５…ドレイン領域、６…シリコン酸化膜、７…ゲート酸化膜、８…ゲート電極、
９…層間絶縁膜、１０…ソース電極、１１…ドレイン電極、１２…カーボン層。
【発明の属する技術分野】
本発明は、炭化珪素半導体装置及びその製造方法に関し、特に絶縁ゲート型電界効果トランジスタ、とりわけ大電力用の縦型パワーＭＯＳＦＥＴに関するものである。
【０００２】
【従来の技術】
ＳｉＣにおける不純物層形成は、イオン注入および注入されたイオンの活性化熱処理によって行われる。ＳｉＣでは、不純物、特にｐ型不純物が熱処理によって活性化し難いため、活性化のための熱処理温度を上げることで不純物の活性化率を向上させようとしている。
【０００３】
【発明が解決しようとする課題】
例えば、エピタキシャル膜（以下、エピ膜という）の形成を容易にするためにオフ角のあるウェハを用い、１６００℃での活性化熱処理を行った後にエピ膜に形成した不純物層の表面をＡＦＭで観察したところ、ステップ状の表面荒れが発生していることが確認された。この表面荒れの大きさを調べたところ、表面荒れ量Ｒａ＝３．０ｎｍであった。また、１７００℃での活性化熱処理を行なった後に、エピ膜に形成した不純物層の表面をＡＥＳ（オージェ電子分析）で調べたところ、図７のように表面に組成異常が確認された。この組成異常層は表面から約１０ｎｍまで形成されており、炭化珪素本来の組成比に比べ炭素が過剰になっていた。
【０００４】
このような表面荒れや表面の組成比異常は、活性化熱処理時に生じるマイグレーションに起因して発生すると考えられる。すなわち、オフ角を有するウェハの場合には表面に細かいステップが存在するため、活性化熱処理（特に、高温熱処理が必要とされるｐ型不純物の活性化熱処理）の際に最もエネルギー的に不安定なステップのエッジ部分でＳｉ抜けが発生すると共に、このＳｉ抜けによってマイグレーションや組成比異常を起こし、マイグレーションや組成比異常を起こした原子が安定な（０００１）面を形成しながら再結晶化してしまうために、表面荒れが発生するのである。
【０００５】
このような表面荒れと組成比異常を抑制する方法として、特開平１０−１７４２８４号公報に示されるようなＳｉキャップによって不純物注入領域を覆う方法が提案されているが、ＳｉＣの活性化熱処理温度が１５００〜１７００℃と非常に高く、Ｓｉの融点である１４２０℃を大きく超えていることから、表面荒れ抑制効果を得ることができない。
【０００６】
本発明は上記点に鑑みて、ＳｉＣにおいて、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる炭化珪素半導体装置の製造方法を適用することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、不純物層形成工程では、炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、キャップ層によって不純物層の表面を覆った状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行うことを特徴とする。
【０００８】
このように、シリコン酸化膜からなるキャップ層を用いれば、高温でも有効にキャップ層としての役割を果たし、不純物の活性化のための熱処理による表面荒れと組成比異常を抑制することができる。また、シリコン酸化膜は、１２００℃以上の高温雰囲気において、炭化珪素半導体の表面の過剰炭素と反応して過剰炭素を低減させることができるため、より不純物の活性化のための熱処理による表面荒れと組成比異常を抑制できる。
ただし、活性化時の雰囲気圧力に応じてシリコン酸化膜が昇華して無くなっていくため、請求項１０に示すように、活性化時の雰囲気圧力に応じてキャップ層の膜厚を調整し、キャップ層が活性化時に残存する厚みとなるようにすると良い。
【０００９】
具体的には、請求項１に記載の発明では、キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように活性化を行うようにしており、、キャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で活性化を行っている。また、請求項２に示すように、活性化時における雰囲気ガスとして不活性ガスを用いると共に、雰囲気圧力を常圧〜１０気圧にしても良い。また、請求項３に示すように、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気としても良い。
【００１０】
さらに、請求項４に示すように、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気としても良い。例えば、請求項５に示すように、シリコン酸化膜が生成される雰囲気として、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される雰囲気を採用することができる。
【００１１】
請求項６に記載の発明では、キャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とし、このダブルキャップ構造とした状態、かつキャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにキャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とした状態で活性化を行うことを特徴とする。このように、ダブルキャップ構造とした状態とすることで、シリコン酸化膜が昇華し難くなるようにできる。
【００１２】
この耐高温の別材料としては、請求項７に示すようなカーボン、請求項８に示すような炭化珪素を用いることが可能である。なお、炭化珪素の場合には、不純物層が形成される炭化珪素半導体と同材料であるため、工程に追加することが容易である。
【００１３】
なお、請求項９に示すように、キャップ層の表面に耐高温の炭化珪素を生成させながら活性化を行っても良い。このようにすることで、熱処理と炭化珪素膜形成を同時に処理することが可能となり、製造工程の簡略化を図ることも可能である。
【００１４】
請求項１１に記載の発明では、不純物層形成工程では、炭化珪素半導体の表面にキャップ層を配置したのち、キャップ層をスルーさせたイオン注入を行うことで不純物を炭化珪素半導体に注入することを特徴としている。このようにキャップ層をスルーさせることで、イオン注入時の汚染を防止することができる。
【００１５】
請求項１２に記載の発明では、不純物層形成工程では、熱処理をランプアニール装置によって行うことを特徴としている。このようにランプアニール装置を用いて熱処理を行うことで、昇温、降温時間を短くすることができ、シリコン酸化膜の昇華量を減少させることができる。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１７】
【発明の実施の形態】
（第１実施形態）
図１に、本発明の一実施形態を適用した半導体装置の製造工程を示し、この図に基づいて本実施形態における半導体装置の製造方法についての説明を行う。
【００１８】
〔図１（ａ）に示す工程〕
まず、ＳｉＣからなるｎ+型基板１を用意する。ここでは、ｎ+型基板１として、後工程でエピ膜の形成を容易にするためにオフ角のあるウェハを用いている。そして、このｎ+型基板１の表面にｎ-型エピ膜２をエピタキシャル成長させる。
【００１９】
〔図１（ｂ）に示す工程〕
ｎ-型エピ膜２の表面にマスク材３を成膜したのち、フォトリソグラフィによってマスク材３をパターニングする。そして、マスク材３をマスクとして用い、ｐ型不純物であるＢ又はＡｌをイオン注入することでソース領域４及びドレイン領域５を形成する。
【００２０】
〔図１（ｃ）、（ｄ）に示す工程〕
まず、図１（ｃ）に示すようにマスク材３を除去したのち、図１（ｄ）に示すようにソース領域４及びドレイン領域５の上を含み、ｎ-型エピ膜２の表面全面にシリコン酸化膜６を成膜する。
【００２１】
その後、上記工程を経た基板を熱処理用の加熱炉、例えば昇温、降温時間を短くできるランプアニール装置内に入れ、加熱炉内に雰囲気ガスとして不活性ガス（例えばＡｒ）を導入し、雰囲気圧力を調整する。そして、シリコン酸化膜６によってｎ-型エピ膜２、ソース領域４及びドレイン領域５を覆った状態で、つまりシリコン酸化膜６をキャップ層として用いた状態で熱処理を行い、ソース領域４及びドレイン領域５におけるｐ型不純物を活性化させる。
【００２２】
このとき、キャップ層をシリコン酸化膜６で構成していることから、高温下においてもキャップ層としての役割を果たすことができ、活性化時におけるＳｉ抜けやマイグレーション及び表面の組成比異常の発生を抑制することができる。このため、ｎ-型エピ膜２、ソース領域４及びドレイン領域５の表面荒れと組成比異常を抑制することが可能となる。
【００２３】
ただし、キャップ層として用いるシリコン酸化膜６も高温下において昇華するため、熱処理期間中にシリコン酸化膜６がすべて昇華してしまわないようにシリコン酸化膜６の膜厚を設定する必要がある。具体的には、このときのシリコン酸化膜６の昇華量は熱処理を行う炉内の雰囲気圧力に応じて決まるため、その雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整し、熱処理期間中にシリコン酸化膜６が残存する厚みに設定する。これにより、熱処理期間中、シリコン酸化膜６がキャップ層としての役割を果たし、上記効果を得ることが可能となる。
【００２４】
なお、実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０３７３ｎｍであったのに対し、キャップ層を２μｍ設けた場合には表面荒れ量Ｒａが０．３６７３ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００２５】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとした条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図２に示すように表面の炭素過剰層が５ｎｍへ低減されていた。
【００２６】
上記条件での熱処理においては、シリコン酸化膜のみによるキャップ層２μｍが熱処理の途中に失われてしまったため、表面の組成異常の抑制効果はある程度にとどまっていたが、この実験結果からもシリコン酸化膜６をキャップ層として用いることで、一定の表面組成異常を抑制する効果があることが分かる。
【００２７】
〔図１（ｅ）、（ｆ）に示す工程〕
まず、図１（ｅ）に示すようにシリコン酸化膜６を除去する。その後、図１（ｆ）に示すようにゲート酸化膜７やゲート電極８を形成したのち、層間絶縁膜９を形成し、さらに、層間絶縁膜９にコンタクトホールを形成したのち、ソース領域４に電気的に接続されるソース電極１０、ドレイン領域５に電気的に接続されるドレイン電極１１を形成することで半導体装置としてＭＯＳトランジスタが完成する。
【００２８】
以上説明したように、不純物層であるソース領域４やドレイン領域５の活性化のための熱処理時にシリコン酸化膜６をキャップ層として用いることで、表面荒れと組成比異常を抑制することが可能である。
【００２９】
（第２実施形態）
図３に、本発明の第２実施形態における半導体装置の製造工程を示す。ただし、図３では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｅ）に示す工程においてキャップ層として用いたシリコン酸化膜６を除去した後に、新たにゲート酸化膜７を形成するようにしているが、熱処理後におけるシリコン酸化膜６の膜厚（残存量）を調整することで、図３に示すように、シリコン酸化膜６をゲート酸化膜７の代りに用いることも可能である。
【００３０】
（第３実施形態）
図４に、本発明の第３実施形態における半導体装置の製造工程を示す。ただし、図４では、第１実施形態と異なる工程についてのみ示してある。上記第１実施形態では、図１（ｂ）に示す工程においてソース領域４及びドレイン領域５のためのｐ型不純物のイオン注入を行ってから、図１（ｄ）に示す工程においてキャップ層となるシリコン酸化膜６を形成しているが、本実施形態ではその順序を逆にする。
【００３１】
まず、図４（ａ）に示すようにｎ-型エピ層２を形成する。その後、図４（ｂ）に示すようにキャップ層となるシリコン酸化膜６を形成しのち、シリコン酸化膜６の上にマスク材３を配置し、シリコン酸化膜６をスルー膜としたイオン注入を行うことでソース領域４及びドレイン領域５を形成する。そして、図４（ｃ）に示すようにマスク材３を除去した後、上述した図１（ｄ）と同様の工程を行う。
【００３２】
このように、シリコン酸化膜６をソース領域４及びドレイン領域５のためのイオン注入の前に形成しておき、シリコン酸化膜６をスルー膜としてソース領域４及びドレイン領域５を形成することが可能である。このようにすれば、ソース領域４及びドレイン領域５のためのイオン注入時に生じ得る汚染を防ぐことができる。
【００３３】
（第４実施形態）
図５に、本発明の第４実施形態における半導体装置の製造工程を示す。ただし、図５では、第１〜第３実施形態と異なる工程についてのみ示してある。上記第１〜第３実施形態では、キャップ層としてシリコン酸化膜６のみを用いるようにしているが、図１（ｄ）の工程においてシリコン酸化膜６を形成したのち、図５（ａ）に示すようにシリコン酸化膜６の上に耐高温の別材料としてカーボン層１２を形成することでダブルキャップ構造とする。そして、この状態で活性化のための熱処理を行ったのち、図５（ｂ）に示すようにカーボン層１２及びシリコン酸化膜６を除去する。
【００３４】
このように、シリコン酸化膜６の上に耐高温の別材料となるカーボン層１２を形成することで、熱処理中にシリコン酸化膜６が昇華することを防止することができる。このため、雰囲気圧力やシリコン酸化膜６の膜厚によらず、上記各実施形態と同様の効果を得ることができる。
【００３５】
なお、ここでは耐高温の別材料としてカーボン層１２を用いているが、ＳｉＣを用いても良い。このようにＳｉＣを用いれば、高温に耐え、かつｎ+型基板１等と同材料であることから、ＳｉＣにて半導体装置を製造する場合の工程に追加することが用意である。また、ＳｉＣを用いる場合、熱処理中にＳｉＣが形成されるような条件とすることも可能であるため、このようにすることで熱処理とＳｉＣ形成を同時に行うことができ、製造工程の削減を図ることも可能となる。
【００３６】
実験により、温度１６００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入して雰囲気圧力を０．９５×１０5Ｐａと、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配置した条件で活性化のための熱処理を行い、表面荒れについて観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には表面荒れ量Ｒａが３．０ｎｍであったのに対し、キャップ層を設けた場合には表面荒れ量Ｒａが０．２ｎｍとなっており、表面荒れ量が１／１０程度に低減されていた。このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面荒れを抑制することができることが分かる。
【００３７】
また、１７００℃、時間３０ｍｉｎ、雰囲気ガスとしてＡｒを導入し、雰囲気圧力を０．９５×１０5Ｐａとして、シリコン酸化膜６の膜厚を４μｍにすると共にシリコン酸化膜６の上にＳｉＣを配した条件で活性化のための熱処理を行い、表面組成異常について観察を行った。その結果、シリコン酸化膜６によるキャップ層を設けていない場合には図７に示すように炭素過剰の組成異常が表面から約１０ｎｍまで形成されていたのに対し、キャップ層を２μｍ設けた場合には図６に示すように表面の組成異常が発生していなかった。
【００３８】
このように、実験結果からもシリコン酸化膜６をキャップ層として用いることで、十分に表面組成異常を抑制することができると分かる。
【００３９】
（他の実施形態）
上記第１実施形態では、雰囲気圧力に応じてシリコン酸化膜６の膜厚を調整することで、熱処理期間中にシリコン酸化膜６が残存するようにしているが、シリコン酸化膜６が昇華し難い条件とするようにしても良い。
【００４０】
例えば、キャップ層となるシリコン酸化膜６に対してシリコン酸化膜を有する基板を向かい合わせて配置し、この状態で活性化を行うようにすることで、シリコン酸化膜６の昇華を抑制することが可能である。
【００４１】
また、熱処理中の炉内の雰囲気圧力を１〜１０気圧程度となるように制御することによっても可能であり、活性化時の雰囲気をシランもしくはジシランを含むシリコン化合物雰囲気とすることによっても可能である。さらに、活性化時の雰囲気をシリコン酸化膜が生成される雰囲気とすること、例えば、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気としたり、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される周知の雰囲気とすることによっても可能である。
【００４２】
なお、上記各実施形態では、半導体装置としてラテラル型のＭＯＳトランジスタを例に挙げて説明しているが、この他の半導体装置、例えばプレーナ型の縦型パワーＭＯＳＦＥＴ、トレンチゲート型の縦型パワーＭＯＳＦＥＴ等に関しても本発明を適用することが可能である。また、上記各実施形態ではｐ型の不純物層（ソース領域４及びドレイン領域５）に関する活性化熱処理について説明しているが、勿論、ｎ型の不純物層の活性化熱処理に適用しても良い。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図３】本発明の第２実施形態における半導体装置の製造工程を示す図である。
【図４】本発明の第３実施形態における半導体装置の製造工程を示す図である。
【図５】本発明の第４実施形態における半導体装置の製造工程を示す図である。
【図６】キャップ層を用いた活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【図７】キャップ層を用いなかった活性化熱処理後のＳｉＣ表面深さ方向ＡＥＳ分析を示す図である。
【符号の説明】
１…ｎ+型基板、２…ｎ-型エピ層、３…マスク材、４…ソース領域、
５…ドレイン領域、６…シリコン酸化膜、７…ゲート酸化膜、８…ゲート電極、
９…層間絶縁膜、１０…ソース電極、１１…ドレイン電極、１２…カーボン層。
Claims (12)
- 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層に対してシリコン酸化膜を有する基板を向かい合わせた状態で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 前記不純物層形成工程では、前記活性化時における雰囲気ガスとして不活性ガスを用いると共に、雰囲気圧力を１〜１０気圧にすることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
- 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにシランもしくはジシランを含むシリコン化合物雰囲気で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるようにシリコン酸化膜が生成される雰囲気で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 前記シリコン酸化膜が生成される雰囲気として、シランとＯ2、シランとＮ2Ｏ、シランとＣＯ2とＨ2、ＳｉＨ2Ｃｌ2とＮ2Ｏのいずれかの雰囲気、又は、ＢＰＳＧ、ＢＳＧ、ＰＳＧ、ＡｓＳＧのいずれかが生成される雰囲気とすることを特徴とする請求項４に記載の炭化珪素半導体装置の製造方法。
- 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層の表面に耐高温の別材料（１２）を形成することでダブルキャップ構造とした状態で前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 前記耐高温の別材料としてカーボンを用いることを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
- 前記耐高温の別材料として炭化珪素を用いることを特徴とする請求項７に記載の炭化珪素半導体装置の製造方法。
- 炭化珪素半導体（２）にイオン注入を行ったのち、熱処理を施すことで前記注入されたイオンを活性化させ、不純物層（４、５）を形成する不純物層形成工程を含んだ炭化珪素半導体装置の製造方法において、
前記不純物層形成工程では、前記炭化珪素半導体にシリコン酸化膜からなるキャップ層（６）を配置したのち、該キャップ層によって前記不純物層の表面を覆った状態で、かつ前記キャップ層を構成するシリコン酸化膜が昇華し難い状態となるように前記キャップ層の表面に耐高温の炭化珪素を生成させながら前記活性化を行うことを特徴とする炭化珪素半導体装置の製造方法。 - 前記不純物層形成工程では、前記活性化時の雰囲気圧力に応じて前記キャップ層の膜厚を調整し、前記キャップ層が前記熱処理期間中に残存する厚みとすることを特徴とする請求項１乃至９のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記不純物層形成工程では、前記炭化珪素半導体の表面に前記キャップ層を配置したのち、前記キャップ層をスルーさせたイオン注入を行うことで前記不純物を前記炭化珪素半導体に注入することを特徴とする請求項１乃至１０のいずれか１つに記載の炭化珪素半導体装置の製造方法。
- 前記不純物層形成工程では、前記熱処理をランプアニール装置によって行うことを特徴とする請求項１乃至１１のいずれか１つに記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120165A JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120165A JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002314071A JP2002314071A (ja) | 2002-10-25 |
| JP4961633B2 true JP4961633B2 (ja) | 2012-06-27 |
Family
ID=18970257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001120165A Expired - Fee Related JP4961633B2 (ja) | 2001-04-18 | 2001-04-18 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4961633B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060125700A (ko) | 2004-02-06 | 2006-12-06 | 마츠시타 덴끼 산교 가부시키가이샤 | 탄화규소 반도체소자 및 그 제조방법 |
| JP4708722B2 (ja) * | 2004-03-25 | 2011-06-22 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| EP2400532A3 (en) * | 2005-06-20 | 2012-03-28 | Nippon Telegraph And Telephone Corporation | Diamond semiconductor element and process for producing the same |
| JP5037165B2 (ja) * | 2007-02-22 | 2012-09-26 | 三菱電機株式会社 | 半導体装置の製造方法 |
| CN101542688B (zh) | 2007-03-29 | 2011-03-30 | 松下电器产业株式会社 | 碳化硅半导体元件的制造方法 |
| JP5621185B2 (ja) * | 2008-06-02 | 2014-11-05 | 日産自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2010034481A (ja) * | 2008-07-31 | 2010-02-12 | Sumitomo Electric Ind Ltd | 半導体装置の製造方法および半導体装置 |
| JP2010135552A (ja) * | 2008-12-04 | 2010-06-17 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| JP5991629B2 (ja) * | 2009-07-21 | 2016-09-14 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5659882B2 (ja) | 2011-03-09 | 2015-01-28 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| JP6376729B2 (ja) * | 2013-05-21 | 2018-08-22 | ローム株式会社 | 半導体装置の製造方法 |
| JP6614083B2 (ja) * | 2016-09-26 | 2019-12-04 | 豊田合成株式会社 | 窒化物半導体素子の製造方法 |
| CN109979829A (zh) * | 2017-12-27 | 2019-07-05 | 无锡华润微电子有限公司 | 碳化硅激活退火方法 |
| JP7458217B2 (ja) * | 2020-03-19 | 2024-03-29 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 |
| CN113178384B (zh) * | 2021-06-30 | 2022-03-18 | 绍兴中芯集成电路制造股份有限公司 | SiC基欧姆接触结构及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551155A (en) * | 1978-06-19 | 1980-01-07 | Mitsubishi Electric Corp | Method of fabricating semiconductor device |
| JP3146694B2 (ja) * | 1992-11-12 | 2001-03-19 | 富士電機株式会社 | 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法 |
| JP3567937B2 (ja) * | 1992-12-26 | 2004-09-22 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| JPH0786199A (ja) * | 1993-09-16 | 1995-03-31 | Fuji Electric Co Ltd | 炭化けい素半導体装置の製造方法 |
| JP3721588B2 (ja) * | 1994-10-04 | 2005-11-30 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3580052B2 (ja) * | 1996-10-17 | 2004-10-20 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP3944970B2 (ja) * | 1997-10-27 | 2007-07-18 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3661409B2 (ja) * | 1998-05-29 | 2005-06-15 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
| JP3956487B2 (ja) * | 1998-06-22 | 2007-08-08 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3760688B2 (ja) * | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| JP2002016013A (ja) * | 2000-06-27 | 2002-01-18 | Nissan Motor Co Ltd | 炭化珪素半導体装置の製造方法 |
-
2001
- 2001-04-18 JP JP2001120165A patent/JP4961633B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002314071A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4961633B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4600438B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
| US7718519B2 (en) | Method for manufacturing silicon carbide semiconductor element | |
| US8697555B2 (en) | Method of producing semiconductor device and semiconductor device | |
| US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4483900B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPS62177909A (ja) | 半導体装置の製造方法 | |
| JP2005353771A (ja) | ＳｉＣ半導体装置の製造方法 | |
| WO2012120731A1 (ja) | 半導体装置の製造方法 | |
| JP5057903B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3972450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3956487B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP3963154B2 (ja) | 炭化珪素ショットキーバリアダイオードの製造方法 | |
| JP2009272328A (ja) | 炭化珪素半導体素子の製造方法および製造装置 | |
| JP3944970B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP4100070B2 (ja) | 半導体装置の製造方法 | |
| JP3539417B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR950027916A (ko) | 반도체장치의 제조방법 | |
| JP6686581B2 (ja) | 炭化珪素半導体素子および炭化珪素半導体素子の製造方法 | |
| JP4792645B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2021161509A1 (ja) | 窒化物半導体装置の製造方法 | |
| JP7550656B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6853621B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| KR100446954B1 (ko) | 탄화규소 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070601 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081001 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111007 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150406 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |