JP4023312B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP4023312B2 JP4023312B2 JP2002373140A JP2002373140A JP4023312B2 JP 4023312 B2 JP4023312 B2 JP 4023312B2 JP 2002373140 A JP2002373140 A JP 2002373140A JP 2002373140 A JP2002373140 A JP 2002373140A JP 4023312 B2 JP4023312 B2 JP 4023312B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- lower electrode
- field emission
- electron source
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図５や図６に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図５に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図５に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図５に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図６に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図５に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図６に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図６中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図５および図６参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００８】
ところで、図６に示す構成の電界放射型電子源１０”を製造する場合には、例えば、絶縁性基板１１の一表面上に下部電極１２をスパッタ法などにより形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し（図７（ａ）参照）、その後、多結晶シリコン層３を所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層４’を形成し（図７（ｂ）参照）、多孔質多結晶シリコン層４’を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成し（図７（ｃ）参照）、続いて、強電界ドリフト層６上に表面電極７を蒸着法などによって形成している（図７（ｄ）参照）。
【０００９】
また、図６に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１０】
図８に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１１】
図８に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数の多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６と、強電界ドリフト層６および分離層１６の上で強電界ドリフト層６および分離層１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、図８に示す電界放射型電子源１０では、強電界ドリフト層６と多結晶シリコン層３と分離層１６とで電子通過部５を構成しており、図９に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、強電界ドリフト層６と下部電極１２との間に多結晶シリコン層３を介在させずに強電界ドリフト層６と分離層１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
図８に示す構成の電界放射型電子源１０は、絶縁性基板１１の一表面上に複数の下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面にプラズマＣＶＤ法や減圧ＣＶＤ法などによって４００℃以上（例えば、４００℃〜６００℃）の基板温度でノンドープの多結晶シリコン層３を成膜し、その後、多結晶シリコン層３のうち下部電極１２に重なる部分をフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成している。ここに、強電界ドリフト層６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。
【００１４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００１５】
【発明が解決しようとする課題】
ところで、図８に示した構成の電界放射型電子源１０では、絶縁性基板１１の上記一表面側にパターニングされた下部電極１２を形成した後で図１０（ａ）に示すように絶縁性基板１１の上記一表面側の全面に多結晶シリコン層３を堆積させて、図１０（ｂ）に示すように多結晶シリコン層３のうち下部電極１２に重ならない部分の表面を覆い下部電極１２に重なる部分の表面が露出するように開孔されたマスク層１３’を形成してから、マスク層１３’をマスクとして多結晶シリコン層３のうち下部電極１２に重なる部分を陽極酸化することによって多孔質化し、さらに酸化することによって強電界ドリフト層６を形成しているものである。ここにおいて、本願発明者らは強電界ドリフト層６の厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確かめている。
【００１６】
しかしながら、図８に示した構成の電界放射型電子源１０では、その製造にあたって下部電極１２の厚さにもよるが多結晶シリコン層３の膜厚が比較的薄い場合（例えば、多結晶シリコン層３の膜厚が１．５μｍ程度の場合）に図１０（ａ）のように多結晶シリコン層３の表面が平坦化されずに段差部３ａが形成され、多結晶シリコン層３における段差部３ａのところで深さ方向へ走るクラック３ｂが発生してしまうので、陽極酸化時に電解液が多結晶シリコン層３のうちマスク層１３’により覆われていない表面からクラック３ｂを通って浸入し下部電極１２に到達する恐れがあった。このため、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されてしまい、下部電極１２が断線したり多結晶シリコン層３が剥離してしまうことがあるので、歩留まりが低くなるとともに信頼性が低くなるという問題があった。
【００１７】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて製造時の歩留まりを向上でき且つ信頼性を向上できる電界放射型電子源の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板と、絶縁性基板の一表面上でパターニングされた下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した多結晶半導体層のうち下部電極に重なる部分をナノ結晶化することにより形成された電界放射型電子源の製造方法であって、前記電子通過部の形成にあたっては、前記一表面側において下部電極がパターニングされた絶縁性基板の前記一表面側に多結晶半導体層を成膜する成膜工程と、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うようにマスク層を形成するマスク層形成工程と、多結晶半導体層のうち下部電極に重なる部分を電解液を用いナノ結晶化することで半導体微結晶を形成するナノ結晶化工程と、半導体微結晶の表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とし、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うように形成したマスク層を用いているので、多結晶半導体層の段差部に深さ方向へ走るクラックが形成されていてもナノ結晶化工程において電解液が多結晶半導体層の段差部に形成されたクラックを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、絶縁性基板および下部電極の材料の選択肢が多くなるという利点がある。
【００１９】
請求項２の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料が窒化シリコンであるので、前記マスク層の前記電解液に対する耐性を高めることができる。
【００２０】
請求項３の発明は、請求項１の発明において、前記マスク層の材料がフォトレジストであるので、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができる。
【００２１】
請求項４の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料がゴム系のフォトレジストであるので、前記マスク層の前記電解液に対する耐性を高めることができ、また、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができる。
【００２２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記マスク層形成工程の前に前記多結晶半導体層の表面の自然酸化膜を除去する酸化膜除去工程を備えるので、前記ナノ結晶化工程で用いる前記電解液が前記多結晶半導体層と前記マスク層との間に介在する自然酸化膜を溶かして前記多結晶半導体層において前記マスク層に重なる部分に浸入するのを防止することができ、歩留まりをより向上できる。
【００２３】
【発明の実施の形態】
（実施形態１）
本実施形態における電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図３に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７と、絶縁性基板１１の上記一表面側に設けられた電子通過部５とを備えている。ここにおいて、電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋めるノンドープの多結晶シリコン層よりなる分離層１６とで構成されている。
【００２４】
下部電極１２は金属材料からなる単層（例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の金属薄膜をパターニングすることにより構成してもよいし、多層（例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜をパターニングすることにより構成してもよい。なお、本実施形態では、下部電極１２を絶縁性基板１１上に形成したチタン薄膜とチタン薄膜上に形成したタングステン薄膜との積層膜により構成している。また、本実施形態では、下部電極１２の膜厚を３０００Å程度に設定してあり、上記チタン薄膜の膜厚を５００Å、上記タングステン薄膜の膜厚を２５００Åに設定してある。
【００２５】
また、表面電極７の材料には仕事関数の小さな材料（例えば、金）が採用されているが、表面電極７の材料は金に限定されるものではなく、また、表面電極７は単層構造に限らず、多層構造としてもよい。表面電極７の厚さは強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、１０〜１５ｎｍ程度に設定すればよい。なお、各下部電極１２および各表面電極７はそれぞれ短冊状に形成されており、絶縁性基板１１の厚み方向において表面電極７の一部が下部電極１２と対向している。また、各下部電極１２の長手方向の両端部上にはパッド２８が形成され、各表面電極７の長手方向の両端部上にはパッド２７が形成されている。
【００２６】
本実施形態における電界放射型電子源１０は、図８に示した従来構成と同様に、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。したがって、表面電極７は必ずしも短冊状に形成する必要はなく、電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００２７】
強電界ドリフト層６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図４に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００２８】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図４中の矢印の向き（図４における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２９】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００３０】
まず、下部電極１２を形成するために所定厚さ（例えば、０．７ｍｍ）の絶縁性基板１１の上記一表面上に例えば膜厚が５００Åのチタン薄膜と膜厚が２５００Åのタングステン薄膜との積層膜からなる金属薄膜を例えばスパッタ法によって形成した後、金属薄膜上にフォトレジスト層を塗布形成し、金属薄膜のうち下部電極１２となる部分を残すためにフォトレジスト層をフォトリソグラフィ技術を利用してパターニングしてから、フォトレジスト層をエッチングマスクとして金属薄膜を例えば反応性イオンエッチング法によってパターニングすることでそれぞれ金属薄膜の一部からなる複数の下部電極１２を形成し、続いて、フォトレジスト層を除去してから、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって成膜することにより、図１（ａ）に示す構造が得られる。なお、本実施形態では、多結晶シリコン層３が絶縁性基板１１の上記一表面側に成膜した多結晶半導体層を構成しており、多結晶シリコン層３を成膜する工程が成膜工程となる。
【００３１】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行う前に、多結晶シリコン層３の表面のうち下部電極１２に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部３ａを覆うようにマスク層１３を形成するマスク層形成工程を行うことにより、図１（ｂ）に示す構造が得られる。ここにおいて、マスク層１３の材料としては、ナノ結晶化プロセスで用いる電解液に対して耐性の優れた材料を採用することが好ましく、例えば、窒化シリコンやフォトレジストを採用すればよい。マスク層１３の材料として窒化シリコンを採用する場合には、例えばマスク層１３の形成予定領域が開孔されたレジスト層を形成してからプラズマＣＶＤ法によって窒化シリコン膜を堆積させ、リフトオフを行うことでパターニングされた窒化シリコン膜からなるマスク層１３を形成することができる。また、マスク層１３の材料としてフォトレジストを採用する場合には、スピンコーティングにより多結晶シリコン層３上にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるマスク層１３を形成することができる。ここで、マスク層１３の材料としてフォトレジストを採用する場合、ゴム系のフォトレジストを採用することで電解液に対する耐性を高めることができる。マスク層１３の材料として、ゴム系のフォトレジストを採用する場合、例えば、多結晶シリコン層３を上記一表面側に形成した絶縁性基板１１をスピンコータにセットし、多結晶シリコン層３表面に濃度が０．１Ｐａ・ｓのＯＭＲ８３（東京応化工業株式会社製のフォトレジストの商品名）を滴下した後、毎分１０００回転の回転速度で３０秒間回転させることで膜厚が約４μｍのレジスト層を形成し、マスク層１３の形成予定領域以外の部分に紫外線を照射して現像を行うことによりマスク層１３を形成すればよい。なお、マスク層１３を構成するレジスト層の膜厚は２μｍ以上であることが望ましい。
【００３２】
マスク層１３を形成した後、上述のナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図４参照）と多数のシリコン微結晶６３（図４参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）４を強電界ドリフト層６の形成予定部位に形成することにより、図１（ｃ）に示す構造が得られる。ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において多結晶シリコン層３に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層４を多結晶シリコン層３において下部電極１２に重なる部位に形成する。ここにおいて、本実施形態では、マスク層１３が多結晶シリコン層３の段差部３ａを覆うように形成されているので、多結晶シリコン層３の段差部３ａのところで深さ方向に走るクラック３ｂを通して電解液が浸入するのを防止することができ、下部電極１２や絶縁性基板１１が腐食されるのを防止することができる。なお、ナノ結晶化プロセスでは、多結晶シリコン層３の露出表面およびマスク層１３の表面以外の部分が電解液に触れないように絶縁性基板１１をセットできるようにした処理槽を利用することが好ましい。
【００３３】
ナノ結晶化プロセスが終了した後に、上述の酸化プロセスを行うことで第１の複合ナノ結晶層４を電気化学的に酸化することによって、図４のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）からなる強電界ドリフト層６を多結晶シリコン層３において下部電極１２に重なる部位に形成し、マスク層１３を除去してから、例えば蒸着法などによって金薄膜からなる表面電極７を形成することにより、図１（ｄ）に示す構造の電界放射型電子源１０が得られる。なお、上述のマスク層１３としてフォトレジストを採用していた場合には、マスク層１３を発煙硝酸などによって容易に除去することができる。
【００３４】
酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において第１の複合ナノ結晶層４に白金電極よりなる陰極を対向配置して、下部電極１２を陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層４を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなる強電界ドリフト層６を形成するようになっている。ここにおいて、多結晶シリコン層３のうち隣り合う強電界ドリフト層６の間を埋める部分が上述の分離層１６となる。本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており、酸化プロセスが絶縁膜形成工程となる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層４においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、強電界ドリフト層６においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層４は多孔質多結晶シリコン層４’（図７参照）と同じ構成とみなすことができる。
【００３５】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層たる多結晶シリコン層３の表面のうち下部電極１２に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部３ａを覆うように形成したマスク層１３を用いていることにより、多結晶シリコン層３の段差部３ａに深さ方向へ走るクラック３ｂが形成されていてもナノ結晶化工程において電解液が多結晶シリコン層３の段差部３ａに形成されたクラック３ｂを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２や絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１および下部電極１２の材料の選択肢が多くなるという利点がある。
【００３６】
ここにおいて、マスク層１３の材料としてフォトレジストを採用すれば、マスク層１３のパターニングが容易になるとともに、ナノ結晶化工程の後でマスク層１３を容易に除去することができ、マスク層１３の材料としてゴム系のフォトレジストを採用すれば、マスク層１３の電解液に対する耐性を高めることができる。
【００３７】
ところで、上述のマスク層形成工程を行う際に図２に示すように多結晶シリコン層３の表面に自然酸化膜１８が形成されたままマスク層１３を形成すると、ナノ結晶化工程の際に電解液が多結晶シリコン層３とマスク層１３との間に介在する自然酸化膜１８を溶かして多結晶シリコン層３においてマスク層１３に重なる部分に浸入し、クラック３ｂを通って下部電極１２を腐食させる恐れがある。そこで、マスク層形成工程の前には、多結晶シリコン層３の表面の自然酸化膜１８を除去する酸化膜除去工程を行うことが好ましい。ここに、マスク層形成工程の直前に酸化膜除去工程を行うことにより、ナノ結晶化工程で用いる電解液が多結晶シリコン層３とマスク層１３との間に介在する自然酸化膜１８を溶かして多結晶シリコン層３においてマスク層１３に重なる部分に浸入するのを防止することができ、歩留まりをより向上できる。酸化膜除去工程では、フッ化水素水溶液を用いればよいが、濃度が薄過ぎると自然酸化膜１８の除去に時間がかかりすぎてスループットが低下し、濃度が濃過ぎると自然酸化膜１８の除去中にクラック３ｂを通して浸入したフッ化水素水溶液によって下部電極１２が腐食される恐れがあるので、濃度が０．５〜２０％のフッ化水素水溶液を用いるのが望ましい。
【００３８】
なお、本実施形態では、多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層の代わりに他の多結晶半導体層を採用してもよい。また、絶縁膜形成工程としては、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図４にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。すなわち、酸化プロセスを採用した場合にはシリコン酸化膜６４が半導体微結晶たるシリコン微結晶６３の表面に形成された絶縁膜を構成しているが、窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン窒化膜が絶縁膜を構成し、酸窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン酸窒化膜が絶縁膜を構成する。また、本実施形態における酸化プロセスでは電気化学的な酸化方法を採用しているが、絶縁性基板１１として耐熱温度が高い基板を採用している場合には酸化プロセスとして急速加熱法を採用して急速熱酸化（ＲＴＯ）を行うようにしてもよい。
【００３９】
【発明の効果】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面上でパターニングされた下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した多結晶半導体層のうち下部電極に重なる部分をナノ結晶化することにより形成された電界放射型電子源の製造方法であって、前記電子通過部の形成にあたっては、前記一表面側において下部電極がパターニングされた絶縁性基板の前記一表面側に多結晶半導体層を成膜する成膜工程と、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うようにマスク層を形成するマスク層形成工程と、多結晶半導体層のうち下部電極に重なる部分を電解液を用いナノ結晶化することで半導体微結晶を形成するナノ結晶化工程と、半導体微結晶の表面に絶縁膜を形成する絶縁膜形成工程とを備えるので、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うように形成したマスク層を用いていることにより、多結晶半導体層の段差部に深さ方向へ走るクラックが形成されていてもナノ結晶化工程において電解液が多結晶半導体層の段差部に形成されたクラックを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できるという効果がある。また、ナノ結晶化工程において下部電極や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、絶縁性基板および下部電極の材料の選択肢が多くなるという利点がある。
【００４０】
請求項２の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料が窒化シリコンであるので、前記マスク層の前記電解液に対する耐性を高めることができるという効果がある。
【００４１】
請求項３の発明は、請求項１の発明において、前記マスク層の材料がフォトレジストであるので、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができるという効果がある。
【００４２】
請求項４の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料がゴム系のフォトレジストであるので、前記マスク層の前記電解液に対する耐性を高めることができるという効果があり、また、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができるという効果がある。
【００４３】
請求項５の発明は、請求項１ないし請求項４の発明において、前記マスク層形成工程の前に前記多結晶半導体層の表面の自然酸化膜を除去する酸化膜除去工程を備えるので、前記ナノ結晶化工程で用いる前記電解液が前記多結晶半導体層と前記マスク層との間に介在する自然酸化膜を溶かして前記多結晶半導体層において前記マスク層に重なる部分に浸入するのを防止することができ、歩留まりをより向上できるという効果がある。
【図面の簡単な説明】
【図１】実施形態における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図３】同上における電界放射型電子源の一部破断した概略斜視図である。
【図４】同上の要部概略構成図である。
【図５】従来例を示す電界放射型電子源の動作説明図である。
【図６】他の従来例を示す電界放射型電子源の動作説明図である。
【図７】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図８】同上を応用したディスプレイの概略構成図である。
【図９】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【図１０】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
３ 多結晶シリコン層
３ａ 段差部
３ｂ クラック
４ 複合ナノ結晶層
５ 電子通過部
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１３ マスク層
１６ 分離層
５１ グレイン
５２ シリコン酸化膜
６３ シリコン微結晶
６４ シリコン酸化膜
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図５や図６に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図５に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図５に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図５中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図５に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図６に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図５に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図６に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖpsを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図６中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図５および図６参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖpsが大きいほどエミッション電流Ｉeが大きくなる。
【０００８】
ところで、図６に示す構成の電界放射型電子源１０”を製造する場合には、例えば、絶縁性基板１１の一表面上に下部電極１２をスパッタ法などにより形成した後、絶縁性基板１１の一表面側の全面にプラズマＣＶＤ法などによって４００℃以上の基板温度でノンドープの多結晶シリコン層３を形成し（図７（ａ）参照）、その後、多結晶シリコン層３を所定深さまで陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層４’を形成し（図７（ｂ）参照）、多孔質多結晶シリコン層４’を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成し（図７（ｃ）参照）、続いて、強電界ドリフト層６上に表面電極７を蒸着法などによって形成している（図７（ｄ）参照）。
【０００９】
また、図６に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図８に示す構成を採用すればよい。
【００１０】
図８に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１１】
図８に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数の多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋める多結晶シリコン層よりなる分離層１６と、強電界ドリフト層６および分離層１６の上で強電界ドリフト層６および分離層１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、図８に示す電界放射型電子源１０では、強電界ドリフト層６と多結晶シリコン層３と分離層１６とで電子通過部５を構成しており、図９に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、強電界ドリフト層６と下部電極１２との間に多結晶シリコン層３を介在させずに強電界ドリフト層６と分離層１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
図８に示す構成の電界放射型電子源１０は、絶縁性基板１１の一表面上に複数の下部電極１２を形成した後、絶縁性基板１１の上記一表面側の全面にプラズマＣＶＤ法や減圧ＣＶＤ法などによって４００℃以上（例えば、４００℃〜６００℃）の基板温度でノンドープの多結晶シリコン層３を成膜し、その後、多結晶シリコン層３のうち下部電極１２に重なる部分をフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することで強電界ドリフト層６を形成している。ここに、強電界ドリフト層６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。
【００１４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００１５】
【発明が解決しようとする課題】
ところで、図８に示した構成の電界放射型電子源１０では、絶縁性基板１１の上記一表面側にパターニングされた下部電極１２を形成した後で図１０（ａ）に示すように絶縁性基板１１の上記一表面側の全面に多結晶シリコン層３を堆積させて、図１０（ｂ）に示すように多結晶シリコン層３のうち下部電極１２に重ならない部分の表面を覆い下部電極１２に重なる部分の表面が露出するように開孔されたマスク層１３’を形成してから、マスク層１３’をマスクとして多結晶シリコン層３のうち下部電極１２に重なる部分を陽極酸化することによって多孔質化し、さらに酸化することによって強電界ドリフト層６を形成しているものである。ここにおいて、本願発明者らは強電界ドリフト層６の厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確かめている。
【００１６】
しかしながら、図８に示した構成の電界放射型電子源１０では、その製造にあたって下部電極１２の厚さにもよるが多結晶シリコン層３の膜厚が比較的薄い場合（例えば、多結晶シリコン層３の膜厚が１．５μｍ程度の場合）に図１０（ａ）のように多結晶シリコン層３の表面が平坦化されずに段差部３ａが形成され、多結晶シリコン層３における段差部３ａのところで深さ方向へ走るクラック３ｂが発生してしまうので、陽極酸化時に電解液が多結晶シリコン層３のうちマスク層１３’により覆われていない表面からクラック３ｂを通って浸入し下部電極１２に到達する恐れがあった。このため、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されてしまい、下部電極１２が断線したり多結晶シリコン層３が剥離してしまうことがあるので、歩留まりが低くなるとともに信頼性が低くなるという問題があった。
【００１７】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて製造時の歩留まりを向上でき且つ信頼性を向上できる電界放射型電子源の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板と、絶縁性基板の一表面上でパターニングされた下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した多結晶半導体層のうち下部電極に重なる部分をナノ結晶化することにより形成された電界放射型電子源の製造方法であって、前記電子通過部の形成にあたっては、前記一表面側において下部電極がパターニングされた絶縁性基板の前記一表面側に多結晶半導体層を成膜する成膜工程と、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うようにマスク層を形成するマスク層形成工程と、多結晶半導体層のうち下部電極に重なる部分を電解液を用いナノ結晶化することで半導体微結晶を形成するナノ結晶化工程と、半導体微結晶の表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とし、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うように形成したマスク層を用いているので、多結晶半導体層の段差部に深さ方向へ走るクラックが形成されていてもナノ結晶化工程において電解液が多結晶半導体層の段差部に形成されたクラックを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、絶縁性基板および下部電極の材料の選択肢が多くなるという利点がある。
【００１９】
請求項２の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料が窒化シリコンであるので、前記マスク層の前記電解液に対する耐性を高めることができる。
【００２０】
請求項３の発明は、請求項１の発明において、前記マスク層の材料がフォトレジストであるので、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができる。
【００２１】
請求項４の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料がゴム系のフォトレジストであるので、前記マスク層の前記電解液に対する耐性を高めることができ、また、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができる。
【００２２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記マスク層形成工程の前に前記多結晶半導体層の表面の自然酸化膜を除去する酸化膜除去工程を備えるので、前記ナノ結晶化工程で用いる前記電解液が前記多結晶半導体層と前記マスク層との間に介在する自然酸化膜を溶かして前記多結晶半導体層において前記マスク層に重なる部分に浸入するのを防止することができ、歩留まりをより向上できる。
【００２３】
【発明の実施の形態】
（実施形態１）
本実施形態における電界放射型電子源１０の基本構成は図８に示した従来構成と略同じであって、図３に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、絶縁性基板１１の上記一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７と、絶縁性基板１１の上記一表面側に設けられた電子通過部５とを備えている。ここにおいて、電子通過部５は、各下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複数の強電界ドリフト層６と、隣り合う強電界ドリフト層６間および隣り合う多結晶シリコン層３間を埋めるノンドープの多結晶シリコン層よりなる分離層１６とで構成されている。
【００２４】
下部電極１２は金属材料からなる単層（例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の金属薄膜をパターニングすることにより構成してもよいし、多層（例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜をパターニングすることにより構成してもよい。なお、本実施形態では、下部電極１２を絶縁性基板１１上に形成したチタン薄膜とチタン薄膜上に形成したタングステン薄膜との積層膜により構成している。また、本実施形態では、下部電極１２の膜厚を３０００Å程度に設定してあり、上記チタン薄膜の膜厚を５００Å、上記タングステン薄膜の膜厚を２５００Åに設定してある。
【００２５】
また、表面電極７の材料には仕事関数の小さな材料（例えば、金）が採用されているが、表面電極７の材料は金に限定されるものではなく、また、表面電極７は単層構造に限らず、多層構造としてもよい。表面電極７の厚さは強電界ドリフト層６を通ってきた電子がトンネルできる厚さであればよく、１０〜１５ｎｍ程度に設定すればよい。なお、各下部電極１２および各表面電極７はそれぞれ短冊状に形成されており、絶縁性基板１１の厚み方向において表面電極７の一部が下部電極１２と対向している。また、各下部電極１２の長手方向の両端部上にはパッド２８が形成され、各表面電極７の長手方向の両端部上にはパッド２７が形成されている。
【００２６】
本実施形態における電界放射型電子源１０は、図８に示した従来構成と同様に、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位に強電界ドリフト層６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、強電界ドリフト層６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上の強電界ドリフト層６と、強電界ドリフト層６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。したがって、表面電極７は必ずしも短冊状に形成する必要はなく、電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００２７】
強電界ドリフト層６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図４に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜である多数のシリコン酸化膜（絶縁膜）６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００２８】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖpsを印加することにより、下部電極１２から強電界ドリフト層６へ電子ｅ−が注入される。一方、強電界ドリフト層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、強電界ドリフト層６におけるグレイン５１の間の領域を表面に向かって図４中の矢印の向き（図４における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、強電界ドリフト層６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、強電界ドリフト層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２９】
以下、本実施形態の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００３０】
まず、下部電極１２を形成するために所定厚さ（例えば、０．７ｍｍ）の絶縁性基板１１の上記一表面上に例えば膜厚が５００Åのチタン薄膜と膜厚が２５００Åのタングステン薄膜との積層膜からなる金属薄膜を例えばスパッタ法によって形成した後、金属薄膜上にフォトレジスト層を塗布形成し、金属薄膜のうち下部電極１２となる部分を残すためにフォトレジスト層をフォトリソグラフィ技術を利用してパターニングしてから、フォトレジスト層をエッチングマスクとして金属薄膜を例えば反応性イオンエッチング法によってパターニングすることでそれぞれ金属薄膜の一部からなる複数の下部電極１２を形成し、続いて、フォトレジスト層を除去してから、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって成膜することにより、図１（ａ）に示す構造が得られる。なお、本実施形態では、多結晶シリコン層３が絶縁性基板１１の上記一表面側に成膜した多結晶半導体層を構成しており、多結晶シリコン層３を成膜する工程が成膜工程となる。
【００３１】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行う前に、多結晶シリコン層３の表面のうち下部電極１２に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部３ａを覆うようにマスク層１３を形成するマスク層形成工程を行うことにより、図１（ｂ）に示す構造が得られる。ここにおいて、マスク層１３の材料としては、ナノ結晶化プロセスで用いる電解液に対して耐性の優れた材料を採用することが好ましく、例えば、窒化シリコンやフォトレジストを採用すればよい。マスク層１３の材料として窒化シリコンを採用する場合には、例えばマスク層１３の形成予定領域が開孔されたレジスト層を形成してからプラズマＣＶＤ法によって窒化シリコン膜を堆積させ、リフトオフを行うことでパターニングされた窒化シリコン膜からなるマスク層１３を形成することができる。また、マスク層１３の材料としてフォトレジストを採用する場合には、スピンコーティングにより多結晶シリコン層３上にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるマスク層１３を形成することができる。ここで、マスク層１３の材料としてフォトレジストを採用する場合、ゴム系のフォトレジストを採用することで電解液に対する耐性を高めることができる。マスク層１３の材料として、ゴム系のフォトレジストを採用する場合、例えば、多結晶シリコン層３を上記一表面側に形成した絶縁性基板１１をスピンコータにセットし、多結晶シリコン層３表面に濃度が０．１Ｐａ・ｓのＯＭＲ８３（東京応化工業株式会社製のフォトレジストの商品名）を滴下した後、毎分１０００回転の回転速度で３０秒間回転させることで膜厚が約４μｍのレジスト層を形成し、マスク層１３の形成予定領域以外の部分に紫外線を照射して現像を行うことによりマスク層１３を形成すればよい。なお、マスク層１３を構成するレジスト層の膜厚は２μｍ以上であることが望ましい。
【００３２】
マスク層１３を形成した後、上述のナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図４参照）と多数のシリコン微結晶６３（図４参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）４を強電界ドリフト層６の形成予定部位に形成することにより、図１（ｃ）に示す構造が得られる。ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において多結晶シリコン層３に白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により多結晶シリコン層３の主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層４を多結晶シリコン層３において下部電極１２に重なる部位に形成する。ここにおいて、本実施形態では、マスク層１３が多結晶シリコン層３の段差部３ａを覆うように形成されているので、多結晶シリコン層３の段差部３ａのところで深さ方向に走るクラック３ｂを通して電解液が浸入するのを防止することができ、下部電極１２や絶縁性基板１１が腐食されるのを防止することができる。なお、ナノ結晶化プロセスでは、多結晶シリコン層３の露出表面およびマスク層１３の表面以外の部分が電解液に触れないように絶縁性基板１１をセットできるようにした処理槽を利用することが好ましい。
【００３３】
ナノ結晶化プロセスが終了した後に、上述の酸化プロセスを行うことで第１の複合ナノ結晶層４を電気化学的に酸化することによって、図４のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）からなる強電界ドリフト層６を多結晶シリコン層３において下部電極１２に重なる部位に形成し、マスク層１３を除去してから、例えば蒸着法などによって金薄膜からなる表面電極７を形成することにより、図１（ｄ）に示す構造の電界放射型電子源１０が得られる。なお、上述のマスク層１３としてフォトレジストを採用していた場合には、マスク層１３を発煙硝酸などによって容易に除去することができる。
【００３４】
酸化プロセスでは、エチレングリコールからなる有機溶媒中に０．０４ｍｏｌ／ｌの硝酸カリウムからなる溶質を溶かした溶液よりなる電解液を用い、下部電極１２を陽極とし、電解液中において第１の複合ナノ結晶層４に白金電極よりなる陰極を対向配置して、下部電極１２を陽極とし、電源から陽極と陰極との間に定電流（例えば、電流密度が０．１ｍＡ／ｃｍ２の電流）を流し陽極と陰極との間の電圧が２０Ｖだけ上昇するまで第１の複合ナノ結晶層４を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層からなる強電界ドリフト層６を形成するようになっている。ここにおいて、多結晶シリコン層３のうち隣り合う強電界ドリフト層６の間を埋める部分が上述の分離層１６となる。本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており、酸化プロセスが絶縁膜形成工程となる。なお、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層４においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、強電界ドリフト層６においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層４は多孔質多結晶シリコン層４’（図７参照）と同じ構成とみなすことができる。
【００３５】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層たる多結晶シリコン層３の表面のうち下部電極１２に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部３ａを覆うように形成したマスク層１３を用いていることにより、多結晶シリコン層３の段差部３ａに深さ方向へ走るクラック３ｂが形成されていてもナノ結晶化工程において電解液が多結晶シリコン層３の段差部３ａに形成されたクラック３ｂを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２や絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１および下部電極１２の材料の選択肢が多くなるという利点がある。
【００３６】
ここにおいて、マスク層１３の材料としてフォトレジストを採用すれば、マスク層１３のパターニングが容易になるとともに、ナノ結晶化工程の後でマスク層１３を容易に除去することができ、マスク層１３の材料としてゴム系のフォトレジストを採用すれば、マスク層１３の電解液に対する耐性を高めることができる。
【００３７】
ところで、上述のマスク層形成工程を行う際に図２に示すように多結晶シリコン層３の表面に自然酸化膜１８が形成されたままマスク層１３を形成すると、ナノ結晶化工程の際に電解液が多結晶シリコン層３とマスク層１３との間に介在する自然酸化膜１８を溶かして多結晶シリコン層３においてマスク層１３に重なる部分に浸入し、クラック３ｂを通って下部電極１２を腐食させる恐れがある。そこで、マスク層形成工程の前には、多結晶シリコン層３の表面の自然酸化膜１８を除去する酸化膜除去工程を行うことが好ましい。ここに、マスク層形成工程の直前に酸化膜除去工程を行うことにより、ナノ結晶化工程で用いる電解液が多結晶シリコン層３とマスク層１３との間に介在する自然酸化膜１８を溶かして多結晶シリコン層３においてマスク層１３に重なる部分に浸入するのを防止することができ、歩留まりをより向上できる。酸化膜除去工程では、フッ化水素水溶液を用いればよいが、濃度が薄過ぎると自然酸化膜１８の除去に時間がかかりすぎてスループットが低下し、濃度が濃過ぎると自然酸化膜１８の除去中にクラック３ｂを通して浸入したフッ化水素水溶液によって下部電極１２が腐食される恐れがあるので、濃度が０．５〜２０％のフッ化水素水溶液を用いるのが望ましい。
【００３８】
なお、本実施形態では、多結晶シリコン層に対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことにより強電界ドリフト層６を形成しているが、多結晶シリコン層の代わりに他の多結晶半導体層を採用してもよい。また、絶縁膜形成工程としては、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図４にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。すなわち、酸化プロセスを採用した場合にはシリコン酸化膜６４が半導体微結晶たるシリコン微結晶６３の表面に形成された絶縁膜を構成しているが、窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン窒化膜が絶縁膜を構成し、酸窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン酸窒化膜が絶縁膜を構成する。また、本実施形態における酸化プロセスでは電気化学的な酸化方法を採用しているが、絶縁性基板１１として耐熱温度が高い基板を採用している場合には酸化プロセスとして急速加熱法を採用して急速熱酸化（ＲＴＯ）を行うようにしてもよい。
【００３９】
【発明の効果】
請求項１の発明は、絶縁性基板と、絶縁性基板の一表面上でパターニングされた下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した多結晶半導体層のうち下部電極に重なる部分をナノ結晶化することにより形成された電界放射型電子源の製造方法であって、前記電子通過部の形成にあたっては、前記一表面側において下部電極がパターニングされた絶縁性基板の前記一表面側に多結晶半導体層を成膜する成膜工程と、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うようにマスク層を形成するマスク層形成工程と、多結晶半導体層のうち下部電極に重なる部分を電解液を用いナノ結晶化することで半導体微結晶を形成するナノ結晶化工程と、半導体微結晶の表面に絶縁膜を形成する絶縁膜形成工程とを備えるので、ナノ結晶化工程を行う際のマスク層として、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うように形成したマスク層を用いていることにより、多結晶半導体層の段差部に深さ方向へ走るクラックが形成されていてもナノ結晶化工程において電解液が多結晶半導体層の段差部に形成されたクラックを通して浸入するのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できるという効果がある。また、ナノ結晶化工程において下部電極や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、絶縁性基板および下部電極の材料の選択肢が多くなるという利点がある。
【００４０】
請求項２の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料が窒化シリコンであるので、前記マスク層の前記電解液に対する耐性を高めることができるという効果がある。
【００４１】
請求項３の発明は、請求項１の発明において、前記マスク層の材料がフォトレジストであるので、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができるという効果がある。
【００４２】
請求項４の発明は、請求項１の発明において、前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料がゴム系のフォトレジストであるので、前記マスク層の前記電解液に対する耐性を高めることができるという効果があり、また、前記マスク層のパターニングが容易になるとともに、前記ナノ結晶化工程の後で前記マスク層を容易に除去することができるという効果がある。
【００４３】
請求項５の発明は、請求項１ないし請求項４の発明において、前記マスク層形成工程の前に前記多結晶半導体層の表面の自然酸化膜を除去する酸化膜除去工程を備えるので、前記ナノ結晶化工程で用いる前記電解液が前記多結晶半導体層と前記マスク層との間に介在する自然酸化膜を溶かして前記多結晶半導体層において前記マスク層に重なる部分に浸入するのを防止することができ、歩留まりをより向上できるという効果がある。
【図面の簡単な説明】
【図１】実施形態における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図３】同上における電界放射型電子源の一部破断した概略斜視図である。
【図４】同上の要部概略構成図である。
【図５】従来例を示す電界放射型電子源の動作説明図である。
【図６】他の従来例を示す電界放射型電子源の動作説明図である。
【図７】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図８】同上を応用したディスプレイの概略構成図である。
【図９】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【図１０】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
３ 多結晶シリコン層
３ａ 段差部
３ｂ クラック
４ 複合ナノ結晶層
５ 電子通過部
６ 強電界ドリフト層
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１３ マスク層
１６ 分離層
５１ グレイン
５２ シリコン酸化膜
６３ シリコン微結晶
６４ シリコン酸化膜
Claims (5)
- 絶縁性基板と、絶縁性基板の一表面上でパターニングされた下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、絶縁性基板の前記一表面側に設けられ下部電極と表面電極とで挟まれた部分に多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有する電子通過部とを備え、半導体微結晶が絶縁性基板の前記一表面側に成膜した多結晶半導体層のうち下部電極に重なる部分をナノ結晶化することにより形成された電界放射型電子源の製造方法であって、前記電子通過部の形成にあたっては、前記一表面側において下部電極がパターニングされた絶縁性基板の前記一表面側に多結晶半導体層を成膜する成膜工程と、多結晶半導体層の表面のうち下部電極に重ならない部分および重なる部分と重ならない部分とに跨って形成された段差部を覆い当該段差部のところで多結晶半導体層に発生したクラックを覆うようにマスク層を形成するマスク層形成工程と、多結晶半導体層のうち下部電極に重なる部分を電解液を用いナノ結晶化することで半導体微結晶を形成するナノ結晶化工程と、半導体微結晶の表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする電界放射型電子源の製造方法。
- 前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料が窒化シリコンであることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記マスク層の材料がフォトレジストであることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記多結晶半導体層が多結晶シリコン層であって、前記ナノ結晶化工程で用いる前記電解液がフッ化水素水溶液を含み、前記マスク層の材料がゴム系のフォトレジストであることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記マスク層形成工程の前に前記多結晶半導体層の表面の自然酸化膜を除去する酸化膜除去工程を備えることを特徴とする請求項１ないし請求項４のいずれかに記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373140A JP4023312B2 (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002373140A JP4023312B2 (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004206967A JP2004206967A (ja) | 2004-07-22 |
| JP4023312B2 true JP4023312B2 (ja) | 2007-12-19 |
Family
ID=32811527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002373140A Expired - Fee Related JP4023312B2 (ja) | 2002-12-24 | 2002-12-24 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023312B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5853953B2 (ja) * | 2010-08-20 | 2016-02-09 | 三菱瓦斯化学株式会社 | トランジスタの製造方法 |
| WO2016009484A1 (ja) * | 2014-07-14 | 2016-01-21 | パイオニア株式会社 | 電子放出素子アレイ、撮像装置および電子放出素子アレイの製造方法 |
-
2002
- 2002-12-24 JP JP2002373140A patent/JP4023312B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004206967A (ja) | 2004-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4461802B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP4886173B2 (ja) | 電子源の製造方法 | |
| JP2004206975A (ja) | 電界放射型電子源 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP4433857B2 (ja) | 電界放射型電子源 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2004259561A (ja) | 電界放射型電子源の製造方法 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4513375B2 (ja) | 電子源およびその製造方法 | |
| JP2003338240A (ja) | 電界放射型電子源 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2002134001A (ja) | 電界放射型電子源 | |
| JP4155215B2 (ja) | 電子源の製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4285304B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4543716B2 (ja) | 電子源およびその製造方法 | |
| JP3480464B2 (ja) | 電界放射型電子源の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051012 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |