JP2004259561A - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP2004259561A JP2004259561A JP2003048271A JP2003048271A JP2004259561A JP 2004259561 A JP2004259561 A JP 2004259561A JP 2003048271 A JP2003048271 A JP 2003048271A JP 2003048271 A JP2003048271 A JP 2003048271A JP 2004259561 A JP2004259561 A JP 2004259561A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- electron source
- field emission
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】従来に比べて製造時の歩留まりを向上できる電界放射型電子源の製造方法を提供する。
【解決手段】絶縁性基板１１上に導電性層１２ａを積層し（図１（ａ））、導電性層１２ａ上に半導体層３ａを積層する（図１（ｂ））。その後、フッ化水素水溶液とエタノールとの混合液よりなる電解液を用いたナノ結晶化プロセスを行い、酸化プロセスを行うことで第２の複合ナノ結晶層６ａを形成する（図１（ｃ））。次に、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングすることでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成する（図１（ｄ））。その後、酸化性ガス雰囲気中で下部電極１２の両側面に絶縁層１７を形成する（図１（ｅ））。その後、表面電極７を形成し、パッド２８を形成する（図１（ｆ））。
【選択図】 図１
【解決手段】絶縁性基板１１上に導電性層１２ａを積層し（図１（ａ））、導電性層１２ａ上に半導体層３ａを積層する（図１（ｂ））。その後、フッ化水素水溶液とエタノールとの混合液よりなる電解液を用いたナノ結晶化プロセスを行い、酸化プロセスを行うことで第２の複合ナノ結晶層６ａを形成する（図１（ｃ））。次に、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングすることでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成する（図１（ｄ））。その後、酸化性ガス雰囲気中で下部電極１２の両側面に絶縁層１７を形成する（図１（ｅ））。その後、表面電極７を形成し、パッド２８を形成する（図１（ｆ））。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図１２や図１３に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図１２に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１２に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図１２に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１２中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図１２に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１３に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図１２に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図１３に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１３中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１２および図１３参照）、ダイオード電流Ｉｐｓに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率（＝（Ｉｅ／Ｉｐｓ）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖｐｓが大きいほどエミッション電流Ｉｅが大きくなる。
【０００８】
また、図１３に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図１４に示す構成を採用すればよい。
【０００９】
図１４に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１０】
図１４に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数のドリフト部６と、ドリフト部６の周辺（隣り合うドリフト部６ａ間など）および多結晶シリコン層３の周辺（隣り合う多結晶シリコン層３間など）および下部電極１２の周辺（隣り合う下部電極１２間など）を埋めるノンドープの多結晶シリコン層よりなる分離部１６と、ドリフト部６と多結晶シリコン層３と分離部１６とからなる電子通過部５の上でドリフト部６および分離部１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。
【００１１】
ここにおいて、図１４に示す電界放射型電子源１０では、上述のようにドリフト部６と多結晶シリコン層３と分離部１６とで電子通過部５を構成しており、図１５に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、ドリフト部６と下部電極１２との間に多結晶シリコン層３を介在させずにドリフト部６と分離部１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位にドリフト部６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、ドリフト部６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上のドリフト部６と、ドリフト部６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
ところで、上述の電界放射型電子源１０は、図１６に示すように、下部電極１２の長手方向の両端部上にそれぞれパッド２７が形成され、表面電極７の長手方向の両端部上にそれぞれパッド２８が形成されている。
【００１４】
以下、図１６に示す構成の電界放射型電子源１０の製造方法について図１７および図１８を参照しながら説明する。
【００１５】
まず、絶縁性基板１１の上記一表面側の全面に下部電極１２用の導電性層１２ａを形成することにより、図１７（ａ）に示す構造を得る。
【００１６】
次に、フォトリソグラフィ技術およびエッチング技術を利用して導電性層１２ａの不要部分をエッチングすることでそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することにより、図１７（ｂ）に示す構造を得る。
【００１７】
その後、絶縁性基板１１の上記一表面側の全面に、電子通過部５を構成するドリフト部６および分離部１６の基礎となるノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法や減圧ＣＶＤ法などによって成膜することにより、図１７（ｃ）に示す構造を得る。
【００１８】
その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体層３ａの不要部分をエッチングすることで各下部電極１２の両端部を露出させることにより、図１８に示す構造を得る。なお、図１８は図１６（ａ）におけるＢ−Ｂ’断面に対応する断面図である。
【００１９】
続いて、半導体層３ａのうち下部電極１２に重ならない部分の表面を覆い下部電極１２に重なる部分の表面が露出するように開孔されたレジスト層からなるマスク層１３を形成することにより、図１７（ｄ）に示す構造を得る。
【００２０】
その後、マスク層１３をマスクとして半導体層３ａのうち下部電極１２に重なる部分を所定深さまでフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することでドリフト部６を形成し、マスク層１３を除去することにより、図１７（ｅ）に示す構造を得る。ここに、ドリフト部６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。なお、上述の半導体層３ａのうち上記マスク１３に重なっていた部分が上述の分離部１６となり、ドリフト部６と下部電極１２との間の部分が多結晶シリコン層３となる。
【００２１】
その後、表面電極７を形成してから、表面電極７と電気的に接続されるパッド２７を形成することにより、図１７（ｆ）に示す構造を得る。
【００２２】
ところで、本願発明者らはドリフト部６の厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確かめており、ノンドープの多結晶シリコン層からなる半導体層３ａの成膜時の膜厚を例えば２μｍ以下に設定することを提案している。
【００２３】
しかしながら、下部電極１２の厚さにもよるが半導体層３ａの膜厚が比較的薄い場合（例えば、半導体層３ａの膜厚が１．５μｍ程度の場合）には図１７（ｃ）に示したように半導体層３ａの表面が平坦化されずに段差部が形成され、半導体層３ａにおける段差部のところで深さ方向へ走るクラックが発生してしまう。このため、陽極酸化時に電解液が半導体層３ａのうちマスク層１３により覆われていない表面からクラックを通って浸入して下部電極１２に到達すると、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されてしまい、下部電極１２や半導体層３ａが剥離して歩留まりが低下してしまうので、上述のマスク層１３は、半導体層３ａの段差部を覆うように形成されている。
【００２４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００２５】
【発明が解決しようとする課題】
ところで、上述の電界放射型電子源１０の製造方法では、半導体層３ａのうち下部電極１２に重なる部分を所定深さまでフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成する際のマスクとしてレジスト層からなるマスク層１３を利用しているが、レジスト層は電解液であるフッ化水素水溶液に対する耐性が低いので、マスク層１３を設けているにもかかわらず電解液が半導体層３ａのクラックを通って浸入して下部電極１２に到達してしまい、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されて下部電極１２や半導体層３ａが剥離して歩留まりが低下してしまう。
【００２６】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて製造時の歩留まりを向上できる電界放射型電子源の製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面側に多数の電子源素子がマトリクス状に配置され、各電子源素子が、絶縁性基板の前記一表面上の下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、下部電極と表面電極の間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有するドリフト部とを備えた電界放射型電子源の製造方法であって、前記絶縁性基板の前記一表面に下部電極用の導電性層を積層する第１の成膜工程と、導電性層上にドリフト部の基礎となる半導体層を積層する第２の成膜工程と、電解液を用いて半導体層をナノ結晶化することで多数のナノメータオーダの半導体微結晶を有する第１の複合ナノ結晶層を形成するナノ結晶化工程と、各半導体微結晶それぞれの表面に半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜を成膜することで多数の半導体微結晶および多数の絶縁膜を有する第２の複合ナノ結晶層を形成する絶縁膜形成工程と、第２の複合ナノ結晶層および導電性層の不要部分を連続的にエッチングすることでそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部およびそれぞれ導電性層の一部からなる下部電極をパターン形成する一括パターニング工程と、ドリフト部上に表面電極を形成する電極形成工程とを備えることを特徴とし、ナノ結晶化工程において下部電極用の導電性層や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、下部電極が絶縁性基板から剥がれたり下部電極上の層が下部電極から剥がれるのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。
【００２８】
請求項２の発明は、請求項１の発明において、前記第２の成膜工程では、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面にマスク材を配置した状態で前記半導体層を前記導電性層に積層するので、前記半導体層を前記導電性層に積層した後でマスク材を取り除けば、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面が露出することになるから、前記半導体層を前記導電性層に積層した後で前記下部電極においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。
【００２９】
請求項３の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記一括パターニング工程でパターン形成される前記各ドリフト部および前記各下部電極の形状の再現性を高めることができる。
【００３０】
請求項４の発明は、請求項３の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料としてタングステンを採用するとともに、前記第２の成膜工程で前記導電性層に積層する前記半導体層の材料として多結晶シリコンを採用し、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングするにあたって、エッチングガスとしてフッ素系ガスを用いるので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になる。
【００３１】
請求項５の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をウェットエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングする場合のようにドライエッチング装置のような真空装置を必要としないから、製造装置の低コスト化を図ることができ、特に前記絶縁性基板の大面積化を図る際に有利になる。
【００３２】
請求項６の発明は、請求項５の発明において、前記一括パターニング工程では、前記ドリフト部下の前記下部電極がサイドエッチングされるようにエッチング条件を設定するので、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができる。
【００３３】
請求項７の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記一括パターニング工程と前記電極形成工程との間に、前記下部電極の露出表面を酸化することで前記導電性材料の酸化物からなる絶縁層を形成する絶縁層形成工程を備えるので、前記電極形成工程で前記表面電極を形成する前に前記下部電極の露出表面に絶縁層を形成することができるから、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができる。
【００３４】
請求項８の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記絶縁膜形成工程では、酸化性ガス雰囲気中での急速熱酸化法を採用するので、前記各半導体微結晶それぞれの表面に絶縁膜を形成する際に、前記下部電極の露出表面に前記導電性材料の酸化物からなる絶縁層を形成することができるから、前記下部電極の露出表面に絶縁層を形成するために別途の工程を設ける必要がなく、請求項７の発明に比べて工程数を削減することができる。
【００３５】
請求項９の発明は、請求項１ないし請求項８の発明において、前記一括パターニング工程と前記電極形成工程との間に、前記各下部電極の周辺および前記各ドリフト部の周辺を埋める絶縁材料からなる絶縁部を形成する絶縁分離工程を備えるので、前記電極形成工程にて形成する前記表面電極のパターンによらず前記表面電極と前記下部電極とが短絡するのを防止することができ、しかも、前記表面電極形成前における前記絶縁性基板の前記一表面側の露出表面の凹凸を少なくすることができ、前記表面電極のパターンによらず前記表面電極の断線を防止することができる。
【００３６】
請求項１０の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として絶縁性を有する感光性材料を採用し、感光性材料を前記絶縁性基板の前記一表面側に塗布してからフォトリソグラフィによりパターニングし、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができる。
【００３７】
請求項１１の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として窒化物を採用し、前記各下部電極の周辺および前記各ドリフト部の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができる。
【００３８】
請求項１２の発明は、請求項９ないし請求項１１の発明において、前記電極形成工程の後に、前記表面電極と電気的に接続される複数のパッドを前記絶縁部に重なる位置に形成するパッド形成工程を備えるので、前記表面電極と前記パッドとの間で断線が起こるのを防止することができる。
【００３９】
請求項１３の発明は、請求項１ないし請求項１２の発明において、前記ナノ結晶化工程では、前記電解液中で前記半導体層に陰極を対向配置して前記導電性層を陽極とし、陽極と陰極との間に電流を流す際に前記導電性層の周部の全周から電流を流すので、前記ナノ結晶化工程において陽極と陰極との間に電流を流している際に前記導電性層の電気抵抗による電圧降下が軽減され、前記第１の複合ナノ結晶層の面内均一性が向上する。
【００４０】
請求項１４の発明は、請求項１ないし請求項１３の発明において、前記絶縁膜形成工程は電気化学的な酸化工程であって、酸化用の電解液中で前記第１の複合ナノ結晶層に陰極を対向配置してから前記導電性層を陽極として陽極と陰極との間に定電流を流し、陽極と陰極との間の電圧が規定量だけ増加した後は陽極と陰極との間の電圧を増加後の電圧に維持して電流が所定値まで減少したときに酸化を終了させるので、陽極と陰極との間に定電流を流して陽極と陰極との間の電圧が規定量だけ増加したときに酸化を終了させる場合に比べて、前記各電子源素子の絶縁耐圧が向上する。
【００４１】
請求項１５の発明は、請求項９ないし請求項１２の発明において、前記一括パターニング工程と前記絶縁分離工程との間に、前記一括パターニング工程によりパターニングされたドリフト部のうち前記電子源素子に対応する部位の間の部分を前記下部電極が露出するまでエッチングするエッチング工程を備えるので、隣り合う電子源素子間をより確実に絶縁することができ、各電子源素子の電子放出特性を向上できる。
【００４２】
請求項１６の発明は、請求項１の発明において、前記導電性層の形成前における前記絶縁性基板として前記電界放射型電子源を複数個形成可能な大面積基板を用い、前記電極形成工程よりも後で前記絶縁性基板を前記電界放射型電子源に対応する大きさに分割する分割工程を備えるので、製造コストを低減することが可能となる。
【００４３】
請求項１７の発明は、請求項１６の発明において、前記絶縁膜形成工程よりも後に、前記第２の複合ナノ結晶層の一部をエッチングすることにより前記下部電極の一部を露出させるエッチング工程を備えるので、前記導電性層の成膜時に前記導電性層をパターニングする必要がないという利点がある。
【００４４】
請求項１８の発明は、請求項１６の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記各電界放射型電子源それぞれに対応した領域にのみ前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができる。
【００４５】
請求項１９の発明は、請求項１６の発明において、前記第２の成膜工程の前に、前記第１の成膜工程により前記大面積基板に積層した前記導電性層を前記各電界放射型電子源に対応する領域ごとに分けて電気的に分離する分離工程を備え、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して個別に前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができる。
【００４６】
請求項２０の発明は、請求項１９の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して前記第１の複合ナノ結晶層を順次形成するので、前記ナノ結晶化工程での消費電力を低減することができる。
【００４７】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図４に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の帯板状の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複合ナノ結晶層（後述の第２の複合ナノ結晶層）よりなる複数のドリフト部６と、下部電極１２の幅方向の両側面それぞれに形成された絶縁層１７，１７と、下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、表面電極７は、絶縁性基板１１の厚み方向において一部が下部電極１２と対向している。また、下部電極１２は長手方向の両端部上にそれぞれパッド２７が形成され、表面電極７は長手方向の両端部上にそれぞれパッド２８が形成されている。また、本実施形態では、表面電極７の断面形状が矩形波状に形成されているが、下部電極１２の両側面には下部電極１２の材料を構成元素として含み絶縁性を有する酸化物（例えば、Ａｌ２Ｏ３、ＳｉＯ２など）からなる絶縁層１７，１７が形成されているので、表面電極７と下部電極１２とが短絡することはない。なお、下部電極１２はドリフト部６に比べて幅方向の寸法がやや小さく、幅方向の両側の絶縁層１７，１７を合わせた幅寸法がドリフト部６の幅寸法に略等しくなっている。
【００４８】
下部電極１２の材料としては、耐酸化性が低く酸化されやすい導電性材料（例えば、Ａｌ、高濃度ドープの多結晶シリコンなど）を採用している。したがって、下部電極１２の両側面を酸化することによって上述の絶縁層１７を形成することができる。なお、本実施形態では、下部電極１２の膜厚を３０００Å程度に設定してある。
【００４９】
一方、表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には耐酸化性が高く化学的に安定な貴金属材料（例えば、金）を採用しているが、表面電極７の材料は金に限定するものではない。また、表面電極７は単層構造に限らず、多層構造としてもよい。なお、表面電極７の厚さはドリフト部６を通ってきた電子がトンネルできる厚さであればよく、６ｎｍ〜１５ｎｍ程度に設定すればよい。
【００５０】
本実施形態における電界放射型電子源１０は、図１４および図１６に示した従来構成と同様に、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位にドリフト部６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、ドリフト部６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上のドリフト部６と、ドリフト部６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、表面電極７を電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ複数の表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００５１】
ドリフト部６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図５に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００５２】
本実施形態の電界放射型電子源１０の電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖｐｓを印加することにより、下部電極１２からドリフト部６へ電子ｅ−が注入される。一方、ドリフト部６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６におけるグレイン５１の間の領域を表面に向かって図５中の矢印の向き（図５における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、ドリフト部６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、ドリフト部６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、ドリフト部６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００５３】
以下、本実施形態の電界放射型電子源１０の製造方法について図１〜図３を参照しながら説明する。
【００５４】
まず、絶縁性基板１１の上記一表面上に所定膜厚（例えば、３０００Å）のアルミニウム膜からなる導電性層１２ａを例えばスパッタ法によって積層（成膜）する第１の成膜工程を行うことにより、図１（ａ）に示す構造を得る。なお、導電性層１２ａは、下部電極１２用であり、後述の一括パターニング工程で複数の下部電極１２にパターニングされる。
【００５５】
続いて、導電性層１２ａ上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法によって積層する（成膜）する第２の成膜工程を行うことにより、図１（ｂ）に示す構造を得る。ただし、第２の成膜工程では、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面にガラスや金属などで作製されたマスク材（図示せず）を配置した状態（マスク材を密着させた状態）で半導体層３ａを導電性層１２ａに積層する。したがって、半導体層３ａを導電性層１２ａに積層した後でマスク材を取り除けば、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面が露出することになるから、半導体層３ａを導電性層１２ａに積層した後で下部電極１２においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。ここにおけるマスク材としては例えば導電性層１２ａの周部を全周に亘って覆う矩形枠状のものを用いれば、図２に示すように導電性層１２ａの周部を露出させることができる。なお、半導体層３ａは、ドリフト部６の基礎となるものであり、後述のナノ結晶化プロセスおよび酸化プロセスを施すことによりドリフト部６と同じ構成となる。また、第２の成膜工程における半導体層３ａの成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法や触媒ＣＶＤ法などを採用してもよい。
【００５６】
上述の半導体層３ａを成膜した後、上述のナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図５参照）と多数のシリコン微結晶６３（図５参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）を形成し、続いて、上述の酸化プロセスを行うことで第１の複合ナノ結晶層を電気化学的に酸化することによって、図５のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）６ａを形成することにより、図１（ｃ）に示す構造を得る。なお、図１（ｃ）では上述の半導体層３ａのうち第２の複合ナノ結晶層６ａ下の部分を半導体層３ｂとしてある。
【００５７】
ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、導電性層１２ａを陽極とし、電解液中において半導体層３ａに白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により半導体層３ａの主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層を形成する。なお、ナノ結晶化プロセスでは、半導体層３ａの主表面の周部および露出した導電性層１２ａが電解液に触れないようにシールした形で絶縁性基板１１をセットできるようにした処理槽を利用している。ここにおいて、本実施形態では、上述の半導体層３ａが平坦な導電性層１２ａに積層されていて半導体層３ａの厚さに関係なく半導体層３ａの表面が平坦になっており、半導体層３ａに従来のようなクラック（亀裂）が発生していないので、半導体層３ａのクラックを通して電解液が浸入するという問題の発生を防止することができ、下部電極１２用の導電性層１２ａや絶縁性基板１１が腐食されるのを防止することができる。なお、本実施形態のナノ結晶化プロセスを行う際には、上述の図２に示したように導電性層１２ａの周部が露出しており、上記電解液中で半導体層３ａに陰極を対向配置して導電性層１２ａを陽極とし、陽極と陰極との間に電流を流す際に導電性層１２ａの周部の全周から電流を流すので、ナノ結晶化プロセスにおいて陽極と陰極との間に電流を流している際に導電性層１２ａの電気抵抗による電圧降下が軽減され、上記第１の複合ナノ結晶層の面内均一性が向上する。
【００５８】
酸化プロセスでは、例えば、１ｍｏｌ／ｌのＨ２ＳＯ４溶液からなる電解液を用い、導電性層１２ａを陽極とし、電解液中において第１の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、電源から陽極と陰極との間に一定の化成電流密度の電流を流し続けて陽極と陰極との間の電圧が規定量だけ上昇した後は陽極と陰極との間の電圧を増加後の電圧に維持して化成電流密度が所定値まで減少したときに通電を停止させることで第１の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層６ａを形成するようになっている。この酸化プロセスにおいては、通電開始からの時間経過にともなって化成電流密度が図３中に実線で示した「イ」のように変化し、陽極と陰極との間の電圧が同図中に一点鎖線で示した「ロ」のように変化する。なお、本実施形態では、上記一定の化成電流密度を２．５ｍＡ／ｃｍ２とし、陽極と陰極との間の電圧が規定量だけ増加することで２０Ｖまで上昇した後、陽極と陰極との間の電圧を２０Ｖに維持して化成電流密度が０．０１Ａ／ｃｍ２まで上昇した時点で通電を停止した。なお、上述の酸化プロセスで用いる電解液は１ｍｏｌ／ｌのＨ２ＳＯ４溶液に限定するものではなく、各種酸（例えば、Ｈ２ＳＯ４、ＨＮＯ３、王水など）の水溶液や、有機溶媒（例えば、エチレングリコールなど）中に電解質（例えば、硝酸カリウムなど）を溶かした溶液を用いてもよい。また、本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており、酸化プロセスが絶縁膜形成工程となる。また、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、第２の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層は従来例で説明した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【００５９】
上述の酸化プロセスが終了した後、第２の複合ナノ結晶層６ａ上に、それぞれ第２の複合ナノ結晶層の一部からなる複数のドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる複数の下部電極１２をパターン形成するためのエッチングマスク層（図示せず）を形成するマスク層形成工程を行ってから、エッチングマスク層をマスクとして、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングする一括パターニング工程を行うことでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成し、エッチングマスク層を除去することにより、図１（ｄ）に示す構造が得られる。ここにおいて、エッチングマスク層の材料としては、例えば、フォトレジストを採用すればよく、エッチングマスク層の材料としてフォトレジストを採用する場合には、スピンコーティングにより絶縁性基板１１の上記一表面側の全面にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるエッチングマスク層を形成することができる。なお、本実施形態における一括パターニング工程では、第２の複合ナノ結晶層６ａおよび導電性層１２ａそれぞれの不要部分をウェットエッチングで除去しているが、ドリフト部６下の下部電極１２の幅がドリフト部６の幅に比べてやや狭くなる（つまり、下部電極１２がサイドエッチングされる）ようにエッチング条件を設定してある。なお、第２の複合ナノ結晶層６ａの基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がアルミニウムであれば、フッ酸と硝酸との混酸を用いて第２の複合ナノ結晶層６ａの不要部分および半導体層３ｂの不要部分および導電性層１２ａの不要部分を連続してウエットエッチングしてそれぞれ第２の複合ナノ結晶層６ａの一部からなるドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することができる。
【００６０】
その後、酸化性ガス（例えば、Ｏ２ガス、Ｎ２Ｏガスなど）雰囲気中で絶縁性基板１１を所定の基板温度（例えば、６００℃）に加熱して各下部電極１２ａの露出表面を酸化することで下部電極１２の構成材料（導電性材料）の酸化物（例えば、Ａｌ２Ｏ３など）からなる絶縁層１７を各下部電極１２の幅方向の両側面に形成する絶縁層形成工程を行うことにより、図１（ｅ）に示す構造を得る。なお、この絶縁層形成工程では、下部電極１２の露出表面に絶縁層１７が形成されるのと同時に、上述のドリフト部６が酸化性ガス雰囲気中でアニール処理されることになるので、ドリフト部６の各シリコン酸化膜５２，６４の膜質が改善される。また、上述の絶縁膜形成工程では電気化学的な酸化方法を採用しているが、絶縁膜形成工程において酸素ガス雰囲気中での急速熱酸化法（ＲＴＯ法）を採用するようにすれば、各シリコン微結晶６３それぞれの表面にシリコン酸化膜６４を形成する際に、下部電極１２の露出表面に下部電極１２の構成材料（導電性材料）の酸化物からなる絶縁層１７を形成することができるから、下部電極１２の露出表面に絶縁層１７を形成するために別途に上記絶縁層形成工程を設ける必要がなく、工程数を削減することができる。
【００６１】
絶縁層１７を形成した後、例えば蒸着法などによって金薄膜からなる表面電極７を形成する電極形成工程を行い、続いて、各表面電極７の両端部上にパッド２８を形成するとともに各下部電極１２の両端部上にパッド２７を形成するパッド形成工程を行うことにより、図１（ｆ）に示す構造の電界放射型電子源１０が得られる。
【００６２】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程において電解液が半導体層３ａに形成されたクラックを通して浸入するという問題の発生を防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２用の導電性層１２ａや絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１から下部電極１２が剥離したり下部電極１２から下部電極１２上の多結晶シリコン層３が剥離したりするのを防止することができる。
【００６３】
また、第１の成膜工程で絶縁性基板１１の上記一表面に積層する導電性層１２ａの材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、一括パターニング工程と電極形成工程との間に、下部電極１２の露出表面を酸化することで導電性材料の酸化物からなる絶縁層１７を形成する絶縁層形成工程を備えるので、電極形成工程で表面電極７を形成する前に下部電極１２の露出表面に絶縁層１７を形成することができるから、電極形成工程で形成する表面電極７のパターンによらず、表面電極７と下部電極１２とが短絡するのを防止することができる。
【００６４】
なお、本実施形態では、ノンドープの多結晶シリコン層からなる半導体層３ａに対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことによりドリフト部６を形成しているが、半導体層３ａとしてノンドープの多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、絶縁膜形成工程としては、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。すなわち、酸化プロセスを採用した場合にはシリコン酸化膜６４が半導体微結晶たるシリコン微結晶６３の表面に形成された絶縁膜を構成しているが、窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン窒化膜が絶縁膜を構成し、酸窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン酸窒化膜が絶縁膜を構成する。
【００６５】
（実施形態２）
ところで、実施形態１の電界放射型電子源１０では、表面電極７の断面形状が矩形波状に形成されているので、表面電極７が断線してしまう恐れがある。そこで、表面電極７を電子源素子１０ａに対応する部位のみに形成して下部電極１２に交差する方向に列設された表面電極７を表面電極７に比べて膜厚を大きくできるバス電極により共通接続することも考えられるが、各ドリフト部６ａの両側面および各多結晶シリコン層３の両側面および各絶縁層１７の側面でのバス電極の膜厚が他の部位に比べて薄くなり断線してしまう恐れがある。
【００６６】
これに対して、本実施形態の電界放射型電子源１０の基本構成は実施形態１と略同じであって、下部電極１２の両側面に絶縁層１７，１７を形成する代わりに、図７に示すように、下部電極１２の幅をドリフト部６および多結晶シリコン層３の幅と揃えてドリフト部６の周辺（隣り合うドリフト部６ａ間など）および多結晶シリコン層３の周辺（隣り合う多結晶シリコン層３間など）および下部電極１２の周辺（隣り合う下部電極１２間など）を埋める絶縁材料（例えば、絶縁性を有する感光性材料、絶縁性を有する窒化物など）からなる絶縁部１８を設けている点、表面電極７が、ドリフト部６と多結晶シリコン層３と絶縁部１８とからなる電子通過部５の上でドリフト部６および絶縁部１８に跨って下部電極１２に交差する方向に列設されている点が相違する。ここにおいて、絶縁部１８は、当該絶縁部１８の表面をドリフト部６の表面と同一平面上に揃えるように厚さを設定してある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６７】
本実施形態では、実施形態１のように下部電極１２の露出表面を酸化することで絶縁層１７を形成する絶縁層形成工程が不要となるから、下部電極１２の材料としては、例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物、高濃度ドープの多結晶シリコンなどの導電性材料を採用すればよい。また、下部電極１２は、単層構造でもよいし多層構造でもよい。なお、本実施形態では、一例として下部電極１２の材料をＷとし、下部電極１２の膜厚を３０００Å程度に設定した場合について説明する。
【００６８】
以下、本実施形態の電界放射型電子源の製造方法について図６を参照しながら説明するが、実施形態１と同様の工程については説明を適宜省略する。
【００６９】
まず、絶縁性基板１１の上記一表面上に所定膜厚（例えば、３０００Å）のタングステン膜からなる導電性層１２ａを例えばスパッタ法によって積層（成膜）する第１の成膜工程を行うことにより、図６（ａ）に示す構造を得る。なお、導電性層１２ａは、下部電極１２用であり、後述の一括パターニング工程で複数の下部電極１２にパターニングされる。
【００７０】
続いて、導電性層１２ａ上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法によって積層する（成膜）する第２の成膜工程を行うことにより、図６（ｂ）に示す構造を得る。ただし、第２の成膜工程では、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面にガラスや金属などで作製されたマスク材（図示せず）を配置した状態（マスク材を密着させた状態）で半導体層３ａを導電性層１２ａに積層する。したがって、半導体層３ａを導電性層１２ａに積層した後でマスク材を取り除けば、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面が露出することになるから、半導体層３ａを導電性層１２ａに積層した後で下部電極１２においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。ここにおけるマスク材としては例えば導電性層１２ａの周部を全周に亘って覆う矩形枠状のものを用いれば、上述の図２に示すように導電性層１２ａの周部を露出させることができる。なお、半導体層３ａは、ドリフト部６の基礎となるものであり、実施形態１にて説明したナノ結晶化プロセスおよび酸化プロセスを施すことによりドリフト部６と同じ構成となる。また、第２の成膜工程における半導体層３ａの成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法や触媒ＣＶＤ法などを採用してもよい。
【００７１】
上述の半導体層３ａを成膜した後、実施形態１にて説明したナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図５参照）と多数のシリコン微結晶６３（図５参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）を形成し、続いて、実施形態１にて説明した酸化プロセスを行うことで第１の複合ナノ結晶層を電気化学的に酸化することによって、図５のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）６ａを形成することにより、図６（ｃ）に示す構造を得る。なお、図６（ｃ）では上述の半導体層３ａのうち第２の複合ナノ結晶層６ａ下の部分を半導体層３ｂとしてある。なお、本実施形態においても、実施形態１と同様、上述の半導体層３ａが平坦な導電性層１２ａに積層されていて半導体層３ａの厚さに関係なく半導体層３ａの表面が平坦になっており、半導体層３ａに従来のようなクラック（亀裂）が発生していないので、半導体層３ａのクラックを通して電解液が浸入するという問題の発生を防止することができ、下部電極１２用の導電性層１２ａや絶縁性基板１１が腐食されるのを防止することができる。
【００７２】
上述の酸化プロセスが終了した後、第２の複合ナノ結晶層６ａ上に、それぞれ第２の複合ナノ結晶層の一部からなる複数のドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる複数の下部電極１２をパターン形成するためのエッチングマスク層（図示せず）を形成するマスク層形成工程を行ってから、エッチングマスク層をマスクとして、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングする一括パターニング工程を行うことでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成し、エッチングマスク層を除去することにより、図６（ｄ）に示す構造が得られる。ここにおいて、エッチングマスク層の材料としては、例えば、フォトレジストを採用すればよく、エッチングマスク層の材料としてフォトレジストを採用する場合には、スピンコーティングにより絶縁性基板１１の上記一表面側の全面にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるエッチングマスク層を形成することができる。なお、本実施形態における一括パターニング工程では、第２の複合ナノ結晶層６ａおよび半導体層３ａ，３ｂおよび導電性層１２ａそれぞれの不要部分を反応性イオンエッチングなどの異方性の高いドライエッチングで除去しており、ドリフト部６下の下部電極１２の幅がドリフト部６の幅および多結晶シリコン層３の幅と略同じになっている。ここにおいて、第２の複合ナノ結晶層の基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がタングステンであれば、フッ素系ガス（例えば、ＳＦ６ガスなど）を用いることにより、第２の複合ナノ結晶層６ａおよび導電性層１２ａの不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になる。なお、上述のように、第２の複合ナノ結晶層６ａの基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がタングステンであれば、フッ酸と硝酸との混酸を用いて第２の複合ナノ結晶層６ａの不要部分および半導体層３ｂの不要部分をウエットエッチングしてそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部６をパターン形成することができ、ドリフト部６をマスクとして過酸化水素水を用いて導電性層１２ａの不要部分をウェットエッチングしてそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することもできる。
【００７３】
その後、各下部電極１２の周辺および各多結晶シリコン層３の周辺および各ドリフト部６の周辺を埋める絶縁材料（例えば、絶縁性を有する感光性材料、絶縁性を有する窒化物など）からなる絶縁部１８を形成する絶縁分離工程を行うことにより、図６（ｅ）に示す構造を得る。このような絶縁分離工程を設けることにより、後述の電極形成工程において形成する表面電極７のパターンによらず表面電極７と下部電極１２とが短絡するのを防止することができ、しかも、表面電極７形成前における絶縁性基板１１の上記一表面側の露出表面の凹凸を少なくすることができ、表面電極７のパターンによらず表面電極７の断線を防止することができる。ところで、絶縁部１８を形成する方法としては、ドリフト部６上にリフトオフ用のフォトレジストからレジスト層を形成してから、蒸着法などによって絶縁性基板１１の上記一表面側の全面に絶縁体層を形成し、リフトオフ法により上記レジスト層および上記レジスト層上の絶縁体層を除去することでそれぞれ上記絶縁体層の一部からなる絶縁部１８をパターン形成することが考えられる。しかしながら、このようなリフトオフ法を採用した場合には、絶縁性基板１１の大面積化を図った場合に処理が難しくなってしまうという不具合や、製造プロセスが複雑になるという不具合がある。これに対して、本実施形態における絶縁分離工程では、上記絶縁材料として例えば絶縁性を有する感光性材料を採用した場合には、感光性材料を上記絶縁性基板１１の上記一表面側に塗布してからフォトリソグラフィによりパターニングし、その後に熱処理を施すことにより絶縁部１８を形成するので、リフトオフ法を利用して絶縁部１８を形成する場合に比べて絶縁部１８を容易に形成することができる。また、本実施形態における絶縁分離工程では、上記絶縁材料として例えば絶縁性を有する窒化物を採用した場合には、各下部電極１２の周辺および各多結晶シリコン層３の周辺および各ドリフト部６の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、その後に熱処理を施すことにより絶縁部１８を形成するので、リフトオフ法を利用して絶縁部１８を形成する場合に比べて絶縁部１８を容易に形成することができる。
【００７４】
絶縁部１８を形成した後には、例えば蒸着法などによって金薄膜からなる表面電極７を形成する電極形成工程を行い、続いて、各表面電極７の両端部上にパッド２８を形成するとともに各下部電極１２の両端部上にパッド２７を形成するパッド形成工程を行うことにより、図６（ｆ）に示す構造の電界放射型電子源１０が得られる。なお、パッド形成工程では、表面電極７と電気的に接続されるパッド２８を絶縁部１８に重なる位置に形成しているので、表面電極７とパッド２８との間で断線が起こるのを防止することができる。
【００７５】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程において電解液が半導体層３ａに形成されたクラックを通して浸入するという問題の発生を防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２用の導電性層１２ａや絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１から下部電極１２が剥離したり下部電極１２から下部電極１２上の多結晶シリコン層３が剥離したりするのを防止することができる。
【００７６】
また、一括パターニング工程では、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａの不要部分をドライエッチングすることで各ドリフト部６および各多結晶シリコン層３および各下部電極１２をパターン形成するので、一括パターニング工程でパターン形成される各ドリフト部６および各多結晶シリコン層３および各下部電極１２の形状の再現性を高めることができる。
【００７７】
なお、上述の実施形態では表面電極７を下部電極１２に交差する方向に形成してあるが、表面電極７を電子源素子１０ａに対応する部位のみに形成して下部電極１２に交差する方向に列設された表面電極７を表面電極７に比べて膜厚を大きくできるバス電極により共通接続するようにしてもよいことは勿論である。
【００７８】
（実施形態３）
ところで、実施形態２の電界放射型電子源１０では、下部電極１２の長手方向において隣り合う電子源素子１０ａ間にもドリフト部６の一部が形成されているので、下部電極１２の長手方向において隣り合う電子源素子１０ａ間の電気的な絶縁が不十分になってクロストークが発生してしまう恐れがある。これに対して、本実施形態の電界放射型電子源１０は、図８に示すように、各電子源素子１０ａの周囲が絶縁部１８により囲まれている点が相違する。すなわち、本実施形態では、下部電極１２の長手方向において隣り合う電子源素子１０ａ間にも絶縁部１８が形成されている点が実施形態２と相違する。
【００７９】
本実施形態の電界放射型電子源１０の製造方法は実施形態２にて説明した製造方法と略同じであって、上記一括パターニング工程と上記絶縁分離工程との間に、一括パターニング工程によりパターニングされたドリフト部６のうち電子源素子１０ａに対応する部位の間の部分を下部電極１２が露出するまでエッチングするエッチング工程を備えている点が相違するだけである。
【００８０】
しかして、本実施形態の製造方法により製造した電界放射型電子源１０では、るので、隣り合う電子源素子１０ａ間をより確実に絶縁することができ、各電子源素子１０ａの電子放出特性を向上できる。
【００８１】
（実施形態４）
本実施形態の電界放射型電子源１０の構成は実施形態２と同じであり、製造方法が相違するだけである。
【００８２】
本実施形態の製造方法では、導電性層１２ａの形成前における絶縁性基板１１として図９に示すように電界放射型電子源１０を複数個形成可能な大面積基板を用い、上記電極形成工程よりも後で絶縁性基板１１を電界放射型電子源１０に対応する大きさに分割する分割工程を備えている点に特徴がある。
【００８３】
しかして、本実施形態の製造方法では、製造コストを低減することが可能となる。また、本実施形態の製造方法においては、上記絶縁膜形成工程よりも後に、第２の複合ナノ結晶層６の一部をエッチングすることにより下部電極１２の一部を露出させるエッチング工程を備えるので、導電性層１２ａの成膜時に導電性層１２ａをパターニングする必要がないという利点がある。
【００８４】
ところで、本実施形態の製造方法においては、上記第２の成膜工程の前に、第１の成膜工程により大面積基板（絶縁性基板１１）に積層した導電性層１２ａを図１０に示すように各電界放射型電子源１０に対応する領域ごと（図示例では、４つの領域）に分けて電気的に分離する分離工程を備え、上記ナノ結晶化工程では、半導体層３ａのうち分離工程において分離された導電性層１２ａそれぞれに重なる部分に対して個別に第１の複合ナノ結晶層を形成するので、導電性層１２ａでの電圧降下を低減することができ、第１の複合ナノ結晶層の面内均一性を向上させることができる。つまり、本実施形態におけるナノ結晶化工程では、半導体層３ａのうち各電界放射型電子源１０それぞれに対応した領域にのみ上記第１の複合ナノ結晶層を形成するので、導電性層１２ａでの電圧降下を低減することができ、上記第１の複合ナノ結晶層の面内均一性を向上させることができ、結果的に上記第２の複合ナノ結晶層６ａの面内均一性を向上させることができる。
【００８５】
なお、本実施形態におけるナノ結晶化工程では、図１１に示すように、上記分離工程において分離された導電性層１２ａごとに、表面側に矩形枠状のシール壁４１を密着させて、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液Ｂを入れ、導電性層１２ａを陽極とし、電解液Ｂ中において半導体層３ａに白金電極よりなる陰極４２を対向配置して、５００Ｗのタングステンランプ（図示せず）からなる光源により半導体層３ａの主表面に光照射を行いながら、電源４３から陽極（導電性層１２ａ）と陰極４２との間に定電流を所定時間だけ流すことによって、上記第１の複合ナノ結晶層を形成している。しかして、本実施形態におけるナノ結晶化工程では、半導体層３ａのうち分離工程において分離された導電性層１２ａそれぞれに重なる部分に対して上記第１の複合ナノ結晶層を順次形成するので、ナノ結晶化工程での消費電力を低減することができる。
【００８６】
なお、本実施形態のように導電性層１２ａの形成前における絶縁性基板１１として電界放射型電子源１０を複数個形成可能な大面積基板を用い、上記電極形成工程よりも後で絶縁性基板１１を電界放射型電子源１０に対応する大きさに分割する分割工程を設けるという技術思想は他の実施形態においても適用することができる。
【００８７】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面側に多数の電子源素子がマトリクス状に配置され、各電子源素子が、絶縁性基板の前記一表面上の下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、下部電極と表面電極の間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有するドリフト部とを備えた電界放射型電子源の製造方法であって、前記絶縁性基板の前記一表面に下部電極用の導電性層を積層する第１の成膜工程と、導電性層上にドリフト部の基礎となる半導体層を積層する第２の成膜工程と、電解液を用いて半導体層をナノ結晶化することで多数のナノメータオーダの半導体微結晶を有する第１の複合ナノ結晶層を形成するナノ結晶化工程と、各半導体微結晶それぞれの表面に半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜を成膜することで多数の半導体微結晶および多数の絶縁膜を有する第２の複合ナノ結晶層を形成する絶縁膜形成工程と、第２の複合ナノ結晶層および導電性層の不要部分を連続的にエッチングすることでそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部およびそれぞれ導電性層の一部からなる下部電極をパターン形成する一括パターニング工程と、ドリフト部上に表面電極を形成する電極形成工程とを備えるので、ナノ結晶化工程において下部電極用の導電性層や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、下部電極が絶縁性基板から剥がれたり下部電極上の層が下部電極から剥がれるのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できるという効果がある。
【００８８】
請求項２の発明は、請求項１の発明において、前記第２の成膜工程では、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面にマスク材を配置した状態で前記半導体層を前記導電性層に積層するので、前記半導体層を前記導電性層に積層した後でマスク材を取り除けば、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面が露出することになるから、前記半導体層を前記導電性層に積層した後で前記下部電極においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れるという効果がある。
【００８９】
請求項３の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記一括パターニング工程でパターン形成される前記各ドリフト部および前記各下部電極の形状の再現性を高めることができるという効果がある。
【００９０】
請求項４の発明は、請求項３の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料としてタングステンを採用するとともに、前記第２の成膜工程で前記導電性層に積層する前記半導体層の材料として多結晶シリコンを採用し、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングするにあたって、エッチングガスとしてフッ素系ガスを用いるので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になるという効果がある。
【００９１】
請求項５の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をウェットエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングする場合のようにドライエッチング装置のような真空装置を必要としないから、製造装置の低コスト化を図ることができ、特に前記絶縁性基板の大面積化を図る際に有利になるという効果がある。
【００９２】
請求項６の発明は、請求項５の発明において、前記一括パターニング工程では、前記ドリフト部下の前記下部電極がサイドエッチングされるようにエッチング条件を設定するので、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができるという効果がある。
【００９３】
請求項７の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記一括パターニング工程と前記電極形成工程との間に、前記下部電極の露出表面を酸化することで前記導電性材料の酸化物からなる絶縁層を形成する絶縁層形成工程を備えるので、前記電極形成工程で前記表面電極を形成する前に前記下部電極の露出表面に絶縁層を形成することができるから、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができるという効果がある。
【００９４】
請求項８の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記絶縁膜形成工程では、酸化性ガス雰囲気中での急速熱酸化法を採用するので、前記各半導体微結晶それぞれの表面に絶縁膜を形成する際に、前記下部電極の露出表面に前記導電性材料の酸化物からなる絶縁層を形成することができるから、前記下部電極の露出表面に絶縁層を形成するために別途の工程を設ける必要がなく、請求項７の発明に比べて工程数を削減することができるという効果がある。
【００９５】
請求項９の発明は、請求項１ないし請求項８の発明において、前記一括パターニング工程と前記電極形成工程との間に、前記各下部電極の周辺および前記各ドリフト部の周辺を埋める絶縁材料からなる絶縁部を形成する絶縁分離工程を備えるので、前記電極形成工程にて形成する前記表面電極のパターンによらず前記表面電極と前記下部電極とが短絡するのを防止することができ、しかも、前記表面電極形成前における前記絶縁性基板の前記一表面側の露出表面の凹凸を少なくすることができ、前記表面電極のパターンによらず前記表面電極の断線を防止することができるという効果がある。
【００９６】
請求項１０の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として絶縁性を有する感光性材料を採用し、感光性材料を前記絶縁性基板の前記一表面側に塗布してからフォトリソグラフィによりパターニングし、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができるという効果がある。
【００９７】
請求項１１の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として窒化物を採用し、前記各下部電極の周辺および前記各ドリフト部の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができるという効果がある。
【００９８】
請求項１２の発明は、請求項９ないし請求項１１の発明において、前記電極形成工程の後に、前記表面電極と電気的に接続される複数のパッドを前記絶縁部に重なる位置に形成するパッド形成工程を備えるので、前記表面電極と前記パッドとの間で断線が起こるのを防止することができるという効果がある。
【００９９】
請求項１３の発明は、請求項１ないし請求項１２の発明において、前記ナノ結晶化工程では、前記電解液中で前記半導体層に陰極を対向配置して前記導電性層を陽極とし、陽極と陰極との間に電流を流す際に前記導電性層の周部の全周から電流を流すので、前記ナノ結晶化工程において陽極と陰極との間に電流を流している際に前記導電性層の電気抵抗による電圧降下が軽減され、前記第１の複合ナノ結晶層の面内均一性が向上するという効果がある。
【０１００】
請求項１４の発明は、請求項１ないし請求項１３の発明において、前記絶縁膜形成工程は電気化学的な酸化工程であって、酸化用の電解液中で前記第１の複合ナノ結晶層に陰極を対向配置してから前記導電性層を陽極として陽極と陰極との間に定電流を流し、陽極と陰極との間の電圧が規定量だけ増加した後は陽極と陰極との間の電圧を増加後の電圧に維持して電流が所定値まで減少したときに酸化を終了させるので、陽極と陰極との間に定電流を流して陽極と陰極との間の電圧が規定量だけ増加したときに酸化を終了させる場合に比べて、前記各電子源素子の絶縁耐圧が向上するという効果がある。
【０１０１】
請求項１５の発明は、請求項９ないし請求項１２の発明において、前記一括パターニング工程と前記絶縁分離工程との間に、前記一括パターニング工程によりパターニングされたドリフト部のうち前記電子源素子に対応する部位の間の部分を前記下部電極が露出するまでエッチングするエッチング工程を備えるので、隣り合う電子源素子間をより確実に絶縁することができ、各電子源素子の電子放出特性を向上できるという効果がある。
【０１０２】
請求項１６の発明は、請求項１の発明において、前記導電性層の形成前における前記絶縁性基板として前記電界放射型電子源を複数個形成可能な大面積基板を用い、前記電極形成工程よりも後で前記絶縁性基板を前記電界放射型電子源に対応する大きさに分割する分割工程を備えるので、製造コストを低減することが可能となるという効果がある。
【０１０３】
請求項１７の発明は、請求項１６の発明において、前記絶縁膜形成工程よりも後に、前記第２の複合ナノ結晶層の一部をエッチングすることにより前記下部電極の一部を露出させるエッチング工程を備えるので、前記導電性層の成膜時に前記導電性層をパターニングする必要がないという利点がある。
【０１０４】
請求項１８の発明は、請求項１６の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記各電界放射型電子源それぞれに対応した領域にのみ前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができるという効果がある。
【０１０５】
請求項１９の発明は、請求項１６の発明において、前記第２の成膜工程の前に、前記第１の成膜工程により前記大面積基板に積層した前記導電性層を前記各電界放射型電子源に対応する領域ごとに分けて電気的に分離する分離工程を備え、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して個別に前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができるという効果がある。
【０１０６】
請求項２０の発明は、請求項１９の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して前記第１の複合ナノ結晶層を順次形成するので、前記ナノ結晶化工程での消費電力を低減することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図３】同上における電界放射型電子源の製造方法の説明図である。
【図４】同上における電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図５】同上における電界放射型電子源の要部概略構成図である。
【図６】実施形態２における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】同上における電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図８】実施形態３における電界放射型電子源を示す概略平面図である。
【図９】実施形態４における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図１０】同上における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図１１】同上における電界放射型電子源の製造方法の説明図である。
【図１２】従来例を示す電界放射型電子源の動作説明図である。
【図１３】他の従来例を示す電界放射型電子源の動作説明図である。
【図１４】同上を応用したディスプレイの概略構成図である。
【図１５】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【図１６】同上を応用したディスプレイにおける電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【図１７】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図１８】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
３ 多結晶シリコン層
３ａ 半導体層
３ｂ 半導体層
６ ドリフト部
６ａ 第２の複合ナノ結晶層
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１２ａ 導電性層
１７ 絶縁層
２７ パッド
２８ パッド
５１ グレイン
５２ シリコン酸化膜
６３ シリコン微結晶
６４ シリコン酸化膜
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、ナノ結晶シリコン（ナノメータオーダのシリコン微結晶）を利用した電子デバイスとして図１２や図１３に示す構成の電界放射型電子源１０’，１０”が提案されている（例えば、特許文献１、特許文献２参照）。
【０００３】
図１２に示す構成の電界放射型電子源１０’は、導電性基板としてのｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されており、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成している。なお、図１２に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてあり、多結晶シリコン層３と強電界ドリフト層６とで電子が通過する電子通過部を構成しているが、多結晶シリコン層３を介在させずに強電界ドリフト層６のみで電子通過部を構成したものも提案されている。
【０００４】
図１２に示す構成の電界放射型電子源１０’から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１２中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、表面電極７の厚さは１０〜１５ｎｍ程度に設定されている。
【０００５】
ところで、図１２に示した構成の電界放射型電子源１０’では、ｎ形シリコン基板１とオーミック電極２とで下部電極１２を構成しているが、図１３に示すように、例えば絶縁性を有するガラス基板よりなる絶縁性基板１１の一表面上に金属薄膜よりなる下部電極１２を形成した電界放射型電子源１０”も提案されている。ここに、上述の図１２に示した電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【０００６】
図１３に示す構成の電界放射型電子源１０”から電子を放出させるには、例えば、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極１２に対して高電位側となるように表面電極７と下部電極１２との間に直流電圧Ｖｐｓを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。ここに、直流電圧Ｖｐｓを適宜に設定すれば、下部電極１２から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（図１３中の一点鎖線は表面電極７を通して放出された電子ｅ−の流れを示す）。なお、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【０００７】
上述の各電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉｅと呼ぶことにすれば（図１２および図１３参照）、ダイオード電流Ｉｐｓに対するエミッション電流Ｉｅの比率（＝Ｉｅ／Ｉｐｓ）が大きいほど電子放出効率（＝（Ｉｅ／Ｉｐｓ）×１００〔％〕）が高くなる。なお、上述の電界放射型電子源１０’，１０”では、表面電極７と下部電極１２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、直流電圧Ｖｐｓが大きいほどエミッション電流Ｉｅが大きくなる。
【０００８】
また、図１３に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図１４に示す構成を採用すればよい。
【０００９】
図１４に示すディスプレイは、電界放射型電子源１０に対向して平板状のガラス基板よりなるフェースプレート３０が配置され、フェースプレート３０における電界放射型電子源１０との対向面には透明な導電膜（例えば、ＩＴＯ膜）よりなるコレクタ電極（以下、アノード電極と称す）２１が形成されている。また、アノード電極２１における電界放射型電子源１０との対向面には、画素ごとに形成された蛍光物質と蛍光物質間に形成された黒色材料からなるブラックストライプとが設けられている。ここに、蛍光物質はアノード電極２１における電界放射型電子源１０との対向面に塗布されており、電界放射型電子源１０から放射される電子線によって可視光を発光する。なお、蛍光物質には電界放射型電子源１０から放射されアノード電極２１に印加された電圧によって加速された高エネルギの電子が衝突するようになっており、蛍光物質としてはＲ（赤色），Ｇ（緑色），Ｂ（青色）の各発光色のものを用いている。また、フェースプレート３０は図示しない矩形枠状のフレームによって電界放射型電子源１０と離間させてあり、フェースプレート３０と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１０】
図１４に示した電界放射型電子源１０は、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された酸化した多孔質多結晶シリコン層よりなる複数のドリフト部６と、ドリフト部６の周辺（隣り合うドリフト部６ａ間など）および多結晶シリコン層３の周辺（隣り合う多結晶シリコン層３間など）および下部電極１２の周辺（隣り合う下部電極１２間など）を埋めるノンドープの多結晶シリコン層よりなる分離部１６と、ドリフト部６と多結晶シリコン層３と分離部１６とからなる電子通過部５の上でドリフト部６および分離部１６に跨って下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。
【００１１】
ここにおいて、図１４に示す電界放射型電子源１０では、上述のようにドリフト部６と多結晶シリコン層３と分離部１６とで電子通過部５を構成しており、図１５に示すように、絶縁性基板１１の一表面上に列設された複数の下部電極１２と絶縁性基板１１の一表面に平行な面内で下部電極１２に直交する方向に列設された複数の表面電極７とで電子通過部５を挟んでいる。なお、ドリフト部６と下部電極１２との間に多結晶シリコン層３を介在させずにドリフト部６と分離部１６とで電子通過部５を構成したものも提案されている。
【００１２】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位にドリフト部６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、ドリフト部６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上のドリフト部６と、ドリフト部６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、上述の記載から分かるように、電子源素子１０ａは画素ごとに設けられることになる。
【００１３】
ところで、上述の電界放射型電子源１０は、図１６に示すように、下部電極１２の長手方向の両端部上にそれぞれパッド２７が形成され、表面電極７の長手方向の両端部上にそれぞれパッド２８が形成されている。
【００１４】
以下、図１６に示す構成の電界放射型電子源１０の製造方法について図１７および図１８を参照しながら説明する。
【００１５】
まず、絶縁性基板１１の上記一表面側の全面に下部電極１２用の導電性層１２ａを形成することにより、図１７（ａ）に示す構造を得る。
【００１６】
次に、フォトリソグラフィ技術およびエッチング技術を利用して導電性層１２ａの不要部分をエッチングすることでそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することにより、図１７（ｂ）に示す構造を得る。
【００１７】
その後、絶縁性基板１１の上記一表面側の全面に、電子通過部５を構成するドリフト部６および分離部１６の基礎となるノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法や減圧ＣＶＤ法などによって成膜することにより、図１７（ｃ）に示す構造を得る。
【００１８】
その後、フォトリソグラフィ技術およびエッチング技術を利用して半導体層３ａの不要部分をエッチングすることで各下部電極１２の両端部を露出させることにより、図１８に示す構造を得る。なお、図１８は図１６（ａ）におけるＢ−Ｂ’断面に対応する断面図である。
【００１９】
続いて、半導体層３ａのうち下部電極１２に重ならない部分の表面を覆い下部電極１２に重なる部分の表面が露出するように開孔されたレジスト層からなるマスク層１３を形成することにより、図１７（ｄ）に示す構造を得る。
【００２０】
その後、マスク層１３をマスクとして半導体層３ａのうち下部電極１２に重なる部分を所定深さまでフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成し、多孔質多結晶シリコン層を急速加熱法ないし電気化学的な酸化方法によって酸化することでドリフト部６を形成し、マスク層１３を除去することにより、図１７（ｅ）に示す構造を得る。ここに、ドリフト部６は、多結晶シリコンのグレイン、多数のナノメータオーダのシリコン微結晶、各グレインの表面に形成された薄いシリコン酸化膜、各シリコン微結晶の表面に形成されたシリコン酸化膜とを有している。なお、上述の半導体層３ａのうち上記マスク１３に重なっていた部分が上述の分離部１６となり、ドリフト部６と下部電極１２との間の部分が多結晶シリコン層３となる。
【００２１】
その後、表面電極７を形成してから、表面電極７と電気的に接続されるパッド２７を形成することにより、図１７（ｆ）に示す構造を得る。
【００２２】
ところで、本願発明者らはドリフト部６の厚さを薄くするにつれて単位面積当たりの電子放出量が多くなり電子放出効率が高くなることを実験的に確かめており、ノンドープの多結晶シリコン層からなる半導体層３ａの成膜時の膜厚を例えば２μｍ以下に設定することを提案している。
【００２３】
しかしながら、下部電極１２の厚さにもよるが半導体層３ａの膜厚が比較的薄い場合（例えば、半導体層３ａの膜厚が１．５μｍ程度の場合）には図１７（ｃ）に示したように半導体層３ａの表面が平坦化されずに段差部が形成され、半導体層３ａにおける段差部のところで深さ方向へ走るクラックが発生してしまう。このため、陽極酸化時に電解液が半導体層３ａのうちマスク層１３により覆われていない表面からクラックを通って浸入して下部電極１２に到達すると、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されてしまい、下部電極１２や半導体層３ａが剥離して歩留まりが低下してしまうので、上述のマスク層１３は、半導体層３ａの段差部を覆うように形成されている。
【００２４】
【特許文献１】
特許第２９８７１４０号公報（第４頁−第７頁、図１−図３）
【特許文献２】
特許第３１１２４５６号公報（第１０頁−第１４頁、図１、図２、図８、図９）
【００２５】
【発明が解決しようとする課題】
ところで、上述の電界放射型電子源１０の製造方法では、半導体層３ａのうち下部電極１２に重なる部分を所定深さまでフッ化水素水溶液を含む電解液中で陽極酸化することにより多結晶シリコンのグレインおよび多数のナノメータオーダのシリコン微結晶を含む多孔質多結晶シリコン層を形成する際のマスクとしてレジスト層からなるマスク層１３を利用しているが、レジスト層は電解液であるフッ化水素水溶液に対する耐性が低いので、マスク層１３を設けているにもかかわらず電解液が半導体層３ａのクラックを通って浸入して下部電極１２に到達してしまい、絶縁性基板１１としてガラスなど、下部電極１２としてクロムやチタンなどのようなフッ化水素に対する耐性（耐腐食性）の低い材料を採用している場合、絶縁性基板１１や下部電極１２が腐食されて下部電極１２や半導体層３ａが剥離して歩留まりが低下してしまう。
【００２６】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて製造時の歩留まりを向上できる電界放射型電子源の製造方法を提供することにある。
【００２７】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、絶縁性基板の一表面側に多数の電子源素子がマトリクス状に配置され、各電子源素子が、絶縁性基板の前記一表面上の下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、下部電極と表面電極の間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有するドリフト部とを備えた電界放射型電子源の製造方法であって、前記絶縁性基板の前記一表面に下部電極用の導電性層を積層する第１の成膜工程と、導電性層上にドリフト部の基礎となる半導体層を積層する第２の成膜工程と、電解液を用いて半導体層をナノ結晶化することで多数のナノメータオーダの半導体微結晶を有する第１の複合ナノ結晶層を形成するナノ結晶化工程と、各半導体微結晶それぞれの表面に半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜を成膜することで多数の半導体微結晶および多数の絶縁膜を有する第２の複合ナノ結晶層を形成する絶縁膜形成工程と、第２の複合ナノ結晶層および導電性層の不要部分を連続的にエッチングすることでそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部およびそれぞれ導電性層の一部からなる下部電極をパターン形成する一括パターニング工程と、ドリフト部上に表面電極を形成する電極形成工程とを備えることを特徴とし、ナノ結晶化工程において下部電極用の導電性層や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、下部電極が絶縁性基板から剥がれたり下部電極上の層が下部電極から剥がれるのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。
【００２８】
請求項２の発明は、請求項１の発明において、前記第２の成膜工程では、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面にマスク材を配置した状態で前記半導体層を前記導電性層に積層するので、前記半導体層を前記導電性層に積層した後でマスク材を取り除けば、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面が露出することになるから、前記半導体層を前記導電性層に積層した後で前記下部電極においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。
【００２９】
請求項３の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記一括パターニング工程でパターン形成される前記各ドリフト部および前記各下部電極の形状の再現性を高めることができる。
【００３０】
請求項４の発明は、請求項３の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料としてタングステンを採用するとともに、前記第２の成膜工程で前記導電性層に積層する前記半導体層の材料として多結晶シリコンを採用し、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングするにあたって、エッチングガスとしてフッ素系ガスを用いるので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になる。
【００３１】
請求項５の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をウェットエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングする場合のようにドライエッチング装置のような真空装置を必要としないから、製造装置の低コスト化を図ることができ、特に前記絶縁性基板の大面積化を図る際に有利になる。
【００３２】
請求項６の発明は、請求項５の発明において、前記一括パターニング工程では、前記ドリフト部下の前記下部電極がサイドエッチングされるようにエッチング条件を設定するので、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができる。
【００３３】
請求項７の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記一括パターニング工程と前記電極形成工程との間に、前記下部電極の露出表面を酸化することで前記導電性材料の酸化物からなる絶縁層を形成する絶縁層形成工程を備えるので、前記電極形成工程で前記表面電極を形成する前に前記下部電極の露出表面に絶縁層を形成することができるから、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができる。
【００３４】
請求項８の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記絶縁膜形成工程では、酸化性ガス雰囲気中での急速熱酸化法を採用するので、前記各半導体微結晶それぞれの表面に絶縁膜を形成する際に、前記下部電極の露出表面に前記導電性材料の酸化物からなる絶縁層を形成することができるから、前記下部電極の露出表面に絶縁層を形成するために別途の工程を設ける必要がなく、請求項７の発明に比べて工程数を削減することができる。
【００３５】
請求項９の発明は、請求項１ないし請求項８の発明において、前記一括パターニング工程と前記電極形成工程との間に、前記各下部電極の周辺および前記各ドリフト部の周辺を埋める絶縁材料からなる絶縁部を形成する絶縁分離工程を備えるので、前記電極形成工程にて形成する前記表面電極のパターンによらず前記表面電極と前記下部電極とが短絡するのを防止することができ、しかも、前記表面電極形成前における前記絶縁性基板の前記一表面側の露出表面の凹凸を少なくすることができ、前記表面電極のパターンによらず前記表面電極の断線を防止することができる。
【００３６】
請求項１０の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として絶縁性を有する感光性材料を採用し、感光性材料を前記絶縁性基板の前記一表面側に塗布してからフォトリソグラフィによりパターニングし、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができる。
【００３７】
請求項１１の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として窒化物を採用し、前記各下部電極の周辺および前記各ドリフト部の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができる。
【００３８】
請求項１２の発明は、請求項９ないし請求項１１の発明において、前記電極形成工程の後に、前記表面電極と電気的に接続される複数のパッドを前記絶縁部に重なる位置に形成するパッド形成工程を備えるので、前記表面電極と前記パッドとの間で断線が起こるのを防止することができる。
【００３９】
請求項１３の発明は、請求項１ないし請求項１２の発明において、前記ナノ結晶化工程では、前記電解液中で前記半導体層に陰極を対向配置して前記導電性層を陽極とし、陽極と陰極との間に電流を流す際に前記導電性層の周部の全周から電流を流すので、前記ナノ結晶化工程において陽極と陰極との間に電流を流している際に前記導電性層の電気抵抗による電圧降下が軽減され、前記第１の複合ナノ結晶層の面内均一性が向上する。
【００４０】
請求項１４の発明は、請求項１ないし請求項１３の発明において、前記絶縁膜形成工程は電気化学的な酸化工程であって、酸化用の電解液中で前記第１の複合ナノ結晶層に陰極を対向配置してから前記導電性層を陽極として陽極と陰極との間に定電流を流し、陽極と陰極との間の電圧が規定量だけ増加した後は陽極と陰極との間の電圧を増加後の電圧に維持して電流が所定値まで減少したときに酸化を終了させるので、陽極と陰極との間に定電流を流して陽極と陰極との間の電圧が規定量だけ増加したときに酸化を終了させる場合に比べて、前記各電子源素子の絶縁耐圧が向上する。
【００４１】
請求項１５の発明は、請求項９ないし請求項１２の発明において、前記一括パターニング工程と前記絶縁分離工程との間に、前記一括パターニング工程によりパターニングされたドリフト部のうち前記電子源素子に対応する部位の間の部分を前記下部電極が露出するまでエッチングするエッチング工程を備えるので、隣り合う電子源素子間をより確実に絶縁することができ、各電子源素子の電子放出特性を向上できる。
【００４２】
請求項１６の発明は、請求項１の発明において、前記導電性層の形成前における前記絶縁性基板として前記電界放射型電子源を複数個形成可能な大面積基板を用い、前記電極形成工程よりも後で前記絶縁性基板を前記電界放射型電子源に対応する大きさに分割する分割工程を備えるので、製造コストを低減することが可能となる。
【００４３】
請求項１７の発明は、請求項１６の発明において、前記絶縁膜形成工程よりも後に、前記第２の複合ナノ結晶層の一部をエッチングすることにより前記下部電極の一部を露出させるエッチング工程を備えるので、前記導電性層の成膜時に前記導電性層をパターニングする必要がないという利点がある。
【００４４】
請求項１８の発明は、請求項１６の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記各電界放射型電子源それぞれに対応した領域にのみ前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができる。
【００４５】
請求項１９の発明は、請求項１６の発明において、前記第２の成膜工程の前に、前記第１の成膜工程により前記大面積基板に積層した前記導電性層を前記各電界放射型電子源に対応する領域ごとに分けて電気的に分離する分離工程を備え、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して個別に前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができる。
【００４６】
請求項２０の発明は、請求項１９の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して前記第１の複合ナノ結晶層を順次形成するので、前記ナノ結晶化工程での消費電力を低減することができる。
【００４７】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図４に示すように、絶縁性を有するガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の帯板状の下部電極１２と、下部電極１２にそれぞれ重なる形で形成された複数のノンドープの多結晶シリコン層３と、多結晶シリコン層３にそれぞれ重なる形で形成された複合ナノ結晶層（後述の第２の複合ナノ結晶層）よりなる複数のドリフト部６と、下部電極１２の幅方向の両側面それぞれに形成された絶縁層１７，１７と、下部電極１２に交差する方向に列設された複数の表面電極７とを備えている。ここにおいて、表面電極７は、絶縁性基板１１の厚み方向において一部が下部電極１２と対向している。また、下部電極１２は長手方向の両端部上にそれぞれパッド２７が形成され、表面電極７は長手方向の両端部上にそれぞれパッド２８が形成されている。また、本実施形態では、表面電極７の断面形状が矩形波状に形成されているが、下部電極１２の両側面には下部電極１２の材料を構成元素として含み絶縁性を有する酸化物（例えば、Ａｌ２Ｏ３、ＳｉＯ２など）からなる絶縁層１７，１７が形成されているので、表面電極７と下部電極１２とが短絡することはない。なお、下部電極１２はドリフト部６に比べて幅方向の寸法がやや小さく、幅方向の両側の絶縁層１７，１７を合わせた幅寸法がドリフト部６の幅寸法に略等しくなっている。
【００４８】
下部電極１２の材料としては、耐酸化性が低く酸化されやすい導電性材料（例えば、Ａｌ、高濃度ドープの多結晶シリコンなど）を採用している。したがって、下部電極１２の両側面を酸化することによって上述の絶縁層１７を形成することができる。なお、本実施形態では、下部電極１２の膜厚を３０００Å程度に設定してある。
【００４９】
一方、表面電極７の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には耐酸化性が高く化学的に安定な貴金属材料（例えば、金）を採用しているが、表面電極７の材料は金に限定するものではない。また、表面電極７は単層構造に限らず、多層構造としてもよい。なお、表面電極７の厚さはドリフト部６を通ってきた電子がトンネルできる厚さであればよく、６ｎｍ〜１５ｎｍ程度に設定すればよい。
【００５０】
本実施形態における電界放射型電子源１０は、図１４および図１６に示した従来構成と同様に、絶縁性基板１１の一表面上に列設された複数の下部電極１２と、下部電極１２に交差する方向に列設された複数の表面電極７との交点に相当する部位にドリフト部６の一部が挟まれているから、表面電極７と下部電極１２との組を適宜選択して選択した組間に電圧を印加することにより、ドリフト部６において選択された表面電極７と下部電極１２との交点に相当する部位に強電界が作用して電子が放出される。つまり、複数の表面電極７の群と複数の下部電極１２の群とからなるマトリクス（格子）の格子点に、下部電極１２と、下部電極１２上の多結晶シリコン層３と、多結晶シリコン層３上のドリフト部６と、ドリフト部６上の表面電極７とからなる電子源素子１０ａを配置したことに相当し、電圧を印加する表面電極７と下部電極１２との組を選択することによって所望の電子源素子１０ａから電子を放出させることが可能になる。なお、表面電極７を電子源素子１０ａに対応する部位にのみ形成して下部電極１２に直交する方向に並んだ複数の表面電極７を低抵抗のバス電極により電気的に接続するようにしてもよい。
【００５１】
ドリフト部６は、後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図５に示すように、少なくとも、下部電極１２の表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）６３と、各シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とから構成されると考えられる。なお、各グレイン５１は、下部電極１２の厚み方向に延びている。
【００５２】
本実施形態の電界放射型電子源１０の電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極１２との間に表面電極７を高電位側として直流電圧Ｖｐｓを印加することにより、下部電極１２からドリフト部６へ電子ｅ−が注入される。一方、ドリフト部６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ−はシリコン酸化膜６４にかかっている強電界により加速され、ドリフト部６におけるグレイン５１の間の領域を表面に向かって図５中の矢印の向き（図５における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。しかして、ドリフト部６では下部電極１２から注入された電子がシリコン微結晶６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、ドリフト部６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、ドリフト部６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００５３】
以下、本実施形態の電界放射型電子源１０の製造方法について図１〜図３を参照しながら説明する。
【００５４】
まず、絶縁性基板１１の上記一表面上に所定膜厚（例えば、３０００Å）のアルミニウム膜からなる導電性層１２ａを例えばスパッタ法によって積層（成膜）する第１の成膜工程を行うことにより、図１（ａ）に示す構造を得る。なお、導電性層１２ａは、下部電極１２用であり、後述の一括パターニング工程で複数の下部電極１２にパターニングされる。
【００５５】
続いて、導電性層１２ａ上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法によって積層する（成膜）する第２の成膜工程を行うことにより、図１（ｂ）に示す構造を得る。ただし、第２の成膜工程では、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面にガラスや金属などで作製されたマスク材（図示せず）を配置した状態（マスク材を密着させた状態）で半導体層３ａを導電性層１２ａに積層する。したがって、半導体層３ａを導電性層１２ａに積層した後でマスク材を取り除けば、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面が露出することになるから、半導体層３ａを導電性層１２ａに積層した後で下部電極１２においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。ここにおけるマスク材としては例えば導電性層１２ａの周部を全周に亘って覆う矩形枠状のものを用いれば、図２に示すように導電性層１２ａの周部を露出させることができる。なお、半導体層３ａは、ドリフト部６の基礎となるものであり、後述のナノ結晶化プロセスおよび酸化プロセスを施すことによりドリフト部６と同じ構成となる。また、第２の成膜工程における半導体層３ａの成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法や触媒ＣＶＤ法などを採用してもよい。
【００５６】
上述の半導体層３ａを成膜した後、上述のナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図５参照）と多数のシリコン微結晶６３（図５参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）を形成し、続いて、上述の酸化プロセスを行うことで第１の複合ナノ結晶層を電気化学的に酸化することによって、図５のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）６ａを形成することにより、図１（ｃ）に示す構造を得る。なお、図１（ｃ）では上述の半導体層３ａのうち第２の複合ナノ結晶層６ａ下の部分を半導体層３ｂとしてある。
【００５７】
ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液を用い、導電性層１２ａを陽極とし、電解液中において半導体層３ａに白金電極よりなる陰極を対向配置して、５００Ｗのタングステンランプからなる光源により半導体層３ａの主表面に光照射を行いながら、電源から陽極と陰極との間に定電流（例えば、電流密度が１２ｍＡ／ｃｍ２の電流）を所定時間（例えば、１０秒）だけ流すことによって、多結晶シリコンのグレイン５１およびシリコン微結晶６３を含む第１の複合ナノ結晶層を形成する。なお、ナノ結晶化プロセスでは、半導体層３ａの主表面の周部および露出した導電性層１２ａが電解液に触れないようにシールした形で絶縁性基板１１をセットできるようにした処理槽を利用している。ここにおいて、本実施形態では、上述の半導体層３ａが平坦な導電性層１２ａに積層されていて半導体層３ａの厚さに関係なく半導体層３ａの表面が平坦になっており、半導体層３ａに従来のようなクラック（亀裂）が発生していないので、半導体層３ａのクラックを通して電解液が浸入するという問題の発生を防止することができ、下部電極１２用の導電性層１２ａや絶縁性基板１１が腐食されるのを防止することができる。なお、本実施形態のナノ結晶化プロセスを行う際には、上述の図２に示したように導電性層１２ａの周部が露出しており、上記電解液中で半導体層３ａに陰極を対向配置して導電性層１２ａを陽極とし、陽極と陰極との間に電流を流す際に導電性層１２ａの周部の全周から電流を流すので、ナノ結晶化プロセスにおいて陽極と陰極との間に電流を流している際に導電性層１２ａの電気抵抗による電圧降下が軽減され、上記第１の複合ナノ結晶層の面内均一性が向上する。
【００５８】
酸化プロセスでは、例えば、１ｍｏｌ／ｌのＨ２ＳＯ４溶液からなる電解液を用い、導電性層１２ａを陽極とし、電解液中において第１の複合ナノ結晶層に白金電極よりなる陰極を対向配置して、電源から陽極と陰極との間に一定の化成電流密度の電流を流し続けて陽極と陰極との間の電圧が規定量だけ上昇した後は陽極と陰極との間の電圧を増加後の電圧に維持して化成電流密度が所定値まで減少したときに通電を停止させることで第１の複合ナノ結晶層を電気化学的に酸化することによって、上述のグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４を含む第２の複合ナノ結晶層６ａを形成するようになっている。この酸化プロセスにおいては、通電開始からの時間経過にともなって化成電流密度が図３中に実線で示した「イ」のように変化し、陽極と陰極との間の電圧が同図中に一点鎖線で示した「ロ」のように変化する。なお、本実施形態では、上記一定の化成電流密度を２．５ｍＡ／ｃｍ２とし、陽極と陰極との間の電圧が規定量だけ増加することで２０Ｖまで上昇した後、陽極と陰極との間の電圧を２０Ｖに維持して化成電流密度が０．０１Ａ／ｃｍ２まで上昇した時点で通電を停止した。なお、上述の酸化プロセスで用いる電解液は１ｍｏｌ／ｌのＨ２ＳＯ４溶液に限定するものではなく、各種酸（例えば、Ｈ２ＳＯ４、ＨＮＯ３、王水など）の水溶液や、有機溶媒（例えば、エチレングリコールなど）中に電解質（例えば、硝酸カリウムなど）を溶かした溶液を用いてもよい。また、本実施形態では、シリコン酸化膜６４が絶縁膜を構成しており、酸化プロセスが絶縁膜形成工程となる。また、本実施形態では、上述のナノ結晶化プロセスを行うことによって形成される第１の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３以外の領域はアモルファスシリコンからなるアモルファス領域となっており、第２の複合ナノ結晶層においてグレイン５１、シリコン微結晶６３、各シリコン酸化膜５２，６４以外の領域がアモルファスシリコン若しくは一部が酸化したアモルファスシリコンからなるアモルファス領域６５となっているが、ナノ結晶化プロセスの条件によってはアモルファス領域６５が孔となり、このような場合の第１の複合ナノ結晶層は従来例で説明した多孔質多結晶シリコン層と同じ構成とみなすことができる。
【００５９】
上述の酸化プロセスが終了した後、第２の複合ナノ結晶層６ａ上に、それぞれ第２の複合ナノ結晶層の一部からなる複数のドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる複数の下部電極１２をパターン形成するためのエッチングマスク層（図示せず）を形成するマスク層形成工程を行ってから、エッチングマスク層をマスクとして、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングする一括パターニング工程を行うことでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成し、エッチングマスク層を除去することにより、図１（ｄ）に示す構造が得られる。ここにおいて、エッチングマスク層の材料としては、例えば、フォトレジストを採用すればよく、エッチングマスク層の材料としてフォトレジストを採用する場合には、スピンコーティングにより絶縁性基板１１の上記一表面側の全面にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるエッチングマスク層を形成することができる。なお、本実施形態における一括パターニング工程では、第２の複合ナノ結晶層６ａおよび導電性層１２ａそれぞれの不要部分をウェットエッチングで除去しているが、ドリフト部６下の下部電極１２の幅がドリフト部６の幅に比べてやや狭くなる（つまり、下部電極１２がサイドエッチングされる）ようにエッチング条件を設定してある。なお、第２の複合ナノ結晶層６ａの基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がアルミニウムであれば、フッ酸と硝酸との混酸を用いて第２の複合ナノ結晶層６ａの不要部分および半導体層３ｂの不要部分および導電性層１２ａの不要部分を連続してウエットエッチングしてそれぞれ第２の複合ナノ結晶層６ａの一部からなるドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することができる。
【００６０】
その後、酸化性ガス（例えば、Ｏ２ガス、Ｎ２Ｏガスなど）雰囲気中で絶縁性基板１１を所定の基板温度（例えば、６００℃）に加熱して各下部電極１２ａの露出表面を酸化することで下部電極１２の構成材料（導電性材料）の酸化物（例えば、Ａｌ２Ｏ３など）からなる絶縁層１７を各下部電極１２の幅方向の両側面に形成する絶縁層形成工程を行うことにより、図１（ｅ）に示す構造を得る。なお、この絶縁層形成工程では、下部電極１２の露出表面に絶縁層１７が形成されるのと同時に、上述のドリフト部６が酸化性ガス雰囲気中でアニール処理されることになるので、ドリフト部６の各シリコン酸化膜５２，６４の膜質が改善される。また、上述の絶縁膜形成工程では電気化学的な酸化方法を採用しているが、絶縁膜形成工程において酸素ガス雰囲気中での急速熱酸化法（ＲＴＯ法）を採用するようにすれば、各シリコン微結晶６３それぞれの表面にシリコン酸化膜６４を形成する際に、下部電極１２の露出表面に下部電極１２の構成材料（導電性材料）の酸化物からなる絶縁層１７を形成することができるから、下部電極１２の露出表面に絶縁層１７を形成するために別途に上記絶縁層形成工程を設ける必要がなく、工程数を削減することができる。
【００６１】
絶縁層１７を形成した後、例えば蒸着法などによって金薄膜からなる表面電極７を形成する電極形成工程を行い、続いて、各表面電極７の両端部上にパッド２８を形成するとともに各下部電極１２の両端部上にパッド２７を形成するパッド形成工程を行うことにより、図１（ｆ）に示す構造の電界放射型電子源１０が得られる。
【００６２】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程において電解液が半導体層３ａに形成されたクラックを通して浸入するという問題の発生を防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２用の導電性層１２ａや絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１から下部電極１２が剥離したり下部電極１２から下部電極１２上の多結晶シリコン層３が剥離したりするのを防止することができる。
【００６３】
また、第１の成膜工程で絶縁性基板１１の上記一表面に積層する導電性層１２ａの材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、一括パターニング工程と電極形成工程との間に、下部電極１２の露出表面を酸化することで導電性材料の酸化物からなる絶縁層１７を形成する絶縁層形成工程を備えるので、電極形成工程で表面電極７を形成する前に下部電極１２の露出表面に絶縁層１７を形成することができるから、電極形成工程で形成する表面電極７のパターンによらず、表面電極７と下部電極１２とが短絡するのを防止することができる。
【００６４】
なお、本実施形態では、ノンドープの多結晶シリコン層からなる半導体層３ａに対してナノ結晶化プロセスを行って、その後、酸化プロセスを行うことによりドリフト部６を形成しているが、半導体層３ａとしてノンドープの多結晶シリコン層の代わりに他の半導体層を採用してもよい。また、絶縁膜形成工程としては、酸化プロセスの代わりに窒化プロセスないし酸窒化プロセスを採用してもよく、窒化プロセスを採用した場合には図５にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセスを採用した場合には各シリコン酸化膜５２，６４がシリコン酸窒化膜となる。すなわち、酸化プロセスを採用した場合にはシリコン酸化膜６４が半導体微結晶たるシリコン微結晶６３の表面に形成された絶縁膜を構成しているが、窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン窒化膜が絶縁膜を構成し、酸窒化プロセスを採用した場合にはシリコン酸化膜６４の代わりに形成されるシリコン酸窒化膜が絶縁膜を構成する。
【００６５】
（実施形態２）
ところで、実施形態１の電界放射型電子源１０では、表面電極７の断面形状が矩形波状に形成されているので、表面電極７が断線してしまう恐れがある。そこで、表面電極７を電子源素子１０ａに対応する部位のみに形成して下部電極１２に交差する方向に列設された表面電極７を表面電極７に比べて膜厚を大きくできるバス電極により共通接続することも考えられるが、各ドリフト部６ａの両側面および各多結晶シリコン層３の両側面および各絶縁層１７の側面でのバス電極の膜厚が他の部位に比べて薄くなり断線してしまう恐れがある。
【００６６】
これに対して、本実施形態の電界放射型電子源１０の基本構成は実施形態１と略同じであって、下部電極１２の両側面に絶縁層１７，１７を形成する代わりに、図７に示すように、下部電極１２の幅をドリフト部６および多結晶シリコン層３の幅と揃えてドリフト部６の周辺（隣り合うドリフト部６ａ間など）および多結晶シリコン層３の周辺（隣り合う多結晶シリコン層３間など）および下部電極１２の周辺（隣り合う下部電極１２間など）を埋める絶縁材料（例えば、絶縁性を有する感光性材料、絶縁性を有する窒化物など）からなる絶縁部１８を設けている点、表面電極７が、ドリフト部６と多結晶シリコン層３と絶縁部１８とからなる電子通過部５の上でドリフト部６および絶縁部１８に跨って下部電極１２に交差する方向に列設されている点が相違する。ここにおいて、絶縁部１８は、当該絶縁部１８の表面をドリフト部６の表面と同一平面上に揃えるように厚さを設定してある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６７】
本実施形態では、実施形態１のように下部電極１２の露出表面を酸化することで絶縁層１７を形成する絶縁層形成工程が不要となるから、下部電極１２の材料としては、例えば、Ｗ，Ｔｉ，Ｍｏ，Ｃｒ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物、高濃度ドープの多結晶シリコンなどの導電性材料を採用すればよい。また、下部電極１２は、単層構造でもよいし多層構造でもよい。なお、本実施形態では、一例として下部電極１２の材料をＷとし、下部電極１２の膜厚を３０００Å程度に設定した場合について説明する。
【００６８】
以下、本実施形態の電界放射型電子源の製造方法について図６を参照しながら説明するが、実施形態１と同様の工程については説明を適宜省略する。
【００６９】
まず、絶縁性基板１１の上記一表面上に所定膜厚（例えば、３０００Å）のタングステン膜からなる導電性層１２ａを例えばスパッタ法によって積層（成膜）する第１の成膜工程を行うことにより、図６（ａ）に示す構造を得る。なお、導電性層１２ａは、下部電極１２用であり、後述の一括パターニング工程で複数の下部電極１２にパターニングされる。
【００７０】
続いて、導電性層１２ａ上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層からなる半導体層３ａをプラズマＣＶＤ法によって積層する（成膜）する第２の成膜工程を行うことにより、図６（ｂ）に示す構造を得る。ただし、第２の成膜工程では、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面にガラスや金属などで作製されたマスク材（図示せず）を配置した状態（マスク材を密着させた状態）で半導体層３ａを導電性層１２ａに積層する。したがって、半導体層３ａを導電性層１２ａに積層した後でマスク材を取り除けば、導電性層１２ａのうち各下部電極１２におけるコンタクト部となる部位の表面が露出することになるから、半導体層３ａを導電性層１２ａに積層した後で下部電極１２においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れる。ここにおけるマスク材としては例えば導電性層１２ａの周部を全周に亘って覆う矩形枠状のものを用いれば、上述の図２に示すように導電性層１２ａの周部を露出させることができる。なお、半導体層３ａは、ドリフト部６の基礎となるものであり、実施形態１にて説明したナノ結晶化プロセスおよび酸化プロセスを施すことによりドリフト部６と同じ構成となる。また、第２の成膜工程における半導体層３ａの成膜方法は、プラズマＣＶＤ法に限らず、ＬＰＣＶＤ法や触媒ＣＶＤ法などを採用してもよい。
【００７１】
上述の半導体層３ａを成膜した後、実施形態１にて説明したナノ結晶化プロセス（ナノ結晶化工程）を行うことにより、多結晶シリコンの多数のグレイン５１（図５参照）と多数のシリコン微結晶６３（図５参照）とが混在する複合ナノ結晶層（以下、第１の複合ナノ結晶層と称す）を形成し、続いて、実施形態１にて説明した酸化プロセスを行うことで第１の複合ナノ結晶層を電気化学的に酸化することによって、図５のような構成の複合ナノ結晶層（以下、第２の複合ナノ結晶層と称す）６ａを形成することにより、図６（ｃ）に示す構造を得る。なお、図６（ｃ）では上述の半導体層３ａのうち第２の複合ナノ結晶層６ａ下の部分を半導体層３ｂとしてある。なお、本実施形態においても、実施形態１と同様、上述の半導体層３ａが平坦な導電性層１２ａに積層されていて半導体層３ａの厚さに関係なく半導体層３ａの表面が平坦になっており、半導体層３ａに従来のようなクラック（亀裂）が発生していないので、半導体層３ａのクラックを通して電解液が浸入するという問題の発生を防止することができ、下部電極１２用の導電性層１２ａや絶縁性基板１１が腐食されるのを防止することができる。
【００７２】
上述の酸化プロセスが終了した後、第２の複合ナノ結晶層６ａ上に、それぞれ第２の複合ナノ結晶層の一部からなる複数のドリフト部６およびそれぞれ半導体層３ｂの一部からなる多結晶シリコン層３およびそれぞれ導電性層１２ａの一部からなる複数の下部電極１２をパターン形成するためのエッチングマスク層（図示せず）を形成するマスク層形成工程を行ってから、エッチングマスク層をマスクとして、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａを連続的にパターニングする一括パターニング工程を行うことでドリフト部６および多結晶シリコン層３および下部電極１２をパターン形成し、エッチングマスク層を除去することにより、図６（ｄ）に示す構造が得られる。ここにおいて、エッチングマスク層の材料としては、例えば、フォトレジストを採用すればよく、エッチングマスク層の材料としてフォトレジストを採用する場合には、スピンコーティングにより絶縁性基板１１の上記一表面側の全面にレジスト層を形成し、リソグラフィ技術によってレジスト層のうち不要部分を除去することでパターニングされたレジスト層からなるエッチングマスク層を形成することができる。なお、本実施形態における一括パターニング工程では、第２の複合ナノ結晶層６ａおよび半導体層３ａ，３ｂおよび導電性層１２ａそれぞれの不要部分を反応性イオンエッチングなどの異方性の高いドライエッチングで除去しており、ドリフト部６下の下部電極１２の幅がドリフト部６の幅および多結晶シリコン層３の幅と略同じになっている。ここにおいて、第２の複合ナノ結晶層の基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がタングステンであれば、フッ素系ガス（例えば、ＳＦ６ガスなど）を用いることにより、第２の複合ナノ結晶層６ａおよび導電性層１２ａの不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になる。なお、上述のように、第２の複合ナノ結晶層６ａの基礎となる半導体層３ａの材料が多結晶シリコンで、導電性層１２ａの材料がタングステンであれば、フッ酸と硝酸との混酸を用いて第２の複合ナノ結晶層６ａの不要部分および半導体層３ｂの不要部分をウエットエッチングしてそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部６をパターン形成することができ、ドリフト部６をマスクとして過酸化水素水を用いて導電性層１２ａの不要部分をウェットエッチングしてそれぞれ導電性層１２ａの一部からなる下部電極１２をパターン形成することもできる。
【００７３】
その後、各下部電極１２の周辺および各多結晶シリコン層３の周辺および各ドリフト部６の周辺を埋める絶縁材料（例えば、絶縁性を有する感光性材料、絶縁性を有する窒化物など）からなる絶縁部１８を形成する絶縁分離工程を行うことにより、図６（ｅ）に示す構造を得る。このような絶縁分離工程を設けることにより、後述の電極形成工程において形成する表面電極７のパターンによらず表面電極７と下部電極１２とが短絡するのを防止することができ、しかも、表面電極７形成前における絶縁性基板１１の上記一表面側の露出表面の凹凸を少なくすることができ、表面電極７のパターンによらず表面電極７の断線を防止することができる。ところで、絶縁部１８を形成する方法としては、ドリフト部６上にリフトオフ用のフォトレジストからレジスト層を形成してから、蒸着法などによって絶縁性基板１１の上記一表面側の全面に絶縁体層を形成し、リフトオフ法により上記レジスト層および上記レジスト層上の絶縁体層を除去することでそれぞれ上記絶縁体層の一部からなる絶縁部１８をパターン形成することが考えられる。しかしながら、このようなリフトオフ法を採用した場合には、絶縁性基板１１の大面積化を図った場合に処理が難しくなってしまうという不具合や、製造プロセスが複雑になるという不具合がある。これに対して、本実施形態における絶縁分離工程では、上記絶縁材料として例えば絶縁性を有する感光性材料を採用した場合には、感光性材料を上記絶縁性基板１１の上記一表面側に塗布してからフォトリソグラフィによりパターニングし、その後に熱処理を施すことにより絶縁部１８を形成するので、リフトオフ法を利用して絶縁部１８を形成する場合に比べて絶縁部１８を容易に形成することができる。また、本実施形態における絶縁分離工程では、上記絶縁材料として例えば絶縁性を有する窒化物を採用した場合には、各下部電極１２の周辺および各多結晶シリコン層３の周辺および各ドリフト部６の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、その後に熱処理を施すことにより絶縁部１８を形成するので、リフトオフ法を利用して絶縁部１８を形成する場合に比べて絶縁部１８を容易に形成することができる。
【００７４】
絶縁部１８を形成した後には、例えば蒸着法などによって金薄膜からなる表面電極７を形成する電極形成工程を行い、続いて、各表面電極７の両端部上にパッド２８を形成するとともに各下部電極１２の両端部上にパッド２７を形成するパッド形成工程を行うことにより、図６（ｆ）に示す構造の電界放射型電子源１０が得られる。なお、パッド形成工程では、表面電極７と電気的に接続されるパッド２８を絶縁部１８に重なる位置に形成しているので、表面電極７とパッド２８との間で断線が起こるのを防止することができる。
【００７５】
以上説明した製造方法にて製造した本実施形態の電界放射型電子源１０は、ナノ結晶化工程において電解液が半導体層３ａに形成されたクラックを通して浸入するという問題の発生を防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できる。また、ナノ結晶化工程において下部電極１２用の導電性層１２ａや絶縁性基板１１が電解液によって腐食されるのを防止することが可能となって、絶縁性基板１１から下部電極１２が剥離したり下部電極１２から下部電極１２上の多結晶シリコン層３が剥離したりするのを防止することができる。
【００７６】
また、一括パターニング工程では、第２の複合ナノ結晶層６ａおよび半導体層３ｂおよび導電性層１２ａの不要部分をドライエッチングすることで各ドリフト部６および各多結晶シリコン層３および各下部電極１２をパターン形成するので、一括パターニング工程でパターン形成される各ドリフト部６および各多結晶シリコン層３および各下部電極１２の形状の再現性を高めることができる。
【００７７】
なお、上述の実施形態では表面電極７を下部電極１２に交差する方向に形成してあるが、表面電極７を電子源素子１０ａに対応する部位のみに形成して下部電極１２に交差する方向に列設された表面電極７を表面電極７に比べて膜厚を大きくできるバス電極により共通接続するようにしてもよいことは勿論である。
【００７８】
（実施形態３）
ところで、実施形態２の電界放射型電子源１０では、下部電極１２の長手方向において隣り合う電子源素子１０ａ間にもドリフト部６の一部が形成されているので、下部電極１２の長手方向において隣り合う電子源素子１０ａ間の電気的な絶縁が不十分になってクロストークが発生してしまう恐れがある。これに対して、本実施形態の電界放射型電子源１０は、図８に示すように、各電子源素子１０ａの周囲が絶縁部１８により囲まれている点が相違する。すなわち、本実施形態では、下部電極１２の長手方向において隣り合う電子源素子１０ａ間にも絶縁部１８が形成されている点が実施形態２と相違する。
【００７９】
本実施形態の電界放射型電子源１０の製造方法は実施形態２にて説明した製造方法と略同じであって、上記一括パターニング工程と上記絶縁分離工程との間に、一括パターニング工程によりパターニングされたドリフト部６のうち電子源素子１０ａに対応する部位の間の部分を下部電極１２が露出するまでエッチングするエッチング工程を備えている点が相違するだけである。
【００８０】
しかして、本実施形態の製造方法により製造した電界放射型電子源１０では、るので、隣り合う電子源素子１０ａ間をより確実に絶縁することができ、各電子源素子１０ａの電子放出特性を向上できる。
【００８１】
（実施形態４）
本実施形態の電界放射型電子源１０の構成は実施形態２と同じであり、製造方法が相違するだけである。
【００８２】
本実施形態の製造方法では、導電性層１２ａの形成前における絶縁性基板１１として図９に示すように電界放射型電子源１０を複数個形成可能な大面積基板を用い、上記電極形成工程よりも後で絶縁性基板１１を電界放射型電子源１０に対応する大きさに分割する分割工程を備えている点に特徴がある。
【００８３】
しかして、本実施形態の製造方法では、製造コストを低減することが可能となる。また、本実施形態の製造方法においては、上記絶縁膜形成工程よりも後に、第２の複合ナノ結晶層６の一部をエッチングすることにより下部電極１２の一部を露出させるエッチング工程を備えるので、導電性層１２ａの成膜時に導電性層１２ａをパターニングする必要がないという利点がある。
【００８４】
ところで、本実施形態の製造方法においては、上記第２の成膜工程の前に、第１の成膜工程により大面積基板（絶縁性基板１１）に積層した導電性層１２ａを図１０に示すように各電界放射型電子源１０に対応する領域ごと（図示例では、４つの領域）に分けて電気的に分離する分離工程を備え、上記ナノ結晶化工程では、半導体層３ａのうち分離工程において分離された導電性層１２ａそれぞれに重なる部分に対して個別に第１の複合ナノ結晶層を形成するので、導電性層１２ａでの電圧降下を低減することができ、第１の複合ナノ結晶層の面内均一性を向上させることができる。つまり、本実施形態におけるナノ結晶化工程では、半導体層３ａのうち各電界放射型電子源１０それぞれに対応した領域にのみ上記第１の複合ナノ結晶層を形成するので、導電性層１２ａでの電圧降下を低減することができ、上記第１の複合ナノ結晶層の面内均一性を向上させることができ、結果的に上記第２の複合ナノ結晶層６ａの面内均一性を向上させることができる。
【００８５】
なお、本実施形態におけるナノ結晶化工程では、図１１に示すように、上記分離工程において分離された導電性層１２ａごとに、表面側に矩形枠状のシール壁４１を密着させて、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液Ｂを入れ、導電性層１２ａを陽極とし、電解液Ｂ中において半導体層３ａに白金電極よりなる陰極４２を対向配置して、５００Ｗのタングステンランプ（図示せず）からなる光源により半導体層３ａの主表面に光照射を行いながら、電源４３から陽極（導電性層１２ａ）と陰極４２との間に定電流を所定時間だけ流すことによって、上記第１の複合ナノ結晶層を形成している。しかして、本実施形態におけるナノ結晶化工程では、半導体層３ａのうち分離工程において分離された導電性層１２ａそれぞれに重なる部分に対して上記第１の複合ナノ結晶層を順次形成するので、ナノ結晶化工程での消費電力を低減することができる。
【００８６】
なお、本実施形態のように導電性層１２ａの形成前における絶縁性基板１１として電界放射型電子源１０を複数個形成可能な大面積基板を用い、上記電極形成工程よりも後で絶縁性基板１１を電界放射型電子源１０に対応する大きさに分割する分割工程を設けるという技術思想は他の実施形態においても適用することができる。
【００８７】
【発明の効果】
請求項１の発明は、絶縁性基板の一表面側に多数の電子源素子がマトリクス状に配置され、各電子源素子が、絶縁性基板の前記一表面上の下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、下部電極と表面電極の間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有するドリフト部とを備えた電界放射型電子源の製造方法であって、前記絶縁性基板の前記一表面に下部電極用の導電性層を積層する第１の成膜工程と、導電性層上にドリフト部の基礎となる半導体層を積層する第２の成膜工程と、電解液を用いて半導体層をナノ結晶化することで多数のナノメータオーダの半導体微結晶を有する第１の複合ナノ結晶層を形成するナノ結晶化工程と、各半導体微結晶それぞれの表面に半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜を成膜することで多数の半導体微結晶および多数の絶縁膜を有する第２の複合ナノ結晶層を形成する絶縁膜形成工程と、第２の複合ナノ結晶層および導電性層の不要部分を連続的にエッチングすることでそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部およびそれぞれ導電性層の一部からなる下部電極をパターン形成する一括パターニング工程と、ドリフト部上に表面電極を形成する電極形成工程とを備えるので、ナノ結晶化工程において下部電極用の導電性層や絶縁性基板が電解液によって腐食されるのを防止することが可能となって、下部電極が絶縁性基板から剥がれたり下部電極上の層が下部電極から剥がれるのを防止することができ、製造時の歩留まりを向上できるとともに長期的な信頼性を向上できるという効果がある。
【００８８】
請求項２の発明は、請求項１の発明において、前記第２の成膜工程では、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面にマスク材を配置した状態で前記半導体層を前記導電性層に積層するので、前記半導体層を前記導電性層に積層した後でマスク材を取り除けば、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面が露出することになるから、前記半導体層を前記導電性層に積層した後で前記下部電極においてコンタクト部となる部位の表面を露出させるためのパターニング工程を別途に設ける必要がなく、製造プロセスの簡略化を図れるという効果がある。
【００８９】
請求項３の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記一括パターニング工程でパターン形成される前記各ドリフト部および前記各下部電極の形状の再現性を高めることができるという効果がある。
【００９０】
請求項４の発明は、請求項３の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料としてタングステンを採用するとともに、前記第２の成膜工程で前記導電性層に積層する前記半導体層の材料として多結晶シリコンを採用し、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングするにあたって、エッチングガスとしてフッ素系ガスを用いるので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をエッチング条件を変更することなしに連続してドライエッチングすることができ、スループットが向上するとともに工程管理が容易になるという効果がある。
【００９１】
請求項５の発明は、請求項１または請求項２の発明において、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をウェットエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成するので、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングする場合のようにドライエッチング装置のような真空装置を必要としないから、製造装置の低コスト化を図ることができ、特に前記絶縁性基板の大面積化を図る際に有利になるという効果がある。
【００９２】
請求項６の発明は、請求項５の発明において、前記一括パターニング工程では、前記ドリフト部下の前記下部電極がサイドエッチングされるようにエッチング条件を設定するので、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができるという効果がある。
【００９３】
請求項７の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記一括パターニング工程と前記電極形成工程との間に、前記下部電極の露出表面を酸化することで前記導電性材料の酸化物からなる絶縁層を形成する絶縁層形成工程を備えるので、前記電極形成工程で前記表面電極を形成する前に前記下部電極の露出表面に絶縁層を形成することができるから、前記電極形成工程で形成する前記表面電極のパターンによらず、前記表面電極と前記下部電極とが短絡するのを防止することができるという効果がある。
【００９４】
請求項８の発明は、請求項１ないし請求項６の発明において、前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記絶縁膜形成工程では、酸化性ガス雰囲気中での急速熱酸化法を採用するので、前記各半導体微結晶それぞれの表面に絶縁膜を形成する際に、前記下部電極の露出表面に前記導電性材料の酸化物からなる絶縁層を形成することができるから、前記下部電極の露出表面に絶縁層を形成するために別途の工程を設ける必要がなく、請求項７の発明に比べて工程数を削減することができるという効果がある。
【００９５】
請求項９の発明は、請求項１ないし請求項８の発明において、前記一括パターニング工程と前記電極形成工程との間に、前記各下部電極の周辺および前記各ドリフト部の周辺を埋める絶縁材料からなる絶縁部を形成する絶縁分離工程を備えるので、前記電極形成工程にて形成する前記表面電極のパターンによらず前記表面電極と前記下部電極とが短絡するのを防止することができ、しかも、前記表面電極形成前における前記絶縁性基板の前記一表面側の露出表面の凹凸を少なくすることができ、前記表面電極のパターンによらず前記表面電極の断線を防止することができるという効果がある。
【００９６】
請求項１０の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として絶縁性を有する感光性材料を採用し、感光性材料を前記絶縁性基板の前記一表面側に塗布してからフォトリソグラフィによりパターニングし、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができるという効果がある。
【００９７】
請求項１１の発明は、請求項９の発明において、前記絶縁分離工程では、前記絶縁材料として窒化物を採用し、前記各下部電極の周辺および前記各ドリフト部の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、絶縁部を形成するので、リフトオフ法を利用して前記絶縁部を形成する場合に比べて前記絶縁部を容易に形成することができるという効果がある。
【００９８】
請求項１２の発明は、請求項９ないし請求項１１の発明において、前記電極形成工程の後に、前記表面電極と電気的に接続される複数のパッドを前記絶縁部に重なる位置に形成するパッド形成工程を備えるので、前記表面電極と前記パッドとの間で断線が起こるのを防止することができるという効果がある。
【００９９】
請求項１３の発明は、請求項１ないし請求項１２の発明において、前記ナノ結晶化工程では、前記電解液中で前記半導体層に陰極を対向配置して前記導電性層を陽極とし、陽極と陰極との間に電流を流す際に前記導電性層の周部の全周から電流を流すので、前記ナノ結晶化工程において陽極と陰極との間に電流を流している際に前記導電性層の電気抵抗による電圧降下が軽減され、前記第１の複合ナノ結晶層の面内均一性が向上するという効果がある。
【０１００】
請求項１４の発明は、請求項１ないし請求項１３の発明において、前記絶縁膜形成工程は電気化学的な酸化工程であって、酸化用の電解液中で前記第１の複合ナノ結晶層に陰極を対向配置してから前記導電性層を陽極として陽極と陰極との間に定電流を流し、陽極と陰極との間の電圧が規定量だけ増加した後は陽極と陰極との間の電圧を増加後の電圧に維持して電流が所定値まで減少したときに酸化を終了させるので、陽極と陰極との間に定電流を流して陽極と陰極との間の電圧が規定量だけ増加したときに酸化を終了させる場合に比べて、前記各電子源素子の絶縁耐圧が向上するという効果がある。
【０１０１】
請求項１５の発明は、請求項９ないし請求項１２の発明において、前記一括パターニング工程と前記絶縁分離工程との間に、前記一括パターニング工程によりパターニングされたドリフト部のうち前記電子源素子に対応する部位の間の部分を前記下部電極が露出するまでエッチングするエッチング工程を備えるので、隣り合う電子源素子間をより確実に絶縁することができ、各電子源素子の電子放出特性を向上できるという効果がある。
【０１０２】
請求項１６の発明は、請求項１の発明において、前記導電性層の形成前における前記絶縁性基板として前記電界放射型電子源を複数個形成可能な大面積基板を用い、前記電極形成工程よりも後で前記絶縁性基板を前記電界放射型電子源に対応する大きさに分割する分割工程を備えるので、製造コストを低減することが可能となるという効果がある。
【０１０３】
請求項１７の発明は、請求項１６の発明において、前記絶縁膜形成工程よりも後に、前記第２の複合ナノ結晶層の一部をエッチングすることにより前記下部電極の一部を露出させるエッチング工程を備えるので、前記導電性層の成膜時に前記導電性層をパターニングする必要がないという利点がある。
【０１０４】
請求項１８の発明は、請求項１６の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記各電界放射型電子源それぞれに対応した領域にのみ前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができるという効果がある。
【０１０５】
請求項１９の発明は、請求項１６の発明において、前記第２の成膜工程の前に、前記第１の成膜工程により前記大面積基板に積層した前記導電性層を前記各電界放射型電子源に対応する領域ごとに分けて電気的に分離する分離工程を備え、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して個別に前記第１の複合ナノ結晶層を形成するので、前記導電性層での電圧降下を低減することができ、前記第１の複合ナノ結晶層の面内均一性を向上させることができるという効果がある。
【０１０６】
請求項２０の発明は、請求項１９の発明において、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して前記第１の複合ナノ結晶層を順次形成するので、前記ナノ結晶化工程での消費電力を低減することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図３】同上における電界放射型電子源の製造方法の説明図である。
【図４】同上における電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図５】同上における電界放射型電子源の要部概略構成図である。
【図６】実施形態２における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図７】同上における電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図である。
【図８】実施形態３における電界放射型電子源を示す概略平面図である。
【図９】実施形態４における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図１０】同上における電界放射型電子源の製造方法を説明するための主要工程平面図である。
【図１１】同上における電界放射型電子源の製造方法の説明図である。
【図１２】従来例を示す電界放射型電子源の動作説明図である。
【図１３】他の従来例を示す電界放射型電子源の動作説明図である。
【図１４】同上を応用したディスプレイの概略構成図である。
【図１５】同上を応用したディスプレイにおける電界放射型電子源の概略斜視図である。
【図１６】同上を応用したディスプレイにおける電界放射型電子源を示し、（ａ）は概略平面図、（ｂ）は（ａ）のＡ−Ａ’断面図、（ｃ）は（ａ）のＢ−Ｂ’断面図である。
【図１７】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図１８】同上を応用したディスプレイにおける電界放射型電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
３ 多結晶シリコン層
３ａ 半導体層
３ｂ 半導体層
６ ドリフト部
６ａ 第２の複合ナノ結晶層
７ 表面電極
１０ 電界放射型電子源
１０ａ 電子源素子
１１ 絶縁性基板
１２ 下部電極
１２ａ 導電性層
１７ 絶縁層
２７ パッド
２８ パッド
５１ グレイン
５２ シリコン酸化膜
６３ シリコン微結晶
６４ シリコン酸化膜
Claims (20)
- 絶縁性基板の一表面側に多数の電子源素子がマトリクス状に配置され、各電子源素子が、絶縁性基板の前記一表面上の下部電極と、絶縁性基板の厚み方向において下部電極に対向する表面電極と、下部電極と表面電極の間に介在し多数のナノメータオーダの半導体微結晶および各半導体微結晶それぞれの表面に形成された半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜を有するドリフト部とを備えた電界放射型電子源の製造方法であって、前記絶縁性基板の前記一表面に下部電極用の導電性層を積層する第１の成膜工程と、導電性層上にドリフト部の基礎となる半導体層を積層する第２の成膜工程と、電解液を用いて半導体層をナノ結晶化することで多数のナノメータオーダの半導体微結晶を有する第１の複合ナノ結晶層を形成するナノ結晶化工程と、各半導体微結晶それぞれの表面に半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜を成膜することで多数の半導体微結晶および多数の絶縁膜を有する第２の複合ナノ結晶層を形成する絶縁膜形成工程と、第２の複合ナノ結晶層および導電性層の不要部分を連続的にエッチングすることでそれぞれ第２の複合ナノ結晶層の一部からなるドリフト部およびそれぞれ導電性層の一部からなる下部電極をパターン形成する一括パターニング工程と、ドリフト部上に表面電極を形成する電極形成工程とを備えることを特徴とする電界放射型電子源の製造方法。
- 前記第２の成膜工程では、前記導電性層のうち前記各下部電極におけるコンタクト部となる部位の表面にマスク材を配置した状態で前記半導体層を前記導電性層に積層することを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成することを特徴とする請求項１または請求項２記載の電界放射型電子源の製造方法。
- 前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料としてタングステンを採用するとともに、前記第２の成膜工程で前記導電性層に積層する前記半導体層の材料として多結晶シリコンを採用し、前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をドライエッチングするにあたって、エッチングガスとしてフッ素系ガスを用いることを特徴とする請求項３記載の電界放射型電子源の製造方法。
- 前記一括パターニング工程では、前記第２の複合ナノ結晶層および前記導電性層の不要部分をウェットエッチングすることで前記各ドリフト部および前記各下部電極をパターン形成することを特徴とする請求項１または請求項２記載の電界放射型電子源の製造方法。
- 前記一括パターニング工程では、前記ドリフト部下の前記下部電極がサイドエッチングされるようにエッチング条件を設定することを特徴とする請求項５記載の電界放射型電子源の製造方法。
- 前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記一括パターニング工程と前記電極形成工程との間に、前記下部電極の露出表面を酸化することで前記導電性材料の酸化物からなる絶縁層を形成する絶縁層形成工程を備えることを特徴とする請求項１ないし請求項６のいずれかに記載の電界放射型電子源の製造方法。
- 前記第１の成膜工程で前記絶縁性基板の前記一表面に積層する前記導電性層の材料として酸化されやすく且つその酸化物が絶縁性を有する導電性材料を用い、前記絶縁膜形成工程では、酸化性ガス雰囲気中での急速熱酸化法を採用することを特徴とする請求項１ないし請求項６のいずれかに記載の電界放射型電子源の製造方法。
- 前記一括パターニング工程と前記電極形成工程との間に、前記各下部電極の周辺および前記各ドリフト部の周辺を埋める絶縁材料からなる絶縁部を形成する絶縁分離工程を備えることを特徴とする請求項１ないし請求項８のいずれかに記載の電界放射型電子源の製造方法。
- 前記絶縁分離工程では、前記絶縁材料として絶縁性を有する感光性材料を採用し、感光性材料を前記絶縁性基板の前記一表面側に塗布してからフォトリソグラフィによりパターニングし、絶縁部を形成することを特徴とする請求項９記載の電界放射型電子源の製造方法。
- 前記絶縁分離工程では、前記絶縁材料として窒化物を採用し、前記各下部電極の周辺および前記各ドリフト部の周辺に窒化物の粒子を含むペーストを印刷法により埋め込み、絶縁部を形成することを特徴とする請求項９記載の電界放射型電子源の製造方法。
- 前記電極形成工程の後に、前記表面電極と電気的に接続される複数のパッドを前記絶縁部に重なる位置に形成するパッド形成工程を備えることを特徴とする請求項９ないし請求項１１のいずれかに記載の電界放射型電子源の製造方法。
- 前記ナノ結晶化工程では、前記電解液中で前記半導体層に陰極を対向配置して前記導電性層を陽極とし、陽極と陰極との間に電流を流す際に前記導電性層の周部の全周から電流を流すことを特徴とする請求項１ないし請求項１２のいずれかに記載の電界放射型電子源の製造方法。
- 前記絶縁膜形成工程は電気化学的な酸化工程であって、酸化用の電解液中で前記第１の複合ナノ結晶層に陰極を対向配置してから前記導電性層を陽極として陽極と陰極との間に定電流を流し、陽極と陰極との間の電圧が規定量だけ増加した後は陽極と陰極との間の電圧を増加後の電圧に維持して電流が所定値まで減少したときに酸化を終了させることを特徴とする請求項１ないし請求項１３のいずれかに記載の電界放射型電子源の製造方法。
- 前記一括パターニング工程と前記絶縁分離工程との間に、前記一括パターニング工程によりパターニングされたドリフト部のうち前記電子源素子に対応する部位の間の部分を前記下部電極が露出するまでエッチングするエッチング工程を備えることを特徴とする請求項９ないし請求項１２のいずれかに記載の電界放射型電子源の製造方法。
- 前記導電性層の形成前における前記絶縁性基板として前記電界放射型電子源を複数個形成可能な大面積基板を用い、前記電極形成工程よりも後で前記絶縁性基板を前記電界放射型電子源に対応する大きさに分割する分割工程を備えることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記絶縁膜形成工程よりも後に、前記第２の複合ナノ結晶層の一部をエッチングすることにより前記下部電極の一部を露出させるエッチング工程を備えることを特徴とする請求項１６記載の電界放射型電子源の製造方法。
- 前記ナノ結晶化工程では、前記半導体層のうち前記各電界放射型電子源それぞれに対応した領域にのみ前記第１の複合ナノ結晶層を形成することを特徴とする請求項１６記載の電界放射型電子源の製造方法。
- 前記第２の成膜工程の前に、前記第１の成膜工程により前記大面積基板に積層した前記導電性層を前記各電界放射型電子源に対応する領域ごとに分けて電気的に分離する分離工程を備え、前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して個別に前記第１の複合ナノ結晶層を形成することを特徴とする請求項１６記載の電界放射型電子源の製造方法。
- 前記ナノ結晶化工程では、前記半導体層のうち前記分離工程において分離された前記導電性層それぞれに重なる部分に対して前記第１の複合ナノ結晶層を順次形成することを特徴とする請求項１９記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048271A JP2004259561A (ja) | 2003-02-25 | 2003-02-25 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003048271A JP2004259561A (ja) | 2003-02-25 | 2003-02-25 | 電界放射型電子源の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259561A true JP2004259561A (ja) | 2004-09-16 |
Family
ID=33114260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003048271A Withdrawn JP2004259561A (ja) | 2003-02-25 | 2003-02-25 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004259561A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331685A (ja) * | 2005-05-23 | 2006-12-07 | Fujifilm Holdings Corp | 電極付き基板及びその製造方法、電気光学装置、エレクトロルミネッセント（ｅｌ）装置 |
-
2003
- 2003-02-25 JP JP2003048271A patent/JP2004259561A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006331685A (ja) * | 2005-05-23 | 2006-12-07 | Fujifilm Holdings Corp | 電極付き基板及びその製造方法、電気光学装置、エレクトロルミネッセント（ｅｌ）装置 |
| US8003913B2 (en) | 2005-05-23 | 2011-08-23 | Fujifilm Corporation | Base plate with electrodes, process for producing the same, and electro-optical device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100486951B1 (ko) | 전계방사형 전자원 | |
| JP2004259561A (ja) | 電界放射型電子源の製造方法 | |
| JP4120398B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4023312B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3788228B2 (ja) | 電界放射型電子源 | |
| JP3963121B2 (ja) | 陽極酸化方法、電気化学酸化方法、電界放射型電子源およびその製造方法 | |
| JP4120397B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4616538B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4886173B2 (ja) | 電子源の製造方法 | |
| JP3709842B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP4433857B2 (ja) | 電界放射型電子源 | |
| JP3767275B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP2004206975A (ja) | 電界放射型電子源 | |
| JP4285304B2 (ja) | 電界放射型電子源の製造方法 | |
| JP4155215B2 (ja) | 電子源の製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3648599B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2002134001A (ja) | 電界放射型電子源 | |
| JP2003338240A (ja) | 電界放射型電子源 | |
| WO2014041714A1 (ja) | 電子源の製造方法 | |
| JP2003281992A (ja) | 電子源およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |