JP3788228B2

JP3788228B2 - 電界放射型電子源

Info

Publication number: JP3788228B2
Application number: JP2000344301A
Authority: JP
Inventors: 由明本多; 浩一相澤; 卓哉菰田; 勉櫟原; 祥文渡部; 崇幡井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-11-10
Filing date: 2000-11-10
Publication date: 2006-06-21
Anticipated expiration: 2020-11-10
Also published as: JP2002150927A

Description

【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な三角錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の三角錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０^-5Ｐａ〜約１０^-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放射効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
また、近年では、特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜を形成し、半導体基板と金属薄膜との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、基板が半導体基板に限られるので、大面積化やコストダウン化が難しいという不具合がある。また、特開平８−２５０７６６号公報に記載の電界放射型電子源では電子放出時にいわゆるポッピング現象が生じやすく、電子放出量にむらが起こりやすいので、平面発光装置やディスプレイなどに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、多孔質多結晶半導体層（例えば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図９に示すように、導電性基板たるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、強電界ドリフト層６の厚さは例えば１．５μｍに設定されている。
【０００８】
図９に示す構成の電界放射型電子源１０’では、表面電極７を真空中に配置するとともに図１０に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１０中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す）。したがって、表面電極７としては、仕事関数の小さな材料を用いることが望ましい。ここにおいて、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００９】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。ここにおいて、強電界ドリフト層６は、図１１に示すように、少なくとも、導電性基板たるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界はほとんどシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１１中の矢印Ａの向きへ（図１１中の上方向へ向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。なお、表面電極７の膜厚は１０ｎｍないし１５ｎｍ程度に設定されている。
【００１０】
ところで、上記導電性基板としてｎ形シリコン基板１などの半導体基板の代わりに、ガラス基板などの絶縁性基板上に導電性層（例えば、金属薄膜）よりなる下部電極を形成したものを使用すれば、電子源の大面積化および低コスト化が可能になる。
【００１１】
図１２に、ガラス基板よりなる絶縁性基板１１と該絶縁性基板１１の一表面上に形成した下部電極８とで構成した導電性基板を用いた電界放射型電子源１０”を示す。すなわち、この電界放射型電子源１０”は、図１２に示すように、絶縁性基板１１の一表面上に導電性層よりなる下部電極８が形成され、下部電極８上に強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成されている。ここに、強電界ドリフト層６は、下部電極８上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに急速加熱法によって酸化若しくは窒化することにより形成されている。
【００１２】
この電界放射型電子源１０”では、表面電極７を真空中に配置するとともに図１３に示すように表面電極７に対向してコレクタ電極１２を配置し、表面電極７を下部電極８に対して正極として直流電圧Ｖpsを印加するとともに、コレクタ電極１２を表面電極７に対して正極として直流電圧Ｖcを印加することにより、下部電極８から注入された電子が強電界ドリフト層６をドリフトし表面電極７を通して放出される（なお、図１３中の一点鎖線は表面電極７を通して放出された電子ｅ^-の流れを示す）。ここにおいて、表面電極７と下部電極８との間に流れる電流をダイオード電流Ｉpsと称し、コレクタ電極１２と表面電極７との間に流れる電流を放出電子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と下部電極８との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１３】
また、図１２に示した電界放射型電子源１０”をディスプレイの電子源とし応用する場合には、例えば図１４に示す構成を採用すればよい。
【００１４】
図１４に示すディスプレイは、電界放射型電子源１０に対向してガラス基板１４を配設し、ガラス基板１４における電界放射型電子源１０との対向面にコレクタ電極１２および蛍光体層１５を設けてある。ここに、蛍光体層１５はコレクタ電極１２の表面に塗布されており、電界放射型電子源１０から放射される電子により可視光を発光する。また、ガラス基板１４は図示しないスペーサによって電界放射型電子源１０と離間させてあり、ガラス基板１４と電界放射型電子源１０との間に形成される気密空間を真空にしてある。
【００１５】
図１４に示した電界放射型電子源１０は、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８と、下部電極８にそれぞれ重なる形で形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差する方向に列設された複数の表面電極７とを備えている。
【００１６】
この電界放射型電子源１０では、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａに強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。
【００１７】
なお、図１４に示した電界放射型電子源１０では、ノンドープの多結晶シリコン層を下部電極８に達する深さまで多孔質化しているが、下部電極８に到達しない深さまで多孔質化するようにしてもよく、後者の場合には、図１５に示すように、下部電極８とドリフト部６ａとの間にノンドープの多結晶シリコン層３が介在することになる。
【００１８】
【発明が解決しようとする課題】
ところで、上述の図１４に示した電界放射型電子源１０では強電界ドリフト層６を挟んで表面電極７と下部電極８とをマトリクス型に対向させたいわゆる単純マトリクス構造を採用しているが、ドリフト部６ａを図１６に示すように抵抗Ｒと仮定した場合、複数の表面電極７のうち選択したものをＨレベル、非選択のものをＬレベルとし、複数の下部電極８のうち選択したものをＬレベル、非選択のものをＨレベルとすると、同図中に一点鎖線で示すようにＨレベルの表面電極７−抵抗Ｒ−Ｌレベルの下部電極８の経路で電流Ｉ１が流れる。
【００１９】
しかしながら、仮にドリフト部６ａが図１６に示すように抵抗Ｒにより構成された電子源では、Ｈレベルの下部電極８からＬレベルの表面電極７へ向かう逆方向へリーク電流が流れる経路が多数存在し、選択していない格子点にも電流が流れるから、消費電力が大きくなってしまう。これに対し、上述の図１４に示した単純マトリクス構造の電界放射型電子源１０におけるドリフト部６ａは抵抗とは異なり、表面電極７とドリフト部６ａと下部電極８との重なった部分を個々の電子源とし、個々の電子源において表面電極７から下部電極８へ電流が流れる方向を順方向とした場合、個々の電子源の表面電極７と下部電極８との間の電流・電圧特性は非線形となり、上述のようにドリフト部６ａを抵抗Ｒと仮定したときよりもリーク電流は小さくなるが、電界放射型電子源１０の大面積化を図った際にリーク電流のトータルの電流量が無視できなくなり、低消費電力化の妨げになるとともに、電子放出効率の高効率化の妨げになるという不具合があった。すなわち、図１７に示すように、表面電極７と下部電極８との間に表面電極７側をアノードとし、下部電極８側をカソードとするダイオードＤが形成されていれば、上述のリーク電流が流れるのを防止することができるが、図１４に示した電界放射型電子源１０における個々の電子源の表面電極７と下部電極８との間にはダイオードＤは形成されていないので、図１７中に二点鎖線で示すように、Ｈレベルの下部電極８からＬレベルの表面電極７へリーク電流が流れてしまい、結果的に低消費電力化および電子放出効率の高効率化の妨げになるという不具合があった。
【００２０】
この種の不具合を解決するために、図１８に示すように、ノンドープの多結晶シリコン層３の表面側にドリフト部６ａと離間してｎ形多結晶シリコン領域３１を形成するとともに、ｎ形多結晶シリコン領域３１内の表面側にｐ形多結晶シリコン領域３２を形成し、表面電極７をドリフト部６ａとｎ形多結晶シリコン領域３１の一部とに跨って設け、さらにｐ形多結晶シリコン領域３２上に擬似表面電極１７を設けて擬似表面電極１７と下部電極８との間の電流・電圧特性に整流特性を持たせることが考えられる。
【００２１】
しかしながら、図１８に示した構成では、ｎ形多結晶シリコン領域３１およびｐ形多結晶シリコン領域３２をドリフト部６ａと離間して設けるとともに、表面電極７と離間して擬似表面電極１７を設ける必要があるので、上述のような単純マトリクス構造を採用する際に、単位面積当たりの電子放出面積が小さくなってしまうという不具合があった。
【００２２】
本発明は上記事由に鑑みて為されたものであり、その目的は、従来に比べて単位面積当たりの電子放出面積を小さくすることなしに低消費電力化を図ることが可能な電界放射型電子源を提供することにある。
【００２３】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、基板と、基板の一表面側に列設された複数の下部電極と、下部電極の表面側に各下部電極にそれぞれ重なる形で形成された酸化若しくは窒化した多孔質多結晶シリコン層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出されるようにし、表面電極と下部電極との間に強電界ドリフト層に加えて下部電極から表面電極へリーク電流が流れるのを阻止する逆阻止手段を設けてなり、逆阻止手段は、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層からなり、ｐ層とドリフト部との間には、低濃度の半導体層であるノンドープの多結晶シリコン層が形成されてなり、前記ｎ層および前記ｐ層を有する半導体層は、基板の前記一表面側の全面に連続して成膜され成膜時にそれぞれ不純物がドーピングされたｎ形多結晶シリコン層とｐ形多結晶シリコン層とのうち下部電極に重なる部位により構成され、分離部は、前記ｎ形多結晶シリコン層と前記ｐ形多結晶シリコン層とのうち下部電極に重なる部位と絶縁するためのイオン注入を行うことにより形成された部位と、ドリフト部の間に介在するノンドープの多結晶シリコン層とからなることを特徴とするものであり、表面電極と下部電極との間に強電界ドリフト層に加えて下部電極から表面電極へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。
【００２５】
また、逆阻止手段は、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層からなり、ｐ層とドリフト部との間には、低濃度の半導体層であるノンドープの多結晶シリコン層が形成されているので、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層を設けることでｐｎ接合の整流特性を利用してリーク電流が流れるのを阻止することが可能となり、また、ｐ層とドリフト部との間には低濃度の半導体層であるノンドープの多結晶シリコン層が形成されていることにより、ｎ層およびｐ層を有する半導体層とドリフト部とを空間的に分離することができ、ｎ層およびｐ層を有する半導体層の影響を受けずにドリフト部を形成することが可能になる。
【００２８】
請求項２の発明は、請求項１の発明において、前記逆阻止手段は、前記ｐ層と前記ｎ層との間にｉ層が介在しているので、前記逆阻止手段においてｐｎ接合の整流特性を利用してリーク電流が流れるのを阻止する場合に比べて高耐圧化を図ることができる。
【００３３】
請求項３の発明は、請求項１または請求項２の発明において、前記ドリフト部は、前記基板の前記一表面側に列設された柱状の半導体結晶と、半導体結晶間に介在するナノメータオーダの半導体微結晶と、半導体微結晶の表面に形成され当該半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とからなるので、強電界ドリフト層では下部電極から注入された電子が半導体微結晶に衝突せずに前記絶縁膜に印加されている電界で加速されてドリフトし、強電界ドリフト層で発生した熱が柱状の半導体結晶を通して放熱されるから、電子放出時にポッピング現象が発生せず高効率で電子を放出することができる。
【００４０】
【発明の実施の形態】
（実施形態１）
本実施形態の電界放射型電子源１０は、図１に示すように、ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１の一表面上に列設された複数の下部電極８と、下部電極８にそれぞれ重なる形で形成された半導体層２０と、下部電極８にそれぞれ重なる形で半導体層２０上に形成されたノンドープの多結晶シリコン層３（図２参照）と、下部電極８にそれぞれ重なる形で多結晶シリコン層３上に形成された複数の酸化した多孔質多結晶シリコン層よりなるドリフト部６ａおよびドリフト部６ａの間を埋める多結晶シリコン層よりなる分離部６ｂを有する強電界ドリフト層６と、強電界ドリフト層６の上でドリフト部６ａおよび分離部６ｂに跨って下部電極８に交差（直交）する方向に列設された複数の表面電極７とを備えている。ここにおいて、下部電極８はアルミニウム薄膜からなる導電性層により構成し、表面電極７は金属薄膜（例えば、金薄膜）からなる導電性薄膜により構成している。なお、表面電極７の膜厚は１５ｎｍに設定されているが、この膜厚は特に限定するものではない。また、強電界ドリフト層６の厚さは１．５μｍに設定してあるが、強電界ドリフト層６の厚さも特に限定するものではない。また、本実施形態では、絶縁性基板１１が基板を構成している。
【００４１】
本実施形態の電界放射型電子源は、図１４に示した従来構成と同様、単純マトリクス構造を採用しているが、上述の半導体層２０が、下部電極８から表面電極７へリーク電流が流れるのを阻止するｐｎ接合を有している点に特徴がある。すなわち、上述の半導体層２０は、図２に示すように、下部電極８上に形成されたｎ層２１と該ｎ層２１上に形成されたｐ層２２とを備えており、上記ｐｎ接合が形成されている。なお、半導体層２０は、表面電極７と下部電極８との間に強電界ドリフト層６に加えて設けられており、半導体層２０が、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段を構成している。また、半導体層２０とドリフト部６ａとの間に設けられたノンドープの多結晶シリコン層３が低濃度の半導体層を構成している。また、本実施形態では、ｐ層２２とドリフト部６ａとの間に低濃度の半導体層たるノンドープの多結晶シリコン層３が形成されているので、半導体層２０とドリフト部６ａとを空間的に分離することができ、半導体層２０の影響を受けずにドリフト部６ａを形成することが可能になる。
【００４２】
本実施形態の電界放射型電子源１０では、図１４に示した従来構成と同様、絶縁性基板１１の一表面上に列設された複数の下部電極８と、強電界ドリフト層６上に列設された複数の表面電極７との間に強電界ドリフト層６のドリフト部６ａが挟まれているから、表面電極７と下部電極８との組を適宜選択して選択した組間に電圧を印加することにより、選択された表面電極７と下部電極８との交点に相当する部位のドリフト部６ａに強電界が作用して電子が放出される。つまり、表面電極７と下部電極８とからなる格子の格子点に電子源を配置したことに相当し、電圧を印加する表面電極７と下部電極８との組を選択することによって所望の格子点から電子を放出させることが可能になる。なお、表面電極７と下部電極８との間に印加する電圧は１０〜２０Ｖ程度になっている。ここにおいて、各表面電極７は、短冊状に形成され、長手方向の両端部上にそれぞれパッド２７が形成されている。また、各下部電極８も、短冊状に形成され、長手方向の両端部上にそれぞれパッド２８が形成されている。
【００４３】
本実施形態の電界放射型電子源１０におけるドリフト部６ａは、上述の図１１に示した強電界ドリフト層６と同様に、少なくとも、絶縁性基板１１の一表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダの半導体微結晶たるシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。
【００４４】
しかして、本実施形態の電界放射型電子源１０では、表面電極７と下部電極８との間に強電界ドリフト層６に加えて下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。ここにおいて、逆阻止手段が、ドリフト部６ａと下部電極８との間に設けられｐｎ接合を有する半導体層２０からなるので、ドリフト部６ａと下部電極８との間にｐｎ接合を有する半導体層２０を介在させるだけでｐｎ接合の整流特性を利用してリーク電流が流れるのを阻止することができる。また、本実施形態の電界放射型電子源１０においても、強電界ドリフト層６では下部電極８から注入された電子がシリコン微結晶６３に衝突せずにシリコン酸化膜６４に印加されている電界で加速されてドリフトし、強電界ドリフト層６で発生した熱が柱状のグレイン５１を通して放熱されるものと考えられ、電子放出時にポッピング現象が発生せず高効率で電子を放出することができる。
【００４５】
なお、本実施形態では、強電界ドリフト層６のドリフト部６ａを酸化した多孔質多結晶シリコン層により形成しているが、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層により形成してもよく、多孔質多結晶シリコン層以外の多孔質半導体層を酸化若しくは窒化したものでもよい。なお、強電界ドリフト層６のドリフト部６ａを窒化した多孔質多結晶シリコン層とした場合には図１１にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となる。
【００４６】
本実施形態においては、表面電極７を構成する導電性薄膜として金薄膜を用いているが、表面電極７の材料は金に限定されるものではなく、例えば、アルミニウム、クロム、タングステン、ニッケル、白金などの仕事関数が小さな材料を用いてもよい。ここに、金の仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タングステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶである。また、表面電極７を厚み方向に積層された複数層の薄膜電極層からなる導電性薄膜により構成してもよい。この場合、最上層の薄膜電極層としては、耐酸化性に優れ仕事関数が小さな性質を有する材料を採用し、最下層の薄膜電極層としては、仕事関数が小さく且つ強電界ドリフト層６との密着性が良い性質の材料を採用すればよい。ここに、最下層の薄膜電極層の材料は、最上層の薄膜電極層の材料に比べて強電界ドリフト層６中へ拡散しにくい（つまり、強電界ドリフト層６の材料中での拡散係数が小さい）性質を有していることが望ましい。
【００４７】
上述のような仕事関数が小さくかつ強電界ドリフト層６との密着性が良い性質を有する表面電極７を採用することにより、表面電極７が強電界ドリフト層６から剥離するのを防止することができ、表面電極７の断線を防止できるとともに経時安定性が向上し、また、製造時の歩留まりが高くなって低コスト化を図ることができる。
【００４８】
また、最上層の薄膜電極層としては例えば金を用い、最下層の薄膜電極層としては、クロムを用いればよいが、最下層の薄膜電極層としてはクロムの代わりに、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いてもよい。最下層の薄膜電極層として、クロム、ニッケル、白金、チタン、ジルコニウム、ロジウム、ハフニウム、イリジウムのいずれかあるいはそれらの酸化物を用いることにより、最下層の薄膜電極層の材料コストを比較的安価にすることができる。
【００４９】
また、本実施形態では、下部電極８を構成する導電性層としてアルミニウム薄膜を用いているが、下部電極８の材料はアルミニウムに限定されるものではなく、アルミニウム以外の導電性材料を用いてもよい。
【００５０】
以下、本実施形態の電界放射型電子源１０の製造方法について図３を参照しながら説明する。なお、図３では要部についてのみの断面を示してある。
【００５１】
まず、絶縁性基板１１の一表面（図３（ａ）における上面）の全面上に所定膜厚のアルミニウム薄膜よりなる導電性層をスパッタ法により成膜（堆積）した後、導電性層上に下部電極８のパターンに対応してパターニングされたレジスト層を形成し、その後、レジスト層をマスクとして導電性層の不要部分をエッチングすることにより、絶縁性基板１１の上記一表面上にパターニングされた導電性層よりなる下部電極８が形成され、その後、レジスト層を除去することにより、図３（ａ）に示す構造が得られる。
【００５２】
次に、絶縁性基板１１の上記一表面側の全面に、ｎ形不純物としてリンが添加されたｎ形多結晶シリコン層よりなるｎ層２１を例えばプラズマＣＶＤ法によって成膜することにより、図３（ｂ）に示す構造が得られる。なお、ｎ層２１は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。また、プラズマＣＶＤ法による成膜時にｎ形不純物をドーピングしているので、容易にｎ層２１を形成することができる。
【００５３】
その後、絶縁性基板１１の上記一表面側の全面に、ｐ形不純物としてボロンが添加されたｐ形多結晶シリコン層よりなるｐ層２２を例えばプラズマＣＶＤ法によって成膜することにより、図３（ｃ）に示す構造が得られる。なお、ｐ層２２は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。また、プラズマＣＶＤ法による成膜時にｐ形不純物をドーピングしているので、容易にｐ層２１を形成することができる。
【００５４】
続いて、ｎ層２１およびｐ層２２それぞれにおいて下部電極８に重ならない部位を下部電極８に重なる部位と絶縁するために酸素イオンのイオン注入を行った後、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図３（ｄ）に示すような構造が得られる。なお、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。ここに、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００５５】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、下部電極８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多結晶シリコン層３のうち下部電極８に重なる部位に多孔質多結晶シリコン層を形成し、その後、陽極酸化処理槽から電解液を除去し、該陽極酸化処理槽に新たに酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王水など）を投入し、その後、この酸の入った陽極酸化処理槽を利用して、白金電極（図示せず）を負極、下部電極８を正極として、定電流を流し多孔質多結晶シリコン層を酸化することにより下部電極８に重なる部位に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａを形成し、続いて、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の金薄膜からなる表面電極７を例えばメタルマスクを用いて蒸着法によって形成し、次に、図１に示したパッド２７，２８を形成することによって図３（ｅ）に示す構成の電界放射型電子源１０が得られる。ここにおいて、ドリフト部６ａの間に介在している多結晶シリコン層３と上述の酸素イオンが注入された部位とで上述の分離部６ｂを構成している。
【００５６】
なお、本実施形態では、陽極酸化処理の条件として、陽極酸化処理の期間、多結晶シリコン層３の表面に照射する光パワーを一定、電流密度を一定としたが、この条件は適宜変更してもよい（例えば、電流密度を変化させてもよい）。また、表面電極７となる導電性薄膜を蒸着により形成しているが、導電性薄膜の形成方法は蒸着に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００５７】
しかして、上述の製造方法によれば、ｎ層２１およびｐ層２２それぞれの形成にあたって、成膜時に不純物をドーピングして形成しているので、ｐ層２２およびｎ層２１を容易に形成することができるとともにｎ層２１とｐ層２２とを同じ成膜装置（例えば、プラズマＣＶＤ装置）により連続して成膜することができるので、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図れる電界放射型電子源１０を容易に提供することができる。また、上述の半導体層２０や低濃度の半導体層が多結晶シリコンからなるので、一般的なシリコンプロセスや液晶ディスプレイ装置の製造プロセスを利用することが可能になり、低コスト化を図ることが可能になる。
【００５８】
（参考例１）
本参考例の電界放射型電子源は、実施形態１で説明した図１と同じ構成であって、実施形態１とは製造方法が異なるだけなので、以下、製造方法について図４を参照しながら説明する。なお、図４では要部についてのみの断面を示してある。
【００５９】
まず、絶縁性基板１１の一表面（図４（ａ）における上面）の全面上に所定膜厚のアルミニウム薄膜よりなる導電性層をスパッタ法により成膜（堆積）した後、導電性層上に下部電極８のパターンに対応してパターニングされたレジスト層を形成し、その後、レジスト層をマスクとして導電性層の不要部分をエッチングすることにより、絶縁性基板１１の上記一表面上にパターニングされた導電性層よりなる下部電極８が形成され、その後、レジスト層を除去することにより、図４（ａ）に示す構造が得られる。
【００６０】
次に、絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層２４を例えばプラズマＣＶＤ法によって成膜することにより、図４（ｂ）に示す構造が得られる。なお、ノンドープの多結晶シリコン層２４は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。
【００６１】
その後、ノンドープの多結晶シリコン層２４のうち下部電極８に重なる部位へイオン注入法または不純物拡散法によってｎ形不純物（例えば、リン）をドーピングしてｎ層２１を形成することにより、図４（ｃ）に示す構造が得られる。
【００６２】
続いて、絶縁性基板１１の上記一表面側の全面にノンドープの多結晶シリコン層２５を例えばプラズマＣＶＤ法によって成膜することにより、図４（ｄ）に示す構造が得られる。なお、ノンドープの多結晶シリコン層２５は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。
【００６３】
その後、ノンドープの多結晶シリコン層２５のうち下部電極８に重なる部位へイオン注入法または不純物拡散法によってｐ形不純物（例えば、ボロン）をドーピングしてｐ層２２を形成することにより、図４（ｅ）に示す構造が得られる。
【００６４】
続いて、絶縁性基板１１の上記一表面側の全面に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を例えばプラズマＣＶＤ法によって形成することにより、図４（ｆ）に示すような構造が得られる。なお、ノンドープの多結晶シリコン層３は、プラズマＣＶＤ法により堆積しているので、６００℃以下（１００℃〜６００℃）の低温プロセスで成膜することができる。ここに、ノンドープの多結晶シリコン層３の形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プロセスで成膜することができる。
【００６５】
ノンドープの多結晶シリコン層３を形成した後、５５ｗｔ％のフッ化水素水溶液とエタノールとを略１：１で混合した混合液よりなる電解液の入った陽極酸化処理槽を利用し、白金電極（図示せず）を負極、下部電極８を正極として、多結晶シリコン層３に光照射を行いながら所定の条件で陽極酸化処理を行うことによって、多結晶シリコン層３のうち下部電極８に重なる部位に多孔質多結晶シリコン層を形成し、その後、陽極酸化処理槽から電解液を除去し、該陽極酸化処理槽に新たに酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王水など）を投入し、その後、この酸の入った陽極酸化処理槽を利用して、白金電極（図示せず）を負極、下部電極８を正極として、定電流を流し多孔質多結晶シリコン層を酸化することにより下部電極８に重なる部位に酸化した多孔質多結晶シリコン層よりなるドリフト部６ａを形成し、続いて、強電界ドリフト層６上に所定膜厚（例えば、１５ｎｍ）の金薄膜からなる表面電極７を例えばメタルマスクを用いて蒸着法によって形成し、次に、図１に示したパッド２７，２８を形成することによって図４（ｇ）に示す構成の電界放射型電子源が得られる。ここにおいて、ドリフト部６ａの間に介在している多結晶シリコン層３とｎ層２１の間に介在しているノンドープの多結晶シリコン層２４とｐ層２２の間に介在しているノンドープの多結晶シリコン層２５とで分離部６ｂを構成している。
【００６６】
しかして、本参考例では、ｎ層２１およびｐ層２２をそれぞれ形成するにあたって、それぞれノンドープの半導体層たる多結晶シリコン層２４，２５を成膜した後にイオン注入法または不純物拡散法により不純物をドーピングして形成しているので、成膜装置に依存せずにｎ層２１およびｐ層２２それぞれの不純物濃度を制御性良く制御することができる。
【００６７】
（参考例２）
本参考例の電界放射型電子源の基本構成は図１に示した実施形態１と略同じであって、図５に示すように、ｐ層２２上にドリフト部６ａが形成されている点に特徴がある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００６８】
本参考例では、ｐ層２２とｎ層２１とからなる半導体層が、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段を構成している。
【００６９】
しかして、本参考例では、実施形態１と同様、表面電極７と下部電極８との間に強電界ドリフト層６に加えて下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。しかも、本参考例では、逆阻止手段を構成する半導体層とドリフト部６ａとの間に実施形態１で説明したようなノンドープの多結晶シリコン層３が設けられていないので、実施形態１に比べて構造が簡単になる。
【００７０】
なお、本参考例の電界放射型電子源の製造方法は、実施形態１または参考例１で説明した製造方法において、多結晶シリコン層３のうち下部電極８に重なる部位の全部を陽極酸化処理によって多孔質化する点が相違するだけである。
【００７１】
（参考例３）
本参考例の電界放射型電子源の基本構成は実施形態１と略同じであって、図６に示すように、基板として半導体基板たるシリコン基板１を用い、実施形態１で説明した図１における下部電極８を比較的高濃度のｎ形シリコン領域からなるｎ層２１と比較的高濃度のｐ形シリコン領域からなるｐ層２２とで構成している点に特徴がある。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７２】
本参考例では、ｐ層２２とｎ層２１とからなる下部電極が、下部電極から表面電極７へリーク電流が流れるのを阻止する逆阻止手段を構成している。
【００７３】
しかして、本参考例では、実施形態１と同様、表面電極７と下部電極との間に強電界ドリフト層６に加えて下部電極から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。
【００７４】
なお、本参考例の電界放射型電子源は、基板としてシリコン基板１を用いているので、下部電極となるｎ層２１およびｐ層２２をイオン注入法や不純物拡散法などの一般的なシリコンプロセスを利用して形成することができるから、下部電極のパターン精度を高めることができ、しかも下部電極の形成に伴って基板の一表面側に段差が形成されることもないから、表面電極７の断線を防止することができるとともに、ディスプレイの高精細化が容易になる。
【００７５】
（実施形態２）
本実施形態の電界放射型電子源の基本構成は図１に示した実施形態１と略同じであって、図７に示すように、ｐ層２２とｎ層２１との間に低濃度の多結晶シリコン層よりなるｉ層２３を介在させている点に特徴がある。すなわち、本実施形態では、ｐ層２２とｉ層２３とｎ層２１とからなる半導体層が、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段を構成している。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７６】
しかして、本実施形態では、実施形態１と同様、表面電極７と下部電極８との間に強電界ドリフト層６に加えて下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。しかも、本実施形態では、逆阻止手段を構成する半導体層がｐｉｎ接合を有するので、ｐｎ接合を有する実施形態１に比べて逆阻止手段の耐圧を高めることができる。なお、他の実施形態および参考例においてｐ層２２とｎ層２１との間にｉ層２３を設けてもよい。
【００７７】
なお、本実施形態の電界放射型電子源の製造方法は実施形態１または参考例１と略同じであって、ｉ層２３を形成する工程が追加されるだけなので、説明を省略する。
【００７８】
（参考例４）
本参考例の電界放射型電子源の基本構成は図１に示した実施形態１と略同じであって、図８に示すような構成を有し、実施形態１で説明した半導体層２０を設ける代わりに、表面電極７の材料としてドリフト部６ａとの間にショットキ接合を形成する材料を用い、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が、表面電極７とドリフト部６ａとで構成されている点に特徴がある。ここにおいて、表面電極７の材料としては、Ｃｕ、Ｐｄ、Ａｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｐｂ、Ｂｉ、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｇ、Ｐｔ、Ｂｅ、Ｓｎ、Ｂａ、Ｉｎ、Ｃｏ、Ｓｂ、ＩｒＳｉ、ＰｔＳｉ、Ｐｔ_２Ｓｉ、ＭｎＳｉ、Ｐｂ_２Ｓｉ、Ｃｏ_２Ｓｉ、ＮｉＳｉ、Ｎｉ_２Ｓｉ、ＷＳｉなどを用いればよい。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７９】
しかして、本参考例では、表面電極７と下部電極８との間に強電界ドリフト層６に加えて下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。しかも、本参考例では、表面電極７とドリフト部６ａとのショットキ接合の整流特性を利用してリーク電流が流れるのを阻止することができるから、ｐｎ接合やｐｉｎ接合を別途に設ける必要がなく、上記各実施形態１，２に比べて構造が簡単になる。
【００８０】
（参考例５）
本参考例の電界放射型電子源１０の基本構成は図８に示した参考例４と略同じであって、下部電極８の材料として低濃度の半導体層たるノンドープの多結晶シリコン層３との間にショットキ接合を形成する材料を用い、下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が、下部電極８とノンドープの多結晶シリコン層３とで構成されている点に特徴がある。ここにおいて、下部電極８の材料としては、Ｃｕ、Ｐｄ、Ａｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｐｂ、Ｂｉ、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｇ、Ｐｔ、Ｂｅ、Ｓｎ、Ｂａ、Ｉｎ、Ｃｏ、Ｓｂ、ＩｒＳｉ、ＰｔＳｉ、Ｐｔ_２Ｓｉ、ＭｎＳｉ、Ｐｂ_２Ｓｉ、Ｃｏ_２Ｓｉ、ＮｉＳｉ、Ｎｉ_２Ｓｉ、ＷＳｉなどを用いればよい。なお、参考例４と同様の構成要素には同一の符号を付して説明を省略する。
【００８１】
しかして、本参考例では、表面電極７と下部電極８との間に強電界ドリフト層６に加えて下部電極８から表面電極７へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができる。しかも、本参考例では、下部電極８とノンドープの多結晶シリコン層３とのショットキ接合の整流特性を利用してリーク電流が流れるのを阻止することができるから、ｐｎ接合やｐｉｎ接合を別途に設ける必要がなく、上記各実施形態１，２に比べて構造が簡単になる。
【００８２】
【発明の効果】
請求項１の発明は、基板と、基板の一表面側に列設された複数の下部電極と、下部電極の表面側に各下部電極にそれぞれ重なる形で形成された酸化若しくは窒化した多孔質多結晶シリコン層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出されるようにし、表面電極と下部電極との間に強電界ドリフト層に加えて下部電極から表面電極へリーク電流が流れるのを阻止する逆阻止手段を設けてなり、逆阻止手段は、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層からなり、ｐ層とドリフト部との間には、低濃度の半導体層であるノンドープの多結晶シリコン層が形成されてなり、前記ｎ層および前記ｐ層を有する半導体層は、基板の前記一表面側の全面に連続して成膜され成膜時にそれぞれ不純物がドーピングされたｎ形多結晶シリコン層とｐ形多結晶シリコン層とのうち下部電極に重なる部位により構成され、分離部は、前記ｎ形多結晶シリコン層と前記ｐ形多結晶シリコン層とのうち下部電極に重なる部位と絶縁するためのイオン注入を行うことにより形成された部位と、ドリフト部の間に介在するノンドープの多結晶シリコン層とからなることを特徴とするものであり、表面電極と下部電極との間に強電界ドリフト層に加えて下部電極から表面電極へリーク電流が流れるのを阻止する逆阻止手段が設けられていることにより、従来に比べて単位面積当たりの電子放出面積を小さくすることなしにリーク電流が流れるのを阻止することができて低消費電力化を図ることができるという効果がある。
【００８４】
また、逆阻止手段は、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層からなり、ｐ層とドリフト部との間には、低濃度の半導体層であるノンドープの多結晶シリコン層が形成されているので、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層を設けることでｐｎ接合の整流特性を利用してリーク電流が流れるのを阻止することが可能となるという効果があり、また、ｐ層とドリフト部との間には低濃度の半導体層であるノンドープの多結晶シリコン層が形成されていることにより、ｎ層およびｐ層を有する半導体層とドリフト部とを空間的に分離することができ、ｎ層およびｐ層を有する半導体層の影響を受けずにドリフト部を形成することが可能になるという効果がある。
【００８７】
請求項２の発明は、請求項１の発明において、前記逆阻止手段は、前記ｐ層と前記ｎ層との間にｉ層が介在しているので、前記逆阻止手段においてｐｎ接合の整流特性を利用してリーク電流が流れるのを阻止する場合に比べて高耐圧化を図ることができるという効果がある。
【００９２】
請求項３の発明は、請求項１または請求項２の発明において、前記ドリフト部は、前記基板の前記一表面側に列設された柱状の半導体結晶と、半導体結晶間に介在するナノメータオーダの半導体微結晶と、半導体微結晶の表面に形成され当該半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とからなるので、強電界ドリフト層では下部電極から注入された電子が半導体微結晶に衝突せずに前記絶縁膜に印加されている電界で加速されてドリフトし、強電界ドリフト層で発生した熱が柱状の半導体結晶を通して放熱されるから、電子放出時にポッピング現象が発生せず高効率で電子を放出することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態１を示す一部破断した概略斜視図である。
【図２】同上の要部概略断面図である。
【図３】同上の製造方法を説明するための主要工程断面図である。
【図４】参考例１の製造方法を説明するための主要工程断面図である。
【図５】参考例２を示す要部概略断面図である。
【図６】参考例３を示す要部概略断面図である。
【図７】実施形態２を示す要部概略断面図である。
【図８】参考例４を示す要部概略断面図である。
【図９】従来例を示す概略断面図である。
【図１０】同上の動作説明図である。
【図１１】同上の動作説明図である。
【図１２】他の従来例を示す概略断面図である。
【図１３】同上の動作説明図である。
【図１４】同上を応用したディスプレイ装置の概略構成を示す斜視図である。
【図１５】別の従来例を示す要部概略断面図である。
【図１６】単純マトリクス構造を採用したディスプレイの動作説明図である。
【図１７】単純マトリクス構造を採用したディスプレイの動作説明図である。
【図１８】さらに別の従来例を示す要部概略断面図である。
【符号の説明】
３多結晶シリコン層
６強電界ドリフト層
６ａドリフト部
６ｂ分離部
７表面電極
８下部電極
１０電界放射型電子源
１１絶縁性基板
２０半導体層

Claims

基板と、基板の一表面側に列設された複数の下部電極と、下部電極の表面側に各下部電極にそれぞれ重なる形で形成された酸化若しくは窒化した多孔質多結晶シリコン層よりなるドリフト部およびドリフト部の間を埋める分離部を有する強電界ドリフト層と、強電界ドリフト層上において下部電極に交差する方向に列設された複数の表面電極とを備え、表面電極を下部電極に対して正極として電圧を印加することにより下部電極から注入された電子が強電界ドリフト層をドリフトし表面電極を通して放出されるようにし、表面電極と下部電極との間に強電界ドリフト層に加えて下部電極から表面電極へリーク電流が流れるのを阻止する逆阻止手段を設けてなり、逆阻止手段は、ドリフト部と下部電極との間に設けられ下部電極側のｎ層とドリフト部側のｐ層とを有する半導体層からなり、ｐ層とドリフト部との間には、低濃度の半導体層であるノンドープの多結晶シリコン層が形成されてなり、前記ｎ層および前記ｐ層を有する半導体層は、基板の前記一表面側の全面に連続して成膜され成膜時にそれぞれ不純物がドーピングされたｎ形多結晶シリコン層とｐ形多結晶シリコン層とのうち下部電極に重なる部位により構成され、分離部は、前記ｎ形多結晶シリコン層と前記ｐ形多結晶シリコン層とのうち下部電極に重なる部位と絶縁するためのイオン注入を行うことにより形成された部位と、ドリフト部の間に介在するノンドープの多結晶シリコン層とからなることを特徴とする電界放射型電子源。
前記逆阻止手段は、前記ｐ層と前記ｎ層との間にｉ層が介在してなることを特徴とする請求項１記載の電界放射型電子源。
前記ドリフト部は、前記基板の前記一表面側に列設された柱状の半導体結晶と、半導体結晶間に介在するナノメータオーダの半導体微結晶と、半導体微結晶の表面に形成され当該半導体微結晶の結晶粒径よりも小さな膜厚の絶縁膜とからなることを特徴とする請求項１または請求項２記載の電界放射型電子源。