[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4092890B2 - マルチチップモジュール - Google Patents

マルチチップモジュール Download PDF

Info

Publication number
JP4092890B2
JP4092890B2 JP2001163640A JP2001163640A JP4092890B2 JP 4092890 B2 JP4092890 B2 JP 4092890B2 JP 2001163640 A JP2001163640 A JP 2001163640A JP 2001163640 A JP2001163640 A JP 2001163640A JP 4092890 B2 JP4092890 B2 JP 4092890B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
hole
layer
glass substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001163640A
Other languages
English (en)
Other versions
JP2002359341A (ja
Inventor
欣秀 山口
隆夫 寺林
浩之 天明
裕之 宝蔵寺
尚哉 諫田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001163640A priority Critical patent/JP4092890B2/ja
Priority to US09/995,772 priority patent/US6610934B2/en
Priority to US09/997,175 priority patent/US6791178B2/en
Publication of JP2002359341A publication Critical patent/JP2002359341A/ja
Application granted granted Critical
Publication of JP4092890B2 publication Critical patent/JP4092890B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/143Digital devices
    • H01L2924/1433Application-specific integrated circuit [ASIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/0949Pad close to a hole, not surrounding the hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • H05K2201/09518Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/0959Plated through-holes or plated blind vias filled with insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1581Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体モジュールおよびそれらを用いた電機機器、およびそれらの製造方法に関する。
【0002】
【従来の技術】
従来、電子装置の小型化と高性能化の一手段として、ベアーチップ(所望の機能を有するチップ状の各種半導体素子、ICを本明細書ではベアーチップと総称する)と抵抗、コンデンサおよびコイルなど各種受動素子を複数個相互に接続して一つのモジュールを構成する、いわゆるマルチチップモジュールが使用されている。
【0003】
【発明が解決しようとする課題】
しかし、従来のマルチチップモジュール(MCM)では、半導体チップと、半導体チップが搭載される基板と、半導体チップが搭載された基板を実装する基板の熱膨張係数が異なるため、マルチチップモジュール(MCM)の動作時に熱応力が発生し、接続信頼性が確保されないという問題があった。
また、マルチチップモジュール(MCM)の製造工程においても、次のような問題があった。マルチチップモジュールに用いられるセラミック配線基板は、その製造時において焼成および冷却という工程を経る。この際にグリーンシートおよび導体ペーストからバインダーが脱離しながら積層圧着されるが、それらの変形率が異なるため、微細な配線パターンでは配線の変形が生じやすい。また、圧着終了後に焼結温度から冷却するが、その過程でもセラミック基材と配線材がそれぞれ熱変形を起こすため、基板全体の熱変形を計算し、マルチチップモジュールを製造することは困難であった。従って、半導体チップが搭載される配線基板の配線幅が大きくなるため、配線基板の層数が増加し、薄型で小型な実装構造体の実現が困難になっていた。
【0004】
特願平8―527489(国際公開番号WO/97/03460)には、半導体チップを実装するガラス基板が開示されている。しかし、ガラス基板は一方の面に半導体チップを搭載するものであり、ガラス基板の両面に絶縁層と導体層からなる配線層を形成するものではない。
【0005】
特開平10―242206には、露光・現像プロセスを用いて、感光性ガラスに貫通孔を形成した基板が開示されている。この基板は、ベアチップを搭載時に、バーンイン時の検査基板としての機能と、プリント回路基板等の基板に接続するためのインタポーザ(ベアチップと外部端子との間をつなぐ材料)としての機能とを兼ね備えることを目的とするものであるが、コア基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。また、貫通孔をサンドブラストによって形成することは開示されていない。
【0006】
特開平11―243267には、貫通孔を有する絶縁基板の上に配線が形成された配線基板が開示されている。この絶縁基板は、ガラスセラミックス焼結体等のセラミック焼結体によって形成されており、例えばセラミックグリーンシート(セラミック生シート)を形成した後、前記セラミックグリーンシートに適当な打ち抜き加工を施し、所定形状となすとともに高温で焼成することによって製作されることが開示されている。また、絶縁基板の表面、および貫通孔の内壁面に断線しにくい配線を形成するために、例えば貫通孔の径は基板の中心から両開口端に向って、順次広くなっている。該貫通孔の形成方法としては、三角形状のドリルやレーザ加工法等が開示されている。しかし、絶縁基板はガラスセラミックであり、ガラス基板ではなく、また絶縁基板の上に絶縁層と導体層からなる配線層が多層に形成されたものではない。
【0007】
本発明の目的は、半導体チップと半導体チップが実装される配線基板の接続信頼性、及びマルチチップモジュールとマルチチップモジュールが実装される実装基板の接続信頼性が向上させたマルチチップモジュールを提供することである。
【0008】
【課題を解決するための手段】
我々は、これまでの研究開発により、高密度配線可能な配線基板を低コストに提供するためには、表面平滑で熱膨張係数の小さなガラス基板を用いた配線基板の構成およびその製造プロセスを工夫することが重要であることを明らかにした。
【0009】
また、その配線基板を用いた電子装置、例えばマルチチップモジュールの接続信頼性を向上させるには、多層配線基板に応力を緩和する機構を持たせることが重要であることを明らかにした。
上記目的を達成するために、本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
該配線基板は、両面で電気的接続を取るための孔を備えるガラス基板と、該ガラス基板の表面に形成された配線(導体層)および絶縁層を備えた複数の配線層とを有し、かつ該孔の径が一方の開口端から他方の開口端に向かって広がっているものである。
【0010】
半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、サンドブラストにより形成された孔を備えるガラス基板と、該ガラス基板の表面に形成された配線および絶縁層を備えた配線層とを有するものである。
【0011】
前記記載のマルチチップモジュールであって、前記半導体装置と前記配線基板は鉛フリーはんだにより接続されているものである。
【0012】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備えた第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、かつ該第一の配線層と該第二の配線層の熱膨張係数が異なるものである。
【0013】
また、前記記載のマルチチップモジュールであって、前記第一の配線層の熱膨張係数は前記半導体装置の熱膨張係数に近く、前記第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いものである。
【0014】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備えた第一の基板と、該第一の基板の表面のうち、該半導体装置が実装される側に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の表面のうち、該配線基板が実装される側に形成された第二の配線および第二の絶縁層を有する第二の配線層とを有し、該第一の配線層の熱膨張係数は該半導体装置の熱膨張係数に近く、該第二の配線層の熱膨張係数は該配線基板が実装される実装基板の熱膨張係数に近いものである。
【0015】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備え、かつ熱膨張係数が3ppm/℃から5ppm/℃である第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、かつ該第三の絶縁層の弾性係数は0.1GPaから10GPaであるものである。
【0016】
また、半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、該配線基板は、貫通孔を備え、かつ熱膨張係数が約3ppm/℃から約5ppm/℃である第一の基板と、該第一の基板の一方の面に形成された第一の配線および第一の絶縁層を有する第一の配線層と、該第一の基板の他方の面に形成された第二の配線および第二の絶縁層を有する第二の配線層と、該第二の配線層の表面であって、かつ該第一の基板の反対側に形成された第三の絶縁層を有し、該第三の絶縁層は該配線基板と該配線基板が実装される実装基板の間に生じる熱応力を緩和するものである。
【0017】
また、マルチチップモジュールの製造方法であって、配線および絶縁層を備えた配線層をガラス基板の少なくとも一方の面に形成する工程と、サンドブラストにより該ガラス基板に孔を形成する工程と、該配線層の上に半導体装置を実装する工程とを有するものである。
【0018】
また、マルチチップモジュールの製造方法であって、配線および絶縁層を含む第一の配線層をガラス基板の一方の面に形成する工程と、該ガラス基板と該配線基板を実装する実装基板の間に生じる応力を緩和するための第二の絶縁層をガラス基板の他方の面に形成する工程と、該第二の絶縁層に第一の孔を形成する工程と、該第一の孔に対してサンドブラストを行い、該ガラス基板に第二の孔を形成する工程と、該第一の配線層の上に半導体装置を実装する工程を有するものである。
【0019】
また、マルチチップモジュールの製造方法であって、第一の配線および第一の絶縁層を備えた第一の配線層をガラス基板の一方の面に形成する工程と、第二の配線および第二の絶縁層を備えた第二の配線層をガラス基板の他方の面に形成する工程と、該ガラス基板と該配線基板を実装する実装基板の間に生じる応力を緩和するための第三の絶縁層を該第二の配線層の上に形成する工程と、該第三の絶縁層に第一の孔を形成する工程と、該第一の孔に対してサンドブラストを行い、該ガラス基板に第二の孔を形成する工程と、該第一の配線層の上に半導体装置を実装する工程を有するものである。
【0020】
また、マルチチップモジュールの製造方法であって、サンドブラストによりガラス基板に貫通孔を形成する工程と、該貫通孔の内壁面および該ガラス基板の上に第一の配線を形成する工程と、該貫通孔に導電性材料または絶縁材料を充填する工程と、該ガラス基板の一方の面に第一の絶縁層を形成する工程と、該ガラス基板の他方の面に第二の絶縁層を形成する工程と、該第二の絶縁層に孔を形成する工程と、該第二の絶縁層の孔の内壁面に第二の配線を形成する工程と、該第一の絶縁層の表面であり、かつガラス基板と反対側の面に第三の配線を形成する工程と該第三の配線と電気的接続を取るように該第一の絶縁層の上に半導体装置を実装する工程を有するものである。
【0021】
また、マルチチップモジュールの製造方法であって、両面で電気的接続を取るための孔を備えるガラス基板と、該ガラス基板に形成された配線および絶縁層を備えた複数の配線層を有する配線基板を準備する工程と、該配線基板に複数の半導体装置を実装する工程と、該半導体装置間の動作試験を行う工程と、該動作試験の結果に応じて該半導体装置を交換する工程と、該配線基板を個別化する工程を有するものである。
【0022】
【発明の実施の形態】
以下、本発明の半導体モジュールについて、図を参照しながら実施の形態とともに詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0023】
図1は、基板1(以下、コア基板1、絶縁基板1ということもある)と多層配線層3を有する多層配線基板6に半導体装置9(半導体チップ、LSI等)およびコンデンサ等の個別部品を実装した半導体モジュール1000の一実施例を示す断面図の一部である。なお、図1は図8のa―a’の断面図を示す。なお、図1では、半導体モジュールが実装基板10に実装された状態を示している。図2は半導体モジュール全体の一例の斜視図である。
【0024】
ここで、基板1は基板1の表裏で電気的接続を取るために貫通孔を有している。また、多層配線層3は少なくとも1層以上の薄膜配線層2からなり、その薄膜配線層2は配線120および層間絶縁層110を有する。なお、配線120は、ビア内の配線および配線パッドを含む。
【0025】
また、多層配線層3の最表面の各配線の間には、必要に応じて絶縁層(保護層)を形成してもよい。保護層は、層間絶縁層や配線に不純物が混入するのを防止し、またはんだが濡れ広がるのを防止する。多層配線基板6そのものは、外部接続端子、例えばはんだバンプ7を有するものであってもよいし、有しないものであってもよい。
なお、この半導体モジュールに用いる多層配線基板6は、シリコンの場合には、通常の半導体装置製造で使用するようなウエハ状態で製造することも可能である。ガラスを用いた場合にはシリコンと同様のウエハ状態で多層配線基板6を製作することも可能であるし、角型の薄板状で基板製作することも可能である。
【0026】
図3は、シリコンウエハ301を用いて多数個取りする状態を示す。シリコンウエハ上に複数個のモジュール回路を形成し、所定の半導体装置9、抵抗、コンデンサ等を搭載し、外部接続端子、例えばはんだボールを形成し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体モジュールを得る。
【0027】
図4は、ガラス基板302を用いて多数個取りする状態を示す。この場合も、シリコンウエハを用いた場合と同様に、ガラス基板上に複数個のモジュール回路を形成し、所定の半導体装置、抵抗、コンデンサ等を搭載し、外部接続端子、例えばはんだボールを搭載し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体装置を得ることが可能である。
【0028】
続いて、本実施例の半導体モジュール1000の各構成要素について説明する。
基板1(コア基板1)としては、ガラス基板、シリコン基板、セラミック基板、ガラスエポキシ基板が用いられる。
ガラス基板またはシリコン基板の熱膨張係数は約3ppm/℃から5 ppm/℃であり、セラミック基板と比べて、基板の熱膨張は小さいため、微細な配線を形成することができる。
また、ガラス基板またはシリコン基板は、熱膨張係数が半導体装置9のシリコンに近いため、ガラス基板またはシリコン基板と半導体装置9の間では、熱膨張係数の差から生じる応力が小さく、多層配線基板6と半導体装置9の接続が確保できる。
【0029】
特に、基板1としてシリコンを用いた場合には、半導体チップのシリコンと熱膨張係数が等しいため、半導体チップと基板1(多層配線基板)の間では、実質的に熱応力が生じない。
【0030】
また、基板1としてガラス、例えば低アルカリガラスを用いた場合には、その線膨張係数は約5.0であり、従来のセラミック基板等に比べると小さく、熱膨張も小さい。また、半導体装置と絶縁基板(多層配線基板)の間で生じる熱応力も小さい。ガラス基板は、シリコン基板に比べると安価に入手できる。さらに、ガラスは絶縁性を有するため、ガラス基板を絶縁基板として用いる場合には、ガラス基板表面やその貫通孔内表面に導線性物質を充填、または配線をめっき等により形成する場合に、改めて絶縁膜を形成する必要が無く、製造工程が簡略化できる。
【0031】
一方、半導体モジュール1000とそれが実装される実装基板10の接続信頼性について説明する。実装基板10の線膨張係数は、約10〜20ppm/℃であり、一般的な実装基板であるガラスエポキシ基板の場合は約15〜18ppm/℃である。従って、絶縁基板1としてガラス基板またはシリコン基板を用いた場合は、絶縁基板1の二次側に、半導体モジュール1000と実装基板10の間に生じる熱応力を緩和する絶縁層が必要になる。これについては、後述する。
また、ガラス基板またはシリコン基板は、従来のセラミック基板に比べ平滑性が優れているため、セラミック基板上よりガラス基板またはシリコン基板上では微細に配線パターンを形成することができる。具体的には、ガラス基板またはシリコン基板上の配線ピッチは約2から200umである。200マイクロメータを越える配線ピッチでは、配線層の層数を効果的に低減できない。2マイクロメータ未満の配線ピッチでは、配線の電気抵抗が大きくなってしまう。
【0032】
このように、ガラス基板またはシリコン基板を基板1(コア基板1)に用いると、基板1上に微細な配線パターンを形成することができるので、基板1上の薄膜配線層2の層数は従来のセラミック基板に比べて少なくなり、マルチチップモジュール全体を小さく(薄く)できる。さらに、薄膜配線層2の層数が少ないということは、LSI等の半導体チップ9からユーザ基板10への配線長が短くなるため、より高速な信号をやり取りすることができる。
【0033】
絶縁基板1の厚さは、絶縁基板1の種類および貫通孔の形成方法に応じても微妙に変化するが、およそ100から1000umが望ましく、より好ましくは約300から500umである。絶縁基板1の厚さが1000um以上であると、貫通孔加工のコストが増大して実用的ではないからである。一方、100um以下であると、基板の製造工程における搬送などハンドリング性に劣る上、貫通孔100を形成した場合に絶縁基板1の強度が低下し、破損するおそれがあるからである。
【0034】
基板1は、基板の両面に形成される配線を相互に接続し、かつその接続を維持する貫通孔100を有している。貫通孔100は、絶縁基板1の種類に応じて色々な方法、例えばサンドブラスト加工、レーザ加工、フォトリソ加工により形成される。サンドブラストでは、図31に示すように、ガラス基板上に耐サンドブラスト性を有する膜を形成し(a)、該膜にフォトリソ技術を用いて開口部を形成し(b)、マスクとする。その後、研磨粒子をマスク層に吹き付けることで(c)、開口部にあるガラスを微小単位で破砕しながら貫通孔を形成する(d)。その後、マスクを除去することにより(e)、貫通孔を有する絶縁基板1が形成される。
【0035】
サンドブラスト加工により貫通孔100を形成すると、貫通孔100の壁面の極表面には、加工原理そのものに由来する微小の凹凸が存在するため、貫通孔100の内壁面上の配線は強い密着強度が得られる。この結果として、給電膜の形成後に貫通孔100の内面にめっき配線を精密に形成できる。
【0036】
また、基板1がガラス基板の場合には、サンドブラスト加工を用いることが有効である。ガラス基板にフォトリソ技術を用いて貫通孔を形成する場合、ガラス基板は感光性を有する必要となるが、感光性ガラスは高価である。一方、サンドブラスト加工では、ガラス基板に感光性は必要ないため低コストであり、かつ複数の貫通孔を一度に形成できる。従って、マルチチップモジュールを低コストで大量生産できる。
サンドブラストにより貫通孔100を形成すると、図1にも示すように、一方の開口端と他方の開口端とで貫通孔100の径が異なること多い。すなわち、サンドブラストが開始された基板の表面(加工開始面)からもう一方の基板の表面(加工終了面)に向って、貫通孔100の径の大きさは徐々に小さくなる。なお、図32に示すように、両面からサンドブランドを行うことにより絶縁基板の中央から外部に向って貫通孔の径が広がっていく形状としてもよい。この場合、一方から貫通孔を開口する場合に比べ、貫通孔形成までの時間が短縮されるため、開口端での貫通孔の径は小さくすることができる。
一方、フォトエッチング法またはレーザ加工では、径がほぼ一定の貫通孔101(スルーホール)が形成されやすい。図5(a)はサンドブラストによって形成された貫通孔100を、図5(b)はフォトエッチング法によって形成された貫通孔101を示したものである。
【0037】
絶縁基板1の貫通孔100の開口径が小さい面(基板の1次側)には、接続端子が狭ピッチである半導体装置9を搭載し、開口径が大きい面(基板の2次側)は、半導体モジュールを実装する実装基板10に実装する。これにより、半導体装置9が搭載される多層配線層3の一次側の配線は狭ピッチが可能となる。すなわち、貫通孔100の1次側の開口径を小さくすると、貫通孔の間により多くの配線チャンネルを通すことができ、その結果として、より少ない薄膜配線層2で配線の引き回しが可能になる。
【0038】
1次側の開口径は5umから300umであり、より好ましくは10umから100umであり、絶縁基板1の厚みの約1/50から約1/5倍である。
【0039】
一方、貫通孔100の2次側開口径は、100から1000umであり、絶縁基板1の厚みに対して1/10倍から10倍程度となることが望ましい。2次側開口径が絶縁基板1の厚みの約10倍を越えると、絶縁基板1のその部分における機械的強度、例えば抗折強度が保てないからである。逆に、2次側開口径が絶縁基板1の厚みの約1/10より小さくなると、1次側にまで貫通する孔を形成するためには、ほぼ90度、少なくとも88度のテーパ角が必要となるので、貫通孔壁面への配線形成が困難になりやすい。また、加工粉体が孔の奥にまで到達しにくくなり、その結果としてサンドブラスト加工の速度が遅くなるからである。
【0040】
さらに好ましくは、貫通孔の2次側開口径は200umから300umであり、絶縁基板1の厚みに対して約2/5倍から約1倍である。例えば、貫通孔100の2次側開口直径が250umであるとき、貫通孔100と千鳥の位置関係になるようにはんだバンプ7を配置してやることによって、貫通孔内部の配線とはんだバンプ7とを相互に接続するための配線のレイアウトも容易である。
【0041】
ただし、貫通孔の形成方法はサンドブラスト加工に限定されない。図6には、サンドブラスト以外、例えばレーザ加工またはフォトリソ加工によって貫通孔が形成された多層配線基板を用いたマルチチップモジュールを示す。
図1では、絶縁基板1の両面において電気的接続を可能とする貫通孔100の内面には、導電性材料が存在している。例えば、銅配線101は、貫通孔100の内面にスパッタ等により給電膜、例えばCr/Cuを形成し、その後電気めっきにより形成する。配線101が形成された後に、貫通孔内に絶縁性の材料を充填して基板1の強度を高めてもよい。
【0042】
また、絶縁基板1の両面間の電気的接続を取る方法として、貫通孔100の内面に配線を形成する以外に、ペースト印刷等により貫通孔100を導電性材料で充填する、又ははんだ材料を溶融させて流し込むようにしてもよい。適切に選択した導電性材料を絶縁基板1に充填した場合は、貫通孔100を有する絶縁基板1の強度を高めることもできる。
【0043】
本実施例では、絶縁基板1の表面には、配線120とポリイミドやポリベンゾシクロブテン等の層間絶縁層110等からなる薄膜配線層2が形成されている。各層間絶縁層110(薄膜配線層2)は層間および線間の配線絶縁が確保できる厚みが必要であり、約5〜50umの範囲であるが、より好ましくは約10から20umである。
【0044】
各層間絶縁層110の物性値、例えば熱膨張係数や弾性率は同じではなく、例えば材料の種類および材料の組成比を変えることにより、必要に応じて変化させることもできる。半導体装置9が実装される多層配線基板6の1次側では、層間絶縁層の物性値を半導体装置(シリコン)の物性値に近づけ、多層配線基板6の2次側では、層間絶縁層の物性値を実装基板の物性値に近づける。
例えば、半導体装置9が実装される多層配線基板6の1次側では、線膨張係数が小さい材料で層間絶縁層を形成する。これにより、多層配線基板6の1次側と半導体装置9の線膨張係数が近づくため、発生する熱応力を減少させることができ、接続信頼性を確保できる。特に、基板1の熱膨張係数と半導体装置(シリコン)の熱膨張係数が異なるときには有効である。
一方、多層配線基板6の2次側では、線膨張係数が大きい材料で層間絶縁層を形成する。これにより、多層配線基板6の2次側と実装される基板(実装基板10)の線膨張係数が近づくため、発生する熱応力を減少させることができ、マルチチップモジュール1000と実装基板10との接続信頼性を確保できる。
このように多層配線基板6の厚さ方向で線膨張係数を変化させることにより、半導体装置9と多層配線基板、およびマルチチップモジュールと実装基板10の間で生じる熱応力を緩和し、接続信頼性を確保することができる。
なお、多層配線基板6の1次側と2次側の両方で層間絶縁層の材料を変化させる必要はなく、例えば、基板1と実装基板10の線膨張係数の差が大きい2次側だけ層間絶縁層の材料を変化させ、実装基板の線膨張係数に近づけてもよい。
【0045】
続いて、絶縁基板1の種類と層間絶縁層110の熱膨張係数の差について説明する。層間絶縁層に用いられるポリイミドやポリベンゾシクロブテン等の樹脂の熱膨張係数は数10ppm/℃であり、絶縁基板1としてシリコン基板を用いた場合、その熱膨張係数は約3ppm/℃であり、ガラス基板を用いた場合、その熱膨張係数は約5ppm/℃である。従って、絶縁基板1と多層配線層3(薄膜配線層2)の間で熱応力が生じ、この熱応力によって多層配線基板6の反りやたわみが発生し、マルチチップモジュールの接続信頼性が確保されないおそれがある。また、層間絶縁層上で微細な配線の形成が困難になる。絶縁基板の厚みを層間絶縁層110の厚さの30倍から50倍程度の厚みとなるように調整すると、多層配線基板6の反りは小さく抑えられる。
【0046】
図1では、絶縁基板1の面のうち、貫通孔100の開口部の径が小さい側(1次側)には2層の薄膜配線層2が形成され、貫通孔100の開口部の径が大きい側(2次側)には2層の薄膜配線層2が形成されている。しかし、絶縁基板1の両面に形成される薄膜配線層2の層数は任意であり、当該半導体モジュールの設計に応じて自由に設定できる。また、絶縁基板1の2次側において、層間絶縁層を形成せずに、マルチチップモジュールとそれを実装する基板との間に生じる応力を緩和するための層(応力緩和層)のみ形成してもよい。
【0047】
薄膜配線層2は一層ずつ形成して積層してもよい。例えば、絶縁基板1の上に配線パターンを形成し、その後層間絶縁層110を形成する。その際、フォトリソグラフィ技術を用い、セミアディティブめっきプロセスにより配線形成すると配線高密度化が図れる。また、スクリーン印刷などの方法を用いて配線形成しても構わない。そして、必要に応じて形成された層間絶縁層110の上に配線パターンを形成し、再び層間絶縁層110を形成する。なお、絶縁基板の1次側と2次側で配線の形成方法を異ならせてもよい。すなわち、絶縁基板の1次側には半導体チップが搭載されるため、狭ピッチの配線パターンが要求される。一方、絶縁基板の2次側は実装基板(ユーザ基板)に接続されるため、1次側ほど狭ピッチの配線は要求されない。従って、例えば狭ピッチが要求される1次側配線ではフォトリソおよびめっきにより、2次側配線を印刷によって形成してもよい。
【0048】
多層配線基板6の薄膜配線層2の各層で、配線の役割を決めておくのよい。例えば、図1の一次側の2層からなる薄膜配線層2のうち、絶縁基板1のすぐ上に形成される配線(第一の配線)ではユーザ基板と半導体装置9との信号をやり取りする信号配線を、1層目の層間絶縁層110の上に形成される第二の配線では電源線またはグランド線を、2層目の層間絶縁層110の上に形成される第3の配線は半導体装置9(LSI)同士の信号のやり取りを行う信号線として形成してもよい。このように、多層配線層3を少なくとも2層構造とすることにより、3層の配線層を形成することができ、半導体装置9とユーザ基板10との信号線、半導体装置9同士の信号配線、電源配線またはグランド配線を分けることができ、高速かつ微細な配線パターンを形成でき、また信号の雑音等の防止にも効果がある。もちろん、配線パターンの制約等により、半導体装置9(LSI)同士の信号のやり取りする配線をすべてを2層目の層間絶縁層の上に形成する必要はなく、半導体装置9(LSI)同士の信号のやり取りする配線が、他の配線層よりも多層配線基板の最表面で多く行われていればよい。
あるいは、絶縁基板1のすぐ上に形成される配線(第一の配線)では電源線またはグランド線を形成し、1層目の層間絶縁層110の上に形成される第二の配線の中に、ユーザ基板と半導体装置9との信号をやり取りする信号配線と半導体装置9(LSI)同士の信号のやり取りを行う信号線とを一緒に配置して形成すれば、多層配線層3を1層とすることができる。
【0049】
なお、多層配線層3を1層とするか、2層以上必要となるかは、半導体装置9の論理規模やそのレイアウト、要求される高速信号特性などによって決まる。
【0050】
また、各層間絶縁層の上に形成する配線の役割を変化させる場合、各層毎に配線幅や配線形状を変えることも有効である。
この多層配線基板6の1次側には、LSI等の半導体装置9(半導体素子9)を実装する。半導体装置9には、BGA、CSP、ウエハーレベルCSPなどの他、QFP、TSOPなどのリードタイプの半導体装置も使用しても良い。
【0051】
この半導体装置9および受動部品は表面実装型であることが望ましい。本実施例では、基板1と半導体装置9の間で発生する熱応力を小さくしているので、半導体装置と基板1との間にアンダーフィル(樹脂)が不要となる。従って、表面実装であれば、複数のチップを有するMCMの製造において、チップ間で適正に動作するか試験を行い、不良と判定された場合に、不良のチップのみを交換することが容易になる。さらに、図7に示すように、半導体装置9自身が、半導体装置とそれが実装される基板との間に生じる応力を緩和する層99を有している場合は、一層アンダーフィルは不要になるので、不良チップのリペアは容易になる。なお、図7では、素子回路が形成されたウエハ97の電極と電気的に接続される配線95は応力緩和層の傾斜を越えてはんだバンプ300と接続されている。
【0052】
実装される半導体チップ9は、同種のものに限らず、例えば図8に示すように、異種の複数の半導体チップを多層配線基板6上に実装してもよい。例えば、Aはマイコン、Bはフラッシュメモリ、CはDRAM、Dはコンデンサ等の個別部品という組合せでもよい。図1は図8の断面a―a’を表している。あるいは動作電圧の異なる複数の半導体チップを組み合わせて使用することもできる。また、QFPやCSPなどの半導体パッケージや抵抗やコンデンサなどの受動部品を1つ以上含んでいても構わない。
【0053】
異種の半導体チップを多層配線基板6上に実装した場合は、異なる半導体チップ間を接続するために必要な配線を多層配線層3の最上層で行い、下位の配線層ではグランド配線または信号配線を形成するようにする。さらに、最終的にユーザ基板と電気的に接続する必要のある配線のみを絶縁基板1の貫通孔100を通じて接続するようにしてもよい。
【0054】
異なる半導体チップの組合せとしては、DRAMとマイコン、DRAMとマイコンとDSP、DRAMとマイコンとROM、DRAMとフラッシュメモリ、DRAMとSRAMとフラッシュメモリ、ASICとDRAMなどがある。例えば、カーナビゲーションシステムではフラッシュ内蔵マイコンとASICとDRAMの組み合せなどが使われる。デジタルスチルカメラやデジタルビデオカメラではマイコンとフラッシュメモリ、フラッシュ内蔵マイコンとDRAM、あるいはマイコンとフラッシュメモリーとDRAMの組み合せなどが好適である。低電力化のためにフラッシュメモリーが使用されるが、フラッシュメモリーだけではメモリー容量が不足する場合に、高集積DRAMを組み合わせる。必要に応じてチップを積層してもかまわない。携帯端末、例えば、携帯電話にはデジタルスチルカメラと同様の構成が使用されるが、携帯電話ではデジタルスチルカメラよりも低消費電力が要求されるため、一般に、フラシュメモリーの容量をDRAMの容量と同等以上に設定することが多い。
【0055】
半導体装置9(半導体チップ)と多層配線基板6は、バンプ300等の外部接続端子により接続される。例えば、バンプ300を有する半導体素子9を多層配線基板6に実装し、リフローすることにより接続される。また、バンプ300を予め多層配線基板6に形成した場合は、いわゆるベアチップ(パッケージされていない半導体素子)を多層配線基板に実装することができる。
【0056】
バンプ300には、金等の線材を超音波ボンディング装置により凸型の形状を形成したものや、スズ、鉛、銅、銀、ビスマス、亜鉛、インジウム等の金属を単独あるいは2種類以上混合した合金をはんだバンプ300として用いることができる。さらに、銀や金等の導電性材料を配合した樹脂をバンプ300として用いることも可能である。はんだバンプ300は、はんだの微粒子をロジン等からなる材料に配合し、適当なマスクを用いて半導体装置の電極上に印刷し、その後はんだの溶融温度以上に加熱してはんだを溶融させることにより形成することもできる。導電性の粒子を配合した樹脂を用いた場合も同様に、ペースト状の前記樹脂材料を適当なマスクを用いて半導体装置の電極上に印刷し、加熱により硬化あるいは半硬化状態とする方法によってもバンプ形成が可能である。さらに、電極表面の酸化膜を除去し適度な粘着性を有するフラックスを当該電極上に塗布し、適当な粒子径のはんだボールをマスク等により該電極上に整列し、リフロ炉等によりはんだの溶融温度以上に加熱することによりバンプを形成することもできる。これらは当然、外部接続端子7の形成にも適用することができる。
【0057】
バンプ300と接続する半導体装置9に設けた電極は、前工程と呼ばれる工程で形成されたアルミニウムや銅の電極や、前工程の後さらにウエハーレベルCSPのような電極から半導体装置表面に銅等の配線で再配線を行った後に形成される電極を用いることが可能である。この電極表面にニッケルや金等の表面処理を行うことにより、バンプと電極表面のぬれ性を向上させたり、後述する半導体モジュールを外部基板に搭載する等の加熱工程においてバンプ材料が電極中に拡散しバンプと電極部の接合強度の低下を防止させることができる。
【0058】
外部接続端子300がはんだバンプの場合、はんだとして、Sn−Ag系、またはSn−Ag−Cu系等のいわゆる鉛フリーはんだ、例えばSn-3.0Ag−0.5Cuを用いてもよい。また、はんだの濡れ性を考慮して、Bi、Inを含ませてもよい。
【0059】
しかし、鉛フリーはんだは、従来使用されていた鉛はんだに比べて固いため、半導体装置9と多層配線基板6との間で生じる熱応力をはんだバンプで緩和することが困難である。
そこで、本実施例のように、層間絶縁層の物性値、例えば熱膨張係数や弾性係数を多層配線基板の厚さ方向で変化させる、具体的には、一次側の最表面の層間絶縁層と、多層配線基板6に実装される半導体チップ9との熱膨張係数と近づけて、発生する熱応力を小さくすることにより、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。また、絶縁基板にガラスやシリコン基板を用いれば、発生する熱応力が小さくなり、鉛フリーはんだを用いた場合であっても、半導体装置9と多層配線基板6との接続信頼性を確保することができる。
ところで、一次側の接続に用いられるはんだバンプの融点は、二次側の接続に用いられるはんだボール7よりも高くなくてはならない。すなわち、一次側および二次側において、はんだ接続温度を変化させて、温度階層を設けることが必要である。
例えば、半導体素子と多層配線基板の一次接続には高温系はんだを、マルチチップモジュールと実装基板10との2次接続には低温系はんだを用いることが望ましい。
【0060】
多層配線基板6の2次側には、実装基板10(ユーザ基板10)との接続を取るため、外部接続端子7が形成されている。外部接続端子7は、バンプ300と同様に、はんだボール以外にも、導電性の粒子を配合した樹脂などにより構成しても良い。外部基板との接続方法によっては、ボールや端子形成を行わずに使用しても良い。
【0061】
外部接続端子7として、はんだバンプを形成した場合、隣り合うバンプ間の距離(バンプピッチ)は500umから800umであり、バンプピッチにあわせてはんだバンプ7の直径を適宜選択するが、はんだバンプの直径は最大でバンプピッチの約70%の大きさとなる。
【0062】
外部接続端子7がはんだバンプの場合、はんだとして、Sn−Ag系、またはSn−Ag−Cu系等のいわゆる鉛フリーはんだ、例えばSn-3.0Ag−0.5Cuを用いてもよい。また、はんだの濡れ性を考慮して、Bi、Inを含ませてもよい。
【0063】
上述したように、従来用いられていた鉛はんだに比べ、鉛フリーはんだは固いので、鉛フリーはんだを用いた場合は、マルチチップモジュールと実装基板10との間で生じる熱応力をはんだバンプで緩和することが困難である。
しかし、本実施例のように、マルチチップモジュールの層間絶縁層の熱膨張係数を多層配線基板の厚さ方向で変化させて、応力を緩和することにより、鉛フリーはんだを用いた場合であっても、マルチチップモジュールと実装基板10との接続信頼性を確保できる。本実施例における多層配線基板6は、半導体チップのインターポーザとしての役割を果たすのみならず、半導体装置9(半導体チップ、LSI等)および多層配線基板6と実装基板10の間に生じる熱応力を緩和する。
【0064】
なお、図9に示すように、本実施例に説明した半導体モジュールであっても、ユーザがより高い信頼性を望む場合は、半導体モジュールと実装基板の間にアンダーフィル29(樹脂)を形成してもよいことはいうまでもない。アンダーフィルとして用いる樹脂は、エポキシ樹脂、フェノール樹脂、シリコーン樹脂等を単独、あるいは2種類以上混合したものに、二酸化珪素、酸化アルミニウム等の充填材や、カップリング剤、着色剤、難燃剤等を必要に応じて配合しても良い。
【0065】
その他、図10に示すように、半導体素子9(半導体チップ)と多層配線基板6は、フリップチップ接続ではなく、ワイヤボンディングによって接続してもよい。もちろん、図11に示すように、複数の半導体チップ9を有する半導体モジュール内に、半導体チップ9の種類等に応じて、フリップチップ接続とワイヤボンディング接続を複合するようにしてもよい。
【0066】
ワイヤボンディングを用いた場合、半導体装置9の発熱は主にその裏面から生じるので、半導体装置9を多層配線基板6にダイボンデングすることで、放熱を多層配線基板6を介して行うことが出来る。半導体装置9の電極と多層配線基板6の電極とがワイヤボンデングにより接続される。なお、必要に応じて、図12に示すように、半導体装置9を樹脂89でカバーする(レジンモールド)したり、また半導体装置9と多層配線基板との間にアンダーフィルを充填すれば、より信頼性が向上することはいうまでもない。
【0067】
本実施例の効果としては、多層配線基板が応力を緩和する機能を有する、半導体チップと半導体チップが実装される配線基板、及びそれらから構成されるマルチチップモジュールと実装基板の接続信頼性を向上させることができる。
【0068】
また、多層配線基板が応力を緩和する機能を有することにより、このマルチチップモジュールを実装基板に実装する場合に、アンダーフィルを充填しなくても、マルチチップモジュールとユーザの基板の応力を緩和することができ、ユーザの作業を軽減することができる。
【0069】
また、絶縁基板として、貫通孔を有するガラス基板またはシリコン基板を用いれば、絶縁基板上に高密度に配線を形成できる。また薄膜配線層の層数を少なくできるため、多層配線基板を薄く形成でき、半導体モジュールを薄型化、小型化することができる。
【0070】
また、このマルチチップモジュールを実装した電気機器、例えば携帯電話等の携帯端末やパソコン、カーナビゲーション、デジタル/アナログカメラまたはビデオ等をより小型化、高性能にすることができる。
【0071】
なお、マルチチップモジュールであることにより、従来は、ユーザであるセットメーカなどがメモリ、マイコンなどの半導体を個別に購入し、配線の引き回しなどのレイアウト設計を行い、その設計に基づいて半導体を外部基板(回路基板)上に実装していたが、所定の機能を実現した半導体モジュールを提供できれば、ユーザはこの半導体モジュールを1つの部品として取り扱うことができ、設計の負担は激減する。特に数ヶ月おきに新機能を追加したり、機能のバージョンアップなどがある分野、例えば携帯電話や携帯情報端末等で有効となる。
【0072】
なお、基板1にガラス基板を用いた場合、好適なガラスの組成としては、ソーダガラス、低アルカリガラス、無アルカリガラス、イオン強化ガラスなどがあるが、弾性率や線膨脹係数などを考慮して適宜選択する。例えば、アルカリイオン含有量が少ないガラスほど一般には線膨脹係数が小さくなる傾向がある。
【0073】
半導体装置9と多層配線基板6の間の接続信頼性を向上させる観点では、無アルカリガラスや低アルカリガラスが好ましい。ただし、実施例においては、半導体装置9と多層配線基板6との間の接続信頼性は、ガラス材質の特性だけではなく、両者の間の接続構造やアンダーフィル材の選択にも依存しているので、それらをも考慮してガラス材質を選択する。
【0074】
一方、半導体モジュール1000全体での接続信頼性の観点では、アルカリ含有量の大きなソーダガラスが好ましい。多層配線基板6とそれを実装する実装基板10との間の線膨脹係数差が小さいからである。ただし、本実施例においては多層配線基板6と実装基板10との間の接続信頼性は、ガラス材質の特性だけではなく、多層配線基板6の表面に設けた応力緩和層の材質、構造(厚み、面積など)にも依存しているので、これらをも考慮してガラス材質を選択する。
【0075】
半導体装置9と多層配線基板6との間の熱膨張係数差と、多層配線基板6とそれを実装する実装基板との間の熱膨張係数差とを両立させ、かつ価格なども考慮すると、ソーダライムと無アルカリガラスの中間的なアルカリイオン含有量である低アルカリガラスが好ましい。
【0076】
本発明に係るマルチチップモジュールの他の実施例を、図13を用いて説明する。本実施例では、実装基板10(ユーザ基板)に実装される2次側に、マルチチップモジュールと実装基板10との間に生じる応力を緩和するための絶縁層5(以下、応力緩和層5という)を形成するものである。
この応力緩和層5の厚さは応力緩和の観点からは絶縁基板1の厚みに対して約1/10から約1/2程度の厚みであるか、あるいは絶縁基板の対角長さに対して約1/300〜約1/20であることが望ましいが、製造プロセスの観点からは約10乃至200マイクロメートルが望ましく、更に好ましくは約35乃至150マイクロメートルである。応力緩和層の厚さおよび物性値については後述する。
【0077】
応力緩和層5は、絶縁基板1上にまたはマスクを用いてスクリーン印刷することにより形成されるが、スプレー塗布、カレンダーコートやフォトリソグラフィ技術等を使用しても構わない。
【0078】
例えば、応力緩和層5をマスク印刷(スクリーン印刷)する場合、所望の位置に応力緩和層を形成することができる。また、応力緩和層の端部で傾斜部が形成することもできる。応力緩和層の材質等により、傾斜部が形成されないようにすることもできるし、また傾斜部の角度を制御することもできる。図14に示すように、基板1で貫通孔が形成されていない部分に応力緩和層を設け、その応力緩和層の上に外部接続端子を形成すると、外部接続端子に加わる応力をより効率よく緩和することができる。
【0079】
一方、スタンピングで応力緩和層を形成する場合、スタンピング用の型に応力緩和用の絶縁材料を塗布し、基板上に応力緩和層の形状を転写するため絶縁材料硬化時の端部の形状変化が生じない絶縁材料の選択が可能となる。この場合、印刷方式に比べ端部の形状が一定になり易いという特徴がある。
【0080】
さらに、スプレー塗布方式では、印刷マスクあるいはスタンピング金型を用いないため、応力緩和層形成時の形状に自由度あり、ノズル形状を適当に選択すれば、印刷マスクやスタンピング金型では形成し難い応力緩和層の形成が可能となる。また、印刷方式やスタンピング方式に比べ、吹き付け量の調整で応力緩和層の厚さを調整でき、厚さ調整の範囲も広くなる。
【0081】
半硬化あるいは未硬化の樹脂シートを貼り付ける方式では、厚膜の応力緩和層の形成が可能となり予めシート状の絶縁樹脂を用いるため、応力緩和層表面の平坦性に優れるという特徴がある。
【0082】
なお、これらの方法を単一で用いるのではなく、組み合せて応力緩和層を形成してもよいことはいうまでもない。
【0083】
絶縁基板1と同じように、応力緩和層5の両面においても電気的に接続をとる必要があるため、応力緩和層5にも貫通孔100が形成されている。この貫通孔100は、サンドブラストのみならずレーザ加工、またはフォトエッチングにより形成される。
【0084】
本実施例によれば、半導体チップ9を搭載した半導体モジュール1000と実装基板10との熱膨張係数の差から生じる応力を緩和することができる。特に、基板1がガラス基板またはシリコン基板の場合には、基板の二次側に生じる応力を効率よく緩和することができる。
また、半導体モジュール1000とユーザ基板10の間に生じる熱応力を緩和することができれば、半導体モジュール1000をユーザ基板10に実装する場合にアンダーフィルを充填する必要がなくなり、ユーザの作業を軽減することができる。なお、応力緩和層5を形成した半導体モジュールであっても、ユーザがより高い信頼性を望む場合は、図15に示すように、アンダーフィルを用いてもよいことはいうまでもない。
【0085】
この応力緩和層5は多層配線基板6に必須の構成ではなく、半導体モジュール1000とユーザ基板10によって生じる熱応力が許容できる範囲であれば、多層配線基板6に応力緩和層5を形成する必要はない。
【0086】
図16は、本発明に係るマルチチップモジュールの他の実施例を示す図である。本実施例では、多層配線基板6にコアとなる基板1を有さず、線膨張係数が異なる薄膜配線層が積層されている。このような構造にすれば、多層配線基板により、半導体装置9と実装基板10の間の熱応力を緩和し、接続信頼性を確保することができ、さらに多層配線基板のコア基板である絶縁基板1の厚さを省略できるため、より薄い多層配線基板が実現できる。従って、かかる多層配線基板を用いれば、より薄膜化した電子装置を実現できる。
続いて、図17を用いて、マルチチップモジュールの製造方法の一実施例について説明する。
まず、ユーザからの要求等に応じて、マルチチップモジュールを設計する。
続いて、マルチチップモジュールに用いる半導体装置(半導体チップ)を用意する。この半導体チップは、例えば素子回路が形成され、いわゆる前工程が済んだ半導体ウエハ上に、再配線およびはんだバンプ等を形成して、その後ダイシングされた半導体パッケージ(いわゆるウエハレベルチップサイズパッケージ)であってもよいし、そうでなくてもよい。また、必ずしも自ら製造した半導体チップでなくてもよく、必要に応じて他社より購入した半導体チップを用いてもよい。半導体チップ自身は動作試験の工程等で合格していることが望ましい。
また、半導体チップ等を実装する配線基板(インターポーザ)も用意する。この配線基板も自ら製造したものであってもよいし、他社から購入したものでもよい。この配線基板は、上記実施例で説明した配線基板であり、例えば基板1(コア基板1)がガラス基板またはシリコン基板であり、基板1の表面には薄膜配線層2が形成されているものであってもよいし、基板1(コア基板1)の二次側に応力を緩和するための層を有するものであってもよい。この配線基板自身も配線の短絡等の試験工程を合格していることが望ましい。
また、配線基板は最終製品のマルチチップモジュールの大きさにダイシングされる前のものであってよい。図3、図4に示すようなダイシング前の配線基板であれば、配線基板の上に複数の半導体チップを搭載し、はんだリフローまたはワイヤボンディング等により半導体チップ等を実装する。
その後、半導体チップと配線基板の電気的接続をとり、動作試験を行い、良/不良の判別工程を行う。動作試験において、半導体チップ間(メモリとマイコン等)の特性や相性等が悪い場合、マルチチップモジュール全体を不良品とするのではなく、少なくとも一つのチップを交換し、再び動作試験を行い、良/不良の判別工程を行ってもよい。不良品が発生した場合、チップのリペアを行う回数は任意である。
【0087】
判別工程をおこない、最終的にマルチチップモジュールとして良品、不良品を選別した後に、ダイシングしてマルチチップモジュールを形成し、その後出荷する。無論、製造したマルチチップモジュールを他の実装基板に実装し、電子部品、電子機器に組み込んで情報端末機器等として販売してもよい。なお、ダイシングした後にマルチチップモジュールの動作試験を行ってもよい。
所定の機能を実現した半導体モジュール(マルチチップモジュール)を購入したユーザは、この半導体モジュールを1つの部品として取り扱うことができ、はんだバンプ等の外部接続端子を用いて実装基板に実装し、所望の電子機器等を製造する。
本実施例の製造方法によれば、多層配線基板と半導体装置の間にアンダーフィルを充填していない状態で、マルチチップモジュールの各半導体チップ間の動作試験を行うことができるので、不良のモジュールが見つかった場合には、ウエハ(ガラスウエハ、シリコンウエハ等)上で不良チップ毎の取替えが可能になる。従って、マルチチップモジュールの製造の歩留まりが向上する。
【0088】
また、多層配線基板に応力を緩和する機能を有することにより、このマルチチップモジュールを実装基板に実装する場合に、アンダーフィル(樹脂)を充填しなくても、マルチチップモジュールとユーザの基板の応力を緩和することができ、ユーザの作業を軽減することができる。
【0089】
続いて、多層配線基板6および半導体モジュール1000の製造方法の一例について説明する。
本実施例では、基板1(コア基板1、絶縁基板1ということもある)であるガラス又はシリコン基板に応力緩和層となる厚膜の絶縁層を形成し、サンドブラストによって該絶縁層に貫通孔を形成している。
【0090】
基板1として、ガラスやシリコンを用いた場合には、ウエハ状態で多層配線基板6を製作することも可能であるし、角型の薄板状で基板製作することも可能である。
【0091】
図3、図4は、ガラス基板やシリコン基板を用いて多数個取りする状態を示す。ガラス基板やシリコン基板上に複数個のモジュール回路を形成し、所定の半導体装置9(半導体チップ)、抵抗、コンデンサ等を搭載し、外部接続端子となるはんだボールを搭載し、さらに必要に応じて半導体装置と基板間を樹脂で充填する。その後、シリコンウエハのダイシングと同様な方法により、各モジュール部分を個々に切り出し所望の半導体装置を得ることが可能である。なお、下記では説明を容易にするため、多層配線基板およびマルチチップモジュールの一部の構造を用いて説明する。
図18は、本実施例にかかる製造方法をフローチャートで表したものである。なお、本実施例では、多層配線基板の二次側の外部接続端子(二次側バンプ7)を形成する工程を有しているが、マルチチップモジュールとして出荷、販売等する場合には、二次側バンプは必ずしも形成されていなくてもよい。また、本実施例では、基板1としてガラス基板またはシリコン基板を用いた場合について説明する。
図19、図20、図21はマルチチップモジュールの製造方法を説明した工程図である。
【0092】
まず、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意する。
必要に応じ、表面や端面の整面処理や清浄化処理をおこなっておく。適切な端面処理をおこなうことにより、製造上の不良を低減できる。
【0093】
なお、シリコンの素材そのものは導電性(半導体〜導体)であるため、これを基板1(絶縁基板1)として用いる場合には、その表面に絶縁性の膜を形成する必要がある。このような膜としては、例えば、水蒸気中で加熱することによって表面に形成できる熱酸化膜や、有機樹脂膜などがある。図19、図20、図21では簡便化のために、シリコン基板の場合は、その表面に形成した絶縁膜を一体化して絶縁基板1と表示している。
【0094】
次に、図19.aに示すように、絶縁基板1の表面に配線120を形成する。配線形成は例えばセミアディティブ法を用いることができる。セミアディティブ法で配線形成する場合、めっき種膜を成膜する前に絶縁基板1の表面をスパッタエッチ等によって清浄化しておくと良い。これにより、基板表面と配線との密着性を確保できる。配線材料は導電性の観点から、Cu、Al、Ag、Auがよいが、腐食性、マイグレーション耐性、価格を考慮するとCuが望ましい。Cuは延性を有する材料であるため、サンドブラスト加工のマスクとして使用することもできる。
【0095】
続いて、図19.bに示すように、配線パターンの上に層間絶縁層110を形成する。層間絶縁層110の厚みはおおむね約5〜50umの範囲であるが、より好ましくは約10から20umである。層間絶縁層110としてはポリアミド樹脂、ポリイミド樹脂、ポリベンゾシクロブテン樹脂、ポリベンズオキサゾール樹脂等を用いることができる。絶縁基板1上に薄膜配線層2を1層ずつ形成する場合、その薄膜配線層の層数および層の厚さは必要に応じて変化させることができる。各層を1層ずつ形成することを利用して、配線層の厚さや層間絶縁材料の厚さ、材質などを調整することにより、配線の電気特性を向上させることも可能である。例えば、グランド層と信号層との間の絶縁層の絶縁材料Aと信号層の線間の絶縁材料Bとで異なる誘電特性を有する材料を使用することにより、グランド層と信号層、信号層同士の電気的結合の強度を調節することができ、高速配線への対応が可能となる。また、各層間絶縁層の材質を変えることにより、基板の厚さ方向で線膨張係数を変化させることもできる。
図19.bでは、半導体チップが搭載される絶縁基板1の面(1次側)には2層の配線層が形成されて、この半導体モジュールが実装される面(2次側)には1層の配線層が形成された場合を示す。
【0096】
図22は、絶縁基板1上の2次側の配線パターンを示したものである。図22、図30にしめすパッドの部分のうち、サンドブラストするときに研磨粒子があたる部分を斜線で示している。このように、貫通孔100が形成される位置を取り巻くように銅パッドをあらかじめ設けておくことにより、サンドブラストによって絶縁基板1の表面にマイクロクラックが生じにくくすることができ、絶縁基板の強度を維持することができる。
【0097】
続いて、図19.cでは、半導体モジュールがユーザ基板に実装される絶縁基板1の面(2次側)に、ステンシル印刷やフォトリソグラフィ等により厚膜の絶縁層5を形成する。この絶縁層5は応力緩和層の役割を果たし、半導体モジュールと実装基板10の線膨張係数の差から生じる熱応力を緩和することができる。なお、所定の位置に精度良く絶縁層を形成したい場合は、ステンシルマスクを用いてスクリーン印刷した後にレーザトリミングするなどの方法がある。
【0098】
次に、図20.a、図20.bの工程により、絶縁基板1の両面の配線層を接続する貫通孔100を形成する。このとき、応力緩和層5と絶縁基板1は材質(硬度)が異なり、サンドブラストによって、応力緩和層5に貫通孔100を形成することは困難である。従って、レーザ加工等によって応力緩和層5に穴(窪み部分)を形成し、その後サンドブラストによって絶縁基板1に貫通孔100を形成する。
【0099】
多層配線基板6に貫通孔100を形成するためのマスクを形成する方法の代表例は次の通りである。第1の方法は、フォトリソグラフィ技術を用いる方法である。具体的には、サンドブラスト加工の際にマスクとなるブラストレジストを応力緩和層の上に成膜し、このブラストレジストと応力緩和層をフォトリソグラフィ技術により開孔する。この開孔されたブラストレジストは、サンドブラストにより、応力緩和層に貫通孔を形成するためのマスクとなる。この方法では、ブラストレジストと応力緩和層の両方を一括して開孔することができる。しかし、ブラストレジストおよび応力緩和層の両方が感光性材料であることが条件である。
第2の方法は、レーザ加工を用いる方法である。具体的には、第1の方法と同様に、ブラストレジストを応力緩和層の上に成膜し、ブラストレジストと応力緩和層をレーザ加工により一括で開孔する。第2の方法では、ブラストレジスト及び応力緩和層の感光性有無に関わらず用いることができる。また、この第2の方法で使用するブラストレジストには解像特性が必ずしも必要ではないため、第1の方法と比べてブラスト耐性がより優れた材料を選択できる。
【0100】
第3の方法は、第1の方法と同様に、感光性のブラストレジストを応力緩和層の上に成膜し、フォトリソグラフィにより、ブラストレジストに開孔パターンを形成する。次に、ブラストレジストの開孔部を通して応力緩和層をエッチングして応力緩和層5に穴(窪み部分)を形成する。
【0101】
上記ブラストレジストは耐熱性および耐サンドブラスト性を有することが必要であるが、その成膜には、(1)耐サンドブラスト性を有する感光性樹脂を薄膜配線層2上に塗布するか、(2)耐サンドブラスト性を有する感光性樹脂をドライフィルム状としたものを貼り付ける、などの方法がある。なお、貫通孔の開孔径や孔ピッチ、およびその位置精度次第で、マスクのパターンをスクリーン印刷によって形成することも可能である。その場合、必要に応じてフォトリソグラフィやレーザによる追加加工で位置精度、加工精度の微調整することもできる。
【0102】
上記第1から第3などの方法により、図20.aに示す形状となるが、このとき、形成された窪み部分が絶縁基板1に達していてもよいが、必ずしも達していなくても良い。
【0103】
続いて、図20.bに示すように、同じマスクを用いて、その応力緩和層5の穴(窪み部分)に対してサンドブラストを行い、絶縁基板1に貫通孔100を形成する。
【0104】
貫通孔100を形成する条件は、基板材質の特性、特に基板の弾性率や破壊靭性に応じて適宜選択する必要があるが、比重が2.0〜10.0でバルク材の曲げ強度が0.1〜2.0GPaとなるような加工粒体を使用することが望ましい。加工粒体の粒径が大きくなるほど加工速度は速くなりやすいが、逆に後述するマイクロクラックやチッピングの問題が発生しやすい傾向がある。
【0105】
本実施例では、基板材質や貫通孔の加工寸法(厚み、径)、所望の加工速度などを考慮して加工粉体の粒径(#)を決定するが、#150〜#2000の範囲であることが望ましい。本実施例では#500、#600、#700、#800、#900、#1000、#1100、#1200のいずれか、あるいはそれらを適宜組み合わせて使用した。なお、加工粉体は循環・再利用するが、使用している間に互いに衝突して破砕しあうので、粒径が上記範囲を維持するように適宜分球すると良い。また、基板の貫通孔部分の破砕粉等も混入するので、必要に応じ、これを除去する。
従って、本実施例において貫通孔形成に使用するサンドブラストマシンは、循環・再利用機構と、分球機構とを備えていることが望ましい。加工粉体の循環・再利用や分球が貫通孔加工と同時並行で自動的に運転されるように設定されているサンドブラストマシンを使用すると実用的である。
【0106】
なお、フォトエッチングやレーザ加工で応力緩和層に孔を設けた場合、絶縁基板1の表面に樹脂加工残さが残ることがあるが、絶縁基板1に行うサンドブラスト加工の際に一緒に除去される。通常レーザ加工により樹脂に孔を形成すると、配線接続信頼性低下の原因となる樹脂の残留(スミア)が形成され、化学処理等によるデスミア処理を行う工程が必要となる。本実施例の製造工程では、レーザ加工で形成した窪み部分に対してサンドブラストするため、サンドブラストの段階でスミアを除去することができ、化学的なデスミア処理を行う必要がない。
【0107】
サンドブラストにより貫通孔100を形成すると、一方の開口端から他方の開口端で、貫通孔100の径の大きさは異なるように形成されるが、このようにテーパを有することにより、スパッタや無電解めっき等の成膜方法により貫通孔100の内面に給電膜が形成され易くなる。
【0108】
応力緩和層5が形成されていない絶縁基板1の面(1次側)において、貫通孔100が形成される位置にあらかじめ銅配線を形成しておくと、サンドブラストが絶縁基板1を貫通した後に、サンドブラストによって一次側の層間絶縁層110(薄膜配線層2)が削られることを防止することができる。
【0109】
貫通孔100が形成された後、エッチング等によりマスクを除去する。
【0110】
続いて、必要に応じて、貫通孔100を形成する過程で絶縁基板1の貫通孔100周辺に生じたマイクロクラックを除去する。
【0111】
絶縁基板1に生じるマイクロクラックは、大きく分けるといわゆるメディアンクラックとラテラルクラックと呼ばれる2種類に分類される。メディアンクラックは貫通孔側壁面に対して深さ方向にのびているクラックであり、一方、ラテラルクラックは貫通孔側壁面に対して沿面方向にのびるものである。
【0112】
我々の実験によると、ラテラルクラックの発生状況がサンドブラストによる貫通孔加工の能率に影響を与えるものと推測され、ラテラルクラックが発生しやすくなるような加工条件を選択することによりサンドブラストの加工能率が増大する。一方、メディアンクラックは貫通孔壁面に対して深さ方向にのびており、我々の実験によるとメディアンクラックが多くなるほど基板強度、特に抗折強度が低下しやすい傾向があった。
【0113】
従って、本実施例では、ラテラルクラックが発生しやすく、メディアンクラックが発生しにくいようなサンドブラスト条件を選定することが肝要である。我々の実験によると、ラテラルクラックとメディアンクラックの発生比率は、(1)加工粒体の硬度、(2)加工粒体の形状、(3)加工粒体の粒径、(4)加工粒体が被加工物へ単位時間に衝突する回数、(5)加工粒体が被加工物に衝突する角度、(6)加工粒体を搬送する気体の圧力、等に依存していることがわかった。従って、単位時間の衝突回数や衝突角度、搬送気体の圧力などを調整できるようなノズルを有しているブラストマシンを使用すると良い。適切なブラストマシンと加工条件を選ぶと加工能率と基板強度とを両立できる。
【0114】
しかしながら、メディアンクラックが全く発生させないようにすることは実用上困難であり、仮にメディアンクラックを全く発生させなかったとしても、ラテラルクラックを起点に亀裂進展すると基板強度が低下して破損するおそれがあるため、貫通孔形成後にはマイクロクラックを除去する工程を入れておくことが望ましい。
【0115】
我々の実験によると貫通孔壁面の最表面を組成流動領域での機械加工や、化学的処理などで整面するなどの方法で貫通孔壁面の表面を除去してやれば、マイクロクラックが除去できる。あるいは、ガラス基板の場合には、少なくとも貫通孔周囲を軟化〜溶融温度まで加熱して自己融着させるなどの処理を施して、マイクロクラックを除去することもできる。貫通孔周囲を加熱する方法として、例えば、レーザーアニールなどの方法が挙げられる。あるいは、ガラス基板全体を加熱してマイクロクラックを自己融着させた後にゆっくり冷却すると、孔加工時にガラス基板内に蓄積されたひずみが開放されるので、基板割れによる不良率を低下させることができる。
【0116】
続いて、図21に示すように、絶縁基板1の1次側と2次側の配線層を電気的に接続するため、貫通孔100の内壁面および多層配線基板の最表面に配線を形成する。
【0117】
本実施例に好適な配線形成方法はいくつかあげられる。以下には、その代表例を例示する。第1の方法では、まず、貫通孔100の内壁に給電膜をスパッタやCVD、蒸着などの方法により形成する。給電膜としては、例えばクロム/銅の多層膜が好ましいが、チタン/銅の多層膜などめっき給電膜として公知慣用の膜構成であればどれでも良い。ここで、クロムの機能は、基板と銅との接着を確保することであり、その膜厚は、75ナノメートル程度であり、最大でも0.5マイクロメートル程度である。一方、給電膜の銅の膜厚は0.5マイクロメートル程度、最大で1マイクロメートルである。給電膜の形成後、絶縁基板1の表面にめっきレジストを成膜し、フォトリソグラフィ技術により、配線の逆パターンとなるめっきマスクを形成した後、電気めっきにより給電膜の上に配線を形成する。レジスト除去、めっき種膜除去を経て、配線間に絶縁膜(線間絶縁膜)を形成する。
【0118】
第2の方法は配線形成にサブトラクティブ法を用いる。配線として、クロム/銅などからなる多層膜をスパッタ成膜するところまでは第1の方法と同じであるが、その後、全面にめっきを施してから、絶縁基板の表裏にエッチングレジストを成膜、フォトリソグラフィ技術によりエッチングマスクパターンを形成する。エッチングによって配線を形成した後、レジスト除去、線間絶縁膜を形成する。
【0119】
第3の方法では、貫通孔内部に導電性材料を充填する。導電材料充填には、例えば、ペースト印刷などが用いられる。なお、導電材料充填に先立って上記2つの方法と同様に貫通孔内壁にスパッタ成膜してもよい。内壁表面にスパッタ膜を形成すると、(1)内壁表面の平滑性向上による充填性の改善、(2)充填材と絶縁基板との密着性向上、などの効果がある。
【0120】
その場合に成膜するスパッタ膜は、第1や第2の方法と同様のクロム/銅の多層膜でもよいし、単層膜でも構わない。導電性材料としてはんだを使用する場合には、絶縁基板との密着性を確保するためのクロムやチタンなどの膜とはんだの濡れ性を確保するための銅やニッケル、金などの膜との積層膜であることが望ましい。貫通孔内部の導電材料充填のあとは、セミアディティブ法かサブトラクティブ法によって基板表面に配線を形成する。なお、配線パターンによっては、ペースト印刷によって貫通孔充填と配線パターン形成とを一括で達成できる場合もある。
【0121】
上記第1から第3の方法を単独、あるいは適宜組み合わせて使用することで、基板の表裏を接続する貫通孔の導通配線と基板表面(2次側)の配線とを形成する。基板表面の配線は、必要な層数積層するが、電気抵抗の観点から銅配線であることが望ましい。また、必要に応じて、密着信頼性、絶縁信頼性などの観点から、銅の表面に異種金属を成膜することがある。
【0122】
なお、絶縁基板1がガラス基板の場合、ガラスは絶縁性を有する素材であるため、貫通孔内壁に直接接触するように配線等を形成しても問題はないが、密着性や絶縁信頼性、耐マイグレーション性、耐湿性などの観点から、貫通孔内壁面の表面を覆うように絶縁層を形成してもよい。一方、絶縁基板1がシリコン基板の場合には、シリコンが導電性を有しているため、配線基板1の表裏を接続するための配線を形成するに先立って貫通孔内壁面表面を覆うように絶縁層を設ける必要がある。
【0123】
続いて、図21.bに示すように、半導体装置に形成されたはんだバンプ等の外部接続端子や異方導電性シート(ACF)を用いて、多層配線基板6に半導体装置9およびコンデンサ等を実装し、半導体モジュールを形成する。多層配線基板6の2次側には、この半導体モジュール1000を実装基板10に実装するため外部接続端子、例えばはんだバンプ7(2次接続用バンプ)を形成する。
【0124】
半導体装置9の実装は、半導体装置に形成されたはんだバンプを用いてもよいし、配線基板に形成されたはんだバンプを用いてもよい。例えば、まず、配線基板の1次側に半導体装置9の外部端子ピッチに応じてはんだバンプ(1次側バンプ)を形成する。バンプピッチは一般に約50〜500umの範囲になることが多い。バンプサイズは前記バンプピッチに対して約15〜80%、望ましくは、約30〜65%になるように調整する。
【0125】
続いて、形成された1次バンプを用いて、多層配線基板6に半導体装置9を実装する。この1次側バンプのピッチは約50から500um程度である。配線基板6と半導体装置9とは線膨脹係数の差は小さいが、必要に応じて、配線基板6と半導体装置9との間にアンダーフィル剤を充填したり、半導体装置9の上部にポッティング材を塗布してもよい。また、特定の半導体装置をレジンモールドしてもよい。バンプサイズが200マイクロメータ以下という微少なバンプになると、バンプの体積が小さくなったことにより機械的強度が低下する場合があるが、その場合にはアンダーフィル剤やポッティング材を単独あるいは組み合わせて使用することによって信頼性低下などの問題は起こらない。
【0126】
そして、半導体モジュールを実装基板10に実装するためのバンプ7(2次側バンプ)を形成する。
【0127】
これにより、半導体装置9(半導体チップ)の配線と、一次側バンプ7が電気的に接続され、また多層配線基板6によりファインピッチが実現される。
【0128】
なお、上記では半導体モジュールを実装基板10に実装するためのバンプ7(2次側バンプ)を一次側のバンプ形成後に形成している。しかし、必要に応じて、二次側バンプを形成後に、一次側バンプを形成してもよい。
【0129】
また、図1では、半導体装置9は2つ記載されているが、半導体装置9の数は任意であり、複数の半導体装置9(半導体チップ等)を多層配線基板6に実装し、いわゆるマルチチップモジュールを形成することもできることは言うまでもない。
【0130】
以上の工程により、ウエハ状態でマルチチップモジュールを形成することができる。マルチチップモジュールは、各チップ間の特性、相性等を試験し、必要に応じてウエハ上でチップ等を交換する。その後、多層配線基板をダイシングして、マルチチップモジュールを個別化する。
【0131】
各マルチチップモジュールは実装基板に実装され、電子機器、例えば情報携帯端末等が製造される。
本実施例にかかる製造方法では、サンドブラストにより貫通孔100を開けるため、高コストな感光性ガラスを基板材料として用いる必要はなく、低コストなガラス基板、シリコン基板を用いてマルチチップモジュールを製造することができる。
また、絶縁基板1の二次側で、サンドブラストにより形成される貫通孔100の位置に、あらかじめ銅パッドを形成することにより、絶縁基板1にマイクロクラックが発生しにくくすることができ、マルチチップモジュールの強度および信頼性が向上する。
【0132】
また、絶縁基板1の一次側で、サンドブラストにより形成される貫通孔100の位置に、あらかじめ銅配線を形成することにより、層間絶縁層110が侵食されることを防止できる。
【0133】
続いて、マルチチップモジュールの他の製造方法について説明する。図23は、本実施例にかかる製造方法をフローチャートで表したものである。第一の実施例と主に異なるところは、絶縁基板1に形成する貫通孔100の工程の順番である。
【0134】
まず、第一の実施例と同様、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【0135】
続いて、図24.aに示すように、第一の実施例と同様にサンドブラストにより絶縁基板1にのみ貫通孔100を形成する。このサンドブラストにより、絶縁基板1にはマイクロクラックが発生する。
【0136】
続いて、絶縁基板1に発生したマイクロクラックを第一の実施例と同様の方法で除去する。
【0137】
続いて、図24.bに示すように、絶縁基板1の貫通孔100および絶縁基板1の上に配線120を形成する。上記実施例1と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成できる。
【0138】
上記実施例1と異なる点は、貫通孔100内面および絶縁基板1の表裏(1次面、2次面)の3面に給電膜を形成することである。給電膜は基板の両面から同時に成膜しても良いし、1次面、2次面と片側ずつ成膜しても良い。3面に同時形成するという観点からみると、無電解めっき法が効率的である。スパッタにより給電膜を形成する場合は、基板の表裏へ成膜、特に2次面への給電膜の成膜と同時に貫通孔内壁への給電膜の形成が達成できる。給電膜としては上記第1の実施例と同様、例えば、クロム膜/銅の多層膜などがあげられる。給電膜形成後の配線形成方法としては次の2通りの方法がある。
【0139】
第1の方法はセミアディティブプロセスである。絶縁基板1の表裏(1次面および2次面)にめっきレジストを成膜し、フォトリソグラフィ技術により所望のめっき配線の反転パターンとなるレジストパターンを形成し、しかる後にめっきによって配線を形成する。貫通孔上部のレジストを開口しておくことにより、貫通孔100内壁と基板の表裏とを一括してめっきできる。常法通りのパターン分離工程で、貫通孔内壁配線と基板表裏の配線とを一気にパターン分離できる。配線材料としては、Cu、Al、Ag、Au、Ni等があげられる。
【0140】
第2の方法はサブトラクティブプロセスである。常法通りのめっき処理により、貫通孔100内壁と基板の表裏とを一括してめっきできる。このめっき膜の上にエッチングレジストを成膜し、フォトリソグラフィ技術により所望の配線の反転パターンとなるレジストパターンを形成し、しかる後にエッチングによって配線を分離する。配線材料は第1の方法と同様、Cu、Al、Ag、Au、Ni等である。
【0141】
このように、本実施例では貫通孔100内壁と基板の表裏(1次面および2次面)の配線形成を一括で処理できるため、露光、現像、めっきの工数を大きく削減できる。
【0142】
続いて、図24.cに示すように、貫通孔100に充填材を充填する。充填材は必ずしも導電性材料である必要はなく、絶縁材料であっても良い。ペースト印刷などの簡便な充填方法で充填できるような充填性の高い材料であることが望ましい。一度の印刷で貫通孔100に充填できない場合は、複数回印刷する必要がある。
【0143】
図26は実際にペースト印刷を5回行って貫通孔100を充填したときに、貫通孔100の中央に未充填の部分(以下、未充填ボイド200という)が形成された様子を示している。このような未充填ボイド200を内包するような絶縁基板では、製造プロセス中の温度変化、例えば、絶縁膜成膜工程や半田付け工程などでの温度変化の度に、ボイド内の空気の膨張収縮が起こるため貫通孔内壁の配線の断線が起こりやすくなったり、絶縁基板内部にひずみが集積して絶縁基板1の強度が低下する恐れがある。また、第1回目の印刷工程で未充填ボイド200ができると、2回目以降の印刷時に、ペーストへの圧力の一部がボイドの圧縮という形で逃げてしまうので、印刷圧が不足し、その結果完全な充填できなくなる。開口部の径が小さくなる絶縁基板1の1次側端面付近では圧損が大きいので、印刷圧が不足した場合には1次側端面付近で未充填部分201ができてしまうこともある。
【0144】
さらに、未充填ボイド200を内包する貫通孔の上部には、ポリイミドやポリベンゾシクロブテンなどの層間絶縁膜、線間絶縁膜を精密に成膜することが困難となる。絶縁膜の硬化過程で加熱する際にボイドが膨張し、その影響を受けて基板表面に存在していて硬化途上にある絶縁層を変形させるためである。
【0145】
絶縁基板1の1次側端面付近で発生する未充填部分201の上には、次の工程で形成される層間絶縁層を平坦に形成することは困難である。その解決策の一つとしては、未充填ボイドを貫通孔内に形成しないことであり、それには貫通孔裏面から吸引しながらペースト印刷することが有効である。また揮発成分を含まない材料もしくは揮発成分の含有量が少ない絶縁性物質でペースト印刷したり、あるいは、ペースト印刷後に基板全体を減圧してボイドを除去した後静水圧を作用させるなどの処理が有効である。例えば絶縁性物質として無溶剤ワニスが有効である。
【0146】
他の解決策としては、絶縁基板1の上に配線を形成するに先だって、導電性材料等を1次側端面付近で発生する未充填部分201のくぼみに塗布することである。このようにすれば、未充填部分201があったとしても、絶縁基板1上は平坦になる。導電性材料として銀ペーストなどを使用して、これを未充填部分201のくぼみに印刷すればよい。
【0147】
続いて、図24.dに示すように、貫通孔100が充填された絶縁基板1に、配線120と層間絶縁層110を有する薄膜配線層2からなる多層配線層3を形成する。配線形成工程そのものは、前記第1の実施例と本質的には同じである。
【0148】
続いて、図25.aに示すように、必要に応じて、応力緩和層5を形成し、さらに応力緩和層5にフォトエッチングまたはレーザ加工等により孔(ビアホール)を形成する。応力緩和層5形成工程そのものは、前記第1の実施例と本質的には同じである。
【0149】
そして、図25.bに示すように、形成された多層配線層3および応力緩和層5の孔およびその表面に配線を形成して、多層配線基板6を完成させる。
【0150】
図25.cに示すように、半導体装置を多層配線基板6に実装する。多層配線基板6完成後のバンプ形成からモジュール形成までの工程も前記第1の実施例と本質的に同様である。
本実施例によれば、絶縁基板1に絶縁性物質を充填するため、貫通孔100を充填しない場合に比べ、絶縁基板1および多層配線基板6の強度は向上し、マルチチップモジュールの信頼性も向上する。
【0151】
また、貫通孔100内壁と基板の表裏(1次面および2次面)の配線形成を一括で処理できるため、露光、現像、めっきの工程数を大きく削減でき、マルチチップモジュールの生産効率を向上させることができる。
【0152】
続いて、図27および図28を用いて、マルチチップモジュールの他の製造方法について説明する。
【0153】
まず、第2の実施例と同様、配線基板に用いられる絶縁基板1として、ガラス基板またはシリコン基板を用意し、必要に応じ、表面や端面の整面処理や清浄化処理、表面絶縁化処理をおこなっておく。
【0154】
続いて、図27.aに示すように、サンドブラストにより、絶縁基板1に貫通孔100を形成する。続いて、絶縁基板1に発生したマイクロクラックを除去する。
【0155】
続いて、図27.bに示すように、絶縁基板1の貫通孔100および絶縁基板1の上に配線を形成する。上記実施例1、実施例2と同様にセミアディティブ法やサブトラクティブ法などを用いて配線形成でき、貫通孔100内面および絶縁基板1の表裏(1次面、2次面)の3面に給電膜を形成する点も実施例2と同じである。
【0156】
実施例2と本実施例との違いは、絶縁基板1の貫通孔100への絶縁性物質充填と絶縁基板1上への層間絶縁層110(薄膜配線層2)形成の順番にある。実施例2では基板表面配線形成の 際には貫通孔100の1次側端は開口したままであり、その状態で貫通孔内部を充填していた。一方、本実施例では、層間絶縁層110(薄膜配線層2)の形成に先だって絶縁基板1の1次側の開孔端を配線によって塞ぐ。貫通孔の径が小さい場合にはめっき膜厚を厚くすれば、貫通孔の狭くなっている方の開孔端(1次側開孔端)をめっき被膜で塞ぐことができる。貫通孔開孔端を塞いだ後、多層配線層3を形成する。
【0157】
続いて、図27.cに示すように、1次側開孔端が塞がれた貫通孔100を充填する。実施例1や実施例2と同様、絶縁性物質をペースト印刷することによる充填でもよいし、導電性材料の充填でも良い。
【0158】
続いて、図28.aに示すように、実施例1や実施例2と同様、必要に応じて、応力緩和層5を形成し、さらに応力緩和層5にフォトエッチングまたはレーザ加工等により孔を形成する。
【0159】
最後に、図28.b形成された多層配線層3および応力緩和層5の孔およびその表面に配線を形成して、多層配線基板6を完成させる。
【0160】
図28.cに示すように、半導体装置を多層配線基板6に実装する。多層配線基板6完成後のバンプ形成からモジュール形成までの工程も前記第1の実施例と本質的に同様である。
本実施例では、絶縁基板1上の二次側の配線により、貫通孔100の開口部を塞ぐため、多層配線層3を形成した後に、絶縁基板1の貫通孔100に絶縁性物質を充填することができる。この結果、絶縁基板1の1次側端面付近で発生しやすい未充填部分201の形成を効果的に抑制できる。これにより、次の工程で形成される層間絶縁層の平坦性を確保でき、高密度に配線を形成することがさらに容易となる。従って、より薄膜化されたマルチチップモジュールを製造することができる。
続いて、上記実施例で説明した多層配線基板に形成される絶縁層5(応力緩和層5)の物性値等について詳しく説明する。
【0161】
応力緩和層5の膜厚は、半導体モジュールのサイズ、応力緩和層5の弾性率、絶縁基板1の厚さや対角長さなどにも依存していて一概には断定できないが、絶縁基板1の厚さを0.3〜0.5mmとし、絶縁基板1とその表面に形成される応力緩和層5とからなるバイメタルモデルで応力シミュレーション実験を行なったところ、許容できる応力緩和層5の膜厚範囲は、10乃至500マイクロメートルが望ましく、更に好ましくは30乃至250マイクロメートルであることがわかった。これは、絶縁基板1の厚みに対して約1/10から1/2程度の厚みに相当する。
【0162】
膜厚が30マイクロメートルより小さくなると、所望の応力緩和を得ることができず、また膜厚が250マイクロメートルを越えて厚くなると応力緩和層5自身が持っている内部応力のために絶縁基板1の反りが発生して基板が破損したり、配線が断線するおそれがあるからである。
【0163】
応力緩和層5は、絶縁基板1より大幅に小さい弾性係数、例えば室温において0.1GPaから10GPaの弾性係数を有する樹脂材料により形成されている。この範囲の弾性係数を有する応力緩和層5であれば信頼性のある多層配線基板6を提供することができる。すなわち、0.1GPaを下回る弾性係数の応力緩和層5の場合、絶縁基板1そのものの重量を支えることが困難になって半導体モジュール1000として使用する際に特性が安定しないという問題が生じやすい。一方、10GPaを越える弾性係数の応力緩和層5を使用すると、応力緩和層55自身が持っている内部応力のために絶縁基板1の反りが発生し、絶縁基板1が割れるおそれがある。
【0164】
ここで使用している応力緩和層5の形成用の材料は、ペースト状のポリイミドであるがこれに必ずしも限定されるわけではない。前記ペースト状のポリイミドを使用する場合には、印刷塗布された後に加熱することで硬化することが出来る。また、このペースト状のポリイミドは、ポリイミドの前駆体と溶媒およびその中に分散した多数のポリイミドの微小粒子からなっている。微粒子としては、具体的には平均粒径1乃至2マイクロメートルであり、最大粒径が約10マイクロメートルとなる粒度分布を有する微小粒子を使用した。本実施例に用いられているポリイミドの前駆体は、硬化するとポリイミドの微小粒子と同一材料となるので、ペースト状のポリイミドが硬化した際には、一種類の材料からなる均一な応力緩和層5が形成されることとなる。本実施例では、応力緩和層5の形成材料としてポリイミドを用いたが、本実施例ではポリイミド以外にアミドイミド樹脂、エステルイミド樹脂、エーテルイミド樹脂、シリコーン樹脂、アクリル樹脂、ポリエステル樹脂、これらを変性した樹脂などを用いることも可能である。ポリイミド以外の樹脂を使用する場合には、上記ポリイミド微小粒子表面に相溶性を付与する処理を施すか、あるいは、上記ポリイミド微小粒子との親和性を向上するように樹脂組成に変成を施すことが望ましい。
【0165】
上記列挙した樹脂のうち、イミド結合を有する樹脂、例えばポリイミド、アミドイミド、エステルイミド、エーテルイミド等では、イミド結合による強固な骨格のおかげで熱機械的特性、例えば高温での強度などに優れ、その結果として、配線のためのめっき給電膜形成方法の撰択肢が広がる。例えば、スパッタなどの高温処理を伴うめっき給電膜形成方法を選択できる。シリコーン樹脂やアクリル樹脂、ポリエステル樹脂、アミドイミド、エステルイミド、エーテルイミドなどイミド結合以外の結合で縮合した部分がある樹脂の場合、熱機械特性は若干劣るものの加工性や樹脂価格などの点で有利な場合がある。例えば、ポリエステルイミド樹脂では、一般にポリイミドよりも硬化温度が低いため扱いやすい。
【0166】
応力緩和層5形成用の材料は、例えばエポキシ、フェノール、ポリイミド、シリコーン等の樹脂を単独あるいは2種類以上配合し、これに各種界面との接着性を改善するためのカップリング剤や着色剤等を配合して用いることが可能である。
【0167】
本実施例では、これらの樹脂の中から価格、熱機械特性などを総合的に勘案してこれらの樹脂を適宜使い分ける。
【0168】
ペースト状のポリイミド中にポリイミド微小粒子を分散させることで材料の粘弾特性を調整することが可能となるため、印刷性に優れたペーストを使用することが出来る。微小粒子の配合を調整することで、ペーストのチキソトロピー特性を制御することが可能となるため、粘度の調整と組み合わせることで、印刷特性を改善することが出来る。本願実施例で好適なペーストのチクソトロピー特性は、回転粘度計を用いて測定した回転数1rpmでの粘度と回転数10rpmでの粘度の比から求めた、いわゆるチクソトロピーインデックスが1.0から10.0の範囲にあることが望ましい。なお、チクソトロピーインデックスに温度依存性が現れるペーストの場合、チクソトロピーインデックスが1.0から10.0の範囲になるような温度領域で印刷すると高成績が得られる。
【0169】
必要となる応力緩和層5の膜厚が1回の印刷および加熱硬化で形成されないときには、印刷及び材料の硬化を複数回繰り返すことで所定の膜厚を得ることができる。例えば、固形分濃度30乃至40%のペーストを用いて厚さ65マイクロメートルのメタルマスクを使用した場合、2回の印刷で硬化後の膜厚として約50マイクロメートルを得ることが出来る。
【0170】
さらに、応力緩和層5用材料の硬化温度は100℃から250℃までのものを用いる事が望ましい。硬化温度がこれより低い場合、半導体モジュール製造の工程内での管理が難しく、硬化温度がこれより高くなると硬化冷却時の熱収縮で絶縁基板1の応力が増大する懸念があるからである。
【0171】
硬化後の応力緩和層5はスパッタ、めっき、エッチングなどのさまざまな工程にさらされることから、耐熱性、耐薬品性、耐溶剤性などの特性も要求される。具体的には、耐熱性としてそのガラス転位温度(Tg)が150℃超400℃以下であることが望ましく、より望ましくはTgが180℃以上、最も好ましくはTgが200℃以上である。図29はガラス転移温度(Tg)と線膨張係数の関係を示す実験結果である。これより、ガラス転移温度(Tg)が200℃以上であれば、クラックが発生していないことが分かる。なお、工程中での様々な温度処理における変形量を抑える観点から、Tg以下の領域での線膨脹係数(α1)は小さいほど好ましい。具体的には3ppm/℃に近いほどよい。一般に低弾性材料は線膨脹係数が大きい場合が多いが、本実施例で好適な応力緩和層5材料の線膨脹係数の範囲は3ppm/℃〜300ppm/℃の範囲であることが望ましい。より好ましくは3ppm/℃〜200ppm/℃の範囲であり、最も望ましい線膨脹係数は3ppm/℃〜150ppm/℃の範囲である。なお、線膨脹係数が大きい場合には、前述した弾性係数が小さいことが望ましい。より具体的には、弾性係数(GPa)と線膨脹係数(ppm/℃)の積の値が特定の範囲にはいるようにすると良い。この値の望ましい範囲は、基板のサイズや厚み、実装形態によって変動するが、一般的には、この値がおおむね、50〜1000の範囲に入っていることが望ましい。
【0172】
一方、熱分解温度(Td)は約300℃以上であることが望ましく、さらに望ましくは350℃以上であればよい。TgやTdがこれらの値を下回っていると、プロセス中での熱工程、例えばスパッタやスパッタエッチ工程で樹脂の変形、変質や分解が起こる危険性がある。耐薬品性の観点から言うと、30%硫酸水溶液や10%水酸化ナトリウム水溶液への24時間以上の浸漬で変色、変形などの樹脂変質が起こらない事が望ましい。耐溶剤性としては、溶解度パラメーター(SP値)が5〜30(cal/cm3)1/2となることが望ましい。応力緩和層5用がベースレジンに幾つかの成分を変成してなる材料である場合には、その組成の大部分が上記溶解度パラメータの範囲にはいっていることが望ましい。より具体的にいうと、溶解度パラメータ(SP値)が5未満あるいは30超である成分が50重量%を越えて含有されていないことが望ましい。
【0173】
これらの耐薬品性や耐溶剤性が不十分だと適用可能な製造プロセスが限定される場合があり、製造原価低減の観点から好ましくないこともある。現実的には、これらの特性を満足する材料コストとプロセス自由度とを総合的に勘案した上で、応力緩和層5用の材料を決定すると良い。
【0174】
以上、本発明に関し、実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能である。
【0175】
【発明の効果】
本発明によれば、マルチチップモジュールにおいて、半導体チップと半導体チップが実装される配線基板の接続信頼性、及びマルチチップモジュールとマルチチップモジュールが実装される実装基板の接続信頼性が向上する。
【図面の簡単な説明】
【図1】本発明に係る半導体モジュールの一実施例を示す図
【図2】本発明に係る半導体モジュールの一実施例を示す図
【図3】複数の半導体モジュールをシリコンウエハ上に形成した様子を示す図
【図4】複数の半導体モジュールをガラス基板上に形成した様子を示す図
【図5】ガラス基板にサンドブラストとフォトエッチングによって形成した貫通孔を示す図
【図6】本発明に係る半導体モジュールの一実施例を示す図
【図7】応力緩和層を有する半導体装置の図
【図8】多層配線基板に実装される半導体チップの組合せの一例を示す図
【図9】本発明に係る半導体モジュールの一実施例を示す図
【図10】本発明に係る半導体モジュールの一実施例を示す図
【図11】本発明に係る半導体モジュールの一実施例を示す図
【図12】本発明に係る半導体モジュールの一実施例を示す図
【図13】本発明に係る半導体モジュールの一実施例を示す図
【図14】本発明に係る半導体モジュールの一実施例を示す図
【図15】本発明に係る半導体モジュールの一実施例を示す図
【図16】本発明に係る半導体モジュールの一実施例を示す図
【図17】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図18】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図19】本発明に係る半導体モジュールの製造工程の一例を示す図
【図20】本発明に係る半導体モジュールの製造工程の一例を示す図
【図21】本発明に係る半導体モジュールの製造工程の一例を示す図
【図22】配線とサンドブラストによる粒子があたる位置の関係を示す図
【図23】本発明に係る半導体モジュールの製造工程の一例を示すフローチャート図
【図24】本発明に係る半導体モジュールの製造工程の一例を示す図
【図25】本発明に係る半導体モジュールの製造工程の一例を示す図
【図26】貫通孔内に形成された未充填の部分を示す図
【図27】本発明に係る半導体モジュールの製造工程の一例を示す図
【図28】本発明に係る半導体モジュールの製造工程の一例を示す図
【図29】ガラス転移温度(Tg)と線膨張係数の関係を示す実験結果の図
【図30】配線とサンドブラストによる粒子があたる位置の関係を示す図
【図31】サンドブラスト法により基板に貫通孔を形成する様子を示す図
【図32】本発明に係る半導体モジュールの一実施例を示す図
【符号の説明】
1…絶縁基板 2…薄膜配線層
3…多層配線層 5…応力緩和層
6…多層配線基板 7…はんだバンプ
8…はんだバンプ 9…半導体装置(LSI)
10…ユーザ基板 100…貫通孔
101…貫通孔内配線 110…層間絶縁層
120…配線 130…ビア
1000…半導体モジュール

Claims (10)

  1. 半導体装置と該半導体装置を実装する配線基板とを有するマルチチップモジュールであって、
    前記配線基板は、1次側表面と該1次側表面とは反対側の2次側表面とを有し且つ該1次側表面と該2次側表面の間で電気的接続を取るための孔が形成されたガラス基板と、該ガラス基板の該1次側表面及び該2次側表面に夫々形成された配線および絶縁層を含む複数の配線層とを有し、
    前記半導体装置は、前記ガラス基板の前記1次側表面に形成された前記配線層上に搭載され、
    前記孔は、その径を前記1次側表面におけるその第1開口端から前記2次側表面におけるその第2開口端に向けて広げながら前記ガラス基板の厚さ方向に延在し、且つ該第1開口端における該径は該ガラス基板の厚さの1/50倍乃至1/5倍であり、且つ該第2開口端における該径は該ガラス基板の厚さの1/10倍乃至10倍であることを特徴とするマルチチップモジュール。
  2. 請求項1に記載のマルチチップモジュールであって
    記孔は、前記ガラス基板の前記2次側表面の前記配線からなるパッドで取り巻かれた領域から該ガラス基板にサンドブラストを施して形成されたことを特徴とするマルチチップモジュール。
  3. 請求項1または2に記載のマルチチップモジュールであって、
    前記孔の前記第2開口端における前記径は前記ガラス基板の厚さの2/5倍乃至1倍であることを特徴とするマルチチップモジュール。
  4. 請求項1または2に記載のマルチチップモジュールであって、
    前記孔の内壁面には配線が形成されて、かつ該孔の内部には絶縁性の材料が充填されていることを特徴とするマルチチップモジュール。
  5. 請求項1または2に記載のマルチチップモジュールであって、
    前記孔の内部には導電性の材料が充填されていることを特徴とするマルチチップモジュール。
  6. 請求項1または2に記載のマルチチップモジュールであって、
    前記ガラス基板の前記1次側表面及び前記2次側表面の夫々に形成される前記配線のピッチは2マイクロメータ以上且つ200マイクロメータ以下の範囲にあることを特徴とするマルチチップモジュール。
  7. 請求項1または2に記載のマルチチップモジュールであって、
    前記ガラス基板の厚さは、前記絶縁層の厚さの30倍から50倍であることを特徴とするマルチチップモジュール。
  8. 請求項1または2に記載のマルチチップモジュールであって、
    前記ガラス基板の前記1次側表面に形成された前記配線層上に搭載される複数の前記半導体装置の少なくとも1つは、該半導体装置と該半導体装置が実装される前記配線基板との間に生じる熱応力を緩和するための層を有していることを特徴とするマルチチップモジュール。
  9. 請求項1または2に記載のマルチチップモジュールであって、
    前記半導体装置と前記配線基板は鉛フリーはんだにより接続されていることを特徴とするマルチチップモジュール。
  10. 請求項1または2に記載のマルチチップモジュールであって、
    前記ガラス基板の前記2次側表面に形成された前記配線の一つは、前記孔を通して前記1次側表面に形成された前記配線に電気的に接続され、且つ前記2次側表面に形成された前記配線層の上面にて実装基板と電気的に接続されることを特徴とするマルチチップモジュール。
JP2001163640A 2001-05-31 2001-05-31 マルチチップモジュール Expired - Lifetime JP4092890B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001163640A JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール
US09/995,772 US6610934B2 (en) 2001-05-31 2001-11-29 Semiconductor module and method of making the device
US09/997,175 US6791178B2 (en) 2001-05-31 2001-11-30 Multi-chip module including semiconductor devices and a wiring substrate for mounting the semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001163640A JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007117958A Division JP4840245B2 (ja) 2007-04-27 2007-04-27 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JP2002359341A JP2002359341A (ja) 2002-12-13
JP4092890B2 true JP4092890B2 (ja) 2008-05-28

Family

ID=19006570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001163640A Expired - Lifetime JP4092890B2 (ja) 2001-05-31 2001-05-31 マルチチップモジュール

Country Status (2)

Country Link
US (2) US6610934B2 (ja)
JP (1) JP4092890B2 (ja)

Families Citing this family (131)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6180426B1 (en) 1999-03-01 2001-01-30 Mou-Shiung Lin High performance sub-system design and assembly
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6815324B2 (en) 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
US7099293B2 (en) 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
JP3998984B2 (ja) 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003298003A (ja) * 2002-04-03 2003-10-17 Mitsubishi Electric Corp 半導体モジュール
US6566761B1 (en) * 2002-05-03 2003-05-20 Applied Micro Circuits Corporation Electronic device package with high speed signal interconnect between die pad and external substrate pad
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP3529050B2 (ja) * 2002-07-12 2004-05-24 沖電気工業株式会社 半導体装置の製造方法
JPWO2004030075A1 (ja) * 2002-09-26 2006-01-26 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4138529B2 (ja) * 2003-02-24 2008-08-27 浜松ホトニクス株式会社 半導体装置、及びそれを用いた放射線検出器
US6753595B1 (en) * 2003-01-14 2004-06-22 Silicon Integrated Systems Corp Substrates for semiconductor devices with shielding for NC contacts
TWI336220B (en) * 2003-06-20 2011-01-11 Japan Circuit Ind Co Ltd A method of forming a high density printed wiring board for mounting a semiconductor
JP4397210B2 (ja) * 2003-10-20 2010-01-13 ローム株式会社 半導体装置
US20050104374A1 (en) * 2003-11-17 2005-05-19 Steur Gunnar V.D. Pull-out resistant compression fitting for fluid lines
JP4556454B2 (ja) * 2004-03-15 2010-10-06 パナソニック電工株式会社 半導体装置の製造方法
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
SG115811A1 (en) * 2004-03-31 2005-10-28 Nitto Denko Corp Epoxy resin composition for semiconductor encapsulation and semiconductor device using the same
JP4543755B2 (ja) * 2004-05-31 2010-09-15 パナソニック株式会社 半導体集積回路
US8022544B2 (en) * 2004-07-09 2011-09-20 Megica Corporation Chip structure
KR100575591B1 (ko) * 2004-07-27 2006-05-03 삼성전자주식회사 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7221050B2 (en) * 2004-09-02 2007-05-22 Intel Corporation Substrate having a functionally gradient coefficient of thermal expansion
US8008775B2 (en) * 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US7355282B2 (en) * 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
TWI315648B (en) * 2004-11-17 2009-10-01 Phoenix Prec Technology Corp Circuit board structure with embeded adjustable passive components and method for fabricating the same
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US7468545B2 (en) * 2005-05-06 2008-12-23 Megica Corporation Post passivation structure for a semiconductor device and packaging process for same
JP4758678B2 (ja) * 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
US7470927B2 (en) 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7352061B2 (en) * 2005-05-20 2008-04-01 Intel Corporation Flexible core for enhancement of package interconnect reliability
TW200941544A (en) * 2005-05-25 2009-10-01 Megica Corp Chip structure and process for forming the same
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
TWI272728B (en) * 2005-09-02 2007-02-01 Touch Micro System Tech Three-dimensional interconnect interposer adapted for use in system in package and method of making the same
CN100490605C (zh) * 2005-11-11 2009-05-20 鸿富锦精密工业(深圳)有限公司 印刷电路板
US7684205B2 (en) * 2006-02-22 2010-03-23 General Dynamics Advanced Information Systems, Inc. System and method of using a compliant lead interposer
JP4938346B2 (ja) * 2006-04-26 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8421227B2 (en) * 2006-06-28 2013-04-16 Megica Corporation Semiconductor chip structure
JP4938018B2 (ja) * 2006-09-06 2012-05-23 株式会社トクヤマ セラミック基板の製造方法、および、セラミック基板
US7557449B2 (en) * 2006-09-07 2009-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Flexible via design to improve reliability
EP2067165A2 (en) * 2006-09-18 2009-06-10 Nxp B.V. Method of manufacturing an integrated circuit
US8193636B2 (en) 2007-03-13 2012-06-05 Megica Corporation Chip assembly with interconnection by metal bump
US7964961B2 (en) * 2007-04-12 2011-06-21 Megica Corporation Chip package
US8155663B2 (en) * 2007-04-13 2012-04-10 Tessera, Inc. Wearable ultra-thin miniaturized mobile communications
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
WO2009019787A1 (ja) * 2007-08-09 2009-02-12 Pioneer Corporation 有機半導体装置用樹脂基板
JP5656341B2 (ja) * 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置およびその製造方法
US7892885B2 (en) 2007-10-30 2011-02-22 International Business Machines Corporation Techniques for modular chip fabrication
US8097946B2 (en) * 2007-10-31 2012-01-17 Sanyo Electric Co., Ltd. Device mounting board, semiconductor module, and mobile device
TW200931634A (en) 2008-01-10 2009-07-16 Abounion Technology Corp Multi-channel stacked semiconductor device and method for fabricating the same, and stacking substrate applied to the semiconductor device
KR101232691B1 (ko) * 2008-02-29 2013-02-13 니혼 하츠쵸 가부시키가이샤 배선기판 및 프로브 카드
US8217514B2 (en) * 2008-04-07 2012-07-10 Stats Chippac Ltd. Integrated circuit packaging system with warpage control system and method of manufacture thereof
CN101681848B (zh) * 2008-05-21 2011-11-02 精材科技股份有限公司 电子元件封装体
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
US8482931B2 (en) * 2008-12-24 2013-07-09 Panasonic Corporation Package structure
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8102042B2 (en) * 2009-12-03 2012-01-24 International Business Machines Corporation Reducing plating stub reflections in a chip package using resistive coupling
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
KR101060936B1 (ko) * 2010-01-19 2011-08-30 삼성전기주식회사 인터커넥션 구조, 인터포저, 반도체 패키지 및 인터커넥션 구조의 제조 방법
JP5290215B2 (ja) 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
US20190157218A1 (en) * 2010-07-02 2019-05-23 Schott Ag Interposer and method for producing holes in an interposer
DE102010025966B4 (de) * 2010-07-02 2012-03-08 Schott Ag Interposer und Verfahren zum Herstellen von Löchern in einem Interposer
JP2012028513A (ja) 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
TWI517226B (zh) * 2011-03-31 2016-01-11 索泰克公司 形成包含由一共同底材承載之兩個或以上已處理半導體構造之黏附半導體構造之方法及應用此等方法所形成之半導體構造
US20120248621A1 (en) * 2011-03-31 2012-10-04 S.O.I.Tec Silicon On Insulator Technologies Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US8338294B2 (en) 2011-03-31 2012-12-25 Soitec Methods of forming bonded semiconductor structures including two or more processed semiconductor structures carried by a common substrate, and semiconductor structures formed by such methods
CH704884B1 (fr) * 2011-04-29 2015-04-30 Suisse Electronique Microtech Substrat destiné à recevoir des contacts électriques.
US8803269B2 (en) 2011-05-05 2014-08-12 Cisco Technology, Inc. Wafer scale packaging platform for transceivers
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US9131602B2 (en) * 2012-02-24 2015-09-08 Mediatek Inc. Printed circuit board for mobile platforms
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9668345B2 (en) * 2012-03-30 2017-05-30 Hitachi Chemical Company, Ltd. Multilayer wiring board with metal foil wiring layer, wire wiring layer, and interlayer conduction hole
US9165796B2 (en) * 2012-04-18 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for bump-on-trace chip packaging
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9237648B2 (en) * 2013-02-25 2016-01-12 Invensas Corporation Carrier-less silicon interposer
KR102250406B1 (ko) * 2013-03-14 2021-05-12 다우 실리콘즈 코포레이션 경화성 실리콘 조성물, 전기 전도성 실리콘 접착제, 이의 제조 및 사용 방법, 및 이를 포함하는 전기 디바이스
WO2014150302A1 (en) * 2013-03-14 2014-09-25 Dow Corning Corporation Conductive silicone materials and uses
JP2014236102A (ja) * 2013-05-31 2014-12-15 凸版印刷株式会社 貫通電極付き配線基板、その製造方法及び半導体装置
US9691693B2 (en) * 2013-12-04 2017-06-27 Invensas Corporation Carrier-less silicon interposer using photo patterned polymer as substrate
CN106663660B (zh) * 2014-12-24 2019-11-05 瑞萨电子株式会社 半导体装置
KR20160122020A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 기판 및 이를 구비하는 반도체 패키지
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
KR20170004260A (ko) * 2015-07-01 2017-01-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10211160B2 (en) 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US9666560B1 (en) 2015-11-25 2017-05-30 Invensas Corporation Multi-chip microelectronic assembly with built-up fine-patterned circuit structure
US10453786B2 (en) 2016-01-19 2019-10-22 General Electric Company Power electronics package and method of manufacturing thereof
JP2017168548A (ja) 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
JP7021854B2 (ja) * 2017-01-24 2022-02-17 ゼネラル・エレクトリック・カンパニイ 電力用電子回路パッケージおよびその製造方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) * 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US10531566B2 (en) * 2017-07-11 2020-01-07 AGC Inc. Glass substrate
DE102017118490A1 (de) * 2017-08-14 2019-02-14 Tdk Electronics Ag LED Modul
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
CN111149199A (zh) * 2017-10-11 2020-05-12 索尼半导体解决方案公司 半导体装置及其制造方法
JP6537149B2 (ja) * 2017-11-22 2019-07-03 株式会社伸光製作所 集合回路基板とその製造方法
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US10892290B2 (en) * 2018-03-27 2021-01-12 Omnivision Technologies, Inc. Interconnect layer contact and method for improved packaged integrated circuit reliability
US11152294B2 (en) 2018-04-09 2021-10-19 Corning Incorporated Hermetic metallized via with improved reliability
JP2019204921A (ja) * 2018-05-25 2019-11-28 凸版印刷株式会社 ガラス回路基板およびその製造方法
WO2019235617A1 (ja) * 2018-06-08 2019-12-12 凸版印刷株式会社 ガラスデバイスの製造方法、及びガラスデバイス
JP7183582B2 (ja) * 2018-06-19 2022-12-06 凸版印刷株式会社 ガラス配線基板
KR20210127188A (ko) 2019-02-21 2021-10-21 코닝 인코포레이티드 구리-금속화된 쓰루 홀을 갖는 유리 또는 유리 세라믹 물품 및 이를 제조하기 위한 공정
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
CN114678339A (zh) * 2019-03-07 2022-06-28 爱玻索立克公司 封装基板以及半导体装置
KR102573196B1 (ko) * 2019-03-07 2023-08-30 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US10903157B2 (en) * 2019-03-08 2021-01-26 Skc Co., Ltd. Semiconductor device having a glass substrate core layer
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
EP3913662A4 (en) * 2019-03-12 2022-11-02 Absolics Inc. PACKAGING SUBSTRATE AND METHOD OF MANUFACTURE THEREOF
CN113424304B (zh) 2019-03-12 2024-04-12 爱玻索立克公司 装载盒及对象基板的装载方法
KR20220089715A (ko) 2019-08-23 2022-06-28 앱솔릭스 인코포레이티드 패키징 기판 및 이를 포함하는 반도체 장치
US12040414B2 (en) * 2020-08-11 2024-07-16 The Boeing Company Feed-through wiring solution for solar cell modules
US11776887B2 (en) * 2021-05-07 2023-10-03 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
US20230098054A1 (en) * 2021-09-29 2023-03-30 International Business Machines Corporation Electronic substrate stacking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997003460A1 (fr) 1995-07-12 1997-01-30 Hoya Corporation Carte comportant une puce nue, procede de fabrication de la carte et procede de creation d'une electrode de puce nue
JPH10242206A (ja) 1997-02-25 1998-09-11 Hoya Corp ベアチップパッケージ、半導体接続基板、及び半導体チップ検査方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH11243267A (ja) 1998-02-25 1999-09-07 Kyocera Corp 配線基板
US6465085B1 (en) * 2000-04-04 2002-10-15 Fujitsu Limited Thin film wiring board and method for manufacturing the same, base substrate and method for manufacturing the same

Also Published As

Publication number Publication date
US20020180027A1 (en) 2002-12-05
US20020180015A1 (en) 2002-12-05
US6610934B2 (en) 2003-08-26
JP2002359341A (ja) 2002-12-13
US6791178B2 (en) 2004-09-14

Similar Documents

Publication Publication Date Title
JP4092890B2 (ja) マルチチップモジュール
JP4012375B2 (ja) 配線基板およびその製造方法
US9245838B2 (en) Semiconductor element
KR100430203B1 (ko) 반도체 장치 및 그 제조 방법
EP1137332B1 (en) Printed wiring board and method of producing the same and capacitor to be contained in printed wiring board
TWI436717B (zh) 可內設功能元件之電路板及其製造方法
KR100393363B1 (ko) 반도체 장치 및 그 제조 방법
US20100044845A1 (en) Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP4840245B2 (ja) マルチチップモジュール
JP4045083B2 (ja) 半導体モジュールおよび実装構造体
US6483195B1 (en) Transfer bump street, semiconductor flip chip and method of producing same
KR100393864B1 (ko) 반도체 장치
WO2007066563A1 (ja) 部品実装用ピンを有するプリント配線板及びこれを使用した電子機器
JP2009099963A (ja) はんだバンプを有する配線基板の製造方法
JP4599121B2 (ja) 電気中継板
JP3947043B2 (ja) 半導体装置
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
JP2003179183A (ja) 半導体装置およびその製造方法
JP3895156B2 (ja) 配線基板
WO2023021887A1 (ja) 電子部品モジュール
Hikasa et al. Development of Flexible Bumped Tape Interposer
JP2005286323A (ja) 配線基板、半田部材付き配線基板及び配線基板の製造方法
JPH11126954A (ja) 中継基板およびその製造方法
JP2007141973A (ja) 半導体部品付き配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5