JPH05181431A - 液晶表示データ制御装置 - Google Patents
液晶表示データ制御装置Info
- Publication number
- JPH05181431A JPH05181431A JP58392A JP58392A JPH05181431A JP H05181431 A JPH05181431 A JP H05181431A JP 58392 A JP58392 A JP 58392A JP 58392 A JP58392 A JP 58392A JP H05181431 A JPH05181431 A JP H05181431A
- Authority
- JP
- Japan
- Prior art keywords
- display data
- liquid crystal
- signal
- driver
- storage means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、液晶表示パネルの表示解像度
が上がり表示データが多くなり、かつ表示データの転送
速度が高速化しても、低速な信号駆動ドライバの動作速
度で液晶表示パネルのフレーム周波数を上げることによ
り、良好な表示品質を保つことにある。 【構成】１ライン分、または信号駆動ドライバＬ個分の
記憶容量の２個のメモリ３と、該メモリを制御するメモ
リ制御手段５を設け、表示データをメモリに一旦記憶
し、Ｌ個の信号駆動ドライバに同時に表示データを転送
する。これにより、１ライン分の表示データ転送速度を
変えることなく、信号駆動ドライバへの表示データ転送
速度を低速にすることができる。
が上がり表示データが多くなり、かつ表示データの転送
速度が高速化しても、低速な信号駆動ドライバの動作速
度で液晶表示パネルのフレーム周波数を上げることによ
り、良好な表示品質を保つことにある。 【構成】１ライン分、または信号駆動ドライバＬ個分の
記憶容量の２個のメモリ３と、該メモリを制御するメモ
リ制御手段５を設け、表示データをメモリに一旦記憶
し、Ｌ個の信号駆動ドライバに同時に表示データを転送
する。これにより、１ライン分の表示データ転送速度を
変えることなく、信号駆動ドライバへの表示データ転送
速度を低速にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、パソコン、ワークステ
ーション等の大量で高速な表示データを液晶表示パネル
に表示させるのに好適な液晶表示データ制御装置に関す
る。
ーション等の大量で高速な表示データを液晶表示パネル
に表示させるのに好適な液晶表示データ制御装置に関す
る。
【０００２】
【従来の技術】パソコン、ワークステーション等の表示
データを液晶パネルに表示する従来技術としては、日立
ＬＣＤドライバＬＳＩデータブックｐ６６１，６６２に
記載のような構成と表示データのラッチタイミングとな
っている。以下、図２、図３、図４、図１２を用いて説
明する。
データを液晶パネルに表示する従来技術としては、日立
ＬＣＤドライバＬＳＩデータブックｐ６６１，６６２に
記載のような構成と表示データのラッチタイミングとな
っている。以下、図２、図３、図４、図１２を用いて説
明する。
【０００３】図２は従来技術による液晶表示データ制御
装置のブロック図で、１はパソコンやワークステーショ
ン等の６ａの表示データ及び７ａの同期信号を生成する
表示データ生成手段、１０は液晶表示データ制御装置、
８は信号駆動ドライバ、４は液晶表示データ制御装置１
０のうち前記信号駆動ドライバ８を制御する７ｄの同期
信号を生成する制御信号生成手段であり、２は入力する
表示データ６ａを信号駆動ドライバ８の入力インタフェ
イスに沿ったフォーマットの表示データに変換するデー
タ変換手段である。
装置のブロック図で、１はパソコンやワークステーショ
ン等の６ａの表示データ及び７ａの同期信号を生成する
表示データ生成手段、１０は液晶表示データ制御装置、
８は信号駆動ドライバ、４は液晶表示データ制御装置１
０のうち前記信号駆動ドライバ８を制御する７ｄの同期
信号を生成する制御信号生成手段であり、２は入力する
表示データ６ａを信号駆動ドライバ８の入力インタフェ
イスに沿ったフォーマットの表示データに変換するデー
タ変換手段である。
【０００４】図３は、１２の水平画素数がＲ，Ｇ，Ｂ各
々６４０画素、計１９２０画素を有し、垂直の画素数が
４８０画素有するカラー液晶パネルを駆動する場合のシ
ステム構成図である。８ａ，８ｂの信号駆動ドライバは
日立製ＨＤ６６３１０で、日立ＬＣＤドライバＬＳＩデ
ータブックに記載されているように出力本数１６０本、
４画素データ並列入力、最大動作周波数１５ＭＨｚであ
る。よって、水平方向の画素を同時に駆動するため８ａ
に６個、８ｂに６個各々必要となる。１１は、走査駆動
ドライバである。
々６４０画素、計１９２０画素を有し、垂直の画素数が
４８０画素有するカラー液晶パネルを駆動する場合のシ
ステム構成図である。８ａ，８ｂの信号駆動ドライバは
日立製ＨＤ６６３１０で、日立ＬＣＤドライバＬＳＩデ
ータブックに記載されているように出力本数１６０本、
４画素データ並列入力、最大動作周波数１５ＭＨｚであ
る。よって、水平方向の画素を同時に駆動するため８ａ
に６個、８ｂに６個各々必要となる。１１は、走査駆動
ドライバである。
【０００５】図４は、図２に示すデータ変換手段２で、
入力表示データ６ａを出力表示データ６ｄにシリアル／
パラレルデータ変換を行うタイミングを示した図であ
る。
入力表示データ６ａを出力表示データ６ｄにシリアル／
パラレルデータ変換を行うタイミングを示した図であ
る。
【０００６】図１２は、図３に示す信号駆動ドライバ８
ａの接続状態を示した図である。
ａの接続状態を示した図である。
【０００７】次に、再び図２に戻り、本システム構成で
の動作を説明する。表示データ生成手段１が生成する
Ｒ，Ｇ，Ｂ３画素並列表示データ６ａを制御信号７ａ，
７ｂ，７ｄに同期してデータ変換手段２で、図４に示す
ように、シリアル／パラレル変換を行い、信号駆動ドラ
イバ８ａ，８ｂの入力フォーマットに沿った上側、下側
各４画素の合計８画素出力データに変換を行う。入力３
画素のＲ，Ｇ，Ｂデータの８サイクルを、入力データの
２倍の周期の８画素データ４サイクルに変換する。次
に、図１２を用いて、前記８画素出力データを順次信号
駆動ドライバにラッチする動作について説明する。ＥＩ
Ｏ１はチップイネーブル信号の入力、ＥＩＯ２はチップ
イネーブル信号の出力で、前段のＥＩＯ２と後段のＥＩ
Ｏ１がカスケード接続されており、前段のＥＩＯ２信号
により後段の信号駆動ドライバを起動する。６個の信号
駆動ドライバ８ａは、入力チップイネーブル信号ＥＩＯ
１がイネーブルになると内部に４画素の表示データを４
０回、計１６０画素分の表示データを取り込み、次段へ
の出力チップイネーブル信号ＥＩＯ２がイネーブルにな
る。また、６個の信号駆動ドライバ８ｂも同様に接続さ
れており、同様の動作を行う。このように順次、表示デ
ータを信号駆動ドライバにラッチし、１ライン分の表示
データを信号駆動ドライバ８ａ，８ｂがラッチすると、
１ライン分同時に液晶パネル１２に出力し表示する。従
って、本構成では１ライン分、つまり上下各６個の信号
駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列
で信号駆動ドライバ６個直列で転送していた。
の動作を説明する。表示データ生成手段１が生成する
Ｒ，Ｇ，Ｂ３画素並列表示データ６ａを制御信号７ａ，
７ｂ，７ｄに同期してデータ変換手段２で、図４に示す
ように、シリアル／パラレル変換を行い、信号駆動ドラ
イバ８ａ，８ｂの入力フォーマットに沿った上側、下側
各４画素の合計８画素出力データに変換を行う。入力３
画素のＲ，Ｇ，Ｂデータの８サイクルを、入力データの
２倍の周期の８画素データ４サイクルに変換する。次
に、図１２を用いて、前記８画素出力データを順次信号
駆動ドライバにラッチする動作について説明する。ＥＩ
Ｏ１はチップイネーブル信号の入力、ＥＩＯ２はチップ
イネーブル信号の出力で、前段のＥＩＯ２と後段のＥＩ
Ｏ１がカスケード接続されており、前段のＥＩＯ２信号
により後段の信号駆動ドライバを起動する。６個の信号
駆動ドライバ８ａは、入力チップイネーブル信号ＥＩＯ
１がイネーブルになると内部に４画素の表示データを４
０回、計１６０画素分の表示データを取り込み、次段へ
の出力チップイネーブル信号ＥＩＯ２がイネーブルにな
る。また、６個の信号駆動ドライバ８ｂも同様に接続さ
れており、同様の動作を行う。このように順次、表示デ
ータを信号駆動ドライバにラッチし、１ライン分の表示
データを信号駆動ドライバ８ａ，８ｂがラッチすると、
１ライン分同時に液晶パネル１２に出力し表示する。従
って、本構成では１ライン分、つまり上下各６個の信号
駆動ドライバ８ａ，８ｂ分の表示データは、４画素並列
で信号駆動ドライバ６個直列で転送していた。
【０００８】以上、従来技術の例では、入力データ周期
にたいして、出力データ周期は２倍となる。したがっ
て、信号駆動ドライバ８ａ，８ｂの最大動作周波数１５
ＭＨｚにたいして、入力データの最大周波数は３０ＭＨ
ｚとなる。この時、液晶パネルの１画面を走査する周波
数であるフレーム周波数は最大約９７Ｈｚ（＝３０ＭＨ
ｚ÷６４０÷４８０）である。
にたいして、出力データ周期は２倍となる。したがっ
て、信号駆動ドライバ８ａ，８ｂの最大動作周波数１５
ＭＨｚにたいして、入力データの最大周波数は３０ＭＨ
ｚとなる。この時、液晶パネルの１画面を走査する周波
数であるフレーム周波数は最大約９７Ｈｚ（＝３０ＭＨ
ｚ÷６４０÷４８０）である。
【０００９】しかし、今日パネル解像度は高くなる傾向
にあり、水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計
３３６０画素を有し、垂直の画素数が７８０画素有する
高精細カラー液晶パネルを従来技術で表示する場合、信
号駆動ドライバは上下各１１個必要となる。このとき、
１ライン分の表示データを、４画素並列で信号駆動ドラ
イバ１１個直列で転送すると、信号駆動ドライバの最大
動作周波数１５ＭＨｚを満足するためには、フレーム周
波数は約３４Ｈｚに低下してしまい、フレーム周波数６
０Ｈｚ以上が要求される現在の液晶パネルにおいては、
ちらつきが発生し表示品質が低下してしまうという課題
があった。
にあり、水平画素数がＲ，Ｇ，Ｂ各々１１２０画素、計
３３６０画素を有し、垂直の画素数が７８０画素有する
高精細カラー液晶パネルを従来技術で表示する場合、信
号駆動ドライバは上下各１１個必要となる。このとき、
１ライン分の表示データを、４画素並列で信号駆動ドラ
イバ１１個直列で転送すると、信号駆動ドライバの最大
動作周波数１５ＭＨｚを満足するためには、フレーム周
波数は約３４Ｈｚに低下してしまい、フレーム周波数６
０Ｈｚ以上が要求される現在の液晶パネルにおいては、
ちらつきが発生し表示品質が低下してしまうという課題
があった。
【００１０】
【発明が解決しようとする課題】上記従来技術では、液
晶表示パネルの信号駆動ドライバの動作速度に合わせて
表示データを転送していたため、表示の解像度が上がり
表示データが多くなると、それに対応して液晶表示パネ
ルのフレーム周波数が遅くなってしまいちらつきが起こ
りやすくなってしまう問題点があった。
晶表示パネルの信号駆動ドライバの動作速度に合わせて
表示データを転送していたため、表示の解像度が上がり
表示データが多くなると、それに対応して液晶表示パネ
ルのフレーム周波数が遅くなってしまいちらつきが起こ
りやすくなってしまう問題点があった。
【００１１】本発明の目的は、液晶表示パネルの表示解
像度が上がり表示データが多くなり、かつ表示データの
転送速度が高速化しても、低速な信号駆動ドライバの動
作速度で液晶表示パネルのフレーム周波数を上げること
により、良好な表示品質を保つことにある。
像度が上がり表示データが多くなり、かつ表示データの
転送速度が高速化しても、低速な信号駆動ドライバの動
作速度で液晶表示パネルのフレーム周波数を上げること
により、良好な表示品質を保つことにある。
【００１２】
【課題を解決するための手段】上記目的を解決するため
の手段として、液晶表示データ制御装置の中に、液晶表
示データ及び制御信号を生成する制御手段に、１水平ラ
イン分の表示データ容量の記憶容量を有する記憶手段を
２つ設け、前記各々の記憶手段は、記憶領域をＬ（＜
Ｍ）分割し、入力する表示データを順に各記憶領域にに
書き込む手段と、各記憶手段に記憶した表示データをＬ
個の領域から同時に読み出す手段とを設け、前記２つの
記憶手段の一方が、１水平ライン分の表示データの書き
込み動作を行う時、他方の記憶手段が１ライン前の表示
データの読み出し動作を行うように制御する制御手段と
２つの記憶手段から読み出されるデータバスを切換える
切換え手段を設ける。または、液晶表示データ及び制御
信号を生成する制御手段に、Ｌ（＜Ｍ）個の信号駆動ド
ライバが駆動する表示データ分の記憶容量を有する記憶
手段を２つ設け、前記各々の記憶手段は記憶領域をＬ分
割し、入力する表示データを順に各記憶領域にに書き込
む手段と、各記憶手段に記憶した表示データをＬ個の領
域から同時に読み出す手段とを設け、前記２つの記憶手
段の一方が、１個の信号駆動ドライバが駆動する表示デ
ータの書き込み動作を行う時、他方の記憶手段が前の１
個の信号駆動ドライバが駆動する表示データの読み出し
動作を行うように制御する制御手段と２つの記憶手段か
ら読み出されるデータバスを切換える切換え手段を設け
る。または、前記手段に加え信号駆動ドライバへの表示
データを時分割するデータ時分割制御手段を設ける。
の手段として、液晶表示データ制御装置の中に、液晶表
示データ及び制御信号を生成する制御手段に、１水平ラ
イン分の表示データ容量の記憶容量を有する記憶手段を
２つ設け、前記各々の記憶手段は、記憶領域をＬ（＜
Ｍ）分割し、入力する表示データを順に各記憶領域にに
書き込む手段と、各記憶手段に記憶した表示データをＬ
個の領域から同時に読み出す手段とを設け、前記２つの
記憶手段の一方が、１水平ライン分の表示データの書き
込み動作を行う時、他方の記憶手段が１ライン前の表示
データの読み出し動作を行うように制御する制御手段と
２つの記憶手段から読み出されるデータバスを切換える
切換え手段を設ける。または、液晶表示データ及び制御
信号を生成する制御手段に、Ｌ（＜Ｍ）個の信号駆動ド
ライバが駆動する表示データ分の記憶容量を有する記憶
手段を２つ設け、前記各々の記憶手段は記憶領域をＬ分
割し、入力する表示データを順に各記憶領域にに書き込
む手段と、各記憶手段に記憶した表示データをＬ個の領
域から同時に読み出す手段とを設け、前記２つの記憶手
段の一方が、１個の信号駆動ドライバが駆動する表示デ
ータの書き込み動作を行う時、他方の記憶手段が前の１
個の信号駆動ドライバが駆動する表示データの読み出し
動作を行うように制御する制御手段と２つの記憶手段か
ら読み出されるデータバスを切換える切換え手段を設け
る。または、前記手段に加え信号駆動ドライバへの表示
データを時分割するデータ時分割制御手段を設ける。
【００１３】
【作用】上記手段によれば、Ｌ個の信号駆動ドライバを
同時に駆動することが可能となり、１ライン分の表示デ
ータ転送速度を変えることなく、信号駆動ドライバへの
表示データ転送速度を低速にすることができる。つま
り、液晶表示パネルの表示解像度が上がり表示データが
多くなり、かつ表示データの転送速度が高速化しても、
低速な信号駆動ドライバの動作速度で液晶表示パネルの
フレーム周波数を上げることができ、良好な表示品質を
保つことができる。
同時に駆動することが可能となり、１ライン分の表示デ
ータ転送速度を変えることなく、信号駆動ドライバへの
表示データ転送速度を低速にすることができる。つま
り、液晶表示パネルの表示解像度が上がり表示データが
多くなり、かつ表示データの転送速度が高速化しても、
低速な信号駆動ドライバの動作速度で液晶表示パネルの
フレーム周波数を上げることができ、良好な表示品質を
保つことができる。
【００１４】
【実施例】２ライン分の記憶容量の記憶手段を設けた、
第１の実施例について図１、図５、図６、図７、図１３
を用いて説明する。
第１の実施例について図１、図５、図６、図７、図１３
を用いて説明する。
【００１５】図１は、本発明の１実施例を示すブロック
図で、１はパソコンやワークステーションなどの、６ａ
の表示データ及び７ａの同期信号を生成する表示データ
生成手段であり、８は信号駆動ドライバ、１０は６ａの
表示データと７ａの同期信号から信号駆動ドライバ８を
駆動する６ｄの表示データと７ｄの同期信号を生成する
液晶表示データ制御装置である。６ａ，６ｂ，６ｃ，６
ｄは表示データであり、７ａ，７ｂ，７ｃ，７ｄは同期
制御信号である。２ａ，２ｂは、データ変換手段であ
り、３はメモリである。４は同期信号７ａからデータ変
換手段２ａ，２ｂ、メモリ制御手段５への制御信号７ｂ
と信号駆動ドライバ８への同期信号７ｄを生成する制御
信号生成手段であり、５はメモリ３のリード／ライトを
制御する制御信号７ｃを生成するメモリ制御手段であ
る。
図で、１はパソコンやワークステーションなどの、６ａ
の表示データ及び７ａの同期信号を生成する表示データ
生成手段であり、８は信号駆動ドライバ、１０は６ａの
表示データと７ａの同期信号から信号駆動ドライバ８を
駆動する６ｄの表示データと７ｄの同期信号を生成する
液晶表示データ制御装置である。６ａ，６ｂ，６ｃ，６
ｄは表示データであり、７ａ，７ｂ，７ｃ，７ｄは同期
制御信号である。２ａ，２ｂは、データ変換手段であ
り、３はメモリである。４は同期信号７ａからデータ変
換手段２ａ，２ｂ、メモリ制御手段５への制御信号７ｂ
と信号駆動ドライバ８への同期信号７ｄを生成する制御
信号生成手段であり、５はメモリ３のリード／ライトを
制御する制御信号７ｃを生成するメモリ制御手段であ
る。
【００１６】図５はメモリ制御手段５の詳細なブロック
図で、５２は制御信号７ｂから制御信号を生成する制御
信号生成手段である。５５ａ，５５ｂは制御信号生成手
段５２で生成する制御信号である。５０は制御信号５５
ａからメモリのリードアドレスを生成するメモリリード
アドレス生成手段、５１は制御信号５５ａからメモリの
ライトアドレスを生成するメモリライトアドレス生成手
段であり、５６ａ，５６ｂはメモリリードアドレス、メ
モリライトアドレスである。５３，５４はメモリリード
アドレス５６ａとメモリライトアドレス５６ｂを制御信
号５５ｂで選択する選択手段である。３０，３１は表示
データ６ｂを記憶するメモリで、制御信号７ｃによりリ
ード／ライト動作を制御し、リードデータは表示データ
６ｃとして出力する。
図で、５２は制御信号７ｂから制御信号を生成する制御
信号生成手段である。５５ａ，５５ｂは制御信号生成手
段５２で生成する制御信号である。５０は制御信号５５
ａからメモリのリードアドレスを生成するメモリリード
アドレス生成手段、５１は制御信号５５ａからメモリの
ライトアドレスを生成するメモリライトアドレス生成手
段であり、５６ａ，５６ｂはメモリリードアドレス、メ
モリライトアドレスである。５３，５４はメモリリード
アドレス５６ａとメモリライトアドレス５６ｂを制御信
号５５ｂで選択する選択手段である。３０，３１は表示
データ６ｂを記憶するメモリで、制御信号７ｃによりリ
ード／ライト動作を制御し、リードデータは表示データ
６ｃとして出力する。
【００１７】図６は、１２の水平画素数がＲ，Ｇ，Ｂ各
々１１２０画素、計３３６０画素を有し、垂直の画素数
が７８０画素有する高精細カラー液晶パネルを駆動する
場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと
表示データ６ｄを液晶駆動用電圧に変換して出力する信
号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１
６０本、４画素データ並列入力、最大動作周波数１５Ｍ
Ｈｚである。よって、８ａに１１個（≒３３６０÷２÷
１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各
々必要となる。また、信号駆動ドライバ８ａ，８ｂは、
ドライバ番号１，２，３と４，５，６と７，８，９と１
０，１１の表示データバスが共通である。つまり、本シ
ステム構成は前記４個のドライバグループに同時に表示
データを転送する構成となっている。１１は同期信号７
ｄから垂直走査信号を生成し液晶パネル１２を駆動する
走査駆動ドライバである。
々１１２０画素、計３３６０画素を有し、垂直の画素数
が７８０画素有する高精細カラー液晶パネルを駆動する
場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと
表示データ６ｄを液晶駆動用電圧に変換して出力する信
号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１
６０本、４画素データ並列入力、最大動作周波数１５Ｍ
Ｈｚである。よって、８ａに１１個（≒３３６０÷２÷
１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各
々必要となる。また、信号駆動ドライバ８ａ，８ｂは、
ドライバ番号１，２，３と４，５，６と７，８，９と１
０，１１の表示データバスが共通である。つまり、本シ
ステム構成は前記４個のドライバグループに同時に表示
データを転送する構成となっている。１１は同期信号７
ｄから垂直走査信号を生成し液晶パネル１２を駆動する
走査駆動ドライバである。
【００１８】図７は、メモリのリード／ライトタイミン
グを示した図で、図１３は、図６に示す信号駆動ドライ
バ８ａの接続状態を示した図である。
グを示した図で、図１３は、図６に示す信号駆動ドライ
バ８ａの接続状態を示した図である。
【００１９】次に再び図１に戻り、上下各４個の信号駆
動ドライバに同時に表示データを転送する本実施例の動
作について説明する。表示データ生成手段１が生成する
Ｒ，Ｇ，Ｂ３画素並列の表示データ６ａを制御信号７ｂ
に同期してデータ変換手段２ａでシリアル／パラレル変
換を行い、並列８画素表示データ６ｂに変換する。ここ
で並列８画素に表示データを変換するのは、上下の信号
駆動ドライバ８ａ，８ｂの入力インタフェイスは各４画
素であるため、連続する表示データは８画素ごとに制御
するためである。そして、図７に示したように、表示デ
ータ６ｂは、８画素単位で１ライン毎に交互に、メモリ
Ａ３０、メモリＢ３１に１ライン分ずつ書き込む。メモ
リＡ３０、メモリＢ３１は、４つのドライバグループ
（ドライバ番号１，２，３と４，５，６と７，８，９と
１０，１１）に対応して、それぞれ４つの領域に分割
し、対応する信号駆動ドライバの領域に表示データを書
き込む。そして、メモリＡ３０、メモリＢ３１に書き込
んだ表示データは、書き込んだ次のラインで交互に、該
４領域から順次読み出し、図１に示すように表示データ
６ｃとなる。表示データ６ｃは、データ変換手段２ｂ
で、上下各４個のドライバ（ドライバ番号１，４，７，
１０と２，５，８，１１と３，６，９）に、各４画素同
時に表示データが転送可能なように並列３２画素の表示
データ６ｄに変換する。そして、パネル駆動制御信号７
ｄと同期して表示データ６ｄを信号駆動ドライバ８に転
送する。
動ドライバに同時に表示データを転送する本実施例の動
作について説明する。表示データ生成手段１が生成する
Ｒ，Ｇ，Ｂ３画素並列の表示データ６ａを制御信号７ｂ
に同期してデータ変換手段２ａでシリアル／パラレル変
換を行い、並列８画素表示データ６ｂに変換する。ここ
で並列８画素に表示データを変換するのは、上下の信号
駆動ドライバ８ａ，８ｂの入力インタフェイスは各４画
素であるため、連続する表示データは８画素ごとに制御
するためである。そして、図７に示したように、表示デ
ータ６ｂは、８画素単位で１ライン毎に交互に、メモリ
Ａ３０、メモリＢ３１に１ライン分ずつ書き込む。メモ
リＡ３０、メモリＢ３１は、４つのドライバグループ
（ドライバ番号１，２，３と４，５，６と７，８，９と
１０，１１）に対応して、それぞれ４つの領域に分割
し、対応する信号駆動ドライバの領域に表示データを書
き込む。そして、メモリＡ３０、メモリＢ３１に書き込
んだ表示データは、書き込んだ次のラインで交互に、該
４領域から順次読み出し、図１に示すように表示データ
６ｃとなる。表示データ６ｃは、データ変換手段２ｂ
で、上下各４個のドライバ（ドライバ番号１，４，７，
１０と２，５，８，１１と３，６，９）に、各４画素同
時に表示データが転送可能なように並列３２画素の表示
データ６ｄに変換する。そして、パネル駆動制御信号７
ｄと同期して表示データ６ｄを信号駆動ドライバ８に転
送する。
【００２０】次に、図１３を用いて、前記３２画素出力
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，４，７，１０のＥＩＯ１は共通で、ド
ライバ番号１，２，３と４，５，６と７，８，９と１
０，１１の前段のＥＩＯ２と後段のＥＩＯ１がカスケー
ド接続されており、前段のＥＩＯ２信号により後段の信
号駆動ドライバを起動する。また、１１個の信号駆動ド
ライバ８ｂも同様に接続されており、同様の動作を行
う。
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，４，７，１０のＥＩＯ１は共通で、ド
ライバ番号１，２，３と４，５，６と７，８，９と１
０，１１の前段のＥＩＯ２と後段のＥＩＯ１がカスケー
ド接続されており、前段のＥＩＯ２信号により後段の信
号駆動ドライバを起動する。また、１１個の信号駆動ド
ライバ８ｂも同様に接続されており、同様の動作を行
う。
【００２１】このような信号駆動ドライバの接続、及び
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，４，７，１０の信号駆動ドライ
バに同時に表示データ６ｄが転送され、各信号ドライバ
に１６０画素転送が終わると、次にドライバ番号２，
５，８，１１の信号駆動ドライバに同時に表示データ６
ｄが転送され、各信号ドライバに１６０画素転送が終わ
ると、次にドライバ番号３，６，９の信号駆動ドライバ
に同時に表示データ６ｄが転送され、各信号ドライバに
１６０画素転送が終わると１ライン分のデータ転送が終
了する。このように１ライン分の動作を以後同様に繰り
返す。このように順次、表示データ６ｄを信号駆動ドラ
イバにラッチし、１ライン分の表示データを信号駆動ド
ライバ８ａ，８ｂがラッチすると、１ライン分同時に液
晶パネル１２に出力し表示する。従って、本構成では１
ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，４，７，１０の信号駆動ドライ
バに同時に表示データ６ｄが転送され、各信号ドライバ
に１６０画素転送が終わると、次にドライバ番号２，
５，８，１１の信号駆動ドライバに同時に表示データ６
ｄが転送され、各信号ドライバに１６０画素転送が終わ
ると、次にドライバ番号３，６，９の信号駆動ドライバ
に同時に表示データ６ｄが転送され、各信号ドライバに
１６０画素転送が終わると１ライン分のデータ転送が終
了する。このように１ライン分の動作を以後同様に繰り
返す。このように順次、表示データ６ｄを信号駆動ドラ
イバにラッチし、１ライン分の表示データを信号駆動ド
ライバ８ａ，８ｂがラッチすると、１ライン分同時に液
晶パネル１２に出力し表示する。従って、本構成では１
ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
【００２２】次に、第１の実施例では１ライン分つまり
ドライバ２２個分の記憶容量であったが、１ライン分以
下のドライバ８個分の記憶容量の記憶手段を２つ持つ第
２の実施例について、図１、図５、図８、図９、図１４
を用いて説明する。本実施例のブロック構成は第１の実
施例と同様で図１、図５に示す。
ドライバ２２個分の記憶容量であったが、１ライン分以
下のドライバ８個分の記憶容量の記憶手段を２つ持つ第
２の実施例について、図１、図５、図８、図９、図１４
を用いて説明する。本実施例のブロック構成は第１の実
施例と同様で図１、図５に示す。
【００２３】図８は、１２の水平画素数がＲ，Ｇ，Ｂ各
々１１２０画素、計３３６０画素を有し、垂直の画素数
が７８０画素有する高精細カラー液晶パネルを駆動する
場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと
表示データ６ｄを液晶駆動用電圧に変換して出力する信
号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１
６０本、４画素データ並列入力、最大動作周波数１５Ｍ
Ｈｚである。よって、８ａに１１個（≒３３６０÷２÷
１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各
々必要となる。また、信号駆動ドライバ８ａ，８ｂは、
ドライバ番号１，５，９と２，６，１０と３，７，１１
と４，８の表示データバスが共通である。つまり、本シ
ステム構成は前記４個のドライバグループに同時に表示
データを転送する構成となっている。１１は同期信号７
ｄから垂直走査信号を生成し液晶パネル１２を駆動する
走査駆動ドライバである。
々１１２０画素、計３３６０画素を有し、垂直の画素数
が７８０画素有する高精細カラー液晶パネルを駆動する
場合のシステム構成図で、８ａ，８ｂは同期信号７ｄと
表示データ６ｄを液晶駆動用電圧に変換して出力する信
号駆動ドライバで、日立製ＨＤ６６３１０、出力本数１
６０本、４画素データ並列入力、最大動作周波数１５Ｍ
Ｈｚである。よって、８ａに１１個（≒３３６０÷２÷
１６０）、８ｂに１１個（≒３３６０÷２÷１６０）各
々必要となる。また、信号駆動ドライバ８ａ，８ｂは、
ドライバ番号１，５，９と２，６，１０と３，７，１１
と４，８の表示データバスが共通である。つまり、本シ
ステム構成は前記４個のドライバグループに同時に表示
データを転送する構成となっている。１１は同期信号７
ｄから垂直走査信号を生成し液晶パネル１２を駆動する
走査駆動ドライバである。
【００２４】図９は、メモリのリード／ライトタイミン
グを示した図で、図１４は、図８に示す信号駆動ドライ
バ８ａの接続状態を示した図である。
グを示した図で、図１４は、図８に示す信号駆動ドライ
バ８ａの接続状態を示した図である。
【００２５】次に、上下各４個の信号駆動ドライバに同
時に表示データを転送する本実施例の動作について説明
する。図１、図５に示した、表示データを並列８画素表
示データ６ｂに変換する動作は、第１の実施例と同様で
ある。そして、図９に示したように、メモリＡ３０、メ
モリＢ３１は４つのドライバグループ（ドライバ番号
１，５，９と２，６，１０と３，７，１１と４，８）に
対応して、それぞれ４つの領域に分割する。そして、対
応する信号駆動ドライバの領域に表示データ６ｂを、８
画素単位でドライバ番号１，２，３，４と５，６，７，
８と９，１０，１１のドライバグループの単位で交互
に、メモリＡ３０、メモリＢ３１に信号駆動ドライバ４
個分または３個分ずつ書き込む。まず最初に、ドライバ
番号１，２，３，４の信号駆動ドライバの表示データを
メモリＡ３０に書き込み、次にドライバ番号５，６，
７，８の信号駆動ドライバの表示データをメモリＡ３１
に書き込み、同時にこの期間に、ドライバ番号１，２，
３，４の信号駆動ドライバの表示データをメモリＡ３０
の該４領域から順次読み出す。次にドライバ番号９，１
０，１１の信号駆動ドライバの表示データをメモリＡ３
０に書き込み、同時にこの期間に、ドライバ番号５，
６，７，８の信号駆動ドライバの表示データをメモリＡ
３１の該４領域から順次読み出し、これが終わるとドラ
イバ番号９，１０，１１の信号駆動ドライバの表示デー
タをメモリＡ３０の該４領域から順次読み出す。このよ
うに１ライン分の動作を以後同様に繰り返す。つまり、
メモリＡ３０、メモリＢ３１にはそれぞれ信号駆動ドラ
イバ８個分、合計１６個分の記憶容量が必要である。メ
モリＡ３０、メモリＢ３１から交互に読み出した表示デ
ータ６ｃは、データ変換手段２ｂで、上下各４個のドラ
イバ（ドライバ番号１，２，３，４と５，６，７，８と
９，１０，１１）に、各４画素同時に表示データが転送
可能なように並列３２画素の表示データ６ｄに変換す
る。そして、パネル駆動制御信号７ｄと同期して表示デ
ータ６ｄを信号駆動ドライバ８に転送する。
時に表示データを転送する本実施例の動作について説明
する。図１、図５に示した、表示データを並列８画素表
示データ６ｂに変換する動作は、第１の実施例と同様で
ある。そして、図９に示したように、メモリＡ３０、メ
モリＢ３１は４つのドライバグループ（ドライバ番号
１，５，９と２，６，１０と３，７，１１と４，８）に
対応して、それぞれ４つの領域に分割する。そして、対
応する信号駆動ドライバの領域に表示データ６ｂを、８
画素単位でドライバ番号１，２，３，４と５，６，７，
８と９，１０，１１のドライバグループの単位で交互
に、メモリＡ３０、メモリＢ３１に信号駆動ドライバ４
個分または３個分ずつ書き込む。まず最初に、ドライバ
番号１，２，３，４の信号駆動ドライバの表示データを
メモリＡ３０に書き込み、次にドライバ番号５，６，
７，８の信号駆動ドライバの表示データをメモリＡ３１
に書き込み、同時にこの期間に、ドライバ番号１，２，
３，４の信号駆動ドライバの表示データをメモリＡ３０
の該４領域から順次読み出す。次にドライバ番号９，１
０，１１の信号駆動ドライバの表示データをメモリＡ３
０に書き込み、同時にこの期間に、ドライバ番号５，
６，７，８の信号駆動ドライバの表示データをメモリＡ
３１の該４領域から順次読み出し、これが終わるとドラ
イバ番号９，１０，１１の信号駆動ドライバの表示デー
タをメモリＡ３０の該４領域から順次読み出す。このよ
うに１ライン分の動作を以後同様に繰り返す。つまり、
メモリＡ３０、メモリＢ３１にはそれぞれ信号駆動ドラ
イバ８個分、合計１６個分の記憶容量が必要である。メ
モリＡ３０、メモリＢ３１から交互に読み出した表示デ
ータ６ｃは、データ変換手段２ｂで、上下各４個のドラ
イバ（ドライバ番号１，２，３，４と５，６，７，８と
９，１０，１１）に、各４画素同時に表示データが転送
可能なように並列３２画素の表示データ６ｄに変換す
る。そして、パネル駆動制御信号７ｄと同期して表示デ
ータ６ｄを信号駆動ドライバ８に転送する。
【００２６】次に、図１４を用いて、前記３２画素出力
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，２，３，４のＥＩＯ１は共通である。
そして、ドライバ番号４のＥＩＯ２をドライバ番号５，
６，７，８のＥＩＯ１にカスケード接続し、ドライバ番
号４のＥＩＯ２によりドライバ番号５，６，７，８の信
号駆動ドライバを起動する。同様に、ドライバ番号８の
ＥＩＯ２をドライバ番号９，１０，１１のＥＩＯ１にカ
スケード接続し、ドライバ番号８のＥＩＯ２によりドラ
イバ番号９，１０，１１の信号駆動ドライバを起動す
る。また、１１個の信号駆動ドライバ８ｂも同様に接続
されており、同様の動作を行う。
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，２，３，４のＥＩＯ１は共通である。
そして、ドライバ番号４のＥＩＯ２をドライバ番号５，
６，７，８のＥＩＯ１にカスケード接続し、ドライバ番
号４のＥＩＯ２によりドライバ番号５，６，７，８の信
号駆動ドライバを起動する。同様に、ドライバ番号８の
ＥＩＯ２をドライバ番号９，１０，１１のＥＩＯ１にカ
スケード接続し、ドライバ番号８のＥＩＯ２によりドラ
イバ番号９，１０，１１の信号駆動ドライバを起動す
る。また、１１個の信号駆動ドライバ８ｂも同様に接続
されており、同様の動作を行う。
【００２７】このような信号駆動ドライバの接続、及び
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，２，３，４の信号駆動ドライバ
に同時に表示データ６ｄが転送され、各信号ドライバに
１６０画素転送が終わると、次にドライバ番号５，６，
７，８の信号駆動ドライバに同時に表示データ６ｄが転
送され、各信号駆動ドライバに１６０画素転送が終わる
と、次にドライバ番号９，１０，１１の信号駆動ドライ
バに同時に表示データ６ｄが転送され、各信号ドライバ
に１６０画素転送が終わると１ライン分のデータ転送が
終了する。このように１ライン分の動作を以後同様に繰
り返す。このように順次、表示データ６ｄを信号駆動ド
ライバにラッチし、１ライン分の表示データを信号駆動
ドライバ８ａ，８ｂがラッチすると、１ライン分同時に
液晶パネル１２に出力し表示する。従って、本構成では
１ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，２，３，４の信号駆動ドライバ
に同時に表示データ６ｄが転送され、各信号ドライバに
１６０画素転送が終わると、次にドライバ番号５，６，
７，８の信号駆動ドライバに同時に表示データ６ｄが転
送され、各信号駆動ドライバに１６０画素転送が終わる
と、次にドライバ番号９，１０，１１の信号駆動ドライ
バに同時に表示データ６ｄが転送され、各信号ドライバ
に１６０画素転送が終わると１ライン分のデータ転送が
終了する。このように１ライン分の動作を以後同様に繰
り返す。このように順次、表示データ６ｄを信号駆動ド
ライバにラッチし、１ライン分の表示データを信号駆動
ドライバ８ａ，８ｂがラッチすると、１ライン分同時に
液晶パネル１２に出力し表示する。従って、本構成では
１ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
【００２８】次に、第２の実施例の出力データバスの本
数を半分にする第３の実施例について、図５、図９、図
１０、図１１、図１５、図１６を用いて説明する。
数を半分にする第３の実施例について、図５、図９、図
１０、図１１、図１５、図１６を用いて説明する。
【００２９】図５、図１５は、本実施例のブロック構成
図で、図１５において２０は表示データ６ａを時分割制
御するデータ時分割制御手段であり、６ｅは時分割され
た表示データである。
図で、図１５において２０は表示データ６ａを時分割制
御するデータ時分割制御手段であり、６ｅは時分割され
た表示データである。
【００３０】図１０は、１２の水平画素数がＲ，Ｇ，Ｂ
各々１１２０画素、計３３６０画素を有し、垂直の画素
数が７８０画素有する高精細カラー液晶パネルを駆動す
る場合のシステム構成図で、８ａ，８ｂは同期信号７ｄ
と表示データ６ｅを液晶駆動用電圧に変換して出力する
信号駆動ドライバで、日立製ＨＤ６６３１０、出力本数
１６０本、４画素データ並列入力、最大動作周波数１５
ＭＨｚである。よって、８ａに１１個（≒３３６０÷２
÷１６０）、８ｂに１１個（≒３３６０÷２÷１６０）
各々必要となる。また、信号駆動ドライバ８ａ，８ｂ
は、ドライバ番号１，２，５，６，９，１０と３，４，
７，８，１１の表示データバスが共通である。つまり、
本システム構成は前記２個のドライバグループに同時に
時分割した表示データを転送する構成となっている。１
１は同期信号７ｄから垂直走査信号を生成し液晶パネル
１２を駆動する走査駆動ドライバである。
各々１１２０画素、計３３６０画素を有し、垂直の画素
数が７８０画素有する高精細カラー液晶パネルを駆動す
る場合のシステム構成図で、８ａ，８ｂは同期信号７ｄ
と表示データ６ｅを液晶駆動用電圧に変換して出力する
信号駆動ドライバで、日立製ＨＤ６６３１０、出力本数
１６０本、４画素データ並列入力、最大動作周波数１５
ＭＨｚである。よって、８ａに１１個（≒３３６０÷２
÷１６０）、８ｂに１１個（≒３３６０÷２÷１６０）
各々必要となる。また、信号駆動ドライバ８ａ，８ｂ
は、ドライバ番号１，２，５，６，９，１０と３，４，
７，８，１１の表示データバスが共通である。つまり、
本システム構成は前記２個のドライバグループに同時に
時分割した表示データを転送する構成となっている。１
１は同期信号７ｄから垂直走査信号を生成し液晶パネル
１２を駆動する走査駆動ドライバである。
【００３１】図９は、メモリのリード／ライトタイミン
グを示した図で、図１１は信号駆動ドライバの時分割し
た表示データのラッチタイミングを示す図で、図１６
は、図１０に示す信号駆動ドライバ８ａの接続状態を示
した図である。
グを示した図で、図１１は信号駆動ドライバの時分割し
た表示データのラッチタイミングを示す図で、図１６
は、図１０に示す信号駆動ドライバ８ａの接続状態を示
した図である。
【００３２】次に、上下各４個の信号駆動ドライバに同
時に表示データを転送する本実施例の動作について説明
する。図５、図９、図１５に示した表示データを並列３
２画素の表示データ６ｄに変換する動作は第２の実施例
と同様である。そして、並列３２画素の表示データ６ｄ
を、さらにデータ時分割制御手段２０で時分割表示デー
タ６ｅに変換する。図１１を用いて、データ時分割制
御、信号駆動ドライバのデータラッチタイミングを説明
する。データラッチクロックは、互いに位相が１８０゜
ずれているφ１，φ２を設け、ドライバ番号が奇数の信
号駆動ドライバにはφ１、偶数のドライバにはφ２を接
続する。表示データバスに、時分割で、奇数番号ドライ
バデータと偶数番号ドライバデータを、データラッチク
ロックの半分の周期で転送し、奇数番号ドライバデータ
はデータラッチクロックφ１、偶数番号ドライバデータ
はデータラッチクロックφ２の立ち下がりでそれぞれラ
ッチする。つまり、信号駆動ドライバの動作周波数はそ
のままで、表示データの周期を半分にする時分割制御を
行うことで、表示データバスを共用することが可能とな
りバスの本数を減らすことができる。そして、このよう
に時分割制御した表示データ６ｅをパネル駆動制御信号
７ｄと同期して信号駆動ドライバ８に転送する。
時に表示データを転送する本実施例の動作について説明
する。図５、図９、図１５に示した表示データを並列３
２画素の表示データ６ｄに変換する動作は第２の実施例
と同様である。そして、並列３２画素の表示データ６ｄ
を、さらにデータ時分割制御手段２０で時分割表示デー
タ６ｅに変換する。図１１を用いて、データ時分割制
御、信号駆動ドライバのデータラッチタイミングを説明
する。データラッチクロックは、互いに位相が１８０゜
ずれているφ１，φ２を設け、ドライバ番号が奇数の信
号駆動ドライバにはφ１、偶数のドライバにはφ２を接
続する。表示データバスに、時分割で、奇数番号ドライ
バデータと偶数番号ドライバデータを、データラッチク
ロックの半分の周期で転送し、奇数番号ドライバデータ
はデータラッチクロックφ１、偶数番号ドライバデータ
はデータラッチクロックφ２の立ち下がりでそれぞれラ
ッチする。つまり、信号駆動ドライバの動作周波数はそ
のままで、表示データの周期を半分にする時分割制御を
行うことで、表示データバスを共用することが可能とな
りバスの本数を減らすことができる。そして、このよう
に時分割制御した表示データ６ｅをパネル駆動制御信号
７ｄと同期して信号駆動ドライバ８に転送する。
【００３３】次に、図１６を用いて、前記３２画素出力
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，２，３，４のＥＩＯ１は共通である。
そして、ドライバ番号３のＥＩＯ２をドライバ番号５，
７のＥＩＯ１にカスケード接続し、ドライバ番号３のＥ
ＩＯ２によりドライバ番号５，７の信号駆動ドライバを
起動する。同様に、ドライバ番号４のＥＩＯ２をドライ
バ番号６，８のＥＩＯ１にカスケード接続し、ドライバ
番号４のＥＩＯ２によりドライバ番号６，８の信号駆動
ドライバを起動し、ドライバ番号７のＥＩＯ２をドライ
バ番号９，１１のＥＩＯ１にカスケード接続し、ドライ
バ番号７のＥＩＯ２によりドライバ番号９，１１の信号
駆動ドライバを起動し、ドライバ番号８のＥＩＯ２をド
ライバ番号１０のＥＩＯ１にカスケード接続し、ドライ
バ番号８のＥＩＯ２によりドライバ番号１０の信号駆動
ドライバを起動する。また、１１個の信号駆動ドライバ
８ｂも同様に接続されており、同様の動作を行う。
データを順次信号駆動ドライバにラッチする動作につい
て説明する。ＥＩＯ１はチップイネーブル信号の入力、
ＥＩＯ２はチップイネーブル信号の出力で、入力チップ
イネーブル信号ＥＩＯ１がイネーブルになると内部に４
画素の表示データを４０回、計１６０画素分の表示デー
タを取り込み、次段への出力チップイネーブル信号ＥＩ
Ｏ２がイネーブルになる。信号駆動ドライバ８ａでは、
ドライバ番号１，２，３，４のＥＩＯ１は共通である。
そして、ドライバ番号３のＥＩＯ２をドライバ番号５，
７のＥＩＯ１にカスケード接続し、ドライバ番号３のＥ
ＩＯ２によりドライバ番号５，７の信号駆動ドライバを
起動する。同様に、ドライバ番号４のＥＩＯ２をドライ
バ番号６，８のＥＩＯ１にカスケード接続し、ドライバ
番号４のＥＩＯ２によりドライバ番号６，８の信号駆動
ドライバを起動し、ドライバ番号７のＥＩＯ２をドライ
バ番号９，１１のＥＩＯ１にカスケード接続し、ドライ
バ番号７のＥＩＯ２によりドライバ番号９，１１の信号
駆動ドライバを起動し、ドライバ番号８のＥＩＯ２をド
ライバ番号１０のＥＩＯ１にカスケード接続し、ドライ
バ番号８のＥＩＯ２によりドライバ番号１０の信号駆動
ドライバを起動する。また、１１個の信号駆動ドライバ
８ｂも同様に接続されており、同様の動作を行う。
【００３４】このような信号駆動ドライバの接続、及び
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，２，３，４の信号駆動ドライバ
に同時に表示データ６ｅが転送され、各信号ドライバに
１６０画素転送が終わると、次にドライバ番号５，６，
７，８の信号駆動ドライバに同時に表示データ６ｅが転
送され、各信号ドライバに１６０画素転送が終わると、
次にドライバ番号９，１０，１１の信号駆動ドライバに
同時に表示データ６ｅが転送され、各信号ドライバに１
６０画素転送が終わると１ライン分のデータ転送が終了
する。このように１ライン分の動作を以後同様に繰り返
す。このように順次、表示データ６ｅを信号駆動ドライ
バにラッチし、１ライン分の表示データ６ｅを信号駆動
ドライバ８ａ，８ｂがラッチすると、１ライン分同時に
液晶パネル１２に出力し表示する。従って、本構成では
１ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
動作により、次のような表示データ転送を行う。まず最
初に、ドライバ番号１，２，３，４の信号駆動ドライバ
に同時に表示データ６ｅが転送され、各信号ドライバに
１６０画素転送が終わると、次にドライバ番号５，６，
７，８の信号駆動ドライバに同時に表示データ６ｅが転
送され、各信号ドライバに１６０画素転送が終わると、
次にドライバ番号９，１０，１１の信号駆動ドライバに
同時に表示データ６ｅが転送され、各信号ドライバに１
６０画素転送が終わると１ライン分のデータ転送が終了
する。このように１ライン分の動作を以後同様に繰り返
す。このように順次、表示データ６ｅを信号駆動ドライ
バにラッチし、１ライン分の表示データ６ｅを信号駆動
ドライバ８ａ，８ｂがラッチすると、１ライン分同時に
液晶パネル１２に出力し表示する。従って、本構成では
１ライン分、つまり上下各１１個の信号駆動ドライバ８
ａ，８ｂ分の表示データは、４画素並列で信号駆動ドラ
イバ３個直列で転送可能となる。
【００３５】以上述べた、第１、第２、第３の実施例の
場合、動作周波数は信号駆動ドライバの最大動作周波数
１５ＭＨｚに対して、ドットクロックは１２０ＭＨｚ、
フレーム周波数は最大１３７Ｈｚ（＝１２０ＭＨｚ÷１
１２０÷７８０）となり、パネルの解像度が増加しても
フレーム周波数は低下せず良好な表示品質が得られる。
場合、動作周波数は信号駆動ドライバの最大動作周波数
１５ＭＨｚに対して、ドットクロックは１２０ＭＨｚ、
フレーム周波数は最大１３７Ｈｚ（＝１２０ＭＨｚ÷１
１２０÷７８０）となり、パネルの解像度が増加しても
フレーム周波数は低下せず良好な表示品質が得られる。
【００３６】また前記実施例では、信号駆動ドライバに
日立製ＨＤ６６３１０を使用したが、出力データ本数、
動作周波数やデータ入力画素数等のインタフェイスの異
なる信号駆動ドライバを用いても、信号駆動ドライバの
分割数やメモリの構成を変えることで本発明は実現可能
である。
日立製ＨＤ６６３１０を使用したが、出力データ本数、
動作周波数やデータ入力画素数等のインタフェイスの異
なる信号駆動ドライバを用いても、信号駆動ドライバの
分割数やメモリの構成を変えることで本発明は実現可能
である。
【００３７】
【発明の効果】本発明によれば、Ｌ個の信号駆動ドライ
バが同時に駆動可能となり、１ライン分の表示データ転
送速度を変えずに信号駆動ドライバへの表示データ転送
速度を低速にすることができ、表示パネルの表示解像度
が上がり表示データが多くなり、かつ表示データの転送
速度が高速化しても、低速な信号駆動ドライバの動作速
度の仕様を満足し、かつ液晶表示パネルのフレーム周波
数を上げることができ、良好な表示品質を保つことがで
きる。また、表示データの転送速度を低く抑えることが
できるため、電磁放射も小さくすることができる。
バが同時に駆動可能となり、１ライン分の表示データ転
送速度を変えずに信号駆動ドライバへの表示データ転送
速度を低速にすることができ、表示パネルの表示解像度
が上がり表示データが多くなり、かつ表示データの転送
速度が高速化しても、低速な信号駆動ドライバの動作速
度の仕様を満足し、かつ液晶表示パネルのフレーム周波
数を上げることができ、良好な表示品質を保つことがで
きる。また、表示データの転送速度を低く抑えることが
できるため、電磁放射も小さくすることができる。
【図１】本発明の１実施例を示すブロック図である。
【図２】従来技術を示すブロック図である。
【図３】従来技術でのシステム構成図である。
【図４】従来技術での表示データタイミング変換を示す
図である。
図である。
【図５】メモリ制御手段のブロック図である。
【図６】第１の実施例のシステム構成図である。
【図７】第１の実施例のメモリのリード／ライトタイミ
ングを示す図である。
ングを示す図である。
【図８】第２の実施例のシステム構成図である。
【図９】第２の実施例のメモリのリード／ライトタイミ
ングを示す図である。
ングを示す図である。
【図１０】第３の実施例のシステム構成図である。
【図１１】信号駆動ドライバのデータラッチタイミング
を示す図である。
を示す図である。
【図１２】従来技術の信号駆動ドライバの詳細な構成図
である。
である。
【図１３】第１の実施例の信号駆動ドライバの詳細な構
成図である。
成図である。
【図１４】第２の実施例の信号駆動ドライバの詳細な構
成図である。
成図である。
【図１５】第３の実施例を示すブロック図である。
【図１６】第３の実施例の信号駆動ドライバの詳細な構
成図である。
成図である。
１…表示データ生成手段、 ２，２ａ，２ｂ…データ変換手段、 ３，３０，３１…メモリ、 ４…制御信号生成手段、 ５…メモリ制御手段、 ６ａ，６ｂ，６ｃ，６ｄ，６ｅ…表示データ、 ７ａ，７ｂ，７ｃ，７ｄ，５５ａ，５５ｂ…制御信号、 ８，８ａ，８ｂ…信号駆動ドライバ、 １０…液晶データ制御装置、 １１…走査駆動ドライバ、 １２…液晶パネル、 ２０…データ時分割制御手段、 ５０…メモリリードアドレス生成手段、 ５１…メモリライトアドレス生成手段、 ５２…制御信号生成手段、 ５３，５４…選択手段、 ５６ａ…メモリリードアドレス、 ５６ｂ…メモリライトアドレス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古橋 勉 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 高橋 孝次 千葉県茂原市早野3300番地株式会社日立製 作所茂原工場内
Claims (5)
- 【請求項１】表示データと同期信号を入力して、液晶駆
動用の液晶表示データ及び制御信号を生成する制御手段
と１ライン分の液晶表示データを順次入力し、液晶駆動
用電圧に変換して出力する信号駆動ドライバをＭ個（Ｍ
は２以上の整数）で構成し、各表示画素部をスイッチン
グ素子と液晶とで構成するアクティブマトリックスタイ
プの液晶パネルとから成る液晶表示装置において、前記
液晶表示データ及び制御信号を生成する制御手段に、１
水平ライン分の表示データ容量の記憶容量を有する記憶
手段を２つ設け、前記各々の記憶手段は、記憶領域をＬ
（＜Ｍ）分割し、入力する表示データを順に各記憶領域
に書き込む手段と、各記憶手段に記憶した表示データを
Ｌ個の領域から同時に読み出す手段とを設け、前記２つ
の記憶手段の一方が、１水平ライン分の表示データの書
き込み動作を行う時、他方の記憶手段が１ライン前の表
示データの読み出し動作を行うように制御する制御手段
と２つの記憶手段から読み出されるデータバスを切換え
る切換え手段を設けＬ個の信号駆動ドライバが同時に駆
動可能としたことを特徴とする液晶表示データ制御装
置。 - 【請求項２】表示データと同期信号を入力して、液晶駆
動用の液晶表示データ及び制御信号を生成する制御手段
と１ライン分の液晶表示データを順次入力し、液晶駆動
用電圧に変換して出力する信号駆動ドライバをＭ個（Ｍ
は２以上の整数）で構成し、各表示画素部をスイッチン
グ素子と液晶とで構成するアクティブマトリックスタイ
プの液晶パネルとから成る液晶表示装置において、Ｍ個
の信号駆動ドライバを入力表示データの順にＬ（＜Ｍ）
個ずつのグループに分け、前記Ｌ個の信号駆動ドライバ
に対して同時に表示データを転送することを特徴とする
液晶表示モジュール。 - 【請求項３】請求項２において、Ｌ（＜Ｍ）個の信号駆
動ドライバが駆動する表示データ分の記憶容量を有する
記憶手段を２つ設け、前記各々の記憶手段は記憶領域を
Ｌ分割し、入力する表示データを順に各記憶領域に書き
込む手段と、各記憶手段に記憶した表示データをＬ個の
領域から同時に読み出す手段とを設け、前記２つの記憶
手段の一方が、書き込み動作を行う時、他方の記憶手段
が読み出し動作を行うように制御する制御手段と２つの
記憶手段から読み出されるデータバスを切換える切換え
手段を設けＬ個の信号駆動ドライバを同時に駆動可能と
したことを特徴とする液晶表示データ制御装置。 - 【請求項４】請求項１において、記憶手段として、書き
込みと読み出しとが非同期に行えるものを使用して、該
記憶手段に表示データを同時に書き込み、読み出す制御
を行うことを特徴とする液晶表示データ制御装置。 - 【請求項５】請求項１〜４のいずれか１項において、信
号駆動ドライバへの表示データを時分割するデータ時分
割制御手段を設け、時分割したそれぞれの表示データ
を、互いに位相の１８０゜ずれた表示データラッチクロ
ックによりデータをラッチすることを特徴とする液晶表
示データ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00058392A JP3156327B2 (ja) | 1992-01-07 | 1992-01-07 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00058392A JP3156327B2 (ja) | 1992-01-07 | 1992-01-07 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05181431A true JPH05181431A (ja) | 1993-07-23 |
| JP3156327B2 JP3156327B2 (ja) | 2001-04-16 |
Family
ID=11477738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00058392A Expired - Lifetime JP3156327B2 (ja) | 1992-01-07 | 1992-01-07 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156327B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0921518A2 (en) * | 1997-12-08 | 1999-06-09 | Samsung Electronics Co., Ltd. | Interface for liquid crystal display |
| KR100262226B1 (ko) * | 1994-10-26 | 2000-07-15 | 니시무로 타이죠 | 평면패널 표시장치 및 그 구동방법 |
| KR100446378B1 (ko) * | 2000-12-30 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 구동방법 |
| KR100472478B1 (ko) * | 2002-09-06 | 2005-03-10 | 삼성전자주식회사 | 메모리 억세스 제어방법 및 장치 |
| KR100485799B1 (ko) * | 2002-10-10 | 2005-04-28 | (주)토마토엘에스아이 | 드라이버 집적회로를 위한 제어신호 발생회로 및 방법 |
| KR100501699B1 (ko) * | 2001-01-02 | 2005-07-18 | 삼성에스디아이 주식회사 | 유기 이엘 디스플레이 시스템 |
| JP2007156425A (ja) * | 2005-12-08 | 2007-06-21 | Quanta Display Inc | 二地点間伝送技術を用いた表示装置 |
| KR100856124B1 (ko) * | 2007-02-06 | 2008-09-03 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 |
| US8232953B2 (en) | 2008-03-12 | 2012-07-31 | Hitachi Displays, Ltd. | Liquid crystal display device |
-
1992
- 1992-01-07 JP JP00058392A patent/JP3156327B2/ja not_active Expired - Lifetime
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262226B1 (ko) * | 1994-10-26 | 2000-07-15 | 니시무로 타이죠 | 평면패널 표시장치 및 그 구동방법 |
| EP0921518A2 (en) * | 1997-12-08 | 1999-06-09 | Samsung Electronics Co., Ltd. | Interface for liquid crystal display |
| KR100446378B1 (ko) * | 2000-12-30 | 2004-09-01 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시소자 및 그 구동방법 |
| KR100501699B1 (ko) * | 2001-01-02 | 2005-07-18 | 삼성에스디아이 주식회사 | 유기 이엘 디스플레이 시스템 |
| KR100472478B1 (ko) * | 2002-09-06 | 2005-03-10 | 삼성전자주식회사 | 메모리 억세스 제어방법 및 장치 |
| KR100485799B1 (ko) * | 2002-10-10 | 2005-04-28 | (주)토마토엘에스아이 | 드라이버 집적회로를 위한 제어신호 발생회로 및 방법 |
| JP2007156425A (ja) * | 2005-12-08 | 2007-06-21 | Quanta Display Inc | 二地点間伝送技術を用いた表示装置 |
| KR100856124B1 (ko) * | 2007-02-06 | 2008-09-03 | 삼성전자주식회사 | 타이밍 컨트롤러 및 이를 구비하는 액정 표시장치 |
| US8232953B2 (en) | 2008-03-12 | 2012-07-31 | Hitachi Displays, Ltd. | Liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3156327B2 (ja) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724269B2 (en) | Device for driving a display apparatus | |
| JP3253481B2 (ja) | メモリインターフェイス回路 | |
| KR920000355B1 (ko) | 디스플레이 패널 구동장치 | |
| US6646629B2 (en) | Liquid crystal display control device, liquid crystal display device using the same, and information processor | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JP2002311913A (ja) | 液晶表示装置及び制御回路 | |
| JPH10133172A (ja) | 単純マトリクス型表示装置の駆動回路 | |
| JPH11259053A (ja) | 液晶表示装置 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JPH05297827A (ja) | 液晶表示装置 | |
| JPH07175452A (ja) | 液晶表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2862332B2 (ja) | 液晶表示駆動方式 | |
| JPH0339317B2 (ja) | ||
| JPH01174186A (ja) | 液晶駆動回路 | |
| JP2827990B2 (ja) | 液晶表示装置 | |
| JP2001249644A (ja) | 液晶表示装置 | |
| JPH10222133A (ja) | 液晶表示装置の駆動回路 | |
| JPH07199864A (ja) | 表示装置 | |
| JP3408507B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH0773096A (ja) | 画像処理装置 | |
| JPH04275592A (ja) | 液晶表示装置 | |
| JP3658630B2 (ja) | 液晶表示装置及び液晶駆動方法 | |
| JPH0511722A (ja) | 液晶表示装置 | |
| JPH09218666A (ja) | 液晶表示パネルの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080209 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20100209 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110209 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110209 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20110209 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120209 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120209 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |