JP3841049B2

JP3841049B2 - 電源回路

Info

Publication number: JP3841049B2
Application number: JP2002380947A
Authority: JP
Inventors: 正夫野呂
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2002-12-27
Filing date: 2002-12-27
Publication date: 2006-11-01
Anticipated expiration: 2022-12-27
Also published as: CN1527468A; EP1434341B1; CN1527468B; US7209374B2; EP1434341A3; US20040145930A1; EP1434341A2; JP2004215371A

Description

【０００１】
【発明の属する技術分野】
本発明は、電源回路、特に、インダクタンス負荷を駆動する電源回路に関する。
【０００２】
【従来の技術】
図６は、従来のデジタルアンプと電源回路の構成例を示す図である。
この図において、５１はトランス、５２と５３は整流素子（ダイオード）、５４と５５は平滑コンデンサであり、コンデンサインプット型の正負電源が構成されている。デジタルアンプ部において、ＳＷ１とＳＷ２は図示しないＰＷＭ変調回路の出力により駆動されるＭＯＳＦＥＴなどのスイッチングトランジスタ、Ｄ１とＤ２は前記スイッチングトランジスタＳＷ１とＳＷ２にそれぞれ並列に接続されたダイオード（フライホイールダイオード）、ＬFはインダクタ（コイル）、ＣFはキャパシタ（コンデンサ）、ＲLは負荷（スピーカ）である。
このように構成された回路において、入力信号をＰＷＭ変調した信号によりスイッチングトランジスタＳＷ１とＳＷ２が相補的に駆動され、インダクタＬFとキャパシタＣFからなるローパスフィルタを介して、スピーカーＲLが駆動される。すなわち、ＳＷ１の導通（ＳＷ２は非導通）により図示するように正電源から電流（Ｉ＋）が流れ、ＳＷ２の導通（ＳＷ１は非導通）により負電源へ電流（Ｉ−）が流れることにより負荷ＲLが駆動される。このようなデジタルアンプは、非常に高効率の増幅器として知られている。
【０００３】
このようにインダクタンス負荷を正負電源により駆動する場合に、ポンピング動作が問題となる。このポンピング動作について、図７を参照して説明する。
図７は、負荷抵抗ＲLに正の直流電圧ＶRLを供給する場合における各部の電圧及び電流を示す図である。
図７の（ａ）に示すように、正の直流電圧が負荷に印加されるときには、スイッチングトランジスタＳＷ１が導通する期間Ｔ１が、スイッチングトランジスタＳＷ２が導通する期間Ｔ２よりも長くされる。時刻ｔ１からｔ２までのスイッチングトランジスタＳＷ１が導通している期間Ｔ１には正電源から、該スイッチングトランジスタＳＷ１、インダクタＬF、負荷ＲL、グランドの経路で、電流Ｉ１が流れる（図７の（ｃ））。次に、時刻ｔ２となり、スイッチングトランジスタＳＷ１が非導通となり、ＳＷ２が導通するが、このとき、インダクタンスには、電流をそのまま流し続けるという性質があり、図示するように、ダイオードＤ２、インダクタＬF、負荷ＲL、コンデンサ５５という経路を通って、電流Ｉ２が流れ続ける（図７の（ｄ））。そして、ＰＷＭ変調のクロック速度が非常に高い周波数であるため、スイッチングトランジスタＳＷ２を通って負電源へ電流Ｉ−が流れるようになる前に時刻ｔ３となって、スイッチングトランジスタＳＷ１が導通、ＳＷ２が非導通となり、再び、電流Ｉ１が流れる。このようにして、負荷ＲLには、図の（ｂ）に示す負荷電流ＩLが流れることとなる。
【０００４】
ここで、前記スイッチングトランジスタＳＷ２が導通する期間Ｔ２において流れる電流Ｉ２の向きは、スイッチングトランジスタＳＷ２の導通時に流れる電流Ｉ−の向きと逆であり、コンデンサ５５（Ｃ２）に電荷がチャージされることとなる。このため、コンデンサ５５にチャージされる電圧Ｖ２は、正電源側のコンデンサ５４の両端の電圧Ｖ１よりも高くなる（Ｖ２＞Ｖ１）。
また、逆に負の直流電圧が印加される場合には、上記と逆の動作となり、正電源側のコンデンサ５４にチャージされる電圧Ｖ１が負電源側のコンデンサ５５の両端の電圧Ｖ２よりも高くなる（Ｖ１＞Ｖ２）。
【０００５】
このように、ポンピング動作により、正電源と負電源の電圧が不均衡となって動作効率が低下するとともに、コンデンサ５４あるいは５５に多大な電荷がチャージされることとなり、コンデンサが破壊されることを防止するために、耐圧の高いコンデンサを使用することが必要となる。
なお、４個のスイッチング素子を使用して前記負荷ＲLをブリッジ回路で駆動する場合にはポンピングは発生しないが、この場合には、低インピーダンスの負荷を駆動することができるスイッチングトランジスタが多く必要となり、経済性に問題がある。
【０００６】
このような、正負電源におけるポンピング動作による正電源と負電源との電圧の不均衡を防止することが提案されている（特許文献１を参照）。しかしながら、この提案されている技術は、チョークインプット型の電源回路におけるものであって上記図６に示したようなコンデンサインプット型の電源回路に対するものではなく、また、回路構成も非常に複雑なものとなっている
【０００７】
【特許文献１】
米国特許第６，１６９，６８１Ｂ１号明細書
【０００８】
【発明が解決しようとする課題】
そこで本発明は、簡単な構成により、ポンピング動作による悪影響を除去することができる電源回路を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の電源回路は、相補的に駆動されるスイッチング素子によりインダクタンス負荷を駆動するデジタルアンプに用いられる正負電源回路であって、センタータップ付きの２次巻線に発生する電圧を整流する複数の整流素子と、前記複数の整流素子による整流出力が供給される正側及び負側の平滑コンデンサと、前記整流素子に並列に接続されたスイッチ手段であって、そのスイッチ手段に並列に接続されている整流素子が導通する期間の全て又はそのうちの一部の期間に導通するように制御される複数のスイッチ手段とを有し、前記スイッチ手段の導通により、前記正側の平滑コンデンサの両端電圧と前記負側の平滑コンデンサの両端電圧の不均衡を解消するようになされているものである。
また、４個の整流素子によりブリッジ整流回路が構成されており、該４個の整流素子のうちの同じタイミングで導通状態となる２個の整流素子に前記スイッチ手段が設けられているものである。
さらに、前記電源回路はスイッチングレギュレータであり、前記スイッチ手段はスイッチングレギュレータの一次側の駆動信号と同一タイミングの信号により導通制御されるものである。
【００１０】
【発明の実施の形態】
図１の（ａ）は、本発明の電源回路の一実施の形態の構成を示す図である。
この図において、１は交流電源、２はセンタータップ付きの２次巻線を有するトランス、３及び４は整流素子（ダイオード）、５はダイオード３とセンタータップとの間に接続されたコンデンサ、６はセンタータップとダイオード４との間に接続されたコンデンサであり、これらにより、コンデンサインプット型の正負電源が構成されている。ここで、本発明においては、図示するように、前記ダイオード３に並列にスイッチ回路７が設けられ、前記ダイオード４に並列にスイッチ回路８が設けられている。このスイッチ回路７及び８は、例えば、スイッチングトランジスタなどのスイッチング素子により構成することができる。そして、これらスイッチング素子７及び８を前記ダイオード３及び４が導通する期間の中で導通させるようにしている。このスイッチング素子７及び８を導通させる期間は、前記ダイオード３及び４が導通する期間の全てであってもよいし、そのうちの一部の期間であってもよい。
図１の（ｂ）は、前記スイッチング素子７及び８を導通させる期間Ｔの例を示す図である。この図に示すように、入力される正弦波が所定のレベル以上となる期間Ｔを検出して前記スイッチング素子７及び８を導通制御するようにしてもよい。
【００１１】
図１に示した電源回路の動作について、図２を参照して説明する。図２において、前記図６及び図１と同一の構成要素には同一の番号あるいは記号を付し、説明を省略する。
前記トランス２の２次巻線のプラス側部分の巻数ｎ１とマイナス側部分の巻数ｎ２をｎ１＝ｎ２とし、巻線間の結合が密であるとすると、巻線ｎ１の両端の電圧Ｖｎ１と巻線ｎ２の両端の電圧Ｖｎ２は、常に等しくなる（Ｖｎ１＝Ｖｎ２）。
したがって、前記図６及び図７に関して説明したようにマイナス側のコンデンサ６の両端の電圧Ｖ２がプラス側のコンデンサ５の両端の電圧Ｖ１よりも高くなっているときに（Ｖ２＞Ｖ１であるときに）、前記スイッチング素子７とスイッチング素子８を同時に導通状態とすると、Ｖ１＝Ｖ２となるように、図示する電流Ｉ２とＩ１が流れる。すなわち、両端の電圧が高くなっているコンデンサ６から、センタータップ、巻線ｎ２、スイッチング素子８へ電流Ｉ２が流れ、この巻線ｎ２が一次巻線、巻線ｎ１が二次巻線のトランスのような動作となって、巻線ｎ１からスイッチング素子７、コンデンサ５と電流Ｉ１が流れる。これにより、コンデンサ６のＶ２の電力をコンデンサ５のＶ１側に移動させることができ、正電源の電圧と負電源の電圧の絶対値を等しくすることができる。
また、プラス側のコンデンサ５の両端の電圧が高くなっているＶ１＞Ｖ２の場合にも、前記スイッチング素子７とスイッチング素子８とを同時に導通させることにより、図２に示したＩ１，Ｉ２と逆方向の電流Ｉ１と電流Ｉ２とが流れて、Ｖ１側の電力をＶ２側に移動させることができる。
このように、本発明によれば、ポンピングによりチャージされている電荷を開放することができるため、コンデンサが破壊されることを防止するとともに、耐圧の大きなコンデンサを使用する必要をなくすことができる。また、効率の低下を防止することができる。
【００１２】
図１に示した実施の形態は、半波整流を行う正負電源回路に関するものであった。図３は、両波整流を行う正負電源回路に適用した本発明の実施の形態を示す図である。
図３と前記図１とを比較すると、図３に示した実施の形態においては、整流用ダイオード９と１０とが追加されて、ブリッジ整流回路が形成されている点で図１に示した実施の形態と相違している。このように、４つのダイオードを用いるブリッジ整流回路を採用した場合であっても、ダイオード３とダイオード４の２つのダイオードについてのみ、前述したスイッチング素子７と８を設けることにより、前述したと同様の作用効果を奏することができる。なお、ダイオード３とダイオード４の代わりにダイオード９とダイオード１０とに並列にスイッチング素子を設けるようにしてもよい。あるいはまた、４個のダイオード全てに並列にスイッチング素子を設けても良い。
【００１３】
図４は、本発明をスイッチングレギュレータに適用した実施の形態の構成を示す図であり、図５は、前記図４における各部の波形を示す図である。
図４において、１１，１２は直流電源入力端子、１３，１６，１７，１８はコンデンサ、１４，１５はスイッチングトランジスタ、１９は出力トランス、１９−１と１９−２は出力トランス１９の２次巻線、２０は駆動トランス、２１〜２６は駆動トランスの２次巻線、２７は駆動信号発生源、２８，２９，３０，３１は整流素子（ダイオード）、３２，３３，３４，３５は前記ダイオード２８〜３１にそれぞれ並列に接続されたスイッチング素子、３６及び３７は平滑コンデンサである。
このように構成された電源回路において、前記駆動トランス２０の１次巻線に図５の（ａ）に示す駆動信号が供給され、このトランス２０の２次巻線２１と２２に発生する電圧により、スイッチングトランジスタ１４と１５が交互に導通し、出力トランス１９が駆動される。これにより、出力トランス１９のセンタータップ付きの２次巻線に生じた電圧がブリッジ整流回路を構成するダイオード２８〜３１により両波整流され、平滑コンデンサ３６の両端に正電源電圧＋Ｖが発生し、平滑コンデンサ３７の両端に負電源電圧−Ｖが発生する。
【００１４】
前記ダイオード２８〜３１にはそれぞれ並列にスイッチング素子３２〜３５が接続されており、各スイッチング素子３２〜３５には、それぞれ前記駆動トランス２０の２次巻線２３〜２６の出力が制御信号として供給されている。そして、ダイオード２８に並列に接続されたスイッチング素子３２（Ｓ１）とダイオード３１に並列に接続されたスイッチング素子３５（Ｓ４）は、前記スイッチングトランジスタ１４と同じタイミングで導通状態とされ、ダイオード２９に並列に接続されたスイッチング素子３３（Ｓ２）とダイオード３０に並列に接続されたスイッチング素子３４（Ｓ３）は、前記スイッチングトランジスタ１５と同じタイミングで導通状態とされるように接続されている。
【００１５】
これにより、図５の（ｄ）〜（ｇ）に示すように、それぞれのスイッチング素子に電流が流れ、コンデンサ３７又は３６にポンピングにより生じた電荷の不均衡を解消することができる。なお、図５の（ｄ）〜（ｇ）に図示した例は、コンデンサ３７の両端の電圧Ｖ２がコンデンサ３６に両端の電圧Ｖ１よりも高い場合（Ｖ２＞Ｖ１の場合）に流れる電流を示している。すなわち、図示する期間Ｔ１にコンデンサ３７→トランス１９の２次巻線１９−２→スイッチング素子３５を通って電流Ｉs4が流れ、これによりトランス１９の２次巻線１９−１→スイッチング素子３２→コンデンサ３６という経路で電流Ｉs1が流れる。また、期間Ｔ２には、コンデンサ３７→２次巻線１９−１→スイッチング素子３４の経路で電流Ｉs3が流れ、２次巻線１９−２→スイッチング素子３３→コンデンサ３６の経路で電流Ｉs2が流れる。また、Ｖ１＞Ｖ２のときにも同様に動作する。
このように、前記スイッチング素子３２〜３５が導通されることにより、Ｖ１＝Ｖ２となるように電流が流れ、正電源の電圧と負電源の電圧の不均衡を解消することができる。
【００１６】
なお、図４に示した実施の形態においては、ダイオード２８〜３１の全てに並列にスイッチング素子３２〜３５を設けていたが、前記図３に示した実施の形態と同様に、ダイオード２８とダイオード３１、あるいは、ダイオード２９とダイオード３０の各組にのみスイッチング素子を設けるようにしてもよい。
【００１７】
上述した各実施の形態においては、ダイオード３，４（図１〜図３）、ダイオード２８〜３１（図４）に並列に設けた各スイッチング素子７，８，３２〜３５を、流れる電流（Ｉ１，Ｉ２，Ｉs1〜Ｉs4）の向きにかかわらず、それぞれの所定の期間に導通させるようにしていたが、並列に接続されているダイオードが逆バイアスとなるスイッチング素子のみを選択して閉成するようにしてもよい。すなわち、前記コンデンサ５，６（図１〜図３）又は３６，３７（図４）にそれぞれ蓄積されている電荷量を検出したり、あるいは、前記スイッチングトランジスタＳＷ１，ＳＷ２を駆動するＰＷＭ信号に基づいて、電流Ｉ１，Ｉ２又はＩs1〜Ｉs4の方向を判定し、スイッチング素子７，８，３２〜３５のうち、該電流の方向に対して逆バイアスとなるダイオードに並列に設けられているスイッチング素子のみに対して駆動信号を供給するようにしてもよい。
【００１８】
また、上記においては、インダクタンス負荷を駆動する例としてデジタルアンプを駆動する場合を例にとって説明したが、本発明の電源回路は、インダクタンス負荷を駆動するコンデンサインプット型の電源であれば、どのような負荷を駆動する場合であっても同様に適用することができる。
【００１９】
【発明の効果】
以上説明したように、本発明の電源回路によれば、コンデンサインプット型の正負電源によりインダクタンス負荷を駆動するときに、ポンピング動作により平滑コンデンサに電荷がチャージされるのを防止することができる。
これにより、コンデンサが破壊されるのを防止することができる。あるいは、耐圧の高いコンデンサを使用する必要がなくなり、経済性を向上することができるとともに、装置の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明の電源回路の一実施の形態について説明する図であり、（ａ）は構成を示す図、（ｂ）はスイッチング素子の駆動タイミングを示す図である。
【図２】図１に示した電源回路の動作について説明するための図である。
【図３】本発明の電源回路の他の実施の形態の構成を示す図である。
【図４】本発明の電源回路のさらに他の実施の形態の構成を示す図である。
【図５】図４に示した実施の形態における各部位の波形を示す図である。
【図６】従来の電源回路について説明するための図である。
【図７】従来の電源回路におけるポンピング動作について説明するための図である。
【符号の説明】
１交流電源、２トランス、３，４ダイオード、５，６平滑コンデンサ、７，８スイッチング素子、９，１０ダイオード、１１，１２端子、１３，１６，１７，１８コンデンサ、１４，１５スイッチングトランジスタ、１９出力トランス、２０駆動トランス、２７駆動信号源、２８，２９，３０，３１ダイオード、３２，３３，３４，３５スイッチング素子、３６，３７
平滑コンデンサ

Claims

相補的に駆動されるスイッチング素子によりインダクタンス負荷を駆動するデジタルアンプに用いられる正負電源回路であって、
センタータップ付きの２次巻線に発生する電圧を整流する複数の整流素子と、
前記複数の整流素子による整流出力が供給される正側及び負側の平滑コンデンサと、
前記整流素子に並列に接続されたスイッチ手段であって、そのスイッチ手段に並列に接続されている整流素子が導通する期間の全て又はそのうちの一部の期間に導通するように制御される複数のスイッチ手段とを有し、
前記スイッチ手段の導通により、前記正側の平滑コンデンサの両端電圧と前記負側の平滑コンデンサの両端電圧の不均衡を解消するようになされていることを特徴とする電源回路。
４個の整流素子によりブリッジ整流回路が構成されており、該４個の整流素子のうちの同じタイミングで導通状態となる２個の整流素子に前記スイッチ手段が設けられていることを特徴とする請求項１記載の電源回路。
前記電源回路はスイッチングレギュレータであり、前記スイッチ手段はスイッチングレギュレータの一次側の駆動信号と同一タイミングの信号により導通制御されることを特徴とする請求項１記載の電源回路。