JP2773195B2

JP2773195B2 - スイッチング電源装置

Info

Publication number: JP2773195B2
Application number: JP1061773A
Authority: JP
Inventors: 信義長潟
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-04-05
Filing date: 1989-03-14
Publication date: 1998-07-09
Anticipated expiration: 2013-07-09
Also published as: JPH02261053A; DE68916995D1; EP0336725B1; EP0336725A2; DE68916995T2; EP0336725A3; US4958268A

Description

【発明の詳細な説明】産業上の利用分野本発明は産業用や民生用の機器に直流安定化電圧を供
給するスイッチング電源装置に関するものである。

従来の技術従来、この種のスイッチング電源装置は、第22図に示
すような構成であった。第22図において、１は直流電源
で交流電圧を整流平滑することで、もしくは電池などで
構成されるものであり、入力端子２−２′に入力電圧を
供給し正電圧を入力端子２に接続し、負電圧を入力端子
２′に接続している。３はトランスであり、１次巻線3a
の一端を入力端子２に接続し他端をスイッチング素子４
を介して入力端子２′に接続し、２次巻線3cの一端を出
力端子11′に接続し他端をダイオード７を介して出力端
子11に接続し、バイアス巻線3bの一端を入力端子２′に
接続し他端を同期発振制御回路13に接続している。４は
スイッチング素子であり、制御端子に印加される同期発
振制御回路13のオン・オフ信号によりオン・オフして入
力電圧を前記１次巻線3aに印加したり遮断したりする。
13は同期発振制御回路であり、絶縁伝達手段14の出力信
号によりオン期間を変化させ、オフ期間を前記バイアス
巻線3bの電圧の極性が反転するまで持続するように動作
する。７は整流ダイオードであり、アノード側を前記２
次巻線3cの一端に接続しカソード側を出力端子11に接続
する。９は平滑コンデンサであり、出力端子11−11′間
に接続され前記２次巻線3cの誘起電圧を整流ダイオード
７を介して整流し、平滑コンデンサ９により平滑して出
力電圧とする。15は誤差増幅器であり、基準電圧16と出
力端子11−11′間の出力電圧を比較増幅し絶縁伝達手段
14に信号を供給する。14は絶縁伝達手段であり、１次巻
線側と２次巻線側を絶縁するとともに誤差増幅器15の信
号を同期発振制御回路13に伝達する。以下に従来例の動
作について説明する。

入力端子２−２′に接続された直流電源１より供給さ
れた入力電圧は、同期発振制御回路13のオン信号でスイ
ッチング素子４がオンし、オン期間にトランス３の１次
巻線3aに印加され、１次電流が流れてトランス３に磁束
が発生しエネルギーが蓄積される。この時トランス３の
２次巻線3cに誘起電圧が発生するが、整流ダイオード７
を逆バイアスする方向に電圧が印加されるように構成さ
れている。同期発振制御回路13のオフ信号でスイッチン
グ素子４がオフすると前記１次巻線3aにフライバック電
圧が発生すると同時に、前記２次巻線3cにもフライバッ
ク電圧が発生し、整流ダイオード７を順バイアスする方
向に電圧が印加されるため、トランス３に蓄積されたエ
ネルギーが前記２次巻線3cを介して２次電流として放出
され、平滑コンデンサ９により平滑されて出力電圧とし
て出力端子11−11′に供給される。トランス３に蓄積さ
れたエネルギーがすべて放出されると前記１次巻線3a、
２次巻線3cのフライバック電圧はなくなり、各巻線のイ
ンダクタンスと分布容量により決定される共振電圧でリ
ンギングを発生するが、トランス３のバイアス巻線3bの
両端電圧も同様な電圧を発生し、フライバック電圧の極
性から逆の極性へと変化しようとする。この極性の変化
は同期発振制御回路13に伝達され再びスイッチング素子
４をオンさせる。これらの動作が繰返されることで、出
力電圧は連続的に出力端子11−11′より供給される。

さらに出力電圧が安定に制御される動作について、第
23図を参照して詳しく説明する。第23図において（ａ）
はスイッチング素子４の両端電圧波形V_DSを示してお
り、（ｂ）は前記１次巻線3aに流される１次電流I_Dを示
しており、（ｃ）は同期発振制御回路13の駆動パルス波
形V_Gを示しており、（ｄ）は前記２次巻線3cに流れる２
次電流波形I_Oを示しており、実線は出力端子11−11′よ
り出力電流I_OUTが多く流れ出ている時でいわゆる重負荷
時を示し、点線は出力電流I_OUTが少なく流れ出ている時
でいわゆる軽負荷時を示している。一般に前記出力電流
I_OUTはで表わされ、出力電圧V_OUTはで表わされ、スイッチング周波数で表わされる。ここで、N_Sは前記２次巻線3cの巻線数で
あり、N_Pは前記１次巻線3aの巻線数であり、L_Sは前記２
次巻線3cのインダクタンス値であり、V_INは直流電源１
より供給される入力電圧であり、T_ONはスイッチング素
子４のオン期間であり、T_OFFはスイッチング素子４のオ
フ期間であり、Ｔは発振周期である。

出力電圧V_OUTは、誤差増幅器15により基準電圧16と比
較増幅され絶縁伝達手段14を介して同期発振制御回路13
に伝達され、スイッチング素子４のオン期間を制御する
ため、絶えず一定となるように制御されており、前述の
出力電流I_OUTおよび入力電圧V_INの変動に対しても、オ
ン期間が変化して一定に保たれることになる。第23図は
その様子を示してるが、オン期間の変化によりオフ期間
も同様な変化をするため、発振周波数ｆも変化している
ことがわかる。さらに出力端子11−11′の短絡などの過
電流によって、オン期間が無制限に広がるのを防止する
ため、同期発振制御回路13に最大オン期間を制限する機
能もしくは１次電流を制限する機能が必要となる。

しかしこのような第22図に示す従来のスイッチング電
源装置では、スイッチング素子４のターンオンおよびタ
ーンオフ時に印加される電圧波形と電流波形が同時にス
イッチング素子４の応答スピードで決まる傾きによりク
ロスしながら変化するためにスイッチング損失が大きく
発生し、しかもスイッチング素子４の応答スピードを速
くすることでスイッチング損失を減少させると電圧波形
と電流波形がより急峻となるため、スイッチングノイズ
およびスイッチング素子４に印加される電圧、電流のス
パイクが増加する。

最近、このような問題点を解決するために、スイッチ
ング回路上にインダクタンスとキャパシタンスを挿入し
てLC共振を利用した共振型スイッチング電源装置が種々
提案されている。

第24図は従来の共振型スイッチング電源装置の一構成
例を示している。第24図において、第22図と同じものは
同一の符号を付し説明は省略する。第24図において、45
はインダクタンスであり、入力端子２とトランス３の１
次巻線3a間に直列に挿入され、41はコンデンサであり、
スイッチング素子４に並列に接続され、インダクタンス
45とコンデンサ41によりCL共振回路が構成される。５は
ダイオードであり、スイッチング素子４に並列にアノー
ドを入力端子２′の接続点に接続し、カソードを前記１
次巻線3aの接続点に接続し、インダクタンス45に貯えら
れたエネルギーが直流電源１に回生される時にスイッチ
ング素子４がオフしていても電流を流すことができるよ
うに入れられている。42は同期発振制御回路であり、ス
イッチング素子４のオン・オフ信号を発生し絶縁伝達手
段14の出力信号によりオン期間を変化させ、オフ期間を
ダイオード５に電流が流れるまで持続させるようにダイ
オード５の電流を検出して動作させる。

第25図は各部の動作波形を示しており、第25図におい
て（ａ）はスイッチング素子４の両端電圧波形V_DSを示
しており、（ｂ）はスイッチング素子４とダイオード５
に流れる電流波形Ｉ′_DSを示しており、（ｃ）は同期発
振制御回路42の駆動パルス波形V_G1を示しており、
（ｄ）はコンデンサ41に流れる電流波形Ｉ′_Ｃを示して
おり、（ｉ）は前記２次巻線3cに流れる２次電流波形I_O
を示しており、（ｊ）は前記２次巻線3cの両端に発生す
る誘起電圧波形V_Oを示している。各動作波形よりわかる
ように、スイッチング素子４のオン期間にトランス３と
インダクタンス45にエネルギーが蓄積され、オフ期間に
トランス３に蓄積されたエネルギーは前記２次巻線3cを
介して出力端子11−11′に放出されると共にインダクタ
ンス45に蓄積されたエネルギーはコンデンサ41を充電す
る方向に放出され、インダクタンス45のインダクタンス
値Ｌとコンデンサ41の容量値Ｃで決定される共振周波数で正弦波状に振動する電圧がコンデンサ41の両端に発生
する。さらに、前記正弦波状に振動する電圧は、直流電
源１の入力電圧と前記１次巻線3aに発生するフライバッ
ク電圧との和を中心にして振動するため、振幅が前記入
力電圧とフライバック電圧の和より十分大きくなるよう
にインダクタンス45とコンデンサ41の値およびオン期間
を設定することで、コンデンサ41の両端電圧が負になる
期間を発生させ、この期間はコンデンサ41の両端電圧が
ゼロでダイオード５を介して電流がインダクタンス45に
流れている時で同期発振制御回路42によりスイッチング
素子４はオンするが、この時スイッチング素子４にはコ
ンデンサ41の放電電流は流れず、しかも印加電圧がゼロ
の状態でオンするいわゆるゼロクロススイッチングとな
る。この動作を繰返して出力端子11−11′に出力電圧が
供給される。このような共振型スイッチング電源装置で
は、スイッチング素子４のダーンオンおよびターンオフ
時に印加される電圧波形（方式によっては電流波形であ
ることも、両方の波形であることもある。）がスイッチ
ング素子４の応答スピードに関係なく正弦波状に傾きを
もってゆるやかに変化するため、電源波形が急峻に変化
してもスイッチング損失は小さく、しかも電圧波形が正
弦波のためスイッチングノイズも非常に少ない。しかし
このような共振型スイッチング電源装置は、スイッチン
グ素子４がオンする時に必ず前記ゼロクロススイッチン
グで行わなければ、コンデンサ41の蓄積電荷をスイッチ
ング素子４で短絡することになり、スイッチング素子４
を破壊したり、スイッチング損失が急激に増加したり、
スイッチングノイズが増加したりする。そこで前記ゼロ
クロススイッチングを確保しながら、広範囲な入力電圧
の変動や出力電流の変動に対し出力電圧を一定に保つた
めに制御を行うことは非常に困難であり、かつ現在まで
有効な手段が発見されておらず実用化することができな
い。すなわちオン期間は前記ゼロクロススイッチングを
確保するため最小値が制限され、オフ期間T_OFFも前記ゼ
ロクロススイッチングを確保するため前記共振周波数fc
が一定であることよりおよその範囲である必要があるため、パルス幅制御では十分に
広い制御特性が得られない。さらに、第22図に示す従来
方式ではスイッチング素子４に印加される電圧（又は電
流）波形は方形波であるが、第24図に示す共振型では正
弦波となるため印加波形のピーク値が増加してスイッチ
ング素子４が大容量化し、さらに大きな共振電流がイン
ダクタンス45、コンデンサ41および前記１次巻線3aを介
して直流電源１に流れる。さらに、トランス３の２次巻
線を複数とし、それぞれの巻線に整流平滑手段を設けて
複数の出力電圧を得るように構成した従来のスイッチン
グ電源装置の一構成例を第26図に示す。第26図におい
て、第22図と同じものは同一の符号を付し説明は省略す
る。第26図において、3fはトランス３に巻かれた第２の
２次巻線であり、一端を出力端子62′に接続し、他端を
整流ダイオード60を介して出力端子62に接続している。
61はコンデンサであり、出力端子62−62′間に接続され
前記２次巻線3fの誘起電圧を平滑して出力電圧とする。

出力端子62−62′の出力電圧V_OUT1が誤差増幅器15、
基準電圧16、絶縁伝達手段14、同期発振制御回路13によ
り安定に制御される動作については、すでに第22図およ
び第23図を用いて説明したものと同じため省略するが、
直接制御されない非制御出力となる出力端子11−11′の
出力電圧V_OUT2は、出力電圧V_OUT1と比例した電圧すなわ
ちで表わされる電圧になるが、主に２次巻線インピーダン
スや整流ダイオードの動作インピーダンスおよび前記２
次巻線3cと3fのリーケージインダクタンスの影響により
出力電流による電圧降下が生じるため、出力電圧V_OUT2
の安定度はあまり良くない。ここで、N_S1は前記２次巻
線3fの巻線数で、N_S2は前記２次巻線3cの巻線数を示
す。

発明が解決しようとする課題このような従来の構成では、第22図において入力電圧
および出力電流の変動に対して、出力電圧を一定に制御
するには発振周波数を大きく可変する必要があり、スイ
ッチング素子４の動作周波数や同期発振制御回路13の応
答および制御系の応答等により、発振周波数の上限が決
定されるため、制御範囲を広くするには発振周波数の下
限を低くするしかなく、トランス３や２次巻線側の整流
平滑回路は最小発振周波数で設計するため大型化、大容
量化して電源形状が大型化しコストアップになってしま
う。さらに出力電流の過渡的な変動に対して、制御ルー
プの応答遅れがあるため出力電圧に過渡的な変動が発生
するが、特に出力電圧が過渡的に高くなった場合に平滑
コンデンサ９の放電は出力電圧11−11′より出力電流と
して行われるため、出力電流が小さい場合に放電スピー
ドが遅く出力電圧の安定に時間がかかり出力電圧の過渡
応答が著しく悪化する。さらに出力端子間の短絡や出力
電流の過電流による保護を行うため、オン期間の最大値
を制限する回路が必要となり、１次巻線側と２次巻線側
の絶縁が必要な場合には制御信号の伝達のためフォトカ
プラ通の絶縁伝達手段14が必要になるなど、回路が複雑
化してコストアップになる。さらにスイッチング素子４
のターンオンやターンオフ時のスイッチング損失を減少
させ高周波化するため、スイッチング素子４の応答スピ
ードを速くすればスイッチングノイズが増加し、機器の
ノイズ障害防止のため入出力端子に挿入されるノイズフ
ィルタが大型化し、さらにスイッチング素子４に印加さ
れる電圧と電流波形のサージが増加するため、必要以上
の大容量スイッチング素子が必要となる。このような課
題を解説するために、スナバーを強化してターンオフ波
形の急峻な変化を抑制すると、ターンオン損失の増加や
スナバー損失が増加するなど効率の低下があり、実用的
でない。さらにスイッチング損失を減少し、同時にスイ
ッチングノイズも減少させる方法として最近第24図に示
すような共振型スイッチング電源装置が種々提案されて
いるが、ゼロクロススイッチングを達成するためには出
力電圧の安定化制御が困難であり、さらにスイッチング
素子４に印加される電圧波形もしくは電流波形が正弦波
となりピーク値が増加するためスイッチング素子４の容
量を大きくする必要があり、大きな共振電流により効率
があまり向上しないなど実用的でない。

さらにスイッチングノイズは、トランスの１次巻線側
のみに発生するだけでなく、２次巻線側にも同様にリー
ケージインダクタンス（２次巻線側から見たトランスの
２次巻線と１次巻線のリーケージインダクタンス）と２
次巻線の分布容量によるリンギング波形の発生や整流ダ
イオードのリカバリー電流などにより大きなスイッチン
グノイズが主にスイッチング素子４のターンオン時に発
生する。これらの対策として、前記１次巻線側の対策と
同様にスナバー回路を前記２次巻線の両端や整流ダイオ
ードの両端に接続して防止するが、スナバー損失の増加
やスナバーに流れる電流がトランスの２次巻線から１次
巻線に伝達され、スイッチング素子４のターンオン時の
スパイク電流が増大し損失を増加させる。

さらに第26図に示す複数の２次巻線を有する従来の構
成では、多出力のうち出力電圧が検出され制御されてい
る制御出力については絶えず安定に制御されるが、それ
以外の直接制御されない非制御出力については出力電流
の変動により少なからず影響を受け出力電圧が若干変化
する。特に非制御出力の出力電流が少なくなる軽負荷時
には、前記制御出力を構成するトランスの２次巻線と非
制御出力を構成する他の２次巻線の結合が悪いと、トラ
ンスのリーケージインダクタンスにより発生するスパイ
ク電圧の影響を受けやすくなり、非制御出力の出力電圧
が大きく上昇してしまう。この場合、制御出力の出力電
流が大きい程また非制御出力の出力電流が少ない程、非
制御出力の出力電圧の上昇は大きくなる。非制御出力の
軽負荷時の出力電圧の上昇を防止するには、軽負荷にな
らないように非制御出力の出力端子間に抵抗などを接続
してブリーダー電流を流すことや、レギュレータ回路を
介して出力を供給するなどで対策が行われるが、ブリー
ダー電流による損失がレギュレータ回路損失が発生する
ため、スイッチング電源効率が低下するという課題があ
った。

本発明はこのような課題を解決するもので、出力電圧
の過渡応答が改善でき、電源の小型化・低コスト化を実
現するものであり、さらに安定化制御が従来方式と同一
で、広く安定しており、スイッチング損失を減少でき、
しかもスイッチングノイズを減少することが可能とな
り、高周波化を実現するものであり、さらに複数の２次
巻線を有する多出力においても損失の低下が少なく、非
制御出力の軽負荷時の出力電圧上昇を抑えることがで
き、スイッチング電源装置の高効率化を実現することを
目的とするものである。

課題を解決するための手段この課題を解決するために本発明は、第１のスイッチ
手段がオン・オフされ、前記第１のスイッチ手段がオン
のとき入力電圧をトランスの１次巻線に印加して１次電
流を流し前記トランスにエネルギーを貯え、前記第１の
スイッチ手段がオフのとき前記トランスに貯えられたエ
ネルギーを２次電流として前記トランスの２次巻線より
放出し、前記２次電流を整流手段と平滑手段により整流
平滑して出力電圧を得て、前記トランスに貯えられたエ
ネルギーをすべて前記トランスの２次巻線より放出した
後に前記整流手段に並列接続された第２のスイッチ手段
を介して前記出力電圧を前記トランスの２次巻線に印加
され、前記第２のスイッチ手段により前記出力電圧が前
記トランスの２次巻線に印加される期間を変化させるこ
とで前記出力電圧の制御を行うように構成したものであ
り、さらに前記第１のスイッチ手段および前記第２のス
イッチ手段のどちらか一方または両方にコンデンサを並
列に接続するように構成したものであり、また前記第１
のスイッチ手段がオフ期間に前記トランスに貯えられた
エネルギーを前記トランスの複数の２次巻線より整流平
滑手段を介して複数の出力電圧として供給し、少なくと
も前記出力電圧の一つが安定化されるように前記第１の
スイッチ手段のオン期間が制御され、他の安定化されな
い前記出力電圧のうち少なくとも一つの出力電圧を前記
第２のスイッチ手段を介して前記トランスの２次巻線に
前記第１のスイッチ手段がオフの期間に印加するように
構成したものである。

作用この構成により、オン期間に１次巻線に流れる１次電
流によりトランスに貯えられたエネルギーを、オフ期間
中に２次巻線を介して２次電流として出力に放出したエ
ネルギーのうち出力で消費されない過剰なエネルギーを
再び２次巻線に流れる逆方向の２次電流としてトランス
に貯え、１次巻線を介して逆方向の１次電流として１次
巻線側に回生することにより出力の制御を行うもので、
２次巻線に流れる前記逆方向の２次電流を制御すること
で、１次巻線側に回生するエネルギーを制御し出力より
供給するエネルギーを制御し、出力電圧を一定になるよ
うに制御するものであり、さらに、１次巻線側および２
次巻線側のスイッチ手段に並列にコンデンサを接続し、
前記回生するエネルギーを利用し前記コンデンサの蓄積
電荷を放電することで、スイッチ手段のターンオフ時の
電圧波形およびターンオン時の電流波形の急峻な変化を
防止させ、スイッチング損失とスイッチングノイズを減
少させるものであり、また前記トランスの複数の２次巻
線と整流平滑手段より供給される複数の出力で、非安定
化出力から前記回生エネルギーを供給して直流電源に回
生することにより、出力が軽負荷になっても１次巻線を
介して回生するエネルギーだけ絶えず負荷がつながって
いることになり、軽負荷時の出力電圧の上昇を防止でき
るうえに、回生されたエネルギーは直流電源に再び戻る
ため損失が発生しないものである。

実施例第１図は本発明の一実施例によるスイッチング電源装
置の回路構成図である。第１図において、第22図と同じ
ものは同一の符号を付し説明は省略する。１は直流電源
であり、２−２′は入力端子であり、３はトランスで１
次巻線3a、２次巻線3c、バイアス巻線3bより構成されて
おり、４は第１のスイッチ手段であるスイッチング素子
であり、７は整流ダイオードであり、９は平滑コンデン
サであり、11−11′は出力端子である。５はダイオード
であり、トランス３に貯えられたエネルギーが前記１次
巻線3aを介して直流電源１に電力回生する時に、スイッ
チング素子４がオフしている時でも１次巻線3aの回生電
流を流すことができるように、スイッチング素子４と並
列に接続され、アノードを入力端子２′へ接続し、カソ
ードを前記１次巻線3aの一端に接続したものである。６
は同期発振回路であり、スイッチング素子４を決められ
たオン期間でオン動作させ、スイッチング素子４のオフ
期間を前記バイアス巻線3bの誘起電圧の極性が反転する
まで持続するようにオフ動作させ、このオン・オフの繰
返しにより発振を続けるものである。８は第２のスイッ
チ手段である２次スイッチング素子であり、スイッチン
グ素子４のオン期間に貯えられたトランス３のエネルギ
ーが、スイッチング素子４のオフ期間に前記２次巻線3c
を介して整流ダイオード７又は前記２次スイッチング素
子８から平滑コンデンサ９に放出された後、今度は逆に
平滑コンデンサ９から前記２次スイッチング素子８を介
して前記２次巻線3cに２次電流を流す逆流期間を、制御
回路10より制御される。10は制御回路であり、出力端子
11−11′間の出力電圧を検出し内部基準電圧と比較し
て、２次スイッチング素子８の前記２次電流を流す逆流
期間を変化させる。

次に第２図も参照して詳しく動作説明を行う。第２図
において（ａ）はスイッチング素子４の両端電圧波形V
_DSを示しており、（ｂ）は前記１次巻線3aに流れる１次
電流I_Dを示しており、（ｃ）は同期発振回路６の駆動パ
ルス波形V_G1を示しており、（ｄ）は前記２次巻線3cに
流れる２次電流波形I_Oを示しており、（ｅ）は２次スイ
ッチング素子８の駆動パルス波形V_G2を示しており、オ
フ期間中で斜線で示した期間が前記２次巻線3cに２次電
流を流す逆流期間を示している。同期発振回路６により
決められたオン期間で動作するスイッチング素子４のオ
ン期間に前記１次巻線3aを介して流れる１次電流により
トランス３に磁束が発生しエネルギーが蓄積される。こ
の時トランス３の２次巻線3cに誘起電圧が発生するが、
整流ダイオード７を逆バイアスする方向に電圧が印加さ
れるように構成されるとともに、２次スイッチング素子
８はオフしているように構成されている。同期発振回路
６のオフ信号でスイッチング素子４がオフすると前記１
次巻線3aにフライバック電圧が発生すると同時に、前記
２次巻線3cにもフライバック電圧が発生し、整流ダイオ
ード７を順バイアスする方向に電圧が印加されるため、
トランス３に蓄積されたエネルギーが前記２次巻線3cを
介して２次電流として放出され、平滑コンデンサ９によ
り平滑されて出力電圧として出力端子11−11′に供給さ
れる。この時、２次スイッチング素子８も制御回路10に
よりオンされるがどちらを２次電流が流れても特に動作
上変化は生じない。トランス３に蓄積されたエネルギー
がすべて放出され２次電流がゼロになると、すでにオン
している２次スイッチング素子８を介して平滑コンデン
サ９の両端電圧、すなわち出力電圧は前記２次巻線3cに
印加されるため、平滑コンデンサ９より逆方向に２次電
流が流れ、トランス３に前記とは逆方向の磁束が発生し
エネルギーが蓄積される。この状態ではトランス３の各
巻線に発生する誘起電圧の極性は変化しないため、前記
バイアス巻線3bのフライバック電圧も変化しないため同
期発振回路６はスイッチング素子４のオフ期間を持続さ
せる。制御回路10により２次スイッチング素子８のオン
期間は制御されており、２次スイッチング素子８がオフ
するとトランス３の各巻線に発生する誘起電圧は極性が
反転するため、前記２次巻線3cに発生する誘起電圧は整
流ダイオード７を逆バイアスし、２次スイッチング素子
８もオフしているため２次巻線電流は流れなくなり、前
記１次巻線3aに発生する誘起電圧はスイッチング素子４
の接続端を負電圧に、入力端子２の接続端を正電圧にす
る方向に発生するため、ダイオード５を介して直流電源
１を充電する方向に１次電流が流れ、オフ期間中に蓄積
されたトランス３のエネルギーを直流電源１に電力回生
を行う。この時に前記バイアス巻線3bに発生する誘起電
圧の極性も反転するため、同期発振回路６はスイッチン
グ素子４をオンさせるが、１次電流がどちらを流れても
特に動作上変化は生じない。オフ期間にトランス３に蓄
積されたエネルギーがすべて放出され１次電流がゼロに
なると、すでにオンしているスイッチング素子４を介し
て直流電源１より前記とは逆方向に放電するように１次
電流が流れてトランス３に磁束が発生しエネルギーが蓄
積される。この状態ではトランス３の各巻線に発生する
誘起電圧の極性は変化せず、同期発振回路６によりスイ
ッチング素子４はオンを持続する。同期発振回路６によ
り決められたオン期間で動作するスイッチング素子４を
オフすると、トランス３に蓄積されたエネルギーは前記
２次巻線3cを介して２次電流として放出される。これら
の動作を繰返すことで、出力電圧は連続的に出力端子11
−11′より供給される。

さらに出力電圧が安定に制御される動作について詳し
く説明する。第２図に各動作波形を示しているが、同期
発振回路６の駆動パルス波形V_G1のオフ期間（t₁〜t₃）
をT_OFFとし、そのうち２次電流I_Oの逆流期間（t₂〜t₃）
をＴ′_OFFとし、一方オン期間（t₃〜t₅）をT_ONとし、そ
のうち１次電流I_Dの回生期間（t₃〜t₄）をＴ′_ONとす
る。この時の出力端子11−11′より出力電流I_OUTは、ここで、N_Sは前記２次巻線3cの巻線数であり、N_Pは前
記１次巻線3aの巻線数であり、L_Sは前記２次巻線3cのイ
ンダクタンス値であり、V_INは直流電源１より供給され
る入力電圧であり、T_ONはスイッチング素子４のオン期
間であり、T_OFFはスイッチング素子４のオフ期間であ
り、Ｔは発振周期である。

前記オン期間T_ONは、同期発振回路６により決められ
た一定値に保たれているため、出力電圧V_OUTが一定であ
れば前記オフ期間T_OFFも一定で発振周波数ｆも一定とな
る。しかし前記逆流期間Ｔ′_OFFは、制御回路10により
制御される２次スイッチング素子８で変化でき、出力電
流I_OUTが変化すると前記関係式よりで出力電圧V_OUTが一定であれば一定となる。）で表わさ
れるように、前記逆流期間Ｔ′_OFFを変化することで制
御可能となる。さらに前記入力電圧V_INの変化に対して
も、前記関係式より前記逆流期間Ｔ′_OFFを変化させることで制御可能
となる。以上のことより、出力電圧V_OUTは、制御回路10
により制御される２次スイッチング素子８のオン期間を
制御することで逆流期間Ｔ′_OFFを変化させ、絶えず一
定となるように制御される。

第３図は出力電圧I_OUTが変化した時の各動作波形、第
４図はその時のトランス３の磁束変化を示しているＢ−
Ｈ曲線で、第３図において第２図と同じものは同一の符
号を付し説明は省略する。第３図で実線は出力端子11−
11′より出力電流I_OUTが最大に流れている時でいわゆる
最大負荷時を示し、点線は出力電流I_OUTがゼロの時でい
わゆる無負荷時を示している。第４図で実線は前記最大
負荷時の磁束変化で点線は前記無負荷時の磁束変化を示
しており、入力電圧が一定であれば出力電流が変化して
もT_ON期間T_OFF期間が一定であることから磁束変化幅Δ
Ｂは絶えず一定となる。

第５図に本発明の他の実施例を具体的に示す。第１図
と同じものは同一の符号を付し説明は省略する。3dはト
ランス３の２次巻線3cに巻き上げて作られた２次バイア
ス巻線であり、21,23,30はバイポーラ型トランジスタ
（以下、BPTと略す）であり、22,25,27,29は抵抗であ
り、24,26はコンデンサであり、28はダイオードであ
り、31は誤差増幅器であり、32は基準電圧である。本実
施例では、スイッチング素子４としてBPT21を、２次ス
イッチング素子８としてBPT30を使用している。さらに
同期発振回路６を構成している回路の動作は、BPT21の
オン期間に前記バイアス巻線3bに発生する誘起電圧より
抵抗25とコンデンサ26の直列接続回路を介してBPT21の
駆動電流が供給されBPT21のオンは持続するが、オン期
間では前記バイアス巻線3bに発生する入力電圧に比例し
た誘起電圧より抵抗27を介してコンデンサ24を充電する
ため、コンデンサ24の両端電圧が上昇しBPT23のベース
を駆動するとBPT23はオンし、BPT21のベースをショート
してオフさせる。オン期間は、BPT21のオフ期間に発生
する前記バイアス巻線3bの出力電圧に比例したフライバ
ック電圧によりダイオード28を介しコンデンサ24に貯え
られたBPT23のベースを逆バイアスする電圧をオン期間
に充電してBPT23のベースを駆動するまでの時間で決定
され、入力電圧、出力電圧により多少変化はするがほぼ
一定のオン期間を確保するように構成されている。さら
に制御回路10を構成している回路の動作は、BPT21のオ
フ期間に前記２次バイアス巻線3dに発生するフライバッ
ク電圧により抵抗29を介してBPT30のベースがドライブ
されてオンし、オン期間にトランス３に蓄積されたエネ
ルギーがオフ期間に前記２次巻線3cを介して２次電流と
して放出された後、すでにオンしているBPT30を介して
コンデンサ９より逆方向に２次電流が前記２次巻線3cに
流れ込み、その２次電流Ｉ′_Ｏはで決まる直線的に増加する電流であり、さらにBPT30の
ベース電流I_Bは出力電圧を検出して基準電圧32と比較さ
れ誤差増幅器31により制御されているため、２次電流
Ｉ′_ＯはＩ′_Ｏ＝Ｉ′_Ｂ×h_FEで決まる値で制限される
ことになり、BPT30のベース電流Ｉ′_Ｂを制御すること
で逆流期間Ｔ′_OFFはとなり変化させることが可能となる。

前記２次電流が直線的な増加から一定電流に制限され
ると、前記２次バイアス巻線3dの誘起電圧がなくなるた
め急速にBPT30はオフし、同時にトランス３の各巻線の
誘起電圧の極性は反転し、前記バイアス巻線3bにもBPT2
1のベースを順バイアスする方向に誘起電圧が発生する
ため、再びBPT21はオンされることになる。以上の動作
の繰返しにより発振は持続し、出力電圧が制御される。
尚、抵抗22はBPT21のベースに微少な電流を供給し起動
開始を行わせる。

第６図に本発明の他の実施例を示すが、第５図のスイ
ッチング素子４および２次スイッチング素子８を電界効
果型トランジスタ（以下、FETと略す）にしたもので、F
ETの寄性的に内蔵されているボディーダイオードを利用
することで、ダイオード５および整流ダイオード７を無
くした構成であり、動作は第５図と同一のため説明は省
略する。33,34はFETであり、抵抗22はFET33のゲートに
電圧を供給し起動開始を行わせる。

第７図に本発明の他の実施例を示すが、第１図のトラ
ンス３に別巻線である帰還巻線3eを設け、トランス３の
２次巻線3cによりトランス３に貯えられたエネルギーを
出力端子11−11′に放出し、前記帰還巻線3eに直列に接
続されたダイオード35と２次スイッチング素子８の直列
接続回路により出力電圧が印加されることで、トランス
３に再びエネルギーを貯えトランス３の１次巻線3aを介
して直流電源１にエネルギーを回生するように構成した
ものであり、動作は第１図と同一のため説明は省略す
る。ただしこの場合、前記２次巻線3cと前記帰還巻線3e
の巻線数は同一もしくは前記２次巻線3cの巻線数の方が
前記帰還巻線3eより少ないことが必要であり、特に前記
巻線数が同一であればダイオード35は省略できる。

第８図に本発明の他の実施例を示すが、第１図のトラ
ンス３に別巻線である多出力巻線3fを設け、出力電圧を
多出力構成としたものであり、前記多出力巻線3fに接線
された整流ダイオード36、平滑コンデンサ37により整流
平滑された第２の出力電圧を出力端子38−38′を介して
供給するように構成したものであり、動作は第１図と同
一のため説明は省略する。なお、さらに多くの出力電圧
を得るために、トランス３に別巻線を同様に多数個構成
することも可能である。

第９図に本発明の他の実施例を示すが、第１図の同期
発振回路６を他励発振回路39に変更しさらにトランス３
のバイアス巻線3bを外したもので、前記他励発振回路39
は予め決められた一定周波数でオン・オフしスイッチン
グ素子４をドライブするように構成されており、第１図
と同じものは同一の符号を付し説明は省略する。第９図
の本発明の動作説明は、第10図も参照して説明を行う。
第10図において第２図と同じものは同一の符号を付し説
明は省略する。他励発振回路39のオン期間（t₁₅〜t₁₆）
にトランス３に貯えられたエネルギーは、他励発振回路
39のオフ期間（t₁₁〜t₁₅）のうちトランス３の２次巻線
3cを介して出力電圧に放出する期間T_OFF1（t₁₁〜t₁₂）
とトランス３の２次巻線3cに２次スイッチング素子８を
介して出力電圧が印加される逆電流期間T_OFF2（t₁₂〜t
₁₃）と前記１次巻線3aを介して逆電流期間T_OFF2にトラ
ンス３に貯えられたエネルギーが直流電源１に回生する
回生期間T_OFF3（t₁₃〜t₁₄）とトランス３に磁束が発生
していなくスイッチング素子４の両端電圧が直流電源１
の入力電圧V_INと同一となるデット期間T_OFF4（t₁₄〜
t₁₅）に分けられる。これらの動作により第１図と同一
な動作で出力電圧は制御されるが、他励発振回路39のオ
フ期間はデット期間T_OFF4が発生するように設定する必
要がある。

第11図に本発明の他の実施例を示すが、第１図の入出
力絶縁構成から非絶縁構成にしたもので、いわゆるバッ
クブースト（BUCK−BOOST）型のコンバータで、動作は
第１図と同一のため説明は省略する。

40はチョークトランスでメイン巻線40aとバイアス巻
線40bより構成されている。スイッチング素子４がオン
すると前記メイン巻線40aに入力より電流が流れチョー
クトランス40にエネルギーが蓄積され、オフすると前記
メイン巻線40aを介してチョークトランス40に蓄積され
たエネルギーが出力に放出され、前記バイアス巻線40b
は同期発振回路６のオン開始タイミングを与えるもので
ある。

さらに本発明では出力電流の渦電流に対して、T_ON期
間は絶えず同期発振回路６および他励発振回路39で予め
決められた一定に固定されており、最大出力電流は自動
的に制限されるが、入力電圧の変化により最大出力電流
も変化する。さらに入力電圧に対して反比例的にT_ON期
間を変化させることで、入力電圧が変動しても出力電流
の渦電流に対して最大出力電流を一定にすることもでき
る。さらにダイオード７は、スイッチング素子４がオフ
した時に同期して２次スイッチング素子８がオンするよ
うに構成すれば、２次電流はすべて２次スイッチング素
子８に流れるため整流ダイオード７は不要となる。同様
に同期発振回路６のオンが２次スイッチング素子８のオ
フに同期するように構成すればダイオード５は不要とな
る。

第12図に本発明の他の実施例を具体的に示す。第12図
において、第１図、第24図と同じものは同一の符号を付
し説明は省略する。41はスイッチング素子４に並列に接
続されたコンデンサ、42は同期発振制御回路、43は制御
回路であり、２次スイッチング素子８の前記２次電流を
流す逆流期間を決める。44は２次側制御ブロックを示し
ている。

次に第13図を参照して動作説明を行う。第13図におい
て、（ａ）はスイッチング素子４の両端電圧波形V_DSを
示しており、（ｂ）はスイッチング素子４とダイオード
５に流れる電流波形I_DSを示しており、（ｃ）は同期発
振制御回路42の駆動パルス波形V_G1を示しており、
（ｄ）は前記２次巻線3cに流れる２次電流波形I_Oを示し
ており、（ｅ）は制御回路43の駆動パルス波形V_G2を示
しており、（ｆ）はコンデンサ41に流れる電流波形I_Cを
示しており、オン期間中で前記１次巻線3aから直流電源
１に１次電流を流す回生期間を示し、オフ期間中で斜線
で示した期間が前記２次巻線3cに２次電流を流す逆流期
間を示している。さらに第13図において、実線は出力端
子11−11′より出力電流I_OUTが流れている状態を示し、
点線は出力電流I_OUTが無い場合のいわゆる無負荷状態の
各波形の変化を示している。

スイッチング素子４に並列に接続したコンデンサ41に
より、同期発振制御回路42のオフ信号でスイッチング素
子４がオフすると前記１次巻線3aにオン期間とは逆極性
の誘起電圧すなわちフライバック電圧が発生するが、コ
ンデンサ41によりフライバック電圧の上昇は比較的ゆる
やかになりスイッチング素子４に印加される電圧の急激
な上昇を抑制しターンオフ損失を減少させると同時に、
前記２次巻線3cにもフライバック電圧が発生し、整流ダ
イオード７を順バイアスする方向に電圧が印加されるよ
うになるため、トランス３に蓄積されたエネルギーが前
記２次巻線3cを介して２次電流として放出される。前記
２次巻線3cより放出される２次電流がゼロになると、す
でにオンしている２次スイッチング素子８を介して平滑
コンデンサ９の両端電圧すなわち出力電圧は前記２次巻
線3cに印加されるため、平滑コンデンサ９より前記２次
巻線3cに向って逆方向の２次電流が流れ、トランス３に
前記とは逆方向の磁束が発生しエネルギーが蓄積され
る。制御回路43により逆方向の２次電流が流れる期間で
ある逆流期間は制御されており、２次スイッチング素子
８がオフするとトランス３の各巻線に発生する誘起電圧
の極性が反転するため、前記２次巻線3cに発生する誘起
電圧は整流ダイオード７を逆バイアスし、２次スイッチ
ング素子８もオフしているため、前記１次巻線3aに発生
する誘起電圧はコンデンサ41の接続端子を負電圧に、入
力端子２の接続端を正電圧にする方向に発生してコンデ
ンサ41のすでに蓄積された電荷を放電する方向に１次電
流が直流電源を充電する方向に流れ、前記逆流期間に蓄
積されたエネルギーを直流電源１に電力回生を行う。こ
の動作によりコンデンサ41の両端電圧は低下して、ゼロ
電圧になるとダイオード５を介してさらに前記逆流期間
に蓄積されたエネルギーがなくなるまで１次電流は流れ
続けるがこの期間を回生期間とする。この時ダイオード
５を流れる電流を検出して同期発振制御回路42はスイッ
チング素子４をオンさせるが、前記回生期間にすでにコ
ンデンサ41の両端電圧はゼロのためスイッチング素子４
のターンオン時に損失は発生しなく、いわゆるゼロクロ
ススイッチングとなっている。

さらに出力電圧が安定に制御される動作については、
すでに第22図に示す従来技術で詳しく説明した動作と同
じため説明は省略する。

第12図において制御回路43により制御される逆流期間
Ｔ′_OFFは、コンデンサ41が回生期間Ｔ′_ONで完全に両
端電圧がゼロに放電することが可能な値に選定されるた
め、コンデンサ容量および入力電圧とフライバック電圧
により固定または可変される。スイッチング素子４に並
列に接続したコンデンサ41により、スイッチング素子４
のターンオフ時の電圧の急激な上昇は防止されターンオ
フ損失は減少し、さらにトランス３のリーケージインダ
クタンスにより発生するスパイク電圧も吸収されるため
印加電圧が低くなり、さらにターンオン時にはゼロクロ
ススイッチングのためターンオン損失は発生しなく、さ
らにコンデンサ41に蓄積された電荷および逆流期間にト
ランス３に蓄積されたエネルギーもすべて直流電源１に
回生されるため損失がほとんど発生せず、さらに急激な
電圧波形の変化も防止できるためスイッチングノイズが
大幅に減少する。

第14図は、第12図の本発明の実施例における２次側の
制御回路43の具体的な回路構成例を示しており、第12図
と同じものは同一の符号を付し説明は省略する。

第14図において、3eはトランス３の２次巻線3cの一端
に接続され巻き上げられたドライブ巻線3eであり、他端
を抵抗46を介してBPT47のベースに接続されており、47
はBPTでダイオード７のカソードにコレクタを接続し、
ダイオード７のアノードに抵抗49を介してエミッタを接
続しており、48はBPTでベースを抵抗49とBPT47のエミッ
タの接続点に接続し、コレクタを抵抗46とBPT47のベー
スの接続点に接続し、エミッタをダイオード７と抵抗49
の接続点に接続している。

第14図の動作については、第５図で説明したものと同
じであるが、スイッチング素子４がオフ期間になると、
トランス３に蓄積されたエネルギーの一部が前記２次巻
線3cを介して出力端子11−11′に２次電流として放出さ
れるが、この時前記ドライブ巻線3eにも誘起電圧が発生
しBPT47のベースに抵抗46を介してドライブ電流が供給
され、BPT47はオン状態になるが、前記２次巻線3cより
放出される２次電流のほとんどはダイオード７を流れ
る。トランス３に蓄積されたエネルギーがすべて放出さ
れると、すでにオン状態であるBPT47と抵抗49を介して
出力電圧V_OUTは前記２次巻線3cに印加され、この時前記
２次巻線3cに逆流期間Ｔ′_OFFで流れる電流は、２次電
流で決まる直線的に増加する電流であり、抵抗49の両端に
は前記２次電流に比例した電圧が発生し、抵抗49の両端
に接続されたBPT48のベース・エミッタ間が順バイアス
される電圧になるとBPT48はオンするため、BPT47のベー
スはショートされBPT47はオフする。このBPT47がオフす
ればトランス３の各巻線に発生していた誘起電圧の極性
が反転するため、前記ドライブ巻線3eはBPT47のベース
を逆バイアスする方向に電圧が発生するため、BPT47は
オフ状態を持続することになる。この動作により決定さ
れる逆流期間Ｔ′_OFFは、で決定され、V_BEはBPT48のベース・エミッタ間順方向ス
レッシュ電圧であり、R₄₉は抵抗49の抵抗値である。

第12図において、トランス３に複数の２次巻線を有す
る多出力構成においても、複数の２次巻線のうち少なく
とも一つの巻線に同様な構成を設ければ同一の結果が得
られることは容易にわかり、さらに前記スイッチング素
子４に並列に接続されたコンデンサ41をトランス３の１
次巻線間に接続しても同様な効果が得られる。

さらに第15図に本発明の他の実施例を示す。第15図に
おいて、第12図と同じものは同一の符号を付し説明は省
略する。52はコンデンサであり、前記整流ダイオード７
の両端に接続され、２次スイッチング素子８がオフする
時に両端に印加されるトランス３の２次巻線3cと１次巻
線3aのリーケージインダクタンスにより発生するスパイ
ク電圧を吸収し急峻な電圧変化を防止する。８は２次ス
イッチング素子であり、２次側同期発振制御回路53の信
号によりオン・オフする。53は２次側同期発振制御回路
であり、２次スイッチング素子８の駆動オン・オフ信号
を発生し、整流ダイオード７に電流が流れるのを検出し
てオンとし、さらに２次スイッチング素子８の電流を検
出して前記２次巻線3cから出力端子11′に流れる電流が
一定値を越えるまでオンを持続するように動作する。

第15図の動作については、第12図の１次巻線側で説明
した動作を２次巻線側にも同様に適用したものであり、
トランス３の１次巻線側と２次巻線側にそれぞれコンデ
ンサ41,52が接続されているため、トランス３のリーケ
ージインダクタンスにより発生する１次巻線3aおよび２
次巻線3cにそれぞれ発生するスパイク電圧を吸収し、同
時に誘起電圧の急激な上昇も防止するため、トランス３
の１次巻線側3aと２次巻線3c側にそれぞれ発生するスイ
ッチングノイズが減少するためよりいっそうの低ノイズ
化が図られる。さらに、コンデンサ41,52に吸収され蓄
積されたエネルギーはすべてそれぞれ入力および出力に
回生され回収されるため損失は発生せず、またスイッチ
ング素子４および２次スイッチング素子８のターンオン
時にはゼロクロススイッチングのためターンオン損失は
発生せず、ターンオフ時の印加電圧の急激な上昇を防止
するためターンオフ損失も共に低減される。

第15図においても第12図と同様にコンデンサ41,52を
トランス３の１次巻線間、２次巻線間に接続しても同様
な効果が得られる。

第12図および第15図の実施例では、制御回路43および
２次側同期発振制御回路53の動作を２次スイッチング素
子８を流れる２次電流を一定にするように制御を行い、
出力電圧制御は１次スイッチング素子４のオン期間を変
化させることで行ったが、第１図に示すように出力電圧
制御を２次スイッチング素子８のオン期間を変化させる
ことで行うようにしてもよく、この場合すでに第１図で
詳細に説明したように絶縁伝達手段14は不要となり、１
次スイッチング素子４のオン期間は一定に制御される。

さらに第16図に本発明の他の実施例を具体的に示す。

第16図は本発明の一実施例によるスイッチング電源装
置の回路構成図である。第16図において、第１図および
第26図と同じものは同一の符号を付し説明は省略する。
3fはトランス３に巻線された第２の２次巻線であり、整
流ダイオード60、平滑コンデンサ61を介して出力端子62
−62′に出力電圧を供給する。63は制御回路であり、２
次スイッチング素子８の前記２次電流を流す逆流期間を
決める。64は非制御出力ブロックを示す。

次に第17図も参照して詳しく動作説明を行う。第17図
において、（ａ）はスイッチング素子４の両端電圧波形
V_DSを示しており、（ｂ）は前記１次巻線3aに流れる１
次電流I_Dを示しており、（ｃ）は前記２次巻線3fに流れ
る２次巻線電流波形I_O1を示しており、（ｄ）は前記２
次巻線3cに流れる２次電流波形I_O2を示しており、
（ｅ）は同期発振制御回路13の駆動パルス波形V_G1を示
しており、（ｆ）は制御回路63により制御される２次ス
イッチング素子８の駆動パルス波形V_G2を示しておりオ
フ期間中で斜線で示した期間が前記２次巻線3cに２次電
流を流す逆流期間を示している。さらに第17図におい
て、実線は出力端子11−11′より出力電流I_OUT2が多く
流れ出ている状態を示し、点線は出力端子11−11′より
出力電流I_OUT2が少なく流れ出ている状態の各波形の変
化を示している。なおこの場合、出力端子62−62′より
流れ出る出力電流I_OUT1は一定としている。出力端子62
−62′の出力電圧V_OUT1が安定に制御される動作につい
ては、すでに第26図に示す従来の技術で詳細に説明した
ので省略するが、出力端子11−11′の出力電圧V_OUT2が
安定化される動作について詳細に第18図も使用して説明
を行う。第18図は、出力端子62−62′の出力電流I_OUT1
を一定とし、出力端子11−11′の出力電流I_OUT2を変化
させた時の各出力端子の出力電圧V_OUT1およびV_OUT2の変
動を示したグラフであり、実線で示した方が本発明の実
施例によるもので、点線で示した方が従来の出力特性で
あり、出力電圧V_OUT1については絶えず制御されるため
どちらの場合も変動はしない。

トランス３の２次巻線3cより供給されたエネルギー
は、出力端子11−11′より出力電流I_OUT2として使用さ
れる以外に、２次スイッチング素子８を介して前記２次
巻線3cに逆流期間だけ電流が流れることで一部使用され
ることになり、たとえ出力端子11−11′より供給される
出力電流I_OUT2が無負荷となっても逆流期間に流れる電
流は絶えず使用されていることから等価的に負荷が接続
された状態となり、そのブリーダー電流Ｉ′_OUT2は、となる。ここで、L_S2は前記２次巻線3cのインダクタン
ス値であり、Ｔ′_OFFは逆流期間を示している。したが
って、逆流期間Ｔ′_OFFを制御回路63により変化させる
ことでブリーダー電流Ｉ′_OUT2を調整でき、必要に応じ
てブリーダー電流Ｉ′_OUT2を設定できる。すでに説明し
たように、逆流期間に前記２次巻線3cに流れた電流すな
わちブリーダー電流Ｉ′_OUT2はトランス３にエネルギー
として蓄積され２次スイッチング素子８がオフすると前
記１次巻線3aを介して回生期間となり、直流電源１に戻
されるため損失は発生せず、逆流期間Ｔ′_OFFと回生期
間Ｔ′_ONの関係はとなる。

このように、出力端子11−11′の出力電圧V_OUT2は、
出力電流I_OUT2の電流が無負荷になっても第18図に示す
ように出力電圧V_OUT2の上昇を防止することが可能とな
る。２次スイッチング素子８と制御回路63の具体的な構
成は、第14図の回路構成と同じため説明は省略する。

第19図は、第16図の本発明の実施例における非制御出
力ブロック64の具体的な他の回路構成例を示しており、
第６図と同じものは同一の符号を付し説明は省略する。
第19図において、71はダイオードであり、65,70はツェ
ナーダイオードであり、66,68,69は抵抗であり、67はBP
Tである。

スイッチング素子４がオフ期間になると２次バイアス
巻線3dより抵抗46を介してFET34のゲート・ソース間に
電圧が印加されるが、ダイオード71、ツェナーダイオー
ド65、抵抗66により分圧されるため、FET34のゲート・
ソース間電圧V_GSは、で決定される電圧となり、FET34のゲートスレッシュ電
圧V_th以下になるように抵抗46,66およびツェナーダイオ
ード65の各値を設定すればFET34はオフのままとなり、F
ET34の内蔵ダイオードのみが動作し通常の整流ダイオー
ドとして動作し、逆流期間は存在しない。ここで、V_eは
前記２次バイアス巻線3dのフライバック電圧であり、V_Z
はツェナーダイオード65のツェナー電圧であり、R₄₆,R
₆₆は抵抗46,66の抵抗値である。

しかし、出力端子11−11′の出力電流I_OUT2が軽負荷
になり減少して出力電圧V_OUT2が上昇し、ツェナーダイ
オード70のツェナー電圧を超えるとBPT67のベースより
抵抗68、ツェナーダイオード70を介してドライブ電流が
流れ、BPT67はオン状態となり抵抗66の両端電圧が上昇
し、FET34のゲート・ソース間印加電圧が上昇し、FET34
はオン状態となることで逆流期間を発生させ、ブリーダ
ー電流が流れて出力電圧V_OUT2の上昇を防止する。この
場合でも、FET34のゲート・ソース間電圧は最大でもツ
ェナーダイオード65のツェナー電圧で固定されるため、
ゲートの保護およびブリーダー電流の無制限の増加を防
止できる。

第20図は出力電圧V_OUT2が安定化される様子を示して
おり、ツェナーダイオード70のツェナー電圧を変えるこ
とで出力電圧V_OUT2の上昇値を設定でき、出力電圧V_OUT2
が前記ツェナー電圧以下ならば逆流期間はなくブリーダ
ー電流もないことから、ブリーダー電流分の出力電力の
増加が防止できる。

第16図において、制御出力の出力電圧安定化をスイッ
チング素子４のオン・オフ期間を制御することで行うよ
うに構成したが、直流電源１の入力電圧をレギュレター
等により制御することで出力電圧を安定化するように構
成しても同様に応用可能なことも容易にわかる。さら
に、直接出力電圧を検出して制御する以外に、トランス
３に検出巻線を設けて出力電圧と同様の電圧を得て、前
記検出巻線の電圧を一定に制御することで出力電圧を制
御するいわゆる３次巻線制御方式に対しても同様に出力
電圧の安定化として応用可能なことも容易にわかる。さ
らに、非制御出力が複数であっても、同様な回路構成を
複数行うことで同様な効果が得られることも容易にわか
る。

発明の効果以上のように本発明によれば、入力電圧および出力電
流の変動に対して、出力電圧を一定に制御するにはオン
期間を固定することができ発振周波数の変化を非常に少
なくでき、特に出力電流の変動に対しては発振周波数は
固定されるため高周波化が可能となり、トランスや２次
側整流平滑回路が小型化可能となり、発生ノイズに対し
ても周波数の変動が少ないためノイズフィルタの減衰帯
域が狭くてよいなど、小型化、低コスト化が図れる。さ
らに、出力電流の過渡的な変動に対しても、過渡応答が
改善される理由は、制御動作が２次巻線側のみで行われ
るため信号の伝達が簡単となり応答が早くなり、特に出
力電圧が過渡的に高くなった場合に平滑コンデンサの放
電は出力端子より出力電流として行われるだけでなく、
前記出力電流I_OUTの関係式で示したI_OUT＝Ｋ×（T_OFF−
2T′_OFF）のように、逆電流期間Ｔ′_OFFがになれば出力電流I_OUTは負となり動作範囲のすべての領
域で出力電流が１次巻線側に回生できるため、平滑コン
デンサの放電が早くなり出力応答が非常に改善される。
さらに出力端子間の短絡や出力電流の過電流による保護
を行うための特別な回路は不要となり、過渡的な応答に
対してもオン期間が固定されるため１次巻線側から供給
される電力が絶えず一定に制限されるため完全に保護さ
れ、出力の制御信号を１次巻線側に伝達する必要がない
ためフォトカプラ等の絶縁伝達手段が不要となり、回路
が簡単化でき信頼性も非常に高くなりコスト的にも低価
格化できるなどの効果が得られる。

さらに本発明によれば、従来と同一の制御範囲を有
し、スイッチング素子のターンオン・ターンオフ損失を
大幅に減少でき、同時にスイッチング素子に印加される
スパイク電圧およびスパイク電流も大幅に低減され、さ
らにトランスの１次巻線側および２次巻線側に発生する
スイッチングノイズも減少できるなど、スイッチング電
源装置の高効率化および低ノイズ化が可能となり、さら
に高周波化も可能となるなどの大きな効果が得られる。

また、本発明によれば、同一トランスの複数の２次巻
線より供給される多出力電源において、非制御出力の軽
負荷時における出力電圧の上昇を防止することが比較的
簡単な回路で可能となり非制御出力の安定度を大幅に向
上でき、しかも軽負荷を防止するためのブリーダー電流
を１次巻線を介して入力側の直流電源へ回生されること
から損失をほとんど発生させず、スイッチング電源効率
を向上させることが可能となるなどの効果が得られる。

また、本発明によれば、スイッチング素子と２次スイ
ッチング素子の同時導通も発生せず、同時導通防止の特
別な回路も必要ないなどの効果も得られる。

【図面の簡単な説明】

第１図は本発明の一実施例によるスイッチング電源装置
を示す回路構成図、第２図〜第４図は本発明の第１図の
回路構成図の動作波形を示す説明図、第５図〜第９図は
本発明の他の実施例によるスイッチング電源装置を示す
回路構成図、第10図は本発明の第９図の回路構成図の動
作波形を示す説明図、第11図〜第12図は本発明の他の実
施例によるスイッチング電源装置を示す回路構成図、第
13図は本発明の第12図の回路構成図の動作波形を示す説
明図、第14図は本発明の第12図に示す２次側制御ブロッ
クの具体的な回路構成図、第15図〜第16図は本発明の他
の実施例によるスイッチング電源装置を示す回路構成
図、第17図は本発明の第16図の回路構成図の動作波形を
示す説明図、第18図は本発明の第16図の出力特性を示す
説明図、第19図は本発明の第16図に示す２次側非制御ブ
ロックの回路構成図、第20図は本発明の第19図の出力特
性を示す説明図、第21図は本発明の効果を示す説明図、
第22図は従来の回路構成図、第23図は従来の第22図の回
路構成図の動作波形を示す説明図、第24図は従来の他の
実施例による回路構成図、第25図は従来の第24図の回路
構成図の動作波形を示す説明図、第26図は従来の他の実
施例による回路構成図である。１……直流電源、２−２′……入力端子、３……トラン
ス、４……スイッチング素子、５……ダイオード、６…
…同期発振回路、７……整流ダイオード、８……２次ス
イッチング素子、９……平滑コンデンサ、10……制御回
路、11−11′……出力端子。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号特願昭63−313387 (32)優先日昭63(1988)12月12日 (33)優先権主張国日本（ＪＰ）

Claims

(57)【特許請求の範囲】

【請求項１】入力電圧をオン・オフさせる第１のスイッ
チ手段と、この第１のスイッチ手段は決められたオンの
期間で動作し、前記第１のスイッチ手段と直列に１次巻
線が接続されたトランスと、このトランスの２次巻線に
接続された整流平滑手段と、この整流平滑手段の出力を
前記第１のスイッチ手段がオフの期間中において前記ト
ランスの２次巻線に戻す第２のスイッチ手段を有し、前
記第２のスイッチ手段を介して前記トランスの２次巻線
に印加された前記整流平滑手段の出力を前記トランスの
１次巻線に戻し、前記第２のスイッチ手段のオン期間は
整流平滑手段の出力により制御されるスイッチング電源
装置。
【請求項２】第２のスイッチ手段は整流平滑手段の第１
の整流手段と並列に接続される請求項１に記載のスイッ
チング電源装置。
【請求項３】第２のスイッチ手段はFETで構成され、こ
のFETは整流平滑手段の第１の整流手段も兼ねる請求項
２に記載のスイッチング電源装置。
【請求項４】１次巻線には１次巻線に戻されたエネルギ
ーを流す第２の整流手段が接続されている請求項１に記
載のスイッチング電源装置。
【請求項５】第２の整流手段と第１のスイッチ手段が単
一のFETで構成される請求項４に記載のスイッチング電
源装置。
【請求項６】第１のスイッチ手段と並列にコンデンサが
接続されている請求項１に記載のスイッチング電源装
置。
【請求項７】第２のスイッチ手段と並列にコンデンサが
接続されている請求項１に記載のスイッチング電源装
置。
【請求項８】第２のスイッチ手段は整流平滑手段に接続
された別の２次巻線に接続される請求項１に記載のスイ
ッチング電源装置。
【請求項９】トランスがインダクタンス素子である請求
項１に記載のスイッチング電源装置。
【請求項１０】トランスの２次巻線が複数であり、各２
次巻線には整流平滑手段が接続される請求項１に記載の
スイッチング電源装置。
【請求項１１】入力電圧をオン・オフさせる第１のスイ
ッチ手段と、この第１のスイッチ手段と並列に接続され
たコンデンサと、前記第１のスイッチ手段と直列に１次
巻線が接続されたトランスと、このトランスの２次巻線
に接続された整流平滑手段と、この整流平滑手段の出力
を前記第１のスイッチ手段がオフの期間中において前記
トランスの２次巻線に戻す第２のスイッチ手段と、前記
整流平滑手段の出力により前記第１のスイッチ手段を制
御する制御手段を有し、前記第２のスイッチ手段を介し
て前記トランスの２次巻線に印加された前記整流平滑手
段の出力を前記トランスの１次巻線に戻し前記第２のス
イッチ手段は前記トランスの２次巻線に戻す電流が一定
となるように制御されるスイッチング電源装置。
【請求項１２】１次巻線には１次巻線に戻されたエネル
ギーを流す整流手段が接続されている請求項11に記載の
スイッチング電源装置。
【請求項１３】第２のスイッチ手段と並列にコンデンサ
が接続されている請求項11に記載のスイッチング電源装
置。
【請求項１４】入力電圧をオン・オフさせる第１のスイ
ッチ手段と、この第１のスイッチ手段に１次巻線が直列
に接続されたトランスと、このトランスの第１と第２の
２次巻線に接続された第１と第２の整流平滑手段と、こ
の第１の整流平滑手段の出力を前記第１のスイッチ手段
がオフの期間中において前記トランスの第１の２次巻線
に戻す第２のスイッチ手段と、前記第２の整流平滑手段
の出力により前記第１のスイッチ手段のオン期間を制御
する制御手段を有し、前記第２のスイッチ手段を介して
前記トランスの第１の２次巻線に印加された前記第１の
整流平滑手段の出力を前記トランスの１次巻線に戻し、
前記第２のスイッチ手段のオン期間は前記第１の整流平
滑手段の出力により制御されるスイッチング電源装置。
【請求項１５】１次巻線には１次巻線に戻されたエネル
ギーを流す整流手段が接続されている請求項14に記載の
スイッチング電源装置。
【請求項１６】第１のスイッチ手段と並列にコンデンサ
が接続されている請求項14に記載のスイッチング電源装
置。