JP2002150927A

JP2002150927A - 電界放射型電子源およびその製造方法

Info

Publication number: JP2002150927A
Application number: JP2000344301A
Authority: JP
Inventors: Yoshiaki Honda; 由明本多; Koichi Aizawa; 浩一相澤; Takuya Komoda; 卓哉菰田; Tsutomu Kunugibara; 勉櫟原; Yoshifumi Watabe; 祥文渡部; Takashi Hatai; 崇幡井
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2000-11-10
Filing date: 2000-11-10
Publication date: 2002-05-24
Anticipated expiration: 2020-11-10
Also published as: JP3788228B2

Abstract

(57)【要約】【課題】従来に比べて単位面積当たりの電子放出面積を
小さくすることなしに低消費電力化を図ることが可能な
電界放射型電子源およびその製造方法を提供する。【解決手段】基板としての絶縁性基板１１の一表面上に
複数の下部電極８が列設され、下部電極８上に半導体層
２０が形成され、半導体層２０上にノンドープの多結晶
シリコン層３が形成され、多結晶シリコン層３上にドリ
フト部６ａが形成されている。半導体層２０は、下部電
極８から表面電極７へリーク電流が流れるのを阻止する
ｐｎ接合を有しており、半導体層２０が、下部電極８か
ら表面電極７へリーク電流が流れるのを阻止する逆阻止
手段を構成している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放射により電
子線を放射するようにした電界放射型電子源およびその
製造方法に関するものである。

【０００２】

【従来の技術】従来より、電界放射型電子源として、例
えば米国特許３６６５２４１号などに開示されているい
わゆるスピント（Spindt）型電極と呼ばれるものがあ
る。このスピント型電極は、微小な三角錐状のエミッタ
チップを多数配置した基板と、エミッタチップの先端部
を露出させる放射孔を有するとともにエミッタチップに
対して絶縁された形で配置されたゲート層とを備え、真
空中にてエミッタチップをゲート層に対して負極として
高電圧を印加することにより、エミッタチップの先端か
ら放射孔を通して電子線を放射するものである。

【０００３】しかしながら、スピント型電極は、製造プ
ロセスが複雑であるとともに、多数の三角錐状のエミッ
タチップを精度良く構成することが難しく、例えば平面
発光装置やディスプレイなどへ応用する場合に大面積化
が難しいという問題があった。また、スピント型電極
は、電界がエミッタチップの先端に集中するので、エミ
ッタチップの先端の周りの真空度が低くて残留ガスが存
在するような場合、放射された電子によって残留ガスが
プラスイオンにイオン化され、プラスイオンがエミッタ
チップの先端に衝突するから、エミッタチップの先端が
ダメージ（例えば、イオン衝撃による損傷）を受け、放
射される電子の電流密度や効率などが不安定になった
り、エミッタチップの寿命が短くなってしまうという問
題が生じる。したがって、スピント型電極では、この種
の問題の発生を防ぐために、高真空（約１０^-5Ｐａ〜約
１０^-6Ｐａ）で使用する必要があり、コストが高くなる
とともに、取扱いが面倒になるという不具合があった。

【０００４】この種の不具合を改善するために、ＭＩＭ
（Metal Insulator Metal)方式やＭＯＳ(Metal Oxid
e Semiconductor)型の電界放射型電子源が提案されて
いる。前者は金属−絶縁膜−金属、後者は金属−酸化膜
−半導体の積層構造を有する平面型の電界放射型電子源
である。しかしながら、このタイプの電界放射型電子源
において電子の放射効率を高めるためには（多くの電子
を放射させるためには）、上記絶縁膜や上記酸化膜の膜
厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の
膜厚を薄くしすぎると、上記積層構造の上下の電極間に
電圧を印加した時に絶縁破壊を起こす恐れがあり、この
ような絶縁破壊を防止するためには上記絶縁膜や上記酸
化膜の膜厚の薄膜化に制約があるので、電子の放出効率
（引き出し効率）をあまり高くできないという不具合が
あった。

【０００５】また、近年では、特開平８−２５０７６６
号公報に開示されているように、シリコン基板などの単
結晶の半導体基板を用い、その半導体基板の一表面を陽
極酸化することにより多孔質半導体層（ポーラスシリコ
ン層）を形成して、その多孔質半導体層上に金属薄膜を
形成し、半導体基板と金属薄膜との間に電圧を印加して
電子を放射させるように構成した電界放射型電子源（半
導体冷電子放出素子）が提案されている。

【０００６】しかしながら、上述の特開平８−２５０７
６６号公報に記載の電界放射型電子源では、基板が半導
体基板に限られるので、大面積化やコストダウン化が難
しいという不具合がある。また、特開平８−２５０７６
６号公報に記載の電界放射型電子源では電子放出時にい
わゆるポッピング現象が生じやすく、電子放出量にむら
が起こりやすいので、平面発光装置やディスプレイなど
に応用すると、発光むらができてしまうという不具合が
ある。

【０００７】そこで、本願発明者らは、特願平１０−２
７２３４０号、特願平１０−２７２３４２号において、
多孔質多結晶半導体層（例えば、多孔質化された多結晶
シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速
熱酸化することによって、導電性基板と金属薄膜（表面
電極）との間に介在し導電性基板から注入された電子が
ドリフトする強電界ドリフト層を形成した電界放射型電
子源を提案した。この電界放射型電子源１０’は、例え
ば、図９に示すように、導電性基板たるｎ形シリコン基
板１の主表面（一表面）側に酸化した多孔質多結晶シリ
コン層よりなる強電界ドリフト層６が形成され、強電界
ドリフト層６上に金属薄膜よりなる表面電極７が形成さ
れ、ｎ形シリコン基板１の裏面にオーミック電極２が形
成されている。なお、強電界ドリフト層６の厚さは例え
ば１．５μｍに設定されている。

【０００８】図９に示す構成の電界放射型電子源１０’
では、表面電極７を真空中に配置するとともに図１０に
示すように表面電極７に対向してコレクタ電極１２を配
置し、表面電極７をｎ形シリコン基板１（オーミック電
極２）に対して正極として直流電圧Ｖpsを印加するとと
もに、コレクタ電極１２を表面電極７に対して正極とし
て直流電圧Ｖcを印加することにより、ｎ形シリコン基
板１から注入された電子が強電界ドリフト層６をドリフ
トし表面電極７を通して放出される（なお、図１０中の
一点鎖線は表面電極７を通して放出された電子ｅ^-の流
れを示す）。したがって、表面電極７としては、仕事関
数の小さな材料を用いることが望ましい。ここにおい
て、表面電極７とオーミック電極２との間に流れる電流
をダイオード電流Ｉpsと称し、コレクタ電極１２と表面
電極７との間に流れる電流を放出電子電流Ｉeと称し、
ダイオード電流Ｉpsに対する放出電子電流Ｉeが大きい
（Ｉe／Ｉpsが大きい）ほど電子放出効率が高くなる。
なお、この電界放射型電子源１０’では、表面電極７と
オーミック電極２との間に印加する直流電圧Ｖpsを１０
〜２０Ｖ程度の低電圧としても電子を放出させることが
できる。

【０００９】この電界放射型電子源１０’では、電子放
出特性の真空度依存性が小さく且つ電子放出時にポッピ
ング現象が発生せず安定して電子を高い電子放出効率で
放出することができる。ここにおいて、強電界ドリフト
層６は、図１１に示すように、少なくとも、導電性基板
たるｎ形シリコン基板１の主表面側に列設された柱状の
多結晶シリコンのグレイン（半導体結晶）５１と、グレ
イン５１の表面に形成された薄いシリコン酸化膜５２
と、グレイン５１間に介在するナノメータオーダのシリ
コン微結晶６３と、シリコン微結晶６３の表面に形成さ
れ当該シリコン微結晶６３の結晶粒径よりも小さな膜厚
の絶縁膜であるシリコン酸化膜６４とから構成されると
考えられる。すなわち、強電界ドリフト層６は、各グレ
インの表面が多孔質化し各グレインの中心部分では結晶
状態が維持されていると考えられる。したがって、強電
界ドリフト層６に印加された電界はほとんどシリコン酸
化膜６４にかかるから、注入された電子はシリコン酸化
膜６４にかかっている強電界により加速され多結晶シリ
コンのグレイン５１間を表面に向かって図１１中の矢印
Ａの向きへ（図１１中の上方向へ向かって）ドリフトす
るので、電子放出効率を向上させることができる。ここ
に、強電界ドリフト層６の表面に到達した電子はホット
エレクトロンであると考えられ、表面電極７を容易にト
ンネルし真空中に放出される。なお、表面電極７の膜厚
は１０ｎｍないし１５ｎｍ程度に設定されている。

【００１０】ところで、上記導電性基板としてｎ形シリ
コン基板１などの半導体基板の代わりに、ガラス基板な
どの絶縁性基板上に導電性層（例えば、金属薄膜）より
なる下部電極を形成したものを使用すれば、電子源の大
面積化および低コスト化が可能になる。

【００１１】図１２に、ガラス基板よりなる絶縁性基板
１１と該絶縁性基板１１の一表面上に形成した下部電極
８とで構成した導電性基板を用いた電界放射型電子源１
０”を示す。すなわち、この電界放射型電子源１０”
は、図１２に示すように、絶縁性基板１１の一表面上に
導電性層よりなる下部電極８が形成され、下部電極８上
に強電界ドリフト層６が形成され、強電界ドリフト層６
上に金属薄膜よりなる表面電極７が形成されている。こ
こに、強電界ドリフト層６は、下部電極８上にノンドー
プの多結晶シリコン層を堆積させた後に、該多結晶シリ
コン層を陽極酸化処理にて多孔質化し、さらに急速加熱
法によって酸化若しくは窒化することにより形成されて
いる。

【００１２】この電界放射型電子源１０”では、表面電
極７を真空中に配置するとともに図１３に示すように表
面電極７に対向してコレクタ電極１２を配置し、表面電
極７を下部電極８に対して正極として直流電圧Ｖpsを印
加するとともに、コレクタ電極１２を表面電極７に対し
て正極として直流電圧Ｖcを印加することにより、下部
電極８から注入された電子が強電界ドリフト層６をドリ
フトし表面電極７を通して放出される（なお、図１３中
の一点鎖線は表面電極７を通して放出された電子ｅ^-の
流れを示す）。ここにおいて、表面電極７と下部電極８
との間に流れる電流をダイオード電流Ｉpsと称し、コレ
クタ電極１２と表面電極７との間に流れる電流を放出電
子電流Ｉeと称し、ダイオード電流Ｉpsに対する放出電
子電流Ｉeが大きい（Ｉe／Ｉpsが大きい）ほど電子放出
効率が高くなる。なお、この電界放射型電子源１０”で
は、表面電極７と下部電極８との間に印加する直流電圧
Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出さ
せることができる。

【００１３】また、図１２に示した電界放射型電子源１
０”をディスプレイの電子源とし応用する場合には、例
えば図１４に示す構成を採用すればよい。

【００１４】図１４に示すディスプレイは、電界放射型
電子源１０に対向してガラス基板１４を配設し、ガラス
基板１４における電界放射型電子源１０との対向面にコ
レクタ電極１２および蛍光体層１５を設けてある。ここ
に、蛍光体層１５はコレクタ電極１２の表面に塗布され
ており、電界放射型電子源１０から放射される電子によ
り可視光を発光する。また、ガラス基板１４は図示しな
いスペーサによって電界放射型電子源１０と離間させて
あり、ガラス基板１４と電界放射型電子源１０との間に
形成される気密空間を真空にしてある。

【００１５】図１４に示した電界放射型電子源１０は、
ガラス基板よりなる絶縁性基板１１と、絶縁性基板１１
の一表面上に列設された複数の下部電極８と、下部電極
８にそれぞれ重なる形で形成された複数の酸化した多孔
質多結晶シリコン層よりなるドリフト部６ａおよびドリ
フト部６ａの間を埋める多結晶シリコン層よりなる分離
部６ｂを有する強電界ドリフト層６と、強電界ドリフト
層６の上でドリフト部６ａおよび分離部６ｂに跨って下
部電極８に交差する方向に列設された複数の表面電極７
とを備えている。

【００１６】この電界放射型電子源１０では、絶縁性基
板１１の一表面上に列設された複数の下部電極８と、強
電界ドリフト層６上に列設された複数の表面電極７との
間に強電界ドリフト層６のドリフト部６ａが挟まれてい
るから、表面電極７と下部電極８との組を適宜選択して
選択した組間に電圧を印加することにより、選択された
表面電極７と下部電極８との交点に相当する部位のドリ
フト部６ａに強電界が作用して電子が放出される。つま
り、表面電極７と下部電極８とからなる格子の格子点に
電子源を配置したことに相当し、電圧を印加する表面電
極７と下部電極８との組を選択することによって所望の
格子点から電子を放出させることが可能になる。なお、
表面電極７と下部電極８との間に印加する電圧は１０〜
２０Ｖ程度になっている。

【００１７】なお、図１４に示した電界放射型電子源１
０では、ノンドープの多結晶シリコン層を下部電極８に
達する深さまで多孔質化しているが、下部電極８に到達
しない深さまで多孔質化するようにしてもよく、後者の
場合には、図１５に示すように、下部電極８とドリフト
部６ａとの間にノンドープの多結晶シリコン層３が介在
することになる。

【００１８】

【発明が解決しようとする課題】ところで、上述の図１
４に示した電界放射型電子源１０では強電界ドリフト層
６を挟んで表面電極７と下部電極８とをマトリクス型に
対向させたいわゆる単純マトリクス構造を採用している
が、ドリフト部６ａを図１６に示すように抵抗Ｒと仮定
した場合、複数の表面電極７のうち選択したものをＨレ
ベル、非選択のものをＬレベルとし、複数の下部電極８
のうち選択したものをＬレベル、非選択のものをＨレベ
ルとすると、同図中に一点鎖線で示すようにＨレベルの
表面電極７−抵抗Ｒ−Ｌレベルの下部電極８の経路で電
流Ｉ１が流れる。

【００１９】しかしながら、仮にドリフト部６ａが図１
６に示すように抵抗Ｒにより構成された電子源では、Ｈ
レベルの下部電極８からＬレベルの表面電極７へ向かう
逆方向へリーク電流が流れる経路が多数存在し、選択し
ていない格子点にも電流が流れるから、消費電力が大き
くなってしまう。これに対し、上述の図１４に示した単
純マトリクス構造の電界放射型電子源１０におけるドリ
フト部６ａは抵抗とは異なり、表面電極７とドリフト部
６ａと下部電極８との重なった部分を個々の電子源と
し、個々の電子源において表面電極７から下部電極８へ
電流が流れる方向を順方向とした場合、個々の電子源の
表面電極７と下部電極８との間の電流・電圧特性は非線
形となり、上述のようにドリフト部６ａを抵抗Ｒと仮定
したときよりもリーク電流は小さくなるが、電界放射型
電子源１０の大面積化を図った際にリーク電流のトータ
ルの電流量が無視できなくなり、低消費電力化の妨げに
なるとともに、電子放出効率の高効率化の妨げになると
いう不具合があった。すなわち、図１７に示すように、
表面電極７と下部電極８との間に表面電極７側をアノー
ドとし、下部電極８側をカソードとするダイオードＤが
形成されていれば、上述のリーク電流が流れるのを防止
することができるが、図１４に示した電界放射型電子源
１０における個々の電子源の表面電極７と下部電極８と
の間にはダイオードＤは形成されていないので、図１７
中に二点鎖線で示すように、Ｈレベルの下部電極８から
Ｌレベルの表面電極７へリーク電流が流れてしまい、結
果的に低消費電力化および電子放出効率の高効率化の妨
げになるという不具合があった。

【００２０】この種の不具合を解決するために、図１８
に示すように、ノンドープの多結晶シリコン層３の表面
側にドリフト部６ａと離間してｎ形多結晶シリコン領域
３１を形成するとともに、ｎ形多結晶シリコン領域３１
内の表面側にｐ形多結晶シリコン領域３２を形成し、表
面電極７をドリフト部６ａとｎ形多結晶シリコン領域３
１の一部とに跨って設け、さらにｐ形多結晶シリコン領
域３２上に擬似表面電極１７を設けて擬似表面電極１７
と下部電極８との間の電流・電圧特性に整流特性を持た
せることが考えられる。

【００２１】しかしながら、図１８に示した構成では、
ｎ形多結晶シリコン領域３１およびｐ形多結晶シリコン
領域３２をドリフト部６ａと離間して設けるとともに、
表面電極７と離間して擬似表面電極１７を設ける必要が
あるので、上述のような単純マトリクス構造を採用する
際に、単位面積当たりの電子放出面積が小さくなってし
まうという不具合があった。

【００２２】本発明は上記事由に鑑みて為されたもので
あり、その目的は、従来に比べて単位面積当たりの電子
放出面積を小さくすることなしに低消費電力化を図るこ
とが可能な電界放射型電子源およびその製造方法を提供
することにある。

【００２３】

【課題を解決するための手段】請求項１の発明は、上記
目的を達成するために、基板と、基板の一表面側に列設
された複数の下部電極と、下部電極の表面側に各下部電
極にそれぞれ重なる形で形成された酸化若しくは窒化し
た多孔質半導体層よりなるドリフト部およびドリフト部
の間を埋める分離部を有する強電界ドリフト層と、強電
界ドリフト層上において下部電極に交差する方向に列設
された複数の表面電極とを備え、表面電極を下部電極に
対して正極として電圧を印加することにより下部電極か
ら注入された電子が強電界ドリフト層をドリフトし表面
電極を通して放出されるようにし、表面電極と下部電極
との間に強電界ドリフト層に加えて下部電極から表面電
極へリーク電流が流れるのを阻止する逆阻止手段を設け
てなることを特徴とするものであり、表面電極と下部電
極との間に強電界ドリフト層に加えて下部電極から表面
電極へリーク電流が流れるのを阻止する逆阻止手段が設
けられていることにより、従来に比べて単位面積当たり
の電子放出面積を小さくすることなしにリーク電流が流
れるのを阻止することができて低消費電力化を図ること
ができる。

【００２４】請求項２の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられｐｎ接合を有する半導体層からなるの
で、前記ドリフト部と前記下部電極との間にｐｎ接合を
有する半導体層を介在させるだけでｐｎ接合の整流特性
を利用してリーク電流が流れるのを阻止することができ
る。

【００２５】請求項３の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられ前記下部電極側のｎ層と前記ドリフト
部側のｐ層とを有する半導体層からなり、前記ｐ層と前
記ドリフト部との間には、低濃度の半導体層が形成され
ているので、前記ドリフト部と前記下部電極との間に設
けられ前記下部電極側のｎ層と前記ドリフト部側のｐ層
とを有する半導体層を設けることでｐｎ接合の整流特性
を利用してリーク電流が流れるのを阻止することが可能
となり、また、前記ｐ層と前記ドリフト部との間には低
濃度の半導体層が形成されていることにより、前記ｎ層
および前記ｐ層を有する半導体層と前記ドリフト部とを
空間的に分離することができ、前記ｎ層および前記ｐ層
を有する半導体層の影響を受けずに前記ドリフト部を形
成することが可能になる。

【００２６】請求項４の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられ前記下部電極側のｎ層と前記ドリフト
部側のｐ層とを有する半導体層からなるので、前記ドリ
フト部と前記下部電極との間に設けられ前記下部電極側
のｎ層と前記ドリフト部側のｐ層とを有する半導体層を
設けることでｐｎ接合の整流特性を利用してリーク電流
が流れるのを阻止することが可能となり、また、請求項
３の発明に比べて構造が簡単になる。

【００２７】請求項５の発明は、請求項１の発明におい
て、前記基板が半導体基板よりなり、前記下部電極が前
記基板側のｎ層と前記表面電極側のｐ層とを有し、前記
逆阻止手段が前記下部電極からなるので、前記下部電極
を一般的なシリコンプロセスを利用して形成することが
でき、前記下部電極のパターン精度を容易に高めること
ができるから、ディスプレイの高精細化が容易になる。

【００２８】請求項６の発明は、請求項２ないし請求項
５の発明において、前記逆阻止手段は、前記ｐ層と前記
ｎ層との間にｉ層が介在しているので、前記逆阻止手段
においてｐｎ接合の整流特性を利用してリーク電流が流
れるのを阻止する場合に比べて高耐圧化を図ることがで
きる。

【００２９】請求項７の発明は、請求項１の発明におい
て、前記表面電極の材料として前記ドリフト部とショッ
トキ接合を形成する材料を用い、前記逆阻止手段が、前
記表面電極と前記ドリフト部とからなるので、ショット
キ接合の整流特性を利用してリーク電流が流れるのを阻
止することができ、ｐｎ接合やｐｉｎ接合を別途に設け
る必要がないから、請求項２ないし請求項６の発明に比
べて構造が簡単になる。

【００３０】請求項８の発明は、請求項１の発明におい
て、前記下部電極と前記ドリフト部との間に低濃度の半
導体層を介在させ、前記下部電極の材料として前記半導
体層とショットキ接合を形成する材料を用い、前記逆阻
止手段が、前記下部電極と前記ドリフト部からなるの
で、ショットキ接合の整流特性を利用してリーク電流が
流れるのを阻止することができ、ｐｎ接合やｐｉｎ接合
を別途に設ける必要がないから、請求項２ないし請求項
６の発明に比べて構造が簡単になる。

【００３１】請求項９の発明は、請求項２ないし請求項
４の発明において、前記半導体層は、多結晶半導体から
なるので、前記半導体層を前記基板の材質に依存せずに
形成することができ、前記基板として安価なガラス基板
などを用いることができるから、大面積化および低コス
ト化が容易になり、また、単結晶半導体を多孔質化した
後に酸化することで多孔質半導体層を形成した従来の電
界放射型電子源に比べて電子放出時のノイズの低減を図
ることができる。

【００３２】請求項１０の発明は、請求項２ないし請求
項４の発明において、前記半導体層は、シリコンからな
るので、一般的なシリコンプロセスや液晶ディスプレイ
の製造プロセスを利用することが可能になる。

【００３３】請求項１１の発明は、請求項１ないし請求
項１０の発明において、前記ドリフト部は、前記基板の
前記一表面側に列設された柱状の半導体結晶と、半導体
結晶間に介在するナノメータオーダの半導体微結晶と、
半導体微結晶の表面に形成され当該半導体微結晶の結晶
粒径よりも小さな膜厚の絶縁膜とからなるので、強電界
ドリフト層では下部電極から注入された電子が半導体微
結晶に衝突せずに前記絶縁膜に印加されている電界で加
速されてドリフトし、強電界ドリフト層で発生した熱が
柱状の半導体結晶を通して放熱されるから、電子放出時
にポッピング現象が発生せず高効率で電子を放出するこ
とができる。

【００３４】請求項１２の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、成膜時に不純物をドーピングして形成するこ
とを特徴とし、前記ｐ層および前記ｎ層を容易に形成す
ることができるので、従来に比べて単位面積当たりの電
子放出面積を小さくすることなしにリーク電流が流れる
のを阻止することができて低消費電力化を図れる電界放
射型電子源を容易に提供することができる。

【００３５】請求項１３の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープの半導体層を成膜した後にイオン
注入法により不純物をドーピングして形成することを特
徴とし、成膜装置に依存せずに前記ｎ層および前記ｐ層
それぞれの不純物濃度を制御性良く制御することができ
るので、従来に比べて単位面積当たりの電子放出面積を
小さくすることなしにリーク電流が流れるのを阻止する
ことができて低消費電力化を図れる電界放射型電子源を
容易に提供することができる。

【００３６】請求項１４の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープの半導体層を成膜した後に不純物
拡散法により不純物をドーピングして形成することを特
徴とし、成膜装置に依存せずに前記ｎ層および前記ｐ層
それぞれの不純物濃度を制御性良く制御することがで
き、従来に比べて単位面積当たりの電子放出面積を小さ
くすることなしにリーク電流が流れるのを阻止すること
ができて低消費電力化を図れる電界放射型電子源を容易
に提供することができる。

【００３７】請求項１５の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層の形成にあたっては、ｎ形アモルフ
ァス半導体層を形成した後に加熱処理にて結晶化するこ
とにより形成し、前記ｐ層の形成にあたっては、ｐ形ア
モルファス半導体層を形成した後に加熱処理にて結晶化
することにより形成することを特徴とし、前記ｎ形アモ
ルファス半導体層および前記ｐ形アモルファス半導体層
をプラズマＣＶＤ装置などの成膜装置を使用して比較的
低温で形成することができるので、前記基板として安価
なガラス基板などを用いることができ、従来に比べて単
位面積当たりの電子放出面積を小さくすることなしにリ
ーク電流が流れるのを阻止することができて低消費電力
化を図れ且つ大面積化で低コストの電界放射型電子源を
提供することができる。

【００３８】請求項１６の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープのアモルファス半導体層を成膜し
た後にイオン注入法により不純物をドーピングし、その
後、加熱処理にて結晶化することにより形成することを
特徴とし、前記ノンドープのアモルファス半導体層をプ
ラズマＣＶＤ装置などの成膜装置を使用して形成するこ
とができ、しかも、前記ｎ層および前記ｐ層それぞれの
不純物濃度を制御性良く制御することができ、従来に比
べて単位面積当たりの電子放出面積を小さくすることな
しにリーク電流が流れるのを阻止することができて低消
費電力化を図れ且つ大面積化で低コストの電界放射型電
子源を提供することができる。

【００３９】請求項１７の発明は、請求項５記載の電界
放射型電子源の製造方法であって、前記ｎ層および前記
ｐ層それぞれの形成にあたっては、前記半導体基板の一
表面側に不純物をドーピングして形成することを特徴と
し、一般的なシリコンプロセスを利用して前記下部電極
を形成することができるので、前記下部電極のパターン
精度を容易に高めることができるから、従来に比べて単
位面積当たりの電子放出面積を小さくすることなしにリ
ーク電流が流れるのを阻止することができて低消費電力
化を図れ且つ高精細なディスプレイに用いることが可能
な電界放射型電子源を提供することができる。

【００４０】

【発明の実施の形態】（実施形態１）本実施形態の電界
放射型電子源１０は、図１に示すように、ガラス基板よ
りなる絶縁性基板１１と、絶縁性基板１１の一表面上に
列設された複数の下部電極８と、下部電極８にそれぞれ
重なる形で形成された半導体層２０と、下部電極８にそ
れぞれ重なる形で半導体層２０上に形成されたノンドー
プの多結晶シリコン層３（図２参照）と、下部電極８に
それぞれ重なる形で多結晶シリコン層３上に形成された
複数の酸化した多孔質多結晶シリコン層よりなるドリフ
ト部６ａおよびドリフト部６ａの間を埋める多結晶シリ
コン層よりなる分離部６ｂを有する強電界ドリフト層６
と、強電界ドリフト層６の上でドリフト部６ａおよび分
離部６ｂに跨って下部電極８に交差（直交）する方向に
列設された複数の表面電極７とを備えている。ここにお
いて、下部電極８はアルミニウム薄膜からなる導電性層
により構成し、表面電極７は金属薄膜（例えば、金薄
膜）からなる導電性薄膜により構成している。なお、表
面電極７の膜厚は１５ｎｍに設定されているが、この膜
厚は特に限定するものではない。また、強電界ドリフト
層６の厚さは１．５μｍに設定してあるが、強電界ドリ
フト層６の厚さも特に限定するものではない。また、本
実施形態では、絶縁性基板１１が基板を構成している。

【００４１】本実施形態の電界放射型電子源は、図１４
に示した従来構成と同様、単純マトリクス構造を採用し
ているが、上述の半導体層２０が、下部電極８から表面
電極７へリーク電流が流れるのを阻止するｐｎ接合を有
している点に特徴がある。すなわち、上述の半導体層２
０は、図２に示すように、下部電極８上に形成されたｎ
層２１と該ｎ層２１上に形成されたｐ層２２とを備えて
おり、上記ｐｎ接合が形成されている。なお、半導体層
２０は、表面電極７と下部電極８との間に強電界ドリフ
ト層６に加えて設けられており、半導体層２０が、下部
電極８から表面電極７へリーク電流が流れるのを阻止す
る逆阻止手段を構成している。また、半導体層２０とド
リフト部６ａとの間に設けられたノンドープの多結晶シ
リコン層３が低濃度の半導体層を構成している。また、
本実施形態では、ｐ層２２とドリフト部６ａとの間に低
濃度の半導体層たるノンドープの多結晶シリコン層３が
形成されているので、半導体層２０とドリフト部６ａと
を空間的に分離することができ、半導体層２０の影響を
受けずにドリフト部６ａを形成することが可能になる。

【００４２】本実施形態の電界放射型電子源１０では、
図１４に示した従来構成と同様、絶縁性基板１１の一表
面上に列設された複数の下部電極８と、強電界ドリフト
層６上に列設された複数の表面電極７との間に強電界ド
リフト層６のドリフト部６ａが挟まれているから、表面
電極７と下部電極８との組を適宜選択して選択した組間
に電圧を印加することにより、選択された表面電極７と
下部電極８との交点に相当する部位のドリフト部６ａに
強電界が作用して電子が放出される。つまり、表面電極
７と下部電極８とからなる格子の格子点に電子源を配置
したことに相当し、電圧を印加する表面電極７と下部電
極８との組を選択することによって所望の格子点から電
子を放出させることが可能になる。なお、表面電極７と
下部電極８との間に印加する電圧は１０〜２０Ｖ程度に
なっている。ここにおいて、各表面電極７は、短冊状に
形成され、長手方向の両端部上にそれぞれパッド２７が
形成されている。また、各下部電極８も、短冊状に形成
され、長手方向の両端部上にそれぞれパッド２８が形成
されている。

【００４３】本実施形態の電界放射型電子源１０におけ
るドリフト部６ａは、上述の図１１に示した強電界ドリ
フト層６と同様に、少なくとも、絶縁性基板１１の一表
面側に列設された柱状の多結晶シリコンのグレイン（半
導体結晶）５１と、グレイン５１の表面に形成された薄
いシリコン酸化膜５２と、グレイン５１間に介在するナ
ノメータオーダの半導体微結晶たるシリコン微結晶６３
と、シリコン微結晶６３の表面に形成され当該シリコン
微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜である
シリコン酸化膜６４とから構成されると考えられる。

【００４４】しかして、本実施形態の電界放射型電子源
１０では、表面電極７と下部電極８との間に強電界ドリ
フト層６に加えて下部電極８から表面電極７へリーク電
流が流れるのを阻止する逆阻止手段が設けられているこ
とにより、従来に比べて単位面積当たりの電子放出面積
を小さくすることなしにリーク電流が流れるのを阻止す
ることができて低消費電力化を図ることができる。ここ
において、逆阻止手段が、ドリフト部６ａと下部電極８
との間に設けられｐｎ接合を有する半導体層２０からな
るので、ドリフト部６ａと下部電極８との間にｐｎ接合
を有する半導体層２０を介在させるだけでｐｎ接合の整
流特性を利用してリーク電流が流れるのを阻止すること
ができる。また、本実施形態の電界放射型電子源１０に
おいても、強電界ドリフト層６では下部電極８から注入
された電子がシリコン微結晶６３に衝突せずにシリコン
酸化膜６４に印加されている電界で加速されてドリフト
し、強電界ドリフト層６で発生した熱が柱状のグレイン
５１を通して放熱されるものと考えられ、電子放出時に
ポッピング現象が発生せず高効率で電子を放出すること
ができる。

【００４５】なお、本実施形態では、強電界ドリフト層
６のドリフト部６ａを酸化した多孔質多結晶シリコン層
により形成しているが、強電界ドリフト層６のドリフト
部６ａを窒化した多孔質多結晶シリコン層により形成し
てもよく、多孔質多結晶シリコン層以外の多孔質半導体
層を酸化若しくは窒化したものでもよい。なお、強電界
ドリフト層６のドリフト部６ａを窒化した多孔質多結晶
シリコン層とした場合には図１１にて説明した各シリコ
ン酸化膜５２，６４がいずれもシリコン窒化膜となる。

【００４６】本実施形態においては、表面電極７を構成
する導電性薄膜として金薄膜を用いているが、表面電極
７の材料は金に限定されるものではなく、例えば、アル
ミニウム、クロム、タングステン、ニッケル、白金など
の仕事関数が小さな材料を用いてもよい。ここに、金の
仕事関数は５．１０ｅＶ、アルミニウムの仕事関数は
４．２８ｅＶ、クロムの仕事関数は４．５０ｅＶ、タン
グステンの仕事関数は４．５５ｅＶ、ニッケルの仕事関
数は５．１５ｅＶ、白金の仕事関数は５．６５ｅＶであ
る。また、表面電極７を厚み方向に積層された複数層の
薄膜電極層からなる導電性薄膜により構成してもよい。
この場合、最上層の薄膜電極層としては、耐酸化性に優
れ仕事関数が小さな性質を有する材料を採用し、最下層
の薄膜電極層としては、仕事関数が小さく且つ強電界ド
リフト層６との密着性が良い性質の材料を採用すればよ
い。ここに、最下層の薄膜電極層の材料は、最上層の薄
膜電極層の材料に比べて強電界ドリフト層６中へ拡散し
にくい（つまり、強電界ドリフト層６の材料中での拡散
係数が小さい）性質を有していることが望ましい。

【００４７】上述のような仕事関数が小さくかつ強電界
ドリフト層６との密着性が良い性質を有する表面電極７
を採用することにより、表面電極７が強電界ドリフト層
６から剥離するのを防止することができ、表面電極７の
断線を防止できるとともに経時安定性が向上し、また、
製造時の歩留まりが高くなって低コスト化を図ることが
できる。

【００４８】また、最上層の薄膜電極層としては例えば
金を用い、最下層の薄膜電極層としては、クロムを用い
ればよいが、最下層の薄膜電極層としてはクロムの代わ
りに、ニッケル、白金、チタン、ジルコニウム、ロジウ
ム、ハフニウム、イリジウムのいずれかあるいはそれら
の酸化物を用いてもよい。最下層の薄膜電極層として、
クロム、ニッケル、白金、チタン、ジルコニウム、ロジ
ウム、ハフニウム、イリジウムのいずれかあるいはそれ
らの酸化物を用いることにより、最下層の薄膜電極層の
材料コストを比較的安価にすることができる。

【００４９】また、本実施形態では、下部電極８を構成
する導電性層としてアルミニウム薄膜を用いているが、
下部電極８の材料はアルミニウムに限定されるものでは
なく、アルミニウム以外の導電性材料を用いてもよい。

【００５０】以下、本実施形態の電界放射型電子源１０
の製造方法について図３を参照しながら説明する。な
お、図３では要部についてのみの断面を示してある。

【００５１】まず、絶縁性基板１１の一表面（図３
（ａ）における上面）の全面上に所定膜厚のアルミニウ
ム薄膜よりなる導電性層をスパッタ法により成膜（堆
積）した後、導電性層上に下部電極８のパターンに対応
してパターニングされたレジスト層を形成し、その後、
レジスト層をマスクとして導電性層の不要部分をエッチ
ングすることにより、絶縁性基板１１の上記一表面上に
パターニングされた導電性層よりなる下部電極８が形成
され、その後、レジスト層を除去することにより、図３
（ａ）に示す構造が得られる。

【００５２】次に、絶縁性基板１１の上記一表面側の全
面に、ｎ形不純物としてリンが添加されたｎ形多結晶シ
リコン層よりなるｎ層２１を例えばプラズマＣＶＤ法に
よって成膜することにより、図３（ｂ）に示す構造が得
られる。なお、ｎ層２１は、プラズマＣＶＤ法により堆
積しているので、６００℃以下（１００℃〜６００℃）
の低温プロセスで成膜することができる。また、プラズ
マＣＶＤ法による成膜時にｎ形不純物をドーピングして
いるので、容易にｎ層２１を形成することができる。

【００５３】その後、絶縁性基板１１の上記一表面側の
全面に、ｐ形不純物としてボロンが添加されたｐ形多結
晶シリコン層よりなるｐ層２２を例えばプラズマＣＶＤ
法によって成膜することにより、図３（ｃ）に示す構造
が得られる。なお、ｐ層２２は、プラズマＣＶＤ法によ
り堆積しているので、６００℃以下（１００℃〜６００
℃）の低温プロセスで成膜することができる。また、プ
ラズマＣＶＤ法による成膜時にｐ形不純物をドーピング
しているので、容易にｐ層２１を形成することができ
る。

【００５４】続いて、ｎ層２１およびｐ層２２それぞれ
において下部電極８に重ならない部位を下部電極８に重
なる部位と絶縁するために酸素イオンのイオン注入を行
った後、絶縁性基板１１の上記一表面側の全面に所定膜
厚（例えば、１．５μｍ）のノンドープの多結晶シリコ
ン層３を例えばプラズマＣＶＤ法によって形成すること
により、図３（ｄ）に示すような構造が得られる。な
お、ノンドープの多結晶シリコン層３は、プラズマＣＶ
Ｄ法により堆積しているので、６００℃以下（１００℃
〜６００℃）の低温プロセスで成膜することができる。
ここに、ノンドープの多結晶シリコン層３の形成方法
は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法により形
成してもよく、触媒ＣＶＤ法でも６００℃以下の低温プ
ロセスで成膜することができる。

【００５５】ノンドープの多結晶シリコン層３を形成し
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、下
部電極８を正極として、多結晶シリコン層３に光照射を
行いながら所定の条件で陽極酸化処理を行うことによっ
て、多結晶シリコン層３のうち下部電極８に重なる部位
に多孔質多結晶シリコン層を形成し、その後、陽極酸化
処理槽から電解液を除去し、該陽極酸化処理槽に新たに
酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王
水など）を投入し、その後、この酸の入った陽極酸化処
理槽を利用して、白金電極（図示せず）を負極、下部電
極８を正極として、定電流を流し多孔質多結晶シリコン
層を酸化することにより下部電極８に重なる部位に酸化
した多孔質多結晶シリコン層よりなるドリフト部６ａを
形成し、続いて、強電界ドリフト層６上に所定膜厚（例
えば、１５ｎｍ）の金薄膜からなる表面電極７を例えば
メタルマスクを用いて蒸着法によって形成し、次に、図
１に示したパッド２７，２８を形成することによって図
３（ｅ）に示す構成の電界放射型電子源１０が得られ
る。ここにおいて、ドリフト部６ａの間に介在している
多結晶シリコン層３と上述の酸素イオンが注入された部
位とで上述の分離部６ｂを構成している。

【００５６】なお、本実施形態では、陽極酸化処理の条
件として、陽極酸化処理の期間、多結晶シリコン層３の
表面に照射する光パワーを一定、電流密度を一定とした
が、この条件は適宜変更してもよい（例えば、電流密度
を変化させてもよい）。また、表面電極７となる導電性
薄膜を蒸着により形成しているが、導電性薄膜の形成方
法は蒸着に限定されるものではなく、例えばスパッタ法
を用いてもよい。

【００５７】しかして、上述の製造方法によれば、ｎ層
２１およびｐ層２２それぞれの形成にあたって、成膜時
に不純物をドーピングして形成しているので、ｐ層２２
およびｎ層２１を容易に形成することができるとともに
ｎ層２１とｐ層２２とを同じ成膜装置（例えば、プラズ
マＣＶＤ装置）により連続して成膜することができるの
で、従来に比べて単位面積当たりの電子放出面積を小さ
くすることなしにリーク電流が流れるのを阻止すること
ができて低消費電力化を図れる電界放射型電子源１０を
容易に提供することができる。また、上述の半導体層２
０や低濃度の半導体層が多結晶シリコンからなるので、
一般的なシリコンプロセスや液晶ディスプレイ装置の製
造プロセスを利用することが可能になり、低コスト化を
図ることが可能になる。

【００５８】（実施形態２）本実施形態の電界放射型電
子源は、実施形態１で説明した図１と同じ構成であっ
て、実施形態１とは製造方法が異なるだけなので、以
下、製造方法について図４を参照しながら説明する。な
お、図４では要部についてのみの断面を示してある。

【００５９】まず、絶縁性基板１１の一表面（図４
（ａ）における上面）の全面上に所定膜厚のアルミニウ
ム薄膜よりなる導電性層をスパッタ法により成膜（堆
積）した後、導電性層上に下部電極８のパターンに対応
してパターニングされたレジスト層を形成し、その後、
レジスト層をマスクとして導電性層の不要部分をエッチ
ングすることにより、絶縁性基板１１の上記一表面上に
パターニングされた導電性層よりなる下部電極８が形成
され、その後、レジスト層を除去することにより、図４
（ａ）に示す構造が得られる。

【００６０】次に、絶縁性基板１１の上記一表面側の全
面にノンドープの多結晶シリコン層２４を例えばプラズ
マＣＶＤ法によって成膜することにより、図４（ｂ）に
示す構造が得られる。なお、ノンドープの多結晶シリコ
ン層２４は、プラズマＣＶＤ法により堆積しているの
で、６００℃以下（１００℃〜６００℃）の低温プロセ
スで成膜することができる。

【００６１】その後、ノンドープの多結晶シリコン層２
４のうち下部電極８に重なる部位へイオン注入法または
不純物拡散法によってｎ形不純物（例えば、リン）をド
ーピングしてｎ層２１を形成することにより、図４
（ｃ）に示す構造が得られる。

【００６２】続いて、絶縁性基板１１の上記一表面側の
全面にノンドープの多結晶シリコン層２５を例えばプラ
ズマＣＶＤ法によって成膜することにより、図４（ｄ）
に示す構造が得られる。なお、ノンドープの多結晶シリ
コン層２５は、プラズマＣＶＤ法により堆積しているの
で、６００℃以下（１００℃〜６００℃）の低温プロセ
スで成膜することができる。

【００６３】その後、ノンドープの多結晶シリコン層２
５のうち下部電極８に重なる部位へイオン注入法または
不純物拡散法によってｐ形不純物（例えば、ボロン）を
ドーピングしてｐ層２２を形成することにより、図４
（ｅ）に示す構造が得られる。

【００６４】続いて、絶縁性基板１１の上記一表面側の
全面に所定膜厚（例えば、１．５μｍ）のノンドープの
多結晶シリコン層３を例えばプラズマＣＶＤ法によって
形成することにより、図４（ｆ）に示すような構造が得
られる。なお、ノンドープの多結晶シリコン層３は、プ
ラズマＣＶＤ法により堆積しているので、６００℃以下
（１００℃〜６００℃）の低温プロセスで成膜すること
ができる。ここに、ノンドープの多結晶シリコン層３の
形成方法は、プラズマＣＶＤ法に限らず、触媒ＣＶＤ法
により形成してもよく、触媒ＣＶＤ法でも６００℃以下
の低温プロセスで成膜することができる。

【００６５】ノンドープの多結晶シリコン層３を形成し
た後、５５ｗｔ％のフッ化水素水溶液とエタノールとを
略１：１で混合した混合液よりなる電解液の入った陽極
酸化処理槽を利用し、白金電極（図示せず）を負極、下
部電極８を正極として、多結晶シリコン層３に光照射を
行いながら所定の条件で陽極酸化処理を行うことによっ
て、多結晶シリコン層３のうち下部電極８に重なる部位
に多孔質多結晶シリコン層を形成し、その後、陽極酸化
処理槽から電解液を除去し、該陽極酸化処理槽に新たに
酸（例えば、略１０％の希硝酸、略１０％の希硫酸、王
水など）を投入し、その後、この酸の入った陽極酸化処
理槽を利用して、白金電極（図示せず）を負極、下部電
極８を正極として、定電流を流し多孔質多結晶シリコン
層を酸化することにより下部電極８に重なる部位に酸化
した多孔質多結晶シリコン層よりなるドリフト部６ａを
形成し、続いて、強電界ドリフト層６上に所定膜厚（例
えば、１５ｎｍ）の金薄膜からなる表面電極７を例えば
メタルマスクを用いて蒸着法によって形成し、次に、図
１に示したパッド２７，２８を形成することによって図
４（ｇ）に示す構成の電界放射型電子源が得られる。こ
こにおいて、ドリフト部６ａの間に介在している多結晶
シリコン層３とｎ層２１の間に介在しているノンドープ
の多結晶シリコン層２４とｐ層２２の間に介在している
ノンドープの多結晶シリコン層２５とで分離部６ｂを構
成している。

【００６６】しかして、本実施形態では、ｎ層２１およ
びｐ層２２をそれぞれ形成するにあたって、それぞれノ
ンドープの半導体層たる多結晶シリコン層２４，２５を
成膜した後にイオン注入法または不純物拡散法により不
純物をドーピングして形成しているので、成膜装置に依
存せずにｎ層２１およびｐ層２２それぞれの不純物濃度
を制御性良く制御することができる。

【００６７】（実施形態３）本実施形態の電界放射型電
子源の基本構成は図１に示した実施形態１と略同じであ
って、図５に示すように、ｐ層２２上にドリフト部６ａ
が形成されている点に特徴がある。なお、実施形態１と
同様の構成要素には同一の符号を付して説明を省略す
る。

【００６８】本実施形態では、ｐ層２２とｎ層２１とか
らなる半導体層が、下部電極８から表面電極７へリーク
電流が流れるのを阻止する逆阻止手段を構成している。

【００６９】しかして、本実施形態では、実施形態１と
同様、表面電極７と下部電極８との間に強電界ドリフト
層６に加えて下部電極８から表面電極７へリーク電流が
流れるのを阻止する逆阻止手段が設けられていることに
より、従来に比べて単位面積当たりの電子放出面積を小
さくすることなしにリーク電流が流れるのを阻止するこ
とができて低消費電力化を図ることができる。しかも、
本実施形態では、逆阻止手段を構成する半導体層とドリ
フト部６ａとの間に実施形態１で説明したようなノンド
ープの多結晶シリコン層３が設けられていないので、実
施形態１に比べて構造が簡単になる。

【００７０】なお、本実施形態の電界放射型電子源の製
造方法は、実施形態１または実施形態２で説明した製造
方法において、多結晶シリコン層３のうち下部電極８に
重なる部位の全部を陽極酸化処理によって多孔質化する
点が相違するだけである。

【００７１】（実施形態４）本実施形態の電界放射型電
子源の基本構成は実施形態１と略同じであって、図６に
示すように、基板として半導体基板たるシリコン基板１
を用い、実施形態１で説明した図１における下部電極８
を比較的高濃度のｎ形シリコン領域からなるｎ層２１と
比較的高濃度のｐ形シリコン領域からなるｐ層２２とで
構成している点に特徴がある。なお、実施形態１と同様
の構成要素には同一の符号を付して説明を省略する。

【００７２】本実施形態では、ｐ層２２とｎ層２１とか
らなる下部電極が、下部電極から表面電極７へリーク電
流が流れるのを阻止する逆阻止手段を構成している。

【００７３】しかして、本実施形態では、実施形態１と
同様、表面電極７と下部電極との間に強電界ドリフト層
６に加えて下部電極から表面電極７へリーク電流が流れ
るのを阻止する逆阻止手段が設けられていることによ
り、従来に比べて単位面積当たりの電子放出面積を小さ
くすることなしにリーク電流が流れるのを阻止すること
ができて低消費電力化を図ることができる。

【００７４】なお、本実施形態の電界放射型電子源は、
基板としてシリコン基板１を用いているので、下部電極
となるｎ層２１およびｐ層２２をイオン注入法や不純物
拡散法などの一般的なシリコンプロセスを利用して形成
することができるから、下部電極のパターン精度を高め
ることができ、しかも下部電極の形成に伴って基板の一
表面側に段差が形成されることもないから、表面電極７
の断線を防止することができるとともに、ディスプレイ
の高精細化が容易になる。

【００７５】（実施形態５）本実施形態の電界放射型電
子源の基本構成は図１に示した実施形態１と略同じであ
って、図７に示すように、ｐ層２２とｎ層２１との間に
低濃度の多結晶シリコン層よりなるｉ層２３を介在させ
ている点に特徴がある。すなわち、本実施形態では、ｐ
層２２とｉ層２３とｎ層２１とからなる半導体層が、下
部電極８から表面電極７へリーク電流が流れるのを阻止
する逆阻止手段を構成している。なお、実施形態１と同
様の構成要素には同一の符号を付して説明を省略する。

【００７６】しかして、本実施形態では、実施形態１と
同様、表面電極７と下部電極８との間に強電界ドリフト
層６に加えて下部電極８から表面電極７へリーク電流が
流れるのを阻止する逆阻止手段が設けられていることに
より、従来に比べて単位面積当たりの電子放出面積を小
さくすることなしにリーク電流が流れるのを阻止するこ
とができて低消費電力化を図ることができる。しかも、
本実施形態では、逆阻止手段を構成する半導体層がｐｉ
ｎ接合を有するので、ｐｎ接合を有する実施形態１に比
べて逆阻止手段の耐圧を高めることができる。なお、他
の実施形態においてｐ層２２とｎ層２１との間にｉ層２
３を設けてもよい。

【００７７】なお、本実施形態の電界放射型電子源の製
造方法は実施形態１または実施形態２と略同じであっ
て、ｉ層２３を形成する工程が追加されるだけなので、
説明を省略する。

【００７８】（実施形態６）本実施形態の電界放射型電
子源の基本構成は図１に示した実施形態１と略同じであ
って、図８に示すような構成を有し、実施形態１で説明
した半導体層２０を設ける代わりに、表面電極７の材料
としてドリフト部６ａとの間にショットキ接合を形成す
る材料を用い、下部電極８から表面電極７へリーク電流
が流れるのを阻止する逆阻止手段が、表面電極７とドリ
フト部６ａとで構成されている点に特徴がある。ここに
おいて、表面電極７の材料としては、Ｃｕ、Ｐｄ、Ａ
ｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｐｂ、Ｂｉ、Ｎｉ、Ｃｒ、Ｆ
ｅ、Ｍｇ、Ｐｔ、Ｂｅ、Ｓｎ、Ｂａ、Ｉｎ、Ｃｏ、Ｓ
ｂ、ＩｒＳｉ、ＰｔＳｉ、Ｐｔ₂Ｓｉ、ＭｎＳｉ、Ｐｂ₂
Ｓｉ、Ｃｏ₂Ｓｉ、ＮｉＳｉ、Ｎｉ₂Ｓｉ、ＷＳｉなどを
用いればよい。なお、実施形態１と同様の構成要素には
同一の符号を付して説明を省略する。

【００７９】しかして、本実施形態では、表面電極７と
下部電極８との間に強電界ドリフト層６に加えて下部電
極８から表面電極７へリーク電流が流れるのを阻止する
逆阻止手段が設けられていることにより、従来に比べて
単位面積当たりの電子放出面積を小さくすることなしに
リーク電流が流れるのを阻止することができて低消費電
力化を図ることができる。しかも、本実施形態では、表
面電極７とドリフト部６ａとのショットキ接合の整流特
性を利用してリーク電流が流れるのを阻止することがで
きるから、ｐｎ接合やｐｉｎ接合を別途に設ける必要が
なく、上記各実施形態１〜５に比べて構造が簡単にな
る。

【００８０】（実施形態７）本実施形態の電界放射型電
子源１０の基本構成は図８に示した実施形態６と略同じ
であって、下部電極８の材料として低濃度の半導体層た
るノンドープの多結晶シリコン層３との間にショットキ
接合を形成する材料を用い、下部電極８から表面電極７
へリーク電流が流れるのを阻止する逆阻止手段が、下部
電極８とノンドープの多結晶シリコン層３とで構成され
ている点に特徴がある。ここにおいて、下部電極８の材
料としては、Ｃｕ、Ｐｄ、Ａｇ、Ａｌ、Ｔｉ、Ｍｎ、Ｐ
ｂ、Ｂｉ、Ｎｉ、Ｃｒ、Ｆｅ、Ｍｇ、Ｐｔ、Ｂｅ、Ｓ
ｎ、Ｂａ、Ｉｎ、Ｃｏ、Ｓｂ、ＩｒＳｉ、ＰｔＳｉ、Ｐ
ｔ₂Ｓｉ、ＭｎＳｉ、Ｐｂ₂Ｓｉ、Ｃｏ₂Ｓｉ、ＮｉＳ
ｉ、Ｎｉ₂Ｓｉ、ＷＳｉなどを用いればよい。なお、実
施形態６と同様の構成要素には同一の符号を付して説明
を省略する。

【００８１】しかして、本実施形態では、表面電極７と
下部電極８との間に強電界ドリフト層６に加えて下部電
極８から表面電極７へリーク電流が流れるのを阻止する
逆阻止手段が設けられていることにより、従来に比べて
単位面積当たりの電子放出面積を小さくすることなしに
リーク電流が流れるのを阻止することができて低消費電
力化を図ることができる。しかも、本実施形態では、下
部電極８とノンドープの多結晶シリコン層３とのショッ
トキ接合の整流特性を利用してリーク電流が流れるのを
阻止することができるから、ｐｎ接合やｐｉｎ接合を別
途に設ける必要がなく、上記各実施形態１〜５に比べて
構造が簡単になる。

【００８２】

【発明の効果】請求項１の発明は、基板と、基板の一表
面側に列設された複数の下部電極と、下部電極の表面側
に各下部電極にそれぞれ重なる形で形成された酸化若し
くは窒化した多孔質半導体層よりなるドリフト部および
ドリフト部の間を埋める分離部を有する強電界ドリフト
層と、強電界ドリフト層上において下部電極に交差する
方向に列設された複数の表面電極とを備え、表面電極を
下部電極に対して正極として電圧を印加することにより
下部電極から注入された電子が強電界ドリフト層をドリ
フトし表面電極を通して放出されるようにし、表面電極
と下部電極との間に強電界ドリフト層に加えて下部電極
から表面電極へリーク電流が流れるのを阻止する逆阻止
手段を設けてなるものであり、表面電極と下部電極との
間に強電界ドリフト層に加えて下部電極から表面電極へ
リーク電流が流れるのを阻止する逆阻止手段が設けられ
ていることにより、従来に比べて単位面積当たりの電子
放出面積を小さくすることなしにリーク電流が流れるの
を阻止することができて低消費電力化を図ることができ
るという効果がある。

【００８３】請求項２の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられｐｎ接合を有する半導体層からなるの
で、前記ドリフト部と前記下部電極との間にｐｎ接合を
有する半導体層を介在させるだけでｐｎ接合の整流特性
を利用してリーク電流が流れるのを阻止することができ
るという効果がある。

【００８４】請求項３の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられ前記下部電極側のｎ層と前記ドリフト
部側のｐ層とを有する半導体層からなり、前記ｐ層と前
記ドリフト部との間には、低濃度の半導体層が形成され
ているので、前記ドリフト部と前記下部電極との間に設
けられ前記下部電極側のｎ層と前記ドリフト部側のｐ層
とを有する半導体層を設けることでｐｎ接合の整流特性
を利用してリーク電流が流れるのを阻止することが可能
となるという効果があり、また、前記ｐ層と前記ドリフ
ト部との間には低濃度の半導体層が形成されていること
により、前記ｎ層および前記ｐ層を有する半導体層と前
記ドリフト部とを空間的に分離することができ、前記ｎ
層および前記ｐ層を有する半導体層の影響を受けずに前
記ドリフト部を形成することが可能になるという効果が
ある。

【００８５】請求項４の発明は、請求項１の発明におい
て、前記逆阻止手段は、前記ドリフト部と前記下部電極
との間に設けられ前記下部電極側のｎ層と前記ドリフト
部側のｐ層とを有する半導体層からなるので、前記ドリ
フト部と前記下部電極との間に設けられ前記下部電極側
のｎ層と前記ドリフト部側のｐ層とを有する半導体層を
設けることでｐｎ接合の整流特性を利用してリーク電流
が流れるのを阻止することが可能となるという効果があ
り、また、請求項３の発明に比べて構造が簡単になると
いう効果がある。

【００８６】請求項５の発明は、請求項１の発明におい
て、前記基板が半導体基板よりなり、前記下部電極が前
記基板側のｎ層と前記表面電極側のｐ層とを有し、前記
逆阻止手段が前記下部電極からなるので、前記下部電極
を一般的なシリコンプロセスを利用して形成することが
でき、前記下部電極のパターン精度を容易に高めること
ができるから、ディスプレイの高精細化が容易になると
いう効果がある。

【００８７】請求項６の発明は、請求項２ないし請求項
５の発明において、前記逆阻止手段は、前記ｐ層と前記
ｎ層との間にｉ層が介在しているので、前記逆阻止手段
においてｐｎ接合の整流特性を利用してリーク電流が流
れるのを阻止する場合に比べて高耐圧化を図ることがで
きるという効果がある。

【００８８】請求項７の発明は、請求項１の発明におい
て、前記表面電極の材料として前記ドリフト部とショッ
トキ接合を形成する材料を用い、前記逆阻止手段が、前
記表面電極と前記ドリフト部とからなるので、ショット
キ接合の整流特性を利用してリーク電流が流れるのを阻
止することができ、ｐｎ接合やｐｉｎ接合を別途に設け
る必要がないから、請求項２ないし請求項６の発明に比
べて構造が簡単になるという効果がある。

【００８９】請求項８の発明は、請求項１の発明におい
て、前記下部電極と前記ドリフト部との間に低濃度の半
導体層を介在させ、前記下部電極の材料として前記半導
体層とショットキ接合を形成する材料を用い、前記逆阻
止手段が、前記下部電極と前記ドリフト部からなるの
で、ショットキ接合の整流特性を利用してリーク電流が
流れるのを阻止することができ、ｐｎ接合やｐｉｎ接合
を別途に設ける必要がないから、請求項２ないし請求項
６の発明に比べて構造が簡単になるという効果がある。

【００９０】請求項９の発明は、請求項２ないし請求項
４の発明において、前記半導体層は、多結晶半導体から
なるので、前記半導体層を前記基板の材質に依存せずに
形成することができ、前記基板として安価なガラス基板
などを用いることができるから、大面積化および低コス
ト化が容易になり、また、単結晶半導体を多孔質化した
後に酸化することで多孔質半導体層を形成した従来の電
界放射型電子源に比べて電子放出時のノイズの低減を図
ることができるという効果がある。

【００９１】請求項１０の発明は、請求項２ないし請求
項４の発明において、前記半導体層は、シリコンからな
るので、一般的なシリコンプロセスや液晶ディスプレイ
の製造プロセスを利用することが可能になるという効果
がある。

【００９２】請求項１１の発明は、請求項１ないし請求
項１０の発明において、前記ドリフト部は、前記基板の
前記一表面側に列設された柱状の半導体結晶と、半導体
結晶間に介在するナノメータオーダの半導体微結晶と、
半導体微結晶の表面に形成され当該半導体微結晶の結晶
粒径よりも小さな膜厚の絶縁膜とからなるので、強電界
ドリフト層では下部電極から注入された電子が半導体微
結晶に衝突せずに前記絶縁膜に印加されている電界で加
速されてドリフトし、強電界ドリフト層で発生した熱が
柱状の半導体結晶を通して放熱されるから、電子放出時
にポッピング現象が発生せず高効率で電子を放出するこ
とができるという効果がある。

【００９３】請求項１２の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、成膜時に不純物をドーピングして形成するこ
とを特徴とし、前記ｐ層および前記ｎ層を容易に形成す
ることができるので、従来に比べて単位面積当たりの電
子放出面積を小さくすることなしにリーク電流が流れる
のを阻止することができて低消費電力化を図れる電界放
射型電子源を容易に提供することができるという効果が
ある。

【００９４】請求項１３の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープの半導体層を成膜した後にイオン
注入法により不純物をドーピングして形成することを特
徴とし、成膜装置に依存せずに前記ｎ層および前記ｐ層
それぞれの不純物濃度を制御性良く制御することができ
るので、従来に比べて単位面積当たりの電子放出面積を
小さくすることなしにリーク電流が流れるのを阻止する
ことができて低消費電力化を図れる電界放射型電子源を
容易に提供することができるという効果がある。

【００９５】請求項１４の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープの半導体層を成膜した後に不純物
拡散法により不純物をドーピングして形成することを特
徴とし、成膜装置に依存せずに前記ｎ層および前記ｐ層
それぞれの不純物濃度を制御性良く制御することがで
き、従来に比べて単位面積当たりの電子放出面積を小さ
くすることなしにリーク電流が流れるのを阻止すること
ができて低消費電力化を図れる電界放射型電子源を容易
に提供することができるという効果がある。

【００９６】請求項１５の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層の形成にあたっては、ｎ形アモルフ
ァス半導体層を形成した後に加熱処理にて結晶化するこ
とにより形成し、前記ｐ層の形成にあたっては、ｐ形ア
モルファス半導体層を形成した後に加熱処理にて結晶化
することにより形成することを特徴とし、前記ｎ形アモ
ルファス半導体層および前記ｐ形アモルファス半導体層
をプラズマＣＶＤ装置などの成膜装置を使用して比較的
低温で形成することができるので、前記基板として安価
なガラス基板などを用いることができ、従来に比べて単
位面積当たりの電子放出面積を小さくすることなしにリ
ーク電流が流れるのを阻止することができて低消費電力
化を図れ且つ大面積化で低コストの電界放射型電子源を
提供することができるという効果がある。

【００９７】請求項１６の発明は、請求項３または請求
項４または請求項６記載の電界放射型電子源の製造方法
であって、前記ｎ層および前記ｐ層それぞれの形成にあ
たっては、ノンドープのアモルファス半導体層を成膜し
た後にイオン注入法により不純物をドーピングし、その
後、加熱処理にて結晶化することにより形成することを
特徴とし、前記ノンドープのアモルファス半導体層をプ
ラズマＣＶＤ装置などの成膜装置を使用して形成するこ
とができ、しかも、前記ｎ層および前記ｐ層それぞれの
不純物濃度を制御性良く制御することができ、従来に比
べて単位面積当たりの電子放出面積を小さくすることな
しにリーク電流が流れるのを阻止することができて低消
費電力化を図れ且つ大面積化で低コストの電界放射型電
子源を提供することができるという効果がある。

【００９８】請求項１７の発明は、請求項５記載の電界
放射型電子源の製造方法であって、前記ｎ層および前記
ｐ層それぞれの形成にあたっては、前記半導体基板の一
表面側に不純物をドーピングして形成することを特徴と
し、一般的なシリコンプロセスを利用して前記下部電極
を形成することができるので、前記下部電極のパターン
精度を容易に高めることができるから、従来に比べて単
位面積当たりの電子放出面積を小さくすることなしにリ
ーク電流が流れるのを阻止することができて低消費電力
化を図れ且つ高精細なディスプレイに用いることが可能
な電界放射型電子源を提供することができるという効果
がある。

【図面の簡単な説明】

【図１】実施形態１を示す一部破断した概略斜視図であ
る。

【図２】同上の要部概略断面図である。

【図３】同上の製造方法を説明するための主要工程断面
図である。

【図４】実施形態２の製造方法を説明するための主要工
程断面図である。

【図５】実施形態３を示す要部概略断面図である。

【図６】実施形態４を示す要部概略断面図である。

【図７】実施形態５を示す要部概略断面図である。

【図８】実施形態６を示す要部概略断面図である。

【図９】従来例を示す概略断面図である。

【図１０】同上の動作説明図である。

【図１１】同上の動作説明図である。

【図１２】他の従来例を示す概略断面図である。

【図１３】同上の動作説明図である。

【図１４】同上を応用したディスプレイ装置の概略構成
を示す斜視図である。

【図１５】別の従来例を示す要部概略断面図である。

【図１６】単純マトリクス構造を採用したディスプレイ
の動作説明図である。

【図１７】単純マトリクス構造を採用したディスプレイ
の動作説明図である。

【図１８】さらに別の従来例を示す要部概略断面図であ
る。

【符号の説明】

３多結晶シリコン層６強電界ドリフト層６ａドリフト部６ｂ分離部７表面電極８下部電極１０電界放射型電子源１１絶縁性基板２０半導体層

───────────────────────────────────────────────────── フロントページの続き (72)発明者菰田卓哉大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者櫟原勉大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者渡部祥文大阪府門真市大字門真1048番地松下電工株式会社内 (72)発明者幡井崇大阪府門真市大字門真1048番地松下電工株式会社内

Claims

【特許請求の範囲】

【請求項１】基板と、基板の一表面側に列設された複
数の下部電極と、下部電極の表面側に各下部電極にそれ
ぞれ重なる形で形成された酸化若しくは窒化した多孔質
半導体層よりなるドリフト部およびドリフト部の間を埋
める分離部を有する強電界ドリフト層と、強電界ドリフ
ト層上において下部電極に交差する方向に列設された複
数の表面電極とを備え、表面電極を下部電極に対して正
極として電圧を印加することにより下部電極から注入さ
れた電子が強電界ドリフト層をドリフトし表面電極を通
して放出されるようにし、表面電極と下部電極との間に
強電界ドリフト層に加えて下部電極から表面電極へリー
ク電流が流れるのを阻止する逆阻止手段を設けてなるこ
とを特徴とする電界放射型電子源。
【請求項２】前記逆阻止手段は、前記ドリフト部と前
記下部電極との間に設けられｐｎ接合を有する半導体層
からなることを特徴とする請求項１記載の電界放射型電
子源。
【請求項３】前記逆阻止手段は、前記ドリフト部と前
記下部電極との間に設けられ前記下部電極側のｎ層と前
記ドリフト部側のｐ層とを有する半導体層からなり、前
記ｐ層と前記ドリフト部との間には、低濃度の半導体層
が形成されてなることを特徴とする請求項１記載の電界
放射型電子源。
【請求項４】前記逆阻止手段は、前記ドリフト部と前
記下部電極との間に設けられ前記下部電極側のｎ層と前
記ドリフト部側のｐ層とを有する半導体層からなること
を特徴とする請求項１記載の電界放射型電子源。
【請求項５】前記基板が半導体基板よりなり、前記下
部電極が前記基板側のｎ層と前記表面電極側のｐ層とを
有し、前記逆阻止手段が前記下部電極からなることを特
徴とする請求項１記載の電界放射型電子源。
【請求項６】前記逆阻止手段は、前記ｐ層と前記ｎ層
との間にｉ層が介在してなることを特徴とする請求項２
ないし請求項５のいずれかに記載の電界放射型電子源。
【請求項７】前記表面電極の材料として前記ドリフト
部とショットキ接合を形成する材料を用い、前記逆阻止
手段が、前記表面電極と前記ドリフト部とからなること
を特徴とする請求項１記載の電界放射型電子源。
【請求項８】前記下部電極と前記ドリフト部との間に
低濃度の半導体層を介在させ、前記下部電極の材料とし
て前記半導体層とショットキ接合を形成する材料を用
い、前記逆阻止手段が、前記下部電極と前記ドリフト部
からなることを特徴とする請求項１記載の電界放射型電
子源。
【請求項９】前記半導体層は、多結晶半導体からなる
ことを特徴とする請求項２ないし請求項４のいずれかに
記載の電界放射型電子源。
【請求項１０】前記半導体層は、シリコンからなるこ
とを特徴とする請求項２ないし請求項４のいずれかに記
載の電界放射型電子源。
【請求項１１】前記ドリフト部は、前記基板の前記一
表面側に列設された柱状の半導体結晶と、半導体結晶間
に介在するナノメータオーダの半導体微結晶と、半導体
微結晶の表面に形成され当該半導体微結晶の結晶粒径よ
りも小さな膜厚の絶縁膜とからなることを特徴とする請
求項１ないし請求項１０のいずれかに記載の電界放射型
電子源。
【請求項１２】請求項３または請求項４または請求項
６記載の電界放射型電子源の製造方法であって、前記ｎ
層および前記ｐ層それぞれの形成にあたっては、成膜時
に不純物をドーピングして形成することを特徴とする電
界放射型電子源の製造方法。
【請求項１３】請求項３または請求項４または請求項
６記載の電界放射型電子源の製造方法であって、前記ｎ
層および前記ｐ層それぞれの形成にあたっては、ノンド
ープの半導体層を成膜した後にイオン注入法により不純
物をドーピングして形成することを特徴とする電界放射
型電子源の製造方法。
【請求項１４】請求項３または請求項４または請求項
６記載の電界放射型電子源の製造方法であって、前記ｎ
層および前記ｐ層それぞれの形成にあたっては、ノンド
ープの半導体層を成膜した後に不純物拡散法により不純
物をドーピングして形成することを特徴とする電界放射
型電子源の製造方法。
【請求項１５】請求項３または請求項４または請求項
６記載の電界放射型電子源の製造方法であって、前記ｎ
層の形成にあたっては、ｎ形アモルファス半導体層を形
成した後に加熱処理にて結晶化することにより形成し、
前記ｐ層の形成にあたっては、ｐ形アモルファス半導体
層を形成した後に加熱処理にて結晶化することにより形
成することを特徴とする電界放射型電子源の製造方法。
【請求項１６】請求項３または請求項４または請求項
６記載の電界放射型電子源の製造方法であって、前記ｎ
層および前記ｐ層それぞれの形成にあたっては、ノンド
ープのアモルファス半導体層を成膜した後にイオン注入
法により不純物をドーピングし、その後、加熱処理にて
結晶化することにより形成することを特徴とする電界放
射型電子源の製造方法。
【請求項１７】請求項５記載の電界放射型電子源の製
造方法であって、前記ｎ層および前記ｐ層それぞれの形
成にあたっては、半導体基板の一表面側に不純物をドー
ピングして形成することを特徴とする電界放射型電子源
の製造方法。