JP3771390B2 - マッチドフィルタ - Google Patents
マッチドフィルタ Download PDFInfo
- Publication number
- JP3771390B2 JP3771390B2 JP07083899A JP7083899A JP3771390B2 JP 3771390 B2 JP3771390 B2 JP 3771390B2 JP 07083899 A JP07083899 A JP 07083899A JP 7083899 A JP7083899 A JP 7083899A JP 3771390 B2 JP3771390 B2 JP 3771390B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- unit
- spread
- data path
- spread data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/709—Correlator structure
- H04B1/7093—Matched filter type
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70707—Efficiency-related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Description
（目次）
発明の属する技術分野
従来の技術（図１１〜図１６）
発明が解決しようとする課題（図１７〜図１９）
課題を解決するための手段
発明の実施の形態
・本発明の一実施形態の説明（図１〜図９）
・その他（図１０）
発明の効果
【０００１】
【発明の属する技術分野】
本発明は、直接拡散符号分割多重接続方式を使用した無線受信機に用いて好適な、マッチドフィルタに関する。
【０００２】
【従来の技術】
直接拡散符号分割多重接続（ＤＳ−ＣＤＭＡ〔Direct Sequence-Code Division Multiple Access 〕）方式では、送信機は、データ符号を例えばＱＰＳＫ（Quadrature Phase Shift Keying)変調で一次変調を行なってから、拡散符号によって帯域拡散して送信する。一方、受信機は、送信機が使用するものと同一の拡散符号を用いて相互相関をとることによって、相関値のピークを検出して同期捕捉及び保持を行ない、相関検波によって復調する。
【０００３】
図１１（ａ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の送信部のブロック図である。この図１１（ａ）に示すＤＳ−ＣＤＭＡ方式の無線端末の送信部３０では、一次変調部３０ａにおいて、データ符号がＱＰＳＫ変調され、拡散変調部３０ｂにおいて、その信号がＰＮ符号(Pseudo Noise Code) により帯域拡散され、さらに、周波数変換部３０ｃにおいて、拡散変調部３０ｂの出力がアップコンバートされ、そして、ＲＦ増幅部３０ｄにおいて、電力増幅されて、アンテナ３０ｅから無線信号が無線伝搬路に送出される。
【０００４】
図１２に一次変調にＱＰＳＫを用いて拡散する場合の、データ符号，拡散符号及び送信符号との関係を示す。この図１２に示すデータ符号Ｄi ，Ｄq はそれぞれ、乗算器３６ａ，３６ｂ，３６ｃ，３６ｄにおいて、拡散符号Ｃi ，Ｃq と複素乗算され、そして、それぞれの結果は、加算器３７ａ，３７ｂにおいて、加算されて、送信符号Ｓi ，Ｓq として出力される。この複素乗算とは、データ符号Ｄi ，Ｄq と、拡散符号Ｃi ，Ｃq とによる、〔（Ｄi ＋ j・Ｄq ）・（Ｃi ＋ j・Ｃq ）〕という演算を意味する。なお、ｊは、虚数単位（ｊ2 ＝−１）を表す。
【０００５】
次に、受信系について説明する。図１１（ｂ）に、ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部のブロック図を示す。この図１１（ｂ）に示すＤＳ−ＣＤＭＡ方式の無線端末の受信部３１では、アンテナ３１ａにおいて、帯域拡散された微弱な無線信号が受信されて、ＲＦ増幅部３１ｂにおいて、この無線信号は、低雑音で増幅され、そして、このＲＦ増幅部３１ｂの出力は、周波数変換部３１ｃにおいて、ダウンコンバートされる。さらに、逆拡散復調部３１ｄにて、周波数変換部３１ｃでダウンコンバートされた信号と、受信部３１内部で発生させた拡散レプリカ符号(Spread Replica Code) との帯域相互相関がとられる(band cross-correlated) ことによって、狭帯域信号が取り出され、一次復調部３１ｅにおいて、逆拡散復調部３１ｄの出力がＱＰＳＫ復調される。
【０００６】
図１３は、ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部３１の詳細構成を示す図である。この図１３に示すように、周波数変換部３１ｃと、逆拡散復調部３１ｄと、一次復調部３１ｅとにおいての信号の流れは、次のようになる。すなわち、Ｉチャネル信号は周波数変換部３８ａにて局部発振器３８ｂの出力とミキシングされるとともに、Ｑチャネル信号は周波数変換部３８ｄにて９０°移相器３８ｃの出力とミキシングされる。そして、これらの周波数変換部３８ａ，３８ｄの出力はそれぞれＡ／Ｄ（アナログ／ディジタル）変換器３９ａ，３９ｂにおいて、アナログ・ディジタル変換され、これらのディジタル信号は、分岐されて逆拡散復調部４０に入力される。さらに、この逆拡散復調部４０における４個のマッチドフィルタにおいて、帯域相互相関がとられ、加算器部４１ａにおいて、マッチドフィルタ４０ａの出力と、マッチドフィルタ４０ｄの出力とが加算され、ＩチャネルデータＳi が出力される。同様に、加算器部４１ｂにおいて、マッチドフィルタ４０ｂの出力を反転した信号と、マッチドフィルタ４０ｃの出力とが加算され、ＱチャネルデータＳq が出力される。そして、これらの出力は、それぞれ、復調後処理部４２にてＱＰＳＫ復調が行なわれる。
【０００７】
次に、この逆拡散復調部４０における帯域相互相関について説明を行なう。この逆拡散復調部４０は、送信側と同じ系列の拡散レプリカ符号Ｃi ，Ｃq を発生させて、逆拡散(despread)を行なうものであって、マッチドフィルタ４０ａ，４０ｂ，４０ｃ，４０ｄをそなえて構成されている。そして、２つの拡散符号間の相互相関がされるときに、Ｉチャネル，Ｑチャネルそれぞれの成分は、それぞれ２回づつ、逆拡散は計４回行なわれる。これらのマッチドフィルタ４０ａ，４０ｂ，４０ｃ，４０ｄでは、式（１）のＭ（ｎｔ）が計算される。
【０００８】
Ｍ（ｎｔ）＝Σ T k=1 Ｒ（ｋ）・Ｐ（ｎｔ）・Ｚ-k …（１）
ここで、ｔはチップ時間(Chip Duration) 、Ｔはタップ数(the number of taps)、Ｒ（ｋ）は拡散レプリカ符号、ｋ，ｎは整数、Ｐ（ｎｔ）は受信された拡散符号、ＺはＺ変換での複素数をそれぞれ表す。また、この１チップ時間ｔは拡散符号の切り換わる時間を表し、１ビット時間（Bit Duration) の数１０倍から数１００倍の速さの時間に設計されており、また、この１チップ時間ｔは、チップレート（Chip Rate)の逆数である。そして、タップ数Ｔは拡散符号長を表す。この拡散符号長は、例えば２５６ビットだが、１２８ビット等の別の拡散符号を使用することができる。これにより、受信された拡散符号Ｐ（ｎｔ）は２５６ビットの拡散レプリカ符号Ｒ（ｋ）とＥＸＯＲ演算が行なわれて、その結果がチップレートでシフトされて、加算されて出力される。従って、マッチドフィルタ４０ａにて、Ａ／Ｄ変換器３９ａの出力信号Ｄi と拡散レプリカ符号発生器４４ａの出力信号Ｃi とが相互相関をとられる。また同様に、マッチドフィルタ４０ｂにて、Ａ／Ｄ変換器３９ａの出力信号Ｄi と拡散レプリカ符号発生器の出力信号Ｃq とが相互相関をとられ、マッチドフィルタ４０ｃにて、Ａ／Ｄ変換器３９ｂの出力信号Ｄq と拡散レプリカ符号発生器の出力信号Ｃi とが相互相関をとられ、さらに、マッチドフィルタ４０ｄにて、Ａ／Ｄ変換器３９ｂの出力信号Ｄq と拡散レプリカ符号発生器の出力信号Ｃq とが相互相関をとられる。なお、このように、マッチドフィルタが４個から構成される理由は、逆拡散後の信号のＳ／Ｎ（Signal/Noise）比を劣化させないためである。
【０００９】
このような、マッチドフィルタは、受信された拡散符号を逆拡散するために必要なキーデバイスであって、低電力化が要求されている。図１４は、マッチドフィルタのブロック構成を示す図である。この図１４に示すマッチドフィルタ４０ａ（４０ｂ，４０ｃ，４０ｄ）は、図１３に示すＡ／Ｄ変換器３９ａ，３９ｂから出力されるディジタル信号と、受信部３１内で発生させる拡散レプリカ符号との逆拡散を、相互相関をとることによって行なうものであって、拡散データパス部４３，拡散レプリカ符号発生器４４ａ，レプリカ符号用レジスタ４４ｂ，乗算器部４５，加算器部４６をそなえて構成されている。ここで、拡散データパス部４３は、クロック毎に、受信された拡散符号入力を取り込んで、その符号を１段づつシフトさせるシフトレジスタであって、Ｔ個のフリップフロップ（ＦＦ）４３−１，４３−２，４３−３，…，４３−（Ｔ−２），４３−（Ｔ−１），４３−Ｔから構成されている。なお、以下の説明においてこのフリップフロップをＦＦと略称することがある。また、拡散レプリカ符号発生器４４ａは、送信機が使用するものと同一の拡散レプリカ符号を発生するものであり、レプリカ符号用レジスタ４４ｂは、拡散レプリカ符号発生器４４ａで発生させた拡散レプリカ符号の演算用のレジスタである。乗算器部４５は、これらのフリップフロップ４３−１，４３−２，４３−３，…，４３−（Ｔ−２），４３−（Ｔ−１），４３−Ｔの各出力と、レプリカ符号用レジスタ４４ｂの各出力とを乗算するものであり、また加算器部４６は、この乗算器部４５からの出力を加算して出力するものである。また、同様に乗算器部４５，加算器部４６もタップ数Ｔを有し、チップレートのクロックが入力されている。また、この図１４において拡散データパスビット数は、一次変調の変調多値数分のビット数を表すものであり、この場合は６であり、受信された拡散符号は、１シンボルが６ビットで受信されていることを意味する。従って、必要なフリップフロップの総数Ｎは、拡散データパスビット数Ｄとフリップフロップのタップ数Ｔとによって、Ｎ＝Ｄ×Ｔで表される。
【００１０】
この回路は、オーバサンプリング数が１の例であり、１チップ時間内では１回だけサンプリングが行なわれる。従って、フリップフロップの数は拡散符号長に等しいＴ段である。これに対して、１チップ時間内にオーバサンプリングが複数回行なわれる場合は、１チップ時間内では、オーバサンプリング回数分演算される。例えば、４倍オーバサンプリングの場合は、２５６ビットの拡散符号は、１チップ時間内に４回サンプリングが行なわれる。その場合のフリップフロップ段数Ｍは、タップ数Ｔと、オーバーサンプリング数Ｏとによって、Ｍ＝Ｔ×Ｏで表される。従って、必要なフリップフロップの総数Ｎは、拡散データパスビット数Ｄと、フリップフロップ段数Ｍとによって、Ｎ＝Ｄ×Ｍで表される。
【００１１】
図１５は、このマッチドフィルタの機能ブロックを示す図である。この図１５に示す複数ビットからなる受信拡散符号（拡散データ入力）はそれぞれ１周期の間だけ、拡散データパス部４３に保持されれば良く、シフトの必要は全くない。この拡散符号の１周期とは、受信された拡散符号が保持される時間であって、Ｐ（ｎｔ）のライフタイムに相当する。この周期Ｕは、Ｕ＝（１チップ時間×タップ数Ｔ）で表される。さらに、式（１）の演算は、乗算器部４５，加算器部４６で行なわれ、これらの前後の演算結果に依存しないため、演算器の順番あるいは位置による制限がなく、どこで演算を行なってもよい。またさらに、全ての受信された拡散符号に対して、演算の内容は、全く同じであるため、‘対称的’な演算であることがわかる。このマッチドフィルタを用いることにより、初期捕捉が極めて速くなり、逆拡散までを一度に完了することができる。これらより、マッチドフィルタは、次の▲１▼〜▲４▼に示すような特徴がある。
▲１▼チップレートあるいはそれ以上の周波数（オーバサンプリングの場合）で動作する。
▲２▼拡散データパス部はシフトレジスタで構成されることが多いため、すべてのフリップフロップが常に動作している。
▲３▼シフトレジスタは、シフトされるデータを確実に引き渡すために、このシフトレジスタを構成するフリップフロップは、２段式のマスター／スレーブ型が使用されている。
【００１２】
図１６（ａ）にマスター／スレーブ型フリップフロップが使用されたシフトレジスタの構成を示す。また、図１６（ｂ）に２段式のマスター／スレーブ型フリップフロップの構成例を示す。この図１６（ｂ）に示すマスターＦＦのクロック端子と、スレーブＦＦのクロック端子とには、それぞれ反転した信号が加えられている。図１６（ｃ）は２段式のマスター／スレーブ型フリップフロップの動作を説明するための図であるが、この図１６（ｃ）に示す立ち上がりクロック(posiedge clock)で入力信号が記憶されて、立ち下がりクロック(negaedge clock)でこの記憶された入力信号が出力されるようになっている。
▲４▼ＱＰＳＫ変調の場合は、Ｉチャネル，Ｑチャネルの分離のため、基本的に４個のマッチドフィルタが必要である。
【００１３】
【発明が解決しようとする課題】
しかしながら、これらの特徴は逆に、次のようなことを招く。すなわち、これらの特徴は、高い周波数で動作するため消費電力の増大（▲１▼）、動作するフリップフロップ数の増加（▲２▼）、拡散データパス部の回路規模の大規模化（▲３▼，▲４▼）を招き、さらに▲２▼〜▲４▼から、長いシフトレジスタ及び加算器により回路規模が大きくなる。また、拡散データパス部でのスイッチング率（Switching activity) が非常に高いので、消費電力が大きいという課題がある。
【００１４】
そこで、本発明者の一部によって、以下の文献に、以下の内容の環状レジスタ構成の提案がなされている。
陳、古川「広帯域ＤＳ−ＣＤＭＡ用ディジタルマッチトフィルタの低消費電力設計」（Ben CHEN and Hideto FURUKAWA, "A Low Power Consumption Digital Matched Filter Design for Wideband DS-CDMA"） 1998 年電子情報通信学会 回路とシステム研究専門委員会ワークショップ(1998 年4 月20,21 日)
図１７は、かかる文献で開示されたマッチドフィルタの概略ブロック図である。受信された拡散符号は、拡散データ入力制御部５１ａによって指定された拡散データパス部５１ｂ中の１つのＦＦに格納される。なお、この図１７に示すＦＦの数は、（タップ数×オーバサンプリング数）に等しい。そして、この拡散データ入力制御部５１ａが指定する位置は、クロック毎に巡回的に変わるようになっており、この格納された符号は、それぞれ１周期の間だけ、レジスタに保持されるだけで、シフトは全く行なわれていない。一方、同じ（タップ数×オーバサンプリング数）個の乗算器を有する乗算器部５１ｃにおいては、自局が発生させる拡散レプリカ符号をクロック毎にシフトさせてＥＸＯＲ演算が行なわれ、加算器部５１ｄから出力され、逆拡散の計算が完成する。
【００１５】
図１８は、この拡散データ入力制御部５１ａと拡散データパス部５１ｂとの回路構成が概念的に環状となっていることを説明するための図である。この環状とは、拡散データパス部５１ｂのデータ保持位置が巡回的に変わるように構成されていることを意味する。すなわち、この環状とは、シフトレジスタ回路の最後尾のフリップフロップに受信された拡散符号が格納された後に、次の受信された拡散符号が、このシフトレジスタ回路の最前部のフリップフロップに格納されるというような巡回的な回路構成を意味する。この意味で格納用のレジスタ回路（複数ビット）は環状に構成されている。なお、これは、物理的に環状な回路配置を意味するものではない。
【００１６】
図１９は、拡散データ入力制御回路５１ａの構成を示す図である。この図１９に示すシフトレジスタ回路５２は、ラウンドロビン環と呼ばれる回路であって、（タップ数×オーバサンプリング数）個のフリップフロップが連結されて構成されている。また、このシフトレジスタ回路５２の終端のフリップフロップの出力は、このシフトレジスタ回路５２の開始端のフリップフロップに入力されるようになっているので、このシフトレジスタ回路５２も上述したものと同様に環状構成となっている。
【００１７】
そして、このラウンドロビン環内で、唯１個のフリップフロップのみが状態‘１’を示し、残りのフリップフロップはすべて状態‘０’のままにしておき、この‘１’状態のフリップフロップがサンプリングクロック毎に順次シフトしていくようになっている。また、これらのフリップフロップの出力は、次段の拡散データパスレジスタ回路５１ｂの各フリップフロップに、過不足なくつながっている。そして、状態が‘１’となったラウンドロビン環のフリップフロップに接続された拡散データパスレジスタ回路５１ｂ内のフリップフロップのみが、受信された拡散符号を取り込むようになっている。これにより、受信された拡散符号の格納位置が巡回的に切り換わるようになっている。また、拡散データ入力制御回路５１ａでは、動作するフリップフロップが常に１つのみとなり、スイッチング率が大幅に下がるので、消費電力を効果的に低減させることができる。
【００１８】
しかし、これらの拡散データパスレジスタ回路５１ｂ及びラウンドロビン環（シフトレジスタ回路５２）は１０２４段のフリップフロップが単純に連結されているので、回路構成あるいはレイアウトの見地から見ると、回路の過度集中を招き、レイアウトできなくなる課題がある。
本発明は、このような課題に鑑み創案されたもので、マッチドフィルタ回路全体のスイッチング率と回路規模とを効果的に下げることにより上述の課題を解決するものであり、拡散データパス部がオーバサンプリング数に等しい個数のサブ拡散データパス部に分割されることによって拡散データパス部の回路規模の低減が図れ、加えて、このサブ拡散データパス部がラッチ回路で構成されることによって更なる回路規模の縮小化が図れ、その上、各サブ拡散データパス部が独立なクロックを使用することによって回路動作の頻度を減小させることができるとともに、コードロードレジスタが常に拡散符号の先頭位置を認識することによって拡散符号が瞬間的に切り換え可能となり、また、動的なマスクによってマルチタップ拡散符号に対応することができるような、マッチドフィルタを提供することを目的とする。
【００１９】
【課題を解決するための手段】
このため、本発明のマッチドフィルタは、拡散データを選択的に出力しうる第１セレクタ、この第１セレクタからの拡散データを一時的に保持する複数のラッチ回路を有する複数のサブ拡散データパス部及びこれらのサブ拡散データパス部からの出力を選択的に出力しうる第２セレクタをそなえた拡散データパス部と、拡散データの入力に応じて上記の第１セレクタ及び第２セレクタの選択制御を行なうセレクタ制御部並びに上記のサブ拡散データパス部でのデータ保持制御を行なうデータ保持制御部を有する拡散データパス入力制御部と、拡散符号を設定しうる拡散符号設定部と、上記の拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力する演算部とをそなえ、該拡散符号設定部が、複数種類の拡散符号長に対応すべく、複数種類の拡散符号を設定しうるように構成され、該拡散符号設定部が、演算用に拡散符号を保持するコードレジスタと、外部から制御信号を入力されて該演算部が動作している間に次の拡散符号をロードするコードロードレジスタとをそなえるとともに、複数種類の拡散符号に対応すべく該演算部の乗算出力側にマルチタップ制御部が設けられ、該マルチタップ制御部が、適用されるタップ数に等しい個数以上からなる有限状態保持部を有するマスク環をそなえ、該マスク環の各有限状態保持部出力と該演算部の乗算出力との論理積が該演算部の加算部分へ出力されるように構成され、かつ、該マスク環が、有限状態保持部のうち、タップ数に等しい個数の有限状態保持部が連続して同一の状態を保持して、その他の有限状態保持部と状態が異なるように構成され、該マスク環の先頭位置が該コードレジスタに同期してシフトされることを特徴としている。
【００２０】
また、上記の拡散データパス部は、オーバサンプリング数に等しい個数のサブ拡散データパス部をそなえ、これらのサブ拡散データパス部が、タップ数に等しい個数のラッチ回路から構成することができる。
さらに、データ保持制御部は、タップ数に等しい個数の有限状態保持部を環状に配置したラウンドロビン環をそなえ、それらのタップ数に等しい個数の有限状態保持部のうちの１つの有限状態保持部のみが他の有限状態保持部と状態が異なるように、タップ数に等しい個数の有限状態保持部の状態がチップ速度で順次変更されていくことにより、上記のサブ拡散データパス部を構成するラッチ回路へのデータ保持が所定の順序に従って、更新されていくように構成されてもよい。
【００２１】
そして、上記のセレクタ制御部は、複数の異なる位相状態信号を１チップ時間内に生成して巡回的に出力する位相カウンタをそなえて構成され、上記の第１セレクタが、入力された拡散データを位相カウンタからの複数の異なる位相状態信号と同期させてサブ拡散データパス部に巡回的に与えるように構成されるとともに、第２セレクタが、サブ拡散データパス部の出力のうちの１つを選択して位相カウンタからの複数の異なる位相状態信号と同期させて出力するように構成されてもよく、加えて、これらの複数の異なる位相状態信号が、各々オーバサンプリング数に等しい個数の位相状態に対応するように構成されてもよい。
【００２４】
また、マルチタップ制御部が、外部から制御されうる拡散符号識別信号を入力されるように構成されてもよい。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（Ａ）本発明の一実施形態の説明
図１は、本発明を適用されるマッチドフィルタのブロック図である。この図１に示すマッチドフィルタ１１は、ＣＤＭＡコントローラ１０と、拡散データパス部８と、拡散データパス入力制御部９と、拡散符号設定部６と、演算部５とをそなえて構成されている。
【００２７】
以下の説明のために、本発明を適用されるマッチドフィルタ１１が使用する、具体的な数値は、次のようになる。まず、タップ数Ｔは、使用する拡散符号長に相当し、Ｔ＝２５６とする。そして、オーバサンプリング数Ｏは、１チップ時間内に行なわれるオーバサンプリングの回数であり、Ｏ＝４とする。また、拡散データパスビット数Ｄは、一次変調の変調多値数分のビット数のデータ幅を表すものであって、Ｄ＝６とし、さらに、データは２の補数表現として、６ビットで送受信されている。加えて、チップレート（Chip Rate)は４ＭＨｚで、１チップ時間(Chip Duration) は、この逆数である。
【００２８】
図１に示す拡散データパス部８は、受信された拡散符号（以下、拡散データ入力又は、単に、拡散データと称することもある）を相互相関の計算用に保持するものであって、第１セレクタ１ａ，サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ，第２セレクタ１ｂをそなえて構成されている。なお、この図１においては、第１セレクタ１ａは「Ｓ１」と表記され、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄはそれぞれ「２５６段サブ環状部（＃０〜＃３）」、第２セレクタ１ｂは「Ｓ２」と表記されている。そして、受信された拡散符号は、これらの４つのブロックに分割されて格納されるようになっている。
【００２９】
この第１セレクタ１ａは、拡散データを選択的に出力しうるものであり、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄはそれぞれ、この第１セレクタ１ａからの拡散データを一時的に保持する複数のラッチ回路を有するものである。また、拡散データパス部８は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを有し、これらのサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの４個は、オーバサンプリング数である４に等しい個数である。そして、それぞれが拡散データを一時的に保持するためのラッチ回路を２５６個有する。さらに、第２セレクタ１ｂは、これらのサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄからの出力を選択的に出力しうるものである。
【００３０】
図２は、本発明の一実施形態にかかるサブ拡散データパス部の構成を示す図である。この図２に示すように、受信された拡散符号は、ラッチ回路１４に保持されるようになっている。また、これらのラッチ回路１４のうちの１つが更新される周期は、（タップ数Ｔ×チップ時間ｔ）に等しい期間であり、受信された拡散符号の全長が現れるのに要する時間に相当する。
【００３１】
従って、受信された拡散符号をラッチ回路１４から取り出すためには、１回のクロックでよく、速度的に有利となる。さらに、回路規模が大きくなる原因となるシフトレジスタが用いられずに、回路規模の小さいラッチ回路１４が用いられているので、全体回路の縮小化ができる利点がある。これにより、２段式のマスター／スレーブ型フリップフロップを使用しなくて済むようになるので、その回路規模は、同等機能のフリップフロップの１／２若しくは１／３となるため、１／２若しくは１／３の回路規模削減が期待できる。
【００３２】
再度図１に戻り、この図１に示す拡散データパス入力制御部９は、受信された拡散符号を上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４に書き込むべく、その書き込み位置を制御するものであって、セレクタ制御部３とデータ保持制御部４とをそなえて構成されている。このセレクタ制御部３は、受信された拡散符号に応じて上記の第１セレクタ１ａ，第２セレクタ１ｂの選択制御を行なうものであって、位相カウンタ７を設けている。さらに、データ保持制御部４は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄでのデータ保持制御を行なうものである。
【００３３】
この位相カウンタ７は、４種類の異なる位相状態信号を１チップ時間内に生成して巡回的に出力するものである。また、第１セレクタ１ａが、入力（受信）された拡散符号を位相カウンタ７からの４種類の異なる位相状態信号と同期させてサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに巡回的に与えるように構成されるとともに、第２セレクタ１ｂが、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの出力のうちの１つを選択して位相カウンタ７からの４種類の異なる位相状態信号と同期させて出力するように構成されている。すなわち、これら４種類の異なる位相状態信号は、各々オーバサンプリング数に等しい４種類の位相状態に対応しており、１種類の受信された拡散符号について、４種類の異なる識別ができるようになっている。なお、この位相状態信号を発生させる機能は、ワンホット型状態発生器が用いられており、４種類の状態信号を２個のフリップフロップのハイ・ローの組合せで表現するようにしている。このワンホット型状態発生器を用いることによって、いわゆる「ひげ」状のノイズに対しても、強固な回路とすることができるようになる。
【００３４】
図３（ａ）〜（ｅ）は、本発明の一実施形態にかかるマスタークロック(Master Clock)とサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの各クロックグループ（#0,#1,#2,#3)との関係を表すタイムチャートを示す図である。この図３（ａ）に示すマスタークロックは、例えば速度１６ＭＨｚが用いられる。そして、この図３（ｂ）〜（ｅ）に示すサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの各クロックは、例えば４ＭＨｚが用いられており、この値はチップレートに相当する。そして、図３（ｂ）〜（ｅ）に示すように、サブ拡散データパス部２ａはクロックグループ#0に属し、サブ拡散データパス部２ｂはクロックグループ#1に属し、サブ拡散データパス部２c はクロックグループ#2に属し、また、サブ拡散データパス部２ｄはクロックグループ#3に属しており、これらのクロック位相が、１／４周期づつずれている。
【００３５】
これにより、各サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄは、互いに独立したクロックを使用することによって、１６ＭＨｚから４ＭＨｚの動作頻度に減小できる。また、４個のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄへの受信された拡散符号の入力が、第１セレクタ１ａ及び第２セレクタ１ｂの制御によって、巡回的に与えられるので、新たに更新入力をすべきものだけが動作するようになるので、スイッチング率の低減が実現される。
【００３６】
またさらに、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄがそれぞれ、２５６個のラッチ回路１４を有しているので、例えば２５６×４＝１０２４個ものラッチ回路１４からなる長大なシフトレジスタ回路を用意する必要がなくなり、回路のレイアウト設計がし易くなる。
次に、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４のどこに受信された拡散符号を書き込むかについて説明する。図４は、上記の４個のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに、受信された拡散符号が格納される流れを説明するための図である。この図４に示すデータ保持制御部４は、上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄでのデータ保持制御を行なうものであって、ラウンドロビン環４ａをそなえて構成されている。
【００３７】
このラウンドロビン環４ａは、タップ数個に等しい２５６個の有限状態保持部（フリップフロップ）を環状に配置したものであり、そして、このデータ保持制御部４は、これらの２５６個の有限状態保持部のうちの１つの有限状態保持部のみが他の有限状態保持部と状態が異なるように、２５６個の有限状態保持部の状態がチップレートで順次変更されていくことにより、上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを構成するラッチ回路１４へのデータ保持が所定の順序に従って、更新されていくように構成されている。
【００３８】
そして、このラウンドロビン環４ａは、チップレート（４ＭＨｚ）で動作し、新たに受信された拡散符号を格納する位置を逐次表示するように機能している。なおここで、環という語は、回路的な配置を意味するものではなく、シフトレジスタ回路の最後尾のレジスタの出力が最前部のレジスタに入力されるというような、データが巡回される構成になっていることを意味する。なお、この図４はＩチャネルだけを表示しているが、Ｑチャネルについても同様であるので、そのＱチャネルについての説明を省略する。
【００３９】
この図４に示すサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに、受信された拡散符号が格納される流れは、次のようになる。すなわち、第１セレクタ１ａにＩチャネル拡散符号が入力され、ラウンドロビン環４ａが示す位置に、この１個の拡散符号が、４個の拡散符号にされて格納されるようになっている。例えば、受信された拡散符号“ａ”は、４倍オーバサンプリングにより、拡散符号“ａ0 ”，“ａ1 ”，“ａ2 ”，“ａ3 ”が得られ、これらが、位相カウンタ７の４種類の位相状態信号に基づいて動作する第１セレクタ１ａによって振り分けられて、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４に入力されるようになっている。
【００４０】
これにより、このラウンドロビン環４ａも、（タップ数×オーバサンプリング数）段からなる長大なシフトレジスタ回路を用いないので、回路規模を小さくすることができ、回路的に、レイアウトしやすくなる。さらに、１０２４段（２５６×４）からなる長大なシフトレジスタ回路のように、高速なマスタクロック１６ＭＨｚを使用しないで済み、消費電力を低減できる利点がある。
【００４１】
再び図１に戻って、拡散符号変更の設定方法について説明を行なう。多重化のための拡散符号については、システム設計上の都合で、上りリンク（移動機から基地局）と下りリンク（基地局から移動機）とで、異なる種類の符号を割り当てることがあり、また、特定の契約を行なった場合には、下りリンクにおいて通信中に別の符号を使用した情報伝送が行なえるように、その拡散符号を変更することがある。従って、マッチドフィルタ１１は、拡散符号の瞬間切り換えに対応できるように要求されている。
【００４２】
図１に示す拡散符号設定部６は拡散符号を設定しうるものである。また、この拡散符号設定部６は、複数種類の拡散符号長に対応すべく、複数種類の拡散レプリカ符号を設定しうるように構成されており、この拡散符号設定部６は、演算用に拡散レプリカ符号を保持するコードレジスタ６ａと、外部から制御信号を入力されて演算部５が動作している間に次の拡散レプリカ符号をロードするコードロードレジスタ６ｂとをそなえ、コードロードレジスタ６ｂが所定のタイミングでコードレジスタ６ａの先頭位置（所定の位置）の内容を更新するように構成されている。
【００４３】
また、ＣＤＭＡコントローラ１０は、このマッチドフィルタ１１に対して主制御を行なうものであり、また、このＣＤＭＡコントローラ１０は、有効／無効信号(Code-enable) をコードロードレジスタ６ｂに出力し、符号タイプ(Code-type) をコードロードレジスタ６ｂ及びマルチタップ制御部５ｂに出力するものである。
【００４４】
図５（ａ）〜（ｆ）は、本発明の一実施形態にかかるコードレジスタ６ａとコードロードレジスタ６ｂとのタイムチャートを示す図である。この図５（ａ）は、１６ＭＨｚのマスタークロック(Master Clock)であり、図５（ｂ）は、４ＭＨｚのチップレートのクロック（Code-Reg-Clock）を表している。そして図５（ｃ）は、コードレジスタ６ａのデータ(Code-Reg)であって、４ＭＨｚのチップレートでシフトしている。一方、図５（ｄ）は、外部のＣＤＭＡコントローラ１０（図１参照）によって制御される有効／無効信号（Code-enable)であって、１(High)が有効，０(Low) が無効を表す。さらに、図５（ｅ）は拡散レプリカ符号(Input Code)を表す。図５（ｆ）は、コードロードレジスタ６ｂのデータ(Code-Load Reg) を表すものであって、拡散レプリカ符号を早くロードするために、オーバサンプリング速度（チップレート×オーバサンプリング数）でシフトしている。そして、有効／無効信号（Code-enable)が１の間は、拡散レプリカ符号(Input Code)Ｃn-4 ，Ｃn-3 ，Ｃn-2 ，Ｃn-1 ，Ｃn が、コードロードレジスタ６ｂにそれぞれ取り込まれるが、有効／無効信号（Code-enable)が０になると、Ｃn+1 ，Ｃn+2 ，Ｃn+3 ，Ｃn+4 ，Ｃn+5 ，Ｃn+6 …の各拡散レプリカ符号はコードロードレジスタ６ｂに取り込まれない。
【００４５】
これより、ＣＤＭＡコントローラ１０及びコードレジスタ６ａ，コードロードレジスタ６ｂの動作は次のようになる。すなわち、コードロードレジスタ６ｂは、他の構成部分が動作している間に、裏で次の拡散符号を予めロードしておき、必要に応じて、コードレジスタ６ａを更新できるようにスタンバイしておく。一方、ＣＤＭＡコントローラ１０は、所定のタイミングで、このコードロードレジスタ６ｂに対して符号タイプ(Code-type) 信号を出力して別の拡散符号に変更することを通知し、この符号タイプ(Code-type) 信号によって、コードレジスタ６ａには、新たな拡散レプリカ符号が書き込まれる。
【００４６】
このようにして、演算用のコードレジスタ６ａに格納されている拡散レプリカ符号の切り換えが、瞬時に完成されるのである。
また同時に、使用する拡散符号やタップ数の変化に対応できるように、コードレジスタ６ａの先頭とコードロードレジスタ６ｂの先頭とが、正確に一致していなければならない。すなわち、コードレジスタ６ａのデータは常にシフトされているため、このコードレジスタ６ａがどのようにシフトしていても、コードロードレジスタ６ｂが、このコードレジスタ６ａの先頭位置から新しい符号を更新できるようにしておかねばならない。
【００４７】
図６は、本発明の一実施形態にかかるコードロードレジスタ６ｂの制御アルゴリズムを示す図であり、次のようなルールになっている。まず、プログラムが開始されると（ステップＡ１）、ステップＡ２においてコード有効／無効信号が判定される。ここでコード無効ならＮＯルートがとられ、ステップＡ３において、立ち上がりCode-Reg-Clockが入力されるとＹＥＳルートがとられ、シフト操作が行なわれ（ステップＡ４）、プログラムは終了する（ステップＡ５）。なお、ここでのシフト動作は、１６ＭＨｚのクロックであって、４クロック分のシフトが行なわれている。しかし、ステップＡ３において、立ち上がりCode-Reg-Clockが入力されなければ、ＮＯルートがとられて、ＣＤＭＡコントローラ１０は何もしない（ステップＡ６）。
【００４８】
一方、ステップＡ２においてコード有効／無効信号がコード有効ならＹＥＳルートがとられ、立ち上がりCode-Reg-Clockが入力されると（ステップＡ７）、ＹＥＳルートがとられ、シフト操作＋コード入力が行なわれ（ステップＡ８）、プログラムは終了する（ステップＡ９）。このシフト操作＋コード入力が行なわれる理由を図７（ａ），（ｂ）を用いて説明する。
【００４９】
図７（ａ）は、本発明の一実施形態にかかる、現時刻のコードレジスタ６ａのデータ，拡散レプリカ符号及びコードロードレジスタ６ｂのデータをそれぞれ表す図であり、図７（ｂ）は、本発明の一実施形態にかかる、次時刻のコードレジスタ６ａのデータ，拡散レプリカ符号及びコードロードレジスタ６ｂのデータをそれぞれ表す図である。この図７（ａ）において、拡散レプリカ符号の“５”は、まさにコードロードレジスタ６ｂにロードされようとしている。そして、図７（ｂ）に示すように、この“５”が入力されるべき位置は、現時刻の位置よりも１つシフトしたところになる。なぜならば、コードレジスタ６ａのデータも常にシフトしているからである。このように、コードロードレジスタ６ｂは、ＣＤＭＡコントローラ１０から制御される有効／無効信号（Code-enable)を入力され、有効／無効信号が有効の場合には次の拡散符号を取込み、有効／無効信号が無効の場合には次の拡散符号を取込まないように構成されるとともに、コードレジスタ６ａと同期を取ってコードレジスタ６ａの先頭位置の内容を更新するアルゴリズムで制御されていることになる。拡散符号長が例えば２５６ビットから１２８ビットに変更になっても、対応可能となっている。
【００５０】
なお、図６に示すステップＡ７において、立ち上がりCode-Reg-Clockが入力されなければ、ＮＯルートがとられて、ＣＤＭＡコントローラ１０は、コード入力のみ行なう（ステップＡ１０）。このように、コード無効の場合は、コードロードレジスタ６ｂはコードレジスタ６ａと同じ働きをしている。
また、このようにして、コードロードレジスタ６ｂの動作が、コードレジスタ６ａと常に同期を保っているので、瞬間切り換えが実現されれのである。さらに、この有効／無効信号をハイにする期間を長くしたり、短くしたりすることによって、ロードすべき拡散レプリカ符号の長さを調整できるようになる。
【００５１】
再度、図１に戻って、演算部５は、上記の拡散データパス部８からの出力と拡散符号設定部６からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力するものであって、乗算器部５ａ，加算器部５ｃをそなえるほか、マルチタップ制御部５ｂをそなえて構成されている。この乗算器部５ａは、拡散データパス部８から出力される拡散符号と、拡散符号設定部６から出力される拡散レプリカ符号とをＥＸＯＲ演算するものであり、加算器部５ｃは、乗算器部５ａからの出力をすべて足し合わせるものである。また、マルチタップ制御部５ｂは、複数種類の拡散符号に対応すべく演算部５の乗算器部５ａの出力側に設けられており、ＣＤＭＡコントローラ１０から制御されうる拡散符号識別信号(Code-type) が入力されている。
【００５２】
従って、このマッチドフィルタ１１は、拡散データを入力されるべく、ラッチ回路１４を２５６個配置した構成のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを有する拡散データパス部８と、拡散データの入力に応じて、ラッチ回路１４へのデータ保持制御を所定の順序に従って行なっていく拡散データパス入力制御部９と、拡散符号を設定しうる拡散符号設定部６と、上記の拡散データパス部８からの出力と、拡散符号設定部６からの拡散符号との乗算を行なうとともに、それぞれの乗算結果を加算して出力する演算部５とをそなえて構成されていることになる。
【００５３】
図８に本発明の一実施形態にかかるマルチタップ制御部５ｂの構成を示す。この図８に示すマルチタップ制御部５ｂは、異なる種類の拡散符号長への適用制御を行なうものであって、複数のフリップフロップ１３が環状に連結されて構成されている。なお、あくまでも説明の理解を容易にするために、この数を２４個とする。この図８に示すように、これらのうち連続して８個のフリップフロップ１３の状態が“１”（図８の網付きの部分）であって、マスクされないで後段に出力される部分を表す。その他の１６個のフリップフロップ１３の状態が“０”であって、マスクされて後段には出力されない部分を表す。さらに、この図８に示す連続の状態“１”の位置は常に動的に変動している。このマルチタップ制御部５ｂの動作方法は、次のようになる。
【００５４】
まず、使用が予想される拡散符号長の中の最大タップ数をＭとする。例えば本実施形態ではＭ＝２５６である。そして、必要分のマスク環として、Ｍ段１ビットのマスク環が作成され、このマスク環に、それぞれのタップ数に応じたマスクが作成される。例えば、１２８ビット長の拡散符号の場合は、２５６ビットに連続１２８ビットの“１”（マスクされない部分）と、その他の“０”（マスク部分）になるようにする。さらに、これらのマスク環がコードレジスタ６ａと同期するように、Code-Reg-Clock（１６ＭＨｚ）で、この図８の点線の円に示すように、マスクされない部分が動的にシフトされる。そして、異なるタップ数の拡散符号がセットされたら、対応するマスクを演算部５（図１参照）内の乗算器部５ａからの拡散レプリカ符号と受信された拡散符号とのＥＸＯＲ出力のうち、Ｍ個の部分について論理積をとり、所望のタップ数の出力だけが得られるようになっている。
【００５５】
従って、拡散符号設定部６が、演算用に拡散符号を保持するコードレジスタ６ａと、ＣＤＭＡコントローラ１０から制御信号（Code-enable)を入力されて演算部５が動作している間に次の拡散符号をロードするコードロードレジスタ６ｂとをそなえるとともに、複数種類の拡散符号に対応すべく演算部５の乗算器部５ａの出力側にマルチタップ制御部５ｂが設けられ、このマルチタップ制御部５ｂが、適用されるタップ数に等しい個数以上からなるフリップフロップ１３を有するマスク環をそなえ、このマスク環の各フリップフロップ１３出力と演算部５の乗算器部５ａの出力との論理積が演算部５の加算器部５ｃへ出力されるように構成されていることになる。
【００５６】
さらに、このマスク環は、フリップフロップ１３のうち、タップ数に等しい個数のフリップフロップ１３が連続して同一の状態を保持して、その他のフリップフロップ１３と状態が異なるように構成され、このマスク環の先頭位置がコードレジスタ６ａに同期してシフトされるようになり、データ追随が可能となる。
このように、一つのマッチドフィルタ１１で、異なる拡散符号長への適用が可能となり、使用する拡散符号を瞬間的切り換えすることが実現でき、ＣＤＭＡ方式での多重度を高めることができるようになる。また、システムのオプション仕様が追加されても追随できるようになり、設計の自由度が高まるようになるので、製品としての部材の共用化が可能となるので、低コスト化を促進できるようになる。
【００５７】
上述の構成によって、ダウンコンバートを受けてＡ／Ｄ変換された、受信された拡散符号は、ラウンドロビン環４ａと位相カウンタ７とが協働して指定する位置であって第１セレクタ１ａによって振り分けられた位置に格納される。そして、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のそれぞれの拡散符号と、コードレジスタ６ａ内の拡散レプリカ符号との相互相関が計算される。
【００５８】
図９（ａ）〜（ｈ）は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄのタイムチャートを示す図である。この図９（ａ）の波形は、１６ＭＨｚのマスタークロック(Master Clock)である。また、図９（ｂ）に示すラウンドロビン環４ａからチップレート（４ＭＨｚ）で出力される値ｎ−１，ｎ，ｎ＋１（＝タップ数Ｔ以下）により、新しい拡散符号を更新する位置が示される。そして、図９（ｃ）に示す位相カウンタ７から出力される、１チップ時間内でのオーバサンプリング順序によって、この図９（ｄ）に示す入力拡散データａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，…がサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに振り分けられていく。すなわち、図９（ｄ）に示すような拡散符号ａは、第ｎ−１番目の位置のサブ拡散データパス部２ａ（クロックグループ#0）に入力され、位相カウンタ値が０から１になり、拡散符号ｂはサブ拡散データパス部２ｂ（クロックグループ#1）に入力される。同様に、位相カウンタ値が１から２になり、拡散符号ｃはサブ拡散データパス部２ｃ（クロックグループ#2）に入力され、位相カウンタ値が２から３になり、拡散符号ｄはサブ拡散データパス部２ｄ（クロックグループ#3）に入力される。そして、次の瞬間に、位相カウンタ値が０に戻ると同時に、ラウンドロビン環４ａから出力される更新位置情報もｎ−１からｎに変化し、拡散符号ｅは、第ｎ番目の位置のサブ拡散データパス部２ａ（クロックグループ#0）に入力されて、上記の内容が繰り返される。
【００５９】
そして、拡散符号設定部６中のコードロードレジスタ６ｂは、ＣＤＭＡコントローラ１０からの有効／無効信号（Code-enable)を絶えず監視し、拡散レプリカ符号が変更されるときの更新位置の先頭を追随し続ける。この状態で、拡散符号識別信号(Code-type) が入力されると、コードロードレジスタ６ｂは、別の種類の拡散レプリカ符号を、コードレジスタ６ａに設定するとともに、マルチタップ制御部５ｂは、乗算器部５ａからの出力に対してマスク環で定める所望の長さのマスキングを行ない、所望のタップ数の出力だけが得られるようになる。
【００６０】
このようにして、受信された拡散符号を長大なシフトレジスタを用意せずに、タップ数長のシフトレジスタを用意し、それらの位置をラウンドロビン環４ａと位相カウンタ７との信号によって、認識できるようになっているので、回路の縮小化ができる利点がある。また、受信された拡散符号をラッチ回路１４に格納しておくので、その回路規模は、さらに小型化できるようになる。そして、これにより、スイッチング率が大幅に改善されるので、回路で消費される電力もまた大幅に低減されるようになる。
【００６１】
またさらに、異なる種類の拡散符号を使用することができるので、無線端末の部品の共用化に有利となり、また、ＤＳ−ＣＤＭＡ方式を採用しているシステムにおいて、オプション仕様が追加されても追随できるようになり、ユーザに対するサービスの向上につながることになる。
さて、上述の構成によるスイッチング率の効果については、以下に説明するような評価結果が出ている。ここでの条件は、拡散データパスビット数が６、オーバサンプリング数が４、タップ数が２５６、チップレート４ＭＨｚ（オーバサンプリング速度が１６ＭＨｚ）及び一次変調方式はＱＰＳＫが用いられている。
【００６２】
動作中のＣＭＯＳ回路の消費電力は、次の式（２）で表されるスイッチングパワー（Switching Power)ＰS に依存する。
ＰS ＝ Ａ × Ｖd 2 × Ｆ × Ｂ × Ｓ …（２）
ここで、Ａは所定の定数、Ｖd は供給電圧、Ｆは動作周波数、Ｂは使用するBasic Cellの数、Ｓはスイッチング率(Switching activity)を表している。なお、論理合成から、回路規模は、大きな差異がないことが判明したため、ここでは、スイッチング率の見積もりのみを行なうこととする。
【００６３】
既存設計の場合、動作するフリップフロップの数Ｓo （スイッチング率）は、式（３）で表される。
Ｓo ＝ 拡散データパスビット数 × タップ数 × オーバサンプリング数×拡散データパス数 …（３）
従って、上記の値から、
Ｓo ＝ ６ × ２５６ × ４ × ２ ＝ １２２８８
となる。
【００６４】
一方、本発明を適用したマッチドフィルタ１１を用いた場合には、動作するフリップフロップ数Ｓn （スイッチング率）は、式（４）で表される。
Ｓn ＝（拡散データパスビット数＋コード関係レジスタ＋マスク）× 拡散データパス数 …（４）
となる。ここで、コード関係レジスタとは、コードレジスタ６ａとコードロードレジスタ６ｂを表し、また、スイッチング率はそれぞれ、２５６，２５６となる。また、本実施形態でのマルチタップは５であることから、マスクのスイッチング率は２５６×５となる。すなわち、
Ｓn ＝（６＋２５６×２＋２５６×５）× ２ ＝ ３５９６
となる。
【００６５】
このように、Ｓo ＝１２２８８から、Ｓn ＝３５９６になるという結果が得られ、回路全体のスイッチング率が効果的に改善されることがわかる。また、これから、消費電力が改善でき、さらに、移動機のような消費電力を厳しく要求される設計に対しては、非常に有効である。
また、こうして、回路規模の小さいラッチ回路１４を使用することによって、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを小さくできるようになるので、レイアウトの見地から見ると、配線がより単純となり、回路の過度集中を回避できるようになって、回路設計がし易くなる。また、長大な拡散データパス回路が用いられないので、１６ＭＨｚの高速クロックが使用されずに、４ＭＨｚの低速クロックが用いられることができるようになり、従って、回路動作の頻度を減小させることができるようになる。そして、マッチドフィルタ１１回路全体のスイッチング率及び回路規模が効果的に下がる利点がある。
（Ｂ）その他
本発明は上述した実施形態に限定されるものではなく、フリップフロップの論理を反転させたものでも、また、特定の有限な状態を複数のビットで表示しても、他の記憶素子によって行なってもよく、本発明の趣旨を逸脱しない範囲で、種々変形して実施することができるのは、言うまでもない。また、位相カウンタ７としてワンホット型状態発生器を用いる代わりに、別の状態信号を発生する回路を用いて、構成することができる。さらに、拡散データパスビット数を６から８に変更したり、タップ数を１２８や２５６以外の値に変更したり、あるいは、オーバサンプリング数を一層大きな値にしても、本発明の優位性をなんら妨げるものではない。
【００６６】
また、拡散符号長を可変に設定しうる機能を用いないで、拡散データパス部をサブ拡散データパス部に分割しただけの構成にすることもできる。
図１０は、本発明を適用されるマッチドフィルタの他のブロック図である。この図１０に示すマッチドフィルタ１５は、ＣＤＭＡコントローラ１０と、拡散データパス部８と、拡散データパス入力制御部９と、演算部５とをそなえて構成されている。この場合は、固定長の拡散符号しか用いることができない。ここで、上述したものと同一の符号を有するものは、同一のものあるいは同等の機能を有するものであるので、更なる説明を省略する。
【００６７】
このような構成によっても、上述したものと同様の消費電力の削減がなされる。また、移動機の製品の低廉化を促進できるメリットがある。
【００６８】
【発明の効果】
以上詳述したように、本発明のマッチドフィルタによれば、拡散データパス部中の第１セレクタにおいて拡散データが選択的に出力され、オーバサンプリング数分のサブ拡散データパス部においてこの第１セレクタからの拡散データを一時的に保持するタップ数分のラッチ回路に出力でき、また、第２セレクタにおいてこれらのサブ拡散データパス部からの出力が選択的に出力されて、さらに、拡散データパス入力制御部中のセレクタ制御部において、拡散データの入力に応じて上記の第１セレクタ及び第２セレクタの選択制御が行なわれ、データ保持制御部において、サブ拡散データパス部でのデータ保持制御が行なわれ、拡散符号設定部において拡散符号が設定され、そして、演算部が上記の拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力するように構成されているので、配線がより単純となり、回路の過度集中を回避できるようになる利点がある。また、長大な拡散データパス部が分割されることによって、高速クロックでなく低速クロックを用いることができて低消費電力化が図れるようになる。従って、マッチドフィルタ回路全体のスイッチング率及び回路規模が効果的に下がる利点がある。
【００６９】
また、上記の拡散データパス部は、オーバサンプリング数に等しい個数のサブ拡散データパス部がそれぞれ、タップ数に等しい個数のラッチ回路から構成することができ、また、このようにすれば、１回のクロックでその中身を取り出すことができるようになり、速度的に有利となる。また、回路規模が大きくなる原因となるシフトレジスタを用いないので、全体回路の縮小化ができる利点がある。
【００７０】
さらに、データ保持制御部は、タップ数に等しい個数の有限状態保持部を環状に配置したラウンドロビン環をそなえて構成することができ、このようにすれば、（オーバサンプリング数×タップ数）個からなる長大なシフトレジスタ回路を用いないので、回路的にレイアウトしやすくなるとともに、無駄なスイッチングを行なわずに済むという利点がある。
【００７１】
そして、上記のセレクタ制御部は、複数の異なる位相状態信号を１チップ時間内に生成して巡回的に出力する位相カウンタをそなえて構成され、上記の第１セレクタが、入力された拡散データを位相カウンタからの複数の異なる位相状態信号と同期させてサブ拡散データパス部に巡回的に与えるように構成されるとともに、第２セレクタが、サブ拡散データパス部の出力のうちの１つを選択して位相カウンタからの複数の異なる位相状態信号と同期させて出力するように構成されてもよく、加えて、これらの複数の異なる位相状態信号が、各々オーバサンプリング数に等しい個数の位相状態に対応するように構成されてもよく、このようにすれば、やはり、回路的にレイアウトしやすくなるとともに、長大なシフトレジスタ回路を用いないので、無駄なスイッチングを行なわずに済むという利点がある。
【００７２】
また、上記の拡散符号設定部のコードレジスタが演算用の拡散符号を保持し、コードロードレジスタが外部からの制御信号を入力されて上記の演算部が動作している間に次の拡散符号をロードし、所定のタイミングでコードレジスタの先頭の位置の内容を更新するように構成されてもよく、またさらに、コードロードレジスタが有効／無効信号が有効の場合には次の拡散符号を取込み、有効／無効信号が無効の場合には次の拡散符号を取込まないように構成されるとともに、コードレジスタと同期を取ってコードレジスタの先頭位置の内容を更新するアルゴリズムで制御されるように構成されてもよく、このようにすれば、使用拡散符号やタップ数が変化することがあっても、拡散符号の瞬間切り換えに対応できるようになる。
【００７３】
さらに、上記の拡散符号設定部で、コードレジスタが演算用に拡散符号を保持し、コードロードレジスタが外部から制御信号を入力されて演算部が動作している間に次の拡散符号をロードするとともに、マルチタップ制御部内のマスク環の各有限状態保持部出力と演算部の乗算出力との論理積が演算部の加算部分へ出力されるように構成することもでき、このようにすれば、一つのマッチドフィルタで、異なる拡散符号長への適用が可能となり、システムのオプション仕様が追加されても追随できるようになり、設計の自由度が高まるようになる。
【００７４】
そして、このマスク環が、有限状態保持部のうち、タップ数に等しい個数の有限状態保持部が連続して同一の状態を保持して、その他の有限状態保持部と状態が異なるように構成され、マスク環の先頭位置がコードレジスタに同期してシフトされてもよく、また、マルチタップ制御部が、外部から制御されうる拡散符号識別信号を入力されるように構成されてもよく、このようにすれば、このマスク環の先頭位置がコードレジスタに同期してシフトされるようになり、データ符号への追随が可能となる。
【００７５】
また、本発明のマッチドフィルタは、拡散データパス部が、拡散データを入力されるべくラッチ回路を複数配置した構成のサブ拡散データパス部を複数有し、拡散データパス入力制御部が、拡散データの入力に応じてラッチ回路へのデータ保持制御を所定の順序に従って行なっていき、また、演算部で、拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともに、それぞれの乗算結果を加算して出力するので、やはり、配線が単純となり、回路の過度集中を回避できるようになる。また、長大な拡散データパス部が分割されることによって、高速クロックの代わりに、低速クロックを用いることができるようになり、回路動作の頻度を減小させることができるようになる。そして、マッチドフィルタ回路全体のスイッチング率及び回路規模が効果的に下がる利点もある。
【図面の簡単な説明】
【図１】本発明を適用されるマッチドフィルタのブロック図である。
【図２】本発明の一実施形態にかかるサブ拡散データパス部の構成を示す図である。
【図３】（ａ）〜（ｅ）はそれぞれ本発明の一実施形態にかかるマスタークロックとサブ拡散データパス部の各クロックグループとの関係を表すタイムチャートである。
【図４】４個のサブ拡散データパス部に拡散データが格納される流れを説明するための図である。
【図５】（ａ）〜（ｆ）はそれぞれ本発明の一実施形態にかかるコードレジスタとコードロードレジスタとのタイムチャートである。
【図６】本発明の一実施形態にかかるコードロードレジスタの制御アルゴリズムを示す図である。
【図７】（ａ）は本発明の一実施形態にかかる現時刻のコードレジスタのデータ，拡散レプリカ符号，コードロードレジスタのデータをそれぞれ表す図であり、（ｂ）は本発明の一実施形態にかかる次時刻のコードレジスタのデータとコードロードレジスタのデータとをそれぞれ表す図である。
【図８】本発明の一実施形態にかかるマルチタップ制御部の構成を示す図である。
【図９】（ａ）〜（ｈ）はそれぞれ、本発明の一実施形態にかかるサブ拡散データパス部のタイムチャートである。
【図１０】本発明を適用されるマッチドフィルタの他のブロック図である。
【図１１】（ａ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の送信部のブロック図であり、（ｂ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部のブロック図である。
【図１２】一次変調にＱＰＳＫを用いて拡散する場合の、データ符号，拡散符号及び送信符号との関係を示す図である。
【図１３】ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部の詳細構成を示す図である。
【図１４】マッチドフィルタのブロック構成を示す図である。
【図１５】マッチドフィルタの機能ブロック図である。
【図１６】（ａ）はマスター／スレーブ型フリップフロップが使用されたシフトレジスタの構成を示す図であり、（ｂ）は２段式のマスター／スレーブ型フリップフロップの構成例を示す図であり、（ｃ）は２段式のマスター／スレーブ型フリップフロップの動作を説明するための図である。
【図１７】従来のマッチドフィルタの概略ブロック図である。
【図１８】拡散データ入力制御部と拡散データパス部との回路構成を概念的に示す図である。
【図１９】拡散データ入力制御回路の構成を示す図である。
【符号の説明】
１ａ 第１セレクタ
１ｂ 第２セレクタ
２ａ，２ｂ，２ｃ，２ｄ サブ拡散データパス部
３ セレクタ制御部
４ データ保持制御部
４ａ ラウンドロビン環
５ 演算部
５ａ 乗算器部
５ｂ マルチタップ制御部
５ｃ 加算器部
６ 拡散符号設定部
６ａ コードレジスタ
６ｂ コードロードレジスタ
７ 位相カウンタ
８ 拡散データパス部
９ 拡散データパス入力制御部
１０ ＣＤＭＡコントローラ
１１，１５ マッチドフィルタ
１３ フリップフロップ
１４ ラッチ回路
発明の属する技術分野
従来の技術（図１１〜図１６）
発明が解決しようとする課題（図１７〜図１９）
課題を解決するための手段
発明の実施の形態
・本発明の一実施形態の説明（図１〜図９）
・その他（図１０）
発明の効果
【０００１】
【発明の属する技術分野】
本発明は、直接拡散符号分割多重接続方式を使用した無線受信機に用いて好適な、マッチドフィルタに関する。
【０００２】
【従来の技術】
直接拡散符号分割多重接続（ＤＳ−ＣＤＭＡ〔Direct Sequence-Code Division Multiple Access 〕）方式では、送信機は、データ符号を例えばＱＰＳＫ（Quadrature Phase Shift Keying)変調で一次変調を行なってから、拡散符号によって帯域拡散して送信する。一方、受信機は、送信機が使用するものと同一の拡散符号を用いて相互相関をとることによって、相関値のピークを検出して同期捕捉及び保持を行ない、相関検波によって復調する。
【０００３】
図１１（ａ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の送信部のブロック図である。この図１１（ａ）に示すＤＳ−ＣＤＭＡ方式の無線端末の送信部３０では、一次変調部３０ａにおいて、データ符号がＱＰＳＫ変調され、拡散変調部３０ｂにおいて、その信号がＰＮ符号(Pseudo Noise Code) により帯域拡散され、さらに、周波数変換部３０ｃにおいて、拡散変調部３０ｂの出力がアップコンバートされ、そして、ＲＦ増幅部３０ｄにおいて、電力増幅されて、アンテナ３０ｅから無線信号が無線伝搬路に送出される。
【０００４】
図１２に一次変調にＱＰＳＫを用いて拡散する場合の、データ符号，拡散符号及び送信符号との関係を示す。この図１２に示すデータ符号Ｄi ，Ｄq はそれぞれ、乗算器３６ａ，３６ｂ，３６ｃ，３６ｄにおいて、拡散符号Ｃi ，Ｃq と複素乗算され、そして、それぞれの結果は、加算器３７ａ，３７ｂにおいて、加算されて、送信符号Ｓi ，Ｓq として出力される。この複素乗算とは、データ符号Ｄi ，Ｄq と、拡散符号Ｃi ，Ｃq とによる、〔（Ｄi ＋ j・Ｄq ）・（Ｃi ＋ j・Ｃq ）〕という演算を意味する。なお、ｊは、虚数単位（ｊ2 ＝−１）を表す。
【０００５】
次に、受信系について説明する。図１１（ｂ）に、ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部のブロック図を示す。この図１１（ｂ）に示すＤＳ−ＣＤＭＡ方式の無線端末の受信部３１では、アンテナ３１ａにおいて、帯域拡散された微弱な無線信号が受信されて、ＲＦ増幅部３１ｂにおいて、この無線信号は、低雑音で増幅され、そして、このＲＦ増幅部３１ｂの出力は、周波数変換部３１ｃにおいて、ダウンコンバートされる。さらに、逆拡散復調部３１ｄにて、周波数変換部３１ｃでダウンコンバートされた信号と、受信部３１内部で発生させた拡散レプリカ符号(Spread Replica Code) との帯域相互相関がとられる(band cross-correlated) ことによって、狭帯域信号が取り出され、一次復調部３１ｅにおいて、逆拡散復調部３１ｄの出力がＱＰＳＫ復調される。
【０００６】
図１３は、ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部３１の詳細構成を示す図である。この図１３に示すように、周波数変換部３１ｃと、逆拡散復調部３１ｄと、一次復調部３１ｅとにおいての信号の流れは、次のようになる。すなわち、Ｉチャネル信号は周波数変換部３８ａにて局部発振器３８ｂの出力とミキシングされるとともに、Ｑチャネル信号は周波数変換部３８ｄにて９０°移相器３８ｃの出力とミキシングされる。そして、これらの周波数変換部３８ａ，３８ｄの出力はそれぞれＡ／Ｄ（アナログ／ディジタル）変換器３９ａ，３９ｂにおいて、アナログ・ディジタル変換され、これらのディジタル信号は、分岐されて逆拡散復調部４０に入力される。さらに、この逆拡散復調部４０における４個のマッチドフィルタにおいて、帯域相互相関がとられ、加算器部４１ａにおいて、マッチドフィルタ４０ａの出力と、マッチドフィルタ４０ｄの出力とが加算され、ＩチャネルデータＳi が出力される。同様に、加算器部４１ｂにおいて、マッチドフィルタ４０ｂの出力を反転した信号と、マッチドフィルタ４０ｃの出力とが加算され、ＱチャネルデータＳq が出力される。そして、これらの出力は、それぞれ、復調後処理部４２にてＱＰＳＫ復調が行なわれる。
【０００７】
次に、この逆拡散復調部４０における帯域相互相関について説明を行なう。この逆拡散復調部４０は、送信側と同じ系列の拡散レプリカ符号Ｃi ，Ｃq を発生させて、逆拡散(despread)を行なうものであって、マッチドフィルタ４０ａ，４０ｂ，４０ｃ，４０ｄをそなえて構成されている。そして、２つの拡散符号間の相互相関がされるときに、Ｉチャネル，Ｑチャネルそれぞれの成分は、それぞれ２回づつ、逆拡散は計４回行なわれる。これらのマッチドフィルタ４０ａ，４０ｂ，４０ｃ，４０ｄでは、式（１）のＭ（ｎｔ）が計算される。
【０００８】
Ｍ（ｎｔ）＝Σ T k=1 Ｒ（ｋ）・Ｐ（ｎｔ）・Ｚ-k …（１）
ここで、ｔはチップ時間(Chip Duration) 、Ｔはタップ数(the number of taps)、Ｒ（ｋ）は拡散レプリカ符号、ｋ，ｎは整数、Ｐ（ｎｔ）は受信された拡散符号、ＺはＺ変換での複素数をそれぞれ表す。また、この１チップ時間ｔは拡散符号の切り換わる時間を表し、１ビット時間（Bit Duration) の数１０倍から数１００倍の速さの時間に設計されており、また、この１チップ時間ｔは、チップレート（Chip Rate)の逆数である。そして、タップ数Ｔは拡散符号長を表す。この拡散符号長は、例えば２５６ビットだが、１２８ビット等の別の拡散符号を使用することができる。これにより、受信された拡散符号Ｐ（ｎｔ）は２５６ビットの拡散レプリカ符号Ｒ（ｋ）とＥＸＯＲ演算が行なわれて、その結果がチップレートでシフトされて、加算されて出力される。従って、マッチドフィルタ４０ａにて、Ａ／Ｄ変換器３９ａの出力信号Ｄi と拡散レプリカ符号発生器４４ａの出力信号Ｃi とが相互相関をとられる。また同様に、マッチドフィルタ４０ｂにて、Ａ／Ｄ変換器３９ａの出力信号Ｄi と拡散レプリカ符号発生器の出力信号Ｃq とが相互相関をとられ、マッチドフィルタ４０ｃにて、Ａ／Ｄ変換器３９ｂの出力信号Ｄq と拡散レプリカ符号発生器の出力信号Ｃi とが相互相関をとられ、さらに、マッチドフィルタ４０ｄにて、Ａ／Ｄ変換器３９ｂの出力信号Ｄq と拡散レプリカ符号発生器の出力信号Ｃq とが相互相関をとられる。なお、このように、マッチドフィルタが４個から構成される理由は、逆拡散後の信号のＳ／Ｎ（Signal/Noise）比を劣化させないためである。
【０００９】
このような、マッチドフィルタは、受信された拡散符号を逆拡散するために必要なキーデバイスであって、低電力化が要求されている。図１４は、マッチドフィルタのブロック構成を示す図である。この図１４に示すマッチドフィルタ４０ａ（４０ｂ，４０ｃ，４０ｄ）は、図１３に示すＡ／Ｄ変換器３９ａ，３９ｂから出力されるディジタル信号と、受信部３１内で発生させる拡散レプリカ符号との逆拡散を、相互相関をとることによって行なうものであって、拡散データパス部４３，拡散レプリカ符号発生器４４ａ，レプリカ符号用レジスタ４４ｂ，乗算器部４５，加算器部４６をそなえて構成されている。ここで、拡散データパス部４３は、クロック毎に、受信された拡散符号入力を取り込んで、その符号を１段づつシフトさせるシフトレジスタであって、Ｔ個のフリップフロップ（ＦＦ）４３−１，４３−２，４３−３，…，４３−（Ｔ−２），４３−（Ｔ−１），４３−Ｔから構成されている。なお、以下の説明においてこのフリップフロップをＦＦと略称することがある。また、拡散レプリカ符号発生器４４ａは、送信機が使用するものと同一の拡散レプリカ符号を発生するものであり、レプリカ符号用レジスタ４４ｂは、拡散レプリカ符号発生器４４ａで発生させた拡散レプリカ符号の演算用のレジスタである。乗算器部４５は、これらのフリップフロップ４３−１，４３−２，４３−３，…，４３−（Ｔ−２），４３−（Ｔ−１），４３−Ｔの各出力と、レプリカ符号用レジスタ４４ｂの各出力とを乗算するものであり、また加算器部４６は、この乗算器部４５からの出力を加算して出力するものである。また、同様に乗算器部４５，加算器部４６もタップ数Ｔを有し、チップレートのクロックが入力されている。また、この図１４において拡散データパスビット数は、一次変調の変調多値数分のビット数を表すものであり、この場合は６であり、受信された拡散符号は、１シンボルが６ビットで受信されていることを意味する。従って、必要なフリップフロップの総数Ｎは、拡散データパスビット数Ｄとフリップフロップのタップ数Ｔとによって、Ｎ＝Ｄ×Ｔで表される。
【００１０】
この回路は、オーバサンプリング数が１の例であり、１チップ時間内では１回だけサンプリングが行なわれる。従って、フリップフロップの数は拡散符号長に等しいＴ段である。これに対して、１チップ時間内にオーバサンプリングが複数回行なわれる場合は、１チップ時間内では、オーバサンプリング回数分演算される。例えば、４倍オーバサンプリングの場合は、２５６ビットの拡散符号は、１チップ時間内に４回サンプリングが行なわれる。その場合のフリップフロップ段数Ｍは、タップ数Ｔと、オーバーサンプリング数Ｏとによって、Ｍ＝Ｔ×Ｏで表される。従って、必要なフリップフロップの総数Ｎは、拡散データパスビット数Ｄと、フリップフロップ段数Ｍとによって、Ｎ＝Ｄ×Ｍで表される。
【００１１】
図１５は、このマッチドフィルタの機能ブロックを示す図である。この図１５に示す複数ビットからなる受信拡散符号（拡散データ入力）はそれぞれ１周期の間だけ、拡散データパス部４３に保持されれば良く、シフトの必要は全くない。この拡散符号の１周期とは、受信された拡散符号が保持される時間であって、Ｐ（ｎｔ）のライフタイムに相当する。この周期Ｕは、Ｕ＝（１チップ時間×タップ数Ｔ）で表される。さらに、式（１）の演算は、乗算器部４５，加算器部４６で行なわれ、これらの前後の演算結果に依存しないため、演算器の順番あるいは位置による制限がなく、どこで演算を行なってもよい。またさらに、全ての受信された拡散符号に対して、演算の内容は、全く同じであるため、‘対称的’な演算であることがわかる。このマッチドフィルタを用いることにより、初期捕捉が極めて速くなり、逆拡散までを一度に完了することができる。これらより、マッチドフィルタは、次の▲１▼〜▲４▼に示すような特徴がある。
▲１▼チップレートあるいはそれ以上の周波数（オーバサンプリングの場合）で動作する。
▲２▼拡散データパス部はシフトレジスタで構成されることが多いため、すべてのフリップフロップが常に動作している。
▲３▼シフトレジスタは、シフトされるデータを確実に引き渡すために、このシフトレジスタを構成するフリップフロップは、２段式のマスター／スレーブ型が使用されている。
【００１２】
図１６（ａ）にマスター／スレーブ型フリップフロップが使用されたシフトレジスタの構成を示す。また、図１６（ｂ）に２段式のマスター／スレーブ型フリップフロップの構成例を示す。この図１６（ｂ）に示すマスターＦＦのクロック端子と、スレーブＦＦのクロック端子とには、それぞれ反転した信号が加えられている。図１６（ｃ）は２段式のマスター／スレーブ型フリップフロップの動作を説明するための図であるが、この図１６（ｃ）に示す立ち上がりクロック(posiedge clock)で入力信号が記憶されて、立ち下がりクロック(negaedge clock)でこの記憶された入力信号が出力されるようになっている。
▲４▼ＱＰＳＫ変調の場合は、Ｉチャネル，Ｑチャネルの分離のため、基本的に４個のマッチドフィルタが必要である。
【００１３】
【発明が解決しようとする課題】
しかしながら、これらの特徴は逆に、次のようなことを招く。すなわち、これらの特徴は、高い周波数で動作するため消費電力の増大（▲１▼）、動作するフリップフロップ数の増加（▲２▼）、拡散データパス部の回路規模の大規模化（▲３▼，▲４▼）を招き、さらに▲２▼〜▲４▼から、長いシフトレジスタ及び加算器により回路規模が大きくなる。また、拡散データパス部でのスイッチング率（Switching activity) が非常に高いので、消費電力が大きいという課題がある。
【００１４】
そこで、本発明者の一部によって、以下の文献に、以下の内容の環状レジスタ構成の提案がなされている。
陳、古川「広帯域ＤＳ−ＣＤＭＡ用ディジタルマッチトフィルタの低消費電力設計」（Ben CHEN and Hideto FURUKAWA, "A Low Power Consumption Digital Matched Filter Design for Wideband DS-CDMA"） 1998 年電子情報通信学会 回路とシステム研究専門委員会ワークショップ(1998 年4 月20,21 日)
図１７は、かかる文献で開示されたマッチドフィルタの概略ブロック図である。受信された拡散符号は、拡散データ入力制御部５１ａによって指定された拡散データパス部５１ｂ中の１つのＦＦに格納される。なお、この図１７に示すＦＦの数は、（タップ数×オーバサンプリング数）に等しい。そして、この拡散データ入力制御部５１ａが指定する位置は、クロック毎に巡回的に変わるようになっており、この格納された符号は、それぞれ１周期の間だけ、レジスタに保持されるだけで、シフトは全く行なわれていない。一方、同じ（タップ数×オーバサンプリング数）個の乗算器を有する乗算器部５１ｃにおいては、自局が発生させる拡散レプリカ符号をクロック毎にシフトさせてＥＸＯＲ演算が行なわれ、加算器部５１ｄから出力され、逆拡散の計算が完成する。
【００１５】
図１８は、この拡散データ入力制御部５１ａと拡散データパス部５１ｂとの回路構成が概念的に環状となっていることを説明するための図である。この環状とは、拡散データパス部５１ｂのデータ保持位置が巡回的に変わるように構成されていることを意味する。すなわち、この環状とは、シフトレジスタ回路の最後尾のフリップフロップに受信された拡散符号が格納された後に、次の受信された拡散符号が、このシフトレジスタ回路の最前部のフリップフロップに格納されるというような巡回的な回路構成を意味する。この意味で格納用のレジスタ回路（複数ビット）は環状に構成されている。なお、これは、物理的に環状な回路配置を意味するものではない。
【００１６】
図１９は、拡散データ入力制御回路５１ａの構成を示す図である。この図１９に示すシフトレジスタ回路５２は、ラウンドロビン環と呼ばれる回路であって、（タップ数×オーバサンプリング数）個のフリップフロップが連結されて構成されている。また、このシフトレジスタ回路５２の終端のフリップフロップの出力は、このシフトレジスタ回路５２の開始端のフリップフロップに入力されるようになっているので、このシフトレジスタ回路５２も上述したものと同様に環状構成となっている。
【００１７】
そして、このラウンドロビン環内で、唯１個のフリップフロップのみが状態‘１’を示し、残りのフリップフロップはすべて状態‘０’のままにしておき、この‘１’状態のフリップフロップがサンプリングクロック毎に順次シフトしていくようになっている。また、これらのフリップフロップの出力は、次段の拡散データパスレジスタ回路５１ｂの各フリップフロップに、過不足なくつながっている。そして、状態が‘１’となったラウンドロビン環のフリップフロップに接続された拡散データパスレジスタ回路５１ｂ内のフリップフロップのみが、受信された拡散符号を取り込むようになっている。これにより、受信された拡散符号の格納位置が巡回的に切り換わるようになっている。また、拡散データ入力制御回路５１ａでは、動作するフリップフロップが常に１つのみとなり、スイッチング率が大幅に下がるので、消費電力を効果的に低減させることができる。
【００１８】
しかし、これらの拡散データパスレジスタ回路５１ｂ及びラウンドロビン環（シフトレジスタ回路５２）は１０２４段のフリップフロップが単純に連結されているので、回路構成あるいはレイアウトの見地から見ると、回路の過度集中を招き、レイアウトできなくなる課題がある。
本発明は、このような課題に鑑み創案されたもので、マッチドフィルタ回路全体のスイッチング率と回路規模とを効果的に下げることにより上述の課題を解決するものであり、拡散データパス部がオーバサンプリング数に等しい個数のサブ拡散データパス部に分割されることによって拡散データパス部の回路規模の低減が図れ、加えて、このサブ拡散データパス部がラッチ回路で構成されることによって更なる回路規模の縮小化が図れ、その上、各サブ拡散データパス部が独立なクロックを使用することによって回路動作の頻度を減小させることができるとともに、コードロードレジスタが常に拡散符号の先頭位置を認識することによって拡散符号が瞬間的に切り換え可能となり、また、動的なマスクによってマルチタップ拡散符号に対応することができるような、マッチドフィルタを提供することを目的とする。
【００１９】
【課題を解決するための手段】
このため、本発明のマッチドフィルタは、拡散データを選択的に出力しうる第１セレクタ、この第１セレクタからの拡散データを一時的に保持する複数のラッチ回路を有する複数のサブ拡散データパス部及びこれらのサブ拡散データパス部からの出力を選択的に出力しうる第２セレクタをそなえた拡散データパス部と、拡散データの入力に応じて上記の第１セレクタ及び第２セレクタの選択制御を行なうセレクタ制御部並びに上記のサブ拡散データパス部でのデータ保持制御を行なうデータ保持制御部を有する拡散データパス入力制御部と、拡散符号を設定しうる拡散符号設定部と、上記の拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力する演算部とをそなえ、該拡散符号設定部が、複数種類の拡散符号長に対応すべく、複数種類の拡散符号を設定しうるように構成され、該拡散符号設定部が、演算用に拡散符号を保持するコードレジスタと、外部から制御信号を入力されて該演算部が動作している間に次の拡散符号をロードするコードロードレジスタとをそなえるとともに、複数種類の拡散符号に対応すべく該演算部の乗算出力側にマルチタップ制御部が設けられ、該マルチタップ制御部が、適用されるタップ数に等しい個数以上からなる有限状態保持部を有するマスク環をそなえ、該マスク環の各有限状態保持部出力と該演算部の乗算出力との論理積が該演算部の加算部分へ出力されるように構成され、かつ、該マスク環が、有限状態保持部のうち、タップ数に等しい個数の有限状態保持部が連続して同一の状態を保持して、その他の有限状態保持部と状態が異なるように構成され、該マスク環の先頭位置が該コードレジスタに同期してシフトされることを特徴としている。
【００２０】
また、上記の拡散データパス部は、オーバサンプリング数に等しい個数のサブ拡散データパス部をそなえ、これらのサブ拡散データパス部が、タップ数に等しい個数のラッチ回路から構成することができる。
さらに、データ保持制御部は、タップ数に等しい個数の有限状態保持部を環状に配置したラウンドロビン環をそなえ、それらのタップ数に等しい個数の有限状態保持部のうちの１つの有限状態保持部のみが他の有限状態保持部と状態が異なるように、タップ数に等しい個数の有限状態保持部の状態がチップ速度で順次変更されていくことにより、上記のサブ拡散データパス部を構成するラッチ回路へのデータ保持が所定の順序に従って、更新されていくように構成されてもよい。
【００２１】
そして、上記のセレクタ制御部は、複数の異なる位相状態信号を１チップ時間内に生成して巡回的に出力する位相カウンタをそなえて構成され、上記の第１セレクタが、入力された拡散データを位相カウンタからの複数の異なる位相状態信号と同期させてサブ拡散データパス部に巡回的に与えるように構成されるとともに、第２セレクタが、サブ拡散データパス部の出力のうちの１つを選択して位相カウンタからの複数の異なる位相状態信号と同期させて出力するように構成されてもよく、加えて、これらの複数の異なる位相状態信号が、各々オーバサンプリング数に等しい個数の位相状態に対応するように構成されてもよい。
【００２４】
また、マルチタップ制御部が、外部から制御されうる拡散符号識別信号を入力されるように構成されてもよい。
【００２６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（Ａ）本発明の一実施形態の説明
図１は、本発明を適用されるマッチドフィルタのブロック図である。この図１に示すマッチドフィルタ１１は、ＣＤＭＡコントローラ１０と、拡散データパス部８と、拡散データパス入力制御部９と、拡散符号設定部６と、演算部５とをそなえて構成されている。
【００２７】
以下の説明のために、本発明を適用されるマッチドフィルタ１１が使用する、具体的な数値は、次のようになる。まず、タップ数Ｔは、使用する拡散符号長に相当し、Ｔ＝２５６とする。そして、オーバサンプリング数Ｏは、１チップ時間内に行なわれるオーバサンプリングの回数であり、Ｏ＝４とする。また、拡散データパスビット数Ｄは、一次変調の変調多値数分のビット数のデータ幅を表すものであって、Ｄ＝６とし、さらに、データは２の補数表現として、６ビットで送受信されている。加えて、チップレート（Chip Rate)は４ＭＨｚで、１チップ時間(Chip Duration) は、この逆数である。
【００２８】
図１に示す拡散データパス部８は、受信された拡散符号（以下、拡散データ入力又は、単に、拡散データと称することもある）を相互相関の計算用に保持するものであって、第１セレクタ１ａ，サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ，第２セレクタ１ｂをそなえて構成されている。なお、この図１においては、第１セレクタ１ａは「Ｓ１」と表記され、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄはそれぞれ「２５６段サブ環状部（＃０〜＃３）」、第２セレクタ１ｂは「Ｓ２」と表記されている。そして、受信された拡散符号は、これらの４つのブロックに分割されて格納されるようになっている。
【００２９】
この第１セレクタ１ａは、拡散データを選択的に出力しうるものであり、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄはそれぞれ、この第１セレクタ１ａからの拡散データを一時的に保持する複数のラッチ回路を有するものである。また、拡散データパス部８は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを有し、これらのサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの４個は、オーバサンプリング数である４に等しい個数である。そして、それぞれが拡散データを一時的に保持するためのラッチ回路を２５６個有する。さらに、第２セレクタ１ｂは、これらのサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄからの出力を選択的に出力しうるものである。
【００３０】
図２は、本発明の一実施形態にかかるサブ拡散データパス部の構成を示す図である。この図２に示すように、受信された拡散符号は、ラッチ回路１４に保持されるようになっている。また、これらのラッチ回路１４のうちの１つが更新される周期は、（タップ数Ｔ×チップ時間ｔ）に等しい期間であり、受信された拡散符号の全長が現れるのに要する時間に相当する。
【００３１】
従って、受信された拡散符号をラッチ回路１４から取り出すためには、１回のクロックでよく、速度的に有利となる。さらに、回路規模が大きくなる原因となるシフトレジスタが用いられずに、回路規模の小さいラッチ回路１４が用いられているので、全体回路の縮小化ができる利点がある。これにより、２段式のマスター／スレーブ型フリップフロップを使用しなくて済むようになるので、その回路規模は、同等機能のフリップフロップの１／２若しくは１／３となるため、１／２若しくは１／３の回路規模削減が期待できる。
【００３２】
再度図１に戻り、この図１に示す拡散データパス入力制御部９は、受信された拡散符号を上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４に書き込むべく、その書き込み位置を制御するものであって、セレクタ制御部３とデータ保持制御部４とをそなえて構成されている。このセレクタ制御部３は、受信された拡散符号に応じて上記の第１セレクタ１ａ，第２セレクタ１ｂの選択制御を行なうものであって、位相カウンタ７を設けている。さらに、データ保持制御部４は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄでのデータ保持制御を行なうものである。
【００３３】
この位相カウンタ７は、４種類の異なる位相状態信号を１チップ時間内に生成して巡回的に出力するものである。また、第１セレクタ１ａが、入力（受信）された拡散符号を位相カウンタ７からの４種類の異なる位相状態信号と同期させてサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに巡回的に与えるように構成されるとともに、第２セレクタ１ｂが、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの出力のうちの１つを選択して位相カウンタ７からの４種類の異なる位相状態信号と同期させて出力するように構成されている。すなわち、これら４種類の異なる位相状態信号は、各々オーバサンプリング数に等しい４種類の位相状態に対応しており、１種類の受信された拡散符号について、４種類の異なる識別ができるようになっている。なお、この位相状態信号を発生させる機能は、ワンホット型状態発生器が用いられており、４種類の状態信号を２個のフリップフロップのハイ・ローの組合せで表現するようにしている。このワンホット型状態発生器を用いることによって、いわゆる「ひげ」状のノイズに対しても、強固な回路とすることができるようになる。
【００３４】
図３（ａ）〜（ｅ）は、本発明の一実施形態にかかるマスタークロック(Master Clock)とサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの各クロックグループ（#0,#1,#2,#3)との関係を表すタイムチャートを示す図である。この図３（ａ）に示すマスタークロックは、例えば速度１６ＭＨｚが用いられる。そして、この図３（ｂ）〜（ｅ）に示すサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄの各クロックは、例えば４ＭＨｚが用いられており、この値はチップレートに相当する。そして、図３（ｂ）〜（ｅ）に示すように、サブ拡散データパス部２ａはクロックグループ#0に属し、サブ拡散データパス部２ｂはクロックグループ#1に属し、サブ拡散データパス部２c はクロックグループ#2に属し、また、サブ拡散データパス部２ｄはクロックグループ#3に属しており、これらのクロック位相が、１／４周期づつずれている。
【００３５】
これにより、各サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄは、互いに独立したクロックを使用することによって、１６ＭＨｚから４ＭＨｚの動作頻度に減小できる。また、４個のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄへの受信された拡散符号の入力が、第１セレクタ１ａ及び第２セレクタ１ｂの制御によって、巡回的に与えられるので、新たに更新入力をすべきものだけが動作するようになるので、スイッチング率の低減が実現される。
【００３６】
またさらに、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄがそれぞれ、２５６個のラッチ回路１４を有しているので、例えば２５６×４＝１０２４個ものラッチ回路１４からなる長大なシフトレジスタ回路を用意する必要がなくなり、回路のレイアウト設計がし易くなる。
次に、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４のどこに受信された拡散符号を書き込むかについて説明する。図４は、上記の４個のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに、受信された拡散符号が格納される流れを説明するための図である。この図４に示すデータ保持制御部４は、上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄでのデータ保持制御を行なうものであって、ラウンドロビン環４ａをそなえて構成されている。
【００３７】
このラウンドロビン環４ａは、タップ数個に等しい２５６個の有限状態保持部（フリップフロップ）を環状に配置したものであり、そして、このデータ保持制御部４は、これらの２５６個の有限状態保持部のうちの１つの有限状態保持部のみが他の有限状態保持部と状態が異なるように、２５６個の有限状態保持部の状態がチップレートで順次変更されていくことにより、上記のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを構成するラッチ回路１４へのデータ保持が所定の順序に従って、更新されていくように構成されている。
【００３８】
そして、このラウンドロビン環４ａは、チップレート（４ＭＨｚ）で動作し、新たに受信された拡散符号を格納する位置を逐次表示するように機能している。なおここで、環という語は、回路的な配置を意味するものではなく、シフトレジスタ回路の最後尾のレジスタの出力が最前部のレジスタに入力されるというような、データが巡回される構成になっていることを意味する。なお、この図４はＩチャネルだけを表示しているが、Ｑチャネルについても同様であるので、そのＱチャネルについての説明を省略する。
【００３９】
この図４に示すサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに、受信された拡散符号が格納される流れは、次のようになる。すなわち、第１セレクタ１ａにＩチャネル拡散符号が入力され、ラウンドロビン環４ａが示す位置に、この１個の拡散符号が、４個の拡散符号にされて格納されるようになっている。例えば、受信された拡散符号“ａ”は、４倍オーバサンプリングにより、拡散符号“ａ0 ”，“ａ1 ”，“ａ2 ”，“ａ3 ”が得られ、これらが、位相カウンタ７の４種類の位相状態信号に基づいて動作する第１セレクタ１ａによって振り分けられて、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のラッチ回路１４に入力されるようになっている。
【００４０】
これにより、このラウンドロビン環４ａも、（タップ数×オーバサンプリング数）段からなる長大なシフトレジスタ回路を用いないので、回路規模を小さくすることができ、回路的に、レイアウトしやすくなる。さらに、１０２４段（２５６×４）からなる長大なシフトレジスタ回路のように、高速なマスタクロック１６ＭＨｚを使用しないで済み、消費電力を低減できる利点がある。
【００４１】
再び図１に戻って、拡散符号変更の設定方法について説明を行なう。多重化のための拡散符号については、システム設計上の都合で、上りリンク（移動機から基地局）と下りリンク（基地局から移動機）とで、異なる種類の符号を割り当てることがあり、また、特定の契約を行なった場合には、下りリンクにおいて通信中に別の符号を使用した情報伝送が行なえるように、その拡散符号を変更することがある。従って、マッチドフィルタ１１は、拡散符号の瞬間切り換えに対応できるように要求されている。
【００４２】
図１に示す拡散符号設定部６は拡散符号を設定しうるものである。また、この拡散符号設定部６は、複数種類の拡散符号長に対応すべく、複数種類の拡散レプリカ符号を設定しうるように構成されており、この拡散符号設定部６は、演算用に拡散レプリカ符号を保持するコードレジスタ６ａと、外部から制御信号を入力されて演算部５が動作している間に次の拡散レプリカ符号をロードするコードロードレジスタ６ｂとをそなえ、コードロードレジスタ６ｂが所定のタイミングでコードレジスタ６ａの先頭位置（所定の位置）の内容を更新するように構成されている。
【００４３】
また、ＣＤＭＡコントローラ１０は、このマッチドフィルタ１１に対して主制御を行なうものであり、また、このＣＤＭＡコントローラ１０は、有効／無効信号(Code-enable) をコードロードレジスタ６ｂに出力し、符号タイプ(Code-type) をコードロードレジスタ６ｂ及びマルチタップ制御部５ｂに出力するものである。
【００４４】
図５（ａ）〜（ｆ）は、本発明の一実施形態にかかるコードレジスタ６ａとコードロードレジスタ６ｂとのタイムチャートを示す図である。この図５（ａ）は、１６ＭＨｚのマスタークロック(Master Clock)であり、図５（ｂ）は、４ＭＨｚのチップレートのクロック（Code-Reg-Clock）を表している。そして図５（ｃ）は、コードレジスタ６ａのデータ(Code-Reg)であって、４ＭＨｚのチップレートでシフトしている。一方、図５（ｄ）は、外部のＣＤＭＡコントローラ１０（図１参照）によって制御される有効／無効信号（Code-enable)であって、１(High)が有効，０(Low) が無効を表す。さらに、図５（ｅ）は拡散レプリカ符号(Input Code)を表す。図５（ｆ）は、コードロードレジスタ６ｂのデータ(Code-Load Reg) を表すものであって、拡散レプリカ符号を早くロードするために、オーバサンプリング速度（チップレート×オーバサンプリング数）でシフトしている。そして、有効／無効信号（Code-enable)が１の間は、拡散レプリカ符号(Input Code)Ｃn-4 ，Ｃn-3 ，Ｃn-2 ，Ｃn-1 ，Ｃn が、コードロードレジスタ６ｂにそれぞれ取り込まれるが、有効／無効信号（Code-enable)が０になると、Ｃn+1 ，Ｃn+2 ，Ｃn+3 ，Ｃn+4 ，Ｃn+5 ，Ｃn+6 …の各拡散レプリカ符号はコードロードレジスタ６ｂに取り込まれない。
【００４５】
これより、ＣＤＭＡコントローラ１０及びコードレジスタ６ａ，コードロードレジスタ６ｂの動作は次のようになる。すなわち、コードロードレジスタ６ｂは、他の構成部分が動作している間に、裏で次の拡散符号を予めロードしておき、必要に応じて、コードレジスタ６ａを更新できるようにスタンバイしておく。一方、ＣＤＭＡコントローラ１０は、所定のタイミングで、このコードロードレジスタ６ｂに対して符号タイプ(Code-type) 信号を出力して別の拡散符号に変更することを通知し、この符号タイプ(Code-type) 信号によって、コードレジスタ６ａには、新たな拡散レプリカ符号が書き込まれる。
【００４６】
このようにして、演算用のコードレジスタ６ａに格納されている拡散レプリカ符号の切り換えが、瞬時に完成されるのである。
また同時に、使用する拡散符号やタップ数の変化に対応できるように、コードレジスタ６ａの先頭とコードロードレジスタ６ｂの先頭とが、正確に一致していなければならない。すなわち、コードレジスタ６ａのデータは常にシフトされているため、このコードレジスタ６ａがどのようにシフトしていても、コードロードレジスタ６ｂが、このコードレジスタ６ａの先頭位置から新しい符号を更新できるようにしておかねばならない。
【００４７】
図６は、本発明の一実施形態にかかるコードロードレジスタ６ｂの制御アルゴリズムを示す図であり、次のようなルールになっている。まず、プログラムが開始されると（ステップＡ１）、ステップＡ２においてコード有効／無効信号が判定される。ここでコード無効ならＮＯルートがとられ、ステップＡ３において、立ち上がりCode-Reg-Clockが入力されるとＹＥＳルートがとられ、シフト操作が行なわれ（ステップＡ４）、プログラムは終了する（ステップＡ５）。なお、ここでのシフト動作は、１６ＭＨｚのクロックであって、４クロック分のシフトが行なわれている。しかし、ステップＡ３において、立ち上がりCode-Reg-Clockが入力されなければ、ＮＯルートがとられて、ＣＤＭＡコントローラ１０は何もしない（ステップＡ６）。
【００４８】
一方、ステップＡ２においてコード有効／無効信号がコード有効ならＹＥＳルートがとられ、立ち上がりCode-Reg-Clockが入力されると（ステップＡ７）、ＹＥＳルートがとられ、シフト操作＋コード入力が行なわれ（ステップＡ８）、プログラムは終了する（ステップＡ９）。このシフト操作＋コード入力が行なわれる理由を図７（ａ），（ｂ）を用いて説明する。
【００４９】
図７（ａ）は、本発明の一実施形態にかかる、現時刻のコードレジスタ６ａのデータ，拡散レプリカ符号及びコードロードレジスタ６ｂのデータをそれぞれ表す図であり、図７（ｂ）は、本発明の一実施形態にかかる、次時刻のコードレジスタ６ａのデータ，拡散レプリカ符号及びコードロードレジスタ６ｂのデータをそれぞれ表す図である。この図７（ａ）において、拡散レプリカ符号の“５”は、まさにコードロードレジスタ６ｂにロードされようとしている。そして、図７（ｂ）に示すように、この“５”が入力されるべき位置は、現時刻の位置よりも１つシフトしたところになる。なぜならば、コードレジスタ６ａのデータも常にシフトしているからである。このように、コードロードレジスタ６ｂは、ＣＤＭＡコントローラ１０から制御される有効／無効信号（Code-enable)を入力され、有効／無効信号が有効の場合には次の拡散符号を取込み、有効／無効信号が無効の場合には次の拡散符号を取込まないように構成されるとともに、コードレジスタ６ａと同期を取ってコードレジスタ６ａの先頭位置の内容を更新するアルゴリズムで制御されていることになる。拡散符号長が例えば２５６ビットから１２８ビットに変更になっても、対応可能となっている。
【００５０】
なお、図６に示すステップＡ７において、立ち上がりCode-Reg-Clockが入力されなければ、ＮＯルートがとられて、ＣＤＭＡコントローラ１０は、コード入力のみ行なう（ステップＡ１０）。このように、コード無効の場合は、コードロードレジスタ６ｂはコードレジスタ６ａと同じ働きをしている。
また、このようにして、コードロードレジスタ６ｂの動作が、コードレジスタ６ａと常に同期を保っているので、瞬間切り換えが実現されれのである。さらに、この有効／無効信号をハイにする期間を長くしたり、短くしたりすることによって、ロードすべき拡散レプリカ符号の長さを調整できるようになる。
【００５１】
再度、図１に戻って、演算部５は、上記の拡散データパス部８からの出力と拡散符号設定部６からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力するものであって、乗算器部５ａ，加算器部５ｃをそなえるほか、マルチタップ制御部５ｂをそなえて構成されている。この乗算器部５ａは、拡散データパス部８から出力される拡散符号と、拡散符号設定部６から出力される拡散レプリカ符号とをＥＸＯＲ演算するものであり、加算器部５ｃは、乗算器部５ａからの出力をすべて足し合わせるものである。また、マルチタップ制御部５ｂは、複数種類の拡散符号に対応すべく演算部５の乗算器部５ａの出力側に設けられており、ＣＤＭＡコントローラ１０から制御されうる拡散符号識別信号(Code-type) が入力されている。
【００５２】
従って、このマッチドフィルタ１１は、拡散データを入力されるべく、ラッチ回路１４を２５６個配置した構成のサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを有する拡散データパス部８と、拡散データの入力に応じて、ラッチ回路１４へのデータ保持制御を所定の順序に従って行なっていく拡散データパス入力制御部９と、拡散符号を設定しうる拡散符号設定部６と、上記の拡散データパス部８からの出力と、拡散符号設定部６からの拡散符号との乗算を行なうとともに、それぞれの乗算結果を加算して出力する演算部５とをそなえて構成されていることになる。
【００５３】
図８に本発明の一実施形態にかかるマルチタップ制御部５ｂの構成を示す。この図８に示すマルチタップ制御部５ｂは、異なる種類の拡散符号長への適用制御を行なうものであって、複数のフリップフロップ１３が環状に連結されて構成されている。なお、あくまでも説明の理解を容易にするために、この数を２４個とする。この図８に示すように、これらのうち連続して８個のフリップフロップ１３の状態が“１”（図８の網付きの部分）であって、マスクされないで後段に出力される部分を表す。その他の１６個のフリップフロップ１３の状態が“０”であって、マスクされて後段には出力されない部分を表す。さらに、この図８に示す連続の状態“１”の位置は常に動的に変動している。このマルチタップ制御部５ｂの動作方法は、次のようになる。
【００５４】
まず、使用が予想される拡散符号長の中の最大タップ数をＭとする。例えば本実施形態ではＭ＝２５６である。そして、必要分のマスク環として、Ｍ段１ビットのマスク環が作成され、このマスク環に、それぞれのタップ数に応じたマスクが作成される。例えば、１２８ビット長の拡散符号の場合は、２５６ビットに連続１２８ビットの“１”（マスクされない部分）と、その他の“０”（マスク部分）になるようにする。さらに、これらのマスク環がコードレジスタ６ａと同期するように、Code-Reg-Clock（１６ＭＨｚ）で、この図８の点線の円に示すように、マスクされない部分が動的にシフトされる。そして、異なるタップ数の拡散符号がセットされたら、対応するマスクを演算部５（図１参照）内の乗算器部５ａからの拡散レプリカ符号と受信された拡散符号とのＥＸＯＲ出力のうち、Ｍ個の部分について論理積をとり、所望のタップ数の出力だけが得られるようになっている。
【００５５】
従って、拡散符号設定部６が、演算用に拡散符号を保持するコードレジスタ６ａと、ＣＤＭＡコントローラ１０から制御信号（Code-enable)を入力されて演算部５が動作している間に次の拡散符号をロードするコードロードレジスタ６ｂとをそなえるとともに、複数種類の拡散符号に対応すべく演算部５の乗算器部５ａの出力側にマルチタップ制御部５ｂが設けられ、このマルチタップ制御部５ｂが、適用されるタップ数に等しい個数以上からなるフリップフロップ１３を有するマスク環をそなえ、このマスク環の各フリップフロップ１３出力と演算部５の乗算器部５ａの出力との論理積が演算部５の加算器部５ｃへ出力されるように構成されていることになる。
【００５６】
さらに、このマスク環は、フリップフロップ１３のうち、タップ数に等しい個数のフリップフロップ１３が連続して同一の状態を保持して、その他のフリップフロップ１３と状態が異なるように構成され、このマスク環の先頭位置がコードレジスタ６ａに同期してシフトされるようになり、データ追随が可能となる。
このように、一つのマッチドフィルタ１１で、異なる拡散符号長への適用が可能となり、使用する拡散符号を瞬間的切り換えすることが実現でき、ＣＤＭＡ方式での多重度を高めることができるようになる。また、システムのオプション仕様が追加されても追随できるようになり、設計の自由度が高まるようになるので、製品としての部材の共用化が可能となるので、低コスト化を促進できるようになる。
【００５７】
上述の構成によって、ダウンコンバートを受けてＡ／Ｄ変換された、受信された拡散符号は、ラウンドロビン環４ａと位相カウンタ７とが協働して指定する位置であって第１セレクタ１ａによって振り分けられた位置に格納される。そして、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄ内のそれぞれの拡散符号と、コードレジスタ６ａ内の拡散レプリカ符号との相互相関が計算される。
【００５８】
図９（ａ）〜（ｈ）は、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄのタイムチャートを示す図である。この図９（ａ）の波形は、１６ＭＨｚのマスタークロック(Master Clock)である。また、図９（ｂ）に示すラウンドロビン環４ａからチップレート（４ＭＨｚ）で出力される値ｎ−１，ｎ，ｎ＋１（＝タップ数Ｔ以下）により、新しい拡散符号を更新する位置が示される。そして、図９（ｃ）に示す位相カウンタ７から出力される、１チップ時間内でのオーバサンプリング順序によって、この図９（ｄ）に示す入力拡散データａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｇ，ｈ，ｉ，ｊ，ｋ，ｌ，…がサブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄに振り分けられていく。すなわち、図９（ｄ）に示すような拡散符号ａは、第ｎ−１番目の位置のサブ拡散データパス部２ａ（クロックグループ#0）に入力され、位相カウンタ値が０から１になり、拡散符号ｂはサブ拡散データパス部２ｂ（クロックグループ#1）に入力される。同様に、位相カウンタ値が１から２になり、拡散符号ｃはサブ拡散データパス部２ｃ（クロックグループ#2）に入力され、位相カウンタ値が２から３になり、拡散符号ｄはサブ拡散データパス部２ｄ（クロックグループ#3）に入力される。そして、次の瞬間に、位相カウンタ値が０に戻ると同時に、ラウンドロビン環４ａから出力される更新位置情報もｎ−１からｎに変化し、拡散符号ｅは、第ｎ番目の位置のサブ拡散データパス部２ａ（クロックグループ#0）に入力されて、上記の内容が繰り返される。
【００５９】
そして、拡散符号設定部６中のコードロードレジスタ６ｂは、ＣＤＭＡコントローラ１０からの有効／無効信号（Code-enable)を絶えず監視し、拡散レプリカ符号が変更されるときの更新位置の先頭を追随し続ける。この状態で、拡散符号識別信号(Code-type) が入力されると、コードロードレジスタ６ｂは、別の種類の拡散レプリカ符号を、コードレジスタ６ａに設定するとともに、マルチタップ制御部５ｂは、乗算器部５ａからの出力に対してマスク環で定める所望の長さのマスキングを行ない、所望のタップ数の出力だけが得られるようになる。
【００６０】
このようにして、受信された拡散符号を長大なシフトレジスタを用意せずに、タップ数長のシフトレジスタを用意し、それらの位置をラウンドロビン環４ａと位相カウンタ７との信号によって、認識できるようになっているので、回路の縮小化ができる利点がある。また、受信された拡散符号をラッチ回路１４に格納しておくので、その回路規模は、さらに小型化できるようになる。そして、これにより、スイッチング率が大幅に改善されるので、回路で消費される電力もまた大幅に低減されるようになる。
【００６１】
またさらに、異なる種類の拡散符号を使用することができるので、無線端末の部品の共用化に有利となり、また、ＤＳ−ＣＤＭＡ方式を採用しているシステムにおいて、オプション仕様が追加されても追随できるようになり、ユーザに対するサービスの向上につながることになる。
さて、上述の構成によるスイッチング率の効果については、以下に説明するような評価結果が出ている。ここでの条件は、拡散データパスビット数が６、オーバサンプリング数が４、タップ数が２５６、チップレート４ＭＨｚ（オーバサンプリング速度が１６ＭＨｚ）及び一次変調方式はＱＰＳＫが用いられている。
【００６２】
動作中のＣＭＯＳ回路の消費電力は、次の式（２）で表されるスイッチングパワー（Switching Power)ＰS に依存する。
ＰS ＝ Ａ × Ｖd 2 × Ｆ × Ｂ × Ｓ …（２）
ここで、Ａは所定の定数、Ｖd は供給電圧、Ｆは動作周波数、Ｂは使用するBasic Cellの数、Ｓはスイッチング率(Switching activity)を表している。なお、論理合成から、回路規模は、大きな差異がないことが判明したため、ここでは、スイッチング率の見積もりのみを行なうこととする。
【００６３】
既存設計の場合、動作するフリップフロップの数Ｓo （スイッチング率）は、式（３）で表される。
Ｓo ＝ 拡散データパスビット数 × タップ数 × オーバサンプリング数×拡散データパス数 …（３）
従って、上記の値から、
Ｓo ＝ ６ × ２５６ × ４ × ２ ＝ １２２８８
となる。
【００６４】
一方、本発明を適用したマッチドフィルタ１１を用いた場合には、動作するフリップフロップ数Ｓn （スイッチング率）は、式（４）で表される。
Ｓn ＝（拡散データパスビット数＋コード関係レジスタ＋マスク）× 拡散データパス数 …（４）
となる。ここで、コード関係レジスタとは、コードレジスタ６ａとコードロードレジスタ６ｂを表し、また、スイッチング率はそれぞれ、２５６，２５６となる。また、本実施形態でのマルチタップは５であることから、マスクのスイッチング率は２５６×５となる。すなわち、
Ｓn ＝（６＋２５６×２＋２５６×５）× ２ ＝ ３５９６
となる。
【００６５】
このように、Ｓo ＝１２２８８から、Ｓn ＝３５９６になるという結果が得られ、回路全体のスイッチング率が効果的に改善されることがわかる。また、これから、消費電力が改善でき、さらに、移動機のような消費電力を厳しく要求される設計に対しては、非常に有効である。
また、こうして、回路規模の小さいラッチ回路１４を使用することによって、サブ拡散データパス部２ａ，２ｂ，２ｃ，２ｄを小さくできるようになるので、レイアウトの見地から見ると、配線がより単純となり、回路の過度集中を回避できるようになって、回路設計がし易くなる。また、長大な拡散データパス回路が用いられないので、１６ＭＨｚの高速クロックが使用されずに、４ＭＨｚの低速クロックが用いられることができるようになり、従って、回路動作の頻度を減小させることができるようになる。そして、マッチドフィルタ１１回路全体のスイッチング率及び回路規模が効果的に下がる利点がある。
（Ｂ）その他
本発明は上述した実施形態に限定されるものではなく、フリップフロップの論理を反転させたものでも、また、特定の有限な状態を複数のビットで表示しても、他の記憶素子によって行なってもよく、本発明の趣旨を逸脱しない範囲で、種々変形して実施することができるのは、言うまでもない。また、位相カウンタ７としてワンホット型状態発生器を用いる代わりに、別の状態信号を発生する回路を用いて、構成することができる。さらに、拡散データパスビット数を６から８に変更したり、タップ数を１２８や２５６以外の値に変更したり、あるいは、オーバサンプリング数を一層大きな値にしても、本発明の優位性をなんら妨げるものではない。
【００６６】
また、拡散符号長を可変に設定しうる機能を用いないで、拡散データパス部をサブ拡散データパス部に分割しただけの構成にすることもできる。
図１０は、本発明を適用されるマッチドフィルタの他のブロック図である。この図１０に示すマッチドフィルタ１５は、ＣＤＭＡコントローラ１０と、拡散データパス部８と、拡散データパス入力制御部９と、演算部５とをそなえて構成されている。この場合は、固定長の拡散符号しか用いることができない。ここで、上述したものと同一の符号を有するものは、同一のものあるいは同等の機能を有するものであるので、更なる説明を省略する。
【００６７】
このような構成によっても、上述したものと同様の消費電力の削減がなされる。また、移動機の製品の低廉化を促進できるメリットがある。
【００６８】
【発明の効果】
以上詳述したように、本発明のマッチドフィルタによれば、拡散データパス部中の第１セレクタにおいて拡散データが選択的に出力され、オーバサンプリング数分のサブ拡散データパス部においてこの第１セレクタからの拡散データを一時的に保持するタップ数分のラッチ回路に出力でき、また、第２セレクタにおいてこれらのサブ拡散データパス部からの出力が選択的に出力されて、さらに、拡散データパス入力制御部中のセレクタ制御部において、拡散データの入力に応じて上記の第１セレクタ及び第２セレクタの選択制御が行なわれ、データ保持制御部において、サブ拡散データパス部でのデータ保持制御が行なわれ、拡散符号設定部において拡散符号が設定され、そして、演算部が上記の拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力するように構成されているので、配線がより単純となり、回路の過度集中を回避できるようになる利点がある。また、長大な拡散データパス部が分割されることによって、高速クロックでなく低速クロックを用いることができて低消費電力化が図れるようになる。従って、マッチドフィルタ回路全体のスイッチング率及び回路規模が効果的に下がる利点がある。
【００６９】
また、上記の拡散データパス部は、オーバサンプリング数に等しい個数のサブ拡散データパス部がそれぞれ、タップ数に等しい個数のラッチ回路から構成することができ、また、このようにすれば、１回のクロックでその中身を取り出すことができるようになり、速度的に有利となる。また、回路規模が大きくなる原因となるシフトレジスタを用いないので、全体回路の縮小化ができる利点がある。
【００７０】
さらに、データ保持制御部は、タップ数に等しい個数の有限状態保持部を環状に配置したラウンドロビン環をそなえて構成することができ、このようにすれば、（オーバサンプリング数×タップ数）個からなる長大なシフトレジスタ回路を用いないので、回路的にレイアウトしやすくなるとともに、無駄なスイッチングを行なわずに済むという利点がある。
【００７１】
そして、上記のセレクタ制御部は、複数の異なる位相状態信号を１チップ時間内に生成して巡回的に出力する位相カウンタをそなえて構成され、上記の第１セレクタが、入力された拡散データを位相カウンタからの複数の異なる位相状態信号と同期させてサブ拡散データパス部に巡回的に与えるように構成されるとともに、第２セレクタが、サブ拡散データパス部の出力のうちの１つを選択して位相カウンタからの複数の異なる位相状態信号と同期させて出力するように構成されてもよく、加えて、これらの複数の異なる位相状態信号が、各々オーバサンプリング数に等しい個数の位相状態に対応するように構成されてもよく、このようにすれば、やはり、回路的にレイアウトしやすくなるとともに、長大なシフトレジスタ回路を用いないので、無駄なスイッチングを行なわずに済むという利点がある。
【００７２】
また、上記の拡散符号設定部のコードレジスタが演算用の拡散符号を保持し、コードロードレジスタが外部からの制御信号を入力されて上記の演算部が動作している間に次の拡散符号をロードし、所定のタイミングでコードレジスタの先頭の位置の内容を更新するように構成されてもよく、またさらに、コードロードレジスタが有効／無効信号が有効の場合には次の拡散符号を取込み、有効／無効信号が無効の場合には次の拡散符号を取込まないように構成されるとともに、コードレジスタと同期を取ってコードレジスタの先頭位置の内容を更新するアルゴリズムで制御されるように構成されてもよく、このようにすれば、使用拡散符号やタップ数が変化することがあっても、拡散符号の瞬間切り換えに対応できるようになる。
【００７３】
さらに、上記の拡散符号設定部で、コードレジスタが演算用に拡散符号を保持し、コードロードレジスタが外部から制御信号を入力されて演算部が動作している間に次の拡散符号をロードするとともに、マルチタップ制御部内のマスク環の各有限状態保持部出力と演算部の乗算出力との論理積が演算部の加算部分へ出力されるように構成することもでき、このようにすれば、一つのマッチドフィルタで、異なる拡散符号長への適用が可能となり、システムのオプション仕様が追加されても追随できるようになり、設計の自由度が高まるようになる。
【００７４】
そして、このマスク環が、有限状態保持部のうち、タップ数に等しい個数の有限状態保持部が連続して同一の状態を保持して、その他の有限状態保持部と状態が異なるように構成され、マスク環の先頭位置がコードレジスタに同期してシフトされてもよく、また、マルチタップ制御部が、外部から制御されうる拡散符号識別信号を入力されるように構成されてもよく、このようにすれば、このマスク環の先頭位置がコードレジスタに同期してシフトされるようになり、データ符号への追随が可能となる。
【００７５】
また、本発明のマッチドフィルタは、拡散データパス部が、拡散データを入力されるべくラッチ回路を複数配置した構成のサブ拡散データパス部を複数有し、拡散データパス入力制御部が、拡散データの入力に応じてラッチ回路へのデータ保持制御を所定の順序に従って行なっていき、また、演算部で、拡散データパス部からの出力と拡散符号設定部からの拡散符号との乗算を行なうとともに、それぞれの乗算結果を加算して出力するので、やはり、配線が単純となり、回路の過度集中を回避できるようになる。また、長大な拡散データパス部が分割されることによって、高速クロックの代わりに、低速クロックを用いることができるようになり、回路動作の頻度を減小させることができるようになる。そして、マッチドフィルタ回路全体のスイッチング率及び回路規模が効果的に下がる利点もある。
【図面の簡単な説明】
【図１】本発明を適用されるマッチドフィルタのブロック図である。
【図２】本発明の一実施形態にかかるサブ拡散データパス部の構成を示す図である。
【図３】（ａ）〜（ｅ）はそれぞれ本発明の一実施形態にかかるマスタークロックとサブ拡散データパス部の各クロックグループとの関係を表すタイムチャートである。
【図４】４個のサブ拡散データパス部に拡散データが格納される流れを説明するための図である。
【図５】（ａ）〜（ｆ）はそれぞれ本発明の一実施形態にかかるコードレジスタとコードロードレジスタとのタイムチャートである。
【図６】本発明の一実施形態にかかるコードロードレジスタの制御アルゴリズムを示す図である。
【図７】（ａ）は本発明の一実施形態にかかる現時刻のコードレジスタのデータ，拡散レプリカ符号，コードロードレジスタのデータをそれぞれ表す図であり、（ｂ）は本発明の一実施形態にかかる次時刻のコードレジスタのデータとコードロードレジスタのデータとをそれぞれ表す図である。
【図８】本発明の一実施形態にかかるマルチタップ制御部の構成を示す図である。
【図９】（ａ）〜（ｈ）はそれぞれ、本発明の一実施形態にかかるサブ拡散データパス部のタイムチャートである。
【図１０】本発明を適用されるマッチドフィルタの他のブロック図である。
【図１１】（ａ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の送信部のブロック図であり、（ｂ）はＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部のブロック図である。
【図１２】一次変調にＱＰＳＫを用いて拡散する場合の、データ符号，拡散符号及び送信符号との関係を示す図である。
【図１３】ＱＰＳＫ方式を用いたＤＳ−ＣＤＭＡ方式の無線端末の受信部の詳細構成を示す図である。
【図１４】マッチドフィルタのブロック構成を示す図である。
【図１５】マッチドフィルタの機能ブロック図である。
【図１６】（ａ）はマスター／スレーブ型フリップフロップが使用されたシフトレジスタの構成を示す図であり、（ｂ）は２段式のマスター／スレーブ型フリップフロップの構成例を示す図であり、（ｃ）は２段式のマスター／スレーブ型フリップフロップの動作を説明するための図である。
【図１７】従来のマッチドフィルタの概略ブロック図である。
【図１８】拡散データ入力制御部と拡散データパス部との回路構成を概念的に示す図である。
【図１９】拡散データ入力制御回路の構成を示す図である。
【符号の説明】
１ａ 第１セレクタ
１ｂ 第２セレクタ
２ａ，２ｂ，２ｃ，２ｄ サブ拡散データパス部
３ セレクタ制御部
４ データ保持制御部
４ａ ラウンドロビン環
５ 演算部
５ａ 乗算器部
５ｂ マルチタップ制御部
５ｃ 加算器部
６ 拡散符号設定部
６ａ コードレジスタ
６ｂ コードロードレジスタ
７ 位相カウンタ
８ 拡散データパス部
９ 拡散データパス入力制御部
１０ ＣＤＭＡコントローラ
１１，１５ マッチドフィルタ
１３ フリップフロップ
１４ ラッチ回路
Claims (6)
- 拡散データを選択的に出力しうる第１セレクタ、該第１セレクタからの拡散データを一時的に保持する複数のラッチ回路を有する複数のサブ拡散データパス部及びこれらのサブ拡散データパス部からの出力を選択的に出力しうる第２セレクタをそなえた拡散データパス部と、
拡散データの入力に応じて上記の第１セレクタ及び第２セレクタの選択制御を行なうセレクタ制御部並びに上記のサブ拡散データパス部でのデータ保持制御を行なうデータ保持制御部を有する拡散データパス入力制御部と、
拡散符号を設定しうる拡散符号設定部と、
上記の拡散データパス部からの出力と該拡散符号設定部からの拡散符号との乗算を行なうとともにそれぞれの乗算結果を加算して出力する演算部とをそなえ、
該拡散符号設定部が、複数種類の拡散符号長に対応すべく、複数種類の拡散符号を設定しうるように構成され、
該拡散符号設定部が、
演算用に拡散符号を保持するコードレジスタと、
外部から制御信号を入力されて該演算部が動作している間に次の拡散符号をロードするコードロードレジスタとをそなえるとともに、
複数種類の拡散符号に対応すべく該演算部の乗算出力側にマルチタップ制御部が設けられ、
該マルチタップ制御部が、適用されるタップ数に等しい個数以上からなる有限状態保持部を有するマスク環をそなえ、
該マスク環の各有限状態保持部出力と該演算部の乗算出力との論理積が該演算部の加算部分へ出力されるように構成され、
かつ、該マスク環が、有限状態保持部のうち、タップ数に等しい個数の有限状態保持部が連続して同一の状態を保持して、その他の有限状態保持部と状態が異なるように構成され、
該マスク環の先頭位置が該コードレジスタに同期してシフトされることを特徴とする、マッチドフィルタ。 - 上記の拡散データパス部が、オーバサンプリング数に等しい個数のサブ拡散データパス部をそなえ、
該サブ拡散データパス部が、タップ数に等しい個数のラッチ回路から構成されたことを特徴とする、請求項１記載のマッチドフィルタ。 - 該データ保持制御部が、
タップ数に等しい個数の有限状態保持部を環状に配置したラウンドロビン環をそなえ、
該タップ数に等しい個数の有限状態保持部のうちの１つの有限状態保持部のみが他の有限状態保持部と状態が異なるように、該タップ数に等しい個数の有限状態保持部の状態がチップ速度で順次変更されていくことにより、上記のサブ拡散データパス部を構成するラッチ回路へのデータ保持が所定の順序に従って、更新されていくように構成されたことを特徴とする、請求項１記載のマッチドフィルタ。 - 該セレクタ制御部が、
複数の異なる位相状態信号を１チップ時間内に生成して巡回的に出力する位相カウンタをそなえて構成され、
該第１セレクタが、入力された拡散データを該位相カウンタからの該複数の異なる位相状態信号と同期させて該サブ拡散データパス部に巡回的に与えるように構成されるとともに、該第２セレクタが、該サブ拡散データパス部の出力のうちの１つを選択して該位相カウンタからの該複数の異なる位相状態信号と同期させて出力するように構成されていることを特徴とする、請求項１記載のマッチドフィルタ。 - 該複数の異なる位相状態信号が、各々オーバサンプリング数に等しい個数の位相状態に対応するように構成されていることを特徴とする、請求項４記載のマッチドフィルタ。
- 該マルチタップ制御部が、外部から制御されうる拡散符号識別信号を入力されるように構成されたことを特徴とする、請求項１記載のマッチドフィルタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083899A JP3771390B2 (ja) | 1999-03-16 | 1999-03-16 | マッチドフィルタ |
| US09/460,899 US6584142B1 (en) | 1999-03-16 | 1999-12-14 | Matched filter |
| CN00100957A CN1124685C (zh) | 1999-03-16 | 2000-01-12 | 匹配滤波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07083899A JP3771390B2 (ja) | 1999-03-16 | 1999-03-16 | マッチドフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000269858A JP2000269858A (ja) | 2000-09-29 |
| JP3771390B2 true JP3771390B2 (ja) | 2006-04-26 |
Family
ID=13443117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07083899A Expired - Fee Related JP3771390B2 (ja) | 1999-03-16 | 1999-03-16 | マッチドフィルタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6584142B1 (ja) |
| JP (1) | JP3771390B2 (ja) |
| CN (1) | CN1124685C (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4326218B2 (ja) * | 2000-07-11 | 2009-09-02 | 富士通株式会社 | 符号分割多重信号受信装置及び受信方法 |
| US7876738B2 (en) * | 2004-03-02 | 2011-01-25 | Nokia Corporation | Preventing an incorrect synchronization between a received code-modulated signal and a replica code |
| US7903768B2 (en) * | 2005-01-31 | 2011-03-08 | St-Ericsson Sa | Method and apparatus for implementing matched filters in a wireless communication system |
| US7796694B1 (en) | 2005-11-04 | 2010-09-14 | Cypress Semiconductor Corporation | Circuit and method or encoding DSSS signals |
| US7756194B1 (en) * | 2005-11-04 | 2010-07-13 | Cypress Semiconductor Corporation | Circuit and method for decoding code phase modulated signals |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL111469A0 (en) * | 1993-11-01 | 1994-12-29 | Omnipoint Corp | Despreading/demodulating direct sequence spread spectrum signals |
| JP3390762B2 (ja) | 1995-07-28 | 2003-03-31 | シャープ株式会社 | マッチドフィルタ回路 |
| JP3884115B2 (ja) * | 1996-12-10 | 2007-02-21 | 三菱電機株式会社 | デジタルマッチドフィルタ |
| US6181733B1 (en) * | 1997-07-30 | 2001-01-30 | Matsushita Electric Industrial Co., Ltd. | Digital matched filter |
| US6330292B1 (en) * | 1997-11-11 | 2001-12-11 | Telefonaktiebolaget Lm Ericsson | Reduced power matched filter |
| KR100324259B1 (ko) * | 1998-02-12 | 2002-02-21 | 다카토리 수나오 | 매치드필터뱅크 |
| JP3678023B2 (ja) * | 1998-10-23 | 2005-08-03 | 株式会社日立製作所 | 符号分割多元接続方式移動通信システムにおける通信装置 |
| JP3600529B2 (ja) * | 1999-03-01 | 2004-12-15 | 富士通株式会社 | Ｃｄｍａ用受信機 |
-
1999
- 1999-03-16 JP JP07083899A patent/JP3771390B2/ja not_active Expired - Fee Related
- 1999-12-14 US US09/460,899 patent/US6584142B1/en not_active Expired - Fee Related
-
2000
- 2000-01-12 CN CN00100957A patent/CN1124685C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1267135A (zh) | 2000-09-20 |
| US6584142B1 (en) | 2003-06-24 |
| CN1124685C (zh) | 2003-10-15 |
| JP2000269858A (ja) | 2000-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| US6563859B1 (en) | Receiver and receiving method in multi-carrier spread-spectrum communications | |
| EP1175019B1 (en) | RAKE receiver for a CDMA system, in particular incorporated in a cellular mobile phone | |
| US20030202569A1 (en) | Flexible correlation and queueing in CDMA communication systems | |
| CN1064492C (zh) | 通信系统中执行频率变换的装置 | |
| EP0871298A2 (en) | Complex despreading receiver | |
| JP3771390B2 (ja) | マッチドフィルタ | |
| US20120281771A1 (en) | Modulator, filter, method of controlling gain of filter, and code modulating method | |
| US6928103B2 (en) | Rach receiving apparatus | |
| US7031377B2 (en) | Receiver and low power digital filter therefor | |
| JP3869674B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| EP1207660A2 (en) | Time-sharing of a digital filter | |
| JP2003008475A (ja) | Ｒａｃｈ受信装置 | |
| KR100327143B1 (ko) | 필요한 고속 가산기의 수가 감소된 ｃｄｍａ 수신기 | |
| JP2000244378A (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| US7061975B2 (en) | Noncyclic digital filter and radio reception apparatus comprising the filter | |
| JPH11251965A (ja) | マッチドフィルタ及びｃｄｍａ通信方式の無線受信装置 | |
| US7903722B2 (en) | Hardware-efficient searcher architecture for code division multiple access (CDMA) cellular receivers | |
| JP2000049661A (ja) | マッチドフィルタ回路 | |
| JP3869760B2 (ja) | マッチトフィルタ | |
| JP3770753B2 (ja) | 受信信号の復調方法及び無線通信装置 | |
| JP2006279695A (ja) | 逆拡散装置 | |
| JP2001217746A (ja) | 相関方法及びマッチドフィルタ | |
| JP2002246956A (ja) | 同期捕捉回路 | |
| JP2002026766A (ja) | スペクトラム拡散通信用スライディングコリレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |