JP4642264B2 - スペクトル拡散通信用相関回路 - Google Patents
スペクトル拡散通信用相関回路 Download PDFInfo
- Publication number
- JP4642264B2 JP4642264B2 JP2001104288A JP2001104288A JP4642264B2 JP 4642264 B2 JP4642264 B2 JP 4642264B2 JP 2001104288 A JP2001104288 A JP 2001104288A JP 2001104288 A JP2001104288 A JP 2001104288A JP 4642264 B2 JP4642264 B2 JP 4642264B2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- register
- unit
- output
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7073—Synchronisation aspects
- H04B1/7075—Synchronisation aspects with code phase acquisition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Radio Relay Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信や無線ＬＡＮ等におけるスペクトラム拡散通信システムの基地局側受信機で用いられるスペクトル拡散通信用相関器に係り、特に同一位相に多数のユーザが重なった場合にも、構成を増大することなく復調処理でき、且つ拡散率が異なるユーザに対しても、効率よく復調できるスペクトル拡散通信用相関器に関する。
【０００２】
【従来の技術】
一般に移動体通信又は無線ＬＡＮ等に用いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通信システムでは、送信側で送信データに対して狭帯域変調（１次変調）を行い、更に拡散変調（２次変調）を行う、２段階の変調を行ってデータを送信し、受信側では、受信データに対して逆拡散を行って１次変調に戻してから、通常の検波回路でベースバンド信号の再生を行うようになっている。
【０００３】
そして、従来、スペクトラム拡散された受信信号の相関を得るためのスペクトラム拡散通信用相関器は、逆拡散回路、符号分割多重変調波の復調回路で構成され、具体的に、スペクトラム拡散通信用相関器は、同期捕捉を行い、以降検出された同期位相で相関を取るために、論理回路で構成されたスライディングコリレータ（ＳＣ）が用いられている。
【０００４】
スライディングコリレータは、１ビットの相関器を用いて局発符号系列（拡散符号）を１ビットずつシフトさせ、毎回受信の符号系列との相関を求めるものであり、符号系列長だけのビット数について相関を求めれば、相関がピークとなる同期位相が求められ、同期捕捉が行われるものである。
【０００５】
ここで、従来の逆拡散回路の１つであるスライディングコリレータについて図１０を用いて説明する。図１０は、従来のスライディングコリレータの一部分の構成ブロック図である。
従来のスライディングコリレータにおける相関出力を取得する部分は、Ａ／Ｄ変換器３１と、乗算器３２と、ＰＮコードレジスタ３３と、加算器３４と、遅延回路３５とから構成されている。
【０００６】
上記従来のスライディングコリレータの各部を説明する。
Ａ／Ｄ変換器３１は、符号分割多重（Code Division Multiple Access：ＣＤＭＡ）変調されて送信され、アンテナ（図示せず）で受信されたアナログ信号を、デジタル信号に変換する高精度のアナログ／デジタル変換器である。
ＰＮコードレジスタ３３は、送信側でＤＭＡ変調に用いられたのと同じ拡散符号であるＰＮ（Pseudo Random Noise ）符号コードについて、拡散符号発生器（図示せず）から発生されたコードを保持し、１ビットずつ出力するレジスタであり、場合によっては拡散符号発生器そのものであっても良い。
【０００７】
乗算器３２は、Ａ／Ｄ変換器３１から出力されるデジタルの受信データに、ＰＮコードレジスタ３３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延要素３５は、乗算器３２から出力される乗算結果を、１シンボル期間累積加算してその積分値を相関出力として出力するものである。
【０００８】
従来のスライディングコリレータの動作は、アンテナで受信された受信データのアナログ信号が、Ａ／Ｄ変換器３１でデジタル信号に変換され、ＰＮコードレジスタ３３から出力されるＰＮコードと乗算器３２で乗算され、加算器３４と遅延要素３５で累積加算されて、１シンボル分の加算結果が相関出力として出力されるようになっている。
そして、乗算器３２における乗算のタイミングを１チップずらして位相を変化させながら乗算、累積加算が繰り返され、相関出力がピークとなる同期位相が検出されるようになっている。
【０００９】
よってスライディングコリレータでは、同期捕捉のためには、例えば、シンボル長をｍ、チップ数（拡散率又は拡散符号長）をｎとすると、１つのタイミングにおける相関値を出力するまでにｎ回の乗算及び加算を行い、１シンボル分の相関出力を得るためには、これをタイミングをずらしながらｍ回繰り返すことになり、ｎ×ｍ回の乗算及び加算を行った後に、相関値がピークとなったタイミングが同期位相として検出されることになる。
このとき、例えば、図１０に示すように、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３１で４倍オーバーサンプリングした場合には、１チップに対して４回の乗算及び加算を行う必要があり、乗算器３２及び加算器３４では、１６Ｍｂｐｓ(bit/sec)で動作すればよいことになる。
【００１０】
この逆拡散回路としてスライディングコリレータを用いる構成は、比較的簡易でゲート数も少なく、そのため消費電力も少ないというものであるが、特に同期捕捉の場面で用いると、同期捕捉を行うまでの時間は一般的には、１シンボル分の時間×１シンボル内のチップ数分だけかかるため、相関出力を得るまでに時間がかかるという問題がある。
【００１１】
相関出力を得るまでに時間がかかるという問題点を解決する方法として、スライディングコリレータの替わりに、マッチドフィルタ（整合フィル、若しくは Matched Filter ：ＭＦ）をスペクトラム拡散通信用相関器に用いることが考えられている。
マッチドフィルタは、あるタイミングにおける受信信号と拡散符号との積和演算を一斉に取ることにより、１シンボル時間内に同期捕捉を行うことができるものである。
【００１２】
ここで、従来の逆拡散回路の別の例であるマッチドフィルタの基本構成について、図１１を用いて説明する。図１１は、従来のマッチドフィルタ及びその周辺の構成例を示すブロック図である。
従来のマッチドフィルタは、基本的な構成としては、入力信号レジスタ１０１′と、拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されている。
【００１３】
上記従来のマッチドフィルタの各部を説明する。
入力信号レジスタ１０１′は、複数のサンプルホールド回路（図ではＳ／Ｈ）で構成され、ＣＤＭＡ変調されているアナログの入力信号がＡ／Ｄ変換器３で変換されたデジタル信号を順次取り込んで保持し出力する回路である。
尚、サンプルホールド回路の数は、拡散率（拡散符号長）×オーバーサンプリング数であり、例えば、拡散率が２５６，オーバサンプリング数が４の場合には、１０２４のサンプルホールド回路で構成されることになる。オーバーサンプリング数は、４倍に限らず、２倍でも８倍でも良い。細かな位相検出とその精度が必要な場合はオーバーサンプリング数を増加し、必要ない場合は減少させればい。入力信号のビット数は４〜１０が選択されると考えられ、従って４から１０ビットのＦ／Ｆ（フリップ／フロップ回路）を１０２４個並べる構成が最も一般的である。勿論単なるメモリでもこの機能を満たすことは言うまでもない。この１０２４個のＦ／Ｆ列に、順次上記サンプル速度（４倍オーバーサンプルの場合には約１６ＭＨｚのクロック）で入力信号を転送する。従って、１０２４個の入力信号データが入力レジスタに常時蓄積されるが、これは拡散率の最大２５６に対しちょうど１シンボル分に相当する。
また、図１１では、回路の記載規模の関係からＡ／Ｄ変換器３におけるオーバーサンプリングが２倍の例を示しており、サンプルホールド回路の２つに１つの割合でタップ出力を行うようになっている。例えば、４倍オーバーサンプリングであるなら、サンプルホールド回路の４つに１つの割合で出力を行うようにする。
また、オーバーサンプリングしていても全てのＳ／Ｈ回路からタップ出力して乗算器で乗算する例も存在する。
【００１４】
拡散符号レジスタ１０２は、複数のサンプルホールド回路（図ではＳ／Ｈ）で構成され、拡散符号発生部１１から出力される拡散符号であるＰＮ符号（コード）を順次取り込んで保持し出力するレジスタである。尚、サンプルホールド回路の数は、拡散率に対応する数であり、例えば、拡散率が２５６の場合には、２５６のサンプルホールド回路で構成されることになる。なお、拡散符号は１ビットであるので、１ビットのＦ／Ｆ（フリップ／フロップ回路）を２５６個配置すれば良い。（この場合もメモリで代用可能である。）
また、図１１では拡散符号発生器１１から出力される拡散符号を保持する拡散符号レジスタ１０２-1と、乗算部１０３に拡散符号を出力する拡散符号レジスタ１０２-0とを別々に設けているが、拡散符号発生器１１が１つであれば拡散符号レジスタ１０２-1から直接乗算部１０３に拡散符号を出力しても構わない。
【００１５】
乗算部１０３は、複数の乗算器で構成され、入力信号レジスタ１０１′の各サンプルホールド回路（Ｓ／Ｈ）で保持されたデジタル信号（複数ビット）に対して拡散符号レジスタ１０２からのＰＮ符号（１ビット）を乗算するものである。乗算器は、入力信号レジスタ１０１′のＳ／Ｈ回路のオーバーサンプリング数毎に設けられるので、従って、拡散率２５６の場合には２５６個の乗算器となる。乗算器は、制御部１０からの指示に従いクロック毎に入力信号レジスタと拡散符号レジスタのデータを乗算するが、制御部１０からの指示が無ければ乗算は行わない。
加算部１０４は、複数の加算器で構成され、乗算部１０３の各乗算器からの出力を一斉に加算するものである。
尚、図１１において、入力信号レジスタ１０１′における入力信号の取り込みタイミングや拡散符号レジスタ１０２における拡散符号発生器１１からの拡散符号取り込みタイミング、積和演算部１０５内の各乗算器、各加算器における演算タイミングなどは、全て制御部１０″からの制御で行われている。
【００１６】
従来の第１のマッチドフィルタの動作は、Ａ／Ｄ変換器３でデジタル変換された入力信号が複数のＳ／Ｈ回路で構成される入力信号レジスタ１０１′に順次保持され、そのＳ／Ｈ回路からの出力と複数のＳ／Ｈ回路で構成される拡散符号レジスタ１０２から出力される拡散符号とが乗算部１０３を構成する各乗算器で乗算され、更に各乗算器での乗算結果を加算部１０４を構成する各加算器で一斉に加算して、加算結果が出力される。その加算結果から相関出力を得るようになっている。
【００１７】
そして、従来の第１のマッチドフィルタにおける動作速度は、図１１に示すように、例えば、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ(bit/sec)で出力されることになるので、拡散符号発生器１１及び拡散符号レジスタ１０２、各乗算器及び各加算器では、１６Ｍｂｐｓ(bit/sec)で動作すればよいことになり、１６ＭＨｚの相関出力が得られることになる。
【００１８】
しかしながら、一般的なマッチドフィルタでは、あるタイミングにおける受信信号と拡散符号との積和演算を一斉に行うため、図１０と図１１とを比較すれば明らかなように、マッチドフィルタ構成の方がハード規模は大きく、例えば上記図１０で説明したスライディングコリレータに対して、図１１のマッチドフィルタは、１シンボル内のチップ数倍（拡散率倍）のゲート数が必要となり、ゲート規模が増大し、消費電力の増大をもたらすことになる。
【００１９】
上記説明した従来のスライディングコリレータ又はマッチドフィルタを受信回路の逆拡散回路部分に用いることを考えると、特に、基地局では、複数のユーザ、すなわち複数の拡散符号に対処する必要があり、上記従来のスライディングコリレータ又はマッチドフィルタを基地局で対応する拡散符号数又はユーザ数だけ配置しなければならず、構成がかなり増大する。
【００２０】
そこで、従来の第１のマッチドフィルタを用いた逆拡散回路において、複数のユーザ、すなわち複数の拡散符号に対処しながら構成を縮小した構成例について、図１２を用いて説明する。図１２は、従来の複数の拡散符号に対処するためマッチドフィルタ（従来の第２のマッチドフィルタ）及びその周辺の構成例を示すブロック図である。尚、図１２では、４種類の拡散符号に対応するための構成例を示している。
従来の第２のマッチドフィルタは、図１１に示したマッチドフィルタ（従来の第１のマッチドフィルタ）と同様に、入力信号レジスタ１０１′と、拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されており、但し、複数のユーザ、すなわち拡散符号に対処するための構成として、複数の拡散符号発生器１１と対になるように拡散符号レジスタ１０２を複数備え（図では、拡散符号レジスタ１０２-1、…、１０２-4の４つ）、各拡散符号レジスタ１０２-1、…、１０２-4から出力される拡散符号を入れ替えて拡散符号レジスタ１０２-0に保持するようにして、拡散符号レジスタ１０２-0からの拡散符号と入力信号とを乗算部１０３で乗算するようになっている。
尚、図１２において、入力信号レジスタ１０１′における入力信号の取り込みタイミングや拡散符号レジスタ１０２-1、…，１２-4における拡散符号発生器１１-1，…、１１-4からの拡散符号取り込みタイミング、及び積和演算部１０５内の各乗算器、各加算器における演算タイミングなどは、全て制御部１０″からの制御で行われている。
【００２１】
また、従来の第２のマッチドフィルタの動作としては、入力信号レジスタ１０１′に保持された入力信号に対して、まず、拡散符号発生器１１-1から出力され拡散符号レジスタ１０２-1に保持された拡散符号が拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成され、続いて拡散符号発生器１１-2から出力され拡散符号レジスタ１０２-2に保持された拡散符号が拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成され、以降同様にてから、拡散符号発生器１１-3から出力され拡散符号レジスタ１０２-3に保持された拡散符号、拡散符号発生器１１-4から出力され拡散符号レジスタ１０２-4に保持された拡散符号が順に拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成されてから、入力信号レジスタ１０１′に次の信号がシフト入力されるようになっている。
【００２２】
よって、従来の第２のマッチドフィルタでは、複数のユーザ、すなわち拡散符号に対処するために、乗算部１０３及び加算部１０４が入力信号レジスタ１０１′の動作速度に対して１／ユーザー数（拡散符号数）の高速度で動作する必要がある。
例えば、図１２に示すように、拡散符号が４種類の場合、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ(bit/sec)で入力信号レジスタ１０１′に出力されることになるので、各拡散符号発生器１１及び各拡散符号レジスタ１０２-1〜１０２-4は、４ＭＨｚで動作し、入力信号レジスタ１０１′における１回のシフトの間に４つの拡散符号との積和演算を行うので、各乗算器及び各加算器では、１６＊４＝６４ＭＨｚで動作する必要があり、６４ＭＨｚで相関出力が得られることになる。
【００２３】
つまり、第２のマッチドフィルタでは、受信信号をサンプリングした速度よりも高速に積和演算を行い、複数の拡散符号発生器からの拡散符号を切り替えながら積和演算することにより、積和演算部を複数設けることなく、複数のユーザ（拡散符号）の復調出力を得ることができるものであった。
【００２４】
一般的にＷ−ＣＤＭＡの基地局では、セクタを有しており、周囲３６０度を６セクタに分割していわゆるハニカム構造で送受信するようになっている。また、アダプティブアンテナを使用しない場合には、各セクタ毎に２つのアンテナが存在し、従って基地局として受信し復調しなけれはならない信号の本数は、６セクタ、２アンテナ、複素信号Ｉ／Ｑ、更にキャリア周波数が複数有るので（通常は４波）その倍数となり、合計６＊２＊２＊４＝９６にもなる。これらの入力信号からユーザーの同期を保持する為に、あるいは遅延波の検出の為に、更に復調の為に、それぞれマッチドフィルタ（ＭＦ）なりスライディングコリレータ（ＳＣ）を設けることはハード規模の増大を更に増すことになってしまう。
【００２５】
また、基地局として対応するユーザー数はその規模により異なるが、最も一般的な基地局は、１セクタ当たり３２ユーザーまでであるので、１基地局の合計は３２ユーザー×６セクター＝１９２ユーザー（正確には１９２チャネル）となる。
ここで、正確には１搬送波当たり３２チャネルであり、搬送波は全部で４波あるが、搬送波毎にユーザーを処理すれば良いとしてあり、搬送波４波に亘って処理する必要は今の所無いと考える。移動局が通信中搬送波を時間的に取り替えることは考えない。そうすると、１９２ユーザーを一括して処理する為の信号の本数は、前述したように６セクタ＊２アンテナ＊Ｉ／Ｑ２信号の合計２４本である。
【００２６】
このように、受信信号から多数のユーザーを一括処理しなければならない基地局の受信回路において、上記第２のマッチドフィルタで用いた積和演算部の動作を入力信号のサンプリングクロック速度に比べて高速化する技術を応用し、スライディングコリレータ又はマッチドフィルタ部分の構成を増大することなく高速化することで対応する技術が提案されている。
【００２７】
高速スライディングコリレータ又は高速マッチドフィルタを用いることにより、多数ユーザ又は多数信号に対応できるようにする技術については、平成１２年７月１４日公開の特開２０００−１９６４９９「スペクトラム拡散通信用相関回路」（出願人：国際電気株式会社、発明者：今泉市郎他）がある。
この従来技術は、基本的なスライディングコリレータ又はマッチドフィルタ部分の構成は従来の構成であり、それに入力信号をある程度蓄積をするための小規模のメモリを設け、Ａ／Ｄ変換された入力信号を制御部の制御によって低速（例えば１６ＭＨｚ）でメモリ（Ｓ／Ｈ回路）に書き込み、当該Ｓ／Ｈ回路から高速（例えば１．６ＧＨｚ）のクロックで読み出して、高速のコリレータ又はマッチドフィルタで拡散符号との積和演算を行うスペクトラム拡散通信用相関回路であり、これにより、構成素子数を小規模にして相関を得ることができるものである。
【００２８】
ここで、特開２０００−１９６４９９に提案された技術の概略について説明する。
まず、特開２０００−１９６４９９に提案されたスペクトラム拡散通信用相関回路を用いた復調部の具体的かつ基本的な回路構成について、図１３を用いて簡単に説明する。図１３は、従来のスペクトラム拡散通信用相関回路を用いた復調部の具体的構成ブロック図である。
従来の復調部は、図１３に示すように、アンテナ１-1，１-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッチドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ及び音声処理部９と、制御部１０と、拡散符号発生器１１とから基本的に構成されている。尚、図１３では、高速ＭＦ５-1，５-2を記載しているが、代わりに高速ＳＣ（スライディングコリレータ）を用いてもよいことになっている。
【００２９】
次に、図１３に示した復調部の各部について具体的に説明する。
アンテナ１は、通常２本（アンテナ１-1，１-2）用意され、ダイバーシティ受信を行う。ダイバーシティ受信とは、２本のアンテナで同一送信信号を受信し、復調した結果を合成し受信感度の向上を図るものである。
【００３０】
ＲＦ（Radio Frequency ：無線周波数）部２は、各アンテナに対して設けられ、ベースバンド（ＢＢ）信号を作成（復調）するものであり、直交検波を行いＩ成分（同相成分）とＱ成分（直交成分）に分離する。
【００３１】
Ａ／Ｄ変換器３は、ＲＦ部２からのＢＢアナログ信号をデジタル信号に変換する。変換ビット数は４〜６ビット必要である。変換周波数は、４倍オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）の場合には１６ＭＨｚとなる。Ｉ／Ｑ信号、アンテナ毎に対し、それぞれ１個のＡ／Ｄ変換器が必要になるが、高速処理が可能であれば、時分割処理を行わせることで１個のＡ／Ｄ変換器で足りることになる。
【００３２】
メモリ部４は、制御部１０からの指示により、Ａ／Ｄ変換器３で変換されたデジタル信号を少なくとも１シンボル分以上であってシンボル単位で取り込んで保持し、それを順次シンボル単位で一斉に高速で読み出すものである。書き込み速度は、チップ速度の１〜４倍程度、読み出し速度は、その１０倍以上は必要である。この処理で、いわゆる時間変換とバッファリングを行う。具体的には、少なくとも４８シンボル〜１００シンボル分のメモリ容量が必要である。
【００３３】
第１の高速ＭＦ５-1は、メモリ部４に保持されているスペクトラム拡散された信号と拡散符号発生器１１からの拡散符号を取り込み、その積和演算を１シンボル単位に行う。チップレートに比べ高速動作が行われる。高速動作をすることにより複数のメモリからの情報を極めて高速に処理できるようになるので、干渉キャンセラへの応用が可能になる。
また、第２の高速ＭＦ５-2も第１の高速コリレータ５-1と同様の動作を行うが、第２の高速コリレータ５-2の演算結果はプロファイラ６にも出力されるようになっている。
ここで、第１の高速ＭＦ５-1及び第２の高速ＭＦ５-2として、図１２で説明した第２のマッチドフィルタを用いることになる。
【００３４】
拡散符号発生器１１は、制御部１０からの指示により、指定された拡散符号を指定された位相で送出する。尚、拡散符号発生器の替わりに拡散符号を格納するレジスタであってもよい。
【００３５】
プロファイラ６は、第２の高速ＭＦ５-2からの出力を取り込み演算を行い、パスを特定する。これにより初期同期の段階では、チップ同期、シンボル同期、無線スロット同期、フレーム同期を取ることができ、基地局の特定が可能になる。
また、接続先基地局が決まった通信状態においては、パスの検出を行う。これらの情報は制御部１０に送られ、制御部１０から第１の高速ＭＦ５-1、メモリ部４-1、拡散符号発生器１１に指示が出力される。
【００３６】
ＲＡＫＥ合成部８は、フィンガメモリ７に取り込まれた第１の高速ＭＦ５-1からの相関出力を、パイロットシンボルを用いた位相補正を実施し、その後、複数パスの合成（ＲＡＫＥ合成）を行うものである。
また、ＲＡＫＥ合成部８には、この他、受信信号と周波数を合わせる為のＡＦＣ、受信信号と雑音（他信号からの干渉を含む）の割合か現在どうなっているかを測定するＳＩＲ測定部などか含まれる。
【００３７】
データ及び音声処理部９は、誤り訂正を行うため送信側で実施した各種信号処理の逆変換（復調）を行う。これにはデインタリーブ、ビタビ復号、ＣＲＣデコーダ、リードソロモン復号（又はターボ復号）、音声ＣＯＤＥＣなとが存在する。
【００３８】
図１３に示した復調部において、スペクトラム拡散された受信信号を、Ａ／Ｄ変換器３において、例えば１６ＭＨｚのクロックでＡ／Ｄ変換して、メモリ部４に１シンボル分書き込み、１００〜１０００倍の１．６ＧＨｚ〜１６ＧＨｚのクロックでシンボル単位にデータを複数回読み出すと共に、次の１シンボル分のデータをメモリ部４に書き込みつつ、読み出した１シンボル分のデータを高速ＭＦ５で高速演算処理を行うようにしているので、逆拡散処理すべきユーザ数又は信号数が多くてもそれに対応するだけの構成素子を配置することなく、構成素子数を小規模にして低消費電力とし、相関出力を短時間で得ることができるものである。
【００３９】
現在ＩＭＴ２０００にＡＲＩＢより提案されている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製造プロセス（ＣＭＯＳ０．１８μｍ）でのクロック周波数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚが予想されている。すなわち、入力信号の周波数に比べはるかに高い処理が可能となるはずである。
【００４０】
例えば、図１１で説明した入力信号のサンプリング速度と積和演算部１０５の処理速度が等しい第１のマッチドフィルタを用いると、４Ｍｃｐｓの入力信号がＡ／Ｄ変換器３で１６Ｍｂｐｓのサンプリングクロックで４倍オーバーサンプリングされ、拡散率２５６の場合には、１０２４個のＳ／Ｈ回路で構成される入力信号レジスタ１０１′に順次シフト入力され、１シンボル分のデータが蓄積されて、乗算部１０３の各乗算器で拡散符号レジスタ１０２からの拡散符号と乗算され、乗算結果はその後に続く加算器段で加算されて、相関出力すなわち復調信号を取り出す事が出来る。この演算は１クロック毎に行うことが出来るので、１シンボル時間に１０２４個の相関出力を得る事が可能である。
復調すべきユーザーなどのデータのシンボル位相が分かっている場合の復調処理においては、当該拡散符号と入力レジスタの１シンボル分の入力信号との乗算を１クロック時間（パイプライン処理が可能なので）で行い、その後のクロックで加算演算を行うと、結果的に数クロック後にはそのシンボルの相関出力すなわち復調を行うことが出来るので、１シンボル時間で最大１０２４個の復調を行うことが出来る。
【００４１】
そして、更に図１２に示した第２のマッチドフィルタで説明したように、乗算器及び加算器にて構成される積和演算部のクロックの速度を速めれば、複数のユーザーの復調、複数のパスの復調を行うことが出来る。具体的に図１２の第２のマッチドフィルタでは、積和演算部のクロック速度を４倍の６４ＭＨｚにし、拡散符号レジスタを４本用意し、乗算する拡散符号を入れ替えて上記積和演算を行えば、単位時間に４ユーザーの復調を行うことが出来るものであった。これは、データの拡散率を２５６とすれは、１実シンボル時間（チップレートが３．８４Ｍｃｐｓの場合２６．０４１１ｓ）内に２５６＊４＊４＝４０９６シンボル分の復調を実行することが可能になる。
【００４２】
この事は基地局が復調機能として１ユーザーあたり８パスを処理するとしても５１２ユーザーを１つのＭＦにて対処できることを意味している。勿論ＭＦとしては複素ＭＦ構成になっていなけれはならない。またアンテナダイバーシティを取る為には、ユーザー数として上記半分にしなければならないことは言うまでもない。いずれにせよ標準的な１基地局のユーザー数である１９２ユーザーを余裕を持って処理可能である。
【００４３】
チップ速度が４Ｍｃｐｓであるとし、４倍オーバーサンプリングでによって１６ＭＨｚで入力される入力信号を、マッチドフィルタにおけるクロック速度として例えば１６０ＭＨｚが使用可能となれば、１０倍の処理が可能となり、１２８０ユーザーを１つのＭＦで対処できることになる。
【００４４】
また、図１２に示した高速マッチドフィルタ１００をサーチャ用として用いる場合、図１２の構成を２個用意する事により、８ユーザー分の位相検出を常時行うことが出来る。１基地局として対処するユーザー数が前にも述べたように１９２ユーザーであるとすると、図１２の構成を２個用意したサーチャは、その約１／２５の能力を有していることになる。位相検出は、そのユーザーと通信を開始する時に必要であり、位相検出が完了して通信状態となれば必ずしも常時監視する必要はないので、１／２５の能力で十分と考えられる。
【００４５】
以上説明したように、図１２に示した第２のマッチドフィルタを複数用いることにより、複数の高速積和演算器ブロック（ＭＦ機能）と、複数の入力データレジスタ、及び複数の拡散符号レジスタにより１基地局の復調機能を達成でき、ハード規模を低減することができる。
【００４６】
【発明が解決しようとする課題】
しかしながら、上記従来のスライディングコリレータを用いたスペクトル拡散通信用相関回路では、相関出力が得られるまでに時間が掛かってしまうという問題があり、また、従来のマッチドフィルタを用いたスペクトル拡散通信用相関回路では、構成素子数が多大となり消費電力の増大をもたらすという問題点があった。
更に基地局では処理すべき信号の本数が多く、それぞれにハードを用意したのでは規模が増大し、結果的にコストの上昇をもたらす弊害があった。
【００４７】
また、特開２０００−１９６４９９に提案された従来のスペクトラム拡散通信用相関回路を用いた復調部では、複数ユーザの復調位相が重なった場合、例えば入力信号のサンプリングクロックに対して積和演算のクロックが４倍の高速クロックであれば、４ユーザの重なりまでは処理できるが、それ以上に重なった場合には処理できないという問題点があった。
【００４８】
本発明は上記事情に鑑みて為されたもので、複数ユーザの復調位相の重なりの度合いに応じて入力レジスタへの書き込み速度を可変にすることによって、構成を増大することなく復調位相の重なった多くのユーザの復調を可能にするスペクトル拡散通信用相関回路を提供する事を目的としている。
【００４９】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、受信信号をアナログ信号からデジタル信号に変換してサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換器からの出力を記憶するメモリ部と、シフトの転送速度が可変であり、メモリ部からの入力信号を特定の速度でシフトさせつつ出力する入力信号レジスタと、必要なユーザ数分用意され、生成された拡散符号をシフトさせつつ出力する拡散符号レジスタと、サンプリングする速度の特定数倍の速度で、入力信号レジスタから出力された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する積和演算部と、メモリ部からの入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号レジスタにおける１サンプルのシフトの転送速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、転送速度を特定の速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行う制御部とを有するものであり、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５０】
本発明は、上記スペクトラム拡散通信用相関回路において、複数のＡ／Ｄ変換器、メモリ部、入力信号レジスタと、複数の入力信号レジスタからの出力を選択するセレクタ部とを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、セレクタ部で選択された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算するものであり、複数の入力信号についても、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５１】
本発明は、上記スペクトラム拡散通信用相関回路において、制御部が、各入力信号レジスタにおけるシフトタイミングをずらすよう制御し、セレクタ部の代わりに入力信号レジスタから異なったタイミングで出力される入力信号を保持するレジスタを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、レジスタに保持された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算するものであり、セレクタ部の代わりにレジスタの構成にても実現可能である。
【００５２】
本発明は、スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、複数の受信信号をアナログ信号からデジタル信号に変換してサンプリングする複数のＡ／Ｄ変換器と、出力するタイミングの速度が可変であり、複数のＡ／Ｄ変換器からの出力を記憶すると共に選択された入力信号を特定のタイミングの速度で出力する入力信号用メモリと、複数種類の拡散符号を記憶すると共に選択された拡散符号を出力する拡散符号用メモリと、サンプリングする速度の整数倍の速度で、入力信号用メモリで選択出力された入力信号と拡散符号用メモリで選択出力された拡散符号とを乗算して加算する積和演算部と、入力信号用メモリに記憶された入力信号と対応する拡散符号用メモリに記憶された拡散符号とを積和演算部に出力するタイミングを制御し、入力信号用メモリに入力される入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号用メモリからの出力タイミングの速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、入力信号用メモリからの出力タイミングの速度を特定のタイミングの速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行う制御部とを有するものであり、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５３】
本発明は、上記スペクトラム拡散通信用相関回路において、入力信号レジスタが、データの書き込み速度が可変であり、メモリ部からの入力信号を特定の速度で順に書き込みながら出力し、拡散符号レジスタが、必要なユーザ数分用意され、生成された拡散符号を巡回シフトさせつつ出力し、制御部が、入力信号レジスタにおける書き込み位置に応じて拡散符号レジスタにおける巡回シフトを制御するものであり、入力信号レジスタで入力信号をシフトさせるのではなく、拡散符号を巡回シフトさせることで、回路における消費電力を抑えることができる。
【００５４】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、加算部における段階的加算途中の複数の出力を部分相関出力として選択出力可能であり、制御部が、拡散符号の拡散率に応じて加算部での部分相関出力を選択するものであり、異なる拡散率にも対応できる。
【００５５】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、制御部が、拡散符号の拡散率に応じて、加算部における段階的加算を行う加算器に対してリセットを行うものであり、異なる拡散率にも対応できる。
【００５６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００５７】
一般的に、Ｗ−ＣＤＭＡ信号の基地局での復調には、受信信号（遅延波を含め）の位相を検出するサーチャとしての機能と、サーチャで検出された位相で実際に受信信号から復調を行う復調機能の２つの機能を満たすことが必要である。
サーチャ機能を実現するスペクトル拡散通信用相関回路としては、当来受信信号としては、ある程度その位相を予知可能なデータチャネル信号と、ほとんどその位相を予知できないランダムアクセスチャネル信号との大きく分けて２種類が存在し、いずれにせよ、遅延波成分の検出はその位相が予め予知できないことから、スライディングコリレータ（ＳＣ）構成では時間が掛かり、またＳＣの数を増やすことにより解決しようとするとハード規模の増大を招いてしまうため、マッチドフィルタ（ＭＦ）を用いて構成することが望まれる。
【００５８】
また、復調機能を実現するスペクトル拡散通信用相関回路としては、信号の位相（シンボル、無線スロット、フレームのいずれも、及び複数の遅延波についても）が予め判明しており、シンボルの先頭位置から、ある程度正確に拡散符号との積和演算を実施し相関出力を得るものなので、この機能だけを達成するには受信信号の本数が少ない場合にはスライディングコリレータ（ＳＣ）構成でも実現可能である。
【００５９】
上記２つの機能をそれぞれ実現するためには、構成の簡素化を優先するか、処理速度及び処理能力を優先するかで、最適な構成が異なるが、本発明では、時分割では有るが１つの構成で上記２つの機能を達成可能な構成を提案するものである。
【００６０】
本発明のスペクトル拡散通信用相関回路について説明する前に、本発明のスペクトル拡散通信用相関回路を用いる復調回路について説明する。
本発明のスペクトル拡散通信用相関回路を用いる復調回路は、図１３に示した従来の復調回路と同様で、アンテナ１-1，１-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッチドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ及び音声処理部９と、制御部１０と、拡散符号発生器１１とから基本的に構成されている。
そして、本発明は、この高速マッチドフィルタ（ＭＦ）５-1，５-2部分の発明である。
【００６１】
まず、本発明の第１の実施の形態に係るスペクトル拡散通信用相関回路について説明する。
本発明の第１の実施の形態に係るスペクトル拡散通信用相関回路によれば、入力信号のサンプリングクロック速度に比べて積和演算部分の演算速度が高速で動作可能なマッチドフィルタを用いて、従来一定速度で入力レジスタに書き込み転送していた入力信号を、同一位相に重なるユーザー数の状況に応じ、入力レジスタへの書き込みあるいは転送の速度を可変にして、同一位相に重なるユーザー数が標準的に処理可能なユーザ数を上回っていても処理可能にできるものである。
【００６２】
次に、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の具体的な構成例（本発明の第１のスペクトル拡散通信用相関回路）について、図１を使って説明する。図１は、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１２と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第１のスペクトル拡散通信用相関回路は、図１に示すように、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００６３】
本発明の第１のスペクトル拡散通信用相関回路の各部について説明する。
Ａ／Ｄ変換器３は、従来と同様に符号分割多重（Code Division Multiple Access：ＣＤＭＡ）変調されて送信され、アンテナ（図示せず）で受信されたアナログ信号を、デジタル信号に変換する高精度のアナログ／デジタル変換器である。変換ビット数は４〜６ビット必要であり、変換周波数は、４倍オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）の場合には１６ＭＨｚとなる。
メモリ部４は、従来と同様に、制御部１０からの指示に従いＡ／Ｄ変換器３で変換されたデジタル信号を少なくとも１シンボル分以上であってシンボル単位で取り込んで保持し、それを順次シンボル単位で一斉に高速で読み出すものである。
【００６４】
拡散符号発生器１１は、従来と同様に、制御部１０からの指示により、指定された拡散符号を指定された位相で送出するものであり、本発明では、標準的に処理可能なユーザ数（拡散符号数）の拡散符号発生器１１-1〜１１-4に加え、更に標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合に拡大可能とする数（図ではα）だけ、拡散符号発生器１１を備えておく必要がある。
【００６５】
高速マッチドフィルタ１００は、従来と同様に、メモリ部４に保持されているスペクトラム拡散された信号と拡散符号発生器１１からの拡散符号を取り込み、その積和演算を１シンボル単位に行って相関出力を得るものであるが、積和演算速度がチップレートに比べ高速動作が行われる点と、入力信号の転送速度制御方法及び積和演算部で乗算される拡散符号の切り替え制御方法が、従来とは異なっているものである。
【００６６】
本発明の第１のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第１の高速マッチドフィルタ）の内部構成は、図１２に示した従来のマッチドフィルタと同様の入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されている。
【００６７】
但し、従来の入力信号レジスタ１０１′が、Ｓ／Ｈ回路へデータの転送速度が入力信号にあわせて固定であったのに対して、本発明の入力信号レジスタ１０１は、制御部１０からの制御の元でＳ／Ｈ回路への転送速度が可変になっている点が異なっている。
【００６８】
また、本発明の制御部１０は、従来の制御部１０″の機能に加えて、プロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへのデータ転送速度及び拡散符号レジスタ１０２-1に設定する拡散符号の切り替えを制御する機能を有している。
具体的には、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへのデータ転送速度を落として遅くし、同一サンプリンデータ（入力信号レジスタ１０１に格納されているデータ）で標準ユーザ数よりも多くのユーザ（拡散符号）との積和演算を行い、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況下では、入力信号レジスタへのデータ転送速度を上げて速くするように制御している。
【００６９】
本発明の第１のスペクトル拡散通信用相関回路の動作について図１３，図１，図２の具体例を用いて説明する。図２は、本発明の第１のスペクトル拡散通信用相関回路における転送速度可変の具体例を示す説明図である。ここで、受信信号は４Ｍｃｐｓ(chip/sec）とし、４倍オーバーサンプリングされるため１６Ｍｂｐｓ(bit/sec)でメモリ部４に入力されるものとする。また、積和演算部１０５は６４ＭＨｚで動作し、拡散符号発生器１１は４台＋α配置されているものとする。
本発明の第１のスペクトル拡散通信用相関回路では、具体的には、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号がＡ／Ｄ変換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で出力され、メモリ部４に格納されていく。
【００７０】
以降まず、サーチャ用に用いられる第１の高速マッチドフィルタ１００の動作について説明する。
メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚでメモリ部４から読み出されて、サーチャ用の高速マッチドフィルタ１００、又はサーチャー機能が動作する高速マッチドフィルタ１００の入力信号レジスタ１０１にシフトしながら格納されていき、積和演算部１０５で積和演算が為されて相関値が出力され、プロファイラ６でパス検出が行われ、検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果が制御部１０に入力され、制御部１０で受信タイミングの比較を行って位相が重なったユーザ数が検出される。
【００７１】
尚、サーチャー用に用いられる高速マッチドフィルタ１００では、本発明の第１の実施の形態の基本である入力信号レジスタの転送速度を可変にする必要はなく、標準転送速度である１６ＭＨｚで動作すればよい。よって、サーチャー用に用いられる高速マッチドフィルタ１００の前段には、メモリ部４がなくても構わない。
また、図１の構成では、積和演算部１０５がサンプリング速度１６ＭＨｚの４倍の６４ＭＨｚで動作するので、４ユーザ分の位相と遅延波の位相を検出できる。更に積和演算部１０５の動作速度を上げられれえば、その分のユーザ分の位相と遅延波の位相検出処理が可能になる。
【００７２】
次に、復調用に用いられる第１の高速マッチドフィルタ１００の動作について説明する。
復調用に用いられる第１の高速マッチドフィルタ１００の場合、制御部１０の制御で、位相が重なったユーザ数が４ユーザであったとすると、通常はそのまま標準転送速度の１６ＭＨｚでメモリ部４から読み出すように設定されて、メモリ部４に記憶されている受信信号が入力信号レジスタ１０１に１シンボル分取り込まれ、まず、拡散符号発生器１１-1で発生された拡散符号を拡散符号レジスタ１０２-1から拡散符号レジスタ１０２-0に設定して、積和演算部１０５で６４ＭＨｚで積和演算を行い、次に拡散符号発生器１１-2で発生された拡散符号を拡散符号レジスタ１０２-2から拡散符号レジスタ１０２-0に設定して、積和演算部１０５で６４ＭＨｚで積和演算を行い、同様に拡散符号発生器１１-3で発生された拡散符号の積和演算、拡散符号発生器１１-4で発生された拡散符号の積和演算を完了したなら、入力信号レジスタ１０１で入力信号を１サンプル取り込みシフト、保持する。
その結果、図２（ａ）に示すように、１６ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（標準時間Ｔ）に、４種類の拡散符号による６４ＭＨｚで動作する積和演算が行われ、６４ＭＨｚで相関出力が行われることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間はＴである。
【００７３】
そして、制御部１０で検出された位相が重なったユーザ数が４ユーザを越え、例えば、重なりが６ユーザー分（６個の復調）になった箇所が発生したら、メモリ部４からの読み出し速度を標準転送速度１６ＭＨｚの例えば半分の８ＭＨｚに落とし、入力信号レジスタ１０１に留まる時間として６ユーザー（６個の相関取得＝６個の復調）を処理するのに十分な時間（２＊Ｔ）を提供するようにする。また、その時には、拡散符号レジスタ１０２-0にセットされる拡散符号を６種類切り替えるように制御する。
【００７４】
その結果、図２（ｂ）に示すように、８ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（２＊Ｔ）に、８種類の拡散符号による６４ＭＨｚで動作する積和演算を行うことができ、６４ＭＨｚで最大８ユーザ分の相関出力が得られることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間は２＊Ｔで、その間に８ユーザ分を処理することになる。例では、６ユーザなので６種類の拡散符号について積和演算を行う。
【００７５】
なお、重なるユーザー数が多く転送速度を下げて１シンボルに対する処理時間の延長をした場合には、その影響を取り除くため、例えば、ユーザー数が０（ゼロ）で相関出力の取得をする必要のない場合はメモリ部４からの読み出し速度（転送速度）を６４ＭＨｚに速めて高速でシフトさせる。また、重なるユーザー数が１ユーザー（１パスの復調）又は２ユーザー（２パスの復調）の場合には、メモリ部４からの読み出し速度を標準転送速度１６ＭＨｚの２倍の３２ＭＨｚに切り替え、入力信号レジスタ１０１に留まる時間として２ユーザー（２個の相関取得＝２個の復調）を処理するのに十分な時間（Ｔ／２）を提供するようにする。
その結果、図２（ｂ）に示すように、３２ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（Ｔ／２）に、２種類の拡散符号による６４ＭＨｚで動作する積和演算を行うことができ、６４ＭＨｚで最大２ユーザ分の相関出力が得られることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間はＴ／２で、その間に２ユーザ分を処理することになる。
【００７６】
そして、図２（ｂ）に示すように、１回（１サンプルについて）４ユーザ以上を処理できるように転送速度を下げたなら、その分の影響を取り除くために２回転送速度を上げて処理を行い、トータルとして１シンボル分の時間が変化しないようにしている。
図２（ｂ）は、すぐ次のタイミングで重なるユーザ数が標準ユーザ数を下回った場合であるが、１シンボル分の間であれば、どこで転送速度を上げても構わない。
【００７７】
尚、図１に示した高速マッチドフィルタ１００の場合、１シンボル長（１０２４）×４（６４ＭＨｚが１６ＭＨｚの４倍）＝４０９６で、全体としての処理能力は、最高４０９６個の相関（８パスで５１２ユーザー分）を１シンボル時間内に取得する能力を有しているので、上記のように６ユーザが重なっている場合に、最大８ユーザ処理できる転送速度に変更するように少々無駄使いをしても、十分他のタイミングでその影響を取り除くことができる。
【００７８】
なお、標準転送速度である１６ＭＨｚで入力信号レジスタ１０１にデータを転送しているときには、上記前段のメモリ部４も同じ１６ＭＨｚで書き込み読み出しをすればよいが、転送速度が１６ＭＨｚから８ＭＨｚになったときには、書き込みは１６ＭＨｚで読み出しを８ＭＨｚで行うことになる。この場合書き込みのほうが速くなるので、その分余分にメモリを用意する必要が発生する。反対に転送速度が１６ＭＨｚから６４ＭＨｚになった場合は、読み出しを６４ＭＨｚで行い、書き込みは通常と同じ１６ＭＨｚで行えばよい。この場合、メモリ内にデータが無くなっていれば、１６ＭＨｚで読み出し転送速度も１６ＭＨｚのクロックで行うことになる。従って、１シンボル内のスケジュールを予め行う必要が有り、スケジューリングに必要な時間を確保するだけのメモリ容量が必要となる。
メモリ部４のメモリ容量は、ユーザの重なりの発生具合でも変化するが、最悪ケースとしても１シンボル分有れば十分である。
【００７９】
本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路によれば、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数が標準のユーザ数よりも多い場合には、復調機能を実現する高速マッチドフィルタにおいて、入力信号レジスタへのデータ転送速度を遅くして、同一のサンプリング信号で積和演算を行う時間を長くして標準よりも多くのユーザについて相関出力を得られるようにするので、位相が重なるユーザ数に対応して高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００８０】
また、上記スペクトル拡散通信用相関回路によれば、位相が重なるユーザ数が標準のユーザ数よりも多く、入力信号レジスタへのデータ転送速度を遅くして、同一のサンプリング信号で積和演算を行う時間を長くした場合には、その後のサンプリングタイミングにおいて、位相が重なるユーザ数が標準のユーザ数よりも少ないタイミングで、入力信号レジスタへのデータ転送速度を速くして、同一のサンプリング信号で積和演算を行う時間を短くして標準よりも少ないユーザについて相関出力を得られるようにするので、重なったユーザ数が多く転送速度を遅くした影響を、重なったユーザ数が少ないタイミングでキャンセルして１シンボルの処理時間は同一になるようにするので、周辺の構成要素へ影響を与えることなく実現できるものである。
【００８１】
次に、第１の実施の形態の各種応用例について説明する。
まず、第１の実施の形態において、２つの入力を１つの高速マッチドフィルタで処理する第２のスペクトル拡散通信用相関回路（本発明の第２のスペクトル拡散通信用相関回路）について、図３、図４を用いて説明する。図３は、本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路のセレクタ部を用いた場合の構成ブロック図であり、図４は、本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路の入力信号レジスタを用いた場合の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第２のスペクトル拡散通信用相関回路は、図３に示すように、２つのＡ／Ｄ変換器３-1、３-2と、２つのメモリ部４-1、４-2と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００８２】
本発明の第２のスペクトル拡散通信用相関回路の各部は、第１のスペクトル拡散通信用相関回路の各部と基本的には同様であり、但し、高速マッチドフィルタ１００には、２つの入力を処理するための構成が設けられている点が第１のスペクトル拡散通信用相関回路と異なっているので、高速マッチドフィルタ１００を除く部分については説明を省略する。
【００８３】
本発明の第２のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第２の高速マッチドフィルタ）の内部構成は、図１に示した第１の高速マッチドフィルタと同様の構成である複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とに加え、図３に示すように、第２の高速マッチドフィルタ１００の特徴として転送速度が可変である入力信号レジスタ１０１を２構成設け（第１の入力信号レジスタ１０１-1，第２の入力信号レジスタ１０１-2）、第１の入力信号レジスタ１０１-1又は第２の入力信号レジスタ１０１-2からセレクトした信号を積和演算部１０５に供給するセレクタ部１０８を設けている。
【００８４】
また、別の構成例として、図４に示すように、転送速度が可変である入力信号レジスタ１０１を２構成設け（第１の入力信号レジスタ１０１-1，第２の入力信号レジスタ１０１-2）、第１の入力信号レジスタ１０１-1又は第２の入力信号レジスタ１０１-2から交互にデータがシフト／保持され積和演算部１０５に供給する入力信号レジスタ１０９を設けた構成であっても構わない。
【００８５】
本発明の第２のスペクトル拡散通信用相関回路では、受信信号は４Ｍｃｐｓ(chip/sec）で各Ａ／Ｄ変換器３に入力され、各Ａ／Ｄ変換器３において４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で各メモリ部４に入力されるものとする。また、積和演算部１０５が６４ＭＨｚで動作するものとすると、拡散符号発生器１１は２台以上配置されているものとする。
そして、通常動作では、各メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚで各メモリ部４から読み出されて、第２の高速マッチドフィルタ１００の入力信号レジスタ１０１-1及び入力信号レジスタ１０１-2にシフトしながら格納されていく。
そして、まず、第１の入力信号レジスタ１０１-1の信号がセレクタ部１０８でセレクトされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第１の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力され、続いて、第２の入力信号レジスタ１０１-2の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第１の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力される。
そして、次に、再度第１の入力信号レジスタ１０１-1の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第２の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力され、続いて、第２の入力信号レジスタ１０１-2の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第２の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力されるように制御部１０によって、セレクタ部１０８及び拡散符号レジスタ１０２の動作が制御されるようになっている。
よって、図３に示すように、受信信号が４Ｍｃｐｓ(chip/sec）でＡ／Ｄ変換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)でメモリ部４に格納され、積和演算部１０５の動作速度が６４ＭＨｚである場合は、通常状態で２入力について２ユーザの相関出力が得られることになる。
【００８６】
この第２の高速マッチドフィルタ１００の最も有効な適応例としては、図１３に示した復調部における１つのアンテナからの信号の直交検波後のＩ成分（同相成分）とＱ成分（直交成分）について、それぞれを図３の入力とし、まずＩ成分（同相成分）について積和演算を行って相関出力を取得し、次に、Ｑ成分（直交成分）について積和演算を行って相関出力を取得する動作を、２つのユーザ（２つの拡散符号）について繰り返すことによって、１サンプル時間に２ユーザのＩ，Ｑ両成分の相関出力を得ることができる。
積和演算部１０５の動作速度を更に上げることができれば、より多くのユーザについてＩ，Ｑ両成分の相関出力を得ることができるものである。
尚、図３又は図４における１つの入力を関連しない２つの入力とした場合には、拡散符号発生器１１は、４つ設けて乗算する拡散符号を切り替えるようにしても構わない。
【００８７】
そして、図３又は図４に示した構成においても、第１のスペクトル拡散通信用相関回路で説明したのと同様に、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへのデータ転送速度及び拡散符号レジスタ１０２-0に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００８８】
尚、図３，図４に示した構成において、入力信号レジスタ１０１の台数を更に増やし、セレクタ部１０８の各セレクタ又は入力信号レジスタ１０９の各Ｓ／Ｈへのタップ数を増やして時分割でセレクト又はシフト保持することによって、Ｉ／Ｑ信号の多重処理のみならず、アンテナ数の多重処理等を時分割処理で行うことも可能である。
【００８９】
次に、第１の実施の形態の複数入力処理の応用例として、多数入力を１つの高速マッチドフィルタで処理する第３のスペクトル拡散通信用相関回路（本発明の第３のスペクトル拡散通信用相関回路）について、図５を用いて説明する。図５は、本発明の第１の実施の形態の複数入力を処理するスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第３のスペクトル拡散通信用相関回路は、図５に示すように、複数（図５では４つ）のＡ／Ｄ変換器３-1、３-2、３-3、３-4と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００９０】
本発明の第３のスペクトル拡散通信用相関回路の各部は、第１のスペクトル拡散通信用相関回路の各部と基本的には同様であり、但し、高速マッチドフィルタ１００には、複数の入力を処理するための構成が設けられている点が第１のスペクトル拡散通信用相関回路と異なっているので、高速マッチドフィルタ１００を除く部分については説明を省略する。
【００９１】
本発明の第３のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第３の高速マッチドフィルタ）の内部構成は、図１に示した第１の高速マッチドフィルタと同様の構成である乗算部１０３と加算部１０４とを具備する積和演算部１０５に加え、図５に示すように、第３の高速マッチドフィルタ１００の特徴として複数入力に対するメモリ部４と拡散符号レジスタ１０２とセレクタ部１０８又は入力信号レジスタ１０９の機能を兼ね備えた入力信号用メモリ１１０と、複数の拡散符号レジスタ１０２の機能を兼ね備えた拡散符号用メモリ１１１を設けている。
【００９２】
ここで、入力信号用メモリ１１０は、制御部１０からの制御の元で各Ａ／Ｄ変換器３-1、３-2、３-3、３-4からの信号を順次書き込んで記憶し、その中からセレクトされた信号を順に読み出して積和演算部１０５に出力するメモリである。
一方、拡散符号用メモリ１１１は、制御部１０からの制御の元で拡散符号発生器１１から発生される各種拡散符号を書き込んで記憶し、その中からセレクトされた拡散符号を順に読み出して積和演算部１０５に出力するメモリである。
そして、制御部１０は、入力信号用メモリ１１０への書き込みタイミングに加え書き込み位置（アドレス）をも制御し、また読み込みタイミングに加え読み込み位置（アドレス）をも制御する。同様に制御部１０は、拡散符号発生器１１における発生拡散符号を指示し、その発生されたか拡散符号を拡散符号用メモリ１１１に書き込む際の書き込みタイミング及び書き込み位置（アドレス）と、読み込みタイミング及び読み込み位置（アドレス）をも制御するようになっている。
【００９３】
本発明の第３のスペクトル拡散通信用相関回路では、受信信号サンプリング速度に比べて積和演算部１０５の動作速度が高速であるとすると、拡散符号発生器１１で複数の拡散符号を発生させて拡散符号用メモリ１１１に格納しておき制御部１０の制御でセレクトして読み出して出力し、各Ａ／Ｄ変換器３で変換されて入力信号用メモリ１１０に格納された受信信号も制御部１０の制御でセレクトして読み出して出力することによって、積和演算部１０５の演算能力に応じて、複数の入力に対して複数の拡散符号で積和演算を行い、相関出力を得ることができるものである。
また、図５のように、入力信号レジスタ１０１の代わりに入力信号用メモリ１１０、拡散符号レジスタ１０２の代わりに拡散符号用メモリ１１１を用いることによって、位相の重なるユーザー数などの状況に応じて、柔軟に制御方法を変えて積和演算処理を施すことができる効果がある。
【００９４】
そして、図５に示した構成においても、第１のスペクトル拡散通信用相関回路で説明したのと同様に、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号用メモリ１１０からのデータ読み込みタイミング（データ読み込み速度、すなわち転送速度）及び拡散符号レジスタ１０２-1に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００９５】
尚、拡散符号用メモリ１１１のメモリ容量が十分大きくとれるのであれば、拡散符号は拡散符号発生器１１で発生させるのではなく、全ての可能性を拡散符号用メモリ１１１（ＲＯＭ）に予め格納して於いて、復調に用いる拡散符号を読み出して積和演算部１０５に出力するようにしても構わない。
図５の構成を用いれば、入力信号用メモリ１１０及び拡散符号用メモリ１１１に十分な容量と読み出し速度を確保できれば、基地局における復調部において、複数セクタ、２アンテナ、Ｉ／Ｑの全ての入力信号を取り込んで、積和演算部の高速動作で、全ての復調を１つの高速マッチドフィルタ１００で行うことも可能になる。
【００９６】
本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、入力信号のサンプリング速度に対して、積和演算部分の演算速度が高速で動作可能な高速マッチドフィルタ１００を用いて、制御部１０の制御の元で、従来一定速度で入力信号レジスタ１０１に入力信号を書き込み転送又は入力信号用メモリ１１０からの読み出していたものを、プロファイラ６で検出されたパスの位相情報から位相が重なったユーザ数を検出し、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０空の読み出し速度を落として遅くして、位相が重なったユーザについて全て拡散符号との積和演算を行って相関出力を取得するので、同一位相に重なるユーザー数が標準的に処理可能なユーザ数を上回っていても処理できる効果がある。
【００９７】
また、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなって、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０からの読み出し速度を落として遅くした場合には、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況（タイミング）下では、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０からの読み出し速度を上げて速くしているので、１シンボル分の相関出力を取得する時間は変化しないように制御しているので、入力信号レジスタ１０１への転送速度又は入力信号用メモリ１１０からの読み出し速度を可変にしても、復調部の他の構成要素には影響しないで実現できる効果がある。
【００９８】
また、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、１シンボル時間に最大限取得できる相関出力の数（最大相関値取得数）に対して、実際に基地局の復調で用いられる相関出力数は、かなり余裕があるので、１台の高速マッチドフィルタを復調用とパス検出（サーチャー）用の両方に用いることができる。
また、パス検出用に用いた場合には、マルチパス検出を同時に行う事ができるし、更にメインパスについてＥ．Ｍ．Ｌ．（Ｅａｒｌｙ、Ｍａｉｎ、Ｌａｔｅ）での遅延波に関する相関出力をも取ることも可能である。
【００９９】
また、携帯電話などの移動機が、移動中に基地局ゾーンをまたぐような場合等に、異なるセクタの現在使用中とは異なるキャリアを受信してしまうような場合に発生するコンプレスモードに対しても、第１の実施の形態の秘術を利用して、シンボル分の転送時間を調整することにより、他のキャリアを受信することが可能になる。
【０１００】
また、図１，図３，図４では、拡散符号レジスタ１０２に対応する形で、拡散符号発生器１１を設けているが、拡散符号発生器１１のクロック速度を４倍にする事により、１台の拡散符号発生器１１で順に異なる４ユーザーの拡散符号を発生させ、別々の入力信号レジスタ１０１-1〜１０１-4に格納するようにすれば、拡散符号発生器１１部分の回路規模を縮小できる。
更に、基地局の場合、拡散符号のロングコード部分は全てのユーザーに共通であるので、ロングコード部分を共通のメモリ（ＲＡＭ、ＲＯＭ）等に蓄積しておく事も可能であり、拡散符号発生器１１部分又は拡散符号レジスタ１０２部分の回路規模を縮小できる。
【０１０１】
これまで説明してきた第１の実施の形態にかかるスペクトル拡散通信用相関回路は、積和演算部１０５の動作速度をサンプリング速度に比べて高速にすることにより、構成を増大することなく複数ユーザの信号を復調できるようにするものであった。ここで、積和演算部１０５の動作速度を高速化することにより、本発明マッチドフィルタの消費電力はその分増加することになるが、従来に比べ設けなければならないマッチドフィルタの台数を低滅できるものであるからして、復調装置全体としては、消費電力の増加にはならないといえる。
また、マッチドフィルタの消費電力は入力信号レジスタ１０１部分で多くを（構成によって異なるが３０％〜７０％）消費しており、これは入力信号レジスタ１０１内部に１シンボル数分のＳ／Ｈ回路を設け、しかも１６ＭＨｚでシフト・保持の動作を行わせている事から生じている。
【０１０２】
この対策として、既に公知例に有るように、拡散符号レジスタを巡回可能な巡回符号レジスタとし、サーチャ用に位相を順にずらしたり、復調用にシンボル位置をあわせるための動作を拡散符号レジスタの内容を巡回させることによって行い、積和演算を行う方式が考案されている。
この場合、符号レジスタ入力信号レジスタ１０１の内容の変更は１サンプルクロック毎にシフトしながら変更するのではなく、各サンプルクロック毎に順に新しいデータでＳ／Ｈ回路の内容を更新していき、その都度シンボルの開始位置を合わせるために、巡回符号レジスタで拡散符号の内容を回転させてから積和演算を行うようになっている。
この方式では、入力信号レジスタの規模に比べて拡散符号レジスタは、数の点では、１／オーバサンプリング数であるし、また各Ｓ／Ｈ回路自体も入力信号レジスタでは４から１０ビットのＦ／Ｆ（フリップ／フロップ回路）であるのに対して、拡散符号レジスタは１ビットであるから、シフト動作させる回路の回路規模も格段に小さいことになる。また入力信号レジスタにおける消費電力はタップ数分の１、すなわち約千分の一に低減されるので無視できる量になる。
【０１０３】
上記巡回符号レジスタを用いる方式を本発明の第１の実施の形態に適用した第２の実施の形態について説明する。
本発明の第２の実施の形態にかかるスペクトル拡散通信用相関回路は、入力信号レジスタ１０１へのデータ格納をシフトレジスタではなく、各サンプルクロック毎に順に新しいデータでＳ／Ｈ回路の内容を更新し、その都度シンボルの開始位置を巡回符号レジスタにより拡散符号をシフトさせて合わせてから、積和演算部１０５の高速動作によって、複数の拡散符号について積和演算を行うもので、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへの更新用の新しいデータの格納速度（データ転送速度）及び拡散符号レジスタ１０２-0に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、消費電力を大幅に低減しながら、効率よく相関出力を得ることができるものである。
【０１０４】
次に、第２の実施の形態に係るスペクトル拡散通信用相関回路（本発明の第４のスペクトル拡散通信用相関回路）について、図６を用いて説明する。図６は、本発明の第２の実施の形態に係るスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第４のスペクトル拡散通信用相関回路は、図１に示した第１のスペクトル拡散通信用相関回路と同様に、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
本発明の第４のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００以外は第１のスペクトル拡散通信用相関回路と同様であるので、ここでは説明を省略する。
【０１０５】
本発明の第４のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第４の高速マッチドフィルタ）の内部構成は、図１に示した第１のマッチドフィルタと同様の乗算部１０３と加算部１０４とを具備する積和演算部１０５と、拡散符号レジスタ１０２と、第４の高速マッチドフィルタの特徴部分である入力信号レジスタ１０１″と、複数の巡回符号レジスタ１２０とから構成されている。
【０１０６】
第４の高速マッチドフィルタの入力信号レジスタ１０１″は、複数（一般的には、拡散率×オーバーサンプリング数）のＳ／Ｈ回路１３０で構成され、制御部１０の制御の元に、メモリ部４から１データずつがＳ／Ｈ回路１３０-1から順にＳ／Ｈ回路１３０-2、…Ｓ／Ｈ回路１３０-mまで格納し、次は、Ｓ／Ｈ回路１３０-1に戻ってサイクリックに格納していくものである。
そして、第４の高速マッチドフィルタ１００の入力信号レジスタ１０１″では、標準的には１サンプリングクロック毎にデータを更新するが、制御部１０で検出された位相が重なったユーザ数に応じて、入力信号レジスタへの更新用の新しいデータの格納速度（データ転送速度）を可変にされるようになっている。
【０１０７】
第４の高速マッチドフィルタの巡回符号レジスタ１２０は、拡散符号を入力信号レジスタ１０１″におけるシンボル開始位置に合わせて拡散符号レジスタ１０２に出力するためのレジスタで、演算用巡回符号レジスタ１２１とロード待ち符号シフトレジスタ１２２とから構成されている。
ロード待ち符号シフトレジスタ１２２は、拡散符号発生器１１から出力される拡散符号をシフトしながら保持し、１つの拡散符号について指示したなら、演算用巡回符号レジスタ１２１に出力（ロード）されるのを待っている。
演算用巡回符号レジスタ１２１は、ロード待ち符号シフトレジスタ１２２からロードされた拡散符号を制御部１０からの制御に従って巡回させて、入力信号レジスタ１０１″におけるシンボルの開始位置に合わせ、拡散符号レジスタ１０２に各々出力するものである。
【０１０８】
そして、第４のスペクトル拡散通信用相関回路の制御部１０は、通常は、１サンプルクロック毎にメモリ部４に記憶された入力データを入力信号レジスタ１０１″のＳ／Ｈ回路１３０に順に格納するよう制御し、シンボル開始位置に合わせて巡回符号レジスタ１２０の演算用巡回符号レジスタ１２１を巡回させ、拡散符号レジスタ１０２を介して積和演算部１０５で積和演算を実行させる。
そして、プロファイラ６で検出されたパスの位相情報から位相が重なったユーザ数を検出し、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を落として遅くし、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況下では、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を上げて早くするように制御している。
【０１０９】
本発明の第４のスペクトル拡散通信用相関回路の動作は、メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚでメモリ部４から読み出されて、高速マッチドフィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回路１３０-1から順に格納されていき、Ｓ／Ｈ回路１３０-mに格納された時点で、拡散符号発生器１１からの拡散符号もロード待ち符号シフトレジスタ１２２に順にシフトしながら格納され、演算用巡回符号レジスタ１２１にロードされるものとする。
そして、その時点では、入力信号レジスタ１０１″に保持されているデータと演算用巡回符号レジスタ１２１から拡散符号レジスタ１０２を介して出力される拡散符号とが積和演算部１０５で積和演算が為されて相関値が出力される。
そして次のサンプルタイミングでは、新しい受信データが、メモリ部４から読み出されて、高速マッチドフィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回路１３０-1に格納され、シンボルは、Ｓ／Ｈ回路１３０-2〜Ｓ／Ｈ回路１３０-m、Ｓ／Ｈ回路１３０-1となり、別の巡回符号レジスタ１２０の演算用巡回符号レジスタ１２１で拡散符号が１つ巡回シフトされ、拡散符号レジスタ１０２を介して出力される拡散符号と入力信号レジスタ１０１″に保持されているデータとが積和演算部１０５で積和演算が為されて相関値が出力される。
【０１１０】
そして、制御部１０で、プロファイラ６からの検出されたパスの位相情報によって位相が重なったユーザ数が検出され、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を落として遅くし、位相が重なったユーザ数分だけ積和演算を行ってから、次の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に格納するように制御している。
【０１１１】
尚、図６は、第２の実施の形態の技術を図１に示したスペクトル拡散通信用相関回路に適応した例であるが、図３，図４，図５，図６に対しても同様に第２の実施の形態の技術を適応可能である。
【０１１２】
本発明の第２の実施の形態にかかるスペクトル拡散通信用相関回路によれば、入力信号レジスタ１０１″におけるデータ書き換えは、１つのＳ／Ｈ回路ずつにしてシンボル開始位置をずらし、このずれを巡回符号レジスタ１２０内で拡散符号を巡回シフトすることによって合わせて、積和演算を行い、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）をサンプリングクロックの速度よりも落として遅くし、位相が重なったユーザ数分だけ積和演算を行ってから、次の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に格納するので、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、消費電力を大幅に低減しながら、効率よく相関出力を得ることができる効果がある。
【０１１３】
これまで説明してきた第１、第２の実施の形態のスペクトル拡散通信用相関回路では、拡散率を最大の２５６として、最大の拡散率に対応できる構成であった。
拡散率は３ＧＰＰの仕様書に有るように４〜２５６迄であり、拡散率の違いに対応するためには、スライディングコリレータ（ＳＣ）の場合は累積加算の回数を変えるだけでハードは全く同じで対応出来た。
【０１１４】
マッチドフィルタの場合には、２通りの方式にて対処可能である。
最も簡単な第１の方法は、図１に示したスペクトル拡散通信用相関回路において、拡散符号レジスタ１０２の不要部分（拡散率６４で有れば残りの１９２のデータ）は実質的にゼロにするか、又は入力レジスタ１０１からの信号を不要部分では実質的にゼロにして乗算器に入力する、あるいは不要な乗算器からの出力を加算器に入れないかゼロにする等の対策である。この場合、回路構成は図１と何ら変える必要は無く実現できる。しかも相関出力の得られる場所は、常に１カ所である。
【０１１５】
次に、各種拡散率に対応するための発明である第３の実施の形態にかかるスペクトル拡散通信用相関回路について説明する。
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路は、複数の異なる拡散率に対応するために、各乗算器の乗算結果を全て加算して相関値とするのではなく、拡散率に応じて制限された乗算器の加算結果を持って相関値とすることによって実現するスペクトル拡散通信用相関回路である。
【０１１６】
まず、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第１の構成例（第５のスペクトル拡散通信用相関回路）について、図７を使って説明する。図７は、本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第１の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【０１１７】
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第１の構成例（第５のスペクトル拡散通信用相関回路）は、基本的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００′と、拡散符号発生器１１と、制御部１０′とから構成されている。
本発明の第５のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００′以外の部分は、第１のスペクトル拡散通信用相関回路と同様であるので、説明を省略する。
本発明の第５のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００′（第５の高速マッチドフィルタ）の内部構成は、図１に示した第１のマッチドフィルタと同様の入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とに加えて、加算部１０４における階段状になっている加算器の途中から出力を取り出した部分相関出力を保持する積和演算出力保持部１０６を有している。
【０１１８】
また、本発明の第５のスペクトル拡散通信用相関回路の制御部１０′は、第１のスペクトル拡散通信用相関回路の制御部１０の機能に加え、拡散率に応じて積和演算出力保持部１０６の何れかに保持された相関値を相関出力とする制御を行うようになっている。
【０１１９】
本発明の第５のスペクトル拡散通信用相関回路の動作は、拡散率が最大の２５６の場合には、拡散符号レジスタ１０２に拡散符号が設定されたなら、入力信号レジスタ１０１のデータと拡散符号レジスタ１０２の拡散符号の積和演算を行って通常通り加算部１０４における最後の加算器からの出力を相関出力とする。
そして、拡散率が２５６以外の場合、例えば、１２８の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、加算部１０４における最後から２番目の下の加算器からの出力を相関出力とすればよい。
同様に、拡散率が例えば、６４の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／４の６４個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／４のデータと拡散符号レジスタ１０２の右１／４の拡散符号の積和演算結果が必要で、加算部１０４における最後から３番目の最下の加算器からの出力を相関出力とすればよい。
【０１２０】
図７に示したスペクトル拡散通信用相関回路では、加算部１０４における各階段状になっている加算器の途中からの出力を積和演算出力保持部１０６の各Ｓ／Ｈ回路に格納し、拡散率に対応するＳ／Ｈに記憶された加算結果を相関値として採用したが、拡散率に応じて不要な加算結果をリセットする別の構成例について、図８を使って説明する。図８は、本発明の第３の実施の形態に係る第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例を示すブロック図である。
第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例として、図８に示すように、２段目の加算器にリセット機能を設け、拡散率に基づく外部（制御部１０′）からの指示で、必要のない部分の加算器の加算結果をリセットして、常に最終段の加算器からの出力を相関出力として用いるものである。
【０１２１】
例えば、拡散率が１２８であるとすると、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、図８における上半分の加算器における加算結果は不要であるので、上半分をリセットするリセット線でリセットを行い、最終段の加算器からの出力を相関出力とすればよい。
同様に、拡散率が６４であるとすると、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／４の６４個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／４のデータと拡散符号レジスタ１０２の１／４の拡散符号の積和演算結果が必要で、図８における上３／４の加算器における加算結果は不要であるので、上３／４をリセットするリセット線でリセットを行い、最終段の加算器からの出力を相関出力とすればよい。
【０１２２】
次に、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の別の構成例（第６のスペクトル拡散通信用相関回路）について、図９を使って説明する。図９は、本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第３の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【０１２３】
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第３の構成例（第６のスペクトル拡散通信用相関回路）は、図９に示すように、基本的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００′と、拡散符号発生器１１と、制御部１０′とから構成されている。
本発明の第６のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００′以外の部分は、第１のスペクトル拡散通信用相関回路と同様であるので、説明を省略する。
本発明の第６のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００′（第６の高速マッチドフィルタ）の内部構成は、基本的には、図１に示した第１のマッチドフィルタと同様で、入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、積和演算部１０５′とから構成されている。
但し、積和演算部１０５′の内部が、複数（具体的には、最大拡散率数）の乗算器で構成される乗算部１０３と、特定数の乗算器出力を２つずつ階段状に加算して部分相関出力を出力する複数のブロック加算部１０７と、更に複数のブロック加算部１０７からの出力を選択加算する加算器（図示せず）で構成されている。
図９に示した例では、最大拡散率２５６に対応して設計された高速マッチドフィルタ１００′において、１６個の乗算器の出力を２つずつ階段状に加算していく１６個のブロック加算部１０７を設けた構成である（ｎ＝１６）。
【０１２４】
そして、本発明の第６のスペクトル拡散通信用相関回路の制御部１０′は、第１のスペクトル拡散通信用相関回路の制御部１０の機能に加え、拡散率に応じてブロック加算部１０７から出力される部分相関出力値を拡散率に応じて選択的に加算して相関出力とする制御を行うようになっている。
【０１２５】
本発明の第６のスペクトル拡散通信用相関回路の動作は、拡散率が最大の２５６の場合には、拡散符号レジスタ１０２に拡散符号が設定されたなら、入力信号レジスタ１０１のデータと拡散符号レジスタ１０２の拡散符号の積和演算を行って、１６個のブロック加算部１０７から出力される１６部分相関出力を全て加算して相関出力とする。
そして、拡散率が２５６以外の場合、例えば、１２８の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、右半分の８個のブロック加算部１０７から出力される１６部分相関出力を加算して相関出力とする。
同様に、拡散率が例えば、１６の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／１６の１６個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／１６のデータと拡散符号レジスタ１０２の右１／１６の拡散符号の積和演算結果が必要で、際右側のブロック加算部１０７から出力される１６部分相関出力を相関出力とする。
【０１２６】
図９の構成において、もし拡散率が１６より小さい場合、例えば拡散率８と４の場合には、拡散符号レジスタの不要部分を０としておけば、最右側のブロック加算部１０７から出力される１６部分相関出力を全体相関出力としても問題ないことになる。
【０１２７】
従って、図９では、１６個の乗算器による１６部分相関出力としたが、３２部分相関出力を出力するブロック加算部１０７を８個設けてもよいし、６４部分相関出力を出力するブロック加算部１０７を４個設けてもよいし、１２８部分相関出力を出力するブロック加算部１０７を２個設けても良い。
また、図９に示したスペクトル拡散通信用相関回路を応用し、積和演算部１０５′内がより高速に動作可能となれば、例えば、乗算部１０３内を１６個の乗算器で構成し、ブロック加算部１０７-1で１６個の乗算結果を加算して１６部分相関出力を行う構成として、入力信号レジスタ１０１及び拡散符号レジスタ１０２の各データを１６個ずつセレクタなどで切り替えて入力し、拡散率に応じた数だけ１６部分相関出力を加算して最終的な相関出力を取得するようにもできる。
【０１２８】
なお拡散率が１２８の場合は、実質的に２５６の拡散率のチャネル（ユーザー）を２本使うことになり、全体のチャネル数は減少する。
これは、拡散符号が、拡散率に応じたツリー構造の系列体系を持っており、例えば、２５６の拡散率の符号は、１２８の拡散率の符号を単に２個並べて生成するからである。従って２５６のチャネルと１２８のチャネルを同系列で同時に形成しようとすると、区別が付かなくなる。（別体系の符号を使えば、２５６と１２８は区別できるので、混在可能）従って、今まで２５６で送信していたユーザが、同系列の１２８で送信しようとすると、もう一人の２５６で送信していたユーザの１２８と同様であるので、直交性が保てなくなって通信できなくなる。この結果総合として、高速データ通信のために拡散率の少ないチャネルを使用しようとすると、対応できるユーザ数（チャネル数）が減少することになる。
従って、拡散率の少ないチャネル（ユーザ）が増えることは、復調すべきチャネルが減少することを意味し、本発明のスペクトル拡散通信用相関回路における余裕度を更に大きくする方向に働くことになる。
【０１２９】
尚、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路において、図７又は図９のように構成すれば、同一クロックにて拡散率が２５６より小さい（例えば１２８）異なった符号系列のユーザー、パスが重なった場合、同一拡散符号発生器１１から複数系列の拡散符号（１２８の拡散符号２種類）を発生させるようにすれば、同一タイミングの積和演算による各部分相関出力（１２８の場合には２つ）で、異なるユーザの復調を同時に実行可能なメリットを有することになる。
【０１３０】
また、図７又は図９のスペクトル拡散通信用相関回路では、復調の際に拡散率が１２８である時に、拡散符号発生器１１から拡散率１２８の同一符号を２回発生させて拡散符号レジスタ１０２に格納すれば、入力信号レジスタ１０１に１０２４個のデータが格納された状態で、一斉に全ての乗算器で受信データと拡散符号との乗算を行えば、加算部１０４における最後から２番目の、下の加算器からの出力と上の加算器からの出力をそれぞれ相関出力として取り出せば、２回分の相関（復調）が１度に行うことができる。
【０１３１】
上記説明した本発明のスペクトル拡散通信用相関回路によれば、制御部１０又は制御部１０′が、１シンボル時間内に全ての復調処理とパスサーチ動作を行えるようなスケジュールを設定して、入力信号の入力信号レジスタ１０１への転送速度の可変制御、前段メモリの制御、拡散符号レジスタの切り替え制御、乗算器の制御、部分相関出力の制御を行うので、制御回路の仕事量は増加するが、ＤＳＰ等で実現すれば、構成を増大することなく、複雑な制御動作も実現できる効果がある。
【０１３２】
また、上記説明では主に、入力信号レジスタ１０１レジスタとしてＦ／Ｆ構成のＳ／Ｈを用いる場合を示したが、図５のように本格メモリ（ＳＲＡＭ、ＤＲＡＭ）を使用することが可能であるので、大幅にハード規模（ＬＳＩの占有面積）を低減可能である。
また、将来ＬＳＩの演算速度が高速になればなるほど、ほぼ同じハード規模で積和演算部分の処理量を増大する事ができる。
【０１３３】
また、以上詳細に説明したようなスペクトル拡散通信用相関回路を実現し、少ないゲート規模でＣＤＭＡの復調回路を構成できれば、近い将来の移動体端末用のＬＳＩを開発することも可能となる。
【０１３４】
【発明の効果】
本発明によれば、制御部が、メモリ部からの入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号レジスタにおける１サンプルのシフトの転送速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、転送速度を特定の速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行うスペクトラム拡散通信用相関回路としているので、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３５】
本発明によれば、複数のＡ／Ｄ変換器、メモリ部、入力信号レジスタと、複数の入力信号レジスタからの出力を選択するセレクタ部とを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、セレクタ部で選択された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する上記スペクトラム拡散通信用相関回路としているので、複数の入力信号についても、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３６】
本発明によれば、制御部が、各入力信号レジスタにおけるシフトタイミングをずらすよう制御し、セレクタ部の代わりに入力信号レジスタから異なったタイミングで出力される入力信号を保持するレジスタを設け、積和演算部が、サンプリングする速度の特定数倍の速度でレジスタに保持された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する上記スペクトラム拡散通信用相関回路としているので、セレクタ部の代わりにレジスタの構成にても実現できる効果がある。
【０１３７】
本発明によれば、制御部が、入力信号用メモリに記憶された入力信号と対応する拡散符号用メモリに記憶された拡散符号とを積和演算部に出力するタイミングを制御し、入力信号用メモリに入力される入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号用メモリからの出力タイミングの速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、入力信号用メモリからの出力タイミングの速度を特定のタイミングの速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行うスペクトラム拡散通信用相関回路としているので、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３８】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する複数の乗算器で構成される乗算部と、乗算部における特定数の乗算器を単位として加算した部分相関を出力するブロック加算部を複数設け、制御部が、拡散符号の拡散率に応じてブロック加算部からの部分相関出力を選択し、選択された部分相関出力が複数ある場合には、選択された部分相関出力を加算するものであり、異なる拡散率にも対応できる。
【０１３９】
本発明によれば、入力信号レジスタが、データの書き込み速度が可変であり、メモリ部からの入力信号を特定の速度で順に書き込みながら出力し、拡散符号レジスタが、必要なユーザ数分用意され、生成された拡散符号を巡回シフトさせつつ出力し、制御部が、入力信号レジスタにおける書き込み位置に応じて拡散符号レジスタにおける巡回シフトを制御する上記スペクトラム拡散通信用相関回路としているので、入力信号レジスタで入力信号をシフトさせるのではなく、拡散符号を巡回シフトさせることで、回路における消費電力を抑えることができる効果がある。
【０１４０】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、加算部における段階的加算途中の複数の出力を部分相関出力として選択出力可能であり、制御部が、拡散符号の拡散率に応じて加算部での部分相関出力を選択する上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【０１４１】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、制御部が、拡散符号の拡散率に応じて、加算部における段階的加算を行う加算器に対してリセットを行う上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【０１４２】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する複数の乗算器で構成される乗算部と、乗算部における特定数の乗算器を単位として加算した部分相関を出力するブロック加算部を複数設け、制御部が、拡散符号の拡散率に応じてブロック加算部からの部分相関出力を選択し、選択された部分相関出力が複数ある場合には、選択された部分相関出力を加算する上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の構成ブロック図である。
【図２】本発明の第１のスペクトル拡散通信用相関回路における転送速度可変の具体例を示す説明図である。
【図３】本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路のセレクタ部を用いた場合の構成ブロック図である。
【図４】本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路の入力信号レジスタを用いた場合の構成ブロック図である。
【図５】本発明の第１の実施の形態の複数入力を処理するスペクトル拡散通信用相関回路の構成ブロック図である。
【図６】本発明の第２の実施の形態に係るスペクトル拡散通信用相関回路の構成ブロック図である。
【図７】本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第１の構成例を示すブロック図である。
【図８】本発明の第３の実施の形態に係る第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例を示すブロック図である。
【図９】本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第３の構成例を示すブロック図である。
【図１０】従来のスライディングコリレータの一部分の構成ブロック図である。
【図１１】従来のマッチドフィルタ及びその周辺の構成例を示すブロック図である。
【図１２】従来の複数の拡散符号に対処するためマッチドフィルタ（従来の第２のマッチドフィルタ）及びその周辺の構成例を示すブロック図である。
【図１３】従来のスペクトラム拡散通信用相関回路を用いた復調部の具体的構成ブロック図である。
【符号の説明】
１…アンテナ、 ２…ＲＦ部、 ３…Ａ／Ｄ変換器、 ４…メモリ部、 ５…高速マッチドフィルタ、 ６…プロファイラ、 ７…フィンガメモリ、 ８…ＲＡＫＥ合成部、 ９…データ及び音声処理部、 １０，１０′…制御部、 １１…拡散符号発生器、 ３１…Ａ／Ｄ変換器、 ３２…乗算器、 ３３…ＰＮコードレジスタ、 ３４…加算器、 ３５…遅延回路、 １００、１００′…高速マッチドフィルタ、 １０１…入力信号レジスタ、 １０２…拡散符号レジスタ、１０３…乗算部、 １０４…加算部、 １０５…積和演算部、 １０６…積和演算出力保持部１０６、 １０７…加算部、 １０８…セレクタ部、 １０９…入力信号レジスタ、 １１０…入力信号用メモリ、 １１１…拡散符号用メモリ、 １２０…巡回符号レジスタ、 １２１…演算用巡回符号レジスタ、 １２２…ロード待ち符号シフトレジスタ１２２、 １３０…Ｓ／Ｈ回路
【発明の属する技術分野】
本発明は、移動体通信や無線ＬＡＮ等におけるスペクトラム拡散通信システムの基地局側受信機で用いられるスペクトル拡散通信用相関器に係り、特に同一位相に多数のユーザが重なった場合にも、構成を増大することなく復調処理でき、且つ拡散率が異なるユーザに対しても、効率よく復調できるスペクトル拡散通信用相関器に関する。
【０００２】
【従来の技術】
一般に移動体通信又は無線ＬＡＮ等に用いられるスペクトラム拡散（Spread Spectrum:ＳＳ）通信システムでは、送信側で送信データに対して狭帯域変調（１次変調）を行い、更に拡散変調（２次変調）を行う、２段階の変調を行ってデータを送信し、受信側では、受信データに対して逆拡散を行って１次変調に戻してから、通常の検波回路でベースバンド信号の再生を行うようになっている。
【０００３】
そして、従来、スペクトラム拡散された受信信号の相関を得るためのスペクトラム拡散通信用相関器は、逆拡散回路、符号分割多重変調波の復調回路で構成され、具体的に、スペクトラム拡散通信用相関器は、同期捕捉を行い、以降検出された同期位相で相関を取るために、論理回路で構成されたスライディングコリレータ（ＳＣ）が用いられている。
【０００４】
スライディングコリレータは、１ビットの相関器を用いて局発符号系列（拡散符号）を１ビットずつシフトさせ、毎回受信の符号系列との相関を求めるものであり、符号系列長だけのビット数について相関を求めれば、相関がピークとなる同期位相が求められ、同期捕捉が行われるものである。
【０００５】
ここで、従来の逆拡散回路の１つであるスライディングコリレータについて図１０を用いて説明する。図１０は、従来のスライディングコリレータの一部分の構成ブロック図である。
従来のスライディングコリレータにおける相関出力を取得する部分は、Ａ／Ｄ変換器３１と、乗算器３２と、ＰＮコードレジスタ３３と、加算器３４と、遅延回路３５とから構成されている。
【０００６】
上記従来のスライディングコリレータの各部を説明する。
Ａ／Ｄ変換器３１は、符号分割多重（Code Division Multiple Access：ＣＤＭＡ）変調されて送信され、アンテナ（図示せず）で受信されたアナログ信号を、デジタル信号に変換する高精度のアナログ／デジタル変換器である。
ＰＮコードレジスタ３３は、送信側でＤＭＡ変調に用いられたのと同じ拡散符号であるＰＮ（Pseudo Random Noise ）符号コードについて、拡散符号発生器（図示せず）から発生されたコードを保持し、１ビットずつ出力するレジスタであり、場合によっては拡散符号発生器そのものであっても良い。
【０００７】
乗算器３２は、Ａ／Ｄ変換器３１から出力されるデジタルの受信データに、ＰＮコードレジスタ３３から出力されるＰＮコードを乗算する乗算器である。
加算器３４と遅延要素３５は、乗算器３２から出力される乗算結果を、１シンボル期間累積加算してその積分値を相関出力として出力するものである。
【０００８】
従来のスライディングコリレータの動作は、アンテナで受信された受信データのアナログ信号が、Ａ／Ｄ変換器３１でデジタル信号に変換され、ＰＮコードレジスタ３３から出力されるＰＮコードと乗算器３２で乗算され、加算器３４と遅延要素３５で累積加算されて、１シンボル分の加算結果が相関出力として出力されるようになっている。
そして、乗算器３２における乗算のタイミングを１チップずらして位相を変化させながら乗算、累積加算が繰り返され、相関出力がピークとなる同期位相が検出されるようになっている。
【０００９】
よってスライディングコリレータでは、同期捕捉のためには、例えば、シンボル長をｍ、チップ数（拡散率又は拡散符号長）をｎとすると、１つのタイミングにおける相関値を出力するまでにｎ回の乗算及び加算を行い、１シンボル分の相関出力を得るためには、これをタイミングをずらしながらｍ回繰り返すことになり、ｎ×ｍ回の乗算及び加算を行った後に、相関値がピークとなったタイミングが同期位相として検出されることになる。
このとき、例えば、図１０に示すように、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３１で４倍オーバーサンプリングした場合には、１チップに対して４回の乗算及び加算を行う必要があり、乗算器３２及び加算器３４では、１６Ｍｂｐｓ(bit/sec)で動作すればよいことになる。
【００１０】
この逆拡散回路としてスライディングコリレータを用いる構成は、比較的簡易でゲート数も少なく、そのため消費電力も少ないというものであるが、特に同期捕捉の場面で用いると、同期捕捉を行うまでの時間は一般的には、１シンボル分の時間×１シンボル内のチップ数分だけかかるため、相関出力を得るまでに時間がかかるという問題がある。
【００１１】
相関出力を得るまでに時間がかかるという問題点を解決する方法として、スライディングコリレータの替わりに、マッチドフィルタ（整合フィル、若しくは Matched Filter ：ＭＦ）をスペクトラム拡散通信用相関器に用いることが考えられている。
マッチドフィルタは、あるタイミングにおける受信信号と拡散符号との積和演算を一斉に取ることにより、１シンボル時間内に同期捕捉を行うことができるものである。
【００１２】
ここで、従来の逆拡散回路の別の例であるマッチドフィルタの基本構成について、図１１を用いて説明する。図１１は、従来のマッチドフィルタ及びその周辺の構成例を示すブロック図である。
従来のマッチドフィルタは、基本的な構成としては、入力信号レジスタ１０１′と、拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されている。
【００１３】
上記従来のマッチドフィルタの各部を説明する。
入力信号レジスタ１０１′は、複数のサンプルホールド回路（図ではＳ／Ｈ）で構成され、ＣＤＭＡ変調されているアナログの入力信号がＡ／Ｄ変換器３で変換されたデジタル信号を順次取り込んで保持し出力する回路である。
尚、サンプルホールド回路の数は、拡散率（拡散符号長）×オーバーサンプリング数であり、例えば、拡散率が２５６，オーバサンプリング数が４の場合には、１０２４のサンプルホールド回路で構成されることになる。オーバーサンプリング数は、４倍に限らず、２倍でも８倍でも良い。細かな位相検出とその精度が必要な場合はオーバーサンプリング数を増加し、必要ない場合は減少させればい。入力信号のビット数は４〜１０が選択されると考えられ、従って４から１０ビットのＦ／Ｆ（フリップ／フロップ回路）を１０２４個並べる構成が最も一般的である。勿論単なるメモリでもこの機能を満たすことは言うまでもない。この１０２４個のＦ／Ｆ列に、順次上記サンプル速度（４倍オーバーサンプルの場合には約１６ＭＨｚのクロック）で入力信号を転送する。従って、１０２４個の入力信号データが入力レジスタに常時蓄積されるが、これは拡散率の最大２５６に対しちょうど１シンボル分に相当する。
また、図１１では、回路の記載規模の関係からＡ／Ｄ変換器３におけるオーバーサンプリングが２倍の例を示しており、サンプルホールド回路の２つに１つの割合でタップ出力を行うようになっている。例えば、４倍オーバーサンプリングであるなら、サンプルホールド回路の４つに１つの割合で出力を行うようにする。
また、オーバーサンプリングしていても全てのＳ／Ｈ回路からタップ出力して乗算器で乗算する例も存在する。
【００１４】
拡散符号レジスタ１０２は、複数のサンプルホールド回路（図ではＳ／Ｈ）で構成され、拡散符号発生部１１から出力される拡散符号であるＰＮ符号（コード）を順次取り込んで保持し出力するレジスタである。尚、サンプルホールド回路の数は、拡散率に対応する数であり、例えば、拡散率が２５６の場合には、２５６のサンプルホールド回路で構成されることになる。なお、拡散符号は１ビットであるので、１ビットのＦ／Ｆ（フリップ／フロップ回路）を２５６個配置すれば良い。（この場合もメモリで代用可能である。）
また、図１１では拡散符号発生器１１から出力される拡散符号を保持する拡散符号レジスタ１０２-1と、乗算部１０３に拡散符号を出力する拡散符号レジスタ１０２-0とを別々に設けているが、拡散符号発生器１１が１つであれば拡散符号レジスタ１０２-1から直接乗算部１０３に拡散符号を出力しても構わない。
【００１５】
乗算部１０３は、複数の乗算器で構成され、入力信号レジスタ１０１′の各サンプルホールド回路（Ｓ／Ｈ）で保持されたデジタル信号（複数ビット）に対して拡散符号レジスタ１０２からのＰＮ符号（１ビット）を乗算するものである。乗算器は、入力信号レジスタ１０１′のＳ／Ｈ回路のオーバーサンプリング数毎に設けられるので、従って、拡散率２５６の場合には２５６個の乗算器となる。乗算器は、制御部１０からの指示に従いクロック毎に入力信号レジスタと拡散符号レジスタのデータを乗算するが、制御部１０からの指示が無ければ乗算は行わない。
加算部１０４は、複数の加算器で構成され、乗算部１０３の各乗算器からの出力を一斉に加算するものである。
尚、図１１において、入力信号レジスタ１０１′における入力信号の取り込みタイミングや拡散符号レジスタ１０２における拡散符号発生器１１からの拡散符号取り込みタイミング、積和演算部１０５内の各乗算器、各加算器における演算タイミングなどは、全て制御部１０″からの制御で行われている。
【００１６】
従来の第１のマッチドフィルタの動作は、Ａ／Ｄ変換器３でデジタル変換された入力信号が複数のＳ／Ｈ回路で構成される入力信号レジスタ１０１′に順次保持され、そのＳ／Ｈ回路からの出力と複数のＳ／Ｈ回路で構成される拡散符号レジスタ１０２から出力される拡散符号とが乗算部１０３を構成する各乗算器で乗算され、更に各乗算器での乗算結果を加算部１０４を構成する各加算器で一斉に加算して、加算結果が出力される。その加算結果から相関出力を得るようになっている。
【００１７】
そして、従来の第１のマッチドフィルタにおける動作速度は、図１１に示すように、例えば、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ(bit/sec)で出力されることになるので、拡散符号発生器１１及び拡散符号レジスタ１０２、各乗算器及び各加算器では、１６Ｍｂｐｓ(bit/sec)で動作すればよいことになり、１６ＭＨｚの相関出力が得られることになる。
【００１８】
しかしながら、一般的なマッチドフィルタでは、あるタイミングにおける受信信号と拡散符号との積和演算を一斉に行うため、図１０と図１１とを比較すれば明らかなように、マッチドフィルタ構成の方がハード規模は大きく、例えば上記図１０で説明したスライディングコリレータに対して、図１１のマッチドフィルタは、１シンボル内のチップ数倍（拡散率倍）のゲート数が必要となり、ゲート規模が増大し、消費電力の増大をもたらすことになる。
【００１９】
上記説明した従来のスライディングコリレータ又はマッチドフィルタを受信回路の逆拡散回路部分に用いることを考えると、特に、基地局では、複数のユーザ、すなわち複数の拡散符号に対処する必要があり、上記従来のスライディングコリレータ又はマッチドフィルタを基地局で対応する拡散符号数又はユーザ数だけ配置しなければならず、構成がかなり増大する。
【００２０】
そこで、従来の第１のマッチドフィルタを用いた逆拡散回路において、複数のユーザ、すなわち複数の拡散符号に対処しながら構成を縮小した構成例について、図１２を用いて説明する。図１２は、従来の複数の拡散符号に対処するためマッチドフィルタ（従来の第２のマッチドフィルタ）及びその周辺の構成例を示すブロック図である。尚、図１２では、４種類の拡散符号に対応するための構成例を示している。
従来の第２のマッチドフィルタは、図１１に示したマッチドフィルタ（従来の第１のマッチドフィルタ）と同様に、入力信号レジスタ１０１′と、拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されており、但し、複数のユーザ、すなわち拡散符号に対処するための構成として、複数の拡散符号発生器１１と対になるように拡散符号レジスタ１０２を複数備え（図では、拡散符号レジスタ１０２-1、…、１０２-4の４つ）、各拡散符号レジスタ１０２-1、…、１０２-4から出力される拡散符号を入れ替えて拡散符号レジスタ１０２-0に保持するようにして、拡散符号レジスタ１０２-0からの拡散符号と入力信号とを乗算部１０３で乗算するようになっている。
尚、図１２において、入力信号レジスタ１０１′における入力信号の取り込みタイミングや拡散符号レジスタ１０２-1、…，１２-4における拡散符号発生器１１-1，…、１１-4からの拡散符号取り込みタイミング、及び積和演算部１０５内の各乗算器、各加算器における演算タイミングなどは、全て制御部１０″からの制御で行われている。
【００２１】
また、従来の第２のマッチドフィルタの動作としては、入力信号レジスタ１０１′に保持された入力信号に対して、まず、拡散符号発生器１１-1から出力され拡散符号レジスタ１０２-1に保持された拡散符号が拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成され、続いて拡散符号発生器１１-2から出力され拡散符号レジスタ１０２-2に保持された拡散符号が拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成され、以降同様にてから、拡散符号発生器１１-3から出力され拡散符号レジスタ１０２-3に保持された拡散符号、拡散符号発生器１１-4から出力され拡散符号レジスタ１０２-4に保持された拡散符号が順に拡散符号レジスタ１０２-0に出力されて積和演算部１０５で積和演算されて相関出力が成されてから、入力信号レジスタ１０１′に次の信号がシフト入力されるようになっている。
【００２２】
よって、従来の第２のマッチドフィルタでは、複数のユーザ、すなわち拡散符号に対処するために、乗算部１０３及び加算部１０４が入力信号レジスタ１０１′の動作速度に対して１／ユーザー数（拡散符号数）の高速度で動作する必要がある。
例えば、図１２に示すように、拡散符号が４種類の場合、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号をＡ／Ｄ変換器３で４倍オーバーサンプリングした場合、１６Ｍｂｐｓ(bit/sec)で入力信号レジスタ１０１′に出力されることになるので、各拡散符号発生器１１及び各拡散符号レジスタ１０２-1〜１０２-4は、４ＭＨｚで動作し、入力信号レジスタ１０１′における１回のシフトの間に４つの拡散符号との積和演算を行うので、各乗算器及び各加算器では、１６＊４＝６４ＭＨｚで動作する必要があり、６４ＭＨｚで相関出力が得られることになる。
【００２３】
つまり、第２のマッチドフィルタでは、受信信号をサンプリングした速度よりも高速に積和演算を行い、複数の拡散符号発生器からの拡散符号を切り替えながら積和演算することにより、積和演算部を複数設けることなく、複数のユーザ（拡散符号）の復調出力を得ることができるものであった。
【００２４】
一般的にＷ−ＣＤＭＡの基地局では、セクタを有しており、周囲３６０度を６セクタに分割していわゆるハニカム構造で送受信するようになっている。また、アダプティブアンテナを使用しない場合には、各セクタ毎に２つのアンテナが存在し、従って基地局として受信し復調しなけれはならない信号の本数は、６セクタ、２アンテナ、複素信号Ｉ／Ｑ、更にキャリア周波数が複数有るので（通常は４波）その倍数となり、合計６＊２＊２＊４＝９６にもなる。これらの入力信号からユーザーの同期を保持する為に、あるいは遅延波の検出の為に、更に復調の為に、それぞれマッチドフィルタ（ＭＦ）なりスライディングコリレータ（ＳＣ）を設けることはハード規模の増大を更に増すことになってしまう。
【００２５】
また、基地局として対応するユーザー数はその規模により異なるが、最も一般的な基地局は、１セクタ当たり３２ユーザーまでであるので、１基地局の合計は３２ユーザー×６セクター＝１９２ユーザー（正確には１９２チャネル）となる。
ここで、正確には１搬送波当たり３２チャネルであり、搬送波は全部で４波あるが、搬送波毎にユーザーを処理すれば良いとしてあり、搬送波４波に亘って処理する必要は今の所無いと考える。移動局が通信中搬送波を時間的に取り替えることは考えない。そうすると、１９２ユーザーを一括して処理する為の信号の本数は、前述したように６セクタ＊２アンテナ＊Ｉ／Ｑ２信号の合計２４本である。
【００２６】
このように、受信信号から多数のユーザーを一括処理しなければならない基地局の受信回路において、上記第２のマッチドフィルタで用いた積和演算部の動作を入力信号のサンプリングクロック速度に比べて高速化する技術を応用し、スライディングコリレータ又はマッチドフィルタ部分の構成を増大することなく高速化することで対応する技術が提案されている。
【００２７】
高速スライディングコリレータ又は高速マッチドフィルタを用いることにより、多数ユーザ又は多数信号に対応できるようにする技術については、平成１２年７月１４日公開の特開２０００−１９６４９９「スペクトラム拡散通信用相関回路」（出願人：国際電気株式会社、発明者：今泉市郎他）がある。
この従来技術は、基本的なスライディングコリレータ又はマッチドフィルタ部分の構成は従来の構成であり、それに入力信号をある程度蓄積をするための小規模のメモリを設け、Ａ／Ｄ変換された入力信号を制御部の制御によって低速（例えば１６ＭＨｚ）でメモリ（Ｓ／Ｈ回路）に書き込み、当該Ｓ／Ｈ回路から高速（例えば１．６ＧＨｚ）のクロックで読み出して、高速のコリレータ又はマッチドフィルタで拡散符号との積和演算を行うスペクトラム拡散通信用相関回路であり、これにより、構成素子数を小規模にして相関を得ることができるものである。
【００２８】
ここで、特開２０００−１９６４９９に提案された技術の概略について説明する。
まず、特開２０００−１９６４９９に提案されたスペクトラム拡散通信用相関回路を用いた復調部の具体的かつ基本的な回路構成について、図１３を用いて簡単に説明する。図１３は、従来のスペクトラム拡散通信用相関回路を用いた復調部の具体的構成ブロック図である。
従来の復調部は、図１３に示すように、アンテナ１-1，１-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッチドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ及び音声処理部９と、制御部１０と、拡散符号発生器１１とから基本的に構成されている。尚、図１３では、高速ＭＦ５-1，５-2を記載しているが、代わりに高速ＳＣ（スライディングコリレータ）を用いてもよいことになっている。
【００２９】
次に、図１３に示した復調部の各部について具体的に説明する。
アンテナ１は、通常２本（アンテナ１-1，１-2）用意され、ダイバーシティ受信を行う。ダイバーシティ受信とは、２本のアンテナで同一送信信号を受信し、復調した結果を合成し受信感度の向上を図るものである。
【００３０】
ＲＦ（Radio Frequency ：無線周波数）部２は、各アンテナに対して設けられ、ベースバンド（ＢＢ）信号を作成（復調）するものであり、直交検波を行いＩ成分（同相成分）とＱ成分（直交成分）に分離する。
【００３１】
Ａ／Ｄ変換器３は、ＲＦ部２からのＢＢアナログ信号をデジタル信号に変換する。変換ビット数は４〜６ビット必要である。変換周波数は、４倍オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）の場合には１６ＭＨｚとなる。Ｉ／Ｑ信号、アンテナ毎に対し、それぞれ１個のＡ／Ｄ変換器が必要になるが、高速処理が可能であれば、時分割処理を行わせることで１個のＡ／Ｄ変換器で足りることになる。
【００３２】
メモリ部４は、制御部１０からの指示により、Ａ／Ｄ変換器３で変換されたデジタル信号を少なくとも１シンボル分以上であってシンボル単位で取り込んで保持し、それを順次シンボル単位で一斉に高速で読み出すものである。書き込み速度は、チップ速度の１〜４倍程度、読み出し速度は、その１０倍以上は必要である。この処理で、いわゆる時間変換とバッファリングを行う。具体的には、少なくとも４８シンボル〜１００シンボル分のメモリ容量が必要である。
【００３３】
第１の高速ＭＦ５-1は、メモリ部４に保持されているスペクトラム拡散された信号と拡散符号発生器１１からの拡散符号を取り込み、その積和演算を１シンボル単位に行う。チップレートに比べ高速動作が行われる。高速動作をすることにより複数のメモリからの情報を極めて高速に処理できるようになるので、干渉キャンセラへの応用が可能になる。
また、第２の高速ＭＦ５-2も第１の高速コリレータ５-1と同様の動作を行うが、第２の高速コリレータ５-2の演算結果はプロファイラ６にも出力されるようになっている。
ここで、第１の高速ＭＦ５-1及び第２の高速ＭＦ５-2として、図１２で説明した第２のマッチドフィルタを用いることになる。
【００３４】
拡散符号発生器１１は、制御部１０からの指示により、指定された拡散符号を指定された位相で送出する。尚、拡散符号発生器の替わりに拡散符号を格納するレジスタであってもよい。
【００３５】
プロファイラ６は、第２の高速ＭＦ５-2からの出力を取り込み演算を行い、パスを特定する。これにより初期同期の段階では、チップ同期、シンボル同期、無線スロット同期、フレーム同期を取ることができ、基地局の特定が可能になる。
また、接続先基地局が決まった通信状態においては、パスの検出を行う。これらの情報は制御部１０に送られ、制御部１０から第１の高速ＭＦ５-1、メモリ部４-1、拡散符号発生器１１に指示が出力される。
【００３６】
ＲＡＫＥ合成部８は、フィンガメモリ７に取り込まれた第１の高速ＭＦ５-1からの相関出力を、パイロットシンボルを用いた位相補正を実施し、その後、複数パスの合成（ＲＡＫＥ合成）を行うものである。
また、ＲＡＫＥ合成部８には、この他、受信信号と周波数を合わせる為のＡＦＣ、受信信号と雑音（他信号からの干渉を含む）の割合か現在どうなっているかを測定するＳＩＲ測定部などか含まれる。
【００３７】
データ及び音声処理部９は、誤り訂正を行うため送信側で実施した各種信号処理の逆変換（復調）を行う。これにはデインタリーブ、ビタビ復号、ＣＲＣデコーダ、リードソロモン復号（又はターボ復号）、音声ＣＯＤＥＣなとが存在する。
【００３８】
図１３に示した復調部において、スペクトラム拡散された受信信号を、Ａ／Ｄ変換器３において、例えば１６ＭＨｚのクロックでＡ／Ｄ変換して、メモリ部４に１シンボル分書き込み、１００〜１０００倍の１．６ＧＨｚ〜１６ＧＨｚのクロックでシンボル単位にデータを複数回読み出すと共に、次の１シンボル分のデータをメモリ部４に書き込みつつ、読み出した１シンボル分のデータを高速ＭＦ５で高速演算処理を行うようにしているので、逆拡散処理すべきユーザ数又は信号数が多くてもそれに対応するだけの構成素子を配置することなく、構成素子数を小規模にして低消費電力とし、相関出力を短時間で得ることができるものである。
【００３９】
現在ＩＭＴ２０００にＡＲＩＢより提案されている、いわゆるＷ−ＣＤＭＡのチップ速度は約４Ｍｃｐｓ（正確には３．８４Ｍｃｐｓ）である。これに対し、Ｗ−ＣＤＭＡが実用化される２００１年のＬＳＩ製造プロセス（ＣＭＯＳ０．１８μｍ）でのクロック周波数は、これよりはるかに高い５００ＭＨｚから２ＧＨｚが予想されている。すなわち、入力信号の周波数に比べはるかに高い処理が可能となるはずである。
【００４０】
例えば、図１１で説明した入力信号のサンプリング速度と積和演算部１０５の処理速度が等しい第１のマッチドフィルタを用いると、４Ｍｃｐｓの入力信号がＡ／Ｄ変換器３で１６Ｍｂｐｓのサンプリングクロックで４倍オーバーサンプリングされ、拡散率２５６の場合には、１０２４個のＳ／Ｈ回路で構成される入力信号レジスタ１０１′に順次シフト入力され、１シンボル分のデータが蓄積されて、乗算部１０３の各乗算器で拡散符号レジスタ１０２からの拡散符号と乗算され、乗算結果はその後に続く加算器段で加算されて、相関出力すなわち復調信号を取り出す事が出来る。この演算は１クロック毎に行うことが出来るので、１シンボル時間に１０２４個の相関出力を得る事が可能である。
復調すべきユーザーなどのデータのシンボル位相が分かっている場合の復調処理においては、当該拡散符号と入力レジスタの１シンボル分の入力信号との乗算を１クロック時間（パイプライン処理が可能なので）で行い、その後のクロックで加算演算を行うと、結果的に数クロック後にはそのシンボルの相関出力すなわち復調を行うことが出来るので、１シンボル時間で最大１０２４個の復調を行うことが出来る。
【００４１】
そして、更に図１２に示した第２のマッチドフィルタで説明したように、乗算器及び加算器にて構成される積和演算部のクロックの速度を速めれば、複数のユーザーの復調、複数のパスの復調を行うことが出来る。具体的に図１２の第２のマッチドフィルタでは、積和演算部のクロック速度を４倍の６４ＭＨｚにし、拡散符号レジスタを４本用意し、乗算する拡散符号を入れ替えて上記積和演算を行えば、単位時間に４ユーザーの復調を行うことが出来るものであった。これは、データの拡散率を２５６とすれは、１実シンボル時間（チップレートが３．８４Ｍｃｐｓの場合２６．０４１１ｓ）内に２５６＊４＊４＝４０９６シンボル分の復調を実行することが可能になる。
【００４２】
この事は基地局が復調機能として１ユーザーあたり８パスを処理するとしても５１２ユーザーを１つのＭＦにて対処できることを意味している。勿論ＭＦとしては複素ＭＦ構成になっていなけれはならない。またアンテナダイバーシティを取る為には、ユーザー数として上記半分にしなければならないことは言うまでもない。いずれにせよ標準的な１基地局のユーザー数である１９２ユーザーを余裕を持って処理可能である。
【００４３】
チップ速度が４Ｍｃｐｓであるとし、４倍オーバーサンプリングでによって１６ＭＨｚで入力される入力信号を、マッチドフィルタにおけるクロック速度として例えば１６０ＭＨｚが使用可能となれば、１０倍の処理が可能となり、１２８０ユーザーを１つのＭＦで対処できることになる。
【００４４】
また、図１２に示した高速マッチドフィルタ１００をサーチャ用として用いる場合、図１２の構成を２個用意する事により、８ユーザー分の位相検出を常時行うことが出来る。１基地局として対処するユーザー数が前にも述べたように１９２ユーザーであるとすると、図１２の構成を２個用意したサーチャは、その約１／２５の能力を有していることになる。位相検出は、そのユーザーと通信を開始する時に必要であり、位相検出が完了して通信状態となれば必ずしも常時監視する必要はないので、１／２５の能力で十分と考えられる。
【００４５】
以上説明したように、図１２に示した第２のマッチドフィルタを複数用いることにより、複数の高速積和演算器ブロック（ＭＦ機能）と、複数の入力データレジスタ、及び複数の拡散符号レジスタにより１基地局の復調機能を達成でき、ハード規模を低減することができる。
【００４６】
【発明が解決しようとする課題】
しかしながら、上記従来のスライディングコリレータを用いたスペクトル拡散通信用相関回路では、相関出力が得られるまでに時間が掛かってしまうという問題があり、また、従来のマッチドフィルタを用いたスペクトル拡散通信用相関回路では、構成素子数が多大となり消費電力の増大をもたらすという問題点があった。
更に基地局では処理すべき信号の本数が多く、それぞれにハードを用意したのでは規模が増大し、結果的にコストの上昇をもたらす弊害があった。
【００４７】
また、特開２０００−１９６４９９に提案された従来のスペクトラム拡散通信用相関回路を用いた復調部では、複数ユーザの復調位相が重なった場合、例えば入力信号のサンプリングクロックに対して積和演算のクロックが４倍の高速クロックであれば、４ユーザの重なりまでは処理できるが、それ以上に重なった場合には処理できないという問題点があった。
【００４８】
本発明は上記事情に鑑みて為されたもので、複数ユーザの復調位相の重なりの度合いに応じて入力レジスタへの書き込み速度を可変にすることによって、構成を増大することなく復調位相の重なった多くのユーザの復調を可能にするスペクトル拡散通信用相関回路を提供する事を目的としている。
【００４９】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、受信信号をアナログ信号からデジタル信号に変換してサンプリングするＡ／Ｄ変換器と、Ａ／Ｄ変換器からの出力を記憶するメモリ部と、シフトの転送速度が可変であり、メモリ部からの入力信号を特定の速度でシフトさせつつ出力する入力信号レジスタと、必要なユーザ数分用意され、生成された拡散符号をシフトさせつつ出力する拡散符号レジスタと、サンプリングする速度の特定数倍の速度で、入力信号レジスタから出力された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する積和演算部と、メモリ部からの入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号レジスタにおける１サンプルのシフトの転送速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、転送速度を特定の速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行う制御部とを有するものであり、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５０】
本発明は、上記スペクトラム拡散通信用相関回路において、複数のＡ／Ｄ変換器、メモリ部、入力信号レジスタと、複数の入力信号レジスタからの出力を選択するセレクタ部とを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、セレクタ部で選択された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算するものであり、複数の入力信号についても、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５１】
本発明は、上記スペクトラム拡散通信用相関回路において、制御部が、各入力信号レジスタにおけるシフトタイミングをずらすよう制御し、セレクタ部の代わりに入力信号レジスタから異なったタイミングで出力される入力信号を保持するレジスタを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、レジスタに保持された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算するものであり、セレクタ部の代わりにレジスタの構成にても実現可能である。
【００５２】
本発明は、スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、複数の受信信号をアナログ信号からデジタル信号に変換してサンプリングする複数のＡ／Ｄ変換器と、出力するタイミングの速度が可変であり、複数のＡ／Ｄ変換器からの出力を記憶すると共に選択された入力信号を特定のタイミングの速度で出力する入力信号用メモリと、複数種類の拡散符号を記憶すると共に選択された拡散符号を出力する拡散符号用メモリと、サンプリングする速度の整数倍の速度で、入力信号用メモリで選択出力された入力信号と拡散符号用メモリで選択出力された拡散符号とを乗算して加算する積和演算部と、入力信号用メモリに記憶された入力信号と対応する拡散符号用メモリに記憶された拡散符号とを積和演算部に出力するタイミングを制御し、入力信号用メモリに入力される入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号用メモリからの出力タイミングの速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、入力信号用メモリからの出力タイミングの速度を特定のタイミングの速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行う制御部とを有するものであり、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる。
【００５３】
本発明は、上記スペクトラム拡散通信用相関回路において、入力信号レジスタが、データの書き込み速度が可変であり、メモリ部からの入力信号を特定の速度で順に書き込みながら出力し、拡散符号レジスタが、必要なユーザ数分用意され、生成された拡散符号を巡回シフトさせつつ出力し、制御部が、入力信号レジスタにおける書き込み位置に応じて拡散符号レジスタにおける巡回シフトを制御するものであり、入力信号レジスタで入力信号をシフトさせるのではなく、拡散符号を巡回シフトさせることで、回路における消費電力を抑えることができる。
【００５４】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、加算部における段階的加算途中の複数の出力を部分相関出力として選択出力可能であり、制御部が、拡散符号の拡散率に応じて加算部での部分相関出力を選択するものであり、異なる拡散率にも対応できる。
【００５５】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、制御部が、拡散符号の拡散率に応じて、加算部における段階的加算を行う加算器に対してリセットを行うものであり、異なる拡散率にも対応できる。
【００５６】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。
【００５７】
一般的に、Ｗ−ＣＤＭＡ信号の基地局での復調には、受信信号（遅延波を含め）の位相を検出するサーチャとしての機能と、サーチャで検出された位相で実際に受信信号から復調を行う復調機能の２つの機能を満たすことが必要である。
サーチャ機能を実現するスペクトル拡散通信用相関回路としては、当来受信信号としては、ある程度その位相を予知可能なデータチャネル信号と、ほとんどその位相を予知できないランダムアクセスチャネル信号との大きく分けて２種類が存在し、いずれにせよ、遅延波成分の検出はその位相が予め予知できないことから、スライディングコリレータ（ＳＣ）構成では時間が掛かり、またＳＣの数を増やすことにより解決しようとするとハード規模の増大を招いてしまうため、マッチドフィルタ（ＭＦ）を用いて構成することが望まれる。
【００５８】
また、復調機能を実現するスペクトル拡散通信用相関回路としては、信号の位相（シンボル、無線スロット、フレームのいずれも、及び複数の遅延波についても）が予め判明しており、シンボルの先頭位置から、ある程度正確に拡散符号との積和演算を実施し相関出力を得るものなので、この機能だけを達成するには受信信号の本数が少ない場合にはスライディングコリレータ（ＳＣ）構成でも実現可能である。
【００５９】
上記２つの機能をそれぞれ実現するためには、構成の簡素化を優先するか、処理速度及び処理能力を優先するかで、最適な構成が異なるが、本発明では、時分割では有るが１つの構成で上記２つの機能を達成可能な構成を提案するものである。
【００６０】
本発明のスペクトル拡散通信用相関回路について説明する前に、本発明のスペクトル拡散通信用相関回路を用いる復調回路について説明する。
本発明のスペクトル拡散通信用相関回路を用いる復調回路は、図１３に示した従来の復調回路と同様で、アンテナ１-1，１-2と、ＲＦ部２-1，２-2と、Ａ／Ｄ変換器３-1I，３-1Q，３-2I，３-2Qと、メモリ部４-1，４-2と、高速マッチドフィルタ（ＭＦ）５-1，５-2と、プロファイラ６と、フィンガメモリ７と、ＲＡＫＥ合成部８と、データ及び音声処理部９と、制御部１０と、拡散符号発生器１１とから基本的に構成されている。
そして、本発明は、この高速マッチドフィルタ（ＭＦ）５-1，５-2部分の発明である。
【００６１】
まず、本発明の第１の実施の形態に係るスペクトル拡散通信用相関回路について説明する。
本発明の第１の実施の形態に係るスペクトル拡散通信用相関回路によれば、入力信号のサンプリングクロック速度に比べて積和演算部分の演算速度が高速で動作可能なマッチドフィルタを用いて、従来一定速度で入力レジスタに書き込み転送していた入力信号を、同一位相に重なるユーザー数の状況に応じ、入力レジスタへの書き込みあるいは転送の速度を可変にして、同一位相に重なるユーザー数が標準的に処理可能なユーザ数を上回っていても処理可能にできるものである。
【００６２】
次に、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の具体的な構成例（本発明の第１のスペクトル拡散通信用相関回路）について、図１を使って説明する。図１は、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１２と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第１のスペクトル拡散通信用相関回路は、図１に示すように、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００６３】
本発明の第１のスペクトル拡散通信用相関回路の各部について説明する。
Ａ／Ｄ変換器３は、従来と同様に符号分割多重（Code Division Multiple Access：ＣＤＭＡ）変調されて送信され、アンテナ（図示せず）で受信されたアナログ信号を、デジタル信号に変換する高精度のアナログ／デジタル変換器である。変換ビット数は４〜６ビット必要であり、変換周波数は、４倍オーバーサンプリングであればＷ−ＣＤＭＡ（広帯域ＣＤＭＡ）の場合には１６ＭＨｚとなる。
メモリ部４は、従来と同様に、制御部１０からの指示に従いＡ／Ｄ変換器３で変換されたデジタル信号を少なくとも１シンボル分以上であってシンボル単位で取り込んで保持し、それを順次シンボル単位で一斉に高速で読み出すものである。
【００６４】
拡散符号発生器１１は、従来と同様に、制御部１０からの指示により、指定された拡散符号を指定された位相で送出するものであり、本発明では、標準的に処理可能なユーザ数（拡散符号数）の拡散符号発生器１１-1〜１１-4に加え、更に標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合に拡大可能とする数（図ではα）だけ、拡散符号発生器１１を備えておく必要がある。
【００６５】
高速マッチドフィルタ１００は、従来と同様に、メモリ部４に保持されているスペクトラム拡散された信号と拡散符号発生器１１からの拡散符号を取り込み、その積和演算を１シンボル単位に行って相関出力を得るものであるが、積和演算速度がチップレートに比べ高速動作が行われる点と、入力信号の転送速度制御方法及び積和演算部で乗算される拡散符号の切り替え制御方法が、従来とは異なっているものである。
【００６６】
本発明の第１のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第１の高速マッチドフィルタ）の内部構成は、図１２に示した従来のマッチドフィルタと同様の入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とから構成されている。
【００６７】
但し、従来の入力信号レジスタ１０１′が、Ｓ／Ｈ回路へデータの転送速度が入力信号にあわせて固定であったのに対して、本発明の入力信号レジスタ１０１は、制御部１０からの制御の元でＳ／Ｈ回路への転送速度が可変になっている点が異なっている。
【００６８】
また、本発明の制御部１０は、従来の制御部１０″の機能に加えて、プロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへのデータ転送速度及び拡散符号レジスタ１０２-1に設定する拡散符号の切り替えを制御する機能を有している。
具体的には、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへのデータ転送速度を落として遅くし、同一サンプリンデータ（入力信号レジスタ１０１に格納されているデータ）で標準ユーザ数よりも多くのユーザ（拡散符号）との積和演算を行い、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況下では、入力信号レジスタへのデータ転送速度を上げて速くするように制御している。
【００６９】
本発明の第１のスペクトル拡散通信用相関回路の動作について図１３，図１，図２の具体例を用いて説明する。図２は、本発明の第１のスペクトル拡散通信用相関回路における転送速度可変の具体例を示す説明図である。ここで、受信信号は４Ｍｃｐｓ(chip/sec）とし、４倍オーバーサンプリングされるため１６Ｍｂｐｓ(bit/sec)でメモリ部４に入力されるものとする。また、積和演算部１０５は６４ＭＨｚで動作し、拡散符号発生器１１は４台＋α配置されているものとする。
本発明の第１のスペクトル拡散通信用相関回路では、具体的には、ＣＤＭＡ変調された４Ｍｃｐｓ(chip/sec）の受信信号がＡ／Ｄ変換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で出力され、メモリ部４に格納されていく。
【００７０】
以降まず、サーチャ用に用いられる第１の高速マッチドフィルタ１００の動作について説明する。
メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚでメモリ部４から読み出されて、サーチャ用の高速マッチドフィルタ１００、又はサーチャー機能が動作する高速マッチドフィルタ１００の入力信号レジスタ１０１にシフトしながら格納されていき、積和演算部１０５で積和演算が為されて相関値が出力され、プロファイラ６でパス検出が行われ、検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果が制御部１０に入力され、制御部１０で受信タイミングの比較を行って位相が重なったユーザ数が検出される。
【００７１】
尚、サーチャー用に用いられる高速マッチドフィルタ１００では、本発明の第１の実施の形態の基本である入力信号レジスタの転送速度を可変にする必要はなく、標準転送速度である１６ＭＨｚで動作すればよい。よって、サーチャー用に用いられる高速マッチドフィルタ１００の前段には、メモリ部４がなくても構わない。
また、図１の構成では、積和演算部１０５がサンプリング速度１６ＭＨｚの４倍の６４ＭＨｚで動作するので、４ユーザ分の位相と遅延波の位相を検出できる。更に積和演算部１０５の動作速度を上げられれえば、その分のユーザ分の位相と遅延波の位相検出処理が可能になる。
【００７２】
次に、復調用に用いられる第１の高速マッチドフィルタ１００の動作について説明する。
復調用に用いられる第１の高速マッチドフィルタ１００の場合、制御部１０の制御で、位相が重なったユーザ数が４ユーザであったとすると、通常はそのまま標準転送速度の１６ＭＨｚでメモリ部４から読み出すように設定されて、メモリ部４に記憶されている受信信号が入力信号レジスタ１０１に１シンボル分取り込まれ、まず、拡散符号発生器１１-1で発生された拡散符号を拡散符号レジスタ１０２-1から拡散符号レジスタ１０２-0に設定して、積和演算部１０５で６４ＭＨｚで積和演算を行い、次に拡散符号発生器１１-2で発生された拡散符号を拡散符号レジスタ１０２-2から拡散符号レジスタ１０２-0に設定して、積和演算部１０５で６４ＭＨｚで積和演算を行い、同様に拡散符号発生器１１-3で発生された拡散符号の積和演算、拡散符号発生器１１-4で発生された拡散符号の積和演算を完了したなら、入力信号レジスタ１０１で入力信号を１サンプル取り込みシフト、保持する。
その結果、図２（ａ）に示すように、１６ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（標準時間Ｔ）に、４種類の拡散符号による６４ＭＨｚで動作する積和演算が行われ、６４ＭＨｚで相関出力が行われることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間はＴである。
【００７３】
そして、制御部１０で検出された位相が重なったユーザ数が４ユーザを越え、例えば、重なりが６ユーザー分（６個の復調）になった箇所が発生したら、メモリ部４からの読み出し速度を標準転送速度１６ＭＨｚの例えば半分の８ＭＨｚに落とし、入力信号レジスタ１０１に留まる時間として６ユーザー（６個の相関取得＝６個の復調）を処理するのに十分な時間（２＊Ｔ）を提供するようにする。また、その時には、拡散符号レジスタ１０２-0にセットされる拡散符号を６種類切り替えるように制御する。
【００７４】
その結果、図２（ｂ）に示すように、８ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（２＊Ｔ）に、８種類の拡散符号による６４ＭＨｚで動作する積和演算を行うことができ、６４ＭＨｚで最大８ユーザ分の相関出力が得られることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間は２＊Ｔで、その間に８ユーザ分を処理することになる。例では、６ユーザなので６種類の拡散符号について積和演算を行う。
【００７５】
なお、重なるユーザー数が多く転送速度を下げて１シンボルに対する処理時間の延長をした場合には、その影響を取り除くため、例えば、ユーザー数が０（ゼロ）で相関出力の取得をする必要のない場合はメモリ部４からの読み出し速度（転送速度）を６４ＭＨｚに速めて高速でシフトさせる。また、重なるユーザー数が１ユーザー（１パスの復調）又は２ユーザー（２パスの復調）の場合には、メモリ部４からの読み出し速度を標準転送速度１６ＭＨｚの２倍の３２ＭＨｚに切り替え、入力信号レジスタ１０１に留まる時間として２ユーザー（２個の相関取得＝２個の復調）を処理するのに十分な時間（Ｔ／２）を提供するようにする。
その結果、図２（ｂ）に示すように、３２ＭＨｚで動作する入力信号レジスタ１０１における１回のシフト、保持の間（Ｔ／２）に、２種類の拡散符号による６４ＭＨｚで動作する積和演算を行うことができ、６４ＭＨｚで最大２ユーザ分の相関出力が得られることになる。すなわち、入力信号レジスタ１０１に保持された特定タイミングにおけるサンプルに対する積和演算処理時間はＴ／２で、その間に２ユーザ分を処理することになる。
【００７６】
そして、図２（ｂ）に示すように、１回（１サンプルについて）４ユーザ以上を処理できるように転送速度を下げたなら、その分の影響を取り除くために２回転送速度を上げて処理を行い、トータルとして１シンボル分の時間が変化しないようにしている。
図２（ｂ）は、すぐ次のタイミングで重なるユーザ数が標準ユーザ数を下回った場合であるが、１シンボル分の間であれば、どこで転送速度を上げても構わない。
【００７７】
尚、図１に示した高速マッチドフィルタ１００の場合、１シンボル長（１０２４）×４（６４ＭＨｚが１６ＭＨｚの４倍）＝４０９６で、全体としての処理能力は、最高４０９６個の相関（８パスで５１２ユーザー分）を１シンボル時間内に取得する能力を有しているので、上記のように６ユーザが重なっている場合に、最大８ユーザ処理できる転送速度に変更するように少々無駄使いをしても、十分他のタイミングでその影響を取り除くことができる。
【００７８】
なお、標準転送速度である１６ＭＨｚで入力信号レジスタ１０１にデータを転送しているときには、上記前段のメモリ部４も同じ１６ＭＨｚで書き込み読み出しをすればよいが、転送速度が１６ＭＨｚから８ＭＨｚになったときには、書き込みは１６ＭＨｚで読み出しを８ＭＨｚで行うことになる。この場合書き込みのほうが速くなるので、その分余分にメモリを用意する必要が発生する。反対に転送速度が１６ＭＨｚから６４ＭＨｚになった場合は、読み出しを６４ＭＨｚで行い、書き込みは通常と同じ１６ＭＨｚで行えばよい。この場合、メモリ内にデータが無くなっていれば、１６ＭＨｚで読み出し転送速度も１６ＭＨｚのクロックで行うことになる。従って、１シンボル内のスケジュールを予め行う必要が有り、スケジューリングに必要な時間を確保するだけのメモリ容量が必要となる。
メモリ部４のメモリ容量は、ユーザの重なりの発生具合でも変化するが、最悪ケースとしても１シンボル分有れば十分である。
【００７９】
本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路によれば、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数が標準のユーザ数よりも多い場合には、復調機能を実現する高速マッチドフィルタにおいて、入力信号レジスタへのデータ転送速度を遅くして、同一のサンプリング信号で積和演算を行う時間を長くして標準よりも多くのユーザについて相関出力を得られるようにするので、位相が重なるユーザ数に対応して高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００８０】
また、上記スペクトル拡散通信用相関回路によれば、位相が重なるユーザ数が標準のユーザ数よりも多く、入力信号レジスタへのデータ転送速度を遅くして、同一のサンプリング信号で積和演算を行う時間を長くした場合には、その後のサンプリングタイミングにおいて、位相が重なるユーザ数が標準のユーザ数よりも少ないタイミングで、入力信号レジスタへのデータ転送速度を速くして、同一のサンプリング信号で積和演算を行う時間を短くして標準よりも少ないユーザについて相関出力を得られるようにするので、重なったユーザ数が多く転送速度を遅くした影響を、重なったユーザ数が少ないタイミングでキャンセルして１シンボルの処理時間は同一になるようにするので、周辺の構成要素へ影響を与えることなく実現できるものである。
【００８１】
次に、第１の実施の形態の各種応用例について説明する。
まず、第１の実施の形態において、２つの入力を１つの高速マッチドフィルタで処理する第２のスペクトル拡散通信用相関回路（本発明の第２のスペクトル拡散通信用相関回路）について、図３、図４を用いて説明する。図３は、本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路のセレクタ部を用いた場合の構成ブロック図であり、図４は、本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路の入力信号レジスタを用いた場合の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第２のスペクトル拡散通信用相関回路は、図３に示すように、２つのＡ／Ｄ変換器３-1、３-2と、２つのメモリ部４-1、４-2と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００８２】
本発明の第２のスペクトル拡散通信用相関回路の各部は、第１のスペクトル拡散通信用相関回路の各部と基本的には同様であり、但し、高速マッチドフィルタ１００には、２つの入力を処理するための構成が設けられている点が第１のスペクトル拡散通信用相関回路と異なっているので、高速マッチドフィルタ１００を除く部分については説明を省略する。
【００８３】
本発明の第２のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第２の高速マッチドフィルタ）の内部構成は、図１に示した第１の高速マッチドフィルタと同様の構成である複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とに加え、図３に示すように、第２の高速マッチドフィルタ１００の特徴として転送速度が可変である入力信号レジスタ１０１を２構成設け（第１の入力信号レジスタ１０１-1，第２の入力信号レジスタ１０１-2）、第１の入力信号レジスタ１０１-1又は第２の入力信号レジスタ１０１-2からセレクトした信号を積和演算部１０５に供給するセレクタ部１０８を設けている。
【００８４】
また、別の構成例として、図４に示すように、転送速度が可変である入力信号レジスタ１０１を２構成設け（第１の入力信号レジスタ１０１-1，第２の入力信号レジスタ１０１-2）、第１の入力信号レジスタ１０１-1又は第２の入力信号レジスタ１０１-2から交互にデータがシフト／保持され積和演算部１０５に供給する入力信号レジスタ１０９を設けた構成であっても構わない。
【００８５】
本発明の第２のスペクトル拡散通信用相関回路では、受信信号は４Ｍｃｐｓ(chip/sec）で各Ａ／Ｄ変換器３に入力され、各Ａ／Ｄ変換器３において４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)で各メモリ部４に入力されるものとする。また、積和演算部１０５が６４ＭＨｚで動作するものとすると、拡散符号発生器１１は２台以上配置されているものとする。
そして、通常動作では、各メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚで各メモリ部４から読み出されて、第２の高速マッチドフィルタ１００の入力信号レジスタ１０１-1及び入力信号レジスタ１０１-2にシフトしながら格納されていく。
そして、まず、第１の入力信号レジスタ１０１-1の信号がセレクタ部１０８でセレクトされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第１の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力され、続いて、第２の入力信号レジスタ１０１-2の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第１の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力される。
そして、次に、再度第１の入力信号レジスタ１０１-1の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第２の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力され、続いて、第２の入力信号レジスタ１０１-2の信号がセレクタ部１０８でされるか（図３）、又は入力信号レジスタ１０９に出力保持されて（図４）、第２の拡散符号レジスタ１０２の拡散符号と積和演算部１０５で積和演算が為されて相関値が出力されるように制御部１０によって、セレクタ部１０８及び拡散符号レジスタ１０２の動作が制御されるようになっている。
よって、図３に示すように、受信信号が４Ｍｃｐｓ(chip/sec）でＡ／Ｄ変換器３で４倍オーバーサンプリングされて１６Ｍｂｐｓ(bit/sec)でメモリ部４に格納され、積和演算部１０５の動作速度が６４ＭＨｚである場合は、通常状態で２入力について２ユーザの相関出力が得られることになる。
【００８６】
この第２の高速マッチドフィルタ１００の最も有効な適応例としては、図１３に示した復調部における１つのアンテナからの信号の直交検波後のＩ成分（同相成分）とＱ成分（直交成分）について、それぞれを図３の入力とし、まずＩ成分（同相成分）について積和演算を行って相関出力を取得し、次に、Ｑ成分（直交成分）について積和演算を行って相関出力を取得する動作を、２つのユーザ（２つの拡散符号）について繰り返すことによって、１サンプル時間に２ユーザのＩ，Ｑ両成分の相関出力を得ることができる。
積和演算部１０５の動作速度を更に上げることができれば、より多くのユーザについてＩ，Ｑ両成分の相関出力を得ることができるものである。
尚、図３又は図４における１つの入力を関連しない２つの入力とした場合には、拡散符号発生器１１は、４つ設けて乗算する拡散符号を切り替えるようにしても構わない。
【００８７】
そして、図３又は図４に示した構成においても、第１のスペクトル拡散通信用相関回路で説明したのと同様に、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへのデータ転送速度及び拡散符号レジスタ１０２-0に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００８８】
尚、図３，図４に示した構成において、入力信号レジスタ１０１の台数を更に増やし、セレクタ部１０８の各セレクタ又は入力信号レジスタ１０９の各Ｓ／Ｈへのタップ数を増やして時分割でセレクト又はシフト保持することによって、Ｉ／Ｑ信号の多重処理のみならず、アンテナ数の多重処理等を時分割処理で行うことも可能である。
【００８９】
次に、第１の実施の形態の複数入力処理の応用例として、多数入力を１つの高速マッチドフィルタで処理する第３のスペクトル拡散通信用相関回路（本発明の第３のスペクトル拡散通信用相関回路）について、図５を用いて説明する。図５は、本発明の第１の実施の形態の複数入力を処理するスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第３のスペクトル拡散通信用相関回路は、図５に示すように、複数（図５では４つ）のＡ／Ｄ変換器３-1、３-2、３-3、３-4と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
【００９０】
本発明の第３のスペクトル拡散通信用相関回路の各部は、第１のスペクトル拡散通信用相関回路の各部と基本的には同様であり、但し、高速マッチドフィルタ１００には、複数の入力を処理するための構成が設けられている点が第１のスペクトル拡散通信用相関回路と異なっているので、高速マッチドフィルタ１００を除く部分については説明を省略する。
【００９１】
本発明の第３のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第３の高速マッチドフィルタ）の内部構成は、図１に示した第１の高速マッチドフィルタと同様の構成である乗算部１０３と加算部１０４とを具備する積和演算部１０５に加え、図５に示すように、第３の高速マッチドフィルタ１００の特徴として複数入力に対するメモリ部４と拡散符号レジスタ１０２とセレクタ部１０８又は入力信号レジスタ１０９の機能を兼ね備えた入力信号用メモリ１１０と、複数の拡散符号レジスタ１０２の機能を兼ね備えた拡散符号用メモリ１１１を設けている。
【００９２】
ここで、入力信号用メモリ１１０は、制御部１０からの制御の元で各Ａ／Ｄ変換器３-1、３-2、３-3、３-4からの信号を順次書き込んで記憶し、その中からセレクトされた信号を順に読み出して積和演算部１０５に出力するメモリである。
一方、拡散符号用メモリ１１１は、制御部１０からの制御の元で拡散符号発生器１１から発生される各種拡散符号を書き込んで記憶し、その中からセレクトされた拡散符号を順に読み出して積和演算部１０５に出力するメモリである。
そして、制御部１０は、入力信号用メモリ１１０への書き込みタイミングに加え書き込み位置（アドレス）をも制御し、また読み込みタイミングに加え読み込み位置（アドレス）をも制御する。同様に制御部１０は、拡散符号発生器１１における発生拡散符号を指示し、その発生されたか拡散符号を拡散符号用メモリ１１１に書き込む際の書き込みタイミング及び書き込み位置（アドレス）と、読み込みタイミング及び読み込み位置（アドレス）をも制御するようになっている。
【００９３】
本発明の第３のスペクトル拡散通信用相関回路では、受信信号サンプリング速度に比べて積和演算部１０５の動作速度が高速であるとすると、拡散符号発生器１１で複数の拡散符号を発生させて拡散符号用メモリ１１１に格納しておき制御部１０の制御でセレクトして読み出して出力し、各Ａ／Ｄ変換器３で変換されて入力信号用メモリ１１０に格納された受信信号も制御部１０の制御でセレクトして読み出して出力することによって、積和演算部１０５の演算能力に応じて、複数の入力に対して複数の拡散符号で積和演算を行い、相関出力を得ることができるものである。
また、図５のように、入力信号レジスタ１０１の代わりに入力信号用メモリ１１０、拡散符号レジスタ１０２の代わりに拡散符号用メモリ１１１を用いることによって、位相の重なるユーザー数などの状況に応じて、柔軟に制御方法を変えて積和演算処理を施すことができる効果がある。
【００９４】
そして、図５に示した構成においても、第１のスペクトル拡散通信用相関回路で説明したのと同様に、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号用メモリ１１０からのデータ読み込みタイミング（データ読み込み速度、すなわち転送速度）及び拡散符号レジスタ１０２-1に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、効率よく相関出力を得ることができるものである。
【００９５】
尚、拡散符号用メモリ１１１のメモリ容量が十分大きくとれるのであれば、拡散符号は拡散符号発生器１１で発生させるのではなく、全ての可能性を拡散符号用メモリ１１１（ＲＯＭ）に予め格納して於いて、復調に用いる拡散符号を読み出して積和演算部１０５に出力するようにしても構わない。
図５の構成を用いれば、入力信号用メモリ１１０及び拡散符号用メモリ１１１に十分な容量と読み出し速度を確保できれば、基地局における復調部において、複数セクタ、２アンテナ、Ｉ／Ｑの全ての入力信号を取り込んで、積和演算部の高速動作で、全ての復調を１つの高速マッチドフィルタ１００で行うことも可能になる。
【００９６】
本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、入力信号のサンプリング速度に対して、積和演算部分の演算速度が高速で動作可能な高速マッチドフィルタ１００を用いて、制御部１０の制御の元で、従来一定速度で入力信号レジスタ１０１に入力信号を書き込み転送又は入力信号用メモリ１１０からの読み出していたものを、プロファイラ６で検出されたパスの位相情報から位相が重なったユーザ数を検出し、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０空の読み出し速度を落として遅くして、位相が重なったユーザについて全て拡散符号との積和演算を行って相関出力を取得するので、同一位相に重なるユーザー数が標準的に処理可能なユーザ数を上回っていても処理できる効果がある。
【００９７】
また、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなって、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０からの読み出し速度を落として遅くした場合には、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況（タイミング）下では、入力信号レジスタ１０１へのデータ転送速度又は入力信号用メモリ１１０からの読み出し速度を上げて速くしているので、１シンボル分の相関出力を取得する時間は変化しないように制御しているので、入力信号レジスタ１０１への転送速度又は入力信号用メモリ１１０からの読み出し速度を可変にしても、復調部の他の構成要素には影響しないで実現できる効果がある。
【００９８】
また、本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路では、１シンボル時間に最大限取得できる相関出力の数（最大相関値取得数）に対して、実際に基地局の復調で用いられる相関出力数は、かなり余裕があるので、１台の高速マッチドフィルタを復調用とパス検出（サーチャー）用の両方に用いることができる。
また、パス検出用に用いた場合には、マルチパス検出を同時に行う事ができるし、更にメインパスについてＥ．Ｍ．Ｌ．（Ｅａｒｌｙ、Ｍａｉｎ、Ｌａｔｅ）での遅延波に関する相関出力をも取ることも可能である。
【００９９】
また、携帯電話などの移動機が、移動中に基地局ゾーンをまたぐような場合等に、異なるセクタの現在使用中とは異なるキャリアを受信してしまうような場合に発生するコンプレスモードに対しても、第１の実施の形態の秘術を利用して、シンボル分の転送時間を調整することにより、他のキャリアを受信することが可能になる。
【０１００】
また、図１，図３，図４では、拡散符号レジスタ１０２に対応する形で、拡散符号発生器１１を設けているが、拡散符号発生器１１のクロック速度を４倍にする事により、１台の拡散符号発生器１１で順に異なる４ユーザーの拡散符号を発生させ、別々の入力信号レジスタ１０１-1〜１０１-4に格納するようにすれば、拡散符号発生器１１部分の回路規模を縮小できる。
更に、基地局の場合、拡散符号のロングコード部分は全てのユーザーに共通であるので、ロングコード部分を共通のメモリ（ＲＡＭ、ＲＯＭ）等に蓄積しておく事も可能であり、拡散符号発生器１１部分又は拡散符号レジスタ１０２部分の回路規模を縮小できる。
【０１０１】
これまで説明してきた第１の実施の形態にかかるスペクトル拡散通信用相関回路は、積和演算部１０５の動作速度をサンプリング速度に比べて高速にすることにより、構成を増大することなく複数ユーザの信号を復調できるようにするものであった。ここで、積和演算部１０５の動作速度を高速化することにより、本発明マッチドフィルタの消費電力はその分増加することになるが、従来に比べ設けなければならないマッチドフィルタの台数を低滅できるものであるからして、復調装置全体としては、消費電力の増加にはならないといえる。
また、マッチドフィルタの消費電力は入力信号レジスタ１０１部分で多くを（構成によって異なるが３０％〜７０％）消費しており、これは入力信号レジスタ１０１内部に１シンボル数分のＳ／Ｈ回路を設け、しかも１６ＭＨｚでシフト・保持の動作を行わせている事から生じている。
【０１０２】
この対策として、既に公知例に有るように、拡散符号レジスタを巡回可能な巡回符号レジスタとし、サーチャ用に位相を順にずらしたり、復調用にシンボル位置をあわせるための動作を拡散符号レジスタの内容を巡回させることによって行い、積和演算を行う方式が考案されている。
この場合、符号レジスタ入力信号レジスタ１０１の内容の変更は１サンプルクロック毎にシフトしながら変更するのではなく、各サンプルクロック毎に順に新しいデータでＳ／Ｈ回路の内容を更新していき、その都度シンボルの開始位置を合わせるために、巡回符号レジスタで拡散符号の内容を回転させてから積和演算を行うようになっている。
この方式では、入力信号レジスタの規模に比べて拡散符号レジスタは、数の点では、１／オーバサンプリング数であるし、また各Ｓ／Ｈ回路自体も入力信号レジスタでは４から１０ビットのＦ／Ｆ（フリップ／フロップ回路）であるのに対して、拡散符号レジスタは１ビットであるから、シフト動作させる回路の回路規模も格段に小さいことになる。また入力信号レジスタにおける消費電力はタップ数分の１、すなわち約千分の一に低減されるので無視できる量になる。
【０１０３】
上記巡回符号レジスタを用いる方式を本発明の第１の実施の形態に適用した第２の実施の形態について説明する。
本発明の第２の実施の形態にかかるスペクトル拡散通信用相関回路は、入力信号レジスタ１０１へのデータ格納をシフトレジスタではなく、各サンプルクロック毎に順に新しいデータでＳ／Ｈ回路の内容を更新し、その都度シンボルの開始位置を巡回符号レジスタにより拡散符号をシフトさせて合わせてから、積和演算部１０５の高速動作によって、複数の拡散符号について積和演算を行うもので、制御部１０においてプロファイラ６で検出されたパスの位相情報、すなわち各ユーザの受信タイミング検出結果を入力し、受信タイミングの比較を行って位相が重なったユーザ数を検出し、検出されたユーザ数から入力信号レジスタへの更新用の新しいデータの格納速度（データ転送速度）及び拡散符号レジスタ１０２-0に設定する拡散符号の切り替えを制御する機能を実現すれば、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、消費電力を大幅に低減しながら、効率よく相関出力を得ることができるものである。
【０１０４】
次に、第２の実施の形態に係るスペクトル拡散通信用相関回路（本発明の第４のスペクトル拡散通信用相関回路）について、図６を用いて説明する。図６は、本発明の第２の実施の形態に係るスペクトル拡散通信用相関回路の構成ブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
本発明の第４のスペクトル拡散通信用相関回路は、図１に示した第１のスペクトル拡散通信用相関回路と同様に、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００と、拡散符号発生器１１と、制御部１０とから構成されている。
本発明の第４のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００以外は第１のスペクトル拡散通信用相関回路と同様であるので、ここでは説明を省略する。
【０１０５】
本発明の第４のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００（第４の高速マッチドフィルタ）の内部構成は、図１に示した第１のマッチドフィルタと同様の乗算部１０３と加算部１０４とを具備する積和演算部１０５と、拡散符号レジスタ１０２と、第４の高速マッチドフィルタの特徴部分である入力信号レジスタ１０１″と、複数の巡回符号レジスタ１２０とから構成されている。
【０１０６】
第４の高速マッチドフィルタの入力信号レジスタ１０１″は、複数（一般的には、拡散率×オーバーサンプリング数）のＳ／Ｈ回路１３０で構成され、制御部１０の制御の元に、メモリ部４から１データずつがＳ／Ｈ回路１３０-1から順にＳ／Ｈ回路１３０-2、…Ｓ／Ｈ回路１３０-mまで格納し、次は、Ｓ／Ｈ回路１３０-1に戻ってサイクリックに格納していくものである。
そして、第４の高速マッチドフィルタ１００の入力信号レジスタ１０１″では、標準的には１サンプリングクロック毎にデータを更新するが、制御部１０で検出された位相が重なったユーザ数に応じて、入力信号レジスタへの更新用の新しいデータの格納速度（データ転送速度）を可変にされるようになっている。
【０１０７】
第４の高速マッチドフィルタの巡回符号レジスタ１２０は、拡散符号を入力信号レジスタ１０１″におけるシンボル開始位置に合わせて拡散符号レジスタ１０２に出力するためのレジスタで、演算用巡回符号レジスタ１２１とロード待ち符号シフトレジスタ１２２とから構成されている。
ロード待ち符号シフトレジスタ１２２は、拡散符号発生器１１から出力される拡散符号をシフトしながら保持し、１つの拡散符号について指示したなら、演算用巡回符号レジスタ１２１に出力（ロード）されるのを待っている。
演算用巡回符号レジスタ１２１は、ロード待ち符号シフトレジスタ１２２からロードされた拡散符号を制御部１０からの制御に従って巡回させて、入力信号レジスタ１０１″におけるシンボルの開始位置に合わせ、拡散符号レジスタ１０２に各々出力するものである。
【０１０８】
そして、第４のスペクトル拡散通信用相関回路の制御部１０は、通常は、１サンプルクロック毎にメモリ部４に記憶された入力データを入力信号レジスタ１０１″のＳ／Ｈ回路１３０に順に格納するよう制御し、シンボル開始位置に合わせて巡回符号レジスタ１２０の演算用巡回符号レジスタ１２１を巡回させ、拡散符号レジスタ１０２を介して積和演算部１０５で積和演算を実行させる。
そして、プロファイラ６で検出されたパスの位相情報から位相が重なったユーザ数を検出し、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を落として遅くし、その後データ転送速度を落とした影響をキャンセルするために、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも少なくなった状況下では、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を上げて早くするように制御している。
【０１０９】
本発明の第４のスペクトル拡散通信用相関回路の動作は、メモリ部４に格納された受信信号は、標準転送速度である１６ＭＨｚでメモリ部４から読み出されて、高速マッチドフィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回路１３０-1から順に格納されていき、Ｓ／Ｈ回路１３０-mに格納された時点で、拡散符号発生器１１からの拡散符号もロード待ち符号シフトレジスタ１２２に順にシフトしながら格納され、演算用巡回符号レジスタ１２１にロードされるものとする。
そして、その時点では、入力信号レジスタ１０１″に保持されているデータと演算用巡回符号レジスタ１２１から拡散符号レジスタ１０２を介して出力される拡散符号とが積和演算部１０５で積和演算が為されて相関値が出力される。
そして次のサンプルタイミングでは、新しい受信データが、メモリ部４から読み出されて、高速マッチドフィルタ１００の入力信号レジスタ１０１″のＳ／Ｈ回路１３０-1に格納され、シンボルは、Ｓ／Ｈ回路１３０-2〜Ｓ／Ｈ回路１３０-m、Ｓ／Ｈ回路１３０-1となり、別の巡回符号レジスタ１２０の演算用巡回符号レジスタ１２１で拡散符号が１つ巡回シフトされ、拡散符号レジスタ１０２を介して出力される拡散符号と入力信号レジスタ１０１″に保持されているデータとが積和演算部１０５で積和演算が為されて相関値が出力される。
【０１１０】
そして、制御部１０で、プロファイラ６からの検出されたパスの位相情報によって位相が重なったユーザ数が検出され、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）を落として遅くし、位相が重なったユーザ数分だけ積和演算を行ってから、次の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に格納するように制御している。
【０１１１】
尚、図６は、第２の実施の形態の技術を図１に示したスペクトル拡散通信用相関回路に適応した例であるが、図３，図４，図５，図６に対しても同様に第２の実施の形態の技術を適応可能である。
【０１１２】
本発明の第２の実施の形態にかかるスペクトル拡散通信用相関回路によれば、入力信号レジスタ１０１″におけるデータ書き換えは、１つのＳ／Ｈ回路ずつにしてシンボル開始位置をずらし、このずれを巡回符号レジスタ１２０内で拡散符号を巡回シフトすることによって合わせて、積和演算を行い、位相が重なったユーザ数が標準的に同一位相で処理可能なユーザ数（拡散符号数）よりも多くなった場合には、入力信号レジスタへの新しいデータの格納速度（データ転送速度）をサンプリングクロックの速度よりも落として遅くし、位相が重なったユーザ数分だけ積和演算を行ってから、次の受信信号を入力信号レジスタ１０１″のＳ／Ｈ回路１３０に格納するので、位相が重なったユーザ数が増大しても、高速マッチドフィルタ部分の構成を増大することなく、入力信号レジスタ１０１への転送速度を可変にして制御することによって、消費電力を大幅に低減しながら、効率よく相関出力を得ることができる効果がある。
【０１１３】
これまで説明してきた第１、第２の実施の形態のスペクトル拡散通信用相関回路では、拡散率を最大の２５６として、最大の拡散率に対応できる構成であった。
拡散率は３ＧＰＰの仕様書に有るように４〜２５６迄であり、拡散率の違いに対応するためには、スライディングコリレータ（ＳＣ）の場合は累積加算の回数を変えるだけでハードは全く同じで対応出来た。
【０１１４】
マッチドフィルタの場合には、２通りの方式にて対処可能である。
最も簡単な第１の方法は、図１に示したスペクトル拡散通信用相関回路において、拡散符号レジスタ１０２の不要部分（拡散率６４で有れば残りの１９２のデータ）は実質的にゼロにするか、又は入力レジスタ１０１からの信号を不要部分では実質的にゼロにして乗算器に入力する、あるいは不要な乗算器からの出力を加算器に入れないかゼロにする等の対策である。この場合、回路構成は図１と何ら変える必要は無く実現できる。しかも相関出力の得られる場所は、常に１カ所である。
【０１１５】
次に、各種拡散率に対応するための発明である第３の実施の形態にかかるスペクトル拡散通信用相関回路について説明する。
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路は、複数の異なる拡散率に対応するために、各乗算器の乗算結果を全て加算して相関値とするのではなく、拡散率に応じて制限された乗算器の加算結果を持って相関値とすることによって実現するスペクトル拡散通信用相関回路である。
【０１１６】
まず、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第１の構成例（第５のスペクトル拡散通信用相関回路）について、図７を使って説明する。図７は、本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第１の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【０１１７】
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第１の構成例（第５のスペクトル拡散通信用相関回路）は、基本的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００′と、拡散符号発生器１１と、制御部１０′とから構成されている。
本発明の第５のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００′以外の部分は、第１のスペクトル拡散通信用相関回路と同様であるので、説明を省略する。
本発明の第５のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００′（第５の高速マッチドフィルタ）の内部構成は、図１に示した第１のマッチドフィルタと同様の入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、乗算部１０３と加算部１０４とを具備する積和演算部１０５とに加えて、加算部１０４における階段状になっている加算器の途中から出力を取り出した部分相関出力を保持する積和演算出力保持部１０６を有している。
【０１１８】
また、本発明の第５のスペクトル拡散通信用相関回路の制御部１０′は、第１のスペクトル拡散通信用相関回路の制御部１０の機能に加え、拡散率に応じて積和演算出力保持部１０６の何れかに保持された相関値を相関出力とする制御を行うようになっている。
【０１１９】
本発明の第５のスペクトル拡散通信用相関回路の動作は、拡散率が最大の２５６の場合には、拡散符号レジスタ１０２に拡散符号が設定されたなら、入力信号レジスタ１０１のデータと拡散符号レジスタ１０２の拡散符号の積和演算を行って通常通り加算部１０４における最後の加算器からの出力を相関出力とする。
そして、拡散率が２５６以外の場合、例えば、１２８の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、加算部１０４における最後から２番目の下の加算器からの出力を相関出力とすればよい。
同様に、拡散率が例えば、６４の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／４の６４個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／４のデータと拡散符号レジスタ１０２の右１／４の拡散符号の積和演算結果が必要で、加算部１０４における最後から３番目の最下の加算器からの出力を相関出力とすればよい。
【０１２０】
図７に示したスペクトル拡散通信用相関回路では、加算部１０４における各階段状になっている加算器の途中からの出力を積和演算出力保持部１０６の各Ｓ／Ｈ回路に格納し、拡散率に対応するＳ／Ｈに記憶された加算結果を相関値として採用したが、拡散率に応じて不要な加算結果をリセットする別の構成例について、図８を使って説明する。図８は、本発明の第３の実施の形態に係る第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例を示すブロック図である。
第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例として、図８に示すように、２段目の加算器にリセット機能を設け、拡散率に基づく外部（制御部１０′）からの指示で、必要のない部分の加算器の加算結果をリセットして、常に最終段の加算器からの出力を相関出力として用いるものである。
【０１２１】
例えば、拡散率が１２８であるとすると、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、図８における上半分の加算器における加算結果は不要であるので、上半分をリセットするリセット線でリセットを行い、最終段の加算器からの出力を相関出力とすればよい。
同様に、拡散率が６４であるとすると、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／４の６４個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／４のデータと拡散符号レジスタ１０２の１／４の拡散符号の積和演算結果が必要で、図８における上３／４の加算器における加算結果は不要であるので、上３／４をリセットするリセット線でリセットを行い、最終段の加算器からの出力を相関出力とすればよい。
【０１２２】
次に、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の別の構成例（第６のスペクトル拡散通信用相関回路）について、図９を使って説明する。図９は、本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第３の構成例を示すブロック図である。尚、図１と同様の構成をとる部分については同一の符号を付して説明する。
【０１２３】
本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路の第３の構成例（第６のスペクトル拡散通信用相関回路）は、図９に示すように、基本的な構成要素としては、図１と同様で、Ａ／Ｄ変換器３と、メモリ部４と、高速マッチドフィルタ１００′と、拡散符号発生器１１と、制御部１０′とから構成されている。
本発明の第６のスペクトル拡散通信用相関回路の各部は、高速マッチドフィルタ１００′以外の部分は、第１のスペクトル拡散通信用相関回路と同様であるので、説明を省略する。
本発明の第６のスペクトル拡散通信用相関回路で用いる高速マッチドフィルタ１００′（第６の高速マッチドフィルタ）の内部構成は、基本的には、図１に示した第１のマッチドフィルタと同様で、入力信号レジスタ１０１と、複数の拡散符号レジスタ１０２と、積和演算部１０５′とから構成されている。
但し、積和演算部１０５′の内部が、複数（具体的には、最大拡散率数）の乗算器で構成される乗算部１０３と、特定数の乗算器出力を２つずつ階段状に加算して部分相関出力を出力する複数のブロック加算部１０７と、更に複数のブロック加算部１０７からの出力を選択加算する加算器（図示せず）で構成されている。
図９に示した例では、最大拡散率２５６に対応して設計された高速マッチドフィルタ１００′において、１６個の乗算器の出力を２つずつ階段状に加算していく１６個のブロック加算部１０７を設けた構成である（ｎ＝１６）。
【０１２４】
そして、本発明の第６のスペクトル拡散通信用相関回路の制御部１０′は、第１のスペクトル拡散通信用相関回路の制御部１０の機能に加え、拡散率に応じてブロック加算部１０７から出力される部分相関出力値を拡散率に応じて選択的に加算して相関出力とする制御を行うようになっている。
【０１２５】
本発明の第６のスペクトル拡散通信用相関回路の動作は、拡散率が最大の２５６の場合には、拡散符号レジスタ１０２に拡散符号が設定されたなら、入力信号レジスタ１０１のデータと拡散符号レジスタ１０２の拡散符号の積和演算を行って、１６個のブロック加算部１０７から出力される１６部分相関出力を全て加算して相関出力とする。
そして、拡散率が２５６以外の場合、例えば、１２８の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右半分の１２８個に拡散符号が設定された段階で、入力信号レジスタ１０１の右半分のデータと拡散符号レジスタ１０２の右半分の拡散符号の積和演算結果が必要で、右半分の８個のブロック加算部１０７から出力される１６部分相関出力を加算して相関出力とする。
同様に、拡散率が例えば、１６の場合には、拡散符号レジスタ１０２の２５６個のＳ／Ｈ回路のうち、例えば、右１／１６の１６個に拡散符号が設定された段階で、入力信号レジスタ１０１の右１／１６のデータと拡散符号レジスタ１０２の右１／１６の拡散符号の積和演算結果が必要で、際右側のブロック加算部１０７から出力される１６部分相関出力を相関出力とする。
【０１２６】
図９の構成において、もし拡散率が１６より小さい場合、例えば拡散率８と４の場合には、拡散符号レジスタの不要部分を０としておけば、最右側のブロック加算部１０７から出力される１６部分相関出力を全体相関出力としても問題ないことになる。
【０１２７】
従って、図９では、１６個の乗算器による１６部分相関出力としたが、３２部分相関出力を出力するブロック加算部１０７を８個設けてもよいし、６４部分相関出力を出力するブロック加算部１０７を４個設けてもよいし、１２８部分相関出力を出力するブロック加算部１０７を２個設けても良い。
また、図９に示したスペクトル拡散通信用相関回路を応用し、積和演算部１０５′内がより高速に動作可能となれば、例えば、乗算部１０３内を１６個の乗算器で構成し、ブロック加算部１０７-1で１６個の乗算結果を加算して１６部分相関出力を行う構成として、入力信号レジスタ１０１及び拡散符号レジスタ１０２の各データを１６個ずつセレクタなどで切り替えて入力し、拡散率に応じた数だけ１６部分相関出力を加算して最終的な相関出力を取得するようにもできる。
【０１２８】
なお拡散率が１２８の場合は、実質的に２５６の拡散率のチャネル（ユーザー）を２本使うことになり、全体のチャネル数は減少する。
これは、拡散符号が、拡散率に応じたツリー構造の系列体系を持っており、例えば、２５６の拡散率の符号は、１２８の拡散率の符号を単に２個並べて生成するからである。従って２５６のチャネルと１２８のチャネルを同系列で同時に形成しようとすると、区別が付かなくなる。（別体系の符号を使えば、２５６と１２８は区別できるので、混在可能）従って、今まで２５６で送信していたユーザが、同系列の１２８で送信しようとすると、もう一人の２５６で送信していたユーザの１２８と同様であるので、直交性が保てなくなって通信できなくなる。この結果総合として、高速データ通信のために拡散率の少ないチャネルを使用しようとすると、対応できるユーザ数（チャネル数）が減少することになる。
従って、拡散率の少ないチャネル（ユーザ）が増えることは、復調すべきチャネルが減少することを意味し、本発明のスペクトル拡散通信用相関回路における余裕度を更に大きくする方向に働くことになる。
【０１２９】
尚、本発明の第３の実施の形態にかかるスペクトル拡散通信用相関回路において、図７又は図９のように構成すれば、同一クロックにて拡散率が２５６より小さい（例えば１２８）異なった符号系列のユーザー、パスが重なった場合、同一拡散符号発生器１１から複数系列の拡散符号（１２８の拡散符号２種類）を発生させるようにすれば、同一タイミングの積和演算による各部分相関出力（１２８の場合には２つ）で、異なるユーザの復調を同時に実行可能なメリットを有することになる。
【０１３０】
また、図７又は図９のスペクトル拡散通信用相関回路では、復調の際に拡散率が１２８である時に、拡散符号発生器１１から拡散率１２８の同一符号を２回発生させて拡散符号レジスタ１０２に格納すれば、入力信号レジスタ１０１に１０２４個のデータが格納された状態で、一斉に全ての乗算器で受信データと拡散符号との乗算を行えば、加算部１０４における最後から２番目の、下の加算器からの出力と上の加算器からの出力をそれぞれ相関出力として取り出せば、２回分の相関（復調）が１度に行うことができる。
【０１３１】
上記説明した本発明のスペクトル拡散通信用相関回路によれば、制御部１０又は制御部１０′が、１シンボル時間内に全ての復調処理とパスサーチ動作を行えるようなスケジュールを設定して、入力信号の入力信号レジスタ１０１への転送速度の可変制御、前段メモリの制御、拡散符号レジスタの切り替え制御、乗算器の制御、部分相関出力の制御を行うので、制御回路の仕事量は増加するが、ＤＳＰ等で実現すれば、構成を増大することなく、複雑な制御動作も実現できる効果がある。
【０１３２】
また、上記説明では主に、入力信号レジスタ１０１レジスタとしてＦ／Ｆ構成のＳ／Ｈを用いる場合を示したが、図５のように本格メモリ（ＳＲＡＭ、ＤＲＡＭ）を使用することが可能であるので、大幅にハード規模（ＬＳＩの占有面積）を低減可能である。
また、将来ＬＳＩの演算速度が高速になればなるほど、ほぼ同じハード規模で積和演算部分の処理量を増大する事ができる。
【０１３３】
また、以上詳細に説明したようなスペクトル拡散通信用相関回路を実現し、少ないゲート規模でＣＤＭＡの復調回路を構成できれば、近い将来の移動体端末用のＬＳＩを開発することも可能となる。
【０１３４】
【発明の効果】
本発明によれば、制御部が、メモリ部からの入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号レジスタにおける１サンプルのシフトの転送速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、転送速度を特定の速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行うスペクトラム拡散通信用相関回路としているので、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３５】
本発明によれば、複数のＡ／Ｄ変換器、メモリ部、入力信号レジスタと、複数の入力信号レジスタからの出力を選択するセレクタ部とを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、セレクタ部で選択された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する上記スペクトラム拡散通信用相関回路としているので、複数の入力信号についても、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３６】
本発明によれば、制御部が、各入力信号レジスタにおけるシフトタイミングをずらすよう制御し、セレクタ部の代わりに入力信号レジスタから異なったタイミングで出力される入力信号を保持するレジスタを設け、積和演算部が、サンプリングする速度の特定数倍の速度でレジスタに保持された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算する上記スペクトラム拡散通信用相関回路としているので、セレクタ部の代わりにレジスタの構成にても実現できる効果がある。
【０１３７】
本発明によれば、制御部が、入力信号用メモリに記憶された入力信号と対応する拡散符号用メモリに記憶された拡散符号とを積和演算部に出力するタイミングを制御し、入力信号用メモリに入力される入力信号の同一位相に複数ユーザが特定数より多く存在する場合に、入力信号用メモリからの出力タイミングの速度を、積和演算部における複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが特定数より少なく存在する場合に、入力信号用メモリからの出力タイミングの速度を特定のタイミングの速度より速くする制御を行い、同一位相のユーザ数に応じて積和演算部に出力される拡散符号を選択する制御を行うスペクトラム拡散通信用相関回路としているので、回路構成を増大させることなく、位相の重なった多くのユーザの復調を可能とすることができる効果がある。
【０１３８】
本発明は、上記スペクトラム拡散通信用相関回路において、積和演算部が、入力信号と拡散符号とを乗算する複数の乗算器で構成される乗算部と、乗算部における特定数の乗算器を単位として加算した部分相関を出力するブロック加算部を複数設け、制御部が、拡散符号の拡散率に応じてブロック加算部からの部分相関出力を選択し、選択された部分相関出力が複数ある場合には、選択された部分相関出力を加算するものであり、異なる拡散率にも対応できる。
【０１３９】
本発明によれば、入力信号レジスタが、データの書き込み速度が可変であり、メモリ部からの入力信号を特定の速度で順に書き込みながら出力し、拡散符号レジスタが、必要なユーザ数分用意され、生成された拡散符号を巡回シフトさせつつ出力し、制御部が、入力信号レジスタにおける書き込み位置に応じて拡散符号レジスタにおける巡回シフトを制御する上記スペクトラム拡散通信用相関回路としているので、入力信号レジスタで入力信号をシフトさせるのではなく、拡散符号を巡回シフトさせることで、回路における消費電力を抑えることができる効果がある。
【０１４０】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、加算部における段階的加算途中の複数の出力を部分相関出力として選択出力可能であり、制御部が、拡散符号の拡散率に応じて加算部での部分相関出力を選択する上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【０１４１】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、制御部が、拡散符号の拡散率に応じて、加算部における段階的加算を行う加算器に対してリセットを行う上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【０１４２】
本発明によれば、積和演算部が、入力信号と拡散符号とを乗算する複数の乗算器で構成される乗算部と、乗算部における特定数の乗算器を単位として加算した部分相関を出力するブロック加算部を複数設け、制御部が、拡散符号の拡散率に応じてブロック加算部からの部分相関出力を選択し、選択された部分相関出力が複数ある場合には、選択された部分相関出力を加算する上記スペクトラム拡散通信用相関回路としているので、異なる拡散率にも対応できる効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるスペクトル拡散通信用相関回路の構成ブロック図である。
【図２】本発明の第１のスペクトル拡散通信用相関回路における転送速度可変の具体例を示す説明図である。
【図３】本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路のセレクタ部を用いた場合の構成ブロック図である。
【図４】本発明の第１の実施の形態の２つの入力を処理するスペクトル拡散通信用相関回路の入力信号レジスタを用いた場合の構成ブロック図である。
【図５】本発明の第１の実施の形態の複数入力を処理するスペクトル拡散通信用相関回路の構成ブロック図である。
【図６】本発明の第２の実施の形態に係るスペクトル拡散通信用相関回路の構成ブロック図である。
【図７】本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第１の構成例を示すブロック図である。
【図８】本発明の第３の実施の形態に係る第５のスペクトル拡散通信用相関回路の加算部１０４の別の構成例を示すブロック図である。
【図９】本発明の第３の実施の形態に係るスペクトル拡散通信用相関回路の第３の構成例を示すブロック図である。
【図１０】従来のスライディングコリレータの一部分の構成ブロック図である。
【図１１】従来のマッチドフィルタ及びその周辺の構成例を示すブロック図である。
【図１２】従来の複数の拡散符号に対処するためマッチドフィルタ（従来の第２のマッチドフィルタ）及びその周辺の構成例を示すブロック図である。
【図１３】従来のスペクトラム拡散通信用相関回路を用いた復調部の具体的構成ブロック図である。
【符号の説明】
１…アンテナ、 ２…ＲＦ部、 ３…Ａ／Ｄ変換器、 ４…メモリ部、 ５…高速マッチドフィルタ、 ６…プロファイラ、 ７…フィンガメモリ、 ８…ＲＡＫＥ合成部、 ９…データ及び音声処理部、 １０，１０′…制御部、 １１…拡散符号発生器、 ３１…Ａ／Ｄ変換器、 ３２…乗算器、 ３３…ＰＮコードレジスタ、 ３４…加算器、 ３５…遅延回路、 １００、１００′…高速マッチドフィルタ、 １０１…入力信号レジスタ、 １０２…拡散符号レジスタ、１０３…乗算部、 １０４…加算部、 １０５…積和演算部、 １０６…積和演算出力保持部１０６、 １０７…加算部、 １０８…セレクタ部、 １０９…入力信号レジスタ、 １１０…入力信号用メモリ、 １１１…拡散符号用メモリ、 １２０…巡回符号レジスタ、 １２１…演算用巡回符号レジスタ、 １２２…ロード待ち符号シフトレジスタ１２２、 １３０…Ｓ／Ｈ回路
Claims (8)
- スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、
前記受信信号をアナログ信号からデジタル信号に変換してサンプリングするＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器からの出力を記憶するメモリ部と、
シフトの転送速度が可変であり、前記メモリ部からの入力信号を特定の速度でシフトさせつつ出力する入力信号レジスタと、
必要なユーザ数分用意され、生成された拡散符号をシフトさせつつ出力する拡散符号レジスタと、
前記サンプリングする速度の特定数倍の速度で、前記入力信号レジスタから出力された入力信号と前記拡散符号レジスタから出力された拡散符号とを乗算して加算する積和演算部と、
前記メモリ部からの入力信号の同一位相に複数ユーザが前記特定数より多く存在する場合に、前記入力信号レジスタにおける１サンプルのシフトの転送速度を、前記積和演算部における前記複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが前記特定数より少なく存在する場合に、前記転送速度を前記特定の速度より速くする制御を行い、同一位相のユーザ数に応じて前記積和演算部に出力される拡散符号を選択する制御を行う制御部とを有することを特徴とするスペクトラム拡散通信用相関回路。 - Ａ／Ｄ変換器が、複数の入力信号に対応して複数設けられ、メモリ部が、前記複数のＡ／Ｄ変換器に対応して複数設けられ、入力信号レジスタが、前記複数のメモリ部に対応して複数設けられ、前記複数の入力信号レジスタからの出力を選択するセレクタ部を設け、積和演算部が、サンプリングする速度の特定数倍の速度で、前記セレクタ部で選択された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算することを特徴とする請求項１記載のスペクトラム拡散通信用相関回路。
- 制御部が、各入力信号レジスタにおけるシフトタイミングをずらすよう制御し、セレクタ部の代わりに前記入力信号レジスタから異なったタイミングで出力される入力信号を保持するレジスタを設け、積和演算部が、サンプリングする速度の特定数倍の速度で、前記レジスタに保持された入力信号と拡散符号レジスタから出力された拡散符号とを乗算して加算することを特徴とする請求項２記載のスペクトラム拡散通信用相関回路。
- スペクトラム拡散された受信信号から相関出力を得るスペクトラム拡散通信用相関回路において、
前記複数の受信信号をアナログ信号からデジタル信号に変換してサンプリングする複数のＡ／Ｄ変換器と、
出力するタイミングの速度が可変であり、前記複数のＡ／Ｄ変換器からの出力を記憶すると共に選択された入力信号を特定のタイミングの速度で出力する入力信号用メモリと、
複数種類の拡散符号を記憶すると共に選択された拡散符号を出力する拡散符号用メモリと、
前記サンプリングする速度の整数倍の速度で、前記入力信号用メモリで選択出力された入力信号と前記拡散符号用メモリで選択出力された拡散符号とを乗算して加算する積和演算部と、
前記入力信号用メモリに記憶された入力信号と対応する前記拡散符号用メモリに記憶された拡散符号とを前記積和演算部に出力するタイミングを制御し、前記入力信号用メモリに入力される入力信号の同一位相に複数ユーザが前記特定数より多く存在する場合に、前記入力信号用メモリからの出力タイミングの速度を、前記積和演算部における前記複数の全てのユーザに対する積和演算が完了するのに十分な時間保持する速度とする制御を行い、その後１シンボル内で遅れた時間を補うまでの間、同一位相にユーザが前記特定数より少なく存在する場合に、前記入力信号用メモリからの出力タイミングの速度を前記特定のタイミングの速度より速くする制御を行い、同一位相のユーザ数に応じて前記積和演算部に出力される拡散符号を選択する制御を行う制御部とを有することを特徴とするスペクトラム拡散通信用相関回路。 - 入力信号レジスタが、データの書き込み速度が可変であり、前記メモリ部からの入力信号を特定の速度で順に書き込みながら出力し、拡散符号レジスタが、必要なユーザ数分用意され、生成された拡散符号を巡回シフトさせつつ出力し、制御部が、入力信号レジスタにおける書き込み位置に応じて前記拡散符号レジスタにおける巡回シフトを制御することを特徴とする請求項１記載のスペクトラム拡散通信用相関回路。
- 積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、前記加算部における段階的加算途中の複数の出力を部分相関出力として選択出力可能であり、制御部が、前記拡散符号の拡散率に応じて前記加算部での部分相関出力を選択することを特徴とする請求項１乃至４記載のスペクトラム拡散通信用相関回路。
- 積和演算部が、入力信号と拡散符号とを乗算する乗算部と、乗算結果を順次段階的に加算する加算部とを備え、制御部が、拡散符号の拡散率に応じて、加算部における段階的加算を行う加算器に対してリセットを行うことを特徴とする請求項１乃至４記載のスペクトラム拡散通信用相関回路。
- 積和演算部が、入力信号と拡散符号とを乗算する複数の乗算器で構成される乗算部と、前記乗算部における特定数の乗算器を単位として加算した部分相関を出力するブロック加算部を複数設け、制御部が、前記拡散符号の拡散率に応じて前記ブロック加算部からの部分相関出力を選択し、選択された部分相関出力が複数ある場合には、前記選択された部分相関出力を加算することを特徴とする請求項１乃至４記載のスペクトラム拡散通信用相関回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104288A JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
| US09/966,100 US6891885B2 (en) | 2001-04-03 | 2001-10-01 | Correlation circuit for spread spectrum communication |
| EP20010124806 EP1248381A3 (en) | 2001-04-03 | 2001-10-17 | Correlation circuit for spread spectrum communications systems |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001104288A JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002300083A JP2002300083A (ja) | 2002-10-11 |
| JP4642264B2 true JP4642264B2 (ja) | 2011-03-02 |
Family
ID=18957173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001104288A Expired - Fee Related JP4642264B2 (ja) | 2001-04-03 | 2001-04-03 | スペクトル拡散通信用相関回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6891885B2 (ja) |
| EP (1) | EP1248381A3 (ja) |
| JP (1) | JP4642264B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8843928B2 (en) | 2010-01-21 | 2014-09-23 | Qst Holdings, Llc | Method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations |
| US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
| US7249242B2 (en) | 2002-10-28 | 2007-07-24 | Nvidia Corporation | Input pipeline registers for a node in an adaptive computing engine |
| US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
| US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
| US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
| US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
| US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
| US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
| US7215701B2 (en) * | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
| US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
| US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
| US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
| US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
| US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
| US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
| US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
| JP2005130283A (ja) * | 2003-10-24 | 2005-05-19 | Matsushita Electric Ind Co Ltd | マッチトフィルタ回路および相関演算方法 |
| US7027243B2 (en) * | 2004-03-29 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization |
| US7027245B2 (en) * | 2004-04-30 | 2006-04-11 | Hitachi Global Storage Technologies Netherlands B.V. | Apparatus for providing head amplitude characterization using gain loops |
| EP1591102A1 (en) * | 2004-04-30 | 2005-11-02 | The Procter & Gamble Company | Process and kit-of-parts for improved hair conditioning after coloring, bleaching or perming |
| FR2894100B1 (fr) * | 2005-11-29 | 2008-04-18 | Stmicroelectronics Sas Soc Par | Dispositif de reception numerique pour signaux codes dsss |
| WO2007139119A1 (ja) * | 2006-06-01 | 2007-12-06 | Naoki Suehiro | マルチパス特性推定方法及び装置、受信方法並びに受信信号補正方法及び装置 |
| US7528751B2 (en) * | 2006-07-28 | 2009-05-05 | Samsung Electro-Mechanics | Systems, methods, and apparatuses for a long delay generation technique for spectrum-sensing of cognitive radios |
| US8512241B2 (en) * | 2006-09-06 | 2013-08-20 | Innurvation, Inc. | Methods and systems for acoustic data transmission |
| JP4619370B2 (ja) * | 2007-01-09 | 2011-01-26 | 株式会社日立国際電気 | パス制御装置及びパス制御方法 |
| JP4829155B2 (ja) * | 2007-03-16 | 2011-12-07 | 富士通株式会社 | Ｃｄｍａ方式の基地局の受信装置及び受信方法 |
| JP5320811B2 (ja) * | 2008-05-13 | 2013-10-23 | 富士通株式会社 | Ｒａｋｅ受信機、基地局装置、受信制御方法および受信制御プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000209124A (ja) * | 1999-01-13 | 2000-07-28 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路 |
| JP2000244378A (ja) * | 1999-02-24 | 2000-09-08 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144649A (en) | 1997-02-27 | 2000-11-07 | Motorola, Inc. | Method and apparatus for acquiring a pilot signal in a CDMA receiver |
| KR100324259B1 (ko) | 1998-02-12 | 2002-02-21 | 다카토리 수나오 | 매치드필터뱅크 |
| US6130906A (en) | 1998-05-22 | 2000-10-10 | Golden Bridge Technology, Inc. | Parallel code matched filter |
| US6678313B1 (en) * | 1998-12-25 | 2004-01-13 | Kokusai Electric Co., Ltd. | Correlation circuit for spread spectrum communication |
| JP3652152B2 (ja) | 1998-12-25 | 2005-05-25 | 株式会社日立国際電気 | スペクトラム拡散通信用相関回路 |
-
2001
- 2001-04-03 JP JP2001104288A patent/JP4642264B2/ja not_active Expired - Fee Related
- 2001-10-01 US US09/966,100 patent/US6891885B2/en not_active Expired - Lifetime
- 2001-10-17 EP EP20010124806 patent/EP1248381A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000209124A (ja) * | 1999-01-13 | 2000-07-28 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路 |
| JP2000244378A (ja) * | 1999-02-24 | 2000-09-08 | Kokusai Electric Co Ltd | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020141489A1 (en) | 2002-10-03 |
| US6891885B2 (en) | 2005-05-10 |
| EP1248381A3 (en) | 2004-02-11 |
| EP1248381A2 (en) | 2002-10-09 |
| JP2002300083A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4642264B2 (ja) | スペクトル拡散通信用相関回路 | |
| JP3764827B2 (ja) | マルチキャリアスペクトル拡散通信における受信機、及び受信方法 | |
| JP3678023B2 (ja) | 符号分割多元接続方式移動通信システムにおける通信装置 | |
| JP3937380B2 (ja) | パスサーチ回路 | |
| US7616680B2 (en) | Method for processing data in a spread spectrum system | |
| JP2002540714A (ja) | プログラマブル整合フィルタサーチャ | |
| JPH10247869A (ja) | ダイバーシティ回路 | |
| JPH118568A (ja) | Ｃｄｍａ通信システムにおける信号受信装置 | |
| US6678313B1 (en) | Correlation circuit for spread spectrum communication | |
| JP2000082973A (ja) | パスサーチ装置及び該装置を用いたｃｄｍａ受信機 | |
| US20050169353A1 (en) | Post despreading interpolation in CDMA systems | |
| JP3777475B2 (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| JP2001223611A (ja) | 受信装置 | |
| JP2000036774A (ja) | 相関検出装置及びｃｄｍａ受信装置 | |
| JP3869674B2 (ja) | スペクトラム拡散通信用スライディングコリレータ | |
| US7031377B2 (en) | Receiver and low power digital filter therefor | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| JP2002305466A (ja) | レイク受信装置 | |
| JP3503409B2 (ja) | スペクトル拡散受信機 | |
| JP2000312166A (ja) | Ｃｄｍａ通信方式における相関器及び復調回路 | |
| US6965635B2 (en) | Matched filter and method for determining correlation | |
| JP2000269855A (ja) | マッチドフィルタ | |
| US7903722B2 (en) | Hardware-efficient searcher architecture for code division multiple access (CDMA) cellular receivers | |
| JP2003525532A (ja) | 柔軟なｃｄｍａ組み合わせ器 | |
| JPH1155160A (ja) | スペクトル拡散受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080328 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101201 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |