JP3770753B2 - 受信信号の復調方法及び無線通信装置 - Google Patents
受信信号の復調方法及び無線通信装置 Download PDFInfo
- Publication number
- JP3770753B2 JP3770753B2 JP11065499A JP11065499A JP3770753B2 JP 3770753 B2 JP3770753 B2 JP 3770753B2 JP 11065499 A JP11065499 A JP 11065499A JP 11065499 A JP11065499 A JP 11065499A JP 3770753 B2 JP3770753 B2 JP 3770753B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- chip
- received signal
- register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、符号拡散（スペクトル拡散）方式の通信システムに関し、更に詳しくは、符号拡散されたＱＰＳＫ変調受信信号の復調方法、およびこれを利用した無線通信装置に関する。
【０００２】
【従来の技術】
近年、米国、香港、韓国などでは、スペクトル拡散方式を適用したセルラ移動通信システム（ＩＳ−９５）が実用化されている。この分野では、例えば、初期同期捕捉の高速化、ＲＡＫＥ受信用パス検索等の柔軟性などの利点から、デジタルマッチドフィルタ（以下、マッチドフィルタ：ＭＦと言う）のスペクトル拡散受信機への適用が有望となっている。しかしながら、マッチドフィルタを使用したスペクトル拡散受信機を広く普及させるためには、同期捕捉回路部における消費電力の低減、回路規模の縮小、ＬＳＩ価格の一層の低減が必要となる。
【０００３】
スペクトル拡散通信において、送信信号をＱＰＳＫ（Quadrature Phase Sift Keying）変調した場合、各受信機は、ＱＰＳＫ信号の復調機能をもった逆拡散器を備える必要がある。ＱＰＳＫ変調受信信号のＩ成分（Ｉ：In phase）をＤｉ、Ｑ成分（Ｑ：Quadrature phase）をＤｑ、逆拡散器で使用されるＩ成分の拡散符号（チップ列）をＣｉ、Ｑ成分の拡散符号をＣｑとした場合、元の信号を復調するためには、演算式
Ｓｉ＋ｊＳｑ＝（Ｄｉ＋ｊＤｑ）（Ｃｉ−ｊＣｑ）
における実数部Ｓｉと虚数部Ｓｑに着目して、逆拡散された信号間に次式で表される演算を施せば良い。
実数部： Ｓｉ＝ＤｉＣｉ＋ＤｑＣｑ ．．．．（数１）
虚数部： Ｓｑ＝ＤｑＣｉ−ＤｉＣｑ ．．．．（数２）
すなわち、スペクトル拡散ＱＰＳＫ信号は、受信信号Ｄｉ、Ｄｑと拡散符号Ｃｉ、Ｃｑとの乗算結果に上記演算式(数１)、(数２)を満足する加算と減算を施す逆拡散器によって復調できる。
【０００４】
図８〜図１０は、マッチドフィルタを使用してスペクトル拡散ＱＰＳＫ信号を復調する従来の逆拡散器の回路構成の１例を示す。
逆拡散器は、マッチドフィルタ部６１と、ＱＰＳＫ復調部６２と、累算部６３とから構成される。上記マッチドフィルタ部６１は、受信信号Ｄｉ(ｔ)またはＤｑ(ｔ)と拡散符号Ｃｉ(ｔ)またはＣｑ(ｔ)がそれぞれ異なった組み合わせで時系列的に入力される４個の受信信号シフト型マッチドフィルタ６１０（６１０ａ〜６１０ｄ）からなる。また、ＱＰＳＫ復調部６２は、上記(数１)の演算を行う加算器６２１と、(数２)の演算を行う減算用の加算器６２２とからなり、累算部６３は、それぞれ上記加算器６２１、６２２の出力を所定のシンボル期間にわたって累算する２つの累算レジスタ６３０ａ、６３０ｂからなる。
【０００５】
マッチドフィルタ６１０ａから出力される相関値ＤｉＣｉと、マッチドフィルタ６１０ｄから出力される相関値ＤｑＣｑを加算器６２１で加算し、加算出力を累算レジスタ６３０ａで数シンボル期間にわたって累算することによって、(数１)で示されるＩ成分の復調出力Ｓｉ(ｔ)（＝ＤｉＣｉ＋ＤｑＣｑ）が得られる。また、マッチドフィルタ６１０ｂから出力される相関値ＤｑＣｉから、マッチドフィルタ６１０ｃから出力される相関値ＤｉＣｑを加算器６２２で減算（符号反転後に加算）し、累算レジスタ６３０ｂで数シンボル期間にわたって累算することによって、Ｑ成分の復調出力Ｓｑ(ｔ)（＝ＤｑＣｉ−ＤｉＣｑ）が得られる。
【０００６】
図９は、一方の入力端子に拡散符号のチップレートの４倍のレートでオーバーサンプリングされた符号付き４ビット幅の受信信号Ｒｘ(ｔ)が供給され、他方の入力端子に１ビット幅の逆拡散符号ＰＮ(ｔ)がチップレートで供給される受信信号シフト型マッチドフィルタ６１０の構成を示す。
上記マッチドフィルタ６１０は、受信信号Ｒｘ(ｔ)を順次にシフトし、チップ位置と対応する１６本のタップＴａｐ０〜Ｔａｐ１５から受信信号をサンプリングレートで並列的に出力する入力レジスタ部６１１と、拡散符号ＰＮ(ｔ)を保持し、各チップの係数を１６本のタップから並列的に出力する係数レジスタ部６１３と、上記入力レジスタ６１１と係数レジスタ６１３の出力を各タップ毎に乗算するための１６個の乗算器を有する乗算部６１２と、上記各乗算器の出力を全加算して相関値Ｃｏｒｒ(ｔ)として出力する加算部６１４とから構成される。
【０００７】
上記係数レジスタ６１３は、拡散符号ＰＮ(ｔ)を順次にシフトする１６段のシフトレジスタと、該シフトレジスタの各段からロード信号Ｗｃのタイミングでチップ係数をラッチするチップレジスタＣ０〜Ｃ１５とからなる。尚、上記係数レジスタ６１３の記号Ｔで示すブロックは、拡散符号ＰＮ(ｔ)がチップレートでシフトされることを意味し、入力レジスタ部６１１の記号４Ｄで示すブロックは、受信信号Ｒｘ(ｔ)がサンプリングレート、すなわち、チップレートの４倍の速度でシフトされることを意味している。
逆拡散符号ＰＮ(ｔ)は、上記係数レジスタ部６１３のチップレジスタＣ０〜Ｃ１５に保持された拡散符号の各チップ係数毎に、入力レジスタ６１１の各タップからサンプリングレートで出力される受信信号と乗算される。この時、受信信号Ｒｘ(ｔ)が４ビット幅であれば、１６タップ分の加算を行う加算部６１４の出力Ｃｏｒｒ(ｔ)は８ビット幅となる。尚、受信信号Ｒｘ(ｔ)の拡散比Ｇｐがタップ数１６に等しい場合、上記チップレジスタＣ０〜Ｃ１５に保持された同一のチップ列でもって、数シンボル期間の入力信号を繰り返して逆拡散する。拡散比Ｇｐがタップ数１６を超えている場合は、１６チップ期間毎にロード信号Ｗｃを発生し、チップレジスタＣ０〜Ｃ１５に保持される係数値を周期的に更新する。
【０００８】
図１０は、累算部６３０ａの構成を示す。他方の累算レジスタ部６３０ｂもこと同じ構成となっている。
累算レジスタ部６３０ａは、１６段のシフトレジスタ６３０２ａと、上記シフトレジスタ６３０２ａの出力信号と入力信号とを累算するための加算器６３０１ａとから構成される。上記シフトレジスタ６３０２ａの各段は、記号４Ｄで示すように、それぞれ４段のシフトレジスタからなり、チップレートの４倍の速度で入力信号をシフト動作する。上記シフトレジスタの各段は、累算動作の開始時点で初期値０にリセットされる。
上記累算レジスタ部６３０ａは、ＱＰＳＫ復調部６２の出力信号を所定のシンボル期間にわたって累算し、その結果を出力端子ＯＵＴに出力する。すなわち、マッチドフィルタ６１０のタップ数と同じシフト段数（この例では、タップ数の４倍の段数）を持つシフトレジスタ６３０２ａによって加算器６３０１ａの出力信号を順次に蓄積しておき、入力信号ＩＮと上記シフトレジスタの最終段の出力との加算を繰り返すことによって、各チップ区間毎（この例ではオーバーサンプル区間毎）に、ＱＰＳＫ信号の復調結果を累積できるように構成されている。
【０００９】
上述したマッチドフィルタ６１０では、入力レジスタ６１１のタップＴａｐ０〜Ｔａｐ１５から出力されるチップパターンと係数レジスタ６１３か出力される拡散符号（Ｃ０〜Ｃ１５）のチップパターンとが一致したタイミングで、相関値Ｃｏｒｒ(ｔ)が最大となり、その他のタイミングでは、相関値Ｃｏｒｒ(ｔ)が０または小さな値となる。この相関値の変化はシンボル周期で繰り返され、ＱＰＳＫ復調部６２の出力信号も上記相関値と同様の変化を繰り返すため、上記累算レジスタ６３０ａの各段には、各チップ区間毎の相関値Ｃｏｒｒ(ｔ)が複数シンボル期間にわたって累積される。
【００１０】
従って、上記累算レジスタ６３０ａからは、受信信号の位相が拡散符号のチップパターンに一致したチップ区間でピーク値を示す周期性のある出力信号ＯＵＴが得られるため、上記ピーク値を検出したタイミングで逆拡散符号の移相を開始することによって、同期捕捉を達成できる。尚、累算レジスタ６３０ａの入力信号ＩＮを９ビット幅とし、相関値を４シンボル期間にわたって累算したとすると、累算レジスタの出力ＯＵＴは１１ビット幅となる。
然るに、上述した受信信号シフト型マッチドフィルタ６１０を使用する逆拡散器は、マッチドフィルタのタップ（Ｔａｐ０〜Ｔａｐ１５）と同数のシフト段数をもつ累算レジスタ６３０ａ、６３０ｂをマッチドフィルタの外部に備える必要がある。
【００１１】
図１１は、本願と同一の出願人が特願平９−２０５７７４号で出願した巡回累算型マッチドフィルタを用いた逆拡散器を示す。
この逆拡散器は、マッチドフィルタ部９１とＱＰＳＫ復調部９２とからなり、ＱＰＳＫ復調部９２の後に累算部を接続する必要がない。マッチドフィルタ部９１は、それぞれ内部に累算器を備える４個の巡回累算型マッチドフィルタ９１０（９１０ａ〜９１０ｄ）からなっており、これらのマッチドフィルタから出力される相関値ＤｉＣｉ、ＤｑＣｑ、ＤｑＣｉおよびＤｉＣｑをＱＰＳＫ復調部９２の加算器９２１と９２２で加減算処理することによって、(数１)で示されるＩ成分の復調信号Ｓｉ(ｔ)（＝ＤｉＣｉ＋ＤｑＣｑ）と、(数２)で示されるＱ成分の復調信号Ｓｑ(ｔ)（＝ＤｑＣｉ−ＤｉＣｑ）を得ている。
【００１２】
図１２は、上記巡回累算型マッチドフィルタ９１０の基本的な構成を示す。
巡回累算型マッチドフィルタ９１０は、乗算部１０１と、拡散符号用係数レジスタ部１０２と、巡回累算部１０３とから構成される。以下の動作説明では、逆拡散器が拡散比Ｇｐ＝６４のスペクトル拡散通信に適用され、上記乗算部１０１には、受信信号Ｒｘ(ｔ)がチップレートのｋ（ｋ＝４）倍のサンプリングレートで入力されるものと仮定する。
上記受信信号Ｒｘ(ｔ)は、乗算部１０１において、係数レジスタ部１０２が保持するｍチップの拡散符号ＰＮ(ｔ)と個別に乗算される。これらの乗算結果は、乗算部１０１のｍ個のタップから並列的に出力され、巡回累算部１０３で巡回的に累算される。上記巡回累算部１０３で乗算結果がＧｐ／ｍ＝４巡回した時点で、１シンボル分の相関値Ｃｏｒｒ(ｔ)が得られる。
【００１３】
上記係数レジスタ部１０２は、ラッチ信号Ｌｃｊ（ｊ＝０〜１５）によって制御されるｍ段（ｍ＝１６）の係数レジスタＣ０〜Ｃ１５からなる。これらの係数レジスタには、ラッチ信号Ｌｃ０〜Ｌｃ１５を順次に与えることにより、拡散符号ＰＮ（ｔ）のチップ係数を１チップずつ順次に設定する。すなわち、ｊ番目の係数レジスタＣｊ（ｊ＝０〜１５）は、ラッチ信号Ｌｃｊの入力タイミングで拡散符号ＰＮ（ｔ）のチップ係数を取り込み、次のラッチ信号Ｌｃｊを受ける迄、上記チップ係数の値を保持する。係数レジスタＣｊは、ｍ×ｋ＝６４動作クロック（オーバーサンプリング・クロック）毎に次のラッチ信号Ｌｃｊを受ける。
【００１４】
上記乗算部１０１は、上記各係数レジスタＣ０〜Ｃ１５に設定された拡散符号ＰＮ(ｔ)の値、すなわち、各チップの係数値と受信信号Ｒｘ(ｔ)とを乗算するためのｍ個（ｍ＝１６）の乗算器ＭＰＹ０〜ＭＰＹ１５を有し、各乗算器の演算結果は、ｍ本（ｍ＝１６）のタップ出力Ｔａｐ０(ｔ)〜Ｔａｐ１５(ｔ)として巡回累算部１０３に供給される。
上記巡回累算部１０３は、上記各タップ出力Ｔａｐ０(ｔ)〜Ｔａｐ１５(ｔ)と対応したｍ個（ｍ＝１６）のサブ累算レジスタ１３００〜１３１５と加算器ＡＤＤ０〜ＡＤＤ１５を有し、これらの累算レジスタと加算器は、上記タップ出力を巡回的に累算するために環状に接続されている。また、逆拡散復調結果を示す相関値Ｃｏｒｒ（ｔ）を所定のタイミングで外部に出力するために、最終段のサブ累算レジスタ１３１５にはスイッチ回路１３３が接続されている。
【００１５】
上記巡回累算部１０３において、各加算器ＡＤＤｊ（ｊ＝０〜１５）は、乗算部１０１からチップレートの４倍の頻度で供給されるタップ出力Ｔａｐｊ（ｊ＝０〜１５）と、それぞれの前段に位置するサブ累算レジスタ１３ｊ−１（ｊ＝００〜１５）から出力される累算結果Ａｃｃｊ'(ｔ)とを加算し、加算結果Ａｃｃｊ(ｔ)をそれに付随するサブ累算レジスタ１０ｊに入力している。従って、初段の加算器ＡＤＤ０からは、Ａｃｃ０(ｔ)＝Ｔａｐ０(ｔ)＋Ａｃｃ１５'(ｔ)が出力され、２番目の加算器ＡＤＤ１からは、Ａｃｃ１(ｔ)＝Ｔａｐ１(ｔ)＋Ａｃｃ０'(ｔ)が出力される。以下、同様にして、加算器ＡＤＤ２〜ＡＤＤ１５は、加算結果Ａｃｃ２(ｔ)〜Ａｃｃ１５(ｔ)を出力し、それぞれに付随するサブ累算レジスタに入力する。
【００１６】
各サブ累算レジスタ１３ｊ（ｊ＝００〜１５）は、サンプリング係数ｋに等しい段数の縦列接続シフトレジスタ１３２からなる。この例では、受信信号がチップレートの４倍のレートでオーバーサンプリングされているため、累算結果Ａｃｃｊ(ｔ)は、各サブ累算レジスタ１３ｊで４動作クロック時間だけ遅延され、Ａｃｃｊ'(ｔ)（ｊ＝０〜１５）として出力される。従って、Ａｃｃｊ'(ｔ)＝Ａｃｃｊ(ｔ−４)の関係にあり、ｔ＝０で受信された信号Ｒｘ(０)に対してＰＮ(０)で逆拡散復調処理を開始した信号は、ｍ個（ｍ＝１６）のサブ累算レジスタ１３００〜１３１５をＧｐ／ｍ＝４回、巡回的に通過し、この間に累算処理が繰り返される。この場合、受信信号Ｒｘ（ｔ）が４ビット幅であれば、１６タップ分の加算と４回の繰り返し累算によって、相関値Ｃｏｒｒ（ｔ）は１０ビット幅となる。
【００１７】
【発明が解決しようとする課題】
上記従来例によれば、図８に示した受信信号シフト型マッチドフィルタを使用する逆拡散器の場合、各マッチドフィルタ６１０からタップ出力の完全和が出力された後に累算を行うようにしているため、累算部６３の手前でＱＰＳＫ合成することによって、累算器６３０の必要個数を２個で済ませることができた。しかしながら、各マッチドフィルタ６１０には、受信信号Ｒｘ(ｔ)をシフトするためのシフトレジスタ６１１が必要であり、マッチドフィルタ部の回路規模が大きくなると言う問題があった。
一方、図１１に示した巡回累算型マッチドフィルタ９１０を用いる逆拡散器の場合、各巡回累算型マッチドフィルタの内部に累算部が形成されているため、ＱＰＳＫ変調用の逆拡散器を構成するためには、結果的に４個の累算器が必要となり、全体として回路規模が増大するという問題があった。
【００１８】
本発明の目的は、逆拡散器の回路規模を小型化できる符号拡散ＱＰＳＫ変調信号の復調方法を提供することにある。
本発明の他の目的は、回路規模の小型化と消費電力の低減が可能な符号拡散ＱＰＳＫ変調方式の無線通信装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、拡散符号の各チップ毎にＱＰＳＫの復調（合成）演算を行い、複数のチップで並列的に生成されたＱＰＳＫ復調結果をチップシーケンスに沿って巡回的に累算することによって、受信信号と拡散符号との相関信号を得るようにしたことを特徴とする。
【００２０】
すなわち、本発明のＱＰＳＫ変調信号の復調方法および無線通信装置では、時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)とＱ成分受信信号Ｄｑ(ｔ)をＩ成分拡散符号ＣｉとＱ成分拡散符号Ｃｑでチップ毎に逆拡散することによって、それぞれ受信信号と拡散符号との異なる組み合わせに対応した複数系列の逆拡散結果を上記各チップ毎に生成し、上記複数系列の逆拡散結果を所定の組み合わせで演算することによって、ＱＰＳＫ変調信号のＩ成分とＱ成分の復調値を上記各チップ毎に生成し、上記Ｉ成分およびＱ成分のチップ毎の復調値をそれぞれの拡散符号のチップシーケンスに従って巡回的に累算することを特徴とする。
【００２１】
更に詳述すると、本発明のＱＰＳＫ変調信号の復調方法は、
（ａ）ＱＰＳＫ変調信号のＩ成分拡散符号Ｃｉの少なくとも一部のチップ列と、Ｑ成分拡散符号Ｃｑの少なくとも一部のチップ列とを保持しておき、上記保持された各チップ列と、それぞれ時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)およびＱ成分受信信号Ｄｑ(ｔ)を演算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)、ＤｉＣｑ(ｔ)を生成するステップと、
（ｂ）上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)と加算することによって、ＱＰＳＫ変調信号のＩ成分の部分値を生成し、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによって、ＱＰＳＫ変調信号のＱ成分の部分値を生成するステップと、
（ｃ）上記Ｉ成分の部分値とＱ成分の部分値を、それぞれの拡散符号チップ列のシーケンス順に巡回的に累算するステップとからなることを特徴とする。
【００２２】
また、本発明の無線通信装置は、拡散符号発生器と、符号拡散ＱＰＳＫ変調の受信信号を上記拡散符号発生器から発生した拡散符号で逆拡散して送信信号を復調するための受信回路と、上記拡散符号発生器からの拡散符号の発生を上記受信信号に同期させるための同期捕捉回路とからなり、上記同期捕捉回路が、最終段の出力を初段に戻すように循環的に縦続接続された複数段のマッチドフィルタからなり、上記各マッチドフィルタが、
時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)とＱ成分受信信号Ｄｑ(ｔ)に、Ｉ成分用およびＱ成分用の拡散符号における特定チップ位置の拡散符号Ｃｉ、Ｃｑを乗算し、演算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を並列的に生成するための手段と、
上記演算結果ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とからＱＰＳＫ変調信号のＩ成分に相当する部分復調値を生成し、上記ＤｑＣｉ(ｔ)とＤｉＣｑ(ｔ)とからＱＰＳＫ変調信号のＱ成分に相当する部分復調値を生成するための手段と、
上記Ｉ成分およびＱ成分の部分復調値を前段または最終段のマッチドフィルタから供給されるＩ成分およびＱ成分の累算復調値とそれぞれ加算し、加算結果を次段または初段のマッチドフィルタにＩ成分およびＱ成分の累算復調値として供給するための手段とからなることを特徴とする。
【００２３】
本発明の無線通信装置の他の特徴は、上記同期捕捉回路が、上記拡散符号発生器から供給される拡散符号Ｃｉの少なくとも一部のチップ列を保持する第１のレジスタ回路と、上記拡散符号発生器から供給される拡散符号Ｃｑの少なくとも一部のチップ列とを保持する第２のレジスタ回路と、上記保持された拡散符号Ｃｉ、Ｃｑの各チップ列と、それぞれ時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)およびＱ成分受信信号Ｄｑ(ｔ)とを乗算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を生成する複数の乗算器群と、上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とを加算することによってＱＰＳＫ変調信号のＩ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第１の巡回累算回路と、上記拡散符号のチップ毎に、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによってＱＰＳＫ変調信号のＱ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第２の巡回累算回路とからなる構成にある。
【００２４】
更に具体的に言うと、上記第１、第２のレジスタ回路は、チップシーケンス順に配置された複数のレジスタ領域と、前記拡散符号発生器から供給される拡散符号ＣｉまたはＣｑを上記各レジスタ領域にチップ単位で順次に格納するラッチ信号供給回路とからなり、上記各乗算器群は、それぞれ上記第１、第２のレジスタ回路のレジスタ領域数と対応した複数個の乗算器からなり、上記各乗算器が、上記レジスタ領域に保持された拡散符号と前記Ｉ成分受信信号Ｄｉ(ｔ)またはＱ成分受信信号Ｄｑ(ｔ)との乗算結果を時系列的に出力する。
また、上記第１、第２の巡回累算回路は、上記各乗算器群の複数の乗算器と対応した複数の加算器または減算器と、上記各加算器または減算器の演算結果を一時的に保持した後、次段の加算器または減算器に供給する複数のレジスタとからなり、最終段のレジスタは、該レジスタの出力を外部回路、または初段の加算器または減算器に選択的に転送するための切り替えスイッチを備える。
【００２５】
本発明の好ましい実施例によれば、上記第１、第２の巡回累算回路を構成する各レジスタは、複数の記憶領域と、データの書き込みと読み出しを行うべき記憶領域を循環的に選択するための手段からなり、上記各記憶領域に書き込まれた前記加算器または減算器の演算結果が、所定時間後に読み出されて次段の加算器または減算器に出力されることを特徴する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、ＱＰＳＫ復調機能を有する本発明による逆拡散器の１実施例を示す構成図である。
本実施例の逆拡散器は、縦続接続された複数段のマッチドフィルタＭＦ０〜ＭＦ１５からなり、各マッチドフィルタ毎に、受信信号の逆拡散と、ＱＰＳＫ復調のための部分加算および累算を行い、その結果を次段のマッチドフィルタに巡回することを特徴とする。
【００２７】
マッチドフィルタＭＦ０〜ＭＦ１５は、それぞれＩ相用拡散符号Ｃｉ(ｔ)とＱ相用拡散符号Ｃｑ(ｔ)の各チップ列における特定位置のチップと対応しており、初段のマッチドフィルタＭＦ０は拡散符号Ｃｉ０とＣｑ０、次段のマッチドフィルタＭＦ１は拡散符号Ｃｉ１とＣｑ１、以下、同様にして、最終段のマッチドフィルタＭＦ１５は拡散符号Ｃｉ１５とＣｑ１５を用いて、それぞれ受信信号Ｄｉ(ｔ)とＤｑ(ｔ)とを逆拡散する。各マッチドフィルタＭＦｊ（ｊ＝０〜１５）は、互いに同一の構成を有し、同様の動作を繰り返しているため、初段のマッチドフィルタＭＦ０について、その構成と動作を説明する。
【００２８】
マッチドフィルタＭＦ０は、４個の乗算器ＭＩＩ、ＭＱＩ、ＭＩＱ、ＭＱＱからなる乗算部と、加算器１２ａと１２ｂからなるＱＰＳＫ復調部と、加算器１３ａ、１３ｂおよび累算レジスタ１４ａ、１４ｂからなる累算部とからなる。
乗算器ＭＩＩ、ＭＱＩ、ＭＩＱ、ＭＱＱは、それぞれ受信信号Ｄｉと拡散符号Ｃｉ０、ＤｑとＣｉ０、ＤｉとＣｑ０、ＤｑとＣｑ０を乗算し、乗算結果ＤｉＣｉ０(ｔ)、ＤｑＣｉ０(ｔ)、ＤｉＣｑ０(ｔ)、ＤｑＣｑ０(ｔ)をＱＰＳＫ復調部に送り込む。
【００２９】
乗算器ＭＩＩの出力ＤｉＣｉ０(ｔ)と乗算器ＭＱＱの出力ＤｑＣｑ０(ｔ)は、加算器１２ａで互いに加算された後、累算部の加算器１３ａで前段のマッチドフィルタ（この場合は、最終段のマッチドフィルタＭＦ１５）の出力と加算される。この結果、Ｉ成分の部分的な復調出力として、
Ｓｉ０(ｔ)＝（ＤｉＣｉ０(ｔ)＋ＤｑＣｑ０(ｔ)）＋Ｓｉ１５(ｔ)
が得られ、これが累算レジスタ１４ａに入力される。
【００３０】
乗算器ＭＱＩの出力ＤｑＣｉ０(ｔ)と乗算器ＭＩＱの出力ＤｉＣｑ０(ｔ)は、加算器１２ｂで互いに加算された後、累算部の加算器１３ｂで前段のマッチドフィルタ（この場合は、最終段のマッチドフィルタＭＦ１５）の出力と減算（符号反転後に加算）される。これによって、Ｑ成分の部分的な復調出力として、
Ｓｑ０(ｔ)＝（ＤｑＣｉ０(ｔ)−ＤｉＣｑ０(ｔ)）＋Ｓｑ１５(ｔ)
が得られ、これが累算レジスタ１４ｂに入力される。
【００３１】
次段以降の各マッチドフィルタＭＦ１〜ＭＦ１５も上記ＭＦ０と同様に動作し、Ｉ成分の部分的な復調出力として、
Ｓｉ１(ｔ)＝（ＤｉＣｉ１(ｔ)＋ＤｑＣｑ１(ｔ)）＋Ｓｉ０(ｔ)
Ｓｉ２(ｔ)＝（ＤｉＣｉ２(ｔ)＋ＤｑＣｑ２(ｔ)）＋Ｓｉ１(ｔ)
……
Ｓｉ１５(ｔ)＝（ＤｉＣｉ１５(ｔ)＋ＤｑＣｑ１５(ｔ)）＋Ｓｉ１４(ｔ)
を生成し、Ｑ成分の部分的な復調出力として、
Ｓｑ１(ｔ)＝（ＤｑＣｉ１(ｔ)−ＤｉＣｑ１(ｔ)）＋Ｓｑ０(ｔ)
Ｓｑ２(ｔ)＝（ＤｑＣｉ２(ｔ)−ＤｉＣｑ２(ｔ)）＋Ｓｑ１(ｔ)
……
Ｓｑ１５(ｔ)＝（ＤｑＣｉ１５(ｔ)−ＤｉＣｑ１５(ｔ)）＋Ｓｑ１４(ｔ)
を生成する。
【００３２】
上記動作説明から明らかなように、本実施例の逆拡散器は、従来のｍタップのマッチドフィルタにおいて、各タップ毎にＱＰＳＫ復調のための部分加算と累算を行い、その結果を次タップに巡回している。例えば、１シンボル（あるいは数シンボル）期間にわたる巡回的累算が終了した時点で、最終段マッチドフィルタＭＦ１５の出力回路に接続されたスイッチ１５ａ、１５ｂを切り替えることによって、復調結果示す相関値Ｓｉ(ｔ)Ｓ、ｑ(ｔ)を外部に取り出す。
【００３３】
上記構成によれば、巡回型累算レジスタが１４ａと１４ｂの２系列で済むため、図１１、図１２に示した従来の逆拡散器に比較して、回路規模を縮小できる。また、各マッチドフィルタＭＦ０〜ＭＦ１５には、受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を並列的に供給すれば済むため、従来の受信信号シフト型のマッチドフィルタに比較しても、回路規模を小型化できる。尚、上記実施例では、１６タップの逆拡散回路を示したが、本発明の逆拡散回路は、同一構成のマッチドフィルタを循環的に接続した構成となっているため、要求タップ数に応じた個数のマッチドフィルタを接続することによって、任意タップ数の逆拡散器を容易に形成ができる。
【００３４】
図２は、本発明による逆拡散器の他の実施例を示す。
図１２で説明した従来の巡回型マッチドフィルタとの比較を容易にするために、ここでも、逆拡散器が拡散比Ｇｐ＝６４のスペクトル拡散通信システムに適用され、受信信号Ｄｑ(ｔ)、Ｄｉ(ｔ)は、チップレートの４倍（ｋ＝４）でオーバ−サンプリングされて逆拡散器に供給されるものとする。
本実施例の逆拡散器は、ｍ（ｍ＝１６）タップのマッチドフィルタを形成しており、Ｉ相用とＱ相用の２個の拡散符号係数レジスタ１０２ａ、１０２ｂと、係数レジスタ１０２ａに接続された第１、第２の乗算部１０１ａ、１０１ｂと、係数レジスタ１０２ｂに接続された第３、第４の乗算部１０１ｃ、１０１ｄと、Ｉ相用とＱ相用の２個の巡回累算部１０３ａ、１０３ｂとから構成される。
【００３５】
図１に示した実施例と同様、本実施例の逆拡散器も、該巡回累算部でＱＰＳＫ復調を行うことによって係数レジスタを２つの乗算部で共通使用し、ＱＰＳＫ信号の逆拡散に必要な巡回型係数レジスタの個数を２個に削減している。
【００３６】
係数レジスタ部１０２ａ、１０２ｂは、それぞれラッチ信号Ｌｃｊ（ｊ＝０〜１５）でラッチ制御されるｍ個（ｍ＝１６）の係数レジスタＣ０〜Ｃ１５からなる。係数レジスタ部１０２ａの各係数レジスタＣｊ（ｊ＝０〜１５）は、それぞれのラッチ信号Ｌｃｊの発生タイミングでＩ相用の拡散符号係数Ｃｉ（ｔ）をラッチし、次のラッチ信号が与えられる迄、これを保持する。これと同様に、係数レジスタ部１０２ｂの各レジスタＣｊ（ｊ＝０〜１５）も、それぞれのラッチ信号Ｌｃｊ（ｊ＝０〜１５）の発生タイミングでＱ相用の拡散符号係数Ｃｑ（ｔ）をラッチする。上記各レジスタＣｊには、ｍ×ｋ（＝６４）動作クロック毎にラッチ信号Ｌｃｉが与えられる。従って、レジスタＣｊにラッチされた１つの拡散符号係数で、ｍチップ期間の受信信号Ｄｑ(ｔ)、Ｄｉ(ｔ)を逆拡散した時点で、上記レジスタＣｊに新たな拡散符号係数が設定される。
【００３７】
第１の乗算部１０１ａは、係数レジスタ部１０２ａの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＱＩ０〜ＭＱＩ１５からなり、各乗算器ＭＱＩｊ（ｊ＝０〜１５）は、Ｑ相の受信信号Ｄｑ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｉｊ（ｊ＝０〜１５）とを乗算し、乗算結果ＤｑＣｉｊ(ｔ)を各タップから出力する。
第２の乗算部１０１ｂは、係数レジスタ部１０２ａの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＩＩ０〜ＭＩＩ１５からなり、各乗算器ＭＩＩｊ（ｊ＝０〜１５）は、Ｉ相の受信信号Ｄｉ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｉｊ（ｊ＝０〜１５）とを乗算し、ＤｉＣｉｊ(ｔ)を各タップから出力する。
【００３８】
第３の乗算部１０１ｃは、係数レジスタ部１０２ｂの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＱＱ０〜ＭＱＱ１５からなり、各乗算器ＭＱＱｊ（ｊ＝０〜１５）は、Ｑ相の受信信号Ｄｑ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｑｊ（ｊ＝０〜１５）とを乗算し、ＤｑＣｑｊ(ｔ)を各タップから出力する。
第４の乗算部１０１ｄは、係数レジスタ部１０２ｂの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＩＱ０〜ＭＩＱ１５からなり、各乗算器ＭＩＱｊ（ｊ＝０〜１５）は、Ｉ相の受信信号Ｄｉ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｑｊ（ｊ＝０〜１５）とを乗算し、ＤｉＣｑｊ(ｔ)を各タップから出力する。
【００３９】
Ｉ相用の巡回累算部１０３ａは、上記第２、第３の乗算部１０１ｂと１０１ｃから供給されたタップ出力ＤｉＣｉｊ(ｔ)とＤｑＣｑｊ(ｔ)に基いて、各タップ毎にＱＰＳＫの復調を行い、復調結果をＧｐ／ｍ＝４回巡回的に累算してＩ相の相関値Ｓｉ(ｔ)を出力する。これと同様に、Ｑ相用の巡回累算部１０３ｂは、上記第１、第４の乗算部１０１ａと１０１ｄから供給されたタップ出力ＤｑＣｉｊ(ｔ)とＤｉＣｑｊ(ｔ)に基いて、各タップ毎にＱＰＳＫの復調を行い、復調結果をＧｐ／ｍ＝４回巡回的に累算してＱ相の相関値Ｓｑ(ｔ)を出力する。
【００４０】
Ｉ相用の巡回累算部１０３ａは、図３に示すように、各タップと対応して、加算器ＡＤＤｊ（ｊ＝０〜１５）とサブ累算レジスタ１４ｊ（ｊ＝００〜１５）を有し、各加算器ＡＤＤｊは、第２、第３の乗算部１０１ｂ、１０１ｃから供給される乗算結果ＤｉＣｉｊ(ｔ)、ＤｑＣｑｊ(ｔ)と、前段のサブ累算レジスタ１４（ｊ−１）の出力Ａｃｃ(ｊ−１)ａ'(ｔ)とを加算し、加算結果Ａｃｃｊａ(ｔ)をサブ累算レジスタ１４ｊに入力している。すなわち、巡回累算部１０２ａにおける第ｊタップの加算器出力Ａｃｃｊａ(ｔ)は、次式で表される。
Ａｃｃｊａ(ｔ)＝ＤｉＣｉｊ(ｔ)＋ＤｑＣｑｊ(ｔ)＋Ａｃｃ(ｊ−１)ａ'(ｔ)上記巡回累算部１０３ａにおいて、初段の加算器ＡＤＤ０には、最終段のサブ累算レジスタ１４１５の出力Ａｃｃ１５ａ'(ｔ)が入力されている。従って、各タップ毎に行われたＱＰＳＫの復調結果は、環状に接続された各タップ毎の加算器とサブ累算レジスタを通過することによって巡回的に累算される。尚、図３では、加算器ＡＤＤｊ（ｊ＝０〜１５）が３入力の加算器として表記されているが、ＤｉＣｉｊ(ｔ)とＤｑＣｑｊ(ｔ)を加算するための２入力加算器と、これに前段サブ累算レジスタの出力を加算するための２入力加算器とに分けてもよい。
【００４１】
最終段のサブ累算レジスタ１４１５には、所定のタイミングで、復調結果の初段加算器ＡＤＤ０への循環を止め、逆拡散復調結果の相関値として外部に出力するためのスイッチ１５ａが設けてある。また、上記各サブ累算レジスタ１４ｊは、最終段１４１５に示すように、オーバーサンプリング・レートで動作する４段のレジスタからなっており、各タップの復調結果Ａｃｃｊａ(ｔ)は、４動作クロック期間（＝１チップ期間）遅延して、次のタップの加算器ＡＤＤ(ｊ＋１)に到達する。
【００４２】
Ｑ相用の巡回累算部１０３ｂも、図４に示すように、各タップと対応して、加算器ＡＤＤｊ（Ｊ＝０〜１５）とサブ累算レジスタ１４ｊ（ｊ＝００〜１５）を有する。各加算器ＡＤＤｊは、第１の乗算部１０１ａから供給される乗算結果ＤｑＣｉｊ(ｔ)から、第４の乗算部１０１ｄから供給される乗算結果ＤｉＣｑｊ(ｔ)を減算し、これに前段のサブ累算レジスタ１４（ｊ−１）の出力Ａｃｃ(ｊ−１)ｂ'(ｔ)を加算し、加算結果Ａｃｃｊｂ(ｔ)をサブ累算レジスタ１４ｊに入力している。すなわち、Ｑ相用の巡回累算部１０２ｂは、第ｊタップの加算器Ａｃｃｊで次式の出力を得ている。
Ａｃｃｊｂ(ｔ)＝ＤｑＣｉｊ(ｔ)−ＤｉＣｑｊ(ｔ)＋Ａｃｃ(ｊ−１)ｂ'(ｔ)Ｑ相用の巡回累算部１０３ｂは、加算器Ａｃｃ０〜Ａｃｃ１０が乗算結果の一方から他方を減算する点を除いて、構造的にはＩ相用の巡回累算部１０３ａと同一である。
【００４３】
上記構成によって、巡回累算部１０３ａ、１０３ｂでは、ｔ＝０における入力信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を起点として逆拡散復調処理を開始すると、各タップ毎の復調結果は、１シンボル期間内に、ｍ個（ｍ＝１６）のサブ累算レジスタからなる巡回累算回路をＧｐ／ｍ＝４回、後続タップの復調結果との累積を繰り返しながら巡回する。復調結果が少なくとも上記巡回累算回路を一巡した時、各巡回累算部１０３ａ、１０３ｂの出力は、それぞれ数１、数２の演算式を満足している。従って、適当なタイミング、例えば、１シンボル期間が経過したタイミングでスイッチ１５ａ、１５ｂを切り替えることよって、巡回累算部１０３ａからはＩ相の復調相関値Ｓｉ(ｔ)、巡回累算部１０３ｂからはＱ相の復調相関値Ｓｑ(ｔ)をそれぞれ外部に取り出すことができる。
【００４４】
本実施例のように、逆拡散器のタップ数（ｍ＝１６）が拡散比（Ｇｐ＝６４）よりも小さい場合、係数レジスタ部１０２ａ、１０２ｂに設定された拡散符号の各係数で照合（乗算）できる範囲は、受信信号Ｄｉ、Ｄｑの１シンボル分のチップシーケンスの一部分に過ぎない。従って、逆拡散の開始時点で、拡散符号Ｃｉ(ｔ)、Ｃｑ(ｔ)の先頭と受信信号Ｄｉ、Ｄｑのシンボルの先頭位置との移相が上記照合範囲（１６チップ分）を超えていた場合は、上記復調相関値Ｓｉ(ｔ)、 Ｓｑ(ｔ)に所定閾値以上のピークは現れない。この場合は、受信信号に対する移相を前回よりも上記照合範囲だけシフトした状態で拡散符号Ｃｉ(ｔ)、Ｃｑ(ｔ)を発生し、上述した復調動作を繰り返すことにより、最大でＧｐ／ｍ回の再試行で同期を捕捉できる。
【００４５】
図５は、巡回累算部１０３（１０３ａ、１０３ｂ）のサブ累算レジスタ１４ｊとして適用されるレジスタ構造の１例を示す。
累算レジスタブロック１４は、オーバーサンプリング数ｋ（ｋ＝４）と同数の４個のレジスタ１４１（ｒ０〜ｒ３）と、これらのセレクタの出力を選択するためのセレクタ１４２とからなる。上記レジスタ１４１のうち、データの書き込み／読み出し対象となるレジスタは、４進カウンタ１４３で発生するラッチタイミングＬｒ０〜Ｌｒ３によって順次に切り替えられ、上記ラッチタイミングで特定されたレジスタの出力がセレクタ１４２で選択されて、次のタップ出力される。尚、上記４進カウンタ１４３は、各巡回累算部１０３内の複数の累算レジスタ１４００〜１４１５で共用される。
【００４６】
上記累算レジスタブロック１４を巡回累算部１０３ｂの最初の累算レジスタ１４００に適用した場合、加算器Ａｃｃ０の累算結果ＡＣＣ０ｂ(ｔ）は、ラッチタイミングＬｒ０〜Ｌｒ３で特定された何れかのレジスタｒ０〜ｒ３に書き込まれる。この時、上記特定レジスタから、それまで保持されていた４クロック前の累算結果が出力され、セレクタを介して、出力ＡＣＣ０ｂ'(ｔ）として次のタップに出力される。
ラッチタイミングＬｒ０〜Ｌｒ３でレジスタｒ０〜ｒ３を順次に切り替え、各レジスタで、新たなデータの書き込みに同期して前データを読み出すことによって、上記累算レジスタブロック１４を入力データが４タイミング後に出力される４段のシフトレジスタとして機能させることができる。上記構成によれば、各レジスタ１４２（ｒ０〜ｒ３）は、４タイミングに１回の割合で書き込み／読出し動作すればよいため、縦続接続された各段のレジスタが常時動作する一般的なシフトレジスタ構成に比較して、消費電力を大幅に低減できる。
【００４７】
図６は、上記本発明の逆拡散器を適用した無線端末装置（移動端末）の１例を示す。
移動端末は、内部バス３０に接続された処理装置２１と、上記処理装置２１が実行する各種のプログラムおよびデータを記憶するためのメモリ２２と、ユーザインタフェースとして、文字情報を表示するための表示装置２３と、テンキーその他のファンクションキーを含む入力装置２４と、音声符号化復号化回路２５に接続されたマイクロフォン２６およびスピーカ２７と、外部の記憶装置やコンピュータ装置と接続するためのインターフェイス回路２８とを備える。また、上記内部バス３０に接続して送信回路３１と、受信回路３２Ａ、３２Ｂと、電源制御回路３３とを有し、上記送信回路３１と受信回路３２Ａ、３２Ｂは、無線部３３を介してアンテナ３４に接続されている。
【００４８】
ＣＤＭＡ（Code Division Multiple Access）の無線通信システムでは、無線基地局から各移動端末に向かう下り方向の無線区間と、各移動端末から無線基地局に向かう上り方向の無線区間に、それぞれ固有の拡散符号が割り当てられた複数のチャネルが形成される。送信回路３１は、各移動端末からの発信を基地局に通知するための上り方向の共通制御チャネルと、着信通知後の接続制御情報の送受信に使用される個別制御チャネルと、ユーザ情報を送信するために各移動端末に割り当てられる上りトラフィックチャネルとに共用され、これらのチャネルの切り替えは、処理装置２１から信号線４１に与えるチャネル（拡散符号）指定信号に応じて、スペクトル拡散に使用する拡散符号を切り替えることによって行なわれる。送信回路３１を共通または個別の制御チャネルとして使用する時は、処理装置２１から出力された制御信号が、バス３０、セレクタ３５を介して上記送信回路に供給され、これらの制御信号が、各制御チャネルに割り当てられた特定の拡散符号で符号拡散される。一方、上記送信回路３１をトラフィックチャネル用として使用する時は、音声符号化復号化回路２５で符号化されたマイクロフォン２６からの音声信号が、セレクタ３５を介して上記送信回路３１に供給され、上記トラフィックチャネルの特定の拡散符号で符号拡散されたＰＱＳＫ変調信号が、無線部３３を介してアンテナ３４から送信される。
【００４９】
受信回路３２Ａは、例えば、セル情報、同期情報、あるいは他の制御チャネルで使用すべき拡散コードなど、無線通信システムの制御に不可欠なシステム情報を全ての移動端末に共通に送信するために使用される下り方向の第１共通制御チャネルに専用の回路である。また、受信回路３２Ｂは、各端末への着信通知や個別制御チャネルの割り当て制御に使用される下り方向の第２共通制御チャネルと、基地局との間での接続制御に使用される個別制御チャネルと、基地局から端末へのユーザ情報の送信に使用されるトラフィックチャネルとに共用される。受信回路３２Ａにおけるチャネルの特定と、受信回路３２Ｂにおけるチャネルの切り替えは、送信回路３１と同様、処理装置２１から信号線４３に与えるチャネル（拡散符号）指定信号に応じて、スペクトル拡散に使用する拡散符号を切り替えることによって行なわれる。
【００５０】
図７は、上記受信回路３２Ｂの基本的な構成を示す。受信回路３２Ａもこれと同様の構成となっている。
受信回路３２Ｂは、逆拡散に使用するＩ相用、Ｑ相用の拡散符号を発生するための拡散符号発生器５０ｉおよび５０ｑと、前述した本発明の逆拡散器からなる同期捕捉回路５１と、信号無線部３３から入力される受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を上記拡散符号発生器から出力された拡散符号Ｃｉ、Ｃｑを使用して逆拡散するための逆拡散回路５３とを含む。
【００５１】
上記拡散符号発生器５０ｉ、５０ｑは、処理装置２１から供給される制御信号４３ａに応じて、拡散符号を発生する。上記同期捕捉回路５１は、信号無線部３３から入力される受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を上記拡散符号発生器から出力された拡散符号Ｃｉ、Ｃｑを使用して逆拡散し、ＱＰＳＫ復調の相関値Ｓｉ(ｔ)、Ｓｑ(ｔ)を出力する。同期捕捉（逆拡散）動作の開始と、スイッチ１５の切り替えによる相関値Ｓｉ(ｔ)、Ｓｑ(ｔ)の送出は、処理装置２１から供給される制御信号４３ｃによって制御される。上記同期捕捉回路５１の出力は、ピーク検出回路５２に入力され、所定の閾値を超えるピークが検出された時、上記ピーク検出回路５２から出力される同期捕捉信号４３ｂによって、拡散符号発生器５０ｉ、５０ｑが拡散符号の移相動作を開始する。
【００５２】
同期が捕捉されると同期追跡モードに移り、逆拡散回路５３が、上記拡散符号発生器５０ｉ、５０ｑから出力された拡散符号Ｃｉ、Ｃｑを使用して受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を逆拡散し、ＱＰＳＫ復調信号を出力する。上記ＱＰＳＫ復調信号は、検波回路５４で所定の復調処理を受けた後、誤り訂正復号器５５で誤り訂正され、誤り訂正復号器５５の出力は、受信バッファ５６を介して、インタフェース回路５７に供給される。送信回路３２Ｂが制御チャネル用として動作中は、受信信号は内部バス３０に出力され、トラフィックチャネル用として動作中は、音声符号復号化回路２５に出力される。
【００５３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、符号拡散ＱＰＳＫ信号を少数の累算部と簡単なマッチドフィルタで復調できるため、逆拡散器の回路規模の小型化と消費電力の低減が可能であり、特に電池駆動の携帯用無線端末において有効となる。
【図面の簡単な説明】
【図１】本発明による逆拡散器および同期捕捉回路の第１の実施例を示す図である。
【図２】本発明による逆拡散器および同期捕捉回路の第２の実施例を示す図である。
【図３】図２に示した巡回累算部１０３ａの具体的回路構成の１例を示す図である。
【図４】図２に示した巡回累算部１０３ｂの具体的回路構成の１例を示す図である。
【図５】図３、図４に示した巡回累算部に適用される累算レジスタの１実施例を示す図である。
【図６】本発明による逆拡散器および同期捕捉回路の応用例を示す無線通信装置の１実施例を示す図である。
【図７】図６に示した受信回路３２Ｂの詳細構成を示す図である。
【図８】受信信号シフト型マッチドフィルタを用いた従来の逆拡散器の構成を示す図である。
【図９】図８の逆拡散器に適用される受信信号シフト型マッチドフィルタ８１０の構成を示す図である。
【図１０】図８の逆拡散器に適用される累算レジスタ６３０ａの構成を示す図である。
【図１１】巡回累算型マッチドフィルタを用いた従来の逆拡散器の構成の１例を示す図である。
【図１２】図１１の逆拡散器に適用される巡回累算型マッチドフィルタ９１０の構成を示す図である。
【符号の説明】
ＭＦ０〜ＭＦ１５：マッチドフィルタ、
１０１：乗算部、 ＭＱＩ、ＭＩＩ、ＭＱＱ、ＭＩＱ：乗算器、
１０２：係数レジスタ部、Ｃ０〜Ｃ１５：係数レジスタ、１０３：巡回累算部、
１２、１３、ＡＤＤ０〜ＡＤＤ１５：加算器、
１４、１４００〜１４１５：累算レジスタ、１５ａ、１５ｂ：出力切換スイッチ、５０：拡散符号発生器、５１：同期捕捉回路、５２：ピーク検出回路、
５３：逆拡散回路。
【発明の属する技術分野】
本発明は、符号拡散（スペクトル拡散）方式の通信システムに関し、更に詳しくは、符号拡散されたＱＰＳＫ変調受信信号の復調方法、およびこれを利用した無線通信装置に関する。
【０００２】
【従来の技術】
近年、米国、香港、韓国などでは、スペクトル拡散方式を適用したセルラ移動通信システム（ＩＳ−９５）が実用化されている。この分野では、例えば、初期同期捕捉の高速化、ＲＡＫＥ受信用パス検索等の柔軟性などの利点から、デジタルマッチドフィルタ（以下、マッチドフィルタ：ＭＦと言う）のスペクトル拡散受信機への適用が有望となっている。しかしながら、マッチドフィルタを使用したスペクトル拡散受信機を広く普及させるためには、同期捕捉回路部における消費電力の低減、回路規模の縮小、ＬＳＩ価格の一層の低減が必要となる。
【０００３】
スペクトル拡散通信において、送信信号をＱＰＳＫ（Quadrature Phase Sift Keying）変調した場合、各受信機は、ＱＰＳＫ信号の復調機能をもった逆拡散器を備える必要がある。ＱＰＳＫ変調受信信号のＩ成分（Ｉ：In phase）をＤｉ、Ｑ成分（Ｑ：Quadrature phase）をＤｑ、逆拡散器で使用されるＩ成分の拡散符号（チップ列）をＣｉ、Ｑ成分の拡散符号をＣｑとした場合、元の信号を復調するためには、演算式
Ｓｉ＋ｊＳｑ＝（Ｄｉ＋ｊＤｑ）（Ｃｉ−ｊＣｑ）
における実数部Ｓｉと虚数部Ｓｑに着目して、逆拡散された信号間に次式で表される演算を施せば良い。
実数部： Ｓｉ＝ＤｉＣｉ＋ＤｑＣｑ ．．．．（数１）
虚数部： Ｓｑ＝ＤｑＣｉ−ＤｉＣｑ ．．．．（数２）
すなわち、スペクトル拡散ＱＰＳＫ信号は、受信信号Ｄｉ、Ｄｑと拡散符号Ｃｉ、Ｃｑとの乗算結果に上記演算式(数１)、(数２)を満足する加算と減算を施す逆拡散器によって復調できる。
【０００４】
図８〜図１０は、マッチドフィルタを使用してスペクトル拡散ＱＰＳＫ信号を復調する従来の逆拡散器の回路構成の１例を示す。
逆拡散器は、マッチドフィルタ部６１と、ＱＰＳＫ復調部６２と、累算部６３とから構成される。上記マッチドフィルタ部６１は、受信信号Ｄｉ(ｔ)またはＤｑ(ｔ)と拡散符号Ｃｉ(ｔ)またはＣｑ(ｔ)がそれぞれ異なった組み合わせで時系列的に入力される４個の受信信号シフト型マッチドフィルタ６１０（６１０ａ〜６１０ｄ）からなる。また、ＱＰＳＫ復調部６２は、上記(数１)の演算を行う加算器６２１と、(数２)の演算を行う減算用の加算器６２２とからなり、累算部６３は、それぞれ上記加算器６２１、６２２の出力を所定のシンボル期間にわたって累算する２つの累算レジスタ６３０ａ、６３０ｂからなる。
【０００５】
マッチドフィルタ６１０ａから出力される相関値ＤｉＣｉと、マッチドフィルタ６１０ｄから出力される相関値ＤｑＣｑを加算器６２１で加算し、加算出力を累算レジスタ６３０ａで数シンボル期間にわたって累算することによって、(数１)で示されるＩ成分の復調出力Ｓｉ(ｔ)（＝ＤｉＣｉ＋ＤｑＣｑ）が得られる。また、マッチドフィルタ６１０ｂから出力される相関値ＤｑＣｉから、マッチドフィルタ６１０ｃから出力される相関値ＤｉＣｑを加算器６２２で減算（符号反転後に加算）し、累算レジスタ６３０ｂで数シンボル期間にわたって累算することによって、Ｑ成分の復調出力Ｓｑ(ｔ)（＝ＤｑＣｉ−ＤｉＣｑ）が得られる。
【０００６】
図９は、一方の入力端子に拡散符号のチップレートの４倍のレートでオーバーサンプリングされた符号付き４ビット幅の受信信号Ｒｘ(ｔ)が供給され、他方の入力端子に１ビット幅の逆拡散符号ＰＮ(ｔ)がチップレートで供給される受信信号シフト型マッチドフィルタ６１０の構成を示す。
上記マッチドフィルタ６１０は、受信信号Ｒｘ(ｔ)を順次にシフトし、チップ位置と対応する１６本のタップＴａｐ０〜Ｔａｐ１５から受信信号をサンプリングレートで並列的に出力する入力レジスタ部６１１と、拡散符号ＰＮ(ｔ)を保持し、各チップの係数を１６本のタップから並列的に出力する係数レジスタ部６１３と、上記入力レジスタ６１１と係数レジスタ６１３の出力を各タップ毎に乗算するための１６個の乗算器を有する乗算部６１２と、上記各乗算器の出力を全加算して相関値Ｃｏｒｒ(ｔ)として出力する加算部６１４とから構成される。
【０００７】
上記係数レジスタ６１３は、拡散符号ＰＮ(ｔ)を順次にシフトする１６段のシフトレジスタと、該シフトレジスタの各段からロード信号Ｗｃのタイミングでチップ係数をラッチするチップレジスタＣ０〜Ｃ１５とからなる。尚、上記係数レジスタ６１３の記号Ｔで示すブロックは、拡散符号ＰＮ(ｔ)がチップレートでシフトされることを意味し、入力レジスタ部６１１の記号４Ｄで示すブロックは、受信信号Ｒｘ(ｔ)がサンプリングレート、すなわち、チップレートの４倍の速度でシフトされることを意味している。
逆拡散符号ＰＮ(ｔ)は、上記係数レジスタ部６１３のチップレジスタＣ０〜Ｃ１５に保持された拡散符号の各チップ係数毎に、入力レジスタ６１１の各タップからサンプリングレートで出力される受信信号と乗算される。この時、受信信号Ｒｘ(ｔ)が４ビット幅であれば、１６タップ分の加算を行う加算部６１４の出力Ｃｏｒｒ(ｔ)は８ビット幅となる。尚、受信信号Ｒｘ(ｔ)の拡散比Ｇｐがタップ数１６に等しい場合、上記チップレジスタＣ０〜Ｃ１５に保持された同一のチップ列でもって、数シンボル期間の入力信号を繰り返して逆拡散する。拡散比Ｇｐがタップ数１６を超えている場合は、１６チップ期間毎にロード信号Ｗｃを発生し、チップレジスタＣ０〜Ｃ１５に保持される係数値を周期的に更新する。
【０００８】
図１０は、累算部６３０ａの構成を示す。他方の累算レジスタ部６３０ｂもこと同じ構成となっている。
累算レジスタ部６３０ａは、１６段のシフトレジスタ６３０２ａと、上記シフトレジスタ６３０２ａの出力信号と入力信号とを累算するための加算器６３０１ａとから構成される。上記シフトレジスタ６３０２ａの各段は、記号４Ｄで示すように、それぞれ４段のシフトレジスタからなり、チップレートの４倍の速度で入力信号をシフト動作する。上記シフトレジスタの各段は、累算動作の開始時点で初期値０にリセットされる。
上記累算レジスタ部６３０ａは、ＱＰＳＫ復調部６２の出力信号を所定のシンボル期間にわたって累算し、その結果を出力端子ＯＵＴに出力する。すなわち、マッチドフィルタ６１０のタップ数と同じシフト段数（この例では、タップ数の４倍の段数）を持つシフトレジスタ６３０２ａによって加算器６３０１ａの出力信号を順次に蓄積しておき、入力信号ＩＮと上記シフトレジスタの最終段の出力との加算を繰り返すことによって、各チップ区間毎（この例ではオーバーサンプル区間毎）に、ＱＰＳＫ信号の復調結果を累積できるように構成されている。
【０００９】
上述したマッチドフィルタ６１０では、入力レジスタ６１１のタップＴａｐ０〜Ｔａｐ１５から出力されるチップパターンと係数レジスタ６１３か出力される拡散符号（Ｃ０〜Ｃ１５）のチップパターンとが一致したタイミングで、相関値Ｃｏｒｒ(ｔ)が最大となり、その他のタイミングでは、相関値Ｃｏｒｒ(ｔ)が０または小さな値となる。この相関値の変化はシンボル周期で繰り返され、ＱＰＳＫ復調部６２の出力信号も上記相関値と同様の変化を繰り返すため、上記累算レジスタ６３０ａの各段には、各チップ区間毎の相関値Ｃｏｒｒ(ｔ)が複数シンボル期間にわたって累積される。
【００１０】
従って、上記累算レジスタ６３０ａからは、受信信号の位相が拡散符号のチップパターンに一致したチップ区間でピーク値を示す周期性のある出力信号ＯＵＴが得られるため、上記ピーク値を検出したタイミングで逆拡散符号の移相を開始することによって、同期捕捉を達成できる。尚、累算レジスタ６３０ａの入力信号ＩＮを９ビット幅とし、相関値を４シンボル期間にわたって累算したとすると、累算レジスタの出力ＯＵＴは１１ビット幅となる。
然るに、上述した受信信号シフト型マッチドフィルタ６１０を使用する逆拡散器は、マッチドフィルタのタップ（Ｔａｐ０〜Ｔａｐ１５）と同数のシフト段数をもつ累算レジスタ６３０ａ、６３０ｂをマッチドフィルタの外部に備える必要がある。
【００１１】
図１１は、本願と同一の出願人が特願平９−２０５７７４号で出願した巡回累算型マッチドフィルタを用いた逆拡散器を示す。
この逆拡散器は、マッチドフィルタ部９１とＱＰＳＫ復調部９２とからなり、ＱＰＳＫ復調部９２の後に累算部を接続する必要がない。マッチドフィルタ部９１は、それぞれ内部に累算器を備える４個の巡回累算型マッチドフィルタ９１０（９１０ａ〜９１０ｄ）からなっており、これらのマッチドフィルタから出力される相関値ＤｉＣｉ、ＤｑＣｑ、ＤｑＣｉおよびＤｉＣｑをＱＰＳＫ復調部９２の加算器９２１と９２２で加減算処理することによって、(数１)で示されるＩ成分の復調信号Ｓｉ(ｔ)（＝ＤｉＣｉ＋ＤｑＣｑ）と、(数２)で示されるＱ成分の復調信号Ｓｑ(ｔ)（＝ＤｑＣｉ−ＤｉＣｑ）を得ている。
【００１２】
図１２は、上記巡回累算型マッチドフィルタ９１０の基本的な構成を示す。
巡回累算型マッチドフィルタ９１０は、乗算部１０１と、拡散符号用係数レジスタ部１０２と、巡回累算部１０３とから構成される。以下の動作説明では、逆拡散器が拡散比Ｇｐ＝６４のスペクトル拡散通信に適用され、上記乗算部１０１には、受信信号Ｒｘ(ｔ)がチップレートのｋ（ｋ＝４）倍のサンプリングレートで入力されるものと仮定する。
上記受信信号Ｒｘ(ｔ)は、乗算部１０１において、係数レジスタ部１０２が保持するｍチップの拡散符号ＰＮ(ｔ)と個別に乗算される。これらの乗算結果は、乗算部１０１のｍ個のタップから並列的に出力され、巡回累算部１０３で巡回的に累算される。上記巡回累算部１０３で乗算結果がＧｐ／ｍ＝４巡回した時点で、１シンボル分の相関値Ｃｏｒｒ(ｔ)が得られる。
【００１３】
上記係数レジスタ部１０２は、ラッチ信号Ｌｃｊ（ｊ＝０〜１５）によって制御されるｍ段（ｍ＝１６）の係数レジスタＣ０〜Ｃ１５からなる。これらの係数レジスタには、ラッチ信号Ｌｃ０〜Ｌｃ１５を順次に与えることにより、拡散符号ＰＮ（ｔ）のチップ係数を１チップずつ順次に設定する。すなわち、ｊ番目の係数レジスタＣｊ（ｊ＝０〜１５）は、ラッチ信号Ｌｃｊの入力タイミングで拡散符号ＰＮ（ｔ）のチップ係数を取り込み、次のラッチ信号Ｌｃｊを受ける迄、上記チップ係数の値を保持する。係数レジスタＣｊは、ｍ×ｋ＝６４動作クロック（オーバーサンプリング・クロック）毎に次のラッチ信号Ｌｃｊを受ける。
【００１４】
上記乗算部１０１は、上記各係数レジスタＣ０〜Ｃ１５に設定された拡散符号ＰＮ(ｔ)の値、すなわち、各チップの係数値と受信信号Ｒｘ(ｔ)とを乗算するためのｍ個（ｍ＝１６）の乗算器ＭＰＹ０〜ＭＰＹ１５を有し、各乗算器の演算結果は、ｍ本（ｍ＝１６）のタップ出力Ｔａｐ０(ｔ)〜Ｔａｐ１５(ｔ)として巡回累算部１０３に供給される。
上記巡回累算部１０３は、上記各タップ出力Ｔａｐ０(ｔ)〜Ｔａｐ１５(ｔ)と対応したｍ個（ｍ＝１６）のサブ累算レジスタ１３００〜１３１５と加算器ＡＤＤ０〜ＡＤＤ１５を有し、これらの累算レジスタと加算器は、上記タップ出力を巡回的に累算するために環状に接続されている。また、逆拡散復調結果を示す相関値Ｃｏｒｒ（ｔ）を所定のタイミングで外部に出力するために、最終段のサブ累算レジスタ１３１５にはスイッチ回路１３３が接続されている。
【００１５】
上記巡回累算部１０３において、各加算器ＡＤＤｊ（ｊ＝０〜１５）は、乗算部１０１からチップレートの４倍の頻度で供給されるタップ出力Ｔａｐｊ（ｊ＝０〜１５）と、それぞれの前段に位置するサブ累算レジスタ１３ｊ−１（ｊ＝００〜１５）から出力される累算結果Ａｃｃｊ'(ｔ)とを加算し、加算結果Ａｃｃｊ(ｔ)をそれに付随するサブ累算レジスタ１０ｊに入力している。従って、初段の加算器ＡＤＤ０からは、Ａｃｃ０(ｔ)＝Ｔａｐ０(ｔ)＋Ａｃｃ１５'(ｔ)が出力され、２番目の加算器ＡＤＤ１からは、Ａｃｃ１(ｔ)＝Ｔａｐ１(ｔ)＋Ａｃｃ０'(ｔ)が出力される。以下、同様にして、加算器ＡＤＤ２〜ＡＤＤ１５は、加算結果Ａｃｃ２(ｔ)〜Ａｃｃ１５(ｔ)を出力し、それぞれに付随するサブ累算レジスタに入力する。
【００１６】
各サブ累算レジスタ１３ｊ（ｊ＝００〜１５）は、サンプリング係数ｋに等しい段数の縦列接続シフトレジスタ１３２からなる。この例では、受信信号がチップレートの４倍のレートでオーバーサンプリングされているため、累算結果Ａｃｃｊ(ｔ)は、各サブ累算レジスタ１３ｊで４動作クロック時間だけ遅延され、Ａｃｃｊ'(ｔ)（ｊ＝０〜１５）として出力される。従って、Ａｃｃｊ'(ｔ)＝Ａｃｃｊ(ｔ−４)の関係にあり、ｔ＝０で受信された信号Ｒｘ(０)に対してＰＮ(０)で逆拡散復調処理を開始した信号は、ｍ個（ｍ＝１６）のサブ累算レジスタ１３００〜１３１５をＧｐ／ｍ＝４回、巡回的に通過し、この間に累算処理が繰り返される。この場合、受信信号Ｒｘ（ｔ）が４ビット幅であれば、１６タップ分の加算と４回の繰り返し累算によって、相関値Ｃｏｒｒ（ｔ）は１０ビット幅となる。
【００１７】
【発明が解決しようとする課題】
上記従来例によれば、図８に示した受信信号シフト型マッチドフィルタを使用する逆拡散器の場合、各マッチドフィルタ６１０からタップ出力の完全和が出力された後に累算を行うようにしているため、累算部６３の手前でＱＰＳＫ合成することによって、累算器６３０の必要個数を２個で済ませることができた。しかしながら、各マッチドフィルタ６１０には、受信信号Ｒｘ(ｔ)をシフトするためのシフトレジスタ６１１が必要であり、マッチドフィルタ部の回路規模が大きくなると言う問題があった。
一方、図１１に示した巡回累算型マッチドフィルタ９１０を用いる逆拡散器の場合、各巡回累算型マッチドフィルタの内部に累算部が形成されているため、ＱＰＳＫ変調用の逆拡散器を構成するためには、結果的に４個の累算器が必要となり、全体として回路規模が増大するという問題があった。
【００１８】
本発明の目的は、逆拡散器の回路規模を小型化できる符号拡散ＱＰＳＫ変調信号の復調方法を提供することにある。
本発明の他の目的は、回路規模の小型化と消費電力の低減が可能な符号拡散ＱＰＳＫ変調方式の無線通信装置を提供することにある。
【００１９】
【課題を解決するための手段】
上記目的を達成するため、本発明では、拡散符号の各チップ毎にＱＰＳＫの復調（合成）演算を行い、複数のチップで並列的に生成されたＱＰＳＫ復調結果をチップシーケンスに沿って巡回的に累算することによって、受信信号と拡散符号との相関信号を得るようにしたことを特徴とする。
【００２０】
すなわち、本発明のＱＰＳＫ変調信号の復調方法および無線通信装置では、時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)とＱ成分受信信号Ｄｑ(ｔ)をＩ成分拡散符号ＣｉとＱ成分拡散符号Ｃｑでチップ毎に逆拡散することによって、それぞれ受信信号と拡散符号との異なる組み合わせに対応した複数系列の逆拡散結果を上記各チップ毎に生成し、上記複数系列の逆拡散結果を所定の組み合わせで演算することによって、ＱＰＳＫ変調信号のＩ成分とＱ成分の復調値を上記各チップ毎に生成し、上記Ｉ成分およびＱ成分のチップ毎の復調値をそれぞれの拡散符号のチップシーケンスに従って巡回的に累算することを特徴とする。
【００２１】
更に詳述すると、本発明のＱＰＳＫ変調信号の復調方法は、
（ａ）ＱＰＳＫ変調信号のＩ成分拡散符号Ｃｉの少なくとも一部のチップ列と、Ｑ成分拡散符号Ｃｑの少なくとも一部のチップ列とを保持しておき、上記保持された各チップ列と、それぞれ時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)およびＱ成分受信信号Ｄｑ(ｔ)を演算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)、ＤｉＣｑ(ｔ)を生成するステップと、
（ｂ）上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)と加算することによって、ＱＰＳＫ変調信号のＩ成分の部分値を生成し、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによって、ＱＰＳＫ変調信号のＱ成分の部分値を生成するステップと、
（ｃ）上記Ｉ成分の部分値とＱ成分の部分値を、それぞれの拡散符号チップ列のシーケンス順に巡回的に累算するステップとからなることを特徴とする。
【００２２】
また、本発明の無線通信装置は、拡散符号発生器と、符号拡散ＱＰＳＫ変調の受信信号を上記拡散符号発生器から発生した拡散符号で逆拡散して送信信号を復調するための受信回路と、上記拡散符号発生器からの拡散符号の発生を上記受信信号に同期させるための同期捕捉回路とからなり、上記同期捕捉回路が、最終段の出力を初段に戻すように循環的に縦続接続された複数段のマッチドフィルタからなり、上記各マッチドフィルタが、
時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)とＱ成分受信信号Ｄｑ(ｔ)に、Ｉ成分用およびＱ成分用の拡散符号における特定チップ位置の拡散符号Ｃｉ、Ｃｑを乗算し、演算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を並列的に生成するための手段と、
上記演算結果ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とからＱＰＳＫ変調信号のＩ成分に相当する部分復調値を生成し、上記ＤｑＣｉ(ｔ)とＤｉＣｑ(ｔ)とからＱＰＳＫ変調信号のＱ成分に相当する部分復調値を生成するための手段と、
上記Ｉ成分およびＱ成分の部分復調値を前段または最終段のマッチドフィルタから供給されるＩ成分およびＱ成分の累算復調値とそれぞれ加算し、加算結果を次段または初段のマッチドフィルタにＩ成分およびＱ成分の累算復調値として供給するための手段とからなることを特徴とする。
【００２３】
本発明の無線通信装置の他の特徴は、上記同期捕捉回路が、上記拡散符号発生器から供給される拡散符号Ｃｉの少なくとも一部のチップ列を保持する第１のレジスタ回路と、上記拡散符号発生器から供給される拡散符号Ｃｑの少なくとも一部のチップ列とを保持する第２のレジスタ回路と、上記保持された拡散符号Ｃｉ、Ｃｑの各チップ列と、それぞれ時系列的に入力される符号拡散ＱＰＳＫ変調信号のＩ成分受信信号Ｄｉ(ｔ)およびＱ成分受信信号Ｄｑ(ｔ)とを乗算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を生成する複数の乗算器群と、上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とを加算することによってＱＰＳＫ変調信号のＩ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第１の巡回累算回路と、上記拡散符号のチップ毎に、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによってＱＰＳＫ変調信号のＱ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第２の巡回累算回路とからなる構成にある。
【００２４】
更に具体的に言うと、上記第１、第２のレジスタ回路は、チップシーケンス順に配置された複数のレジスタ領域と、前記拡散符号発生器から供給される拡散符号ＣｉまたはＣｑを上記各レジスタ領域にチップ単位で順次に格納するラッチ信号供給回路とからなり、上記各乗算器群は、それぞれ上記第１、第２のレジスタ回路のレジスタ領域数と対応した複数個の乗算器からなり、上記各乗算器が、上記レジスタ領域に保持された拡散符号と前記Ｉ成分受信信号Ｄｉ(ｔ)またはＱ成分受信信号Ｄｑ(ｔ)との乗算結果を時系列的に出力する。
また、上記第１、第２の巡回累算回路は、上記各乗算器群の複数の乗算器と対応した複数の加算器または減算器と、上記各加算器または減算器の演算結果を一時的に保持した後、次段の加算器または減算器に供給する複数のレジスタとからなり、最終段のレジスタは、該レジスタの出力を外部回路、または初段の加算器または減算器に選択的に転送するための切り替えスイッチを備える。
【００２５】
本発明の好ましい実施例によれば、上記第１、第２の巡回累算回路を構成する各レジスタは、複数の記憶領域と、データの書き込みと読み出しを行うべき記憶領域を循環的に選択するための手段からなり、上記各記憶領域に書き込まれた前記加算器または減算器の演算結果が、所定時間後に読み出されて次段の加算器または減算器に出力されることを特徴する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、ＱＰＳＫ復調機能を有する本発明による逆拡散器の１実施例を示す構成図である。
本実施例の逆拡散器は、縦続接続された複数段のマッチドフィルタＭＦ０〜ＭＦ１５からなり、各マッチドフィルタ毎に、受信信号の逆拡散と、ＱＰＳＫ復調のための部分加算および累算を行い、その結果を次段のマッチドフィルタに巡回することを特徴とする。
【００２７】
マッチドフィルタＭＦ０〜ＭＦ１５は、それぞれＩ相用拡散符号Ｃｉ(ｔ)とＱ相用拡散符号Ｃｑ(ｔ)の各チップ列における特定位置のチップと対応しており、初段のマッチドフィルタＭＦ０は拡散符号Ｃｉ０とＣｑ０、次段のマッチドフィルタＭＦ１は拡散符号Ｃｉ１とＣｑ１、以下、同様にして、最終段のマッチドフィルタＭＦ１５は拡散符号Ｃｉ１５とＣｑ１５を用いて、それぞれ受信信号Ｄｉ(ｔ)とＤｑ(ｔ)とを逆拡散する。各マッチドフィルタＭＦｊ（ｊ＝０〜１５）は、互いに同一の構成を有し、同様の動作を繰り返しているため、初段のマッチドフィルタＭＦ０について、その構成と動作を説明する。
【００２８】
マッチドフィルタＭＦ０は、４個の乗算器ＭＩＩ、ＭＱＩ、ＭＩＱ、ＭＱＱからなる乗算部と、加算器１２ａと１２ｂからなるＱＰＳＫ復調部と、加算器１３ａ、１３ｂおよび累算レジスタ１４ａ、１４ｂからなる累算部とからなる。
乗算器ＭＩＩ、ＭＱＩ、ＭＩＱ、ＭＱＱは、それぞれ受信信号Ｄｉと拡散符号Ｃｉ０、ＤｑとＣｉ０、ＤｉとＣｑ０、ＤｑとＣｑ０を乗算し、乗算結果ＤｉＣｉ０(ｔ)、ＤｑＣｉ０(ｔ)、ＤｉＣｑ０(ｔ)、ＤｑＣｑ０(ｔ)をＱＰＳＫ復調部に送り込む。
【００２９】
乗算器ＭＩＩの出力ＤｉＣｉ０(ｔ)と乗算器ＭＱＱの出力ＤｑＣｑ０(ｔ)は、加算器１２ａで互いに加算された後、累算部の加算器１３ａで前段のマッチドフィルタ（この場合は、最終段のマッチドフィルタＭＦ１５）の出力と加算される。この結果、Ｉ成分の部分的な復調出力として、
Ｓｉ０(ｔ)＝（ＤｉＣｉ０(ｔ)＋ＤｑＣｑ０(ｔ)）＋Ｓｉ１５(ｔ)
が得られ、これが累算レジスタ１４ａに入力される。
【００３０】
乗算器ＭＱＩの出力ＤｑＣｉ０(ｔ)と乗算器ＭＩＱの出力ＤｉＣｑ０(ｔ)は、加算器１２ｂで互いに加算された後、累算部の加算器１３ｂで前段のマッチドフィルタ（この場合は、最終段のマッチドフィルタＭＦ１５）の出力と減算（符号反転後に加算）される。これによって、Ｑ成分の部分的な復調出力として、
Ｓｑ０(ｔ)＝（ＤｑＣｉ０(ｔ)−ＤｉＣｑ０(ｔ)）＋Ｓｑ１５(ｔ)
が得られ、これが累算レジスタ１４ｂに入力される。
【００３１】
次段以降の各マッチドフィルタＭＦ１〜ＭＦ１５も上記ＭＦ０と同様に動作し、Ｉ成分の部分的な復調出力として、
Ｓｉ１(ｔ)＝（ＤｉＣｉ１(ｔ)＋ＤｑＣｑ１(ｔ)）＋Ｓｉ０(ｔ)
Ｓｉ２(ｔ)＝（ＤｉＣｉ２(ｔ)＋ＤｑＣｑ２(ｔ)）＋Ｓｉ１(ｔ)
……
Ｓｉ１５(ｔ)＝（ＤｉＣｉ１５(ｔ)＋ＤｑＣｑ１５(ｔ)）＋Ｓｉ１４(ｔ)
を生成し、Ｑ成分の部分的な復調出力として、
Ｓｑ１(ｔ)＝（ＤｑＣｉ１(ｔ)−ＤｉＣｑ１(ｔ)）＋Ｓｑ０(ｔ)
Ｓｑ２(ｔ)＝（ＤｑＣｉ２(ｔ)−ＤｉＣｑ２(ｔ)）＋Ｓｑ１(ｔ)
……
Ｓｑ１５(ｔ)＝（ＤｑＣｉ１５(ｔ)−ＤｉＣｑ１５(ｔ)）＋Ｓｑ１４(ｔ)
を生成する。
【００３２】
上記動作説明から明らかなように、本実施例の逆拡散器は、従来のｍタップのマッチドフィルタにおいて、各タップ毎にＱＰＳＫ復調のための部分加算と累算を行い、その結果を次タップに巡回している。例えば、１シンボル（あるいは数シンボル）期間にわたる巡回的累算が終了した時点で、最終段マッチドフィルタＭＦ１５の出力回路に接続されたスイッチ１５ａ、１５ｂを切り替えることによって、復調結果示す相関値Ｓｉ(ｔ)Ｓ、ｑ(ｔ)を外部に取り出す。
【００３３】
上記構成によれば、巡回型累算レジスタが１４ａと１４ｂの２系列で済むため、図１１、図１２に示した従来の逆拡散器に比較して、回路規模を縮小できる。また、各マッチドフィルタＭＦ０〜ＭＦ１５には、受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を並列的に供給すれば済むため、従来の受信信号シフト型のマッチドフィルタに比較しても、回路規模を小型化できる。尚、上記実施例では、１６タップの逆拡散回路を示したが、本発明の逆拡散回路は、同一構成のマッチドフィルタを循環的に接続した構成となっているため、要求タップ数に応じた個数のマッチドフィルタを接続することによって、任意タップ数の逆拡散器を容易に形成ができる。
【００３４】
図２は、本発明による逆拡散器の他の実施例を示す。
図１２で説明した従来の巡回型マッチドフィルタとの比較を容易にするために、ここでも、逆拡散器が拡散比Ｇｐ＝６４のスペクトル拡散通信システムに適用され、受信信号Ｄｑ(ｔ)、Ｄｉ(ｔ)は、チップレートの４倍（ｋ＝４）でオーバ−サンプリングされて逆拡散器に供給されるものとする。
本実施例の逆拡散器は、ｍ（ｍ＝１６）タップのマッチドフィルタを形成しており、Ｉ相用とＱ相用の２個の拡散符号係数レジスタ１０２ａ、１０２ｂと、係数レジスタ１０２ａに接続された第１、第２の乗算部１０１ａ、１０１ｂと、係数レジスタ１０２ｂに接続された第３、第４の乗算部１０１ｃ、１０１ｄと、Ｉ相用とＱ相用の２個の巡回累算部１０３ａ、１０３ｂとから構成される。
【００３５】
図１に示した実施例と同様、本実施例の逆拡散器も、該巡回累算部でＱＰＳＫ復調を行うことによって係数レジスタを２つの乗算部で共通使用し、ＱＰＳＫ信号の逆拡散に必要な巡回型係数レジスタの個数を２個に削減している。
【００３６】
係数レジスタ部１０２ａ、１０２ｂは、それぞれラッチ信号Ｌｃｊ（ｊ＝０〜１５）でラッチ制御されるｍ個（ｍ＝１６）の係数レジスタＣ０〜Ｃ１５からなる。係数レジスタ部１０２ａの各係数レジスタＣｊ（ｊ＝０〜１５）は、それぞれのラッチ信号Ｌｃｊの発生タイミングでＩ相用の拡散符号係数Ｃｉ（ｔ）をラッチし、次のラッチ信号が与えられる迄、これを保持する。これと同様に、係数レジスタ部１０２ｂの各レジスタＣｊ（ｊ＝０〜１５）も、それぞれのラッチ信号Ｌｃｊ（ｊ＝０〜１５）の発生タイミングでＱ相用の拡散符号係数Ｃｑ（ｔ）をラッチする。上記各レジスタＣｊには、ｍ×ｋ（＝６４）動作クロック毎にラッチ信号Ｌｃｉが与えられる。従って、レジスタＣｊにラッチされた１つの拡散符号係数で、ｍチップ期間の受信信号Ｄｑ(ｔ)、Ｄｉ(ｔ)を逆拡散した時点で、上記レジスタＣｊに新たな拡散符号係数が設定される。
【００３７】
第１の乗算部１０１ａは、係数レジスタ部１０２ａの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＱＩ０〜ＭＱＩ１５からなり、各乗算器ＭＱＩｊ（ｊ＝０〜１５）は、Ｑ相の受信信号Ｄｑ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｉｊ（ｊ＝０〜１５）とを乗算し、乗算結果ＤｑＣｉｊ(ｔ)を各タップから出力する。
第２の乗算部１０１ｂは、係数レジスタ部１０２ａの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＩＩ０〜ＭＩＩ１５からなり、各乗算器ＭＩＩｊ（ｊ＝０〜１５）は、Ｉ相の受信信号Ｄｉ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｉｊ（ｊ＝０〜１５）とを乗算し、ＤｉＣｉｊ(ｔ)を各タップから出力する。
【００３８】
第３の乗算部１０１ｃは、係数レジスタ部１０２ｂの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＱＱ０〜ＭＱＱ１５からなり、各乗算器ＭＱＱｊ（ｊ＝０〜１５）は、Ｑ相の受信信号Ｄｑ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｑｊ（ｊ＝０〜１５）とを乗算し、ＤｑＣｑｊ(ｔ)を各タップから出力する。
第４の乗算部１０１ｄは、係数レジスタ部１０２ｂの係数レジスタＣ０〜Ｃ１５と対応したｍ個（ｍ＝１６）の乗算器ＭＩＱ０〜ＭＩＱ１５からなり、各乗算器ＭＩＱｊ（ｊ＝０〜１５）は、Ｉ相の受信信号Ｄｉ(ｔ)と上記各係数レジスタＣｊ（ｊ＝０〜１５）に保持された拡散信号Ｃｑｊ（ｊ＝０〜１５）とを乗算し、ＤｉＣｑｊ(ｔ)を各タップから出力する。
【００３９】
Ｉ相用の巡回累算部１０３ａは、上記第２、第３の乗算部１０１ｂと１０１ｃから供給されたタップ出力ＤｉＣｉｊ(ｔ)とＤｑＣｑｊ(ｔ)に基いて、各タップ毎にＱＰＳＫの復調を行い、復調結果をＧｐ／ｍ＝４回巡回的に累算してＩ相の相関値Ｓｉ(ｔ)を出力する。これと同様に、Ｑ相用の巡回累算部１０３ｂは、上記第１、第４の乗算部１０１ａと１０１ｄから供給されたタップ出力ＤｑＣｉｊ(ｔ)とＤｉＣｑｊ(ｔ)に基いて、各タップ毎にＱＰＳＫの復調を行い、復調結果をＧｐ／ｍ＝４回巡回的に累算してＱ相の相関値Ｓｑ(ｔ)を出力する。
【００４０】
Ｉ相用の巡回累算部１０３ａは、図３に示すように、各タップと対応して、加算器ＡＤＤｊ（ｊ＝０〜１５）とサブ累算レジスタ１４ｊ（ｊ＝００〜１５）を有し、各加算器ＡＤＤｊは、第２、第３の乗算部１０１ｂ、１０１ｃから供給される乗算結果ＤｉＣｉｊ(ｔ)、ＤｑＣｑｊ(ｔ)と、前段のサブ累算レジスタ１４（ｊ−１）の出力Ａｃｃ(ｊ−１)ａ'(ｔ)とを加算し、加算結果Ａｃｃｊａ(ｔ)をサブ累算レジスタ１４ｊに入力している。すなわち、巡回累算部１０２ａにおける第ｊタップの加算器出力Ａｃｃｊａ(ｔ)は、次式で表される。
Ａｃｃｊａ(ｔ)＝ＤｉＣｉｊ(ｔ)＋ＤｑＣｑｊ(ｔ)＋Ａｃｃ(ｊ−１)ａ'(ｔ)上記巡回累算部１０３ａにおいて、初段の加算器ＡＤＤ０には、最終段のサブ累算レジスタ１４１５の出力Ａｃｃ１５ａ'(ｔ)が入力されている。従って、各タップ毎に行われたＱＰＳＫの復調結果は、環状に接続された各タップ毎の加算器とサブ累算レジスタを通過することによって巡回的に累算される。尚、図３では、加算器ＡＤＤｊ（ｊ＝０〜１５）が３入力の加算器として表記されているが、ＤｉＣｉｊ(ｔ)とＤｑＣｑｊ(ｔ)を加算するための２入力加算器と、これに前段サブ累算レジスタの出力を加算するための２入力加算器とに分けてもよい。
【００４１】
最終段のサブ累算レジスタ１４１５には、所定のタイミングで、復調結果の初段加算器ＡＤＤ０への循環を止め、逆拡散復調結果の相関値として外部に出力するためのスイッチ１５ａが設けてある。また、上記各サブ累算レジスタ１４ｊは、最終段１４１５に示すように、オーバーサンプリング・レートで動作する４段のレジスタからなっており、各タップの復調結果Ａｃｃｊａ(ｔ)は、４動作クロック期間（＝１チップ期間）遅延して、次のタップの加算器ＡＤＤ(ｊ＋１)に到達する。
【００４２】
Ｑ相用の巡回累算部１０３ｂも、図４に示すように、各タップと対応して、加算器ＡＤＤｊ（Ｊ＝０〜１５）とサブ累算レジスタ１４ｊ（ｊ＝００〜１５）を有する。各加算器ＡＤＤｊは、第１の乗算部１０１ａから供給される乗算結果ＤｑＣｉｊ(ｔ)から、第４の乗算部１０１ｄから供給される乗算結果ＤｉＣｑｊ(ｔ)を減算し、これに前段のサブ累算レジスタ１４（ｊ−１）の出力Ａｃｃ(ｊ−１)ｂ'(ｔ)を加算し、加算結果Ａｃｃｊｂ(ｔ)をサブ累算レジスタ１４ｊに入力している。すなわち、Ｑ相用の巡回累算部１０２ｂは、第ｊタップの加算器Ａｃｃｊで次式の出力を得ている。
Ａｃｃｊｂ(ｔ)＝ＤｑＣｉｊ(ｔ)−ＤｉＣｑｊ(ｔ)＋Ａｃｃ(ｊ−１)ｂ'(ｔ)Ｑ相用の巡回累算部１０３ｂは、加算器Ａｃｃ０〜Ａｃｃ１０が乗算結果の一方から他方を減算する点を除いて、構造的にはＩ相用の巡回累算部１０３ａと同一である。
【００４３】
上記構成によって、巡回累算部１０３ａ、１０３ｂでは、ｔ＝０における入力信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を起点として逆拡散復調処理を開始すると、各タップ毎の復調結果は、１シンボル期間内に、ｍ個（ｍ＝１６）のサブ累算レジスタからなる巡回累算回路をＧｐ／ｍ＝４回、後続タップの復調結果との累積を繰り返しながら巡回する。復調結果が少なくとも上記巡回累算回路を一巡した時、各巡回累算部１０３ａ、１０３ｂの出力は、それぞれ数１、数２の演算式を満足している。従って、適当なタイミング、例えば、１シンボル期間が経過したタイミングでスイッチ１５ａ、１５ｂを切り替えることよって、巡回累算部１０３ａからはＩ相の復調相関値Ｓｉ(ｔ)、巡回累算部１０３ｂからはＱ相の復調相関値Ｓｑ(ｔ)をそれぞれ外部に取り出すことができる。
【００４４】
本実施例のように、逆拡散器のタップ数（ｍ＝１６）が拡散比（Ｇｐ＝６４）よりも小さい場合、係数レジスタ部１０２ａ、１０２ｂに設定された拡散符号の各係数で照合（乗算）できる範囲は、受信信号Ｄｉ、Ｄｑの１シンボル分のチップシーケンスの一部分に過ぎない。従って、逆拡散の開始時点で、拡散符号Ｃｉ(ｔ)、Ｃｑ(ｔ)の先頭と受信信号Ｄｉ、Ｄｑのシンボルの先頭位置との移相が上記照合範囲（１６チップ分）を超えていた場合は、上記復調相関値Ｓｉ(ｔ)、 Ｓｑ(ｔ)に所定閾値以上のピークは現れない。この場合は、受信信号に対する移相を前回よりも上記照合範囲だけシフトした状態で拡散符号Ｃｉ(ｔ)、Ｃｑ(ｔ)を発生し、上述した復調動作を繰り返すことにより、最大でＧｐ／ｍ回の再試行で同期を捕捉できる。
【００４５】
図５は、巡回累算部１０３（１０３ａ、１０３ｂ）のサブ累算レジスタ１４ｊとして適用されるレジスタ構造の１例を示す。
累算レジスタブロック１４は、オーバーサンプリング数ｋ（ｋ＝４）と同数の４個のレジスタ１４１（ｒ０〜ｒ３）と、これらのセレクタの出力を選択するためのセレクタ１４２とからなる。上記レジスタ１４１のうち、データの書き込み／読み出し対象となるレジスタは、４進カウンタ１４３で発生するラッチタイミングＬｒ０〜Ｌｒ３によって順次に切り替えられ、上記ラッチタイミングで特定されたレジスタの出力がセレクタ１４２で選択されて、次のタップ出力される。尚、上記４進カウンタ１４３は、各巡回累算部１０３内の複数の累算レジスタ１４００〜１４１５で共用される。
【００４６】
上記累算レジスタブロック１４を巡回累算部１０３ｂの最初の累算レジスタ１４００に適用した場合、加算器Ａｃｃ０の累算結果ＡＣＣ０ｂ(ｔ）は、ラッチタイミングＬｒ０〜Ｌｒ３で特定された何れかのレジスタｒ０〜ｒ３に書き込まれる。この時、上記特定レジスタから、それまで保持されていた４クロック前の累算結果が出力され、セレクタを介して、出力ＡＣＣ０ｂ'(ｔ）として次のタップに出力される。
ラッチタイミングＬｒ０〜Ｌｒ３でレジスタｒ０〜ｒ３を順次に切り替え、各レジスタで、新たなデータの書き込みに同期して前データを読み出すことによって、上記累算レジスタブロック１４を入力データが４タイミング後に出力される４段のシフトレジスタとして機能させることができる。上記構成によれば、各レジスタ１４２（ｒ０〜ｒ３）は、４タイミングに１回の割合で書き込み／読出し動作すればよいため、縦続接続された各段のレジスタが常時動作する一般的なシフトレジスタ構成に比較して、消費電力を大幅に低減できる。
【００４７】
図６は、上記本発明の逆拡散器を適用した無線端末装置（移動端末）の１例を示す。
移動端末は、内部バス３０に接続された処理装置２１と、上記処理装置２１が実行する各種のプログラムおよびデータを記憶するためのメモリ２２と、ユーザインタフェースとして、文字情報を表示するための表示装置２３と、テンキーその他のファンクションキーを含む入力装置２４と、音声符号化復号化回路２５に接続されたマイクロフォン２６およびスピーカ２７と、外部の記憶装置やコンピュータ装置と接続するためのインターフェイス回路２８とを備える。また、上記内部バス３０に接続して送信回路３１と、受信回路３２Ａ、３２Ｂと、電源制御回路３３とを有し、上記送信回路３１と受信回路３２Ａ、３２Ｂは、無線部３３を介してアンテナ３４に接続されている。
【００４８】
ＣＤＭＡ（Code Division Multiple Access）の無線通信システムでは、無線基地局から各移動端末に向かう下り方向の無線区間と、各移動端末から無線基地局に向かう上り方向の無線区間に、それぞれ固有の拡散符号が割り当てられた複数のチャネルが形成される。送信回路３１は、各移動端末からの発信を基地局に通知するための上り方向の共通制御チャネルと、着信通知後の接続制御情報の送受信に使用される個別制御チャネルと、ユーザ情報を送信するために各移動端末に割り当てられる上りトラフィックチャネルとに共用され、これらのチャネルの切り替えは、処理装置２１から信号線４１に与えるチャネル（拡散符号）指定信号に応じて、スペクトル拡散に使用する拡散符号を切り替えることによって行なわれる。送信回路３１を共通または個別の制御チャネルとして使用する時は、処理装置２１から出力された制御信号が、バス３０、セレクタ３５を介して上記送信回路に供給され、これらの制御信号が、各制御チャネルに割り当てられた特定の拡散符号で符号拡散される。一方、上記送信回路３１をトラフィックチャネル用として使用する時は、音声符号化復号化回路２５で符号化されたマイクロフォン２６からの音声信号が、セレクタ３５を介して上記送信回路３１に供給され、上記トラフィックチャネルの特定の拡散符号で符号拡散されたＰＱＳＫ変調信号が、無線部３３を介してアンテナ３４から送信される。
【００４９】
受信回路３２Ａは、例えば、セル情報、同期情報、あるいは他の制御チャネルで使用すべき拡散コードなど、無線通信システムの制御に不可欠なシステム情報を全ての移動端末に共通に送信するために使用される下り方向の第１共通制御チャネルに専用の回路である。また、受信回路３２Ｂは、各端末への着信通知や個別制御チャネルの割り当て制御に使用される下り方向の第２共通制御チャネルと、基地局との間での接続制御に使用される個別制御チャネルと、基地局から端末へのユーザ情報の送信に使用されるトラフィックチャネルとに共用される。受信回路３２Ａにおけるチャネルの特定と、受信回路３２Ｂにおけるチャネルの切り替えは、送信回路３１と同様、処理装置２１から信号線４３に与えるチャネル（拡散符号）指定信号に応じて、スペクトル拡散に使用する拡散符号を切り替えることによって行なわれる。
【００５０】
図７は、上記受信回路３２Ｂの基本的な構成を示す。受信回路３２Ａもこれと同様の構成となっている。
受信回路３２Ｂは、逆拡散に使用するＩ相用、Ｑ相用の拡散符号を発生するための拡散符号発生器５０ｉおよび５０ｑと、前述した本発明の逆拡散器からなる同期捕捉回路５１と、信号無線部３３から入力される受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を上記拡散符号発生器から出力された拡散符号Ｃｉ、Ｃｑを使用して逆拡散するための逆拡散回路５３とを含む。
【００５１】
上記拡散符号発生器５０ｉ、５０ｑは、処理装置２１から供給される制御信号４３ａに応じて、拡散符号を発生する。上記同期捕捉回路５１は、信号無線部３３から入力される受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を上記拡散符号発生器から出力された拡散符号Ｃｉ、Ｃｑを使用して逆拡散し、ＱＰＳＫ復調の相関値Ｓｉ(ｔ)、Ｓｑ(ｔ)を出力する。同期捕捉（逆拡散）動作の開始と、スイッチ１５の切り替えによる相関値Ｓｉ(ｔ)、Ｓｑ(ｔ)の送出は、処理装置２１から供給される制御信号４３ｃによって制御される。上記同期捕捉回路５１の出力は、ピーク検出回路５２に入力され、所定の閾値を超えるピークが検出された時、上記ピーク検出回路５２から出力される同期捕捉信号４３ｂによって、拡散符号発生器５０ｉ、５０ｑが拡散符号の移相動作を開始する。
【００５２】
同期が捕捉されると同期追跡モードに移り、逆拡散回路５３が、上記拡散符号発生器５０ｉ、５０ｑから出力された拡散符号Ｃｉ、Ｃｑを使用して受信信号Ｄｉ(ｔ)、Ｄｑ(ｔ)を逆拡散し、ＱＰＳＫ復調信号を出力する。上記ＱＰＳＫ復調信号は、検波回路５４で所定の復調処理を受けた後、誤り訂正復号器５５で誤り訂正され、誤り訂正復号器５５の出力は、受信バッファ５６を介して、インタフェース回路５７に供給される。送信回路３２Ｂが制御チャネル用として動作中は、受信信号は内部バス３０に出力され、トラフィックチャネル用として動作中は、音声符号復号化回路２５に出力される。
【００５３】
【発明の効果】
以上の説明から明らかなように、本発明によれば、符号拡散ＱＰＳＫ信号を少数の累算部と簡単なマッチドフィルタで復調できるため、逆拡散器の回路規模の小型化と消費電力の低減が可能であり、特に電池駆動の携帯用無線端末において有効となる。
【図面の簡単な説明】
【図１】本発明による逆拡散器および同期捕捉回路の第１の実施例を示す図である。
【図２】本発明による逆拡散器および同期捕捉回路の第２の実施例を示す図である。
【図３】図２に示した巡回累算部１０３ａの具体的回路構成の１例を示す図である。
【図４】図２に示した巡回累算部１０３ｂの具体的回路構成の１例を示す図である。
【図５】図３、図４に示した巡回累算部に適用される累算レジスタの１実施例を示す図である。
【図６】本発明による逆拡散器および同期捕捉回路の応用例を示す無線通信装置の１実施例を示す図である。
【図７】図６に示した受信回路３２Ｂの詳細構成を示す図である。
【図８】受信信号シフト型マッチドフィルタを用いた従来の逆拡散器の構成を示す図である。
【図９】図８の逆拡散器に適用される受信信号シフト型マッチドフィルタ８１０の構成を示す図である。
【図１０】図８の逆拡散器に適用される累算レジスタ６３０ａの構成を示す図である。
【図１１】巡回累算型マッチドフィルタを用いた従来の逆拡散器の構成の１例を示す図である。
【図１２】図１１の逆拡散器に適用される巡回累算型マッチドフィルタ９１０の構成を示す図である。
【符号の説明】
ＭＦ０〜ＭＦ１５：マッチドフィルタ、
１０１：乗算部、 ＭＱＩ、ＭＩＩ、ＭＱＱ、ＭＩＱ：乗算器、
１０２：係数レジスタ部、Ｃ０〜Ｃ１５：係数レジスタ、１０３：巡回累算部、
１２、１３、ＡＤＤ０〜ＡＤＤ１５：加算器、
１４、１４００〜１４１５：累算レジスタ、１５ａ、１５ｂ：出力切換スイッチ、５０：拡散符号発生器、５１：同期捕捉回路、５２：ピーク検出回路、
５３：逆拡散回路。
Claims (13)
- 時系列的に入力される受信信号のＩ成分Ｄｉ(ｔ)とＱ成分Ｄｑ(ｔ)を拡散符号のＩ成分ＣｉとＱ成分Ｃｑでチップ毎に逆拡散することによって、それぞれ受信信号と拡散符号との異なる組み合わせに対応した複数系列の逆拡散結果を上記各チップ毎に生成し、上記複数系列の逆拡散結果を所定の組み合わせで演算することによって、受信信号のＩ成分とＱ成分の復調値を上記各チップ毎に生成し、上記Ｉ成分およびＱ成分のチップ毎の復調値をそれぞれの拡散符号のチップシーケンスに従って巡回的に累算することを特徴とする符号拡散された受信信号の復調方法。
- 前記受信信号のＩ成分Ｄｉ(ｔ)、Ｑ成分Ｄｑ(ｔ)の逆拡散に適用される拡散符号のＩ成分ＣｉとＱ成分Ｃｑの各チップの係数値を所定周期で順次に更新し、前記Ｉ成分およびＱ成分のチップ毎の復調値を少なくとも１シンボル期間にわたって巡回的に累算することを特徴とする請求項１に記載の受信信号の復調方法。
- 前記受信信号のＩ成分Ｄｉ(ｔ)とＱ成分Ｄｑ(ｔ)をそれぞれオーバーサンプリングして供給し、各チップ期間に前記Ｉ成分とＱ成分の復調値を複数回生成することを特徴とする請求項１に記載の受信信号の復調方法。
- 前記受信信号は、ＱＰＳＫ変調方式で変調されて送信された信号であることを特徴とする受信信号変調方式。
- 拡散符号のＩ成分Ｃｉの少なくとも一部のチップ列と、Ｑ成分Ｃｑの少なくとも一部のチップ列とを保持しておき、上記保持された各チップ列と、それぞれ時系列的に入力される受信信号のＩ成分Ｄｉ(ｔ)およびＱ成分Ｄｑ(ｔ)を演算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)、ＤｉＣｑ(ｔ)を生成するステップと、
上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)と加算することによって、受信信号のＩ成分の部分値を生成し、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによって、受信信号のＱ成分の部分値を生成するステップと、
上記Ｉ成分の部分値とＱ成分の部分値をそれぞれの拡散符号チップ列のシーケンス順に巡回的に累算するステップとからなることを特徴とする符号拡散された受信信号の復調方法。 - 時系列的に入力される受信信号のＩ成分Ｄｉ(ｔ)とＱ成分Ｄｑ(ｔ)を拡散符号のＩ成分ＣｉとＱ成分Ｃｑでチップ毎に逆拡散することによって、それぞれ受信信号と拡散符号との異なる組み合わせに対応した複数系列の逆拡散結果を上記各チップ毎に生成するための手段と、
上記複数系列の逆拡散結果を所定の組み合わせで演算することによって、上記各チップ毎に、受信信号のＩ成分復調値とＱ成分復調値とを生成するたの手段と、
チップ毎に生成された上記Ｉ成分復調値とＱ成分復調値をそれぞれの拡散符号チップシーケンスに従って巡回的に累算するための手段とからなる符号拡散変調用の逆拡散器を備えたことを特徴とする無線通信装置。 - 請求項６記載の無線通信装置であって、上記受信信号はＱＰＳＫ変調方式によって変調されて送信される信号であることを特徴とする無線通信装置。
- 拡散符号発生器と、変調された受信信号を上記拡散符号発生器から発生した拡散符号で逆拡散して送信信号を復調するための受信回路と、上記拡散符号発生器からの拡散符号の発生を上記受信信号に同期させるための同期捕捉回路とを有する無線通信装置において、
上記同期捕捉回路が、最終段の出力を初段に戻すように循環的に縦続接続された複数段のマッチドフィルタからなり、上記各マッチドフィルタが、
時系列的に入力される受信信号のＩ成分Ｄｉ(ｔ)とＱ成分Ｄｑ(ｔ)に、Ｉ成分用およびＱ成分用の拡散符号における特定チップ位置の拡散符号Ｃｉ、Ｃｑを乗算し、演算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を並列的に生成するための手段と、
上記演算結果ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とから受信信号のＩ成分に相当する部分復調値を生成し、上記ＤｑＣｉ(ｔ)とＤｉＣｑ(ｔ)とから受信信号のＱ成分に相当する部分復調値を生成するための手段と、
上記Ｉ成分およびＱ成分の部分復調値を前段または最終段のマッチドフィルタから供給されるＩ成分およびＱ成分の累算復調値とそれぞれ加算し、加算結果を次段または初段のマッチドフィルタにＩ成分およびＱ成分の累算復調値として供給するための手段とからなることを特徴とする無線通信装置。 - 請求項８記載の無線通信装置であって、上記受信信号はＱＰＳＫ変調方式によって変調されて送信される信号であることを特徴とする無線通信装置。
- 送信信号の拡散符号のＩ成分ＣｉとＱ成分Ｃｑを発生するための拡散符号発生器と、受信信号を上記拡散符号発生器から発生した拡散符号のＩ成分Ｃｉ、Ｑ成分Ｃｑで逆拡散して送信信号を復調する受信回路と、上記拡散符号発生器からの拡散符号のＩ成分Ｃｉ、のＱ成分Ｃｑの発生を上記受信信号に同期させるための同期捕捉回路とを有する無線通信装置において、上記同期捕捉回路が、
上記拡散符号発生器から供給される拡散符号のＩ成分Ｃｉの少なくとも一部のチップ列を保持する第１のレジスタ回路と、上記拡散符号発生器から供給される拡散符号のＱ成分Ｃｑの少なくとも一部のチップ列とを保持する第２のレジスタ回路と、
上記保持された拡散符号のＩ成分Ｃｉ、のＱ成分Ｃｑの各チップ列と、それぞれ時系列的に入力される受信信号のＩ成分Ｄｉ(ｔ)およびＱ成分Ｄｑ(ｔ)とを乗算し、上記拡散符号のチップ毎に、乗算結果ＤｑＣｉ(ｔ)、ＤｉＣｉ(ｔ)、ＤｑＣｑ(ｔ)およびＤｉＣｑ(ｔ)を生成する複数の乗算器群と、
上記拡散符号のチップ毎に、上記ＤｉＣｉ(ｔ)とＤｑＣｑ(ｔ)とを加算することによって受信信号のＩ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第１の巡回累算回路と、
上記拡散符号のチップ毎に、上記ＤｑＣｉ(ｔ)からＤｉＣｑ(ｔ)を減算することによって受信信号のＱ成分の部分復調値を生成し、各部分復調値を拡散符号チップ列のシーケンス順に巡回的に累算する第２の巡回累算回路とからなることを特徴とする無線通信装置。 - 前記第１、第２のレジスタ回路が、それぞれチップシーケンス順に配置された複数のレジスタ領域と、前記拡散符号発生器から供給される拡散符号ＣｉまたはＣｑを上記各レジスタ領域にチップ単位で順次に格納するラッチ信号供給回路とからなり、
前記各乗算器群が、それぞれ上記第１、第２のレジスタ回路のレジスタ領域数と対応した複数個の乗算器からなり、上記各乗算器は、上記レジスタ領域に保持された拡散符号と前記Ｉ成分受信信号Ｄｉ(ｔ)またはＱ成分受信信号Ｄｑ(ｔ)との乗算結果を時系列的に出力することを特徴とする請求項１０に記載の無線通信装置。 - 前記第１、第２の巡回累算回路が、前記各乗算器群の複数の乗算器と対応した複数の加算器または減算器と、上記各加算器または減算器の演算結果を一時的に保持した後、次段の加算器または減算器に供給する複数のレジスタとからなり、最終段にレジスタは、該レジスタの出力を外部回路、または初段の加算器または減算器に選択的に転送するための切り替えスイッチを備えることを特徴する請求項１１に記載の無線通信装置。
- 前記第１、第２の巡回累算回路を構成する各レジスタが、複数の記憶領域と、データの書き込みと読み出しを行うべき記憶領域を循環的に選択するための手段からなり、上記各記憶領域に書き込まれた前記加算器または減算器の演算結果が、所定時間後に読み出されて次段の加算器または減算器に出力されることを特徴する請求項１２に記載の無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11065499A JP3770753B2 (ja) | 1999-04-19 | 1999-04-19 | 受信信号の復調方法及び無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11065499A JP3770753B2 (ja) | 1999-04-19 | 1999-04-19 | 受信信号の復調方法及び無線通信装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000307472A JP2000307472A (ja) | 2000-11-02 |
| JP2000307472A5 JP2000307472A5 (ja) | 2005-01-20 |
| JP3770753B2 true JP3770753B2 (ja) | 2006-04-26 |
Family
ID=14541146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11065499A Expired - Fee Related JP3770753B2 (ja) | 1999-04-19 | 1999-04-19 | 受信信号の復調方法及び無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3770753B2 (ja) |
-
1999
- 1999-04-19 JP JP11065499A patent/JP3770753B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000307472A (ja) | 2000-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2202154C2 (ru) | Устройство для определения относительной величины для части информационного сигнала в системе связи, устройство и способ для определения величины информационного сигнала, синфазного с пилот-сигналом | |
| US6459883B2 (en) | Generic finger architecture for spread spectrum applications | |
| EP0661830B1 (en) | Synchronization acquisition and tracking for a direct sequence spread spectrum receiver | |
| EP0661829B1 (en) | Direct sequence spread spectrum receiver using pilot signal averaged over a fixed moving time interval | |
| KR100938022B1 (ko) | 통신 시스템에서 수신 신호를 처리하기 위한 방법 및 장치 | |
| KR100705064B1 (ko) | 확산 스펙트럼 통신 장치 및 이를 이용한 수신 방법 | |
| JP3937380B2 (ja) | パスサーチ回路 | |
| US6522687B2 (en) | Data transmitter and receiver of a DS-CDMA communication system | |
| US6882682B1 (en) | Fixed pattern detection apparatus | |
| EP0871298A2 (en) | Complex despreading receiver | |
| US6928103B2 (en) | Rach receiving apparatus | |
| US6480527B1 (en) | CDMA demodulating method and demodulator | |
| JP3770753B2 (ja) | 受信信号の復調方法及び無線通信装置 | |
| JP2002518871A (ja) | １ビット相関レイク受信機 | |
| JP3871540B2 (ja) | 受信装置および半導体装置 | |
| US7031377B2 (en) | Receiver and low power digital filter therefor | |
| JP2000278183A (ja) | Ｃｄｍａシステムの複合形整合余波機およびその初期同期獲得方法 | |
| US7050486B2 (en) | Path searcher for spread spectrum receiver | |
| JP3298542B2 (ja) | 相関器 | |
| JP3503433B2 (ja) | スペクトル拡散受信機 | |
| JP2000244378A (ja) | スペクトラム拡散通信用相関回路及び復調回路及び受信装置 | |
| JP2000209124A (ja) | スペクトラム拡散通信用相関回路 | |
| JP2003008475A (ja) | Ｒａｃｈ受信装置 | |
| EP1117189B1 (en) | Method and apparatus for despreading CDMA signals | |
| JPH10285079A (ja) | スペクトル拡散受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040219 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |