JP3651154B2 - Ｐｎ符号発生回路及び無線システムの端末装置 - Google Patents
Ｐｎ符号発生回路及び無線システムの端末装置 Download PDFInfo
- Publication number
- JP3651154B2 JP3651154B2 JP35034196A JP35034196A JP3651154B2 JP 3651154 B2 JP3651154 B2 JP 3651154B2 JP 35034196 A JP35034196 A JP 35034196A JP 35034196 A JP35034196 A JP 35034196A JP 3651154 B2 JP3651154 B2 JP 3651154B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- code
- output
- data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/10—Code generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
- H04B1/7097—Interference-related aspects
- H04B1/711—Interference-related aspects the interference being multi-path interference
- H04B1/7115—Constructive combining of multi-path signals, i.e. RAKE receivers
- H04B1/712—Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、ＣＤＭＡ（Code Division Multiple Accesss）方式のセルラ電話システムに用いて好適なＰＮ符号発生回路及び無線システムの端末装置に関する。
【０００２】
【従来の技術】
近年、擬似ランダム符号を拡散符号として用いて送信信号の搬送波をスペクトラム拡散して送信し、拡散符号の符号系列のパターンや位相を異ならせることにより、多次元接続を可能にしたＣＤＭＡ方式のセルラ電話システムが注目されている。
【０００３】
ＣＤＭＡ方式では、通信方式として、スペクトラム拡散方式が用いられている。スペクトラム拡散方式では、送信時に、搬送波が送信データにより一次変調され、更に、この一次変調された搬送波に対してＰＮ（Pseudorandom Noise）符号が乗じられ、搬送波がＰＮ符号により変調される。一次変調としては、例えば、平衡ＱＰＳＫ変調が用いられる。ＰＮ符号はランダム符号であるから、このように搬送波がＰＮ符号により変調を受けると、その周波数スペクトラムが広げられる。
【０００４】
そして、受信時には、送信側と同一のＰＮ符号が乗じられる。受信時に、送信時と同一のＰＮ符号で、その位相が合致していると、逆拡散が行われ、一次変調出力が得られる。この一次変調出力を復調することにより、受信データが得られる。
【０００５】
スペクトラム拡散方式では、受信時に信号を逆拡散するためには、そのパターンのみならず、その位相についても、送信側と同一のＰＮ符号が必要がある。したがって、ＰＮ符号のパターンや位相を変えることにより、多次元接続が可能となる。このように、拡散符号の符号系列のパターンや位相を異ならせることにより多次元接続を可能にしたものがＣＤＭＡ方式と呼ばれている。
【０００６】
セルラ電話システムとして、従来より、ＦＤＭＡ（Frequency Division Multiple Accesss ）方式やＴＤＭＡ（Time Division Multiple Accesss）方式が用いられている。ところが、ＦＤＭＡ方式やＴＤＭＡ方式では、利用者数の急激な増大に対して対処することが困難になってきている。
【０００７】
つまり、ＦＤＭＡ方式は、異なる周波数のチャンネルを用いて多次元接続を行うものであり、アナログ方式のセルラ電話システムでは、専ら、ＦＤＭＡ方式が用いられている。
【０００８】
ところが、ＦＤＭＡ方式では、周波数利用効率が悪く、利用者数の急激な増大に対して、チャンネル数が不足しがちである。チャンネル数を増大するために、チャンネル間隔を狭くすると、隣接チャンネルの影響が受けやすくなったり、音質の劣化が生じる。
【０００９】
ＴＤＭＡ方式は、送信データを時間圧縮することより、利用時間を分割し、同一の周波数を共有するようにしたもので、ＴＤＭＡ方式は、ディジタル方式のセルラ電話システムとして、現在、広く普及している。ＴＤＭＡ方式は、ＦＤＡＭ方式だけの場合に比べて、周波数利用効率が改善されるものの、チャンネル数には限界があり、利用者の急激な増大とともに、チャンネル数の不足が危惧されている。
【００１０】
これに対して、ＣＤＭＡ方式では、耐干渉性が優れており、隣接チャンネルの影響を受けにくい。このため、周波数利用効率が上がり、より多チャンネル化が図れる。
【００１１】
また、ＦＤＡＭ方式やＴＤＭＡ方式では、マルチパスによるフェージングの影響を受けやすい。
【００１２】
つまり、図５に示すように、基地局２０１から携帯端末２０２に届く信号には、基地局２０１からの電波が携帯端末２０２に直接届くパスＰ１の他に、基地局２０１からの電波がビル２０３Ａを反射して携帯端末２０２に届くパスＰ２や、基地局２０１からの電波がビル２０３Ｂを反射して携帯端末２０２に届くパスＰ３等、複数のパスがある。
【００１３】
基地局２０１からの電波が携帯端末２０２に直接届くパスＰ１に比べて、基地局２０１からの電波がビル２０３Ａや２０３Ｂを反射して携帯端末２０２に届くパスＰ２及びＰ３は遅れが生じる。したがって、図６に示すように、携帯端末１０２には、異なるタイミングでパスＰ１からの信号Ｓ１、パスＰ２からの信号Ｓ２、パスＰ３からの信号Ｓ３が到達する。これら、複数のパスＰ１、Ｐ２、Ｐ３からの信号Ｓ１、Ｓ２、Ｓ３が干渉し合うと、フェージングが発生する。ＦＤＡＭ方式やＴＤＭＡ方式では、このようなマルチパスによるフェージングの影響が問題となっている。
【００１４】
これに対して、ＣＤＭＡ方式では、ダイバシティＲＡＫＥ方式を採用することにより、マルチパスによるフェージングの影響を軽減できると共に、Ｓ／Ｎ比の向上を図ることができる。
【００１５】
ダイバシティＲＡＫＥ方式では、上述のような複数のパスの信号Ｓ１、Ｓ２、Ｓ３に対して、図７に示すように、複数のパスからの信号を夫々受信できる受信機２２１Ａ、２２１Ｂ、２２１Ｃが用意される。そして、タイミング検出器２２２で、各パスにおける符号が捕捉され、この符号が各パスＰ１、Ｐ２、Ｐ３の受信機２２１Ａ、２２１Ｂ、２２１Ｃに設定される。複数の受信機２２１Ａ、２２１Ｂ、２２１Ｃにより、複数のパスＰ１、Ｐ２、Ｐ３の信号が夫々復調され、これらの受信出力がを合成回路２２２で合成される。
【００１６】
スペクトラム拡散方式では、各パスによる干渉を受けずらい。そして、このように、複数のパスＰ１、Ｐ２、Ｐ３からの受信出力を夫々復調し、これら複数のパスからの復調出力を合成すれば、信号強度が大きくなり、Ｓ／Ｎ比の向上が図れると共に、マルチパスによるフェージングの影響が軽減できる。
【００１７】
上述の例では、説明のために、３つの受信機２２１Ａ、２２１Ｂ、２２１Ｃと、タイミング検出器２２２とによりダイバシティＲＡＫＥ方式の構成を示したが、ダイバシティＲＡＫＥ方式のセルラ電話端末では、通常、図８に示すように、各パスの復調出力を得るためのフィンガ２５１Ａ、２５１Ｂ、２５１Ｃと、マルチパスの信号を検出するためのサーチャ２５２と、各パスの復調データを合成するためのデータコンバイナ２５３とが設けられる。
【００１８】
図８において、入力端子２５０に、中間周波数に変換されたスペクトラム拡散信号の受信信号が供給される。この信号が準同期検波回路２５５に供給される。準同期検波回路２５５は乗算回路で、準同期検波回路２５５で、入力端子２５０からの信号とＰＬＬシンセサイザ２５６の出力とが乗算される。ＰＬＬシンセサイザ２５６の出力は、周波数コンバイナ２５７の出力により制御され、準同期検波回路２５５で受信信号が直交検波される。
【００１９】
準同期検波回路２５５の出力は、Ａ／Ｄコンバータ２５８に供給される。Ａ／Ｄコンバータ２５８で、この信号がディジタル信号に変換される。この際、Ａ／Ｄコンバータ２５８のサンプリング周波数は、スペクトラム拡散に使われるＰＮ符号の周波数よりも十分高い周波数に設定され、所謂オーバーサンプリングが行われる。
【００２０】
Ａ／Ｄコンバータ２５８の出力は、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに供給されると共に、サーチャ２５２に供給される。フィンガ２５１Ａ、２５１Ｂ、２５１Ｃは、各パスにおける信号を逆拡散し、同期捕捉し、データを復調すると共に、周波数誤差を検出するものである。
【００２１】
サーチャ２５２は、受信信号の符号を捕捉し、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに設定する各パスの符号を決定するものである。すなわち、サーチャ２５２は、受信信号にＰＮ符号を乗算して逆拡散を行う逆拡散回路を備えている。そして、コントローラ２５８の制御の基に、ＰＮ符号の位相を動かし、受信符号との相関を求める。この設定された符号と受信符号との相関により、各パスの符号が決定される。
【００２２】
サーチャ２５２の出力がコントローラ２５８に供給される。コントローラ２５８は、サーチャ２５２の出力に基づいて、各フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに対するＰＮ符号の位相を設定する。フィンガ２５１Ａ、２５１Ｂ、２５１Ｃは、これに基づいて、ＰＮ符号の位相を設定し、受信信号の逆拡散を行い、そして、各パスにおける受信信号を復調する。
【００２３】
フィンガ２５１Ａ、２５１Ｂ、２５１Ｃで復調されたデータは、データコンバイナ２５３に供給される。データコンバイナ２５３で、各パスの受信信号か合成される。この合成された信号が出力端子２５９から出力される。
【００２４】
また、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃで、周波数誤差が検出される。この周波数誤差が周波数コンバイナ２５７に供給される。この周波数コンバイナ２５７の出力により、ＰＬＬシンセサイザ２５６の発振周波数が制御される。
【００２５】
図９において、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…からなるシフトレジスタと、このシフトレジスタのタップ出力と帰還ループとの排他的論理和をとるモジシュロ２の加算回路３０２Ａ、３０２Ｂ、…により、Ｍ系列発生回路が構成される。各レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…の前段には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が設けられる。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…には、信号線３０８を介してセレクト信号が供給される。このセレクト信号により、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…は、データロード時と、ＰＮ符号発生時とに応じて切換えられる。
【００２６】
データバス３０９には、ロードデータが送られる。このデータバス３０９を介して送られてきたデータは、レジスタ３０４Ａ、３０４Ｂ、３０４Ｃ、…に一旦蓄えられる。
【００２７】
データロード時には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓｂ側に設定される。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓｂ側に設定されると、レジスタ３０４Ａ、３０４Ｂ、３０４Ｃ、…に一旦蓄えられていたロードデータは、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…に初期データとして設定される。
【００２８】
ＰＮ符号発生時には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓａ側に設定される。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓａ側に設定されると、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…と、モジュロ２の加算回路３０２Ａ、３０２ＢとによりＭ系列発生回路が構成され、ＰＮ符号が発生される。
【００２９】
ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…、及びＯＲゲート３０６は、ＰＮ符号の位相を選択するためのセレクタを構成している。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の一方の入力端子には、ＰＮ符号を発生するレジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…のタップ出力が順に供給される。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の他方の入力端には、レジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…の出力が供給される。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の出力がＯＲゲート３０６に供給される。ＯＲゲート３０６の出力が出力端子２０７から出力される。
【００３０】
ＰＮ符号発生時には、マスクデータバス３１１を介して、マスクデータが供給され、このマスクデータがレジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…に一旦蓄えられる。このマスクデータがＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…に供給される。このマスクデータにより、出力するタップが選択される。これにより、ＰＮ符号の位相が設定できる。
【００３１】
【発明が解決しようとする課題】
上述のように、従来のＰＮ符号発生回路では、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ…に初期データを設定するためのレジスタ３０４Ａ、３０４Ｂ、３０４Ｃ…と、ＰＮ符号の位相を設定するマスクデータを設定するためのレジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…とが夫々設けられている。このため、回路規模が大きくなるという問題がある。
【００３２】
したがって、この発明の目的は、ＰＮ符号を発生するシフトレジスタの初期データを設定するためのレジスタと、ＰＮ符号の位相を設定するマスクデータを設定するためのレジスタとを共有することにより、回路規模の縮小を図るようにしたＰＮ符号発生回路を提供することにある。
【００３３】
【課題を解決するための手段】
この発明は、Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の第１のレジスタに対する入力として選択するＮ個のセレクタと、
シフトレジスタの最終段の第１のレジスタの出力から初段の第１のレジスタに対するセレクタの一方の入力に至る帰還路と、
帰還路内に含まれ、所定の第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
第２のレジスタに蓄えられたマスクデータによって第１のレジスタの出力を選択的に出力するゲートとを備え、
シフトレジスタに初期データを設定するときには、セレクタにより初期データを選択して第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の第１のレジスタに対しては、セレクタにより帰還路を介されたデータを選択して入力し、次段以降の第１のレジスタに対しては、セレクタにより前段の第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路である。
【００３４】
この発明は、拡散符号によりスペクトラム拡散して送信し、拡散符号の符号系列のパターンや位相を異ならせることにより、多次元接続を可能とした無線システムの端末装置において、
Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の第１のレジスタに対する入力として選択するＮ個のセレクタと、
シフトレジスタの最終段の第１のレジスタの出力から初段の第１のレジスタに対するセレクタの一方の入力に至る帰還路と、
帰還路内に含まれ、所定の第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
第２のレジスタに蓄えられたマスクデータによって第１のレジスタの出力を選択的に出力するゲートとを備え、
シフトレジスタに初期データを設定するときには、セレクタにより初期データを選択して第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の第１のレジスタに対しては、セレクタにより帰還路を介されたデータを選択して入力し、次段以降の第１のレジスタに対しては、セレクタにより前段の第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路
を備えたことを特徴とする無線システムの端末装置である。
【００３５】
初期データ設定時には、データバスを介して、ロードデータが供給され、このロードデータによりレジスタに初期データが設定される。そして、ＰＮ符号発生時には、データバスを介して、ＰＮ符号の位相を決めるためのマスクデータが供給され、このマスクデータがレジスタに蓄えられる。このように、ロードデータを蓄えるためのレジスタと、マスクデータを蓄えるためのレジスタとが共用される。これにより、回路規模の削減を図ることができる。
【００３６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。図１は、この発明が適用できるＣＤＭＡ方式の携帯電話システムの携帯端末の一例を示すものである。この携帯端末では、受信方式として、複数のパスからの信号を同時に受信し、これらを合成するようにしたダイバシティＲＡＫＥ方式が採用されている。
【００３７】
図１において、送信時には、マイクロホン１に音声信号が入力される。この音声信号は、Ａ／Ｄコンバータ２に供給され、Ａ／Ｄコンバータ２によりアナログ音声信号がディジタル音声信号に変換される。Ａ／Ｄコンバータ２の出力が音声圧縮回路３に供給される。
【００３８】
音声圧縮回路３は、ディジタル音声信号を圧縮符号化するものである。圧縮符号化方式としては、種々のものが提案されているが、例えばＱＣＥＬＰ（Qualcomm Code Excited Linear Coding ）のような、話者の声の性質や、通信路の混雑状況により、複数の符号化速度が選択できるものを用いることができる。ＱＣＥＬＰでは、話者の声の性質や通信路の混雑状況によって４通りの符号化速度（９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓ、１．２ｋｂｐｓ）が選択でき、通話品質を保つのに最低限の速度で符号化が行えるようになっている。勿論、音声圧縮方式は、これに限定されるものではない。
【００３９】
音声圧縮回路３の出力が畳込み符号化回路４に供給される。畳込み符号化回路４により、送信データに対して、畳込み符号のエラー訂正コードが付加される。畳込み符号化回路４の出力がインターリーブ回路５に供給される。インターリーブ回路５により、送信データがインターリーブされる。インターリーブ回路５の出力がスペクトラム拡散回路６に供給される。
【００４０】
スペクトラム拡散回路６により、搬送波が一次変調され、更に、ＰＮ符号で拡散される。すなわち、例えば平衡ＱＰＳＫ変調により、送信データの一次変調が行われ、更に、ＰＮ符号が乗じられる。ＰＮ符号はランダム符号であるから、このようにＰＮ符号を乗じると、搬送波の周波数帯域が広げられ、スペクトラム拡散が行われる。なお、送信データの変調方式としては、例えば平衡ＱＰＳＫ変調を用いられているが、種々のものが提案されており、他の変調方式を用いるようにしても良い。
【００４１】
スペクトラム拡散回路６の出力は、バンドパスフィルタ７を介して、Ｄ／Ａコンバータ８に供給される。Ｄ／Ａコンバータ８の出力がＲＦ回路９に供給される。
【００４２】
ＲＦ回路９には、ＰＬＬシンセサイザ１１から局部発振信号が供給される。ＲＦ回路９により、Ｄ／Ａコンバータ８の出力とＰＬＬシンセサイザ１１からの局部発振信号とが乗じられ、送信信号の周波数が所定の周波数に変換される。ＲＦ回路９の出力が送信アンプ１０に供給され、電力増幅された後、アンテナ１２に供給される。そして、アンテナ１２からの電波が基地局に向けて送られる。
【００４３】
受信時には、基地局からの電波がアンテナ１２により受信される。この基地局からの電波は、建物等の反射を受けるため、マルチパスを形成して、携帯端末のアンテナ１２に到達する。また、携帯端末を自動車等で使用する場合には、ドップラー効果により、受信信号の周波数が変化することがある。
【００４４】
アンテナ１２からの受信出力は、ＲＦ回路２０に供給される。ＲＦ回路２０には、ＰＬＬシンセサイザ１１から局部発振信号が供給される。ＲＦ回路２０により、受信信号が所定周波数の中間周波数信号に変換される。
【００４５】
ＲＦ回路２０の出力が中間周波回路２１を介して、準同期検波回路２２に供給される。準同期検波回路２２には、ＰＬＬシンセサイザ２３の出力が供給される。ＰＬＬシンセサイザ２３からの出力信号の周波数は、周波数コンバイナ３２の出力により制御されている。準同期検波回路２２により、受信信号が直交検波される。
【００４６】
準同期検波回路２２の出力は、Ａ／Ｄコンバータ２４に供給される。Ａ／Ｄコンバータ２４により、準同期検波回路２２の出力がディジタル化される。このとき、Ａ／Ｄコンバータ２４のサンプリング周波数は、スペクトラム拡散に使われているＰＮ符号の周波数よりも高い周波数に設定されており、所謂オーバーサンプリングとされている。Ａ／Ｄコンバータ２４の出力がフィンガ２５Ａ、２５Ｂ、２５Ｃに供給されると共に、サーチャ２８に供給される。
【００４７】
前述したように、受信時には、マルチパスの信号が受信される。フィンガ２５Ａ、２５Ｂ、２５Ｃは、夫々、これらマルチパスの受信信号にＰＮ符号を乗算して逆拡散を行い、逆拡散出力からデータを復調する。更に、フィンガ２５Ａ、２５Ｂ、２５Ｃからは、各パスでの受信信号レベルと、各パスでの周波数誤差が出力される。
【００４８】
サーチャ２８は、受信信号の符号を捕捉し、フィンガ２５Ａ、２５Ｂ、２５Ｃに設定する各パスの符号を決定するものである。すなわち、サーチャ２８は、受信信号にＰＮ符号を乗算して逆拡散を行う逆拡散回路を備えている。そして、コントローラ２９の制御の基に、ＰＮ符号の位相を動かし、受信符号との相関を求める。この設定された符号と受信符号との相関値により、各パスの符号が決定される。コントローラ２９により決定された符号がフィンガ２５Ａ、２５Ｂ、２５Ｃに設定される。
【００４９】
フィンガ２５Ａ、２５Ｂ、２５Ｃにより復調された各パスの受信データは、データコンバイナ３０に供給される。データコンバイナ３０により、各パスの受信データが合成される。このデータコンバイナ３０の出力がＡＧＣ回路３３に供給される。
【００５０】
また、フィンガ２５Ａ、２５Ｂ、２５Ｃにより、各パスにおける信号強度が求められる。フィンガ２５Ａ、２５Ｂ、２５Ｃからの各パスにおける信号強度は、ＲＳＳＩ（Received Signal Strength Indicator）コンバイナ３１に供給される。ＲＳＳＩコンバイナ３１により、各パスにおける信号強度が合成される。このＲＳＳＩコンバイナ３１の出力がＡＧＣ回路３３に供給され、受信データの信号レベルが一定となるように、ＡＧＣ回路３３のゲインが制御される。
【００５１】
また、フィンガ２５Ａ、２５Ｂ、２５Ｃからの各パスにおける周波数誤差が周波数コンバイナ３２に供給される。周波数コンバイナ３２により、各パスにおける周波数誤差が合成される。この周波数コンバイナ３２の出力がＰＬＬシンセサイザ１１及び２３に供給され、周波数誤差に応じて、ＰＬＬシンセサイザ１１及び２３の周波数が制御される。
【００５２】
ＡＧＣ回路３３の出力がデインターリーブ回路３４に供給される。デインターリーブ回路３４により、送信側のインターリーブに対応して、受信データがデインターリーブされる。デインターリーブ回路３４の出力がビタビ復号回路３５に供給される。ビタビ復号回路３５は、軟判定と最尤復号とにより、畳込み符号を復号するものである。ビタビ復号回路３５により、エラー訂正処理が行われる。このビタビ復号回路３５の出力が音声伸長回路３６に供給される。
【００５３】
音声伸長回路３６により、例えばＱＣＥＬＰにより圧縮符号化されて送られてきた音声信号が伸長され、ディジタル音声信号が復号される。このディジタル音声信号がＤ／Ａコンバータ３７に供給される。Ｄ／Ａコンバータ３７によりディジタル音声信号がアナログ音声信号に戻される。このアナログ音声信号がスピーカ３８に供給される。
【００５４】
図２は、この発明が適用された携帯電話端末におけるサーチャ２８の構成を示すものである。図２において、入力端子５１に、Ａ／Ｄコンバータ２４（図１）からのディジタル信号が供給される。前述したように、Ａ／Ｄコンバータ２４のサンプリング周波数は、ＰＮ符号の周波数よりも高い周波数とされており、オーバサンプリングとなっている。この入力端子５１からのディジタル信号がデシメート回路５２に供給され、デシメート回路５２で、入力端子５１からの信号がデシメートされる。デシメート回路５２の出力が乗算回路５３に供給される。
【００５５】
ＰＮ符号発生回路５４からは、送信側で拡散したのと同様のＰＮ符号が発生される。ＰＮ符号発生回路５４からのＰＮ符号の位相は、コントローラ２９により設定可能とされる。ＰＮ符号発生回路５４からのＰＮ符号が乗算回路５３に供給される。
【００５６】
乗算回路５３により、デシメート回路５２の出力と、ＰＮ符号発生回路５４からのＰＮ符号とが乗算される。これにより、入力端子５１からの受信信号が逆拡散される。受信符号とＰＮ符号発生回路５４からの符号とのパターン及び位相が一致すると、受信信号の逆拡散が成立し、乗算回路５３からの出力レベルが大きくなる。乗算回路５３の出力がバンドパスフィルタ５６を介してレベル検出回路５７に供給される。レベル検出回路５７により、乗算回路５３の出力レベルが検出される。
【００５７】
レベル検出回路５７の出力が加算回路５８に供給される。加算回路５８で、レベル検出回路５７の出力が所定回数、例えば６４回分累積加算される。このように、レベル検出回路５７の出力レベルを累積加算した値から、ＰＮ符号発生回路５４に設定されている符号と、受信符号との相関値が得られる。この加算回路５８の出力は、メモリ５９に供給されると共に、最高値検出回路６０に供給される。最高値検出回路６０により、相関値の最高値が求められ、この相関値の最高値が最高値メモリ６１に保存される。
【００５８】
ＰＮ符号発生回路５４からのＰＮ符号の位相は、コントローラ２９の制御の基に、所定チップ（例えばチップ或いは１／２チップ）ごとに動かされる。そして、各位相ごとに、加算回路５８の出力から相関値が求められる。この相関値がメモリ５９に蓄えられる。そして、ＰＮ符号の１周期分の設定が終了したら、相関値の大きい順に例えば３つの位相が選択され、これがフィンガ２５Ａ、２５Ｂ、２５Ｃ（図１）に設定される。このように、相関値の大きい順に例えば３つの位相を選択して３つのパスを設定する際に、最高値メモリ６１に保持されている最高値が用いられる。
【００５９】
図３は、この発明が適用された携帯電話端末におけるフィンガ２５Ａ、２５Ｂ、２５Ｃの構成を示すものである。図３において、入力端子７１に、Ａ／Ｄコンバータ２４（図１）からのディジタル信号が供給される。前述したように、Ａ／Ｄコンバータ２４のサンプリング周波数は、ＰＮ符号の周波数よりも高い周波数とされており、オーバーサンプリングとなっている。
【００６０】
この入力端子７１からのディジタル信号がデシメート回路７２、７３、７４に供給される。デシメート回路７２には、クロック制御回路７５からのクロックが遅延回路７６を介して供給され、デシメート回路７３には、クロック制御回路７５からのクロックがそのまま供給され、デシメート回路７４には、クロック制御回路７５からのクロックが遅延回路７６、７７を介して供給される。遅延回路７６及び７７は、１／２チップ分の遅延量を有している。デシメート回路７２、７３、７４で、入力端子７１からのディジタル信号がデシメートされる。
【００６１】
デシメート回路７２、７３、７４の出力が乗算回路７８、７９、８０に夫々供給される。乗算回路７８、７９、８０には、ＰＮ符号発生回路８１からのＰＮ符号が供給される。ＰＮ符号発生回路８１からは、送信側で拡散したのと同様のＰＮ符号が発生される。
【００６２】
乗算回路７８により、デシメート回路７２の出力とＰＮ符号発生回路８１の出力とが乗算される。受信符号とＰＮ符号発生回路８１からの符号のパターン及び位相が合致していれば、乗算回路７８からは逆拡散出力が得られる。この乗算回路７８の出力がバンドパスフィルタ８２を介して復調回路８３に供給される。
【００６３】
復調回路８３で受信信号が復調され、復調回路８３からは、復調データが出力される。この復調データが出力端子８４から出力される。また、復調回路８１で、受信信号の信号レベルが検出される。この信号レベルが信号が出力端子８５から出力される。また、復調回路８１で、周波数誤差が検出される。この周波数誤差が出力端子８６から出力される。
【００６４】
乗算回路７９及び８０により、デシメート回路７３及び７４の出力とＰＮ符号発生回路８１の出力とが乗算される。デシメート回路７３には、クロック制御回路７５からのクロックがそのまま供給され、デシメート回路７４には、クロック制御回路７５からのクロックが１チップ分遅延されて供給されているので、デシメート回路７２の出力をセンタ位相とすると、デシメート回路７３及び７４からは、夫々、１／２チップ分位相が進んだ出力及び１／２チップ分位相が遅れた出力が得られる。乗算回路７９及び８０により、１／２チップ進んだ及び遅れた位相の受信符号と、ＰＮ符号発生回路８１の符号とが乗算され、１／２チップ進んだ及び遅れた位相の逆拡散出力が得られる。この乗算回路７９及び８０の出力は、ＤＬＬ（Delay Locked Loop ）を構成するのに用いられる。
【００６５】
すなわち、乗算回路７９及び８０の出力は、バンドパスフィルタ８７及び８８を夫々介して、レベル検出回路８９及び９０に夫々供給される。レベル検出回路８９及び９０からは、１／２チップ進んだ及び遅れた位相の逆拡散出力レベルが得られる。レベル検出回路８９及び９０の出力が減算回路９１に供給される。
【００６６】
減算回路９１で、１／２チップ進んだ位相の逆拡散出力レベルと、１／２チップ遅れた位相の逆拡散出力レベルとが比較される。この比較出力は、ループフィルタ９２を介して、クロック制御回路７５に供給される。クロック制御回路７５で、減算回路９１の出力がゼロになるように、デシメート回路７２〜７４に与えられるクロックが制御される。
【００６７】
例えば、Ａ／Ｄコンバータ２４で８倍のオーバーサンプリングをしたとし、デシメート回路７２〜７４で１／８にデシメートする場合、デシメート回路７２〜７４からは、８サンプル毎に信号が出力される。減算回路９１の出力から、今までのタイミングでは遅過ぎると判断されるような場合には、８サンプルおきに出力していたタイミングが、７サンプルおきに出力されるように制御される。これにより、位相が進められたことになる。
【００６８】
ＰＮ符号発生回路８１には、入力端子９３から初期位相データが供給される。この初期位相データは、サーチャ２８で検出されたパスに基づいて設定される。その後の符号の変動に対しては、上述のＤＬＬループが働き、受信符号が捕捉される。
【００６９】
図４は、サーチャ２８、フィンガ２５Ａ、２５Ｂ、２５Ｃに設けられるＰＮ符号発生回路５４、８１の具体的な構成を示すものである。
【００７０】
図４において、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタと、このシフトレジスタのタップ出力と帰還ループとの排他的論理和をとるモジュロ２の加算回路１０２Ａ及び１０２Ｂとにより、ＰＮ符号を発生する線形帰還シフトレジスタが構成される。各レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…の前段には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が設けられる。セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…には、信号線１０８を介してセレクト信号が供給される。このセレクト信号により、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…は、データロード時と、ＰＮ符号発生時とに応じて切換えられる。
【００７１】
データバス１０９には、データロード時には、ロードデータが送られる。このデータバス１０９を介して送られてきたデータは、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられる。そして、データロード時には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓｂ側に設定される。
【００７２】
セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓｂ側に設定されると、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられていたロードデータは、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…に送られ、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…に初期データとして設定される。
【００７３】
ＰＮ符号発生時には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓａ側に設定される。セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓａ側に設定されると、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタと、モジュロ２の加算回路１０２Ａ、１０２ＢとによりＭ系列発生回路が構成され、ＰＮ符号が発生される。
【００７４】
ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…、及びＯＲゲート１０６は、ＰＮ符号の位相を選択するためのセレクタを構成している。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の一方の入力端子には、ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタのタップ出力が順に供給される。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の他方の入力端には、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…の出力が供給される。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の出力がＯＲゲート１０６に供給される。ＯＲゲート１０６の出力が出力端子１０７から出力される。
【００７５】
ＰＮ符号発生時には、データバス１０９を介してマスクデータが供給され、このマスクデータがレジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられる。このマスクデータがＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…に供給される。ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…のタップ出力のうち、マスクデータが「１」となっているタップ出力が、ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…、ＯＲゲート１０６を介して、出力端子１０７から出力される。
【００７６】
例えば、レジスタ１０４Ａのデータを「１」に設定し、他のレジスタ１０４Ｂ、１０４Ｃ、…を「０」に設定しておくと、レジスタ１０１Ａとレジスタ１０１Ｂとの段間のタップの出力がＡＮＤゲート１０５Ａ、ＯＲゲート１０６を介して、出力端子１０７から出力される。例えば、レジスタ１０４Ｂのデータを「１」に設定し、他のレジスタ１０４Ａ、１０４Ｃ、…を「０」に設定しておくと、レジスタ１０１Ｂとレジスタ１０１Ｃとの段間のタップの出力がＡＮＤゲート１０５Ｂ、ＯＲゲート１０６を介して、出力端子１０７から出力される。このように、マスクデータに応じて、ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…のタップ出力が選択され、これにより、ＰＮ符号の位相が設定される。
【００７７】
【発明の効果】
この発明によれば、初期データ設定時には、データバスを介して、ロードデータが供給され、このロードデータによりレジスタに初期データが設定される。そして、ＰＮ符号発生時には、データバスを介して、ＰＮ符号の位相を決めるためのマスクデータが供給され、このマスクデータがレジスタに蓄えられる。このように、ロードデータを蓄えるためのレジスタと、マスクデータを蓄えるためのレジスタとが共用される。これにより、回路規模の削減、消費電力の削減を図ることができる。
【図面の簡単な説明】
【図１】この発明が適用できるＣＤＭＡ方式の携帯電話端末の全体構成を示すブロック図である。
【図２】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるサーチャの構成の一例を示すブロック図である。
【図３】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるフィンガの構成の一例を示すブロック図である。
【図４】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるＰＮ符号発生回路の一例を示すブロック図である。
【図５】マルチパスの説明に用いる略線図である。
【図６】マルチパスの説明に用いる波形図である。
【図７】ダイバシティＲＡＫＥ方式の説明に用いるブロック図である。
【図８】ダイバシティＲＡＫＥ方式の受信機の一例のブロック図である。
【図９】従来のＰＮ符号発生回路の一例のブロック図である。
【符号の説明】
１０１Ａ、１０１Ｂ、１０１Ｃ・・・レジスタ、１０２Ａ、１０２Ｂ・・・モジュロ２の加算回路、１０３Ａ、１０３Ｂ、１０３Ｃ、・・・セレクタ、１０４Ａ、１０４Ｂ、１０４Ｃ・・・レジスタ、１０５Ａ、１０５Ｂ、１０５Ｃ・・・ＡＮＤゲート
【発明の属する技術分野】
この発明は、ＣＤＭＡ（Code Division Multiple Accesss）方式のセルラ電話システムに用いて好適なＰＮ符号発生回路及び無線システムの端末装置に関する。
【０００２】
【従来の技術】
近年、擬似ランダム符号を拡散符号として用いて送信信号の搬送波をスペクトラム拡散して送信し、拡散符号の符号系列のパターンや位相を異ならせることにより、多次元接続を可能にしたＣＤＭＡ方式のセルラ電話システムが注目されている。
【０００３】
ＣＤＭＡ方式では、通信方式として、スペクトラム拡散方式が用いられている。スペクトラム拡散方式では、送信時に、搬送波が送信データにより一次変調され、更に、この一次変調された搬送波に対してＰＮ（Pseudorandom Noise）符号が乗じられ、搬送波がＰＮ符号により変調される。一次変調としては、例えば、平衡ＱＰＳＫ変調が用いられる。ＰＮ符号はランダム符号であるから、このように搬送波がＰＮ符号により変調を受けると、その周波数スペクトラムが広げられる。
【０００４】
そして、受信時には、送信側と同一のＰＮ符号が乗じられる。受信時に、送信時と同一のＰＮ符号で、その位相が合致していると、逆拡散が行われ、一次変調出力が得られる。この一次変調出力を復調することにより、受信データが得られる。
【０００５】
スペクトラム拡散方式では、受信時に信号を逆拡散するためには、そのパターンのみならず、その位相についても、送信側と同一のＰＮ符号が必要がある。したがって、ＰＮ符号のパターンや位相を変えることにより、多次元接続が可能となる。このように、拡散符号の符号系列のパターンや位相を異ならせることにより多次元接続を可能にしたものがＣＤＭＡ方式と呼ばれている。
【０００６】
セルラ電話システムとして、従来より、ＦＤＭＡ（Frequency Division Multiple Accesss ）方式やＴＤＭＡ（Time Division Multiple Accesss）方式が用いられている。ところが、ＦＤＭＡ方式やＴＤＭＡ方式では、利用者数の急激な増大に対して対処することが困難になってきている。
【０００７】
つまり、ＦＤＭＡ方式は、異なる周波数のチャンネルを用いて多次元接続を行うものであり、アナログ方式のセルラ電話システムでは、専ら、ＦＤＭＡ方式が用いられている。
【０００８】
ところが、ＦＤＭＡ方式では、周波数利用効率が悪く、利用者数の急激な増大に対して、チャンネル数が不足しがちである。チャンネル数を増大するために、チャンネル間隔を狭くすると、隣接チャンネルの影響が受けやすくなったり、音質の劣化が生じる。
【０００９】
ＴＤＭＡ方式は、送信データを時間圧縮することより、利用時間を分割し、同一の周波数を共有するようにしたもので、ＴＤＭＡ方式は、ディジタル方式のセルラ電話システムとして、現在、広く普及している。ＴＤＭＡ方式は、ＦＤＡＭ方式だけの場合に比べて、周波数利用効率が改善されるものの、チャンネル数には限界があり、利用者の急激な増大とともに、チャンネル数の不足が危惧されている。
【００１０】
これに対して、ＣＤＭＡ方式では、耐干渉性が優れており、隣接チャンネルの影響を受けにくい。このため、周波数利用効率が上がり、より多チャンネル化が図れる。
【００１１】
また、ＦＤＡＭ方式やＴＤＭＡ方式では、マルチパスによるフェージングの影響を受けやすい。
【００１２】
つまり、図５に示すように、基地局２０１から携帯端末２０２に届く信号には、基地局２０１からの電波が携帯端末２０２に直接届くパスＰ１の他に、基地局２０１からの電波がビル２０３Ａを反射して携帯端末２０２に届くパスＰ２や、基地局２０１からの電波がビル２０３Ｂを反射して携帯端末２０２に届くパスＰ３等、複数のパスがある。
【００１３】
基地局２０１からの電波が携帯端末２０２に直接届くパスＰ１に比べて、基地局２０１からの電波がビル２０３Ａや２０３Ｂを反射して携帯端末２０２に届くパスＰ２及びＰ３は遅れが生じる。したがって、図６に示すように、携帯端末１０２には、異なるタイミングでパスＰ１からの信号Ｓ１、パスＰ２からの信号Ｓ２、パスＰ３からの信号Ｓ３が到達する。これら、複数のパスＰ１、Ｐ２、Ｐ３からの信号Ｓ１、Ｓ２、Ｓ３が干渉し合うと、フェージングが発生する。ＦＤＡＭ方式やＴＤＭＡ方式では、このようなマルチパスによるフェージングの影響が問題となっている。
【００１４】
これに対して、ＣＤＭＡ方式では、ダイバシティＲＡＫＥ方式を採用することにより、マルチパスによるフェージングの影響を軽減できると共に、Ｓ／Ｎ比の向上を図ることができる。
【００１５】
ダイバシティＲＡＫＥ方式では、上述のような複数のパスの信号Ｓ１、Ｓ２、Ｓ３に対して、図７に示すように、複数のパスからの信号を夫々受信できる受信機２２１Ａ、２２１Ｂ、２２１Ｃが用意される。そして、タイミング検出器２２２で、各パスにおける符号が捕捉され、この符号が各パスＰ１、Ｐ２、Ｐ３の受信機２２１Ａ、２２１Ｂ、２２１Ｃに設定される。複数の受信機２２１Ａ、２２１Ｂ、２２１Ｃにより、複数のパスＰ１、Ｐ２、Ｐ３の信号が夫々復調され、これらの受信出力がを合成回路２２２で合成される。
【００１６】
スペクトラム拡散方式では、各パスによる干渉を受けずらい。そして、このように、複数のパスＰ１、Ｐ２、Ｐ３からの受信出力を夫々復調し、これら複数のパスからの復調出力を合成すれば、信号強度が大きくなり、Ｓ／Ｎ比の向上が図れると共に、マルチパスによるフェージングの影響が軽減できる。
【００１７】
上述の例では、説明のために、３つの受信機２２１Ａ、２２１Ｂ、２２１Ｃと、タイミング検出器２２２とによりダイバシティＲＡＫＥ方式の構成を示したが、ダイバシティＲＡＫＥ方式のセルラ電話端末では、通常、図８に示すように、各パスの復調出力を得るためのフィンガ２５１Ａ、２５１Ｂ、２５１Ｃと、マルチパスの信号を検出するためのサーチャ２５２と、各パスの復調データを合成するためのデータコンバイナ２５３とが設けられる。
【００１８】
図８において、入力端子２５０に、中間周波数に変換されたスペクトラム拡散信号の受信信号が供給される。この信号が準同期検波回路２５５に供給される。準同期検波回路２５５は乗算回路で、準同期検波回路２５５で、入力端子２５０からの信号とＰＬＬシンセサイザ２５６の出力とが乗算される。ＰＬＬシンセサイザ２５６の出力は、周波数コンバイナ２５７の出力により制御され、準同期検波回路２５５で受信信号が直交検波される。
【００１９】
準同期検波回路２５５の出力は、Ａ／Ｄコンバータ２５８に供給される。Ａ／Ｄコンバータ２５８で、この信号がディジタル信号に変換される。この際、Ａ／Ｄコンバータ２５８のサンプリング周波数は、スペクトラム拡散に使われるＰＮ符号の周波数よりも十分高い周波数に設定され、所謂オーバーサンプリングが行われる。
【００２０】
Ａ／Ｄコンバータ２５８の出力は、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに供給されると共に、サーチャ２５２に供給される。フィンガ２５１Ａ、２５１Ｂ、２５１Ｃは、各パスにおける信号を逆拡散し、同期捕捉し、データを復調すると共に、周波数誤差を検出するものである。
【００２１】
サーチャ２５２は、受信信号の符号を捕捉し、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに設定する各パスの符号を決定するものである。すなわち、サーチャ２５２は、受信信号にＰＮ符号を乗算して逆拡散を行う逆拡散回路を備えている。そして、コントローラ２５８の制御の基に、ＰＮ符号の位相を動かし、受信符号との相関を求める。この設定された符号と受信符号との相関により、各パスの符号が決定される。
【００２２】
サーチャ２５２の出力がコントローラ２５８に供給される。コントローラ２５８は、サーチャ２５２の出力に基づいて、各フィンガ２５１Ａ、２５１Ｂ、２５１Ｃに対するＰＮ符号の位相を設定する。フィンガ２５１Ａ、２５１Ｂ、２５１Ｃは、これに基づいて、ＰＮ符号の位相を設定し、受信信号の逆拡散を行い、そして、各パスにおける受信信号を復調する。
【００２３】
フィンガ２５１Ａ、２５１Ｂ、２５１Ｃで復調されたデータは、データコンバイナ２５３に供給される。データコンバイナ２５３で、各パスの受信信号か合成される。この合成された信号が出力端子２５９から出力される。
【００２４】
また、フィンガ２５１Ａ、２５１Ｂ、２５１Ｃで、周波数誤差が検出される。この周波数誤差が周波数コンバイナ２５７に供給される。この周波数コンバイナ２５７の出力により、ＰＬＬシンセサイザ２５６の発振周波数が制御される。
【００２５】
図９において、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…からなるシフトレジスタと、このシフトレジスタのタップ出力と帰還ループとの排他的論理和をとるモジシュロ２の加算回路３０２Ａ、３０２Ｂ、…により、Ｍ系列発生回路が構成される。各レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…の前段には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が設けられる。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…には、信号線３０８を介してセレクト信号が供給される。このセレクト信号により、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…は、データロード時と、ＰＮ符号発生時とに応じて切換えられる。
【００２６】
データバス３０９には、ロードデータが送られる。このデータバス３０９を介して送られてきたデータは、レジスタ３０４Ａ、３０４Ｂ、３０４Ｃ、…に一旦蓄えられる。
【００２７】
データロード時には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓｂ側に設定される。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓｂ側に設定されると、レジスタ３０４Ａ、３０４Ｂ、３０４Ｃ、…に一旦蓄えられていたロードデータは、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…に初期データとして設定される。
【００２８】
ＰＮ符号発生時には、セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓａ側に設定される。セレクタ３０３Ａ、３０３Ｂ、３０３Ｃ、…が端子Ｓａ側に設定されると、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…と、モジュロ２の加算回路３０２Ａ、３０２ＢとによりＭ系列発生回路が構成され、ＰＮ符号が発生される。
【００２９】
ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…、及びＯＲゲート３０６は、ＰＮ符号の位相を選択するためのセレクタを構成している。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の一方の入力端子には、ＰＮ符号を発生するレジスタ３０１Ａ、３０１Ｂ、３０１Ｃ、…のタップ出力が順に供給される。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の他方の入力端には、レジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…の出力が供給される。ＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…の出力がＯＲゲート３０６に供給される。ＯＲゲート３０６の出力が出力端子２０７から出力される。
【００３０】
ＰＮ符号発生時には、マスクデータバス３１１を介して、マスクデータが供給され、このマスクデータがレジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…に一旦蓄えられる。このマスクデータがＡＮＤゲート３０５Ａ、３０５Ｂ、３０５Ｃ、…に供給される。このマスクデータにより、出力するタップが選択される。これにより、ＰＮ符号の位相が設定できる。
【００３１】
【発明が解決しようとする課題】
上述のように、従来のＰＮ符号発生回路では、レジスタ３０１Ａ、３０１Ｂ、３０１Ｃ…に初期データを設定するためのレジスタ３０４Ａ、３０４Ｂ、３０４Ｃ…と、ＰＮ符号の位相を設定するマスクデータを設定するためのレジスタ３１０Ａ、３１０Ｂ、３１０Ｃ、…とが夫々設けられている。このため、回路規模が大きくなるという問題がある。
【００３２】
したがって、この発明の目的は、ＰＮ符号を発生するシフトレジスタの初期データを設定するためのレジスタと、ＰＮ符号の位相を設定するマスクデータを設定するためのレジスタとを共有することにより、回路規模の縮小を図るようにしたＰＮ符号発生回路を提供することにある。
【００３３】
【課題を解決するための手段】
この発明は、Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の第１のレジスタに対する入力として選択するＮ個のセレクタと、
シフトレジスタの最終段の第１のレジスタの出力から初段の第１のレジスタに対するセレクタの一方の入力に至る帰還路と、
帰還路内に含まれ、所定の第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
第２のレジスタに蓄えられたマスクデータによって第１のレジスタの出力を選択的に出力するゲートとを備え、
シフトレジスタに初期データを設定するときには、セレクタにより初期データを選択して第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の第１のレジスタに対しては、セレクタにより帰還路を介されたデータを選択して入力し、次段以降の第１のレジスタに対しては、セレクタにより前段の第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路である。
【００３４】
この発明は、拡散符号によりスペクトラム拡散して送信し、拡散符号の符号系列のパターンや位相を異ならせることにより、多次元接続を可能とした無線システムの端末装置において、
Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の第１のレジスタに対する入力として選択するＮ個のセレクタと、
シフトレジスタの最終段の第１のレジスタの出力から初段の第１のレジスタに対するセレクタの一方の入力に至る帰還路と、
帰還路内に含まれ、所定の第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
第２のレジスタに蓄えられたマスクデータによって第１のレジスタの出力を選択的に出力するゲートとを備え、
シフトレジスタに初期データを設定するときには、セレクタにより初期データを選択して第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の第１のレジスタに対しては、セレクタにより帰還路を介されたデータを選択して入力し、次段以降の第１のレジスタに対しては、セレクタにより前段の第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路
を備えたことを特徴とする無線システムの端末装置である。
【００３５】
初期データ設定時には、データバスを介して、ロードデータが供給され、このロードデータによりレジスタに初期データが設定される。そして、ＰＮ符号発生時には、データバスを介して、ＰＮ符号の位相を決めるためのマスクデータが供給され、このマスクデータがレジスタに蓄えられる。このように、ロードデータを蓄えるためのレジスタと、マスクデータを蓄えるためのレジスタとが共用される。これにより、回路規模の削減を図ることができる。
【００３６】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。図１は、この発明が適用できるＣＤＭＡ方式の携帯電話システムの携帯端末の一例を示すものである。この携帯端末では、受信方式として、複数のパスからの信号を同時に受信し、これらを合成するようにしたダイバシティＲＡＫＥ方式が採用されている。
【００３７】
図１において、送信時には、マイクロホン１に音声信号が入力される。この音声信号は、Ａ／Ｄコンバータ２に供給され、Ａ／Ｄコンバータ２によりアナログ音声信号がディジタル音声信号に変換される。Ａ／Ｄコンバータ２の出力が音声圧縮回路３に供給される。
【００３８】
音声圧縮回路３は、ディジタル音声信号を圧縮符号化するものである。圧縮符号化方式としては、種々のものが提案されているが、例えばＱＣＥＬＰ（Qualcomm Code Excited Linear Coding ）のような、話者の声の性質や、通信路の混雑状況により、複数の符号化速度が選択できるものを用いることができる。ＱＣＥＬＰでは、話者の声の性質や通信路の混雑状況によって４通りの符号化速度（９．６ｋｂｐｓ、４．８ｋｂｐｓ、２．４ｋｂｐｓ、１．２ｋｂｐｓ）が選択でき、通話品質を保つのに最低限の速度で符号化が行えるようになっている。勿論、音声圧縮方式は、これに限定されるものではない。
【００３９】
音声圧縮回路３の出力が畳込み符号化回路４に供給される。畳込み符号化回路４により、送信データに対して、畳込み符号のエラー訂正コードが付加される。畳込み符号化回路４の出力がインターリーブ回路５に供給される。インターリーブ回路５により、送信データがインターリーブされる。インターリーブ回路５の出力がスペクトラム拡散回路６に供給される。
【００４０】
スペクトラム拡散回路６により、搬送波が一次変調され、更に、ＰＮ符号で拡散される。すなわち、例えば平衡ＱＰＳＫ変調により、送信データの一次変調が行われ、更に、ＰＮ符号が乗じられる。ＰＮ符号はランダム符号であるから、このようにＰＮ符号を乗じると、搬送波の周波数帯域が広げられ、スペクトラム拡散が行われる。なお、送信データの変調方式としては、例えば平衡ＱＰＳＫ変調を用いられているが、種々のものが提案されており、他の変調方式を用いるようにしても良い。
【００４１】
スペクトラム拡散回路６の出力は、バンドパスフィルタ７を介して、Ｄ／Ａコンバータ８に供給される。Ｄ／Ａコンバータ８の出力がＲＦ回路９に供給される。
【００４２】
ＲＦ回路９には、ＰＬＬシンセサイザ１１から局部発振信号が供給される。ＲＦ回路９により、Ｄ／Ａコンバータ８の出力とＰＬＬシンセサイザ１１からの局部発振信号とが乗じられ、送信信号の周波数が所定の周波数に変換される。ＲＦ回路９の出力が送信アンプ１０に供給され、電力増幅された後、アンテナ１２に供給される。そして、アンテナ１２からの電波が基地局に向けて送られる。
【００４３】
受信時には、基地局からの電波がアンテナ１２により受信される。この基地局からの電波は、建物等の反射を受けるため、マルチパスを形成して、携帯端末のアンテナ１２に到達する。また、携帯端末を自動車等で使用する場合には、ドップラー効果により、受信信号の周波数が変化することがある。
【００４４】
アンテナ１２からの受信出力は、ＲＦ回路２０に供給される。ＲＦ回路２０には、ＰＬＬシンセサイザ１１から局部発振信号が供給される。ＲＦ回路２０により、受信信号が所定周波数の中間周波数信号に変換される。
【００４５】
ＲＦ回路２０の出力が中間周波回路２１を介して、準同期検波回路２２に供給される。準同期検波回路２２には、ＰＬＬシンセサイザ２３の出力が供給される。ＰＬＬシンセサイザ２３からの出力信号の周波数は、周波数コンバイナ３２の出力により制御されている。準同期検波回路２２により、受信信号が直交検波される。
【００４６】
準同期検波回路２２の出力は、Ａ／Ｄコンバータ２４に供給される。Ａ／Ｄコンバータ２４により、準同期検波回路２２の出力がディジタル化される。このとき、Ａ／Ｄコンバータ２４のサンプリング周波数は、スペクトラム拡散に使われているＰＮ符号の周波数よりも高い周波数に設定されており、所謂オーバーサンプリングとされている。Ａ／Ｄコンバータ２４の出力がフィンガ２５Ａ、２５Ｂ、２５Ｃに供給されると共に、サーチャ２８に供給される。
【００４７】
前述したように、受信時には、マルチパスの信号が受信される。フィンガ２５Ａ、２５Ｂ、２５Ｃは、夫々、これらマルチパスの受信信号にＰＮ符号を乗算して逆拡散を行い、逆拡散出力からデータを復調する。更に、フィンガ２５Ａ、２５Ｂ、２５Ｃからは、各パスでの受信信号レベルと、各パスでの周波数誤差が出力される。
【００４８】
サーチャ２８は、受信信号の符号を捕捉し、フィンガ２５Ａ、２５Ｂ、２５Ｃに設定する各パスの符号を決定するものである。すなわち、サーチャ２８は、受信信号にＰＮ符号を乗算して逆拡散を行う逆拡散回路を備えている。そして、コントローラ２９の制御の基に、ＰＮ符号の位相を動かし、受信符号との相関を求める。この設定された符号と受信符号との相関値により、各パスの符号が決定される。コントローラ２９により決定された符号がフィンガ２５Ａ、２５Ｂ、２５Ｃに設定される。
【００４９】
フィンガ２５Ａ、２５Ｂ、２５Ｃにより復調された各パスの受信データは、データコンバイナ３０に供給される。データコンバイナ３０により、各パスの受信データが合成される。このデータコンバイナ３０の出力がＡＧＣ回路３３に供給される。
【００５０】
また、フィンガ２５Ａ、２５Ｂ、２５Ｃにより、各パスにおける信号強度が求められる。フィンガ２５Ａ、２５Ｂ、２５Ｃからの各パスにおける信号強度は、ＲＳＳＩ（Received Signal Strength Indicator）コンバイナ３１に供給される。ＲＳＳＩコンバイナ３１により、各パスにおける信号強度が合成される。このＲＳＳＩコンバイナ３１の出力がＡＧＣ回路３３に供給され、受信データの信号レベルが一定となるように、ＡＧＣ回路３３のゲインが制御される。
【００５１】
また、フィンガ２５Ａ、２５Ｂ、２５Ｃからの各パスにおける周波数誤差が周波数コンバイナ３２に供給される。周波数コンバイナ３２により、各パスにおける周波数誤差が合成される。この周波数コンバイナ３２の出力がＰＬＬシンセサイザ１１及び２３に供給され、周波数誤差に応じて、ＰＬＬシンセサイザ１１及び２３の周波数が制御される。
【００５２】
ＡＧＣ回路３３の出力がデインターリーブ回路３４に供給される。デインターリーブ回路３４により、送信側のインターリーブに対応して、受信データがデインターリーブされる。デインターリーブ回路３４の出力がビタビ復号回路３５に供給される。ビタビ復号回路３５は、軟判定と最尤復号とにより、畳込み符号を復号するものである。ビタビ復号回路３５により、エラー訂正処理が行われる。このビタビ復号回路３５の出力が音声伸長回路３６に供給される。
【００５３】
音声伸長回路３６により、例えばＱＣＥＬＰにより圧縮符号化されて送られてきた音声信号が伸長され、ディジタル音声信号が復号される。このディジタル音声信号がＤ／Ａコンバータ３７に供給される。Ｄ／Ａコンバータ３７によりディジタル音声信号がアナログ音声信号に戻される。このアナログ音声信号がスピーカ３８に供給される。
【００５４】
図２は、この発明が適用された携帯電話端末におけるサーチャ２８の構成を示すものである。図２において、入力端子５１に、Ａ／Ｄコンバータ２４（図１）からのディジタル信号が供給される。前述したように、Ａ／Ｄコンバータ２４のサンプリング周波数は、ＰＮ符号の周波数よりも高い周波数とされており、オーバサンプリングとなっている。この入力端子５１からのディジタル信号がデシメート回路５２に供給され、デシメート回路５２で、入力端子５１からの信号がデシメートされる。デシメート回路５２の出力が乗算回路５３に供給される。
【００５５】
ＰＮ符号発生回路５４からは、送信側で拡散したのと同様のＰＮ符号が発生される。ＰＮ符号発生回路５４からのＰＮ符号の位相は、コントローラ２９により設定可能とされる。ＰＮ符号発生回路５４からのＰＮ符号が乗算回路５３に供給される。
【００５６】
乗算回路５３により、デシメート回路５２の出力と、ＰＮ符号発生回路５４からのＰＮ符号とが乗算される。これにより、入力端子５１からの受信信号が逆拡散される。受信符号とＰＮ符号発生回路５４からの符号とのパターン及び位相が一致すると、受信信号の逆拡散が成立し、乗算回路５３からの出力レベルが大きくなる。乗算回路５３の出力がバンドパスフィルタ５６を介してレベル検出回路５７に供給される。レベル検出回路５７により、乗算回路５３の出力レベルが検出される。
【００５７】
レベル検出回路５７の出力が加算回路５８に供給される。加算回路５８で、レベル検出回路５７の出力が所定回数、例えば６４回分累積加算される。このように、レベル検出回路５７の出力レベルを累積加算した値から、ＰＮ符号発生回路５４に設定されている符号と、受信符号との相関値が得られる。この加算回路５８の出力は、メモリ５９に供給されると共に、最高値検出回路６０に供給される。最高値検出回路６０により、相関値の最高値が求められ、この相関値の最高値が最高値メモリ６１に保存される。
【００５８】
ＰＮ符号発生回路５４からのＰＮ符号の位相は、コントローラ２９の制御の基に、所定チップ（例えばチップ或いは１／２チップ）ごとに動かされる。そして、各位相ごとに、加算回路５８の出力から相関値が求められる。この相関値がメモリ５９に蓄えられる。そして、ＰＮ符号の１周期分の設定が終了したら、相関値の大きい順に例えば３つの位相が選択され、これがフィンガ２５Ａ、２５Ｂ、２５Ｃ（図１）に設定される。このように、相関値の大きい順に例えば３つの位相を選択して３つのパスを設定する際に、最高値メモリ６１に保持されている最高値が用いられる。
【００５９】
図３は、この発明が適用された携帯電話端末におけるフィンガ２５Ａ、２５Ｂ、２５Ｃの構成を示すものである。図３において、入力端子７１に、Ａ／Ｄコンバータ２４（図１）からのディジタル信号が供給される。前述したように、Ａ／Ｄコンバータ２４のサンプリング周波数は、ＰＮ符号の周波数よりも高い周波数とされており、オーバーサンプリングとなっている。
【００６０】
この入力端子７１からのディジタル信号がデシメート回路７２、７３、７４に供給される。デシメート回路７２には、クロック制御回路７５からのクロックが遅延回路７６を介して供給され、デシメート回路７３には、クロック制御回路７５からのクロックがそのまま供給され、デシメート回路７４には、クロック制御回路７５からのクロックが遅延回路７６、７７を介して供給される。遅延回路７６及び７７は、１／２チップ分の遅延量を有している。デシメート回路７２、７３、７４で、入力端子７１からのディジタル信号がデシメートされる。
【００６１】
デシメート回路７２、７３、７４の出力が乗算回路７８、７９、８０に夫々供給される。乗算回路７８、７９、８０には、ＰＮ符号発生回路８１からのＰＮ符号が供給される。ＰＮ符号発生回路８１からは、送信側で拡散したのと同様のＰＮ符号が発生される。
【００６２】
乗算回路７８により、デシメート回路７２の出力とＰＮ符号発生回路８１の出力とが乗算される。受信符号とＰＮ符号発生回路８１からの符号のパターン及び位相が合致していれば、乗算回路７８からは逆拡散出力が得られる。この乗算回路７８の出力がバンドパスフィルタ８２を介して復調回路８３に供給される。
【００６３】
復調回路８３で受信信号が復調され、復調回路８３からは、復調データが出力される。この復調データが出力端子８４から出力される。また、復調回路８１で、受信信号の信号レベルが検出される。この信号レベルが信号が出力端子８５から出力される。また、復調回路８１で、周波数誤差が検出される。この周波数誤差が出力端子８６から出力される。
【００６４】
乗算回路７９及び８０により、デシメート回路７３及び７４の出力とＰＮ符号発生回路８１の出力とが乗算される。デシメート回路７３には、クロック制御回路７５からのクロックがそのまま供給され、デシメート回路７４には、クロック制御回路７５からのクロックが１チップ分遅延されて供給されているので、デシメート回路７２の出力をセンタ位相とすると、デシメート回路７３及び７４からは、夫々、１／２チップ分位相が進んだ出力及び１／２チップ分位相が遅れた出力が得られる。乗算回路７９及び８０により、１／２チップ進んだ及び遅れた位相の受信符号と、ＰＮ符号発生回路８１の符号とが乗算され、１／２チップ進んだ及び遅れた位相の逆拡散出力が得られる。この乗算回路７９及び８０の出力は、ＤＬＬ（Delay Locked Loop ）を構成するのに用いられる。
【００６５】
すなわち、乗算回路７９及び８０の出力は、バンドパスフィルタ８７及び８８を夫々介して、レベル検出回路８９及び９０に夫々供給される。レベル検出回路８９及び９０からは、１／２チップ進んだ及び遅れた位相の逆拡散出力レベルが得られる。レベル検出回路８９及び９０の出力が減算回路９１に供給される。
【００６６】
減算回路９１で、１／２チップ進んだ位相の逆拡散出力レベルと、１／２チップ遅れた位相の逆拡散出力レベルとが比較される。この比較出力は、ループフィルタ９２を介して、クロック制御回路７５に供給される。クロック制御回路７５で、減算回路９１の出力がゼロになるように、デシメート回路７２〜７４に与えられるクロックが制御される。
【００６７】
例えば、Ａ／Ｄコンバータ２４で８倍のオーバーサンプリングをしたとし、デシメート回路７２〜７４で１／８にデシメートする場合、デシメート回路７２〜７４からは、８サンプル毎に信号が出力される。減算回路９１の出力から、今までのタイミングでは遅過ぎると判断されるような場合には、８サンプルおきに出力していたタイミングが、７サンプルおきに出力されるように制御される。これにより、位相が進められたことになる。
【００６８】
ＰＮ符号発生回路８１には、入力端子９３から初期位相データが供給される。この初期位相データは、サーチャ２８で検出されたパスに基づいて設定される。その後の符号の変動に対しては、上述のＤＬＬループが働き、受信符号が捕捉される。
【００６９】
図４は、サーチャ２８、フィンガ２５Ａ、２５Ｂ、２５Ｃに設けられるＰＮ符号発生回路５４、８１の具体的な構成を示すものである。
【００７０】
図４において、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタと、このシフトレジスタのタップ出力と帰還ループとの排他的論理和をとるモジュロ２の加算回路１０２Ａ及び１０２Ｂとにより、ＰＮ符号を発生する線形帰還シフトレジスタが構成される。各レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…の前段には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が設けられる。セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…には、信号線１０８を介してセレクト信号が供給される。このセレクト信号により、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…は、データロード時と、ＰＮ符号発生時とに応じて切換えられる。
【００７１】
データバス１０９には、データロード時には、ロードデータが送られる。このデータバス１０９を介して送られてきたデータは、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられる。そして、データロード時には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓｂ側に設定される。
【００７２】
セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓｂ側に設定されると、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられていたロードデータは、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…に送られ、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…に初期データとして設定される。
【００７３】
ＰＮ符号発生時には、セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓａ側に設定される。セレクタ１０３Ａ、１０３Ｂ、１０３Ｃ、…が端子Ｓａ側に設定されると、レジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタと、モジュロ２の加算回路１０２Ａ、１０２ＢとによりＭ系列発生回路が構成され、ＰＮ符号が発生される。
【００７４】
ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…、及びＯＲゲート１０６は、ＰＮ符号の位相を選択するためのセレクタを構成している。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の一方の入力端子には、ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…からなるシフトレジスタのタップ出力が順に供給される。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の他方の入力端には、レジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…の出力が供給される。ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…の出力がＯＲゲート１０６に供給される。ＯＲゲート１０６の出力が出力端子１０７から出力される。
【００７５】
ＰＮ符号発生時には、データバス１０９を介してマスクデータが供給され、このマスクデータがレジスタ１０４Ａ、１０４Ｂ、１０４Ｃ、…に一旦蓄えられる。このマスクデータがＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…に供給される。ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…のタップ出力のうち、マスクデータが「１」となっているタップ出力が、ＡＮＤゲート１０５Ａ、１０５Ｂ、１０５Ｃ、…、ＯＲゲート１０６を介して、出力端子１０７から出力される。
【００７６】
例えば、レジスタ１０４Ａのデータを「１」に設定し、他のレジスタ１０４Ｂ、１０４Ｃ、…を「０」に設定しておくと、レジスタ１０１Ａとレジスタ１０１Ｂとの段間のタップの出力がＡＮＤゲート１０５Ａ、ＯＲゲート１０６を介して、出力端子１０７から出力される。例えば、レジスタ１０４Ｂのデータを「１」に設定し、他のレジスタ１０４Ａ、１０４Ｃ、…を「０」に設定しておくと、レジスタ１０１Ｂとレジスタ１０１Ｃとの段間のタップの出力がＡＮＤゲート１０５Ｂ、ＯＲゲート１０６を介して、出力端子１０７から出力される。このように、マスクデータに応じて、ＰＮ符号を発生するレジスタ１０１Ａ、１０１Ｂ、１０１Ｃ、…のタップ出力が選択され、これにより、ＰＮ符号の位相が設定される。
【００７７】
【発明の効果】
この発明によれば、初期データ設定時には、データバスを介して、ロードデータが供給され、このロードデータによりレジスタに初期データが設定される。そして、ＰＮ符号発生時には、データバスを介して、ＰＮ符号の位相を決めるためのマスクデータが供給され、このマスクデータがレジスタに蓄えられる。このように、ロードデータを蓄えるためのレジスタと、マスクデータを蓄えるためのレジスタとが共用される。これにより、回路規模の削減、消費電力の削減を図ることができる。
【図面の簡単な説明】
【図１】この発明が適用できるＣＤＭＡ方式の携帯電話端末の全体構成を示すブロック図である。
【図２】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるサーチャの構成の一例を示すブロック図である。
【図３】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるフィンガの構成の一例を示すブロック図である。
【図４】この発明が適用できるＣＤＭＡ方式の携帯電話端末におけるＰＮ符号発生回路の一例を示すブロック図である。
【図５】マルチパスの説明に用いる略線図である。
【図６】マルチパスの説明に用いる波形図である。
【図７】ダイバシティＲＡＫＥ方式の説明に用いるブロック図である。
【図８】ダイバシティＲＡＫＥ方式の受信機の一例のブロック図である。
【図９】従来のＰＮ符号発生回路の一例のブロック図である。
【符号の説明】
１０１Ａ、１０１Ｂ、１０１Ｃ・・・レジスタ、１０２Ａ、１０２Ｂ・・・モジュロ２の加算回路、１０３Ａ、１０３Ｂ、１０３Ｃ、・・・セレクタ、１０４Ａ、１０４Ｂ、１０４Ｃ・・・レジスタ、１０５Ａ、１０５Ｂ、１０５Ｃ・・・ＡＮＤゲート
Claims (2)
- Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の上記第１のレジスタに対する入力として選択するＮ個のセレクタと、
上記シフトレジスタの最終段の上記第１のレジスタの出力から初段の上記第１のレジスタに対する上記セレクタの一方の入力に至る帰還路と、
上記帰還路内に含まれ、所定の上記第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
上記シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
上記第２のレジスタに蓄えられた上記マスクデータによって上記第１のレジスタの出力を選択的に出力するゲートとを備え、
上記シフトレジスタに初期データを設定するときには、上記セレクタにより上記初期データを選択して上記第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の上記第１のレジスタに対しては、上記セレクタにより上記帰還路を介されたデータを選択して入力し、次段以降の上記第１のレジスタに対しては、上記セレクタにより前段の上記第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路。 - 拡散符号によりスペクトラム拡散して送信し、拡散符号の符号系列のパターンや位相を異ならせることにより、多次元接続を可能とした無線システムの端末装置において、
Ｎ個の第１のレジスタからなるシフトレジスタと、
２つの入力の一つを複数の上記第１のレジスタに対する入力として選択するＮ個のセレクタと、
上記シフトレジスタの最終段の上記第１のレジスタの出力から初段の上記第１のレジスタに対する上記セレクタの一方の入力に至る帰還路と、
上記帰還路内に含まれ、所定の上記第１のレジスタの出力データと帰還データとのモジュロ２の加算を行う加算回路と、
上記シフトレジスタに対する初期データと、ＰＮ符号の位相を設定するためのマスクデータとの一方が蓄えられるＮ個の第２のレジスタと、
上記第２のレジスタに蓄えられた上記マスクデータによって上記第１のレジスタの出力を選択的に出力するゲートとを備え、
上記シフトレジスタに初期データを設定するときには、上記セレクタにより上記初期データを選択して上記第１のレジスタに対して設定し、
ＰＮ符号を発生させるときには、初段の上記第１のレジスタに対しては、上記セレクタにより上記帰還路を介されたデータを選択して入力し、次段以降の上記第１のレジスタに対しては、上記セレクタにより前段の上記第１のレジスタの出力を選択して入力するようにしたＰＮ符号発生回路
を備えたことを特徴とする無線システムの端末装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35034196A JP3651154B2 (ja) | 1996-12-27 | 1996-12-27 | Ｐｎ符号発生回路及び無線システムの端末装置 |
| US08/989,512 US6014408A (en) | 1996-12-27 | 1997-12-12 | PN code generating circuit and terminal unit |
| KR1019970069387A KR100560190B1 (ko) | 1996-12-27 | 1997-12-16 | 피엔부호 발생회로 및 단말장치 |
| CNB971262675A CN1175608C (zh) | 1996-12-27 | 1997-12-27 | 伪随机噪声码发生电路和终端设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35034196A JP3651154B2 (ja) | 1996-12-27 | 1996-12-27 | Ｐｎ符号発生回路及び無線システムの端末装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190527A JPH10190527A (ja) | 1998-07-21 |
| JP3651154B2 true JP3651154B2 (ja) | 2005-05-25 |
Family
ID=18409835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35034196A Expired - Lifetime JP3651154B2 (ja) | 1996-12-27 | 1996-12-27 | Ｐｎ符号発生回路及び無線システムの端末装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6014408A (ja) |
| JP (1) | JP3651154B2 (ja) |
| KR (1) | KR100560190B1 (ja) |
| CN (1) | CN1175608C (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3587675B2 (ja) * | 1998-02-18 | 2004-11-10 | 富士通株式会社 | 擬似雑音発生装置 |
| SE512009C2 (sv) * | 1998-05-18 | 2000-01-10 | Ericsson Telefon Ab L M | Linjärt återkopplade skiftregister med låg effekt |
| KR100509471B1 (ko) * | 1998-07-24 | 2005-10-26 | 삼성전자주식회사 | 개선된 pn 코드 생성기 |
| DE19838782C2 (de) | 1998-08-26 | 2002-12-19 | Ericsson Telefon Ab L M | Sender, Empfänger und Verfahren in einem Telekommunikationssystem zum Erzeugen von PN-Sequenzen für eine Vielzahl von Benutzerkanälen |
| JP4027520B2 (ja) * | 1998-12-24 | 2007-12-26 | 富士通株式会社 | コード位相設定方法及び装置 |
| JP2000222176A (ja) * | 1999-02-03 | 2000-08-11 | Mitsubishi Electric Corp | 乱数生成回路、当該乱数生成回路を内蔵する非接触ｉｃカード及びリーダ／ライタ、並びに、当該乱数生成回路を内蔵する装置のテスト方法 |
| FI108182B (fi) * | 1999-03-23 | 2001-11-30 | Nokia Networks Oy | Menetelmä päivittää koodigeneraattorin lineaarinen palautesiirtorekisteri |
| KR100763599B1 (ko) * | 1999-07-05 | 2007-10-05 | 엠텍비젼 주식회사 | 임의의 오프셋을 갖는 단축된 주기의 의사잡음 코드를 생성하기 위한 의사잡음 코드 생성 장치 및 그 방법 |
| CA2281236C (en) | 1999-09-01 | 2010-02-09 | Tajinder Manku | Direct conversion rf schemes using a virtually generated local oscillator |
| US6526427B1 (en) * | 1999-12-06 | 2003-02-25 | D.S.P.C. Technologies Ltd. | Method of mask calculation for generation of shifted pseudo-noise (PN) sequence |
| DE60022165T2 (de) * | 2000-04-26 | 2006-02-16 | Alcatel | Verfahren zur Erzeugung einer pseudozufälligen Sequenz von Mehrträger-Datensymbolen und Sender und Empfänger dafür |
| AU2001267222A1 (en) * | 2000-09-01 | 2002-03-13 | Sirific Wireless Corporation | Improved method and apparatus for up- and down- conversion of radio frequency (rf) signals |
| JP4592188B2 (ja) * | 2001-01-11 | 2010-12-01 | 株式会社東芝 | 移動通信端末とそのベースバンド信号処理モジュール |
| US7110440B2 (en) * | 2001-03-14 | 2006-09-19 | Mercury Computer Systems, Inc. | Wireless communications systems and methods for multiple processor based multiple user detection |
| US7248698B2 (en) * | 2001-04-06 | 2007-07-24 | Interdigital Technology Corporation | System for generating pseudorandom sequences |
| US6999984B2 (en) * | 2001-05-02 | 2006-02-14 | Intel Corporation | Modification to reconfigurable functional unit in a reconfigurable chip to perform linear feedback shift register function |
| US7215931B2 (en) * | 2001-06-19 | 2007-05-08 | Sirific Wireless Corporation | Method and apparatus for up-and-down-conversion of radio frequency (RF) signals |
| JP4084801B2 (ja) | 2002-10-11 | 2008-04-30 | 富士通株式会社 | Ｐｎ符号発生器、ｇｏｌｄ符号発生器、ｐｎ符号逆拡散器、ｐｎ符号発生方法、ｇｏｌｄ符号発生方法、ｐｎ符号逆拡散方法、及びコンピュータプログラム |
| US6765506B1 (en) * | 2003-01-06 | 2004-07-20 | Via Technologies Inc. | Scrambler, de-scrambler, and related method |
| US7194496B2 (en) * | 2003-05-02 | 2007-03-20 | Spirent Communications Of Rockville, Inc. | System and method for producing functions for generating pseudo-random bit sequences |
| CN102111129B (zh) * | 2009-12-28 | 2016-04-20 | 北京普源精电科技有限公司 | 具有输出噪声信号功能的信号发生器和输出噪声信号的方法 |
| US10396769B2 (en) * | 2017-10-18 | 2019-08-27 | Qualcomm Incorporated | Apparatus and method for clock signal frequency division using self-resetting, low power, linear feedback shift register (LFSR) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57194621A (en) * | 1981-05-26 | 1982-11-30 | Nec Corp | Random number generator |
| US5228054A (en) * | 1992-04-03 | 1993-07-13 | Qualcomm Incorporated | Power-of-two length pseudo-noise sequence generator with fast offset adjustment |
| JP2727884B2 (ja) * | 1992-08-24 | 1998-03-18 | 日本電気株式会社 | Ｐｎコード発生器 |
| JP2600580B2 (ja) * | 1993-09-09 | 1997-04-16 | 日本電気株式会社 | 同期式ｐｎ符号系列発生回路 |
| JPH07162340A (ja) * | 1993-12-10 | 1995-06-23 | Yamaha Corp | スペクトラム拡散通信用同期追跡回路 |
| KR970002951B1 (ko) * | 1994-04-13 | 1997-03-13 | 양승택 | 2^n길이 의사 난수 계열 발생 장치 |
| JPH08330913A (ja) * | 1995-05-31 | 1996-12-13 | Sony Corp | Ｐｎ符号発生回路及び通信端末装置 |
-
1996
- 1996-12-27 JP JP35034196A patent/JP3651154B2/ja not_active Expired - Lifetime
-
1997
- 1997-12-12 US US08/989,512 patent/US6014408A/en not_active Expired - Lifetime
- 1997-12-16 KR KR1019970069387A patent/KR100560190B1/ko not_active IP Right Cessation
- 1997-12-27 CN CNB971262675A patent/CN1175608C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980064193A (ko) | 1998-10-07 |
| CN1175608C (zh) | 2004-11-10 |
| JPH10190527A (ja) | 1998-07-21 |
| CN1189029A (zh) | 1998-07-29 |
| KR100560190B1 (ko) | 2006-07-11 |
| US6014408A (en) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651154B2 (ja) | Ｐｎ符号発生回路及び無線システムの端末装置 | |
| US6075809A (en) | Receiving apparatus, receiving method and terminal unit for use with radio system | |
| JP2937994B1 (ja) | セルラーシステムと移動携帯機、基地局装置、及び最適パス検出方法とその装置 | |
| US6122311A (en) | Demodulating method and apparatus, receiving method and apparatus and communication apparatus | |
| US6072822A (en) | Terminal unit for use with radio system and searching method | |
| JPH10247869A (ja) | ダイバーシティ回路 | |
| JP3796870B2 (ja) | 受信装置及び受信方法、並びに携帯電話システムの端末装置 | |
| US5953366A (en) | Receiving apparatus, receiving method, and terminal unit for use with radio system | |
| US6108370A (en) | Receiving apparatus, receiving method, and terminal unit for use with radio system | |
| US6389060B1 (en) | CDMA receiver | |
| JP3702562B2 (ja) | 無線システムの端子装置 | |
| US6229798B1 (en) | Receiving unit, receiving method and terminal unit for use with radio system | |
| JPH10190564A (ja) | 携帯電話システムの端末装置及び受信方法 | |
| JP3292161B2 (ja) | Ｃｄｍａ方式における受信装置 | |
| JPH10209918A (ja) | 受信装置及び携帯電話システムの端末装置 | |
| JP3030230B2 (ja) | 拡散通信システムの受信装置 | |
| JP2000049754A (ja) | 無線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050113 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |