JP3537447B2 - 集積回路及びその製造方法 - Google Patents
集積回路及びその製造方法Info
- Publication number
- JP3537447B2 JP3537447B2 JP52055698A JP52055698A JP3537447B2 JP 3537447 B2 JP3537447 B2 JP 3537447B2 JP 52055698 A JP52055698 A JP 52055698A JP 52055698 A JP52055698 A JP 52055698A JP 3537447 B2 JP3537447 B2 JP 3537447B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- conductor
- integrated circuit
- semiconductor substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 60
- 239000000463 material Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 33
- 239000004065 semiconductor Substances 0.000 claims description 29
- 229910000679 solder Inorganic materials 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000001020 plasma etching Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010292 electrical insulation Methods 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 81
- 229910052751 metal Inorganic materials 0.000 description 51
- 239000002184 metal Substances 0.000 description 51
- 239000010410 layer Substances 0.000 description 44
- 238000005530 etching Methods 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 230000008018 melting Effects 0.000 description 12
- 238000002844 melting Methods 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000002253 acid Substances 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004070 electrodeposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- FIPWRIJSWJWJAI-UHFFFAOYSA-N Butyl carbitol 6-propylpiperonyl ether Chemical compound C1=C(CCC)C(COCCOCCOCCCC)=CC2=C1OCO2 FIPWRIJSWJWJAI-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 241001676573 Minium Species 0.000 description 1
- 208000036366 Sensation of pressure Diseases 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000002207 thermal evaporation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
- H01L21/441—Deposition of conductive or insulating materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
発明の背景
本発明は集積回路に関連し、より詳細にはチップ相互
接続及び半導体チップ背面側へのコンタクトパッドの形
成、さらに回路素子製造後の集積回路の薄型化に関連す
る。 チップ「第２面」側にコンタクトを形成するためのい
くつかの方法が、Bertin等に1993年12月14日に付与され
た「Three Dimensional Multichip Package Methods of
Fabricaion」というタイトルの米国特許第5,270,261号
に開示される。さらに別の技術が望まれている。 発明の概要 本発明は半導体ダイ（或いは「チップ」）において背
面側コンタクトパッドを形成するための方法を提供す
る。背面側コンタクトパッドは、ダイを、そのダイの下
側をなすダイに接続し、マルチダイ縦型集積回路を形成
するのに適している。また本発明は縦型集積回路を提供
する。さらに本発明は、ダイが縦型集積回路の一部であ
るか否かにかかわらず個々のダイを薄型化するための方
法を提供する。 本発明のいくつかの実施例では、背面側コンタクトパ
ッドは以下のように形成される。半導体ウエハの表面側
をマスクを用いてエッチングすることにより、背面側コ
ンタクトパッドが形成されるべき各位置においてビアが
形成される。誘電体がそのビア上に堆積し、誘電性層
（例えば金属）がその誘電体上に堆積する。各ビアにお
ける導電性層の底面部分が背面側コンタクトパッドを形
成することになる。 集積回路が形成された後、背面側コンタクトパッドが
露出するまで、ウエハが背面側からエッチングされる。
そのエッチングにより、基板をパッドから分離する誘電
体がエッチングされるのよりも速くウエハ基板がエッチ
ングされる。それゆえ誘電体が各背面側コンタクトパッ
ド周囲の基板に対して下方に突出するようになり、ウエ
ハ基板は誘電体より低くなる。こうして誘電体は基板か
ら背面側コンタクトパッドを絶縁する。 いくつかの実施例では、ウエハは背面側エッチング中
に非接触ウエハホルダにより保持される。ウエハの表面
側はそのホルダに物理的に接触はしない。それゆえエッ
チング中にウエハを保護するために表面側を保護層で覆
う必要はない。さらにホルダが表面側回路をエッチング
から保護する。 ウエハは、背面側エッチング前後にダイにダンシング
される。 いくつかの実施例では、背面側コンタクトパッドは縦
型集積化に用いられる。 いくつかの実施例では、ダイは縦型集積回路には用い
られない。そのダイはその縦方向寸法を低減するために
薄型化される。 他の実施例及び変形例も本発明の範囲内にある。 図面の簡単な説明 第１図−第７図、第8A図並びに第8B図は、背面側コン
タクトパッドの製造工程における半導体ウエハを示す断
面図である。 第９図及び第10図は、第8A図の背面側コンタクトパッ
ドを有する３つのダイを示す。ダイは縦型集積回路にお
いて互いに接続されている。 第11図−第13図は、背面側コンタクトパッドの形成工
程における半導体ウエハを示す断面図である。 第14図及び第15図は、それぞれ縦型集積回路内に接続
される３つのダイを示す。 第16図は、背面側エッチングにより半導体ウエハを薄
型化するための方法及び装置を示す。 第17図及び第18図は、個々のダイを薄型化工程を示
す。 好適な実施例の詳細な説明 第１図は、背面側コンタクトパッドを備えた集積回路
を有するダイをその一部に設けたウエハ104を示す。背
面側コンタクトパッドは、そのダイと下側をなすダイと
を接続し、「縦型集積回路」を形成するのに適してい
る。２つのダイが互いの上側に積層され、その回路が占
有する横方向面積を低減するであろう。 ウエハ104はシリコン基板110を含む。いくつかの実施
例ではウエハは、基板110内、基板110上並びにまた基板
110下に、トランジスタ、コンデンサ、抵抗、導電線並
びにまた他の回路素子、或いは回路素子の一部を形成す
るように処理されている。他の実施例では、いかなる回
路素子の部分も形成されていない。ウエハの厚さは、製
造されるダイの厚さより厚くなる。いくつかの実施例で
は、ウエハ104は600−750μｍ厚（寸法Ｗが600−750μ
ｍ）である。集積回路の製造が完了するとき、ウエハは
ウエハ背面側104Bをエッチングすることにより薄型化さ
れるであろう。いくつかの実施例では、ダイの最終的な
厚さは100−350μｍ以下である。他の実施例では、他の
厚さが実現される。製造の初めの段階においてより厚い
ウエハを与えることにより、ウエハの強度が増し、その
結果、製造歩留りが改善される。 第１図−第３図は、背面側コンタクトパッドが製造さ
れるビアを形成するためのウエハ表面側上のシリコン基
板110のエッチング処理を示す。第１図に示されるよう
に、アルミニウム層120がシリコン110上に堆積する。い
くつかの実施例では、アルミニウム層は0.8−1.2μｍ厚
であり、別の実施例では１μｍ厚である。他の実施例で
は、他の厚さが用いられる。フォトレジスト（図示せ
ず）が堆積し、パターニングされる。アルミニウム120
はエッチングされ、シリコン110を露出する開口部124を
形成する。いくつかの実施例では、アルミニウム120は
酸浸漬によりエッチングされる。いくつかの実施例で
は、アルミニウム120はC1系真空プラズマエッチングに
よりエッチングされる。C1系真空プラズマエッチング
は、「VLSI Electronic Microstructure Science」、Vo
l.「Plasma Processing for VLSI」（edited by Norman
G.Einspruch,Academic Press,Inc.1984）に記載されて
おり、ここで参照して本明細書の一部としている。他の
実施例では、他のアルミニウムエッチングが用いられ
る。 開口部124の幅がＡとして示される。いくつかの実施
例では、開口部124は直径Ａの円である。他の実施例で
は、開口部は一辺がＡを有する正方形である。他の実施
例では、他の開口部形状が用いられる。開口部の中央部
は、対応する背面側コンタクトの中央部真上に位置す
る。開口部寸法は、開口部下側に形成される背面側コン
タクトパッドの寸法以下である。 開口部124と同様の他の開口部が、各背面側コンタク
トパッドの位置に同時に形成される。種々の開口部が、
同一のウエハにおいて異なる形状及び寸法を有する場合
もある。 フォトレジストは剥離され、アルミニウム120をマス
クとして、シリコン110がエッチングされる（第２
図）。いくつかの実施例では、シリコンエッチングは、
上記Vol.「Plasma Processing for VLSI」に記載される
等方性真空プラズマエッチングである。他の実施例で
は、他の既知のエッチングが用いられる。エッチングに
より、各背面側コンタクトパッドの位置に深さＢのビア
130が形成される。第２図及び第３図には１つのビア130
のみが示される。ビアの深さＢは、製造されるダイの最
終的な厚さと少なくとも同じ厚さである。いくつかの実
施例では、ビア130の底面側は、アルミニウム120の対応
する開口部124と同じ形状及び寸法を有する。ビアは上
側に行くに従って大きくなる。第３図に示されるよう
に、いくつかの等方性エッチング実施例では、ビア130
の上側の寸法は、ビア底面のそれぞれの寸法より2Bだけ
大きくなる。他の実施例では上側寸法はＡ＋2Cである。
ただしＣ≧０であり、例えば０≦Ｃ≦Ｂである。エッチ
ングが完全に異方性縦方向エッチングである場合（例え
ば水平方向エッチングレートが０である場合。これはい
くつかの既知の反応性イオンエッチングの場合に有効で
ある。）、Ｃ＝０である。 アルミニウム120は、酸浸漬或いは当技術分野におい
て既知の別の方法で除去される（第３図）。 いくつかの実施例では、ビア130のエッチングにおい
て用いられるマスクはフォトレジストからなる。アルミ
ニウムはマスクとして用いられない。しかしながら、ビ
アの深さＢが20μｍを超える実施例では、マスクはアル
ミニウム、或いはビア130のシリコンエッチングに対し
て十分な耐性を有する他の材料から形成される。 誘電体層140（第４図）はウエハ上に堆積する。他の
実施例では、層140はドープされない二酸化シリコン並
びにまたBPSGであり、１−２μｍ厚、例えば１μｍ厚で
ある。他の実施例では、他の材料或いは厚さが用いられ
る。第４図では、層140は常圧で化学気相成長すること
により形成されるBPSGである。シリコン110上側とビア1
30下側との間の距離はＢに等しいままである。他の実施
例では、熱酸化を含む他の成膜技術が用いられる。 導電性層150（第５図）は誘電体140上に堆積する。い
くつかの実施例では、層150はアルミニウム、金或いは
ニッケルからなる0.8−1.2μｍ（例えば１μｍ）層であ
る。これらの金属は真空スパッタリングにより堆積させ
ることができる。他の実施例では、層150は、コンタク
トパッドのためにVLSIにおいて用いられる他の金属或い
は合金、例えばシリコン或いは銅、またはその両方をド
ープされたアルミニウムである。Al/Si/Cuを用いる実施
例では、層150の厚さは0.8−1.2μｍである。ビア130内
の層150の底面部分150Cが背面側コンタクトパッドを形
成するであろう。 ビア130内の底面部分150Cは、それぞれの開口部124
（第１図）と同じ寸法（例えばＡ）を有する。 二酸化シリコンガラス層160（第６図）はTEOSから堆
積し、ビア130を充填するためにウエハ上にスピンオン
される。酸化物160は平坦な上側表面を有する。いくつ
かの実施例では、ビア内に空隙は残されない。余剰の酸
化物160はブランケットエッチングによりウエハからエ
ッチング除去され、酸化物はビア130内には残される
が、ビアの外側には残されず、ウエハの上側表面は平坦
になる。 他の実施例では、ビア130を充填するために他の材料
及び処理が用いられる。 導電性層150は標準的なフォトリトグラフィ技術によ
りパターニングされ、ビア130の背面側コンタクトパッ
ド150Cを集積回路素子に接続する導電線（図示せず）を
形成する（これらの素子の形成はこの時点ではまだ完了
していない場合もある）。 いくつかの実施例では層150は、酸化物160の堆積後で
はなく、酸化物160の堆積前に第５図の段階にパターニ
ングされる。金属150をパターニングするために用いら
れるフォトレジストマスク（図示せず）がビア130内部
の金属を保護する。パターニング後、マスクは除去さ
れ、スピンオンガラス（SOG）160がTEOSから堆積する。
ガラス160はウエハを平坦化するために用いられる。 その後のステップは、他の回路素子及び特に表面側コ
ンタクトパッドを形成して、集積回路の製造を完了する
ために実行される。第７図の実施例では、これらのステ
ップは以下のものを含む。 1.誘電体層170（ドープされない二酸化シリコン並びに
またBPSG、１μｍ厚）の化学気相成長。層170は必要に
応じて回路を製造するためにパターニングされる。 2.誘電体170上への最終的な金属層180（例えばAl/Siか
らなる0.8−1.2μｍ層）の堆積。金属180は表面側コン
タクトパッドを形成するためにパターニングされる。第
７図の実施例では、１つのそのようなパッド180Cが背面
側パッド150Cの上側をなす。 3.層180上への保護誘電体190（ドープされない二酸化シ
リコン並びにまたBPSG、１μｍ厚）の堆積。 4.金属180において下側をなすコンタクトパッドを露出
するための誘電体190のマスクエッチング。 その後ウエハ104背面が、常圧プラズマエッチングに
よりエッチングされる。常圧プラズマエッチングはO.Si
niaguine,「Plasma Jet Etching at Atmospheric Press
ure for Semiconductor Production」,1996 1st Intern
ational Symposium on Plasma Process−Induced Damag
e,May 13−14,1996,California,U.S.A.,pages 151−153
に記載されており、ここで参照して本明細書の一部とし
ている。適当なエッチング剤は、IPEC/Precision,Inc.o
f Bethel,Connecticutから購入できるPaceJet II（登録
商標）であり、以下の付録に記載される。また参照して
本明細書の一部としている「PACEJET II−The Revoluti
onary,Enabling Technology for Material Removal」
（IPEC/Precision,1996）も参照されたい。別の適当な
エッチング剤は、「Plasma Jet Etching.Technology an
d Equipment.Silicon Wafer Thinning ＆ Isotropical
Etching at Atmospheric Pressure」（Az Corporation,
Geneva,Switzerland,SEMICON/EUROPA'95）,April 1995
に記載されるタイプPLASM−AZ−05のプラズマエッチン
グ剤である。また参照して本明細書の一部としているPC
T出願、1996年６月18日公告のWO96/21943、1992年６月2
3日公告のWO92/12610、1992年６月23日公告のWO92/1227
3も参照されたい。プラズマは、常圧に保持されたフッ
素含有プラズマである。エッチングパラメータは以下の
ようになる。常圧で周囲温度においてAr（1slm）＋CF4
（3slm）プラズマである（「Slm」は標準l/minを表
す）。DC電力は12kWである。ウエハ温度は約300℃であ
る。シリコンエッチング速度は、８インチウエハの場合
約10μm/minである。こうしてウエハを１時間で720μｍ
厚から120μｍ厚までエッチングすることができる。別
法では、１時間当たり1.6ウエハを、720μｍから360μ
ｍまでエッチングすることができる。そのエッチングは
以下に記載される第16図に示される。 このエッチングにより、BPSG140はシリコンよの約10
分の１の速度でエッチングされる。 このエッチングにより、層150のアルミニウム、金或
いはニッケルはエッチングされない。 その結果形成される構造体が第8A図に示される。背面
側エッチング中に二酸化シリコン140が露出するとき、
そのエッチングにより、二酸化シリコン140はシリコン1
10の約８分の１〜10分の１の速度でエッチングされる。
それゆえ、二酸化シリコンが背面側コンタクトパッド15
0Cからエッチング除去されるとき、金属150周囲の二酸
化シリコンの底面部分140A及び140Bは、シリコン110よ
りさらに下方に突出する。この突出部分140A及び140Bに
より、シリコン基板110が金属150から絶縁されるように
なる。酸化物140が１μｍ厚であるいくつかの実施例で
は、10μｍのシリコンが、１μｍの酸化物140が背面側
コンタクトパッド150Cからエッチング除去される間にエ
ッチングされる。こうして突出する酸化物部分140A及び
140Bの縦方向寸法Ｖは８−10μｍ（いくつかの実施例で
は少なくとも９μｍ）であり、いくつかの実施例におい
て、背面側コンタクトパッド150Cをシリコン基板から十
分に絶縁する。 いくつかの実施例では酸化物140はさらに厚く、コン
タクトパッド150C露出後に残される突出部分140A及び14
0Bの縦方向寸法Ｖはより大きくなる。 いくつかの実施例では、プラズマ処理を継続して、ウ
エハ背面側上に誘電体層192（第8B図）を成長させる。
詳細には、そのエッチングが完了するとき、フッ素含有
ガス（例えばCF4）は、プラズマ反応器において止めら
れる。酸素（或いは水蒸気）、または窒素、または酸素
及び窒素の両方（例えば空気）が、そのプラズマを供給
される。酸素並びにまた窒素はシリコン110と反応し、
酸化シリコン（SiO或いはSiO2）、窒化シリコンSiN
x（例えばSi3N4）並びにまた酸窒化物SiOxNyを形成す
る。 いくつかの実施例では、誘電体192は0.01−0.02μｍ
厚であり、5V未満の供給電圧で駆動されるパッケージ後
の縦型集積回路において信頼性の高い電気的絶縁性をも
たらす。 第8B図のいくつかの実施例では、絶縁体192が300−50
0℃のウエハ温度で成長する。酸素並びにまた窒素の濃
度は20−80％である。窒素を用いずに酸素を用いるいく
つかの実施例では、0.02μｍ厚の酸化シリコンを成長さ
せるための処理時間は約10分である。層192の厚さは、
ウエハ温度を高く、酸素並びにまた窒素濃度を高く或い
は処理時間を長くすることにより厚くすることができ
る。 層192を有する実施例では、金属150は、層192製造中
にその下側表面上に非導電性層を形成しないように選択
される。こうしていくつかの実施例では金属層150は、
層192を形成するために用いられる化学種（酸素或いは
窒素）と反応しない金、プラチナ或いは他の金属であ
る。別の実施例では、金属150はチタン或いは他の金属
であり、誘電体192が成長するとき、その金属が導電性
層（例えばTiN）を形成する。さらに別の実施例では、
金属150は、積層体の下側層がその表面上に非導電性材
料を形成しないような金属層の積層体である。例えばい
くつかの実施例では、下側層は金、プラチナ或いはチタ
ンであり、上側層はアルミニウムである。 集積回路素子の製造ステップは、任意の適切な方法に
おいて第１図−第７図、第8A図、第8B図の背面側コンタ
クトパッド製造ステップと混在させることができる。 その後ウエハ104はダイにダイシングされる。第９図
−第10図は３つのダイ200.1、200.2、200.3の縦方向相
互接続部を示しており、それらは第１図−第７図、第8A
図並びに第8B図も含む場合があるウエハ処理から得られ
る（層192は第９図−第10図には示されないが、いくつ
かの実施例では存在する）。異なるダイ200は異なる集
積回路を含む場合もあり、異なるウエハ104から得られ
る場合もある。第９図−第10図の参照番号における添字
「.i」（ｉ＝１、２、３）は、ダイ200.iにおける第１
図−第７図、第8A図、第8B図の同一番号への対応を示
す。例えば、150C.3はダイ200.3における背面側コンタ
クトパッドを示す。 ウエハがダイシングされた後、はんだボール210.i
（第９図）が金属180.iの各表面側コンタクトパッド上
に自動装置により配置される。はんだ210は、金属150或
いはダイ内に存在する可能性がある任意の他の金属より
低い融点を有する。いくつかの実施例では、はんだ200.
iはすず、鉛或いはその合金からなる。いくつかの実施
例では、はんだの融点は120−180℃である。 いくつかの実施例では、はんだの代わりに導電性エポ
キシ或いは導電性ポリマが用いられる。 下側をなすダイに接続される各背面側コンタクトパッ
ド150Cが、下側をなすダイのそれぞれのはんだボール21
0上に配置されるようにダイが配列される。例えばコン
タクトパッド150C.3は、はんだボール210.2上に配置さ
れる。いくつかの実施例では、他のダイ（図示せず）
が、ダイ200.3の上側及びダイ200.1の下側をなす。ダイ
は互いに押圧され、加熱される。加熱温度ははんだ210
を溶融或いは軟化するのに十分な温度である。いくつか
の実施例では、加熱温度は120〜180℃である。圧力は、
金属180の表面側パッドと下側をなす背面側パッド150C
との間の良好な電気的なコンタクトを形成するのに十分
な圧力である。いくつかの実施例では、ウエハを互いに
押圧するために加えられる力は100−200gである。 はんだ210及び金属180の表面側コンタクトパッドを露
出する誘電体190開口部の寸法は、溶解したはんだが背
面側コンタクトパッド150Cの横方向端部に達しないよう
に選択される。例えば、溶融したはんだ210.2は、コン
タクトパッド150C.3の端部150C.E.3には達しない。対応
する背面側コンタクトパッド150Cに接触する溶融したは
んだは、はんだとパッドとの間の境界面において作用す
る表面張力により背面側コンタクトパッドの中央部に保
持される。その結果はんだ210は、上側をなすウエハの
シリコン110に接触しない。突出部分140A及び140B（第8
A図）は、露出した金属150とシリコン110との間の距離
を増加させる。はんだは金属には付着するが、酸化物14
0には付着しないため、突出部分140A及び140Bにより、
はんだ210がシリコン110に接触するのを防ぐことができ
る。誘電体192（第8B図）を用いる実施例では、誘電体1
92により、シリコン110がはんだと接触するのをさらに
防ぐことができる。 その後その構造体は冷却される。ダイは縦型集積回路
において互いに接続されたままである。 その構造体を強化するために、構造体は真空チャンバ
内に配置され、誘電体接着剤220が、当分野における既
知の方法によりダイ200間に導入される。接着剤は、は
んだ210により形成されるコンタクト間の空間を充填す
る。 第10図は、はんだ210上に固定された背面側コンタク
トパッド150Cを有する構造体を示す。いくつかの実施例
では、表面側コンタクトパッドを露出する誘電体190の
各開口部の幅W10は50−100μｍである。いくつかの実施
例では各開口部は円であり、その開口部幅は開口部直径
である。他の実施例では開口部は正方形であり、その幅
はその１辺の長さである。各背面側コンタクトパッド15
0Cの幅W11は30−50μｍである。その幅は、誘電体190の
開口部の場合に上記したように、直径或いは１辺の長さ
である。隣接するダイのシリコン基板110の下側表面間
距離D10は50μｍ未満である。各ビア130のアスペクト比
はいくつかの実施例では2:1より小さく、ある実施例で
は約1:1である。アスペクト比が低いため低留りが改善
される。誘電体190の開口部及びコンタクトパッド150C
の幅をより大きくすることにより、すなわちはんだ接続
部の面積を大きくすることにより、局部的な加熱が生じ
る際の熱放散を改善する。 その後マルチダイ構造体は、当技術分野における既知
の方法を用いて、プラスチック或いはセラミックパッケ
ージ、または他のパッケージ内に封入される。 第11図−第13図では、ビア130を充填する材料160は二
酸化シリコンではなく金属である。第11図では、ウエハ
は第１図−第５図に示されるように処理される。金属ボ
ール160は、当技術分野における既知の方法を用いて各
ビア130内に自動装置により配置される。別法では、金
属160は電着により堆積する。電着処理前に、ウエハ表
面側は誘電体マスク（図示せず）によりマスクされる。
いくつかの実施例では、マスクはフォトレジストからな
る。開口部は各ビア130領域のマスク内に形成される。
その後電着が実行され、開口部を介してビア内に金属16
0を堆積させる。その後マスクは除去される。他の実施
例にでは、金属160を堆積させるために他の方法が用い
られる。 金属160は、ダイ間を接触させるために用いられるは
んだ210（第９図）より高い融点を有する。しかしなが
ら、金属160は層150より低い融点を有する。適当な金属
は、すず（融点232℃）、亜鉛（融点420℃）並びにその
合金を含む。相互接続部としてアルミニウムを用いるい
くつかの実施例では、金属160融点は600℃以下である
（アルミニウム融点は660℃である）。 いくつかの実施例では、各ビア130内の金属160の体積
はビアの容積より小さくし、金属160が溶融するとき、
そのビアから溢れ出さないようにする。 ウエハは、層150を溶融することなく金属160（第12
図）を溶融するように加熱される。第12図では、金属充
填物160の上側表面は、ビア外側の金属150の上側表面と
同一平面になるか、或いはそれより低くなる。いくつか
の実施例では、金属160はビアから溢れ出し、ビア外側
のウエハの上側表面上に広がる。 その後第13図に示されるように、任意の他の回路素子
をビア表面上に形成することができる。詳細にはいくつ
かの実施例では、金属層150がパターニングされ、第６
図の実施例の場合に上記したような導電線を形成する。
金属150がエッチングされるとき、ビア130から溢れ出た
上側をなす金属160が同時にエッチングされる。 誘電体170（例えばBPSG）、表面側コンタクトパッド
を実現する最終的な金属180（例えばAl/Si）並びに誘電
体190（例えばBPSG、第13図参照）が堆積し、第７図の
実施例と同様にフォトリソグラフィを用いてパターニン
グされる。いくつかの実施例では、金属180は、真空ス
パッタリング或いは熱蒸着によるアルミニウム堆積物で
ある。堆積中のウエハ温度は250−300℃以下である。ウ
エハ温度は金属160の融点以下である。 第8A図に関連して上記したように、ウエハは薄型化さ
れる。いくつかの実施例では、第8B図に関連して上記し
たように、誘電体192が堆積する。他の実施例では誘電
体192は省略される。その後の製造は第９図及び第10図
に示したように行われる。はんだ210の溶融或いは軟化
を含む第8A図、第8B図、第９図、第10図の全ての処理ス
テップは、金属160の融点より低い温度で実行される。 金属160は集積回路の機械的強度を増加させる。また
金属160は、局部加熱が生じる際の熱放散を改善する。 第14図では、充填物160が省略される。第５図の構造
体の製造後、誘電体190（いくつかの実施例ではBPSG）
が導電性層150上に堆積する。誘電体190はマスクエッチ
ングによりビア130内から除去される。またエッチング
により、領域150Fのように、金属150の選択された領域
から誘電体190が除去され、ビア130から離隔して表面側
コンタクトパッドを形成する。 ウエハはダイにダイシングされる。ビア130の深さよ
り大きな直径のはんだボール210がビア内に配置され
る。またはんだは、上側をなすダイの背面側コンタクト
パッド150Cに接続される表面側コンタクトパッド150F上
にも配置される。はんだが溶融或いは軟化するとき、そ
のはんだの上側表面が、コンタクト150F上のはんだ部分
（図示せず）の上側表面と概ね同じ高さになるように、
ビア130内のはんだ210は十分に厚くされる。第９図−第
10図に記載したように、ダイ200は整列され、互いに押
圧され、加熱される。はんだが溶融或いは軟化し、隣接
するダイとの間のコンタクトを形成する。 いくつかの実施例では、上側ダイを除く各ダイの層19
0は、シリコン基板110或いは（存在する場合には）隣接
する上側をなすダイの誘電体192と接触する。層190とシ
リコン110或いは誘電体192との間の摩擦力がせん断力に
対する十分な耐性をもたらすため、いくつかの実施例で
は接着剤は省略される。 いくつかの実施例では、上側の各ビア130の幅W14は90
−150μｍである。各背面側コンタクトパッド150Cの幅W
11は30−50μｍである。隣接するダイ上の同様の点間、
例えば隣接するダイの基板110の下側表面間距離D14は30
−50μｍである。 第15図では、表面側コンタクトパッドはビア130の上
側にはない。表面側コンタクトパッド150Fはビア130外
側に形成される。パッド150Fは、第14図に記載したよう
なAl/Si層150から、或いは他の金属層から形成される。
いくつかの実施例では充填物160は省略されるが、別の
実施例では存在する。はんだボール210はコンタクトパ
ッド150F上のBPSG190開口部に配置される。対応する表
面側コンタクトパッド150F上に背面側コンタクトパッド
150Cが配置されるように、ダイが配列される。第９図、
第10図並びに第14図に関連して上記したように、ダイは
加熱され、互いに押圧される。 はんだ210はコンタクトパッド間のコンタクトを形成
する。第９図及び第10図に関連して上記したように、接
着剤（図示せず）がダイ間の空間に導入される。第15図
のいくつかの実施例では、誘電体192（第8B図）が存在
するが、他の実施例では存在しない。 いくつかの実施例では、誘電体190の上側表面から背
面側コンタクトパッド150Cの下側表面までで計測したダ
イ厚T15は25μｍである。他の実施例では他の厚さが用
いられる。 第16図は、コンタクトパッド150C及び（選択的に）誘
電体192の堆積物を露出するエッチングを含む背面側プ
ラズマ処理を示す。その処理は、IPEC/Precision,Incか
ら購入できるエッチング剤PaceJet IIにおいて或いは第
8A図に関連して上記したような他のエッチング剤におい
て常圧で実行される。エッチング及び堆積中に、ウエハ
104は非接触ウエハホルダ1610に保持される。ウエハ表
面側はホルダ1610の方に向けられる。ホルダ1610は、ウ
エハと物理的に接触することなく上側からウエハを保持
する。参照して本明細書の一部としている1980年５月８
日に公告された発明者A.F.Andreev及びR.A.LuusのUSSR
発明者証第732198号も参照されたい。ウエハホルダ1610
とウエハ104との間の円形ガス流（渦流）1614により、
ウエハはホルダに近接して保持されるが、ウエハはホル
ダに接触することはない。それゆえウエハ表面側上の回
路1618が、ホルダと物理的に接触するのを防ぐために、
またはエッチングされるのを、或いは逆にプラズマジェ
ット1624により損傷を受けるのを防ぐために保護層を設
ける必要はない。発生器により発生したプラズマジェッ
ト1624がウエハ背面側104Bを走査するように、プラズマ
ジェット発生器1620は水平方向に移動する。 第17図−第18図は、ウエハを薄型化するために適した
別の常圧プロセスを示す。第17図は、第17A図−第17D図
からなる。第17A図は、薄型化処理直前のウエハ104を示
す。回路1618はウエハ表面側上に製造されている。いく
つかの実施例では、ウエハ厚さは600−720μｍである。
シリコンが既知の方法（例えば機械研削）によりウエハ
背面から除去され、ウエハ厚が150−350μｍに減少す
る。その結果形成されるウエハが第17B図に示される。
ウエハはチップ200にダイシングされる（第17C図）。各
チップの厚さは150−350μｍである。チップは、当技術
分野における既知の方法により検査され、選別される。
チップは常圧のフッ素含有プラズマによりさらに薄型化
され、（選択的に）誘電体192が、第18図において示さ
れるようにエッチング直後に背面側に堆積する。第18図
のエッチング剤及び処理は第16図のものと同様である
が、第18図では非接触チップホルダ1610が、ウエハでは
なく個々のチップ（第18図では３チップ）を保持する。
各チップはホルダ1610の個々のセグメント内に配置さ
れ、第16図と同様のガス流1614により適所に保持され
る。ビア底面における誘電体140が除去され、（選択的
に）誘電体192が堆積するまで、プラズマジェット1624
が背面側から全てのチップを走査する。回路1618用の保
護層は必要ない。 チップの常圧背面側エッチングにより、チップの厚さ
は50μｍ未満に減少する（第17D図）。 チップ200は、第10図、第14図、第15図に関連して上
記したように積層してパッケージ化されることができ
る。 第17図の二段階処理（例えばと機械研削、その後プラ
ズマ処理）は、いくつかの実施例では製造コストを低減
する。実際には製造歩留りに依存するが、未使用領域と
共に「不良」ダイにより占有されるウエハの面積は相当
量、例えばウエハの50％になる場合もある。ウエハが、
薄型化が第17図の処理のように完了する以前にダイシン
グされ、さらに「良好な」ダイのみが薄型化され、（選
択的に）誘電体192を設けられる場合には、ウエハ全体
を薄型化し、かつウエハ全体に誘電体192を堆積するの
に比べて薄型化及び堆積における時間及び原料が低減さ
れる。さらに50μｍまで薄型化された６−８インチウエ
ハは、同じ厚さを有しているが、より小さな横方向寸法
（いくつかの実施例では１インチ未満）を有するダイよ
り壊れやすい。このことが、第17図の実施例において製
造コストが低減されるのとは別の本発明の利点である。 いくつかの実施例では、第16図、第17図並びに第18図
の処理を用いて、縦型集積回路には用いられないウエハ
或いはダイを薄型化する。いくつかの実施例では、背面
側エッチングにより、導電性コンタクトが露出する場合
も露出しない場合もある。第16図−第18図の処理は、各
ダイ或いはウエハの表面側内に或いはその上側に、１つ
或いはそれ以上の回路素子を製造する工程に後続する。
それゆえ回路素子の製造が、ウエハが最終的な厚さより
厚いとき実行されるため、機械的に強固になる。 上記実施例は例示であり、本発明を制限するものでは
ない。詳細には、本発明は、縦型集積回路のダイの数
（ダイの数は、２以上の任意の数にすることができる）
により、或いは任意の特定の厚さ、開口部幅或いは他の
寸法により制限されない。また本発明は任意の特定の材
料により制限されるものではない。いくつかの実施例で
は、シリコン以外のウエハが用いられる。 付録 材料除去のためのPaceJet II技術 IPEC/Precisionから市販されるPaceJet IIは、背面薄膜
除去及びウエハ薄型化のための方法を提供する。PaceJe
t IIは、処理ステップを削除することによりウエハ或い
はデバイスの製造コストを低減する非接触材料除去シス
テムである。またPaceJet IIにより、背面側研削装置の
制限を超えるレベルまでウエハを薄型化することができ
る。 PaceJet IIは、IPEC's Plasma Assisted Chemical Et
chingの常圧変形例、すなわちPACE,Technologyを用い
る。この方法は、ウエハ基板或いは表面側デバイスを損
傷することなく高いエッチング速度を達成する。 PaceJet IIはPACE Technologyを非接触ウエハ保持技
術と組み合わせて、従来の研削及びウエット化学エッチ
ングに関して著しい利点を提供する。 特徴及び利点 応用例 性能 Si除去深さ及びウエハサイズに依存しない追加の材料除
去非一様性：＜0.5μｍ カセット−カセット間、全自動化動作。 システムフットプリント：約84cm（Ｗ）×156cm（Ｄ）
接続及び半導体チップ背面側へのコンタクトパッドの形
成、さらに回路素子製造後の集積回路の薄型化に関連す
る。 チップ「第２面」側にコンタクトを形成するためのい
くつかの方法が、Bertin等に1993年12月14日に付与され
た「Three Dimensional Multichip Package Methods of
Fabricaion」というタイトルの米国特許第5,270,261号
に開示される。さらに別の技術が望まれている。 発明の概要 本発明は半導体ダイ（或いは「チップ」）において背
面側コンタクトパッドを形成するための方法を提供す
る。背面側コンタクトパッドは、ダイを、そのダイの下
側をなすダイに接続し、マルチダイ縦型集積回路を形成
するのに適している。また本発明は縦型集積回路を提供
する。さらに本発明は、ダイが縦型集積回路の一部であ
るか否かにかかわらず個々のダイを薄型化するための方
法を提供する。 本発明のいくつかの実施例では、背面側コンタクトパ
ッドは以下のように形成される。半導体ウエハの表面側
をマスクを用いてエッチングすることにより、背面側コ
ンタクトパッドが形成されるべき各位置においてビアが
形成される。誘電体がそのビア上に堆積し、誘電性層
（例えば金属）がその誘電体上に堆積する。各ビアにお
ける導電性層の底面部分が背面側コンタクトパッドを形
成することになる。 集積回路が形成された後、背面側コンタクトパッドが
露出するまで、ウエハが背面側からエッチングされる。
そのエッチングにより、基板をパッドから分離する誘電
体がエッチングされるのよりも速くウエハ基板がエッチ
ングされる。それゆえ誘電体が各背面側コンタクトパッ
ド周囲の基板に対して下方に突出するようになり、ウエ
ハ基板は誘電体より低くなる。こうして誘電体は基板か
ら背面側コンタクトパッドを絶縁する。 いくつかの実施例では、ウエハは背面側エッチング中
に非接触ウエハホルダにより保持される。ウエハの表面
側はそのホルダに物理的に接触はしない。それゆえエッ
チング中にウエハを保護するために表面側を保護層で覆
う必要はない。さらにホルダが表面側回路をエッチング
から保護する。 ウエハは、背面側エッチング前後にダイにダンシング
される。 いくつかの実施例では、背面側コンタクトパッドは縦
型集積化に用いられる。 いくつかの実施例では、ダイは縦型集積回路には用い
られない。そのダイはその縦方向寸法を低減するために
薄型化される。 他の実施例及び変形例も本発明の範囲内にある。 図面の簡単な説明 第１図−第７図、第8A図並びに第8B図は、背面側コン
タクトパッドの製造工程における半導体ウエハを示す断
面図である。 第９図及び第10図は、第8A図の背面側コンタクトパッ
ドを有する３つのダイを示す。ダイは縦型集積回路にお
いて互いに接続されている。 第11図−第13図は、背面側コンタクトパッドの形成工
程における半導体ウエハを示す断面図である。 第14図及び第15図は、それぞれ縦型集積回路内に接続
される３つのダイを示す。 第16図は、背面側エッチングにより半導体ウエハを薄
型化するための方法及び装置を示す。 第17図及び第18図は、個々のダイを薄型化工程を示
す。 好適な実施例の詳細な説明 第１図は、背面側コンタクトパッドを備えた集積回路
を有するダイをその一部に設けたウエハ104を示す。背
面側コンタクトパッドは、そのダイと下側をなすダイと
を接続し、「縦型集積回路」を形成するのに適してい
る。２つのダイが互いの上側に積層され、その回路が占
有する横方向面積を低減するであろう。 ウエハ104はシリコン基板110を含む。いくつかの実施
例ではウエハは、基板110内、基板110上並びにまた基板
110下に、トランジスタ、コンデンサ、抵抗、導電線並
びにまた他の回路素子、或いは回路素子の一部を形成す
るように処理されている。他の実施例では、いかなる回
路素子の部分も形成されていない。ウエハの厚さは、製
造されるダイの厚さより厚くなる。いくつかの実施例で
は、ウエハ104は600−750μｍ厚（寸法Ｗが600−750μ
ｍ）である。集積回路の製造が完了するとき、ウエハは
ウエハ背面側104Bをエッチングすることにより薄型化さ
れるであろう。いくつかの実施例では、ダイの最終的な
厚さは100−350μｍ以下である。他の実施例では、他の
厚さが実現される。製造の初めの段階においてより厚い
ウエハを与えることにより、ウエハの強度が増し、その
結果、製造歩留りが改善される。 第１図−第３図は、背面側コンタクトパッドが製造さ
れるビアを形成するためのウエハ表面側上のシリコン基
板110のエッチング処理を示す。第１図に示されるよう
に、アルミニウム層120がシリコン110上に堆積する。い
くつかの実施例では、アルミニウム層は0.8−1.2μｍ厚
であり、別の実施例では１μｍ厚である。他の実施例で
は、他の厚さが用いられる。フォトレジスト（図示せ
ず）が堆積し、パターニングされる。アルミニウム120
はエッチングされ、シリコン110を露出する開口部124を
形成する。いくつかの実施例では、アルミニウム120は
酸浸漬によりエッチングされる。いくつかの実施例で
は、アルミニウム120はC1系真空プラズマエッチングに
よりエッチングされる。C1系真空プラズマエッチング
は、「VLSI Electronic Microstructure Science」、Vo
l.「Plasma Processing for VLSI」（edited by Norman
G.Einspruch,Academic Press,Inc.1984）に記載されて
おり、ここで参照して本明細書の一部としている。他の
実施例では、他のアルミニウムエッチングが用いられ
る。 開口部124の幅がＡとして示される。いくつかの実施
例では、開口部124は直径Ａの円である。他の実施例で
は、開口部は一辺がＡを有する正方形である。他の実施
例では、他の開口部形状が用いられる。開口部の中央部
は、対応する背面側コンタクトの中央部真上に位置す
る。開口部寸法は、開口部下側に形成される背面側コン
タクトパッドの寸法以下である。 開口部124と同様の他の開口部が、各背面側コンタク
トパッドの位置に同時に形成される。種々の開口部が、
同一のウエハにおいて異なる形状及び寸法を有する場合
もある。 フォトレジストは剥離され、アルミニウム120をマス
クとして、シリコン110がエッチングされる（第２
図）。いくつかの実施例では、シリコンエッチングは、
上記Vol.「Plasma Processing for VLSI」に記載される
等方性真空プラズマエッチングである。他の実施例で
は、他の既知のエッチングが用いられる。エッチングに
より、各背面側コンタクトパッドの位置に深さＢのビア
130が形成される。第２図及び第３図には１つのビア130
のみが示される。ビアの深さＢは、製造されるダイの最
終的な厚さと少なくとも同じ厚さである。いくつかの実
施例では、ビア130の底面側は、アルミニウム120の対応
する開口部124と同じ形状及び寸法を有する。ビアは上
側に行くに従って大きくなる。第３図に示されるよう
に、いくつかの等方性エッチング実施例では、ビア130
の上側の寸法は、ビア底面のそれぞれの寸法より2Bだけ
大きくなる。他の実施例では上側寸法はＡ＋2Cである。
ただしＣ≧０であり、例えば０≦Ｃ≦Ｂである。エッチ
ングが完全に異方性縦方向エッチングである場合（例え
ば水平方向エッチングレートが０である場合。これはい
くつかの既知の反応性イオンエッチングの場合に有効で
ある。）、Ｃ＝０である。 アルミニウム120は、酸浸漬或いは当技術分野におい
て既知の別の方法で除去される（第３図）。 いくつかの実施例では、ビア130のエッチングにおい
て用いられるマスクはフォトレジストからなる。アルミ
ニウムはマスクとして用いられない。しかしながら、ビ
アの深さＢが20μｍを超える実施例では、マスクはアル
ミニウム、或いはビア130のシリコンエッチングに対し
て十分な耐性を有する他の材料から形成される。 誘電体層140（第４図）はウエハ上に堆積する。他の
実施例では、層140はドープされない二酸化シリコン並
びにまたBPSGであり、１−２μｍ厚、例えば１μｍ厚で
ある。他の実施例では、他の材料或いは厚さが用いられ
る。第４図では、層140は常圧で化学気相成長すること
により形成されるBPSGである。シリコン110上側とビア1
30下側との間の距離はＢに等しいままである。他の実施
例では、熱酸化を含む他の成膜技術が用いられる。 導電性層150（第５図）は誘電体140上に堆積する。い
くつかの実施例では、層150はアルミニウム、金或いは
ニッケルからなる0.8−1.2μｍ（例えば１μｍ）層であ
る。これらの金属は真空スパッタリングにより堆積させ
ることができる。他の実施例では、層150は、コンタク
トパッドのためにVLSIにおいて用いられる他の金属或い
は合金、例えばシリコン或いは銅、またはその両方をド
ープされたアルミニウムである。Al/Si/Cuを用いる実施
例では、層150の厚さは0.8−1.2μｍである。ビア130内
の層150の底面部分150Cが背面側コンタクトパッドを形
成するであろう。 ビア130内の底面部分150Cは、それぞれの開口部124
（第１図）と同じ寸法（例えばＡ）を有する。 二酸化シリコンガラス層160（第６図）はTEOSから堆
積し、ビア130を充填するためにウエハ上にスピンオン
される。酸化物160は平坦な上側表面を有する。いくつ
かの実施例では、ビア内に空隙は残されない。余剰の酸
化物160はブランケットエッチングによりウエハからエ
ッチング除去され、酸化物はビア130内には残される
が、ビアの外側には残されず、ウエハの上側表面は平坦
になる。 他の実施例では、ビア130を充填するために他の材料
及び処理が用いられる。 導電性層150は標準的なフォトリトグラフィ技術によ
りパターニングされ、ビア130の背面側コンタクトパッ
ド150Cを集積回路素子に接続する導電線（図示せず）を
形成する（これらの素子の形成はこの時点ではまだ完了
していない場合もある）。 いくつかの実施例では層150は、酸化物160の堆積後で
はなく、酸化物160の堆積前に第５図の段階にパターニ
ングされる。金属150をパターニングするために用いら
れるフォトレジストマスク（図示せず）がビア130内部
の金属を保護する。パターニング後、マスクは除去さ
れ、スピンオンガラス（SOG）160がTEOSから堆積する。
ガラス160はウエハを平坦化するために用いられる。 その後のステップは、他の回路素子及び特に表面側コ
ンタクトパッドを形成して、集積回路の製造を完了する
ために実行される。第７図の実施例では、これらのステ
ップは以下のものを含む。 1.誘電体層170（ドープされない二酸化シリコン並びに
またBPSG、１μｍ厚）の化学気相成長。層170は必要に
応じて回路を製造するためにパターニングされる。 2.誘電体170上への最終的な金属層180（例えばAl/Siか
らなる0.8−1.2μｍ層）の堆積。金属180は表面側コン
タクトパッドを形成するためにパターニングされる。第
７図の実施例では、１つのそのようなパッド180Cが背面
側パッド150Cの上側をなす。 3.層180上への保護誘電体190（ドープされない二酸化シ
リコン並びにまたBPSG、１μｍ厚）の堆積。 4.金属180において下側をなすコンタクトパッドを露出
するための誘電体190のマスクエッチング。 その後ウエハ104背面が、常圧プラズマエッチングに
よりエッチングされる。常圧プラズマエッチングはO.Si
niaguine,「Plasma Jet Etching at Atmospheric Press
ure for Semiconductor Production」,1996 1st Intern
ational Symposium on Plasma Process−Induced Damag
e,May 13−14,1996,California,U.S.A.,pages 151−153
に記載されており、ここで参照して本明細書の一部とし
ている。適当なエッチング剤は、IPEC/Precision,Inc.o
f Bethel,Connecticutから購入できるPaceJet II（登録
商標）であり、以下の付録に記載される。また参照して
本明細書の一部としている「PACEJET II−The Revoluti
onary,Enabling Technology for Material Removal」
（IPEC/Precision,1996）も参照されたい。別の適当な
エッチング剤は、「Plasma Jet Etching.Technology an
d Equipment.Silicon Wafer Thinning ＆ Isotropical
Etching at Atmospheric Pressure」（Az Corporation,
Geneva,Switzerland,SEMICON/EUROPA'95）,April 1995
に記載されるタイプPLASM−AZ−05のプラズマエッチン
グ剤である。また参照して本明細書の一部としているPC
T出願、1996年６月18日公告のWO96/21943、1992年６月2
3日公告のWO92/12610、1992年６月23日公告のWO92/1227
3も参照されたい。プラズマは、常圧に保持されたフッ
素含有プラズマである。エッチングパラメータは以下の
ようになる。常圧で周囲温度においてAr（1slm）＋CF4
（3slm）プラズマである（「Slm」は標準l/minを表
す）。DC電力は12kWである。ウエハ温度は約300℃であ
る。シリコンエッチング速度は、８インチウエハの場合
約10μm/minである。こうしてウエハを１時間で720μｍ
厚から120μｍ厚までエッチングすることができる。別
法では、１時間当たり1.6ウエハを、720μｍから360μ
ｍまでエッチングすることができる。そのエッチングは
以下に記載される第16図に示される。 このエッチングにより、BPSG140はシリコンよの約10
分の１の速度でエッチングされる。 このエッチングにより、層150のアルミニウム、金或
いはニッケルはエッチングされない。 その結果形成される構造体が第8A図に示される。背面
側エッチング中に二酸化シリコン140が露出するとき、
そのエッチングにより、二酸化シリコン140はシリコン1
10の約８分の１〜10分の１の速度でエッチングされる。
それゆえ、二酸化シリコンが背面側コンタクトパッド15
0Cからエッチング除去されるとき、金属150周囲の二酸
化シリコンの底面部分140A及び140Bは、シリコン110よ
りさらに下方に突出する。この突出部分140A及び140Bに
より、シリコン基板110が金属150から絶縁されるように
なる。酸化物140が１μｍ厚であるいくつかの実施例で
は、10μｍのシリコンが、１μｍの酸化物140が背面側
コンタクトパッド150Cからエッチング除去される間にエ
ッチングされる。こうして突出する酸化物部分140A及び
140Bの縦方向寸法Ｖは８−10μｍ（いくつかの実施例で
は少なくとも９μｍ）であり、いくつかの実施例におい
て、背面側コンタクトパッド150Cをシリコン基板から十
分に絶縁する。 いくつかの実施例では酸化物140はさらに厚く、コン
タクトパッド150C露出後に残される突出部分140A及び14
0Bの縦方向寸法Ｖはより大きくなる。 いくつかの実施例では、プラズマ処理を継続して、ウ
エハ背面側上に誘電体層192（第8B図）を成長させる。
詳細には、そのエッチングが完了するとき、フッ素含有
ガス（例えばCF4）は、プラズマ反応器において止めら
れる。酸素（或いは水蒸気）、または窒素、または酸素
及び窒素の両方（例えば空気）が、そのプラズマを供給
される。酸素並びにまた窒素はシリコン110と反応し、
酸化シリコン（SiO或いはSiO2）、窒化シリコンSiN
x（例えばSi3N4）並びにまた酸窒化物SiOxNyを形成す
る。 いくつかの実施例では、誘電体192は0.01−0.02μｍ
厚であり、5V未満の供給電圧で駆動されるパッケージ後
の縦型集積回路において信頼性の高い電気的絶縁性をも
たらす。 第8B図のいくつかの実施例では、絶縁体192が300−50
0℃のウエハ温度で成長する。酸素並びにまた窒素の濃
度は20−80％である。窒素を用いずに酸素を用いるいく
つかの実施例では、0.02μｍ厚の酸化シリコンを成長さ
せるための処理時間は約10分である。層192の厚さは、
ウエハ温度を高く、酸素並びにまた窒素濃度を高く或い
は処理時間を長くすることにより厚くすることができ
る。 層192を有する実施例では、金属150は、層192製造中
にその下側表面上に非導電性層を形成しないように選択
される。こうしていくつかの実施例では金属層150は、
層192を形成するために用いられる化学種（酸素或いは
窒素）と反応しない金、プラチナ或いは他の金属であ
る。別の実施例では、金属150はチタン或いは他の金属
であり、誘電体192が成長するとき、その金属が導電性
層（例えばTiN）を形成する。さらに別の実施例では、
金属150は、積層体の下側層がその表面上に非導電性材
料を形成しないような金属層の積層体である。例えばい
くつかの実施例では、下側層は金、プラチナ或いはチタ
ンであり、上側層はアルミニウムである。 集積回路素子の製造ステップは、任意の適切な方法に
おいて第１図−第７図、第8A図、第8B図の背面側コンタ
クトパッド製造ステップと混在させることができる。 その後ウエハ104はダイにダイシングされる。第９図
−第10図は３つのダイ200.1、200.2、200.3の縦方向相
互接続部を示しており、それらは第１図−第７図、第8A
図並びに第8B図も含む場合があるウエハ処理から得られ
る（層192は第９図−第10図には示されないが、いくつ
かの実施例では存在する）。異なるダイ200は異なる集
積回路を含む場合もあり、異なるウエハ104から得られ
る場合もある。第９図−第10図の参照番号における添字
「.i」（ｉ＝１、２、３）は、ダイ200.iにおける第１
図−第７図、第8A図、第8B図の同一番号への対応を示
す。例えば、150C.3はダイ200.3における背面側コンタ
クトパッドを示す。 ウエハがダイシングされた後、はんだボール210.i
（第９図）が金属180.iの各表面側コンタクトパッド上
に自動装置により配置される。はんだ210は、金属150或
いはダイ内に存在する可能性がある任意の他の金属より
低い融点を有する。いくつかの実施例では、はんだ200.
iはすず、鉛或いはその合金からなる。いくつかの実施
例では、はんだの融点は120−180℃である。 いくつかの実施例では、はんだの代わりに導電性エポ
キシ或いは導電性ポリマが用いられる。 下側をなすダイに接続される各背面側コンタクトパッ
ド150Cが、下側をなすダイのそれぞれのはんだボール21
0上に配置されるようにダイが配列される。例えばコン
タクトパッド150C.3は、はんだボール210.2上に配置さ
れる。いくつかの実施例では、他のダイ（図示せず）
が、ダイ200.3の上側及びダイ200.1の下側をなす。ダイ
は互いに押圧され、加熱される。加熱温度ははんだ210
を溶融或いは軟化するのに十分な温度である。いくつか
の実施例では、加熱温度は120〜180℃である。圧力は、
金属180の表面側パッドと下側をなす背面側パッド150C
との間の良好な電気的なコンタクトを形成するのに十分
な圧力である。いくつかの実施例では、ウエハを互いに
押圧するために加えられる力は100−200gである。 はんだ210及び金属180の表面側コンタクトパッドを露
出する誘電体190開口部の寸法は、溶解したはんだが背
面側コンタクトパッド150Cの横方向端部に達しないよう
に選択される。例えば、溶融したはんだ210.2は、コン
タクトパッド150C.3の端部150C.E.3には達しない。対応
する背面側コンタクトパッド150Cに接触する溶融したは
んだは、はんだとパッドとの間の境界面において作用す
る表面張力により背面側コンタクトパッドの中央部に保
持される。その結果はんだ210は、上側をなすウエハの
シリコン110に接触しない。突出部分140A及び140B（第8
A図）は、露出した金属150とシリコン110との間の距離
を増加させる。はんだは金属には付着するが、酸化物14
0には付着しないため、突出部分140A及び140Bにより、
はんだ210がシリコン110に接触するのを防ぐことができ
る。誘電体192（第8B図）を用いる実施例では、誘電体1
92により、シリコン110がはんだと接触するのをさらに
防ぐことができる。 その後その構造体は冷却される。ダイは縦型集積回路
において互いに接続されたままである。 その構造体を強化するために、構造体は真空チャンバ
内に配置され、誘電体接着剤220が、当分野における既
知の方法によりダイ200間に導入される。接着剤は、は
んだ210により形成されるコンタクト間の空間を充填す
る。 第10図は、はんだ210上に固定された背面側コンタク
トパッド150Cを有する構造体を示す。いくつかの実施例
では、表面側コンタクトパッドを露出する誘電体190の
各開口部の幅W10は50−100μｍである。いくつかの実施
例では各開口部は円であり、その開口部幅は開口部直径
である。他の実施例では開口部は正方形であり、その幅
はその１辺の長さである。各背面側コンタクトパッド15
0Cの幅W11は30−50μｍである。その幅は、誘電体190の
開口部の場合に上記したように、直径或いは１辺の長さ
である。隣接するダイのシリコン基板110の下側表面間
距離D10は50μｍ未満である。各ビア130のアスペクト比
はいくつかの実施例では2:1より小さく、ある実施例で
は約1:1である。アスペクト比が低いため低留りが改善
される。誘電体190の開口部及びコンタクトパッド150C
の幅をより大きくすることにより、すなわちはんだ接続
部の面積を大きくすることにより、局部的な加熱が生じ
る際の熱放散を改善する。 その後マルチダイ構造体は、当技術分野における既知
の方法を用いて、プラスチック或いはセラミックパッケ
ージ、または他のパッケージ内に封入される。 第11図−第13図では、ビア130を充填する材料160は二
酸化シリコンではなく金属である。第11図では、ウエハ
は第１図−第５図に示されるように処理される。金属ボ
ール160は、当技術分野における既知の方法を用いて各
ビア130内に自動装置により配置される。別法では、金
属160は電着により堆積する。電着処理前に、ウエハ表
面側は誘電体マスク（図示せず）によりマスクされる。
いくつかの実施例では、マスクはフォトレジストからな
る。開口部は各ビア130領域のマスク内に形成される。
その後電着が実行され、開口部を介してビア内に金属16
0を堆積させる。その後マスクは除去される。他の実施
例にでは、金属160を堆積させるために他の方法が用い
られる。 金属160は、ダイ間を接触させるために用いられるは
んだ210（第９図）より高い融点を有する。しかしなが
ら、金属160は層150より低い融点を有する。適当な金属
は、すず（融点232℃）、亜鉛（融点420℃）並びにその
合金を含む。相互接続部としてアルミニウムを用いるい
くつかの実施例では、金属160融点は600℃以下である
（アルミニウム融点は660℃である）。 いくつかの実施例では、各ビア130内の金属160の体積
はビアの容積より小さくし、金属160が溶融するとき、
そのビアから溢れ出さないようにする。 ウエハは、層150を溶融することなく金属160（第12
図）を溶融するように加熱される。第12図では、金属充
填物160の上側表面は、ビア外側の金属150の上側表面と
同一平面になるか、或いはそれより低くなる。いくつか
の実施例では、金属160はビアから溢れ出し、ビア外側
のウエハの上側表面上に広がる。 その後第13図に示されるように、任意の他の回路素子
をビア表面上に形成することができる。詳細にはいくつ
かの実施例では、金属層150がパターニングされ、第６
図の実施例の場合に上記したような導電線を形成する。
金属150がエッチングされるとき、ビア130から溢れ出た
上側をなす金属160が同時にエッチングされる。 誘電体170（例えばBPSG）、表面側コンタクトパッド
を実現する最終的な金属180（例えばAl/Si）並びに誘電
体190（例えばBPSG、第13図参照）が堆積し、第７図の
実施例と同様にフォトリソグラフィを用いてパターニン
グされる。いくつかの実施例では、金属180は、真空ス
パッタリング或いは熱蒸着によるアルミニウム堆積物で
ある。堆積中のウエハ温度は250−300℃以下である。ウ
エハ温度は金属160の融点以下である。 第8A図に関連して上記したように、ウエハは薄型化さ
れる。いくつかの実施例では、第8B図に関連して上記し
たように、誘電体192が堆積する。他の実施例では誘電
体192は省略される。その後の製造は第９図及び第10図
に示したように行われる。はんだ210の溶融或いは軟化
を含む第8A図、第8B図、第９図、第10図の全ての処理ス
テップは、金属160の融点より低い温度で実行される。 金属160は集積回路の機械的強度を増加させる。また
金属160は、局部加熱が生じる際の熱放散を改善する。 第14図では、充填物160が省略される。第５図の構造
体の製造後、誘電体190（いくつかの実施例ではBPSG）
が導電性層150上に堆積する。誘電体190はマスクエッチ
ングによりビア130内から除去される。またエッチング
により、領域150Fのように、金属150の選択された領域
から誘電体190が除去され、ビア130から離隔して表面側
コンタクトパッドを形成する。 ウエハはダイにダイシングされる。ビア130の深さよ
り大きな直径のはんだボール210がビア内に配置され
る。またはんだは、上側をなすダイの背面側コンタクト
パッド150Cに接続される表面側コンタクトパッド150F上
にも配置される。はんだが溶融或いは軟化するとき、そ
のはんだの上側表面が、コンタクト150F上のはんだ部分
（図示せず）の上側表面と概ね同じ高さになるように、
ビア130内のはんだ210は十分に厚くされる。第９図−第
10図に記載したように、ダイ200は整列され、互いに押
圧され、加熱される。はんだが溶融或いは軟化し、隣接
するダイとの間のコンタクトを形成する。 いくつかの実施例では、上側ダイを除く各ダイの層19
0は、シリコン基板110或いは（存在する場合には）隣接
する上側をなすダイの誘電体192と接触する。層190とシ
リコン110或いは誘電体192との間の摩擦力がせん断力に
対する十分な耐性をもたらすため、いくつかの実施例で
は接着剤は省略される。 いくつかの実施例では、上側の各ビア130の幅W14は90
−150μｍである。各背面側コンタクトパッド150Cの幅W
11は30−50μｍである。隣接するダイ上の同様の点間、
例えば隣接するダイの基板110の下側表面間距離D14は30
−50μｍである。 第15図では、表面側コンタクトパッドはビア130の上
側にはない。表面側コンタクトパッド150Fはビア130外
側に形成される。パッド150Fは、第14図に記載したよう
なAl/Si層150から、或いは他の金属層から形成される。
いくつかの実施例では充填物160は省略されるが、別の
実施例では存在する。はんだボール210はコンタクトパ
ッド150F上のBPSG190開口部に配置される。対応する表
面側コンタクトパッド150F上に背面側コンタクトパッド
150Cが配置されるように、ダイが配列される。第９図、
第10図並びに第14図に関連して上記したように、ダイは
加熱され、互いに押圧される。 はんだ210はコンタクトパッド間のコンタクトを形成
する。第９図及び第10図に関連して上記したように、接
着剤（図示せず）がダイ間の空間に導入される。第15図
のいくつかの実施例では、誘電体192（第8B図）が存在
するが、他の実施例では存在しない。 いくつかの実施例では、誘電体190の上側表面から背
面側コンタクトパッド150Cの下側表面までで計測したダ
イ厚T15は25μｍである。他の実施例では他の厚さが用
いられる。 第16図は、コンタクトパッド150C及び（選択的に）誘
電体192の堆積物を露出するエッチングを含む背面側プ
ラズマ処理を示す。その処理は、IPEC/Precision,Incか
ら購入できるエッチング剤PaceJet IIにおいて或いは第
8A図に関連して上記したような他のエッチング剤におい
て常圧で実行される。エッチング及び堆積中に、ウエハ
104は非接触ウエハホルダ1610に保持される。ウエハ表
面側はホルダ1610の方に向けられる。ホルダ1610は、ウ
エハと物理的に接触することなく上側からウエハを保持
する。参照して本明細書の一部としている1980年５月８
日に公告された発明者A.F.Andreev及びR.A.LuusのUSSR
発明者証第732198号も参照されたい。ウエハホルダ1610
とウエハ104との間の円形ガス流（渦流）1614により、
ウエハはホルダに近接して保持されるが、ウエハはホル
ダに接触することはない。それゆえウエハ表面側上の回
路1618が、ホルダと物理的に接触するのを防ぐために、
またはエッチングされるのを、或いは逆にプラズマジェ
ット1624により損傷を受けるのを防ぐために保護層を設
ける必要はない。発生器により発生したプラズマジェッ
ト1624がウエハ背面側104Bを走査するように、プラズマ
ジェット発生器1620は水平方向に移動する。 第17図−第18図は、ウエハを薄型化するために適した
別の常圧プロセスを示す。第17図は、第17A図−第17D図
からなる。第17A図は、薄型化処理直前のウエハ104を示
す。回路1618はウエハ表面側上に製造されている。いく
つかの実施例では、ウエハ厚さは600−720μｍである。
シリコンが既知の方法（例えば機械研削）によりウエハ
背面から除去され、ウエハ厚が150−350μｍに減少す
る。その結果形成されるウエハが第17B図に示される。
ウエハはチップ200にダイシングされる（第17C図）。各
チップの厚さは150−350μｍである。チップは、当技術
分野における既知の方法により検査され、選別される。
チップは常圧のフッ素含有プラズマによりさらに薄型化
され、（選択的に）誘電体192が、第18図において示さ
れるようにエッチング直後に背面側に堆積する。第18図
のエッチング剤及び処理は第16図のものと同様である
が、第18図では非接触チップホルダ1610が、ウエハでは
なく個々のチップ（第18図では３チップ）を保持する。
各チップはホルダ1610の個々のセグメント内に配置さ
れ、第16図と同様のガス流1614により適所に保持され
る。ビア底面における誘電体140が除去され、（選択的
に）誘電体192が堆積するまで、プラズマジェット1624
が背面側から全てのチップを走査する。回路1618用の保
護層は必要ない。 チップの常圧背面側エッチングにより、チップの厚さ
は50μｍ未満に減少する（第17D図）。 チップ200は、第10図、第14図、第15図に関連して上
記したように積層してパッケージ化されることができ
る。 第17図の二段階処理（例えばと機械研削、その後プラ
ズマ処理）は、いくつかの実施例では製造コストを低減
する。実際には製造歩留りに依存するが、未使用領域と
共に「不良」ダイにより占有されるウエハの面積は相当
量、例えばウエハの50％になる場合もある。ウエハが、
薄型化が第17図の処理のように完了する以前にダイシン
グされ、さらに「良好な」ダイのみが薄型化され、（選
択的に）誘電体192を設けられる場合には、ウエハ全体
を薄型化し、かつウエハ全体に誘電体192を堆積するの
に比べて薄型化及び堆積における時間及び原料が低減さ
れる。さらに50μｍまで薄型化された６−８インチウエ
ハは、同じ厚さを有しているが、より小さな横方向寸法
（いくつかの実施例では１インチ未満）を有するダイよ
り壊れやすい。このことが、第17図の実施例において製
造コストが低減されるのとは別の本発明の利点である。 いくつかの実施例では、第16図、第17図並びに第18図
の処理を用いて、縦型集積回路には用いられないウエハ
或いはダイを薄型化する。いくつかの実施例では、背面
側エッチングにより、導電性コンタクトが露出する場合
も露出しない場合もある。第16図−第18図の処理は、各
ダイ或いはウエハの表面側内に或いはその上側に、１つ
或いはそれ以上の回路素子を製造する工程に後続する。
それゆえ回路素子の製造が、ウエハが最終的な厚さより
厚いとき実行されるため、機械的に強固になる。 上記実施例は例示であり、本発明を制限するものでは
ない。詳細には、本発明は、縦型集積回路のダイの数
（ダイの数は、２以上の任意の数にすることができる）
により、或いは任意の特定の厚さ、開口部幅或いは他の
寸法により制限されない。また本発明は任意の特定の材
料により制限されるものではない。いくつかの実施例で
は、シリコン以外のウエハが用いられる。 付録 材料除去のためのPaceJet II技術 IPEC/Precisionから市販されるPaceJet IIは、背面薄膜
除去及びウエハ薄型化のための方法を提供する。PaceJe
t IIは、処理ステップを削除することによりウエハ或い
はデバイスの製造コストを低減する非接触材料除去シス
テムである。またPaceJet IIにより、背面側研削装置の
制限を超えるレベルまでウエハを薄型化することができ
る。 PaceJet IIは、IPEC's Plasma Assisted Chemical Et
chingの常圧変形例、すなわちPACE,Technologyを用い
る。この方法は、ウエハ基板或いは表面側デバイスを損
傷することなく高いエッチング速度を達成する。 PaceJet IIはPACE Technologyを非接触ウエハ保持技
術と組み合わせて、従来の研削及びウエット化学エッチ
ングに関して著しい利点を提供する。 特徴及び利点 応用例 性能 Si除去深さ及びウエハサイズに依存しない追加の材料除
去非一様性：＜0.5μｍ カセット−カセット間、全自動化動作。 システムフットプリント：約84cm（Ｗ）×156cm（Ｄ）
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 昭62−219954（ＪＰ，Ａ)
特開 昭60−7149（ＪＰ，Ａ)
特開 平４−25122（ＪＰ，Ａ)
特開 平６−120419（ＪＰ，Ａ)
特表 平８−502146（ＪＰ，Ａ)
国際公開94／025981（ＷＯ，Ａ１)
国際公開92／003848（ＷＯ，Ａ１)
Ｏｌｅｇ Ｓｉｎｉａｇｕｉｎｅ，Ｐ
ｌａｓｍａ Ｊｅｔ Ｅｔｃｈｉｎｇ
ａｔ Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅ
ｓｓｕｒｅ ｆｏｒ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ Ｐｒｏｄｕｃｔｉｏｎ,
1996 １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎ
ａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｌ
ａｓｍａ Ｐｒｏｃｅｓｓ−Ｉｎｄｕｃ
ｅｄ Ｄａｍａｇｅ，米国，1996年 ５
月14日，ｐｐ．151−153
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/28 - 21/288
H01L 21/3205 - 21/3213
H01L 25/065
H01L 27/00
H01L 21/302
Claims (31)
- 【請求項１】集積回路を製造するための方法であって、 第１の側に１つ或いはそれ以上の開口部を有する本体を
設ける過程と、 前記１つ或いはそれ以上の各開口部内に第１の誘電体及
び導体を形成する過程であって、前記各開口部内の前記
導体が、前記第１の誘電体により前記本体から隔離され
る、該過程と、 前記本体の第２の側から材料を除去し、前記第１の誘電
体を露出させ、それと同時に前記本体及び前記第１の誘
電体の材料を除去し、前記各開口部の前記導体を露出さ
せる過程とを有し、前記本体及び前記第１の誘電体の材
料を除去する過程が、前記第１の誘電体の除去速度が前
記本体の材料の除去速度より遅く、前記第１の誘電体を
前記本体から突出させる処理からなることを特徴とする
方法。 - 【請求項２】前記各開口部の前記導体が露出した後、前
記処理を継続して、前記本体の前記材料を除去すると同
時に、前記本体の前記材料より遅い速度で前記第１の誘
電体を除去し、前記導体を前記第１の誘電体から突出さ
せることを特徴とする請求項１に記載の方法。 - 【請求項３】前記処理において、前記第１の誘電体の前
記除去速度が、前記本体の前記材料の前記除去速度の約
10分の１であることを特徴とする請求項１若しくは２に
記載の方法。 - 【請求項４】前記処理によって、前記第１の誘電体が前
記本体から少なくとも８μｍ突出することを特徴とする
請求項１乃至３の何れか一項に記載の方法。 - 【請求項５】前記第１の誘電体によって形成された各突
出部分全体にわたって、前記第１の誘電体が、前記導体
の周囲を外囲し、かつ前記本体から離れるにつれて、隣
接する導体の周囲で次第に薄くなる形状となることを特
徴とする請求項１乃至４の何れか一項に記載の方法。 - 【請求項６】前記第２の側から除去された前記本体の材
料が、半導体材料からなることを特徴とする請求項１乃
至５の何れか一項に記載の方法。 - 【請求項７】前記本体及び前記第１の誘電体の材料の除
去に後続して、前記第２の側上に露出した前記導体の上
を除いて、前記本体の前記第２の側上に第２の誘電体を
形成する過程を有することを特徴とする請求項１乃至６
の何れか一項に記載の方法。 - 【請求項８】前記第２の側から材料を除去する過程が、
前記本体が非接触ホルダ内に保持され、概ね常圧で前記
本体の前記第２の側をプラズマエッチングする過程から
なることを特徴とする請求項１乃至７の何れか一項に記
載の方法。 - 【請求項９】前記第２の側から前記材料の除去が完了す
る前に、前記本体をダイシングする過程をさらに有し、 前記第２の側から材料を除去する過程が、個々のダイか
ら材料を除去する過程からなることを特徴とする請求項
１乃至８の何れか一項に記載の方法。 - 【請求項１０】個々のダイから材料を除去する過程に先
行して、前記本体の前記ダイを検査する過程を有し、個
々のダイから前記材料を除去する過程が、前記検査に合
格したダイ上でのみ実行されることを特徴とする請求項
９に記載の方法。 - 【請求項１１】前記第２の側からの前記材料の除去後
に、別の集積回路のコンタクトパッドと接触する少なく
とも１つの露出した導体を用いて、前記本体の少なくと
も１つの集積回路を１つ或いはそれ以上の他の集積回路
に接続し、縦型集積回路を形成する過程をさらに有する
ことを特徴とする請求項１乃至10の何れか一項に記載の
方法。 - 【請求項１２】材料の前記除去過程において除去される
全ての前記第１の誘電体が、前記本体の材料の除去と同
時に、しかしながら前記本体の前記材料より遅い速度で
除去されることを特徴とする請求項１乃至11のいずれか
一項に記載の方法。 - 【請求項１３】材料の前記除去過程において除去される
全ての前記第１の誘電体が、前記本体の半導体材料の除
去と同時に、しかしながら前記本体の前記半導体材料よ
り遅い除去速度で除去されることを特徴とする請求項１
乃至12のいずれか一項に記載の方法。 - 【請求項１４】前記半導体材料がシリコンであることを
特徴とする請求項13に記載の方法。 - 【請求項１５】前記第２の側に露出した少なくとも１つ
の導体を、はんだを用いて別の導体に取着する過程をさ
らに有し、前記第１の誘電体が前記露出した導体周囲に
おいて前記第２の側から突出し、前記はんだと前記本体
との間の電気的絶縁性を改善することを特徴とする請求
項１乃至14のいずれか一項に記載の方法。 - 【請求項１６】材料を除去する前記処理が、少なくとも
前記導体が前記各開口部において露出するまで、前記第
２の側において露出した前記材料の全てを除去する、マ
スクを用いないエッチングであることを特徴とする請求
項１乃至15のいずれか一項に記載の方法。 - 【請求項１７】集積回路を製造するための方法であっ
て、 第１の側に１つ或いはそれ以上の開口部を有する本体を
設ける過程と、 前記各開口部の導体が第１の誘電体により前記本体から
隔離されるように、前記１つ或いはそれ以上の各開口部
内に前記第１の誘電体及び前記導体を形成する過程と、 前記本体の第２の側から材料を除去し、各開口部の前記
導体を露出する過程と、 １つ或いはそれ以上の露出した導体上に誘電体層を形成
しない処理により、前記本体の前記第２の側上に誘電体
層を形成する過程とを有し、 前記本体の前記第２の側上に前記誘電体層を形成する過
程が、前記第２の側を、前記本体の前記材料と反応する
化学種を含むプラズマに暴露し、前記１つ或いはそれ以
上の露出した導体上に誘電体を形成することなく前記誘
電体層を形成する過程からなることを特徴とする方法。 - 【請求項１８】ダイまたはウエハを備えた集積回路であ
って、 第１の側と第２の側との間を貫通する１つ或いはそれ以
上の通孔が設けられた半導体基板であって、前記通孔の
少なくとも１つが、前記半導体基板の前記第２の側から
前記第１の側に向かって次第に大きくなる形状を有す
る、該半導体基板と、 前記半導体基板の前記第１の側の上に少なくともその一
部が形成されているトランジスタと、 前記各通孔に設けられた誘電体であって、前記基板の前
記第２の側において前記各通孔から突出する、該誘電体
と、 １つ或いはそれ以上の通孔に形成された１つ或いはそれ
以上の導電性コンタクトであって、前記半導体基板の第
２の側において前記通孔から突出する、該１つ或いはそ
れ以上の導電性コンタクトとを有し、 前記導電性コンタクトは、各前記通孔内で前記誘電体に
よって前記半導体材料から分離されていることを特徴と
する集積回路。 - 【請求項１９】各コンタクト周囲の前記誘電体が、前記
第２の側に垂直な方向において少なくとも８μｍだけ前
記第２の側の前記半導体材料から突出することを特徴と
する請求項18に記載の集積回路。 - 【請求項２０】前記コンタクトを除いて、前記回路の前
記第２の側を被覆する誘電体をさらに備えることを特徴
とする請求項18に記載の集積回路。 - 【請求項２１】前記コンタクトの少なくとも１つが別の
集積回路上の導電性コンタクトと接触するように１つ或
いはそれ以上の他の集積回路と結合して、前記結合によ
り縦型集積回路が形成されることを特徴とする請求項18
に記載の集積回路。 - 【請求項２２】前記半導体基板上に少なくともその一部
が形成されている第１の回路素子を更に有することを特
徴とする請求項18に記載の集積回路。 - 【請求項２３】前記第１の回路素子が、トランジスタ、
コンデンサ、及び抵抗の何れかであることを特徴とする
請求項22に記載の集積回路。 - 【請求項２４】ダイまたはウエハを備えた集積回路であ
って、 第１の側と第２の側との間を貫通する通孔が設けられた
半導体基板であって、前記通孔が、前記半導体基板の前
記第２の側から前記第１の側に向かって次第に大きくな
る形状を有する、該半導体基板と、 前記通孔に形成された誘電体であって、前記基板の前記
第２の側において前記通孔から突出する、該誘電体と、 前記通孔に形成され、かつ前記通孔内で前記誘電体によ
って前記半導体材料から分離された、一様な組成物から
なる導体の層であって、前記半導体基板の第２の側にお
いて前記通孔から前記誘電体より離れた位置まで突出す
るが、前記第２の側の前記通孔以外の領域の上には延在
しない、該導体の層とを有することを特徴とする集積回
路。 - 【請求項２５】前記導体の層が、前記半導体基板の前記
第１の側において前記通孔以外の領域の上にまで延在す
る請求項24に記載の集積回路。 - 【請求項２６】前記導体の層の前記第２の側の突出した
部分が、前記ダイまたはウエハの外部の回路に取り付け
るために利用されるコンタクトパッドを形成することを
特徴とする請求項24に記載の集積回路。 - 【請求項２７】前記導体の層が、前記第２の側において
前記ダイまたはウエハにおける誘電体の何れの部分より
離れた位置まで突出することを特徴とする請求項24に記
載の集積回路。 - 【請求項２８】前記半導体基板の前記第１の側の上に少
なくともその一部が形成されているトランジスタを更に
備えることを特徴とする請求項24に記載の集積回路。 - 【請求項２９】集積回路構造であって、 第１の面と第２の面とを有する半導体基板を有する本体
であって、前記半導体基板に前記第１の面と前記第２の
面との間を貫通する１つ或いはそれ以上の通孔が設けら
れ、かつ前記半導体基板の前記第１の面の内部若しくは
その上または内部と上に形成された１つ或いはそれ以上
の回路素子を有する、該本体と、 前記各通孔に形成され、前記半導体基板の第２の面にお
いて前記各通孔から突出する導体であって、各通孔にお
ける導体は前記回路素子の１つ或いはそれ以上と接続さ
れた、該導体と、 前記各通孔において前記導体を前記半導体基板から分離
し絶縁する誘電体であって、前記各通孔において前記誘
電体が、前記導体の周囲を取り囲む形態で前記本体の前
記第２の面からの突出部を形成する、該誘電体とを有
し、 前記誘電体によって形成された前記各突出部全体にわた
って、前記誘電体が、前記導体の周囲を外囲し、かつ前
記本体から離れるにつれて、隣接する導体の周囲で次第
に薄くなる形状であることを特徴とする集積回路構造。 - 【請求項３０】前記各通孔において、前記導体が、前記
本体の前記第２の面の側において前記誘電体から突出し
ていることを特徴とする請求項29に記載の集積回路構
造。 - 【請求項３１】前記各導体の突出した部分が、前記集積
回路構造を別の基板と組み合わせて用いる場合に、前記
別の基板に取り付けられるための部分を形成することを
特徴とする請求項29に記載の集積回路構造。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US3042596P | 1996-10-29 | 1996-10-29 | |
| US60/030,425 | 1996-10-29 | ||
| PCT/US1997/018979 WO1998019337A1 (en) | 1996-10-29 | 1997-10-27 | Integrated circuits and methods for their fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000510288A JP2000510288A (ja) | 2000-08-08 |
| JP3537447B2 true JP3537447B2 (ja) | 2004-06-14 |
Family
ID=21854150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52055698A Expired - Lifetime JP3537447B2 (ja) | 1996-10-29 | 1997-10-27 | 集積回路及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6184060B1 (ja) |
| EP (3) | EP2270845A3 (ja) |
| JP (1) | JP3537447B2 (ja) |
| KR (1) | KR100377033B1 (ja) |
| WO (1) | WO1998019337A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629230B2 (en) | 2007-08-09 | 2009-12-08 | Disco Corporation | Wafer processing method |
Families Citing this family (323)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3537447B2 (ja) * | 1996-10-29 | 2004-06-14 | トル‐シ・テクノロジーズ・インコーポレイテッド | 集積回路及びその製造方法 |
| US6882030B2 (en) | 1996-10-29 | 2005-04-19 | Tru-Si Technologies, Inc. | Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate |
| US6498074B2 (en) | 1996-10-29 | 2002-12-24 | Tru-Si Technologies, Inc. | Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners |
| US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
| US5767627A (en) | 1997-01-09 | 1998-06-16 | Trusi Technologies, Llc | Plasma generation and plasma processing of materials |
| US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
| US5915167A (en) * | 1997-04-04 | 1999-06-22 | Elm Technology Corporation | Three dimensional structure memory |
| US6542720B1 (en) | 1999-03-01 | 2003-04-01 | Micron Technology, Inc. | Microelectronic devices, methods of operating microelectronic devices, and methods of providing microelectronic devices |
| US6287976B1 (en) | 1999-05-19 | 2001-09-11 | Tru-Si Technologies, Inc. | Plasma processing methods and apparatus |
| US6294469B1 (en) * | 1999-05-21 | 2001-09-25 | Plasmasil, Llc | Silicon wafering process flow |
| KR100462980B1 (ko) | 1999-09-13 | 2004-12-23 | 비쉐이 메저먼츠 그룹, 인코포레이티드 | 반도체장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 |
| US6316287B1 (en) | 1999-09-13 | 2001-11-13 | Vishay Intertechnology, Inc. | Chip scale surface mount packages for semiconductor device and process of fabricating the same |
| US6271060B1 (en) | 1999-09-13 | 2001-08-07 | Vishay Intertechnology, Inc. | Process of fabricating a chip scale surface mount package for semiconductor device |
| US7211877B1 (en) | 1999-09-13 | 2007-05-01 | Vishay-Siliconix | Chip scale surface mount package for semiconductor device and process of fabricating the same |
| US6322903B1 (en) | 1999-12-06 | 2001-11-27 | Tru-Si Technologies, Inc. | Package of integrated circuits and vertical integration |
| US6774342B2 (en) * | 2000-01-25 | 2004-08-10 | Societa Italiana Vetro - Siv S.P.A. | Glazing with electrical terminal |
| US6710454B1 (en) | 2000-02-16 | 2004-03-23 | Micron Technology, Inc. | Adhesive layer for an electronic apparatus having multiple semiconductor devices |
| EP1148546A1 (de) * | 2000-04-19 | 2001-10-24 | Infineon Technologies AG | Verfahren zur Justierung von Strukturen auf einem Halbleiter-substrat |
| US6631935B1 (en) | 2000-08-04 | 2003-10-14 | Tru-Si Technologies, Inc. | Detection and handling of semiconductor wafer and wafer-like objects |
| US6423923B1 (en) | 2000-08-04 | 2002-07-23 | Tru-Si Technologies, Inc. | Monitoring and controlling separate plasma jets to achieve desired properties in a combined stream |
| US6720270B1 (en) * | 2000-09-13 | 2004-04-13 | Siliconware Precision Industries Co., Ltd. | Method for reducing size of semiconductor unit in packaging process |
| US6674161B1 (en) * | 2000-10-03 | 2004-01-06 | Rambus Inc. | Semiconductor stacked die devices |
| JP3735526B2 (ja) | 2000-10-04 | 2006-01-18 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6749764B1 (en) | 2000-11-14 | 2004-06-15 | Tru-Si Technologies, Inc. | Plasma processing comprising three rotational motions of an article being processed |
| JP2002299462A (ja) * | 2001-01-26 | 2002-10-11 | Nokia Mobile Phones Ltd | 半導体装置 |
| US6498381B2 (en) | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| US20020163072A1 (en) * | 2001-05-01 | 2002-11-07 | Subhash Gupta | Method for bonding wafers to produce stacked integrated circuits |
| JP3788268B2 (ja) * | 2001-05-14 | 2006-06-21 | ソニー株式会社 | 半導体装置の製造方法 |
| US6956268B2 (en) * | 2001-05-18 | 2005-10-18 | Reveo, Inc. | MEMS and method of manufacturing MEMS |
| US7045878B2 (en) * | 2001-05-18 | 2006-05-16 | Reveo, Inc. | Selectively bonded thin film layer and substrate layer for processing of useful devices |
| JP4468609B2 (ja) * | 2001-05-21 | 2010-05-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6878608B2 (en) * | 2001-05-31 | 2005-04-12 | International Business Machines Corporation | Method of manufacture of silicon based package |
| US7189595B2 (en) * | 2001-05-31 | 2007-03-13 | International Business Machines Corporation | Method of manufacture of silicon based package and devices manufactured thereby |
| JP2003022850A (ja) * | 2001-07-09 | 2003-01-24 | Tokyo Electron Ltd | フィードスルーの製造方法およびフィードスルー |
| US6615113B2 (en) | 2001-07-13 | 2003-09-02 | Tru-Si Technologies, Inc. | Articles holders with sensors detecting a type of article held by the holder |
| US6638004B2 (en) | 2001-07-13 | 2003-10-28 | Tru-Si Technologies, Inc. | Article holders and article positioning methods |
| US6935830B2 (en) * | 2001-07-13 | 2005-08-30 | Tru-Si Technologies, Inc. | Alignment of semiconductor wafers and other articles |
| US6875671B2 (en) * | 2001-09-12 | 2005-04-05 | Reveo, Inc. | Method of fabricating vertical integrated circuits |
| US7033910B2 (en) * | 2001-09-12 | 2006-04-25 | Reveo, Inc. | Method of fabricating multi layer MEMS and microfluidic devices |
| US7163826B2 (en) * | 2001-09-12 | 2007-01-16 | Reveo, Inc | Method of fabricating multi layer devices on buried oxide layer substrates |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| US6794272B2 (en) | 2001-10-26 | 2004-09-21 | Ifire Technologies, Inc. | Wafer thinning using magnetic mirror plasma |
| US6797537B2 (en) * | 2001-10-30 | 2004-09-28 | Irvine Sensors Corporation | Method of making stackable layers containing encapsulated integrated circuit chips with one or more overlaying interconnect layers |
| US6624048B1 (en) * | 2001-12-05 | 2003-09-23 | Lsi Logic Corporation | Die attach back grinding |
| US6599778B2 (en) * | 2001-12-19 | 2003-07-29 | International Business Machines Corporation | Chip and wafer integration process using vertical connections |
| US20030119308A1 (en) * | 2001-12-20 | 2003-06-26 | Geefay Frank S. | Sloped via contacts |
| US20060246621A1 (en) * | 2002-02-14 | 2006-11-02 | Intel Corporation | Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same |
| US6762076B2 (en) * | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| JP4110390B2 (ja) * | 2002-03-19 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| EP1391923B1 (en) * | 2002-03-19 | 2012-05-09 | Seiko Epson Corporation | Manufacturing method of semiconductor device |
| US6908845B2 (en) * | 2002-03-28 | 2005-06-21 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US7026223B2 (en) * | 2002-03-28 | 2006-04-11 | M/A-Com, Inc | Hermetic electric component package |
| US6848177B2 (en) | 2002-03-28 | 2005-02-01 | Intel Corporation | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| US20030183943A1 (en) * | 2002-03-28 | 2003-10-02 | Swan Johanna M. | Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme |
| TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| JP4285629B2 (ja) * | 2002-04-25 | 2009-06-24 | 富士通株式会社 | 集積回路を搭載するインターポーザ基板の作製方法 |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| JP4081666B2 (ja) | 2002-09-24 | 2008-04-30 | セイコーエプソン株式会社 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP3908146B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 半導体装置及び積層型半導体装置 |
| JP3908148B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置 |
| JP3908147B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置及びその製造方法 |
| TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| KR100464856B1 (ko) * | 2002-11-07 | 2005-01-05 | 삼성전자주식회사 | 표면 식각 방법 및 실리콘 기판 이면 식각 방법. |
| US7233413B2 (en) | 2002-11-22 | 2007-06-19 | E. I. Du Pont De Nemours And Company | Gamut description and visualization |
| JP3972813B2 (ja) * | 2002-12-24 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4213478B2 (ja) * | 2003-01-14 | 2009-01-21 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| TW200500290A (en) * | 2003-02-10 | 2005-01-01 | Reveo Inc | Micro-nozzle, nano-nozzle, manufacturing methods therefor, applications therefor |
| TWI239629B (en) | 2003-03-17 | 2005-09-11 | Seiko Epson Corp | Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus |
| US7067907B2 (en) * | 2003-03-27 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor package having angulated interconnect surfaces |
| JP2004297019A (ja) * | 2003-03-28 | 2004-10-21 | Seiko Epson Corp | 半導体装置、回路基板及び電子機器 |
| EP2704187B1 (en) | 2003-04-03 | 2015-08-19 | Imec | METHOD FOR PRODUCING ELECTRICAL THROUGH HOLE INTERCONNECTS AND corresponding DEVICE |
| US6897148B2 (en) * | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| US6759341B1 (en) | 2003-04-09 | 2004-07-06 | Tru-Si Technologies, Inc. | Wafering method comprising a plasma etch with a gas emitting wafer holder |
| JP4248928B2 (ja) | 2003-05-13 | 2009-04-02 | ローム株式会社 | 半導体チップの製造方法、半導体装置の製造方法、半導体チップ、および半導体装置 |
| DE10326508A1 (de) * | 2003-06-12 | 2005-01-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordnung |
| DE10326507A1 (de) * | 2003-06-12 | 2005-01-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines bruchfesten scheibenförmigen Gegenstands sowie zugehörige Halbleiterschaltungsanordung |
| JP3690407B2 (ja) | 2003-07-31 | 2005-08-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| US8084866B2 (en) | 2003-12-10 | 2011-12-27 | Micron Technology, Inc. | Microelectronic devices and methods for filling vias in microelectronic devices |
| EP1553625B1 (en) * | 2004-01-12 | 2014-05-07 | Infineon Technologies AG | Method for fabrication of a contact structure |
| DE102004009296B4 (de) * | 2004-02-26 | 2011-01-27 | Siemens Ag | Verfahren zum Herstellen einer Anordnung eines elektrischen Bauelements |
| JP3945493B2 (ja) * | 2004-04-16 | 2007-07-18 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
| US20050247894A1 (en) | 2004-05-05 | 2005-11-10 | Watkins Charles M | Systems and methods for forming apertures in microfeature workpieces |
| US7232754B2 (en) | 2004-06-29 | 2007-06-19 | Micron Technology, Inc. | Microelectronic devices and methods for forming interconnects in microelectronic devices |
| US7713574B2 (en) * | 2004-07-13 | 2010-05-11 | Dexcom, Inc. | Transcutaneous analyte sensor |
| US7351448B1 (en) * | 2004-07-27 | 2008-04-01 | The United States Of America As Represented By The Secretary Of The Navy | Anti-reflective coating on patterned metals or metallic surfaces |
| US7416984B2 (en) | 2004-08-09 | 2008-08-26 | Analog Devices, Inc. | Method of producing a MEMS device |
| US7521363B2 (en) | 2004-08-09 | 2009-04-21 | Analog Devices, Inc. | MEMS device with non-standard profile |
| US20060040111A1 (en) * | 2004-08-20 | 2006-02-23 | Dolechek Kert L | Process chamber and system for thinning a semiconductor workpiece |
| US7193295B2 (en) * | 2004-08-20 | 2007-03-20 | Semitool, Inc. | Process and apparatus for thinning a semiconductor workpiece |
| US7354649B2 (en) | 2004-08-20 | 2008-04-08 | Semitool, Inc. | Semiconductor workpiece |
| JP4365750B2 (ja) * | 2004-08-20 | 2009-11-18 | ローム株式会社 | 半導体チップの製造方法、および半導体装置の製造方法 |
| US20060046499A1 (en) * | 2004-08-20 | 2006-03-02 | Dolechek Kert L | Apparatus for use in thinning a semiconductor workpiece |
| US7288489B2 (en) * | 2004-08-20 | 2007-10-30 | Semitool, Inc. | Process for thinning a semiconductor workpiece |
| US7598167B2 (en) * | 2004-08-24 | 2009-10-06 | Micron Technology, Inc. | Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures |
| US7083425B2 (en) | 2004-08-27 | 2006-08-01 | Micron Technology, Inc. | Slanted vias for electrical circuits on circuit boards and other substrates |
| US7109068B2 (en) * | 2004-08-31 | 2006-09-19 | Micron Technology, Inc. | Through-substrate interconnect fabrication methods |
| US7491582B2 (en) * | 2004-08-31 | 2009-02-17 | Seiko Epson Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US7300857B2 (en) | 2004-09-02 | 2007-11-27 | Micron Technology, Inc. | Through-wafer interconnects for photoimager and memory wafers |
| US7279407B2 (en) * | 2004-09-02 | 2007-10-09 | Micron Technology, Inc. | Selective nickel plating of aluminum, copper, and tungsten structures |
| US7361581B2 (en) * | 2004-11-23 | 2008-04-22 | International Business Machines Corporation | High surface area aluminum bond pad for through-wafer connections to an electronic package |
| US7371676B2 (en) * | 2005-04-08 | 2008-05-13 | Micron Technology, Inc. | Method for fabricating semiconductor components with through wire interconnects |
| US7393770B2 (en) * | 2005-05-19 | 2008-07-01 | Micron Technology, Inc. | Backside method for fabricating semiconductor components with conductive interconnects |
| US7317256B2 (en) * | 2005-06-01 | 2008-01-08 | Intel Corporation | Electronic packaging including die with through silicon via |
| US7795134B2 (en) | 2005-06-28 | 2010-09-14 | Micron Technology, Inc. | Conductive interconnect structures and formation methods using supercritical fluids |
| US7429529B2 (en) * | 2005-08-05 | 2008-09-30 | Farnworth Warren M | Methods of forming through-wafer interconnects and structures resulting therefrom |
| US7488680B2 (en) * | 2005-08-30 | 2009-02-10 | International Business Machines Corporation | Conductive through via process for electronic device carriers |
| US7517798B2 (en) * | 2005-09-01 | 2009-04-14 | Micron Technology, Inc. | Methods for forming through-wafer interconnects and structures resulting therefrom |
| US7262134B2 (en) | 2005-09-01 | 2007-08-28 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7863187B2 (en) * | 2005-09-01 | 2011-01-04 | Micron Technology, Inc. | Microfeature workpieces and methods for forming interconnects in microfeature workpieces |
| US7622377B2 (en) * | 2005-09-01 | 2009-11-24 | Micron Technology, Inc. | Microfeature workpiece substrates having through-substrate vias, and associated methods of formation |
| US7786572B2 (en) * | 2005-09-13 | 2010-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | System in package (SIP) structure |
| US7633167B2 (en) * | 2005-09-29 | 2009-12-15 | Nec Electronics Corporation | Semiconductor device and method for manufacturing same |
| US7307348B2 (en) * | 2005-12-07 | 2007-12-11 | Micron Technology, Inc. | Semiconductor components having through wire interconnects (TWI) |
| TWI324800B (en) * | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
| TWI293499B (en) * | 2006-01-25 | 2008-02-11 | Advanced Semiconductor Eng | Three dimensional package and method of making the same |
| TW200737506A (en) * | 2006-03-07 | 2007-10-01 | Sanyo Electric Co | Semiconductor device and manufacturing method of the same |
| US7659612B2 (en) * | 2006-04-24 | 2010-02-09 | Micron Technology, Inc. | Semiconductor components having encapsulated through wire interconnects (TWI) |
| US7510928B2 (en) * | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
| TWI367557B (en) * | 2006-08-11 | 2012-07-01 | Sanyo Electric Co | Semiconductor device and manufaturing method thereof |
| US7629249B2 (en) | 2006-08-28 | 2009-12-08 | Micron Technology, Inc. | Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods |
| US7902643B2 (en) | 2006-08-31 | 2011-03-08 | Micron Technology, Inc. | Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods |
| JP5010247B2 (ja) * | 2006-11-20 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| US7528492B2 (en) * | 2007-05-24 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Test patterns for detecting misalignment of through-wafer vias |
| US8476735B2 (en) | 2007-05-29 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Programmable semiconductor interposer for electronic package and method of forming |
| US7939941B2 (en) | 2007-06-27 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of through via before contact processing |
| US7825517B2 (en) | 2007-07-16 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for packaging semiconductor dies having through-silicon vias |
| US7977798B2 (en) * | 2007-07-26 | 2011-07-12 | Infineon Technologies Ag | Integrated circuit having a semiconductor substrate with a barrier layer |
| US7932179B2 (en) * | 2007-07-27 | 2011-04-26 | Micron Technology, Inc. | Method for fabricating semiconductor device having backside redistribution layers |
| CN101802990B (zh) * | 2007-07-31 | 2013-03-13 | 数字光学欧洲有限公司 | 使用穿透硅通道的半导体封装方法 |
| KR100905784B1 (ko) * | 2007-08-16 | 2009-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지 |
| US7973413B2 (en) | 2007-08-24 | 2011-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via for semiconductor device |
| SG150410A1 (en) | 2007-08-31 | 2009-03-30 | Micron Technology Inc | Partitioned through-layer via and associated systems and methods |
| US8476769B2 (en) * | 2007-10-17 | 2013-07-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias and methods for forming the same |
| US8227902B2 (en) * | 2007-11-26 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structures for preventing cross-talk between through-silicon vias and integrated circuits |
| US7884015B2 (en) | 2007-12-06 | 2011-02-08 | Micron Technology, Inc. | Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods |
| US7588993B2 (en) | 2007-12-06 | 2009-09-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment for backside illumination sensor |
| US7843064B2 (en) | 2007-12-21 | 2010-11-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and process for the formation of TSVs |
| US8671476B2 (en) * | 2008-02-05 | 2014-03-18 | Standard Textile Co., Inc. | Woven contoured bed sheet with elastomeric yarns |
| US8853830B2 (en) * | 2008-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | System, structure, and method of manufacturing a semiconductor substrate stack |
| US8288872B2 (en) | 2008-08-05 | 2012-10-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via layout |
| US8399273B2 (en) | 2008-08-18 | 2013-03-19 | Tsmc Solid State Lighting Ltd. | Light-emitting diode with current-spreading region |
| US20100062693A1 (en) * | 2008-09-05 | 2010-03-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Two step method and apparatus for polishing metal and other films in semiconductor manufacturing |
| US8278152B2 (en) * | 2008-09-08 | 2012-10-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding process for CMOS image sensor |
| US8080862B2 (en) * | 2008-09-09 | 2011-12-20 | Qualcomm Incorporate | Systems and methods for enabling ESD protection on 3-D stacked devices |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
| US7928534B2 (en) | 2008-10-09 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bond pad connection to redistribution lines having tapered profiles |
| US20100089578A1 (en) * | 2008-10-10 | 2010-04-15 | Nguyen Philip D | Prevention of Water Intrusion Into Particulates |
| TWI468093B (zh) | 2008-10-31 | 2015-01-01 | Princo Corp | 多層基板之導孔結構及其製造方法 |
| CN101728355A (zh) * | 2008-11-03 | 2010-06-09 | 巨擘科技股份有限公司 | 多层基板的导孔结构及其制造方法 |
| US8624360B2 (en) | 2008-11-13 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cooling channels in 3DIC stacks |
| US8158456B2 (en) * | 2008-12-05 | 2012-04-17 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming stacked dies |
| US8168470B2 (en) | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound |
| US7989318B2 (en) | 2008-12-08 | 2011-08-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking semiconductor dies |
| US8513119B2 (en) * | 2008-12-10 | 2013-08-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming bump structure having tapered sidewalls for stacked dies |
| US8736050B2 (en) * | 2009-09-03 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side copper post joint structure for temporary bond in TSV application |
| US8264077B2 (en) * | 2008-12-29 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside metal of redistribution line with silicide layer on through-silicon via of semiconductor chips |
| US7910473B2 (en) * | 2008-12-31 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with air gap |
| US20100171197A1 (en) | 2009-01-05 | 2010-07-08 | Hung-Pin Chang | Isolation Structure for Stacked Dies |
| US8749027B2 (en) * | 2009-01-07 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Robust TSV structure |
| US8501587B2 (en) | 2009-01-13 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated chips and methods of fabrication thereof |
| US8399354B2 (en) | 2009-01-13 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with low-K dielectric liner |
| US8314483B2 (en) * | 2009-01-26 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | On-chip heat spreader |
| US8168529B2 (en) | 2009-01-26 | 2012-05-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming seal ring in an integrated circuit die |
| US8820728B2 (en) * | 2009-02-02 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier |
| US8704375B2 (en) * | 2009-02-04 | 2014-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier structures and methods for through substrate vias |
| US7932608B2 (en) * | 2009-02-24 | 2011-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via formed with a post passivation interconnect structure |
| US8531565B2 (en) | 2009-02-24 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Front side implanted guard ring structure for backside illuminated image sensor |
| US9142586B2 (en) | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
| US8643149B2 (en) * | 2009-03-03 | 2014-02-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stress barrier structures for semiconductor chips |
| US8487444B2 (en) * | 2009-03-06 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional system-in-package architecture |
| US8344513B2 (en) | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
| US8232140B2 (en) | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
| US8329578B2 (en) | 2009-03-27 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Via structure and via etching process of forming the same |
| US8552563B2 (en) | 2009-04-07 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional semiconductor architecture |
| US8691664B2 (en) * | 2009-04-20 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Backside process for a substrate |
| US8759949B2 (en) * | 2009-04-30 | 2014-06-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside structures having copper pillars |
| US8432038B2 (en) * | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
| US8158489B2 (en) * | 2009-06-26 | 2012-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Formation of TSV backside interconnects by modifying carrier wafers |
| US9305769B2 (en) | 2009-06-30 | 2016-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling method |
| US8871609B2 (en) * | 2009-06-30 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thin wafer handling structure and method |
| US8247906B2 (en) | 2009-07-06 | 2012-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Supplying power to integrated circuits using a grid matrix formed of through-silicon vias |
| US8264066B2 (en) | 2009-07-08 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Liner formation in 3DIC structures |
| US11134598B2 (en) | 2009-07-20 | 2021-09-28 | Set North America, Llc | 3D packaging with low-force thermocompression bonding of oxidizable materials |
| US8841766B2 (en) * | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
| US8859424B2 (en) * | 2009-08-14 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor wafer carrier and method of manufacturing |
| US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8252665B2 (en) * | 2009-09-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protection layer for adhesive material at wafer edge |
| US8791549B2 (en) | 2009-09-22 | 2014-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer backside interconnect structure connected to TSVs |
| CN102033877A (zh) * | 2009-09-27 | 2011-04-27 | 阿里巴巴集团控股有限公司 | 检索方法和装置 |
| US8647925B2 (en) * | 2009-10-01 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Surface modification for handling wafer thinning process |
| US8264067B2 (en) * | 2009-10-09 | 2012-09-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via (TSV) wire bond architecture |
| US7969013B2 (en) * | 2009-10-22 | 2011-06-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via with dummy structure and method for forming the same |
| US8659155B2 (en) * | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
| US8283745B2 (en) * | 2009-11-06 | 2012-10-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating backside-illuminated image sensor |
| US8405201B2 (en) * | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
| CN102082376B (zh) * | 2009-11-30 | 2013-02-13 | 欣兴电子股份有限公司 | 电连接器 |
| US10297550B2 (en) | 2010-02-05 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D IC architecture with interposer and interconnect structure for bonding dies |
| US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8252682B2 (en) * | 2010-02-12 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for thinning a wafer |
| US8390009B2 (en) | 2010-02-16 | 2013-03-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light-emitting diode (LED) package systems |
| US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
| US8222139B2 (en) | 2010-03-30 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Chemical mechanical polishing (CMP) processing of through-silicon via (TSV) and contact plug simultaneously |
| US8466059B2 (en) | 2010-03-30 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-layer interconnect structure for stacked dies |
| US8507940B2 (en) | 2010-04-05 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Heat dissipation by through silicon plugs |
| US8174124B2 (en) | 2010-04-08 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dummy pattern in wafer backside routing |
| US8455995B2 (en) | 2010-04-16 | 2013-06-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSVs with different sizes in interposers for bonding dies |
| US9293366B2 (en) | 2010-04-28 | 2016-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate vias with improved connections |
| US8519538B2 (en) | 2010-04-28 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laser etch via formation |
| US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8866301B2 (en) | 2010-05-18 | 2014-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers with interconnection structures |
| US9048233B2 (en) | 2010-05-26 | 2015-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package systems having interposers |
| US8471358B2 (en) | 2010-06-01 | 2013-06-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D inductor and transformer |
| US9059026B2 (en) | 2010-06-01 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3-D inductor and transformer |
| US9018758B2 (en) | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| US8362591B2 (en) | 2010-06-08 | 2013-01-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuits and methods of forming the same |
| US8411459B2 (en) | 2010-06-10 | 2013-04-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Interposer-on-glass package structures |
| US8500182B2 (en) | 2010-06-17 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Vacuum wafer carriers for strengthening thin wafers |
| US8896136B2 (en) | 2010-06-30 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Alignment mark and method of formation |
| US8319336B2 (en) | 2010-07-08 | 2012-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of etch microloading for through silicon vias |
| US8338939B2 (en) | 2010-07-12 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation processes using TSV-last approach |
| US8999179B2 (en) | 2010-07-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in a substrate |
| US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
| US8722540B2 (en) | 2010-07-22 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling defects in thin wafer handling |
| US8598695B2 (en) | 2010-07-23 | 2013-12-03 | Tessera, Inc. | Active chip on carrier or laminated chip having microelectronic element embedded therein |
| US9299594B2 (en) | 2010-07-27 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate bonding system and method of modifying the same |
| US8674510B2 (en) | 2010-07-29 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit structure having improved power and thermal management |
| US8846499B2 (en) | 2010-08-17 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite carrier structure |
| US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
| US8507358B2 (en) | 2010-08-27 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite wafer semiconductor |
| US8693163B2 (en) | 2010-09-01 | 2014-04-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cylindrical embedded capacitors |
| US8928159B2 (en) | 2010-09-02 | 2015-01-06 | Taiwan Semiconductor Manufacturing & Company, Ltd. | Alignment marks in substrate having through-substrate via (TSV) |
| US8502338B2 (en) | 2010-09-09 | 2013-08-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-substrate via waveguides |
| US8928127B2 (en) | 2010-09-24 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Noise decoupling structure with through-substrate vias |
| US8525343B2 (en) | 2010-09-28 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device with through-silicon via (TSV) and method of forming the same |
| US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
| US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
| US8836116B2 (en) | 2010-10-21 | 2014-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer level packaging of micro-electro-mechanical systems (MEMS) and complementary metal-oxide-semiconductor (CMOS) substrates |
| US8519409B2 (en) | 2010-11-15 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Light emitting diode components integrated with thermoelectric devices |
| US8567837B2 (en) | 2010-11-24 | 2013-10-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reconfigurable guide pin design for centering wafers having different sizes |
| US9153462B2 (en) | 2010-12-09 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spin chuck for thin wafer cleaning |
| US8773866B2 (en) | 2010-12-10 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Radio-frequency packaging with reduced RF loss |
| US8236584B1 (en) | 2011-02-11 | 2012-08-07 | Tsmc Solid State Lighting Ltd. | Method of forming a light emitting diode emitter substrate with highly reflective metal bonding |
| US9059262B2 (en) | 2011-02-24 | 2015-06-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including conductive structures through a substrate and methods of making the same |
| US8487410B2 (en) | 2011-04-13 | 2013-07-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon vias for semicondcutor substrate and method of manufacture |
| US8716128B2 (en) | 2011-04-14 | 2014-05-06 | Tsmc Solid State Lighting Ltd. | Methods of forming through silicon via openings |
| KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
| US8546235B2 (en) | 2011-05-05 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuits including metal-insulator-metal capacitors and methods of forming the same |
| US8674883B2 (en) | 2011-05-24 | 2014-03-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Antenna using through-silicon via |
| US8900994B2 (en) | 2011-06-09 | 2014-12-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for producing a protective structure |
| US8552485B2 (en) | 2011-06-15 | 2013-10-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure having metal-insulator-metal capacitor structure |
| US8587127B2 (en) | 2011-06-15 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structures and methods of forming the same |
| US8766409B2 (en) | 2011-06-24 | 2014-07-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for through-silicon via (TSV) with diffused isolation well |
| US8531035B2 (en) | 2011-07-01 | 2013-09-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interconnect barrier structure and method |
| US8872345B2 (en) | 2011-07-07 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming grounded through-silicon vias in a semiconductor substrate |
| US8604491B2 (en) | 2011-07-21 | 2013-12-10 | Tsmc Solid State Lighting Ltd. | Wafer level photonic device die structure and method of making the same |
| US8445296B2 (en) | 2011-07-22 | 2013-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for end point determination in reactive ion etching |
| US8809073B2 (en) | 2011-08-03 | 2014-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and methods for de-embedding through substrate vias |
| US9159907B2 (en) | 2011-08-04 | 2015-10-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hybrid film for protecting MTJ stacks of MRAM |
| US8748284B2 (en) | 2011-08-12 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of manufacturing decoupling MIM capacitor designs for interposers |
| US8525278B2 (en) | 2011-08-19 | 2013-09-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device having chip scale packaging |
| US8546886B2 (en) | 2011-08-24 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling the device performance by forming a stressed backside dielectric layer |
| US8604619B2 (en) | 2011-08-31 | 2013-12-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through silicon via keep out zone formation along different crystal orientations |
| US8803322B2 (en) | 2011-10-13 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through substrate via structures and methods of forming the same |
| US8836136B2 (en) | 2011-10-17 | 2014-09-16 | Invensas Corporation | Package-on-package assembly with wire bond vias |
| US9087838B2 (en) | 2011-10-25 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a high-K transformer with capacitive coupling |
| US8610247B2 (en) | 2011-12-30 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a transformer with magnetic features |
| US8659126B2 (en) | 2011-12-07 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit ground shielding structure |
| US8896089B2 (en) | 2011-11-09 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Interposers for semiconductor devices and methods of manufacture thereof |
| US10381254B2 (en) | 2011-11-29 | 2019-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer debonding and cleaning apparatus and method |
| US11264262B2 (en) | 2011-11-29 | 2022-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus |
| US9390949B2 (en) | 2011-11-29 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer debonding and cleaning apparatus and method of use |
| US8803316B2 (en) | 2011-12-06 | 2014-08-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV structures and methods for forming the same |
| US8546953B2 (en) | 2011-12-13 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Through silicon via (TSV) isolation structures for noise reduction in 3D integrated circuit |
| US8890293B2 (en) | 2011-12-16 | 2014-11-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Guard ring for through vias |
| US8580647B2 (en) | 2011-12-19 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductors with through VIAS |
| DE102012002129A1 (de) * | 2012-02-03 | 2013-08-08 | Hq-Dielectrics Gmbh | Verfahren und vorrichtung zum freilegen von in einem halbleiter-substrat ausgebildeten durchkontaktierungen |
| US8618631B2 (en) | 2012-02-14 | 2013-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | On-chip ferrite bead inductor |
| US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
| US9618712B2 (en) | 2012-02-23 | 2017-04-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate and method of making the same |
| US10180547B2 (en) | 2012-02-23 | 2019-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optical bench on substrate |
| US9293521B2 (en) | 2012-03-02 | 2016-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Concentric capacitor structure |
| US8860114B2 (en) | 2012-03-02 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for a fishbone differential capacitor |
| WO2013134054A1 (en) * | 2012-03-04 | 2013-09-12 | Set North America, Llc | 3d packaging with low-force thermocompression bonding of oxidizable materials |
| US9312432B2 (en) | 2012-03-13 | 2016-04-12 | Tsmc Solid State Lighting Ltd. | Growing an improved P-GaN layer of an LED through pressure ramping |
| US20130241057A1 (en) * | 2012-03-14 | 2013-09-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and Apparatus for Direct Connections to Through Vias |
| US9139420B2 (en) | 2012-04-18 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | MEMS device structure and methods of forming same |
| US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
| US9583365B2 (en) | 2012-05-25 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming interconnects for three dimensional integrated circuit |
| US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
| US10283854B2 (en) | 2012-10-08 | 2019-05-07 | Taoglas Group Holdings Limited | Low-cost ultra wideband LTE antenna |
| US20140145345A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Method of forming a semiconductor structure, and a semiconductor structure |
| US9484211B2 (en) | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
| US9490133B2 (en) | 2013-01-24 | 2016-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching apparatus |
| US9041152B2 (en) | 2013-03-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Inductor with magnetic material |
| US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
| US20150050792A1 (en) * | 2013-08-13 | 2015-02-19 | Globalfoundries Inc. | Extra narrow diffusion break for 3d finfet technologies |
| US20160204303A1 (en) * | 2013-08-21 | 2016-07-14 | Gtat Corporation | Using an active solder to couple a metallic article to a photovoltaic cell |
| US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
| US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
| US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
| US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
| JP6120176B2 (ja) * | 2014-05-08 | 2017-04-26 | パナソニックＩｐマネジメント株式会社 | 半導体製造方法および半導体製造装置 |
| US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
| US10438804B2 (en) | 2014-11-12 | 2019-10-08 | Ontos Equipment Systems | Simultaneous hydrophilization of photoresist and metal surface preparation: methods, systems, and products |
| US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
| US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
| US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
| US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
| US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
| US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
| US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
| US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
| US9755310B2 (en) | 2015-11-20 | 2017-09-05 | Taoglas Limited | Ten-frequency band antenna |
| US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
| US9748106B2 (en) * | 2016-01-21 | 2017-08-29 | Micron Technology, Inc. | Method for fabricating semiconductor package |
| US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
| US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
| JPWO2020196199A1 (ja) | 2019-03-22 | 2020-10-01 |
Family Cites Families (113)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US399317A (en) * | 1889-03-12 | Post-hole-boring machine | ||
| US4139401A (en) | 1963-12-04 | 1979-02-13 | Rockwell International Corporation | Method of producing electrically isolated semiconductor devices on common crystalline substrate |
| US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
| US3739463A (en) | 1971-10-18 | 1973-06-19 | Gen Electric | Method for lead attachment to pellets mounted in wafer alignment |
| US3811117A (en) | 1972-10-19 | 1974-05-14 | Ibm | Time ordered memory system and operation |
| US3838501A (en) | 1973-02-09 | 1974-10-01 | Honeywell Inf Systems | Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips |
| US3881884A (en) | 1973-10-12 | 1975-05-06 | Ibm | Method for the formation of corrosion resistant electronic interconnections |
| JPS5157283A (en) | 1974-11-15 | 1976-05-19 | Nippon Electric Co | Handotaikibanno bunkatsuhoho |
| US3993917A (en) | 1975-05-29 | 1976-11-23 | International Business Machines Corporation | Parameter independent FET sense amplifier |
| FR2328286A1 (fr) * | 1975-10-14 | 1977-05-13 | Thomson Csf | Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede |
| DE8022820U1 (de) | 1980-08-27 | 1981-01-22 | Weisert, Loser & Sohn Gmbh & Co, 7500 Karlsruhe | Vorrichtung zum einfuehren einer aus einer foerdereinrichtung gedrueckten bonbon-fuellung in eine strangformmaschine |
| US4368106A (en) | 1980-10-27 | 1983-01-11 | General Electric Company | Implantation of electrical feed-through conductors |
| US4394712A (en) | 1981-03-18 | 1983-07-19 | General Electric Company | Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers |
| US4467518A (en) | 1981-05-19 | 1984-08-28 | Ibm Corporation | Process for fabrication of stacked, complementary MOS field effect transistor circuits |
| US4463336A (en) | 1981-12-28 | 1984-07-31 | United Technologies Corporation | Ultra-thin microelectronic pressure sensors |
| US4954458A (en) * | 1982-06-03 | 1990-09-04 | Texas Instruments Incorporated | Method of forming a three dimensional integrated circuit structure |
| JPS607149A (ja) * | 1983-06-24 | 1985-01-14 | Nec Corp | 半導体装置の製造方法 |
| US4603341A (en) | 1983-09-08 | 1986-07-29 | International Business Machines Corporation | Stacked double dense read only memory |
| GB2150749B (en) * | 1983-12-03 | 1987-09-23 | Standard Telephones Cables Ltd | Integrated circuits |
| JPS6130059A (ja) | 1984-07-20 | 1986-02-12 | Nec Corp | 半導体装置の製造方法 |
| US4628174A (en) | 1984-09-17 | 1986-12-09 | General Electric Company | Forming electrical conductors in long microdiameter holes |
| JPS61112345A (ja) | 1984-11-07 | 1986-05-30 | Toshiba Corp | 半導体装置の製造方法 |
| US4807021A (en) | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| JPS62219954A (ja) | 1986-03-20 | 1987-09-28 | Fujitsu Ltd | 三次元ｉｃの製造方法 |
| US4897708A (en) | 1986-07-17 | 1990-01-30 | Laser Dynamics, Inc. | Semiconductor wafer array |
| JPS63149531A (ja) | 1986-12-12 | 1988-06-22 | Fuji Electric Co Ltd | 静電容量式圧力センサ |
| US4729971A (en) | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| US4842669A (en) | 1987-07-23 | 1989-06-27 | The Original Lincoln Logs Ltd. | Method of manufacture and assembly system for a structural wall panel |
| US4822755A (en) | 1988-04-25 | 1989-04-18 | Xerox Corporation | Method of fabricating large area semiconductor arrays |
| US4842699A (en) | 1988-05-10 | 1989-06-27 | Avantek, Inc. | Method of selective via-hole and heat sink plating using a metal mask |
| US5225771A (en) | 1988-05-16 | 1993-07-06 | Dri Technology Corp. | Making and testing an integrated circuit using high density probe points |
| US5323035A (en) | 1992-10-13 | 1994-06-21 | Glenn Leedy | Interconnection structure for integrated circuits and method for making same |
| DE3827587A1 (de) * | 1988-08-13 | 1990-03-01 | Basf Lacke & Farben | Aminogruppenhaltige copolymerisate, verfahren zu ihrer herstellung sowie ihre verwendung in beschichtungsmitteln |
| US5191405A (en) | 1988-12-23 | 1993-03-02 | Matsushita Electric Industrial Co., Ltd. | Three-dimensional stacked lsi |
| US5463246A (en) * | 1988-12-29 | 1995-10-31 | Sharp Kabushiki Kaisha | Large scale high density semiconductor apparatus |
| US4978639A (en) | 1989-01-10 | 1990-12-18 | Avantek, Inc. | Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips |
| DE19538634C2 (de) | 1995-10-17 | 1997-09-04 | Itt Ind Gmbh Deutsche | Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer |
| DE3911711A1 (de) | 1989-04-10 | 1990-10-11 | Ibm | Modul-aufbau mit integriertem halbleiterchip und chiptraeger |
| JPH0750700B2 (ja) | 1989-06-27 | 1995-05-31 | 三菱電機株式会社 | 半導体チップの製造方法 |
| US5071792A (en) | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| US5399898A (en) | 1992-07-17 | 1995-03-21 | Lsi Logic Corporation | Multi-chip semiconductor arrangements using flip chip dies |
| US5160987A (en) | 1989-10-26 | 1992-11-03 | International Business Machines Corporation | Three-dimensional semiconductor structures formed from planar layers |
| US5064771A (en) | 1990-04-13 | 1991-11-12 | Grumman Aerospace Corporation | Method of forming crystal array |
| JPH0425122A (ja) | 1990-05-18 | 1992-01-28 | Fujitsu Ltd | 半導体処理装置 |
| GB9018766D0 (en) * | 1990-08-28 | 1990-10-10 | Lsi Logic Europ | Stacking of integrated circuits |
| US5135878A (en) * | 1990-08-28 | 1992-08-04 | Solid State Devices, Inc. | Schottky diode |
| JPH04133472A (ja) * | 1990-09-26 | 1992-05-07 | Toshiba Corp | 化合物半導体装置及びその製造方法 |
| US5166097A (en) | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
| WO1992012610A1 (en) | 1990-12-26 | 1992-07-23 | Inzhenerny Tsentr ''plazmodinamika'' | Device for plasma-arc processing of material |
| GB2271124B (en) | 1990-12-26 | 1995-09-27 | Opa | Method and apparatus for plasma treatment of a material |
| DE4105751A1 (de) | 1991-02-23 | 1992-08-27 | Bayer Ag | Substituierte pyridylpyrimidine, deren herstellung und ihre verwendung und neue zwischenprodukte |
| JPH04276645A (ja) | 1991-03-04 | 1992-10-01 | Toshiba Corp | 化合物半導体ウエーハのダイシング方法 |
| US5229647A (en) * | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5270261A (en) | 1991-09-13 | 1993-12-14 | International Business Machines Corporation | Three dimensional multichip package methods of fabrication |
| JPH0715969B2 (ja) | 1991-09-30 | 1995-02-22 | インターナショナル・ビジネス・マシーンズ・コーポレイション | マルチチツプ集積回路パツケージ及びそのシステム |
| FR2684513B1 (fr) | 1991-11-29 | 1994-01-07 | Alcatel Cit | Bati d'equipements electroniques, notamment de telecommunications. |
| JPH05183019A (ja) * | 1991-12-27 | 1993-07-23 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5467305A (en) | 1992-03-12 | 1995-11-14 | International Business Machines Corporation | Three-dimensional direct-write EEPROM arrays and fabrication methods |
| US5259924A (en) | 1992-04-08 | 1993-11-09 | Micron Technology, Inc. | Integrated circuit fabrication process to reduce critical dimension loss during etching |
| JPH0779144B2 (ja) | 1992-04-21 | 1995-08-23 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 耐熱性半導体チップ・パッケージ |
| US5414637A (en) | 1992-06-24 | 1995-05-09 | International Business Machines Corporation | Intra-module spare routing for high density electronic packages |
| US5489554A (en) * | 1992-07-21 | 1996-02-06 | Hughes Aircraft Company | Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer |
| US5268326A (en) | 1992-09-28 | 1993-12-07 | Motorola, Inc. | Method of making dielectric and conductive isolated island |
| US5313097A (en) | 1992-11-16 | 1994-05-17 | International Business Machines, Corp. | High density memory module |
| US5322816A (en) | 1993-01-19 | 1994-06-21 | Hughes Aircraft Company | Method for forming deep conductive feedthroughs |
| US5340771A (en) | 1993-03-18 | 1994-08-23 | Lsi Logic Corporation | Techniques for providing high I/O count connections to semiconductor dies |
| DE4310206C2 (de) | 1993-03-29 | 1995-03-09 | Siemens Ag | Verfahren zur Herstellung einer Solarzelle aus einer Substratscheibe |
| DE4314913C1 (de) | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung eines Halbleiterbauelements mit einer Kontaktstrukturierung für vertikale Kontaktierung mit weiteren Halbleiterbauelementen |
| DE4314907C1 (de) * | 1993-05-05 | 1994-08-25 | Siemens Ag | Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen |
| CA2118994A1 (en) | 1993-06-21 | 1994-12-22 | Claude L. Bertin | Polyimide-insulated cube package of stacked semiconductor device chips |
| US5561622A (en) | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
| US5502667A (en) | 1993-09-13 | 1996-03-26 | International Business Machines Corporation | Integrated multichip memory module structure |
| US5560086A (en) * | 1994-03-14 | 1996-10-01 | Huang; Han-Ching | Strapping mechanism having a safety device |
| US5380681A (en) | 1994-03-21 | 1995-01-10 | United Microelectronics Corporation | Three-dimensional multichip package and methods of fabricating |
| US5502333A (en) | 1994-03-30 | 1996-03-26 | International Business Machines Corporation | Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit |
| US5979475A (en) | 1994-04-28 | 1999-11-09 | Hitachi, Ltd. | Specimen holding method and fluid treatment method of specimen surface and systems therefor |
| US5627106A (en) * | 1994-05-06 | 1997-05-06 | United Microelectronics Corporation | Trench method for three dimensional chip connecting during IC fabrication |
| BE1008384A3 (nl) * | 1994-05-24 | 1996-04-02 | Koninkl Philips Electronics Nv | Werkwijze voor het vervaardigen van halfgeleiderinrichtingen met halfgeleiderelementen gevormd in een op een dragerplak aangebrachte laag halfgeleidermateriaal. |
| US5517754A (en) | 1994-06-02 | 1996-05-21 | International Business Machines Corporation | Fabrication processes for monolithic electronic modules |
| GB2302452B (en) | 1994-06-09 | 1998-11-18 | Chipscale Inc | Resistor fabrication |
| US5472914A (en) * | 1994-07-14 | 1995-12-05 | The United States Of America As Represented By The Secretary Of The Air Force | Wafer joined optoelectronic integrated circuits and method |
| US5550942A (en) | 1994-07-18 | 1996-08-27 | Sheem; Sang K. | Micromachined holes for optical fiber connection |
| MY114888A (en) | 1994-08-22 | 2003-02-28 | Ibm | Method for forming a monolithic electronic module by stacking planar arrays of integrated circuit chips |
| US5596226A (en) | 1994-09-06 | 1997-01-21 | International Business Machines Corporation | Semiconductor chip having a chip metal layer and a transfer metal and corresponding electronic module |
| US5567653A (en) | 1994-09-14 | 1996-10-22 | International Business Machines Corporation | Process for aligning etch masks on an integrated circuit surface using electromagnetic energy |
| DE4433846C2 (de) * | 1994-09-22 | 1999-06-02 | Fraunhofer Ges Forschung | Verfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur |
| US5506753A (en) | 1994-09-26 | 1996-04-09 | International Business Machines Corporation | Method and apparatus for a stress relieved electronic module |
| US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| US5466634A (en) | 1994-12-20 | 1995-11-14 | International Business Machines Corporation | Electronic modules with interconnected surface metallization layers and fabrication methods therefore |
| RU2075135C1 (ru) | 1995-01-13 | 1997-03-10 | Акционерное общество Научно-производственная фирма "А3" | Установка для плазмоструйной обработки пластин |
| JPH08201432A (ja) * | 1995-01-25 | 1996-08-09 | Matsushita Electric Ind Co Ltd | プローブシート及びその製造方法 |
| JP3197788B2 (ja) | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| US5618752A (en) * | 1995-06-05 | 1997-04-08 | Harris Corporation | Method of fabrication of surface mountable integrated circuits |
| US5646067A (en) | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
| US5648684A (en) | 1995-07-26 | 1997-07-15 | International Business Machines Corporation | Endcap chip with conductive, monolithic L-connect for multichip stack |
| US5691248A (en) | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
| TW374211B (en) | 1995-08-03 | 1999-11-11 | Ibm | Machine structures fabricated of multiple microstructure layers |
| US5603556A (en) | 1995-11-20 | 1997-02-18 | Technical Services And Marketing, Inc. | Rail car load sensor |
| US5851845A (en) | 1995-12-18 | 1998-12-22 | Micron Technology, Inc. | Process for packaging a semiconductor die using dicing and testing |
| US5707485A (en) | 1995-12-20 | 1998-01-13 | Micron Technology, Inc. | Method and apparatus for facilitating removal of material from the backside of wafers via a plasma etch |
| US6083811A (en) | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
| DE19613561C2 (de) | 1996-04-04 | 2002-04-11 | Micronas Gmbh | Verfahren zum Vereinzeln von in einem Körper miteinander verbundenen, elektrisch getesteten elektronischen Elementen |
| EP0902961B1 (en) | 1996-05-31 | 2000-07-05 | IPEC Precision, Inc. | Method for treating articles with a plasma jet |
| JP2000511354A (ja) | 1996-05-31 | 2000-08-29 | アイペック・プリシジョン・インコーポレーテッド | ウェーハ状物品のための非接触保持器 |
| US5858256A (en) * | 1996-07-11 | 1999-01-12 | The Board Of Trustees Of The Leland Stanford, Jr. University | Method of forming small aperture |
| JP3537447B2 (ja) | 1996-10-29 | 2004-06-14 | トル‐シ・テクノロジーズ・インコーポレイテッド | 集積回路及びその製造方法 |
| KR100222299B1 (ko) | 1996-12-16 | 1999-10-01 | 윤종용 | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 |
| DE19707887C2 (de) * | 1997-02-27 | 2002-07-11 | Micronas Semiconductor Holding | Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen |
| JP3955659B2 (ja) | 1997-06-12 | 2007-08-08 | リンテック株式会社 | 電子部品のダイボンディング方法およびそれに使用されるダイボンディング装置 |
| JPH1140520A (ja) | 1997-07-23 | 1999-02-12 | Toshiba Corp | ウェーハの分割方法及び半導体装置の製造方法 |
| US5998292A (en) | 1997-11-12 | 1999-12-07 | International Business Machines Corporation | Method for making three dimensional circuit integration |
| US6036872A (en) * | 1998-03-31 | 2000-03-14 | Honeywell Inc. | Method for making a wafer-pair having sealed chambers |
-
1997
- 1997-10-27 JP JP52055698A patent/JP3537447B2/ja not_active Expired - Lifetime
- 1997-10-27 KR KR10-1999-7003711A patent/KR100377033B1/ko not_active IP Right Cessation
- 1997-10-27 EP EP10179553A patent/EP2270845A3/en not_active Withdrawn
- 1997-10-27 WO PCT/US1997/018979 patent/WO1998019337A1/en active IP Right Grant
- 1997-10-27 EP EP10179557A patent/EP2270846A3/en not_active Withdrawn
- 1997-10-27 EP EP97911823A patent/EP0948808A4/en not_active Withdrawn
-
1998
- 1998-05-22 US US09/083,927 patent/US6184060B1/en not_active Expired - Lifetime
-
1999
- 1999-12-17 US US09/466,535 patent/US6639303B2/en not_active Expired - Lifetime
-
2000
- 2000-03-29 US US09/538,869 patent/US6420209B1/en not_active Expired - Lifetime
-
2002
- 2002-04-26 US US10/133,595 patent/US6740582B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ｏｌｅｇ Ｓｉｎｉａｇｕｉｎｅ，Ｐｌａｓｍａ Ｊｅｔ Ｅｔｃｈｉｎｇ ａｔ Ａｔｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ ｆｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐｒｏｄｕｃｔｉｏｎ，１９９６ １ｓｔ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ ｏｎ Ｐｌａｓｍａ Ｐｒｏｃｅｓｓ−Ｉｎｄｕｃｅｄ Ｄａｍａｇｅ，米国，１９９６年 ５月１４日，ｐｐ．１５１−１５３ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7629230B2 (en) | 2007-08-09 | 2009-12-08 | Disco Corporation | Wafer processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020063311A1 (en) | 2002-05-30 |
| EP2270845A3 (en) | 2013-04-03 |
| US6420209B1 (en) | 2002-07-16 |
| EP2270846A3 (en) | 2011-12-21 |
| WO1998019337A1 (en) | 1998-05-07 |
| US6639303B2 (en) | 2003-10-28 |
| EP0948808A4 (en) | 2000-05-10 |
| US20020127868A1 (en) | 2002-09-12 |
| US6740582B2 (en) | 2004-05-25 |
| EP2270846A2 (en) | 2011-01-05 |
| US6184060B1 (en) | 2001-02-06 |
| EP2270845A2 (en) | 2011-01-05 |
| EP0948808A1 (en) | 1999-10-13 |
| JP2000510288A (ja) | 2000-08-08 |
| KR100377033B1 (ko) | 2003-03-26 |
| KR20000052865A (ko) | 2000-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3537447B2 (ja) | 集積回路及びその製造方法 | |
| KR900006511B1 (ko) | 반도체장치를 제조하는 방법 | |
| US6831367B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
| JP3908148B2 (ja) | 積層型半導体装置 | |
| US5946553A (en) | Process for manufacturing a semiconductor package with bi-substrate die | |
| US6878608B2 (en) | Method of manufacture of silicon based package | |
| EP1777742A2 (en) | Semiconductor chip with through via and method of manufacturing the semiconductor chip | |
| US7951709B2 (en) | Method and apparatus providing integrated circuit having redistribution layer with recessed connectors | |
| TW200828404A (en) | Semiconductor component and method of manufacture | |
| JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
| JP2004273591A (ja) | 半導体装置及びその製造方法 | |
| US6130149A (en) | Approach for aluminum bump process | |
| JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
| US20020086518A1 (en) | Methods for producing electrode and semiconductor device | |
| EP1387401A2 (en) | Integrated circuits and methods for their fabrication | |
| US20230059848A1 (en) | Through wafer trench isolation | |
| TW202435414A (zh) | 封裝結構及其製造方法 | |
| US10796956B2 (en) | Contact fabrication to mitigate undercut | |
| US20020123228A1 (en) | Method to improve the reliability of gold to aluminum wire bonds with small pad openings | |
| CN116504739A (zh) | 晶片封装体及其制造方法 | |
| CN118507449A (zh) | 封装结构及其制造方法 | |
| CN117153775A (zh) | 一种半导体结构的制备方法 | |
| WO2002045146A1 (en) | Fabrication method of selectively oxidized porous silicon (sops) layer and multi-chip package using the same | |
| JPS6178140A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |