JP3065605B2 - 直流安定化電源装置 - Google Patents
直流安定化電源装置Info
- Publication number
- JP3065605B2 JP3065605B2 JP11088537A JP8853799A JP3065605B2 JP 3065605 B2 JP3065605 B2 JP 3065605B2 JP 11088537 A JP11088537 A JP 11088537A JP 8853799 A JP8853799 A JP 8853799A JP 3065605 B2 JP3065605 B2 JP 3065605B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- base
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/573—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
- G05F1/5735—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector with foldback current limiting
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、出力トランジスタ
としてＰＮＰ型トランジスタを使用することによって、
入出力間電圧差が小さく、低損失で、かつそのＰＮＰ型
トランジスタと制御ＩＣとの２チップ構成とした、比較
的大きな電流用の直流安定化電源装置に関する。
としてＰＮＰ型トランジスタを使用することによって、
入出力間電圧差が小さく、低損失で、かつそのＰＮＰ型
トランジスタと制御ＩＣとの２チップ構成とした、比較
的大きな電流用の直流安定化電源装置に関する。
【０００２】
【従来の技術】図６は、典型的な従来技術の直流安定化
電源装置１の電気回路図である。この直流安定化電源装
置１は、ＰＮＰ型のバイポーラトランジスタなどから成
り、入力端子ｐ１と出力端子ｐ２との間に直列に介在さ
れるパワートランジスタｔｒと、制御ＩＣ２とを備える
２チップ構成の３端子レギュレータであり、たとえば３
〜１０〔Ａ〕の比較的大きな電流用途に用いられる。制
御ＩＣ２は、定電圧回路３と、過電流保護回路４と、短
絡保護回路５とを備えて構成されている。
電源装置１の電気回路図である。この直流安定化電源装
置１は、ＰＮＰ型のバイポーラトランジスタなどから成
り、入力端子ｐ１と出力端子ｐ２との間に直列に介在さ
れるパワートランジスタｔｒと、制御ＩＣ２とを備える
２チップ構成の３端子レギュレータであり、たとえば３
〜１０〔Ａ〕の比較的大きな電流用途に用いられる。制
御ＩＣ２は、定電圧回路３と、過電流保護回路４と、短
絡保護回路５とを備えて構成されている。
【０００３】出力端子ｐ２への出力電圧ｖｏは、分圧抵
抗ｒ１，ｒ２を介して、定電圧回路３の誤差アンプ６の
反転入力端に与えられており、誤差アンプ６の非反転入
力端には、基準電圧源７からの基準電圧ｖｒｅｆが与え
られる。誤差アンプ６は、出力電圧ｖｏの分圧値ｖａｄ
ｊが基準電圧ｖｒｅｆよりも低くなる程、大きな制御電
流を導出する。前記制御電流は、パワートランジスタｔ
ｒのベース電流ｉｄを制御するダーリントン接続された
ＮＰＮ型のトランジスタｑ１，ｑ２に与えられる。した
がって、前記出力電圧ｖｏが低くなる程、ベース電流ｉ
ｄが大きくされ、該出力電圧ｖｏを一定に維持する定電
圧動作が実現される。前記トランジスタｑ２のエミッタ
は、ダイオード接続されたトランジスタｑ３およびベー
ス抵抗ｒｓを介して、接地端子ｐ３に接続されている。
抗ｒ１，ｒ２を介して、定電圧回路３の誤差アンプ６の
反転入力端に与えられており、誤差アンプ６の非反転入
力端には、基準電圧源７からの基準電圧ｖｒｅｆが与え
られる。誤差アンプ６は、出力電圧ｖｏの分圧値ｖａｄ
ｊが基準電圧ｖｒｅｆよりも低くなる程、大きな制御電
流を導出する。前記制御電流は、パワートランジスタｔ
ｒのベース電流ｉｄを制御するダーリントン接続された
ＮＰＮ型のトランジスタｑ１，ｑ２に与えられる。した
がって、前記出力電圧ｖｏが低くなる程、ベース電流ｉ
ｄが大きくされ、該出力電圧ｖｏを一定に維持する定電
圧動作が実現される。前記トランジスタｑ２のエミッタ
は、ダイオード接続されたトランジスタｑ３およびベー
ス抵抗ｒｓを介して、接地端子ｐ３に接続されている。
【０００４】前記ベース抵抗ｒｓは、過電流保護回路４
側で、トランジスタｑ４および定電流回路ｆ１を介し
て、入力電圧ｖｉの電源ライン８に接続されている。ト
ランジスタｑ４は、トランジスタｑ５とカレントミラー
回路を構成しており、そのコレクタは、前記誤差アンプ
６の出力、すなわちトランジスタｑ１のベースと接続さ
れている。過電流保護回路４において、前記入力電圧ｖ
ｉの電源ライン８と接地電位の電源ライン９との間に
は、定電流回路ｆ２と、トランジスタｑ６との直列回路
が接続されている。また電源ライン８，９間には、トラ
ンジスタｑ７と、分圧抵抗ｒ３，ｒ４との直列回路が接
続されている。ＰＮＰ型のトランジスタｑ６のベースに
は、前記基準電圧ｖｒｅｆが与えられており、その基準
電圧ｖｒｅｆは、該トランジスタｑ６のエミッタにベー
スが接続されたＮＰＮ型のトランジスタｑ７で折返され
て、分圧抵抗ｒ３，ｒ４に与えられる。分圧抵抗ｒ３，
ｒ４の接続点ｐ１１は、前記トランジスタｑ５のエミッ
タと接続されている。
側で、トランジスタｑ４および定電流回路ｆ１を介し
て、入力電圧ｖｉの電源ライン８に接続されている。ト
ランジスタｑ４は、トランジスタｑ５とカレントミラー
回路を構成しており、そのコレクタは、前記誤差アンプ
６の出力、すなわちトランジスタｑ１のベースと接続さ
れている。過電流保護回路４において、前記入力電圧ｖ
ｉの電源ライン８と接地電位の電源ライン９との間に
は、定電流回路ｆ２と、トランジスタｑ６との直列回路
が接続されている。また電源ライン８，９間には、トラ
ンジスタｑ７と、分圧抵抗ｒ３，ｒ４との直列回路が接
続されている。ＰＮＰ型のトランジスタｑ６のベースに
は、前記基準電圧ｖｒｅｆが与えられており、その基準
電圧ｖｒｅｆは、該トランジスタｑ６のエミッタにベー
スが接続されたＮＰＮ型のトランジスタｑ７で折返され
て、分圧抵抗ｒ３，ｒ４に与えられる。分圧抵抗ｒ３，
ｒ４の接続点ｐ１１は、前記トランジスタｑ５のエミッ
タと接続されている。
【０００５】ここで、パワートランジスタｔｒの出力電
流ｉｏは、該パワートランジスタｔｒの電流増幅率をｈ
ｆｅとすると、 ｉｏ＝ｉｄ×ｈｆｅ …（１） で表される。
流ｉｏは、該パワートランジスタｔｒの電流増幅率をｈ
ｆｅとすると、 ｉｏ＝ｉｄ×ｈｆｅ …（１） で表される。
【０００６】一方、トランジスタのベース−エミッタ間
電圧ｖｂｅは、下式で表すことができる。
電圧ｖｂｅは、下式で表すことができる。
【０００７】 ｖｂｅ＝ｋ・Ｔ／ｑ・ｌｎ（ｉｃ／ｉｓ） …（２） ただし、ｋはボルツマン定数であり、ｑは電子の電荷量
であり、Ｔは絶対温度であり、ｉｓは逆方向飽和電流で
あり、ｉｃはコレクタ電流である。
であり、Ｔは絶対温度であり、ｉｓは逆方向飽和電流で
あり、ｉｃはコレクタ電流である。
【０００８】したがって、たとえばトランジスタｑ４と
ｑ５とのエミッタ面積比を１：１とすると、 ｖｒｅｆ×ｒ４／（ｒ３＋ｒ４）＝ｉｄ×ｒｓ …（３） が成立する。すなわち、ベース電流ｉｄが式３を満足す
るようになると、トランジスタｑ５が導通して、誤差ア
ンプ６からの制御電流をバイパスし、前記ベース電流ｉ
ｄが減少されて、過電流保護動作が実現される。
ｑ５とのエミッタ面積比を１：１とすると、 ｖｒｅｆ×ｒ４／（ｒ３＋ｒ４）＝ｉｄ×ｒｓ …（３） が成立する。すなわち、ベース電流ｉｄが式３を満足す
るようになると、トランジスタｑ５が導通して、誤差ア
ンプ６からの制御電流をバイパスし、前記ベース電流ｉ
ｄが減少されて、過電流保護動作が実現される。
【０００９】このようにして過電流保護動作が行われ、
ベース電流ｉｄが減少し、出力電圧ｖｏが低下してゆく
と、短絡保護回路５は、以下のようにして、さらに前記
ベース電流ｉｄを抑制する。短絡保護回路５において、
トランジスタｑ１のベースと接地レベルの電源ライン９
との間には、ＰＮＰ型のトランジスタｑ８が介在されて
おり、このトランジスタｑ８は、ＮＰＮ型のトランジス
タｑ９によって制御される。このトランジスタｑ９のコ
レクタは、前記トランジスタｑ８のベースに接続され、
エミッタには、前記分圧抵抗ｒ１，ｒ２による出力電圧
ｖｏの分圧値ｖａｄｊが与えられ、ベースは、トランジ
スタｑ２，ｑ３の接続点に接続される。また、トランジ
スタｑ１のエミッタおよびトランジスタｑ２のベースの
接続点と、トランジスタｑ９のベースとの間には抵抗ｒ
５が介在され、トランジスタｑ３と並列に抵抗ｒ６が介
在される。
ベース電流ｉｄが減少し、出力電圧ｖｏが低下してゆく
と、短絡保護回路５は、以下のようにして、さらに前記
ベース電流ｉｄを抑制する。短絡保護回路５において、
トランジスタｑ１のベースと接地レベルの電源ライン９
との間には、ＰＮＰ型のトランジスタｑ８が介在されて
おり、このトランジスタｑ８は、ＮＰＮ型のトランジス
タｑ９によって制御される。このトランジスタｑ９のコ
レクタは、前記トランジスタｑ８のベースに接続され、
エミッタには、前記分圧抵抗ｒ１，ｒ２による出力電圧
ｖｏの分圧値ｖａｄｊが与えられ、ベースは、トランジ
スタｑ２，ｑ３の接続点に接続される。また、トランジ
スタｑ１のエミッタおよびトランジスタｑ２のベースの
接続点と、トランジスタｑ９のベースとの間には抵抗ｒ
５が介在され、トランジスタｑ３と並列に抵抗ｒ６が介
在される。
【００１０】したがって、出力短絡などで前記分圧値ｖ
ａｄｊが低下し、トランジスタｑ９が導通すると、トラ
ンジスタｑ８が導通してトランジスタｑ１への制御電流
がバイパスされて、短絡保護動作が行われる。このとき
のベース電流ｉｄｓ、したがって短絡電流ｉｏｓは、 ｉｄｓ＝ｖｂｅ（ｑ３）／ｒ６ …（４） ｉｏｓ＝ｉｄｓ×ｈｆｅ …（５） で設定することができる。
ａｄｊが低下し、トランジスタｑ９が導通すると、トラ
ンジスタｑ８が導通してトランジスタｑ１への制御電流
がバイパスされて、短絡保護動作が行われる。このとき
のベース電流ｉｄｓ、したがって短絡電流ｉｏｓは、 ｉｄｓ＝ｖｂｅ（ｑ３）／ｒ６ …（４） ｉｏｓ＝ｉｄｓ×ｈｆｅ …（５） で設定することができる。
【００１１】このようにして、出力電圧ｖｏと、出力電
流ｉｏとの間に、図７で示すような、いわゆるフの字特
性を持たせることができる。
流ｉｏとの間に、図７で示すような、いわゆるフの字特
性を持たせることができる。
【００１２】
【発明が解決しようとする課題】上述のように構成され
る直流安定化電源装置１では、たとえばパワートランジ
スタｔｒの飽和時の電流増幅率ｈｆｅ（ｍｉｎ）＝６５
とすると、出力電流ｉｏ＝７．５〔Ａ〕とするには、ベ
ース電流ｉｄは最低で１２０〔ｍＡ〕必要であり、プロ
セスばらつきによる電流の減少を考慮に入れて、たとえ
ば１８０〔ｍＡ〕で設計する必要がある。これに対し
て、パワートランジスタｔｒが飽和していない状態での
電流増幅率ｈｆｅ（ｍａｘ）＝１５０とすると、出力電
流の最大値ｉｏ（ｍａｘ）＝は、 ｉｏ（ｍａｘ）＝１８０〔ｍＡ〕×１５０＝２７〔Ａ〕 …（６） となり、前記７．５〔Ａ〕の定格仕様に対して、約３．
６倍もの出力電流が流れる可能性がある。たとえばこの
ときの入力電圧ｖｉ＝７〔Ｖ〕および出力電圧ｖｏ＝３
〔Ｖ〕とすると、パワートランジスタｔｒには、 Ｐ＝（ｖｉ−ｖｏ）×ｉｏ（ｍａｘ）＝（７−３）×２７＝１０８〔Ｗ〕 …（７） の電力が加わることになる。また短絡時には、さらに大
きな電力が加わることになり、パワートランジスタｔｒ
のエミッタ面積を、余裕を見て、定格値よりも充分大き
く形成する必要があり、該パワートランジスタｔｒのチ
ップコストが嵩むという問題がある。また、負荷側回路
にも、最大電流ｉｏ（ｍａｘ）まで、電流抑制動作が行
われないので、該負荷側回路にも過大な電流に対応した
設計が必要になるという問題がある。さらにまた、上述
のように構成される直流安定化電源装置１では、最低動
作電圧ｖｉ（ｍｉｎ）は、 ｖｉ（ｍｉｎ）＝ｉｄ×ｒｓ＋ｖｂｅ（ｑ３）＋ｖｂｅ（ｑ２）＋ｖｂｅ（ ｑ１）＋ｖｃｅ …（８） となり、該最低動作電圧ｖｉ（ｍｉｎ）が高いという問
題がある。ｖｃｅは、誤差アンプ６内において、入力電
圧ｖｉの電源ライン８と出力端との間に介在されるＰＮ
Ｐ型の出力トランジスタのコレクタ−エミッタ間電圧で
ある。
る直流安定化電源装置１では、たとえばパワートランジ
スタｔｒの飽和時の電流増幅率ｈｆｅ（ｍｉｎ）＝６５
とすると、出力電流ｉｏ＝７．５〔Ａ〕とするには、ベ
ース電流ｉｄは最低で１２０〔ｍＡ〕必要であり、プロ
セスばらつきによる電流の減少を考慮に入れて、たとえ
ば１８０〔ｍＡ〕で設計する必要がある。これに対し
て、パワートランジスタｔｒが飽和していない状態での
電流増幅率ｈｆｅ（ｍａｘ）＝１５０とすると、出力電
流の最大値ｉｏ（ｍａｘ）＝は、 ｉｏ（ｍａｘ）＝１８０〔ｍＡ〕×１５０＝２７〔Ａ〕 …（６） となり、前記７．５〔Ａ〕の定格仕様に対して、約３．
６倍もの出力電流が流れる可能性がある。たとえばこの
ときの入力電圧ｖｉ＝７〔Ｖ〕および出力電圧ｖｏ＝３
〔Ｖ〕とすると、パワートランジスタｔｒには、 Ｐ＝（ｖｉ−ｖｏ）×ｉｏ（ｍａｘ）＝（７−３）×２７＝１０８〔Ｗ〕 …（７） の電力が加わることになる。また短絡時には、さらに大
きな電力が加わることになり、パワートランジスタｔｒ
のエミッタ面積を、余裕を見て、定格値よりも充分大き
く形成する必要があり、該パワートランジスタｔｒのチ
ップコストが嵩むという問題がある。また、負荷側回路
にも、最大電流ｉｏ（ｍａｘ）まで、電流抑制動作が行
われないので、該負荷側回路にも過大な電流に対応した
設計が必要になるという問題がある。さらにまた、上述
のように構成される直流安定化電源装置１では、最低動
作電圧ｖｉ（ｍｉｎ）は、 ｖｉ（ｍｉｎ）＝ｉｄ×ｒｓ＋ｖｂｅ（ｑ３）＋ｖｂｅ（ｑ２）＋ｖｂｅ（ ｑ１）＋ｖｃｅ …（８） となり、該最低動作電圧ｖｉ（ｍｉｎ）が高いという問
題がある。ｖｃｅは、誤差アンプ６内において、入力電
圧ｖｉの電源ライン８と出力端との間に介在されるＰＮ
Ｐ型の出力トランジスタのコレクタ−エミッタ間電圧で
ある。
【００１３】本発明の目的は、高精度な過電流保護動作
によってＰＮＰ型トランジスタのチップコストを低減す
ることができるとともに、低電圧動作可能な直流安定化
電源装置を提供することである。
によってＰＮＰ型トランジスタのチップコストを低減す
ることができるとともに、低電圧動作可能な直流安定化
電源装置を提供することである。
【００１４】
【課題を解決するための手段】本発明に係る直流安定化
電源装置は、入出力端子間にパワー素子として介在され
るＰＮＰ型トランジスタと、誤差アンプが前記ＰＮＰ型
トランジスタの出力電圧と予め定める基準電圧とを比較
し、両者の差に対応して前記ＰＮＰ型トランジスタのベ
ース電流を制御する制御ＩＣとが１パッケージに封止さ
れて成る直流安定化電源装置において、前記制御ＩＣ
は、前記ＰＮＰ型トランジスタのベース電流Ｉｄ検知用
のベース抵抗Ｒｓと、前記ＰＮＰ型トランジスタのベー
スとベース抵抗Ｒｓとの間に介在され、前記出力電圧と
基準電圧との差に対応した制御電流を増幅して前記ベー
ス電流Ｉｄを作成するダーリントン接続された第１およ
び第２のトランジスタＱ１，Ｑ２と、電源ライン２１，
２２間に介在され、定電圧がベースに与えられる第５の
トランジスタＱ２４および定電流源Ｆ３から成る直列回
路と、前記定電流源Ｆ３と第５のトランジスタＱ２４と
の接続点にベースが接続され、該接続点の電圧に対応し
たエミッタ電圧Ｖａを出力する第３のトランジ スタＱ３
と、前記定電流源Ｆ３と第５のトランジスタＱ２４との
接続点に一端が接続される参照用抵抗Ｒｒと、前記出力
電圧が低くなる程、前記参照用抵抗Ｒｒの他端から大き
な電流を引抜く第４のトランジスタＱ４と、前記電圧Ｖ
ａを分圧する分圧抵抗Ｒ１，Ｒ２と、短絡時に前記分圧
抵抗Ｒ１，Ｒ２の分圧値が前記ベース抵抗Ｒｓの端子間
電圧に釣合うように、分圧点に前記制御電流をバイパス
するカレントミラー回路ＣＭ１とを含む短絡保護回路を
備えることを特徴とする。
電源装置は、入出力端子間にパワー素子として介在され
るＰＮＰ型トランジスタと、誤差アンプが前記ＰＮＰ型
トランジスタの出力電圧と予め定める基準電圧とを比較
し、両者の差に対応して前記ＰＮＰ型トランジスタのベ
ース電流を制御する制御ＩＣとが１パッケージに封止さ
れて成る直流安定化電源装置において、前記制御ＩＣ
は、前記ＰＮＰ型トランジスタのベース電流Ｉｄ検知用
のベース抵抗Ｒｓと、前記ＰＮＰ型トランジスタのベー
スとベース抵抗Ｒｓとの間に介在され、前記出力電圧と
基準電圧との差に対応した制御電流を増幅して前記ベー
ス電流Ｉｄを作成するダーリントン接続された第１およ
び第２のトランジスタＱ１，Ｑ２と、電源ライン２１，
２２間に介在され、定電圧がベースに与えられる第５の
トランジスタＱ２４および定電流源Ｆ３から成る直列回
路と、前記定電流源Ｆ３と第５のトランジスタＱ２４と
の接続点にベースが接続され、該接続点の電圧に対応し
たエミッタ電圧Ｖａを出力する第３のトランジ スタＱ３
と、前記定電流源Ｆ３と第５のトランジスタＱ２４との
接続点に一端が接続される参照用抵抗Ｒｒと、前記出力
電圧が低くなる程、前記参照用抵抗Ｒｒの他端から大き
な電流を引抜く第４のトランジスタＱ４と、前記電圧Ｖ
ａを分圧する分圧抵抗Ｒ１，Ｒ２と、短絡時に前記分圧
抵抗Ｒ１，Ｒ２の分圧値が前記ベース抵抗Ｒｓの端子間
電圧に釣合うように、分圧点に前記制御電流をバイパス
するカレントミラー回路ＣＭ１とを含む短絡保護回路を
備えることを特徴とする。
【００１５】上記の構成によれば、出力電圧が低くなる
程、出力電流を小さくしてゆく、いわゆるフの字特性を
実現する短絡保護回路において、第３のトランジスタＱ
３のエミッタ電位は、参照用抵抗Ｒｒの端子電圧にほぼ
等しくなり、この電圧をＶａとすると、短絡時のベース
電流Ｉｄｓを、 Ｉｄｓ＝｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝／Ｒｓ …（９） に設定することができる。
程、出力電流を小さくしてゆく、いわゆるフの字特性を
実現する短絡保護回路において、第３のトランジスタＱ
３のエミッタ電位は、参照用抵抗Ｒｒの端子電圧にほぼ
等しくなり、この電圧をＶａとすると、短絡時のベース
電流Ｉｄｓを、 Ｉｄｓ＝｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝／Ｒｓ …（９） に設定することができる。
【００１６】したがって、出力電圧が低くなる程、前記
第２のトランジスタＱ２を介して流れるベース電流Ｉｄ
を抑制する、前記フの字特性を実現することができる。
第２のトランジスタＱ２を介して流れるベース電流Ｉｄ
を抑制する、前記フの字特性を実現することができる。
【００１７】このとき、最低動作電圧Ｖｉ（ｍｉｎ）
は、誤差アンプ内において、入力電圧Ｖｉの電源ライン
と出力端との間に介在されるＰＮＰ型トランジスタのコ
レクタ−エミッタ間電圧をＶｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） で表すことができ、前記式８で示す従来技術の直流安定
化電源装置１に対して、ほぼ１Ｖｂｅ、すなわち１
〔Ｖ〕程度、低電圧動作が可能となる。
は、誤差アンプ内において、入力電圧Ｖｉの電源ライン
と出力端との間に介在されるＰＮＰ型トランジスタのコ
レクタ−エミッタ間電圧をＶｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） で表すことができ、前記式８で示す従来技術の直流安定
化電源装置１に対して、ほぼ１Ｖｂｅ、すなわち１
〔Ｖ〕程度、低電圧動作が可能となる。
【００１８】また、本発明に係る直流安定化電源装置で
は、前記第４のトランジスタＱ４のベースは、前記出力
電圧が帰還される前記誤差アンプの入力端と接続され、
該第４のトランジスタＱ４のベース電流が、定格電圧出
力時における誤差アンプの入力トランジスタＱ５１のベ
ース電流と等しくなるように、前記参照用抵抗Ｒｒを設
定することを特徴とする。
は、前記第４のトランジスタＱ４のベースは、前記出力
電圧が帰還される前記誤差アンプの入力端と接続され、
該第４のトランジスタＱ４のベース電流が、定格電圧出
力時における誤差アンプの入力トランジスタＱ５１のベ
ース電流と等しくなるように、前記参照用抵抗Ｒｒを設
定することを特徴とする。
【００１９】上記の構成によれば、通常、出力電圧の誤
差アンプへの帰還は、出力分圧抵抗を介して行われ、誤
差アンプの入力トランジスタＱ５１のベース電流は、前
記出力分圧抵抗を介して与えられることになるのに対し
て、上記請求項１で示すように、短絡保護回路の前記参
照用抵抗Ｒｒに、出力電圧に対応した電流を流すように
構成していると、第４のトランジスタＱ４のベースから
誤差アンプの入力トランジスタＱ５１のベース電流が供
給されるようになる。
差アンプへの帰還は、出力分圧抵抗を介して行われ、誤
差アンプの入力トランジスタＱ５１のベース電流は、前
記出力分圧抵抗を介して与えられることになるのに対し
て、上記請求項１で示すように、短絡保護回路の前記参
照用抵抗Ｒｒに、出力電圧に対応した電流を流すように
構成していると、第４のトランジスタＱ４のベースから
誤差アンプの入力トランジスタＱ５１のベース電流が供
給されるようになる。
【００２０】したがって、第４のトランジスタＱ４のベ
ース電流が、定格電圧出力時における入力トランジスタ
Ｑ５１のベース電流と等しくなるように設定すると、前
記出力分圧抵抗を介するベース電流は供給されなくな
り、省電力化のために該出力分圧抵抗を高抵抗として
も、前記ベース電流による該出力分圧抵抗での電圧降下
は発生せず、入力トランジスタＱ５１のｈＦＥばらつき
による定格出力電圧の誤差をなくすことができる。
ース電流が、定格電圧出力時における入力トランジスタ
Ｑ５１のベース電流と等しくなるように設定すると、前
記出力分圧抵抗を介するベース電流は供給されなくな
り、省電力化のために該出力分圧抵抗を高抵抗として
も、前記ベース電流による該出力分圧抵抗での電圧降下
は発生せず、入力トランジスタＱ５１のｈＦＥばらつき
による定格出力電圧の誤差をなくすことができる。
【００２１】さらにまた、本発明に係る直流安定化電源
装置は、入出力端子間にパワー素子を介在し、その出力
電圧を出力分圧抵抗で分圧して得られた帰還電圧を、誤
差アンプが予め定める基準電圧と比較し、両者の差に対
応して前記パワー素子の制御電流を制御することによっ
て定電圧動作を実現するとともに、短絡保護回路が前記
帰還電圧を検知し、出力電圧が低くなる程、出力電流を
小さくしてゆく短絡保護動作を実現するようにした直流
安定化電源装置において、前記短絡保護回路は、短絡検
知のための参照用抵抗Ｒｒと、前記出力分圧抵抗の分圧
点に接続されて前記出力電圧が帰還される前記誤差アン
プの入力端にベースが接続され、エミッタが前記参照用
抵抗Ｒｒに接続され、前記出力電圧が低くなる程、前記
参照用抵抗Ｒｒから大きな電流を引抜く第４のトランジ
スタＱ４を備え、前記第４のトランジスタＱ４のベース
電流が、定格電圧出力時における誤差アンプの入力トラ
ンジスタＱ５１のベース電流と等しくなるように、前記
参照用抵抗Ｒｒを設定することを特徴とする。
装置は、入出力端子間にパワー素子を介在し、その出力
電圧を出力分圧抵抗で分圧して得られた帰還電圧を、誤
差アンプが予め定める基準電圧と比較し、両者の差に対
応して前記パワー素子の制御電流を制御することによっ
て定電圧動作を実現するとともに、短絡保護回路が前記
帰還電圧を検知し、出力電圧が低くなる程、出力電流を
小さくしてゆく短絡保護動作を実現するようにした直流
安定化電源装置において、前記短絡保護回路は、短絡検
知のための参照用抵抗Ｒｒと、前記出力分圧抵抗の分圧
点に接続されて前記出力電圧が帰還される前記誤差アン
プの入力端にベースが接続され、エミッタが前記参照用
抵抗Ｒｒに接続され、前記出力電圧が低くなる程、前記
参照用抵抗Ｒｒから大きな電流を引抜く第４のトランジ
スタＱ４を備え、前記第４のトランジスタＱ４のベース
電流が、定格電圧出力時における誤差アンプの入力トラ
ンジスタＱ５１のベース電流と等しくなるように、前記
参照用抵抗Ｒｒを設定することを特徴とする。
【００２２】上記の構成によれば、出力電圧検知のため
に、前記誤差アンプとともに、出力分圧抵抗の分圧点に
現れる帰還電圧を検知している短絡保護回路は、定格電
圧出力時における前記誤差アンプの入力トランジスタの
ベース電流と等しい電流を、前記分圧点に供給する。す
なわち、前記入力トランジスタがＮＰＮ型のトランジス
タである場合には、そのベース電流を流し出し、ＰＮＰ
型のトランジスタである場合には、そのベース電流を吸
込む。
に、前記誤差アンプとともに、出力分圧抵抗の分圧点に
現れる帰還電圧を検知している短絡保護回路は、定格電
圧出力時における前記誤差アンプの入力トランジスタの
ベース電流と等しい電流を、前記分圧点に供給する。す
なわち、前記入力トランジスタがＮＰＮ型のトランジス
タである場合には、そのベース電流を流し出し、ＰＮＰ
型のトランジスタである場合には、そのベース電流を吸
込む。
【００２３】したがって、前記出力分圧抵抗からのベー
ス電流の供給はなくなり、省電力化のために該出力分圧
抵抗を高抵抗としても、前記ベース電流による該出力分
圧抵抗での電圧降下は発生せず、入力トランジスタのｈ
ＦＥばらつきによる定格出力電圧の誤差をなくすことが
できる。
ス電流の供給はなくなり、省電力化のために該出力分圧
抵抗を高抵抗としても、前記ベース電流による該出力分
圧抵抗での電圧降下は発生せず、入力トランジスタのｈ
ＦＥばらつきによる定格出力電圧の誤差をなくすことが
できる。
【００２４】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図５に基づいて説明すれば以下のとおりである。
図１〜図５に基づいて説明すれば以下のとおりである。
【００２５】図１は、本発明の実施の一形態の直流安定
化電源装置１１の概略的構成を示すブロック図である。
この直流安定化電源装置１１は、入力端子Ｐ１と、出力
端子Ｐ２と、接地端子Ｐ３とを備える、いわゆる３端子
レギュレータであり、入力端子Ｐ１からの入力電圧Ｖｉ
を、出力端子Ｐ２から所定の定電圧Ｖｏに安定化させて
出力する。この直流安定化電源装置１１は、たとえば５
〜１０〔Ａ〕の比較的大きな電流用途に用いられ、大略
的に、ＰＮＰ型のバイポーラトランジスタなどで実現さ
れるパワートランジスタＴＲと、そのベース電流Ｉｄを
制御する制御ＩＣ１２との２つのチップが、リードフレ
ーム上に搭載されて、１パッケージに樹脂封止されて構
成されている。
化電源装置１１の概略的構成を示すブロック図である。
この直流安定化電源装置１１は、入力端子Ｐ１と、出力
端子Ｐ２と、接地端子Ｐ３とを備える、いわゆる３端子
レギュレータであり、入力端子Ｐ１からの入力電圧Ｖｉ
を、出力端子Ｐ２から所定の定電圧Ｖｏに安定化させて
出力する。この直流安定化電源装置１１は、たとえば５
〜１０〔Ａ〕の比較的大きな電流用途に用いられ、大略
的に、ＰＮＰ型のバイポーラトランジスタなどで実現さ
れるパワートランジスタＴＲと、そのベース電流Ｉｄを
制御する制御ＩＣ１２との２つのチップが、リードフレ
ーム上に搭載されて、１パッケージに樹脂封止されて構
成されている。
【００２６】制御ＩＣ１２は、定電圧回路１３と、過電
流保護回路１４と、短絡保護回路１５とを備えて構成さ
れている。定電圧回路１３の誤差アンプ１６は、制御Ｉ
Ｃ１２の端子Ｐ１１から反転入力端に与えられる出力電
圧Ｖｏを出力分圧抵抗Ｒ３１，Ｒ３２で分圧した分圧値
Ｖａｄｊと、基準電圧源１７から非反転入力端に与えら
れる基準電圧Ｖｒｅｆ１とを比較し、両者の差に対応し
た制御電流を、制御トランジスタＱ１２のベースに与え
る。制御トランジスタＱ１２は、前記制御電流を増幅し
て、制御ＩＣ１２の入力端子Ｐ１２から、パワートラン
ジスタＴＲのベース電流Ｉｄを吸込み、こうして出力電
圧Ｖｏの前記分圧値Ｖａｄｊが、基準電圧Ｖｒｅｆ１よ
りも低くなる程、ベース電流Ｉｄが増加され、前記出力
電圧Ｖｏが所望とする一定値に維持される定電圧動作が
行われる。出力分圧抵抗Ｒ３１の端子間には、並列に位
相補償用のコンデンサＣ１１が接続されている。
流保護回路１４と、短絡保護回路１５とを備えて構成さ
れている。定電圧回路１３の誤差アンプ１６は、制御Ｉ
Ｃ１２の端子Ｐ１１から反転入力端に与えられる出力電
圧Ｖｏを出力分圧抵抗Ｒ３１，Ｒ３２で分圧した分圧値
Ｖａｄｊと、基準電圧源１７から非反転入力端に与えら
れる基準電圧Ｖｒｅｆ１とを比較し、両者の差に対応し
た制御電流を、制御トランジスタＱ１２のベースに与え
る。制御トランジスタＱ１２は、前記制御電流を増幅し
て、制御ＩＣ１２の入力端子Ｐ１２から、パワートラン
ジスタＴＲのベース電流Ｉｄを吸込み、こうして出力電
圧Ｖｏの前記分圧値Ｖａｄｊが、基準電圧Ｖｒｅｆ１よ
りも低くなる程、ベース電流Ｉｄが増加され、前記出力
電圧Ｖｏが所望とする一定値に維持される定電圧動作が
行われる。出力分圧抵抗Ｒ３１の端子間には、並列に位
相補償用のコンデンサＣ１１が接続されている。
【００２７】本発明では、前記パワートランジスタＴＲ
と一体に、かつ入力端子Ｐ１と出力端子Ｐ２との間のス
ルーラインに直列に、電流検知抵抗Ｒｐが形成されてお
り、その端子間電圧Ｖｓは、制御ＩＣ１２の入力端子Ｐ
１３，Ｐ１４から、過電流保護回路１４に取込まれる。
過電流保護回路１４では、前記端子間電圧Ｖｓが、誤差
アンプ１８において、基準電圧源１９で作成された基準
電圧Ｖｒｅｆ２と比較され、前記端子間電圧Ｖｓが基準
電圧Ｖｒｅｆ２以上となると、誤差アンプ１８は、前記
制御トランジスタＱ１２のベースと接地端子Ｐ１５との
間に介在される制御トランジスタＱ１０を導通し、前記
制御電流をバイパスして、前記ベース電流Ｉｄを抑制す
る。
と一体に、かつ入力端子Ｐ１と出力端子Ｐ２との間のス
ルーラインに直列に、電流検知抵抗Ｒｐが形成されてお
り、その端子間電圧Ｖｓは、制御ＩＣ１２の入力端子Ｐ
１３，Ｐ１４から、過電流保護回路１４に取込まれる。
過電流保護回路１４では、前記端子間電圧Ｖｓが、誤差
アンプ１８において、基準電圧源１９で作成された基準
電圧Ｖｒｅｆ２と比較され、前記端子間電圧Ｖｓが基準
電圧Ｖｒｅｆ２以上となると、誤差アンプ１８は、前記
制御トランジスタＱ１２のベースと接地端子Ｐ１５との
間に介在される制御トランジスタＱ１０を導通し、前記
制御電流をバイパスして、前記ベース電流Ｉｄを抑制す
る。
【００２８】こうして、図２において参照符Ｌ１−Ｌ２
−Ｌ３で示すように、出力電圧Ｖｏが低下していって
も、出力電流Ｉｏを、一定値のＩｏ１に維持する垂下特
性を実現することができ、過負荷などに対する過電流保
護動作を実現している。
−Ｌ３で示すように、出力電圧Ｖｏが低下していって
も、出力電流Ｉｏを、一定値のＩｏ１に維持する垂下特
性を実現することができ、過負荷などに対する過電流保
護動作を実現している。
【００２９】また、短絡保護回路１５は、ベース抵抗Ｒ
ｓによって前記ベース電流Ｉｄを電流−電圧変化し、そ
の端子間電圧が所定値以上となると、制御トランジスタ
Ｑ２０が導通して、前記誤差アンプ１６から制御トラン
ジスタＱ１２への制御電流をバイパスする。こうして、
前記図２において参照符Ｌ１−Ｌ４−Ｌ５−Ｌ６で示す
ような、フの字特性を実現している。
ｓによって前記ベース電流Ｉｄを電流−電圧変化し、そ
の端子間電圧が所定値以上となると、制御トランジスタ
Ｑ２０が導通して、前記誤差アンプ１６から制御トラン
ジスタＱ１２への制御電流をバイパスする。こうして、
前記図２において参照符Ｌ１−Ｌ４−Ｌ５−Ｌ６で示す
ような、フの字特性を実現している。
【００３０】前記制御トランジスタＱ１０，Ｑ２０のコ
レクタ−ベース間には、発振防止用のコンデンサＣ１，
Ｃ２がそれぞれ介在されている。
レクタ−ベース間には、発振防止用のコンデンサＣ１，
Ｃ２がそれぞれ介在されている。
【００３１】図３は、上述のように構成される直流安定
化電源装置１１の制御ＩＣ１２内の構成を具体的に説明
するための電気回路図である。この図２において、図１
に対応する部分には同一の参照符号を付して、その説明
を省略する。過電流保護回路１４において、前記端子Ｐ
１３から入力端子Ｐ１に接続されるハイレベルの電源ラ
イン２１と、前記端子Ｐ１５から接地端子Ｐ３に接続さ
れるローレベルの電源ライン２２との間には、定電流源
Ｆ１と、ダイオード接続されたトランジスタＱ１１と、
抵抗Ｒ１１との直列回路が接続されている。また、前記
電源ライン２１，２２間には、トランジスタＱ１２と、
トランジスタＱ１３と、抵抗Ｒ１２との直列回路が接続
されている。さらにまた、前記端子Ｐ１４を介して前記
電流検知抵抗ＲｐとパワートランジスタＴＲとの接続点
Ｐ２０に接続されるライン２３と、接地ライン２２との
間には、トランジスタＱ１４と、トランジスタＱ１５
と、抵抗Ｒ１３との直列回路が接続されている。
化電源装置１１の制御ＩＣ１２内の構成を具体的に説明
するための電気回路図である。この図２において、図１
に対応する部分には同一の参照符号を付して、その説明
を省略する。過電流保護回路１４において、前記端子Ｐ
１３から入力端子Ｐ１に接続されるハイレベルの電源ラ
イン２１と、前記端子Ｐ１５から接地端子Ｐ３に接続さ
れるローレベルの電源ライン２２との間には、定電流源
Ｆ１と、ダイオード接続されたトランジスタＱ１１と、
抵抗Ｒ１１との直列回路が接続されている。また、前記
電源ライン２１，２２間には、トランジスタＱ１２と、
トランジスタＱ１３と、抵抗Ｒ１２との直列回路が接続
されている。さらにまた、前記端子Ｐ１４を介して前記
電流検知抵抗ＲｐとパワートランジスタＴＲとの接続点
Ｐ２０に接続されるライン２３と、接地ライン２２との
間には、トランジスタＱ１４と、トランジスタＱ１５
と、抵抗Ｒ１３との直列回路が接続されている。
【００３２】ＰＮＰ型のトランジスタＱ１２，Ｑ１４
は、カレントミラー回路ＣＭ１１を形成し、両者のエミ
ッタ面積比は相互に等しく形成されている。ＰＮＰ型の
トランジスタＱ１１，Ｑ１５，Ｑ１３は、カレントミラ
ー回路ＣＭ１２を形成し、各トランジスタＱ１１，Ｑ１
５，Ｑ１３のエミッタ面積比は、１：１：ｘに形成され
ている。
は、カレントミラー回路ＣＭ１１を形成し、両者のエミ
ッタ面積比は相互に等しく形成されている。ＰＮＰ型の
トランジスタＱ１１，Ｑ１５，Ｑ１３は、カレントミラ
ー回路ＣＭ１２を形成し、各トランジスタＱ１１，Ｑ１
５，Ｑ１３のエミッタ面積比は、１：１：ｘに形成され
ている。
【００３３】したがって、ライン２１，２３間の電位
差、すなわち前記電圧Ｖｓが、 Ｖｓ＝ｋ・Ｔ／ｑ・ｌｎ（ｘ） …（１１） となると、トランジスタＱ１３のコレクタに抵抗Ｒ１４
を介して接続されている前記制御トランジスタＱ１０が
導通し、抵抗Ｒ１５を介して、前記制御電流の引込みを
行ない、過電流保護動作が行われる。
差、すなわち前記電圧Ｖｓが、 Ｖｓ＝ｋ・Ｔ／ｑ・ｌｎ（ｘ） …（１１） となると、トランジスタＱ１３のコレクタに抵抗Ｒ１４
を介して接続されている前記制御トランジスタＱ１０が
導通し、抵抗Ｒ１５を介して、前記制御電流の引込みを
行ない、過電流保護動作が行われる。
【００３４】この場合、出力電流Ｉｏの定格電流値をＩ
ｏｕとすると、プロセスばらつきを考慮して、過電流保
護レベルＩｏｐを、 Ｉｏｐ＝２×Ｉｏｕ …（１２） 程度まで抑えることが可能となる。
ｏｕとすると、プロセスばらつきを考慮して、過電流保
護レベルＩｏｐを、 Ｉｏｐ＝２×Ｉｏｕ …（１２） 程度まで抑えることが可能となる。
【００３５】前記制御トランジスタＱ１１，Ｑ１３のコ
レクタ間には、発振防止用のコンデンサＣ３が介在され
ている。
レクタ間には、発振防止用のコンデンサＣ３が介在され
ている。
【００３６】一方、短絡保護回路１５において、前記誤
差アンプ１６からの制御電流は、前記制御トランジスタ
Ｑ１２に対応するダーリントン接続された２段のトラン
ジスタＱ１，Ｑ２によって増幅される。トランジスタＱ
２のベース−エミッタ間には、バイアス用の抵抗Ｒ２１
が設けられ、またトランジスタＱ１のベース−エミッタ
間には、過渡応答性を向上するために、逆極性のダイオ
ードとして機能するトランジスタＱ２１が介在されてい
る。
差アンプ１６からの制御電流は、前記制御トランジスタ
Ｑ１２に対応するダーリントン接続された２段のトラン
ジスタＱ１，Ｑ２によって増幅される。トランジスタＱ
２のベース−エミッタ間には、バイアス用の抵抗Ｒ２１
が設けられ、またトランジスタＱ１のベース−エミッタ
間には、過渡応答性を向上するために、逆極性のダイオ
ードとして機能するトランジスタＱ２１が介在されてい
る。
【００３７】端子Ｐ１２，Ｐ１３間には、バイアス用の
抵抗Ｒ２２が設けられており、トランジスタＱ２によっ
てベース電流Ｉｄの引抜きが行われると、この抵抗Ｒ２
２からも電流が流れ、これによって発生した端子間電圧
で、パワートランジスタＴＲが導通される。前記ベース
電流Ｉｄは、トランジスタＱ２からベース抵抗Ｒｓに与
えられる。またこのベース抵抗Ｒｓには、トランジスタ
Ｑ２３を介して、定電流源Ｆ２からの電流が与えられ
る。トランジスタＱ２３は、前記制御トランジスタＱ２
０とカレントミラー回路ＣＭ１を形成しており、制御ト
ランジスタＱ２０のコレクタは、前記トランジスタＱ１
のベースに接続され、エミッタは、電源ライン２１，２
２間に介在されるトランジスタＱ３と分圧抵抗Ｒ１，Ｒ
２との直列回路のうち、分圧抵抗Ｒ１，Ｒ２による分圧
点Ｐ２１に接続される。トランジスタＱ３のベースは、
電源ライン２１，２２間に介在される定電流源Ｆ３とト
ランジスタＱ２４との直列回路の接続点Ｐ２２に接続さ
れる。トランジスタＱ２４のベースは、前記基準電圧源
１７に接続される。
抵抗Ｒ２２が設けられており、トランジスタＱ２によっ
てベース電流Ｉｄの引抜きが行われると、この抵抗Ｒ２
２からも電流が流れ、これによって発生した端子間電圧
で、パワートランジスタＴＲが導通される。前記ベース
電流Ｉｄは、トランジスタＱ２からベース抵抗Ｒｓに与
えられる。またこのベース抵抗Ｒｓには、トランジスタ
Ｑ２３を介して、定電流源Ｆ２からの電流が与えられ
る。トランジスタＱ２３は、前記制御トランジスタＱ２
０とカレントミラー回路ＣＭ１を形成しており、制御ト
ランジスタＱ２０のコレクタは、前記トランジスタＱ１
のベースに接続され、エミッタは、電源ライン２１，２
２間に介在されるトランジスタＱ３と分圧抵抗Ｒ１，Ｒ
２との直列回路のうち、分圧抵抗Ｒ１，Ｒ２による分圧
点Ｐ２１に接続される。トランジスタＱ３のベースは、
電源ライン２１，２２間に介在される定電流源Ｆ３とト
ランジスタＱ２４との直列回路の接続点Ｐ２２に接続さ
れる。トランジスタＱ２４のベースは、前記基準電圧源
１７に接続される。
【００３８】前記接続点Ｐ２２は、参照用抵抗Ｒｒおよ
びトランジスタＱ４の直列回路を介して、電源ライン２
２に接続される。トランジスタＱ４のベースには、前記
出力電圧Ｖｏの分圧値Ｖａｄｊが与えられる。前記参照
用抵抗Ｒｒには並列に、ダイオード接続されたトランジ
スタＱ２５が接続され、該参照用抵抗Ｒｒの電圧クラン
プが行われる。
びトランジスタＱ４の直列回路を介して、電源ライン２
２に接続される。トランジスタＱ４のベースには、前記
出力電圧Ｖｏの分圧値Ｖａｄｊが与えられる。前記参照
用抵抗Ｒｒには並列に、ダイオード接続されたトランジ
スタＱ２５が接続され、該参照用抵抗Ｒｒの電圧クラン
プが行われる。
【００３９】したがって、分圧値Ｖａｄｊが低下する
と、トランジスタＱ４の導通レベルが増し、参照用抵抗
Ｒｒを流れる電流Ｉ１が増加してトランジスタＱ３にベ
ース電流を供給する定電流源Ｆ３からより多くの電流が
引抜かれ、これによってトランジスタＱ２４のエミッタ
電流が減少し、接続点Ｐ２２の電位が低下し、トランジ
スタＱ３のエミッタ電位Ｖａも低下する。
と、トランジスタＱ４の導通レベルが増し、参照用抵抗
Ｒｒを流れる電流Ｉ１が増加してトランジスタＱ３にベ
ース電流を供給する定電流源Ｆ３からより多くの電流が
引抜かれ、これによってトランジスタＱ２４のエミッタ
電流が減少し、接続点Ｐ２２の電位が低下し、トランジ
スタＱ３のエミッタ電位Ｖａも低下する。
【００４０】短絡時（Ｖａｄｊ≒０）には、トランジス
タＱ３のエミッタ電位Ｖａは、参照用抵抗Ｒｒを流れる
電流をＩ１とするとき、 Ｖａ＝Ｖｂｅ（Ｑ４）＋Ｉ１×Ｒｒ−Ｖｂｅ（Ｑ３） …（１３） から、ほぼＩ１×Ｒｒで表すことができる。このとき、
分圧点Ｐ２１の電位も低下し、カレントミラー回路ＣＭ
１によってベース抵抗Ｒｓを流れる電流Ｉｄｓは、 Ｉｄｓ＝｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝／Ｒｓ …（９） に設定され、パワートランジスタＴＲのベース電流Ｉｄ
ｓを抑制することができる。すなわち、前述の従来技術
の直流安定化電源装置１では、トランジスタｑ３によっ
て、前記式４で示すように短絡電流を抑制していたのに
対して、本発明の直流安定化電源装置１１では、上記式
９から短絡電流が抑制される。
タＱ３のエミッタ電位Ｖａは、参照用抵抗Ｒｒを流れる
電流をＩ１とするとき、 Ｖａ＝Ｖｂｅ（Ｑ４）＋Ｉ１×Ｒｒ−Ｖｂｅ（Ｑ３） …（１３） から、ほぼＩ１×Ｒｒで表すことができる。このとき、
分圧点Ｐ２１の電位も低下し、カレントミラー回路ＣＭ
１によってベース抵抗Ｒｓを流れる電流Ｉｄｓは、 Ｉｄｓ＝｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝／Ｒｓ …（９） に設定され、パワートランジスタＴＲのベース電流Ｉｄ
ｓを抑制することができる。すなわち、前述の従来技術
の直流安定化電源装置１では、トランジスタｑ３によっ
て、前記式４で示すように短絡電流を抑制していたのに
対して、本発明の直流安定化電源装置１１では、上記式
９から短絡電流が抑制される。
【００４１】ここで、カレントミラー回路ＣＭ１のトラ
ンジスタＱ２３には、常時、定電流源Ｆ２からの定電流
が流れている。しかしながら、トランジスタＱ２０，Ｑ
２３のベース電位Ｖｂ（Ｑ２０，Ｑ２３）は、 Ｖｂ（Ｑ２０，Ｑ２３）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２３） …（１４） であり、一方、トランジスタＱ２０のエミッタ電位Ｖｅ
（Ｑ２０）は、 Ｖｅ（Ｑ２０）＝Ｖａ×Ｒ２／（Ｒ１＋Ｒ２） …（１５） であり、したがってトランジスタＱ２０のベース−エミ
ッタ間電圧Ｖｂｅ（Ｑ２０）は、 Ｖｂｅ（Ｑ２０）＝｛Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２３）｝ −｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝ …（１６） で表すことができる。この電圧Ｖｂｅ（Ｑ２０）がＶｂ
ｅ（Ｑ２３）に等しくなるとトランジスタＱ２０は動作
を開始する。このとき、 Ｉｄ×Ｒｓ＝Ｖａ×Ｒ２／（Ｒ
１＋Ｒ２）であり、したがって前記式９の条件を満たす
とき、トランジスタＱ２０，Ｑ２３はカレントミラー回
路として動作する。
ンジスタＱ２３には、常時、定電流源Ｆ２からの定電流
が流れている。しかしながら、トランジスタＱ２０，Ｑ
２３のベース電位Ｖｂ（Ｑ２０，Ｑ２３）は、 Ｖｂ（Ｑ２０，Ｑ２３）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２３） …（１４） であり、一方、トランジスタＱ２０のエミッタ電位Ｖｅ
（Ｑ２０）は、 Ｖｅ（Ｑ２０）＝Ｖａ×Ｒ２／（Ｒ１＋Ｒ２） …（１５） であり、したがってトランジスタＱ２０のベース−エミ
ッタ間電圧Ｖｂｅ（Ｑ２０）は、 Ｖｂｅ（Ｑ２０）＝｛Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２３）｝ −｛Ｖａ×Ｒ２／（Ｒ１＋Ｒ２）｝ …（１６） で表すことができる。この電圧Ｖｂｅ（Ｑ２０）がＶｂ
ｅ（Ｑ２３）に等しくなるとトランジスタＱ２０は動作
を開始する。このとき、 Ｉｄ×Ｒｓ＝Ｖａ×Ｒ２／（Ｒ
１＋Ｒ２）であり、したがって前記式９の条件を満たす
とき、トランジスタＱ２０，Ｑ２３はカレントミラー回
路として動作する。
【００４２】また、前記誤差アンプ１６は、たとえば図
４で示すように、一対の入力トランジスタＱ５１，Ｑ５
２から成り、２つの入力端の電圧を比較する差動対と、
前記２つの入力の比較結果に対応した電流を増幅して出
力するＰＮＰ型の出力トランジスタＱ５０とを含んで構
成されており、前記短絡保護回路１５の最低動作電圧Ｖ
ｉ（ｍｉｎ）は、この誤差アンプ１６内において、入力
電圧Ｖｉの電源ラインと出力端との間に介在される前記
出力トランジスタＱ５０のコレクタ−エミッタ間電圧を
Ｖｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） となり、前記式８と比較すると、ほぼ１Ｖｂｅだけ小さ
くなり、たとえば２．２〔Ｖ〕程度である。これによっ
て、低電圧動作可能であることが理解される。
４で示すように、一対の入力トランジスタＱ５１，Ｑ５
２から成り、２つの入力端の電圧を比較する差動対と、
前記２つの入力の比較結果に対応した電流を増幅して出
力するＰＮＰ型の出力トランジスタＱ５０とを含んで構
成されており、前記短絡保護回路１５の最低動作電圧Ｖ
ｉ（ｍｉｎ）は、この誤差アンプ１６内において、入力
電圧Ｖｉの電源ラインと出力端との間に介在される前記
出力トランジスタＱ５０のコレクタ−エミッタ間電圧を
Ｖｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） となり、前記式８と比較すると、ほぼ１Ｖｂｅだけ小さ
くなり、たとえば２．２〔Ｖ〕程度である。これによっ
て、低電圧動作可能であることが理解される。
【００４３】また、上記１Ｖｂｅの削減分となる前記図
６におけるトランジスタｑ３は、パワートランジスタｔ
ｒのベース電流ラインに直接挿入されていたので、大き
なエミッタ面積を要しており、該トランジスタｑ３を削
減することによって、制御ＩＣ１２のチップ面積を縮小
することもできる。
６におけるトランジスタｑ３は、パワートランジスタｔ
ｒのベース電流ラインに直接挿入されていたので、大き
なエミッタ面積を要しており、該トランジスタｑ３を削
減することによって、制御ＩＣ１２のチップ面積を縮小
することもできる。
【００４４】さらにまた、図３および図４を参照して、
本発明では、前記参照用抵抗Ｒｒの抵抗値は、定格電圧
出力時において、前記トランジスタＱ４のベース電流Ｉ
２が、誤差アンプ１６の前記入力トランジスタＱ５１の
ベース電流Ｉｂに等しくなるように、トリミング調整さ
れる。すなわち、 Ｖａｄｊ＋Ｖｂｅ（Ｑ４）＋Ｉ１・Ｒｒ＝Ｖｒｅｆ１＋Ｖｂｅ（Ｑ２４） …（１７） となるように、トリミング調整される。
本発明では、前記参照用抵抗Ｒｒの抵抗値は、定格電圧
出力時において、前記トランジスタＱ４のベース電流Ｉ
２が、誤差アンプ１６の前記入力トランジスタＱ５１の
ベース電流Ｉｂに等しくなるように、トリミング調整さ
れる。すなわち、 Ｖａｄｊ＋Ｖｂｅ（Ｑ４）＋Ｉ１・Ｒｒ＝Ｖｒｅｆ１＋Ｖｂｅ（Ｑ２４） …（１７） となるように、トリミング調整される。
【００４５】これによって、出力分圧抵抗Ｒ３１から
は、図４において参照符Ｉ２ａで示すような、入力トラ
ンジスタＱ５１へのベース電流Ｉｂは供給されなくな
る。一方、出力電圧Ｖｏの誤差アンプ１６への帰還は、
前述のように、出力分圧抵抗Ｒ３１，Ｒ３２を介して行
われるので、通常の直流安定化電源装置では、前記ベー
ス電流Ｉｂは、前記出力分圧抵抗Ｒ３１を介して与えら
れることになる。
は、図４において参照符Ｉ２ａで示すような、入力トラ
ンジスタＱ５１へのベース電流Ｉｂは供給されなくな
る。一方、出力電圧Ｖｏの誤差アンプ１６への帰還は、
前述のように、出力分圧抵抗Ｒ３１，Ｒ３２を介して行
われるので、通常の直流安定化電源装置では、前記ベー
ス電流Ｉｂは、前記出力分圧抵抗Ｒ３１を介して与えら
れることになる。
【００４６】ここで、出力電圧Ｖｏに対する出力分圧抵
抗Ｒ３１，Ｒ３２の影響を示すと、下式のようになる。
抗Ｒ３１，Ｒ３２の影響を示すと、下式のようになる。
【００４７】 Ｖｏ＝Ｖｒｅｆ１×（１＋Ｒ３１／Ｒ３２）＋Ｒ３１×Ｉｂ ＝Ｖｒｅｆ１×（１＋Ｒ３１／Ｒ３２）＋Ｒ３１×Ｉｃ／ｈＦＥ …（１８） Ｉｃは、入力トランジスタＱ５１のコレクタ電流であ
り、ｈＦＥは、入力トランジスタＱ５１の電流増幅率で
ある。
り、ｈＦＥは、入力トランジスタＱ５１の電流増幅率で
ある。
【００４８】したがって、出力電圧Ｖｏは、下線部で示
す入力トランジスタＱ５１の電流増幅率ｈＦＥの影響を
受けることになる。この影響を小さくするためには、誤
差アンプ１６の入力を複数段のトランジスタで構成し、
入力インピーダンスを高くするか、または出力分圧抵抗
Ｒ３１，Ｒ３２の抵抗値を小さくし、該出力分圧抵抗Ｒ
３１，Ｒ３２を流れる電流を、前記ベース電流Ｉｂに対
して、たとえば４桁以上の充分大きい値として、該ベー
ス電流Ｉｂの違いによる前記帰還電圧Ｖａｄｊの変動を
小さくすることが考えられる。
す入力トランジスタＱ５１の電流増幅率ｈＦＥの影響を
受けることになる。この影響を小さくするためには、誤
差アンプ１６の入力を複数段のトランジスタで構成し、
入力インピーダンスを高くするか、または出力分圧抵抗
Ｒ３１，Ｒ３２の抵抗値を小さくし、該出力分圧抵抗Ｒ
３１，Ｒ３２を流れる電流を、前記ベース電流Ｉｂに対
して、たとえば４桁以上の充分大きい値として、該ベー
ス電流Ｉｂの違いによる前記帰還電圧Ｖａｄｊの変動を
小さくすることが考えられる。
【００４９】しかしながら、低電圧化の観点から、前記
誤差アンプ１６の入力段は、ＰＮＰ型またはＮＰＮ型の
トランジスタのシングル構成となり、低消費電力化の観
点から、前記出力分圧抵抗Ｒ３１，Ｒ３２は、高抵抗と
される。このため、たとえば、前記基準電圧Ｖｒｅｆ１
を１．２５〔Ｖ〕とし、前記出力分圧抵抗Ｒ３１，Ｒ３
２の抵抗値を、共に２００〔ｋΩ〕とするとき、前記式
１８から、入力トランジスタＱ５１のベース電流Ｉｂを
無視、すなわち電流増幅率ｈＦＥを無限大とすると、下
線部の項が０となって、出力電圧Ｖｏは、２．５〔Ｖ〕
となる。
誤差アンプ１６の入力段は、ＰＮＰ型またはＮＰＮ型の
トランジスタのシングル構成となり、低消費電力化の観
点から、前記出力分圧抵抗Ｒ３１，Ｒ３２は、高抵抗と
される。このため、たとえば、前記基準電圧Ｖｒｅｆ１
を１．２５〔Ｖ〕とし、前記出力分圧抵抗Ｒ３１，Ｒ３
２の抵抗値を、共に２００〔ｋΩ〕とするとき、前記式
１８から、入力トランジスタＱ５１のベース電流Ｉｂを
無視、すなわち電流増幅率ｈＦＥを無限大とすると、下
線部の項が０となって、出力電圧Ｖｏは、２．５〔Ｖ〕
となる。
【００５０】これに対して、Ｉｃ＝２０〔μＡ〕、ｈＦ
Ｅ＝１００とすると、Ｉｂ＝０．２〔μＡ〕となり、Ｖ
ｏ＝２．５４〔Ｖ〕となる。また、ｈＦＥ＝８０とする
と、Ｖｏ＝２．５５〔Ｖ〕となり、ｈＦＥ＝２００とす
ると、Ｖｏ＝２．５２〔Ｖ〕となる。
Ｅ＝１００とすると、Ｉｂ＝０．２〔μＡ〕となり、Ｖ
ｏ＝２．５４〔Ｖ〕となる。また、ｈＦＥ＝８０とする
と、Ｖｏ＝２．５５〔Ｖ〕となり、ｈＦＥ＝２００とす
ると、Ｖｏ＝２．５２〔Ｖ〕となる。
【００５１】したがって、前述のように参照用抵抗Ｒｒ
の抵抗値を、定格電圧出力時において、前記トランジス
タＱ４のベース電流Ｉ２が、誤差アンプ１６の前記入力
トランジスタＱ５１のベース電流Ｉｂに等しくなるよう
にトリミング調整することによって、誤差アンプ１６の
入力段をトランジスタのシングル構成としても、また出
力分圧抵抗Ｒ３１，Ｒ３２を高抵抗としても、入力トラ
ンジスタＱ５１の電流増幅率ｈＦＥのばらつきの影響を
受けることなく、出力電圧Ｖｏを高精度に安定させるこ
とができる。
の抵抗値を、定格電圧出力時において、前記トランジス
タＱ４のベース電流Ｉ２が、誤差アンプ１６の前記入力
トランジスタＱ５１のベース電流Ｉｂに等しくなるよう
にトリミング調整することによって、誤差アンプ１６の
入力段をトランジスタのシングル構成としても、また出
力分圧抵抗Ｒ３１，Ｒ３２を高抵抗としても、入力トラ
ンジスタＱ５１の電流増幅率ｈＦＥのばらつきの影響を
受けることなく、出力電圧Ｖｏを高精度に安定させるこ
とができる。
【００５２】以上のように、本発明に従う直流安定化電
源装置１１は、過電流保護回路１４によるパワートラン
ジスタＴＲと直列に挿入した電流検知抵抗Ｒｐを用いた
前記図２において参照符Ｌ１−Ｌ２−Ｌ３で示すような
垂下特性による過電流保護動作によって、図２において
参照符Ａで示す領域の電力がパワートランジスタＴＲに
加わることを阻止し、さらにその垂下特性に加えて、短
絡時には、短絡保護回路１５による参照符Ｌ１−Ｌ４−
Ｌ５−Ｌ６で示すようなフの字特性によって、参照符Ｂ
で示す領域の電力負担をパワートランジスタＴＲから軽
減し、参照符Ｌ１−Ｌ２−Ｌ６で示すこれらを併せた特
性によってパワートランジスタＴＲを保護するので、定
格電流値に対して、従来では、たとえば３倍以上も必要
であった出力電流の最大値の設定を、前記式１２で示す
ように、２倍程度にまで抑制することができ、チップ面
積を大幅に縮小し、低コスト化を図ることができる。ま
たこれによって、負荷側回路の耐電圧も低くすることが
できる。
源装置１１は、過電流保護回路１４によるパワートラン
ジスタＴＲと直列に挿入した電流検知抵抗Ｒｐを用いた
前記図２において参照符Ｌ１−Ｌ２−Ｌ３で示すような
垂下特性による過電流保護動作によって、図２において
参照符Ａで示す領域の電力がパワートランジスタＴＲに
加わることを阻止し、さらにその垂下特性に加えて、短
絡時には、短絡保護回路１５による参照符Ｌ１−Ｌ４−
Ｌ５−Ｌ６で示すようなフの字特性によって、参照符Ｂ
で示す領域の電力負担をパワートランジスタＴＲから軽
減し、参照符Ｌ１−Ｌ２−Ｌ６で示すこれらを併せた特
性によってパワートランジスタＴＲを保護するので、定
格電流値に対して、従来では、たとえば３倍以上も必要
であった出力電流の最大値の設定を、前記式１２で示す
ように、２倍程度にまで抑制することができ、チップ面
積を大幅に縮小し、低コスト化を図ることができる。ま
たこれによって、負荷側回路の耐電圧も低くすることが
できる。
【００５３】また、参照用抵抗Ｒｒの抵抗値を、定格電
圧出力時において、前記トランジスタＱ４のベース電流
Ｉ２が、誤差アンプ１６の前記入力トランジスタＱ５１
のベース電流Ｉｂに等しくなるようにトリミング調整す
るので、誤差アンプ１６の入力段をトランジスタのシン
グル構成としても、また出力分圧抵抗Ｒ３１，Ｒ３２を
高抵抗としても、入力トランジスタＱ５１の電流増幅率
ｈＦＥのばらつきの影響を受けることなく、出力電圧Ｖ
ｏを高精度に安定させることができる。
圧出力時において、前記トランジスタＱ４のベース電流
Ｉ２が、誤差アンプ１６の前記入力トランジスタＱ５１
のベース電流Ｉｂに等しくなるようにトリミング調整す
るので、誤差アンプ１６の入力段をトランジスタのシン
グル構成としても、また出力分圧抵抗Ｒ３１，Ｒ３２を
高抵抗としても、入力トランジスタＱ５１の電流増幅率
ｈＦＥのばらつきの影響を受けることなく、出力電圧Ｖ
ｏを高精度に安定させることができる。
【００５４】さらにまた、前記抵抗Ｒ２は、トリミング
によってその抵抗値が調整され、そのトリミングのビッ
ト数によっても変化するけれども、たとえば±２０
〔％〕程度であったプロセスばらつきを、±１０〔％〕
程度に抑えることができ、これによってもまた、最大電
流の高精度な調整が可能になり、チップ面積の縮小に貢
献することができる。
によってその抵抗値が調整され、そのトリミングのビッ
ト数によっても変化するけれども、たとえば±２０
〔％〕程度であったプロセスばらつきを、±１０〔％〕
程度に抑えることができ、これによってもまた、最大電
流の高精度な調整が可能になり、チップ面積の縮小に貢
献することができる。
【００５５】また、ベース電流Ｉｄは、 Ｉｄ＝｛［Ｖｒｅｆ１＋Ｖｂｅ（Ｑ２４）−Ｖｂｅ（Ｑ３）］ ×Ｒ２／（Ｒ１＋Ｒ２）＋Ｖｂｅ（Ｑ２０）−Ｖｂｅ（Ｑ２３）｝／Ｒｓ …（１９） で決定される。一方で、前記基準電圧源１７は、たとえ
ば図５で示すように構成される。本発明では、この基準
電圧源１７において参照符Ｒｔで示す抵抗がトリミング
調整され、前記基準電圧Ｖｒｅｆ１の調整が行われる。
これによって、さらに一層の高精度なベース電流制御が
可能になり、チップ面積の縮小に貢献することができ
る。
ば図５で示すように構成される。本発明では、この基準
電圧源１７において参照符Ｒｔで示す抵抗がトリミング
調整され、前記基準電圧Ｖｒｅｆ１の調整が行われる。
これによって、さらに一層の高精度なベース電流制御が
可能になり、チップ面積の縮小に貢献することができ
る。
【００５６】
【発明の効果】本発明に係る直流安定化電源装置は、以
上のように、ＰＮＰ型トランジスタと、その制御ＩＣと
の２チップ構成の直流安定化電源装置において、第３お
よび第４のトランジスタＱ３，Ｑ４によって、出力電圧
が低くなる程、入力電源ライン側から参照用抵抗Ｒｒに
大きな電流を引抜かせ、その第３のトランジスタＱ３の
エミッタ電圧Ｖａを分圧抵抗Ｒ１，Ｒ２で分圧した分圧
値がベース抵抗Ｒｓの端子間電圧に釣合うように、カレ
ントミラー回路ＣＭ１によって、ベース電流Ｉｄを作成
するダーリントン接続された第１および第２のトランジ
スタＱ１，Ｑ２への制御電流をバイパスし、出力電圧が
低くなる程、出力電流を小さくしてゆく、いわゆるフの
字特性による短絡保護動作を実現する。
上のように、ＰＮＰ型トランジスタと、その制御ＩＣと
の２チップ構成の直流安定化電源装置において、第３お
よび第４のトランジスタＱ３，Ｑ４によって、出力電圧
が低くなる程、入力電源ライン側から参照用抵抗Ｒｒに
大きな電流を引抜かせ、その第３のトランジスタＱ３の
エミッタ電圧Ｖａを分圧抵抗Ｒ１，Ｒ２で分圧した分圧
値がベース抵抗Ｒｓの端子間電圧に釣合うように、カレ
ントミラー回路ＣＭ１によって、ベース電流Ｉｄを作成
するダーリントン接続された第１および第２のトランジ
スタＱ１，Ｑ２への制御電流をバイパスし、出力電圧が
低くなる程、出力電流を小さくしてゆく、いわゆるフの
字特性による短絡保護動作を実現する。
【００５７】それゆえ、最低動作電圧Ｖｉ（ｍｉｎ）
は、誤差アンプ内において、入力電圧Ｖｉの電源ライン
と出力端との間に介在されるＰＮＰ型トランジスタのコ
レクタ−エミッタ間電圧をＶｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） となり、前記式８で示す従来技術の直流安定化電源装置
１に対して、ほぼ１Ｖｂｅ、すなわち１〔Ｖ〕程度、低
電圧動作を可能にすることができる。
は、誤差アンプ内において、入力電圧Ｖｉの電源ライン
と出力端との間に介在されるＰＮＰ型トランジスタのコ
レクタ−エミッタ間電圧をＶｃｅとすると、 Ｖｉ（ｍｉｎ）＝Ｉｄ×Ｒｓ＋Ｖｂｅ（Ｑ２）＋Ｖｂｅ（Ｑ１）＋Ｖｃｅ …（１０） となり、前記式８で示す従来技術の直流安定化電源装置
１に対して、ほぼ１Ｖｂｅ、すなわち１〔Ｖ〕程度、低
電圧動作を可能にすることができる。
【００５８】また、本発明に係る直流安定化電源装置
は、以上のように、短絡保護回路の第４のトランジスタ
Ｑ４のベースを誤差アンプの入力端と接続して、該第４
のトランジスタＱ４のベースから誤差アンプの入力トラ
ンジスタＱ５１のベース電流を供給するようにし、参照
用抵抗Ｒｒを調整して、トランジスタＱ４から供給する
電流を定格電圧出力時における入力トランジスタＱ５１
のベース電流と等しくする。
は、以上のように、短絡保護回路の第４のトランジスタ
Ｑ４のベースを誤差アンプの入力端と接続して、該第４
のトランジスタＱ４のベースから誤差アンプの入力トラ
ンジスタＱ５１のベース電流を供給するようにし、参照
用抵抗Ｒｒを調整して、トランジスタＱ４から供給する
電流を定格電圧出力時における入力トランジスタＱ５１
のベース電流と等しくする。
【００５９】それゆえ、出力分圧抵抗を介して入力トラ
ンジスタＱ５１へ供給される電流はなくなり、省電力化
のために該出力分圧抵抗を高抵抗としても、前記ベース
電流による該出力分圧抵抗での電圧降下は発生せず、入
力トランジスタＱ５１のｈＦＥばらつきによる定格出力
電圧の誤差をなくすことができる。
ンジスタＱ５１へ供給される電流はなくなり、省電力化
のために該出力分圧抵抗を高抵抗としても、前記ベース
電流による該出力分圧抵抗での電圧降下は発生せず、入
力トランジスタＱ５１のｈＦＥばらつきによる定格出力
電圧の誤差をなくすことができる。
【００６０】さらにまた、本発明に係る直流安定化電源
装置は、以上のように、出力電圧検知のために前記誤差
アンプとともに出力分圧抵抗の分圧点に現れる帰還電圧
を検知している短絡保護回路から、定格電圧出力時にお
ける前記誤差アンプの入力トランジスタのベース電流と
等しい電流を、前記分圧点に供給する。
装置は、以上のように、出力電圧検知のために前記誤差
アンプとともに出力分圧抵抗の分圧点に現れる帰還電圧
を検知している短絡保護回路から、定格電圧出力時にお
ける前記誤差アンプの入力トランジスタのベース電流と
等しい電流を、前記分圧点に供給する。
【００６１】それゆえ、前記出力分圧抵抗からのベース
電流の供給はなくなり、省電力化のために該出力分圧抵
抗を高抵抗としても、前記ベース電流による該出力分圧
抵抗での電圧降下は発生せず、入力トランジスタのｈＦ
Ｅばらつきによる定格出力電圧の誤差をなくすことがで
きる。
電流の供給はなくなり、省電力化のために該出力分圧抵
抗を高抵抗としても、前記ベース電流による該出力分圧
抵抗での電圧降下は発生せず、入力トランジスタのｈＦ
Ｅばらつきによる定格出力電圧の誤差をなくすことがで
きる。
【図１】本発明の実施の一形態の直流安定化電源装置の
概略的構成を示すブロック図である。
概略的構成を示すブロック図である。
【図２】図１および図３で示す直流安定化電源装置の動
作特性を示すグラフである。
作特性を示すグラフである。
【図３】図１で示す直流安定化電源装置における制御Ｉ
Ｃ内の構成を具体的に説明するための電気回路図であ
る。
Ｃ内の構成を具体的に説明するための電気回路図であ
る。
【図４】定電圧回路内の誤差アンプの一構成例を示す電
気回路図である。
気回路図である。
【図５】定電圧回路内の基準電圧源の一構成例を示す電
気回路図である。
気回路図である。
【図６】典型的な従来技術の直流安定化電源装置の電気
回路図である。
回路図である。
【図７】図６で示す直流安定化電源装置の動作特性を示
すグラフである。
すグラフである。
１１ 直流安定化電源装置 １２ 制御ＩＣ １３ 定電圧回路 １４ 過電流保護回路 １５ 短絡保護回路 １６，１８ 誤差アンプ １７，１９ 基準電圧源 ＣＭ１，ＣＭ１１，ＣＭ１２ カレントミラー回路 Ｆ１，Ｆ２，Ｆ３ 定電流源 Ｑ１ トランジスタ（第１のトランジスタ） Ｑ２ トランジスタ（第２のトランジスタ） Ｑ３ トランジスタ（第３のトランジスタ） Ｑ４ トランジスタ（第４のトランジスタ） Ｑ１２ 制御トランジスタ Ｑ１０，Ｑ２０ 制御トランジスタＱ２４ トランジスタ（第５のトランジスタ） Ｑ５０ 出力トランジスタ Ｑ５１，Ｑ５２ 入力トランジスタ Ｒ１，Ｒ２ 分圧抵抗 Ｒ３１，Ｒ３２ 出力分圧抵抗 Ｒｐ 電流検知抵抗 Ｒｒ 参照用抵抗 Ｒｓ ベース抵抗 ＴＲ パワートランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−37018（ＪＰ，Ａ) 特開 平３−136112（ＪＰ，Ａ) 特開 平10−111722（ＪＰ，Ａ) 実開 平３−63217（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618
Claims (3)
- 【請求項１】入出力端子間にパワー素子として介在され
るＰＮＰ型トランジスタと、誤差アンプが前記ＰＮＰ型
トランジスタの出力電圧と予め定める基準電圧とを比較
し、両者の差に対応して前記ＰＮＰ型トランジスタのベ
ース電流を制御する制御ＩＣとが１パッケージに封止さ
れて成る直流安定化電源装置において、 前記制御ＩＣは、 前記ＰＮＰ型トランジスタのベース電流Ｉｄ検知用のベ
ース抵抗Ｒｓと、 前記ＰＮＰ型トランジスタのベースとベース抵抗Ｒｓと
の間に介在され、前記出力電圧と基準電圧との差に対応
した制御電流を増幅して前記ベース電流Ｉｄを作成する
ダーリントン接続された第１および第２のトランジスタ
Ｑ１，Ｑ２と、電源ライン２１，２２間に介在され、定電圧がベースに
与えられる第５のトランジスタＱ２４および定電流源Ｆ
３から成る直列回路と、 前記定電流源Ｆ３と第５のトランジスタＱ２４との接続
点にベースが接続され、該接続点の電圧に対応したエミ
ッタ電圧Ｖａを出力する第３のトランジスタＱ３と、 前記定電流源Ｆ３と第５のトランジスタＱ２４との接続
点に一端が接続される 参照用抵抗Ｒｒと、 前記出力電圧が低くなる程、前記参照用抵抗Ｒｒの他端
から大きな電流を引抜く第４のトランジスタＱ４と、 前記電圧Ｖａを分圧する分圧抵抗Ｒ１，Ｒ２と、短絡時に 前記分圧抵抗Ｒ１，Ｒ２の分圧値が前記ベース
抵抗Ｒｓの端子間電圧に釣合うように、分圧点に前記制
御電流をバイパスするカレントミラー回路ＣＭ１とを含
む短絡保護回路を備えることを特徴とする直流安定化電
源装置。 - 【請求項２】前記第４のトランジスタＱ４のベースは、
前記出力電圧が帰還される前記誤差アンプの入力端と接
続され、該第４のトランジスタＱ４のベース電流が、定
格電圧出力時における誤差アンプの入力トランジスタＱ
５１のベース電流と等しくなるように、前記参照用抵抗
Ｒｒを設定することを特徴とする請求項１記載の直流安
定化電源装置。 - 【請求項３】入出力端子間にパワー素子を介在し、その
出力電圧を出力分圧抵抗で分圧して得られた帰還電圧
を、誤差アンプが予め定める基準電圧と比較し、両者の
差に対応して前記パワー素子の制御電流を制御すること
によって定電圧動作を実現するとともに、短絡保護回路
が前記帰還電圧を検知し、出力電圧が低くなる程、出力
電流を小さくしてゆく短絡保護動作を実現するようにし
た直流安定化電源装置において、 前記短絡保護回路は、短絡検知のための参照用抵抗Ｒｒ
と、前記出力分圧抵抗の分圧点に接続されて前記出力電
圧が帰還される前記誤差アンプの入力端にベースが接続
され、エミッタが前記参照用抵抗Ｒｒに接続され、前記
出力電圧が低くなる程、前記参照用抵抗Ｒｒから大きな
電流を引抜く第４のトランジスタＱ４を備え、前記第４
のトランジスタＱ４のベース電流が、定格電圧出力時に
おける誤差アンプの入力トランジスタＱ５１のベース電
流と等しくなるように、前記参照用抵抗Ｒｒを設定する
ことを特徴とする直流安定化電源装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11088537A JP3065605B2 (ja) | 1998-10-12 | 1999-03-30 | 直流安定化電源装置 |
| EP99120266A EP0994401B1 (en) | 1998-10-12 | 1999-10-11 | Direct-current stabilization power supply device |
| KR1019990043822A KR100353548B1 (ko) | 1998-10-12 | 1999-10-11 | 직류 안정화 전원장치 |
| DE69937778T DE69937778T2 (de) | 1998-10-12 | 1999-10-11 | Gleichstromstabilisierungs-Stromversorgungsschaltung |
| US09/416,053 US6201674B1 (en) | 1998-10-12 | 1999-10-12 | Direct-current stabilization power supply device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10-289235 | 1998-10-12 | ||
| JP28923598 | 1998-10-12 | ||
| JP11088537A JP3065605B2 (ja) | 1998-10-12 | 1999-03-30 | 直流安定化電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000187515A JP2000187515A (ja) | 2000-07-04 |
| JP3065605B2 true JP3065605B2 (ja) | 2000-07-17 |
Family
ID=26429900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11088537A Expired - Fee Related JP3065605B2 (ja) | 1998-10-12 | 1999-03-30 | 直流安定化電源装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6201674B1 (ja) |
| EP (1) | EP0994401B1 (ja) |
| JP (1) | JP3065605B2 (ja) |
| KR (1) | KR100353548B1 (ja) |
| DE (1) | DE69937778T2 (ja) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894468B1 (en) * | 1999-07-07 | 2005-05-17 | Synqor, Inc. | Control of DC/DC converters having synchronous rectifiers |
| JP2001350529A (ja) * | 2000-06-08 | 2001-12-21 | Murata Mfg Co Ltd | 電源装置およびそれを用いた電子機器および電源装置の出力短絡保護方法 |
| US6496345B1 (en) * | 2000-10-10 | 2002-12-17 | National Semiconductor Corporation | Current regulation with low on resistance in overdriven mode |
| JP3487428B2 (ja) | 2000-10-31 | 2004-01-19 | 松下電器産業株式会社 | 電源回路および非接触ｉｃカード |
| US6459247B1 (en) * | 2000-11-21 | 2002-10-01 | Agilent Technologies, Inc. | Power supply capable of being configured to generate positive and negative output resistances |
| JP2002196830A (ja) * | 2000-12-25 | 2002-07-12 | Nec Saitama Ltd | 定電圧レギュレータ及びその使用方法 |
| FR2819904B1 (fr) * | 2001-01-19 | 2003-07-25 | St Microelectronics Sa | Regulateur de tension protege contre les courts-circuits |
| US6678130B2 (en) * | 2001-03-27 | 2004-01-13 | Agilent Technologies, Inc. | Voltage regulator with electrostatic discharge shunt |
| JP3548739B2 (ja) * | 2001-11-07 | 2004-07-28 | 三菱電機株式会社 | 車載用電子制御装置 |
| US6541945B1 (en) * | 2001-12-13 | 2003-04-01 | National Semiconductor Corporation | Apparatus and method for sharing two or more amplifiers to an array of pass circuits in a regulator circuit |
| JP3818231B2 (ja) * | 2002-07-12 | 2006-09-06 | 株式会社デンソー | 電源回路 |
| DE10239813B4 (de) * | 2002-08-29 | 2005-09-29 | Advanced Micro Devices, Inc., Sunnyvale | Elektronische Schaltung mit verbesserter Stromstabilisierung |
| JP4163019B2 (ja) * | 2003-02-06 | 2008-10-08 | シャープ株式会社 | 安定化電源用デバイスおよびそれを用いるスイッチング電源装置ならびに電子機器 |
| JP3610556B1 (ja) * | 2003-10-21 | 2005-01-12 | ローム株式会社 | 定電圧電源装置 |
| JP2005235932A (ja) * | 2004-02-18 | 2005-09-02 | Seiko Instruments Inc | ボルテージレギュレータおよびその製造方法 |
| JP3907640B2 (ja) * | 2004-05-20 | 2007-04-18 | 松下電器産業株式会社 | 過電流防止回路 |
| JP4206969B2 (ja) * | 2004-05-31 | 2009-01-14 | ソニー株式会社 | 電源装置 |
| JP4628176B2 (ja) * | 2004-06-14 | 2011-02-09 | ローム株式会社 | 電源装置および電子機器 |
| JP4429868B2 (ja) * | 2004-10-14 | 2010-03-10 | シャープ株式会社 | スイッチング電源回路及びそれを用いた電子機器 |
| DE102005010013B4 (de) * | 2005-03-04 | 2011-07-28 | Infineon Technologies Austria Ag | Stromregler mit einem Transistor und einem Messwiderstand |
| US7342440B2 (en) | 2005-03-04 | 2008-03-11 | Infineon Technologies Austria Ag | Current regulator having a transistor and a measuring resistor |
| DE102005028211B4 (de) * | 2005-06-17 | 2007-02-01 | Infineon Technologies Ag | Schaltungsanordnung zum Verbinden eines ersten Schaltungsknotens mit einem zweiten Schaltungsknoten und zum Schutz des ersten Schaltungsknotens vor einer Überspannung |
| JP4781732B2 (ja) * | 2005-06-24 | 2011-09-28 | 株式会社リコー | 電源システム装置及びその制御方法 |
| US7538528B2 (en) * | 2006-09-13 | 2009-05-26 | Linear Technology Corporation | Constant power foldback mechanism programmable to approximate safe operating area of pass device for providing connection to load |
| JP2008123276A (ja) * | 2006-11-13 | 2008-05-29 | Sharp Corp | 定電圧出力回路 |
| JP5044448B2 (ja) * | 2008-03-03 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 電源スイッチ回路 |
| JP4880007B2 (ja) * | 2009-03-10 | 2012-02-22 | 株式会社リコー | 定電圧電源回路 |
| JP2010226788A (ja) * | 2009-03-19 | 2010-10-07 | Oki Semiconductor Co Ltd | 過電流検出回路および電源装置 |
| CN102035165B (zh) * | 2009-09-29 | 2014-07-30 | 意法半导体研发（上海）有限公司 | 用于短路保护的系统和方法 |
| JP2012083850A (ja) * | 2010-10-07 | 2012-04-26 | On Semiconductor Trading Ltd | 定電圧電源回路 |
| WO2015015488A1 (en) * | 2013-07-29 | 2015-02-05 | Microsemi Corp. - Analog Mixed Signal Group, Ltd. | Integrated limiter and active filter |
| WO2016037335A1 (en) * | 2014-09-11 | 2016-03-17 | Abb Technology Ltd | Protective circuit |
| US11522363B2 (en) * | 2018-09-03 | 2022-12-06 | Stmicroelectronics S.R.L. | Supply protection circuit that protects power transistor from a supply signal of an incorrect polarity |
| JP2023047804A (ja) * | 2021-09-27 | 2023-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3771021A (en) * | 1972-08-02 | 1973-11-06 | Amp Inc | Overcurrent foldback circuit |
| US4428015A (en) * | 1981-12-22 | 1984-01-24 | Hughes Aircraft Company | Overcurrent limiter circuit for switching regulator power supplies |
| JPS60521A (ja) * | 1983-06-15 | 1985-01-05 | Mitsubishi Electric Corp | 電流制限保護回路 |
| JPS6037018A (ja) | 1983-08-05 | 1985-02-26 | Nippon Denso Co Ltd | 電流リミッタ装置 |
| US4587476A (en) * | 1983-09-29 | 1986-05-06 | The Boeing Company | High voltage temperature compensated foldback circuit |
| IT1205095B (it) * | 1987-06-25 | 1989-03-10 | Sgs Microelettronica Spa | Regolatore di tensione di tipo serie a bassa caduta di tensione,in circuito integrato,con transistore pnp di potenza protetto contro le sovratensioni e le sovracorrenti |
| DD277562A1 (de) * | 1988-12-01 | 1990-04-04 | Radebeul Rapido Waegetechnik | Schaltung zur strombegrenzung mit foldback-verhalten |
| JPH0363217A (ja) | 1989-08-02 | 1991-03-19 | Kansai Paint Co Ltd | 浴用剤 |
| JPH03136112A (ja) | 1989-10-23 | 1991-06-10 | Sharp Corp | 安定化電源回路 |
| US5257156A (en) * | 1992-03-18 | 1993-10-26 | The United States Of America As Represented By The Secretary Of The Navy | Turn-on transient overcurrent response suppressor |
| JP2643813B2 (ja) * | 1993-12-24 | 1997-08-20 | 日本電気株式会社 | 安定化電源回路 |
| JPH07250468A (ja) * | 1994-03-11 | 1995-09-26 | Fujitsu Ltd | Ｄｃ／ｄｃコンバータ |
| JPH08263152A (ja) * | 1995-03-20 | 1996-10-11 | Fujitsu Ten Ltd | 安定化電源回路 |
| JP3330004B2 (ja) | 1995-12-13 | 2002-09-30 | シャープ株式会社 | 直流安定化電源 |
| JP3442942B2 (ja) | 1996-10-08 | 2003-09-02 | シャープ株式会社 | 直流安定化電源回路の出力ドライブ回路 |
-
1999
- 1999-03-30 JP JP11088537A patent/JP3065605B2/ja not_active Expired - Fee Related
- 1999-10-11 DE DE69937778T patent/DE69937778T2/de not_active Expired - Fee Related
- 1999-10-11 EP EP99120266A patent/EP0994401B1/en not_active Expired - Lifetime
- 1999-10-11 KR KR1019990043822A patent/KR100353548B1/ko not_active IP Right Cessation
- 1999-10-12 US US09/416,053 patent/US6201674B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000187515A (ja) | 2000-07-04 |
| EP0994401A2 (en) | 2000-04-19 |
| EP0994401B1 (en) | 2007-12-19 |
| DE69937778D1 (de) | 2008-01-31 |
| EP0994401A3 (en) | 2000-05-03 |
| US6201674B1 (en) | 2001-03-13 |
| KR20000028983A (ko) | 2000-05-25 |
| DE69937778T2 (de) | 2008-12-04 |
| KR100353548B1 (ko) | 2002-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3065605B2 (ja) | 直流安定化電源装置 | |
| JP3394389B2 (ja) | 直流安定化電源回路 | |
| US4349778A (en) | Band-gap voltage reference having an improved current mirror circuit | |
| US4951003A (en) | Differential transconductance circuit | |
| JPH0474731B2 (ja) | ||
| US5099381A (en) | Enable circuit with embedded thermal turn-off | |
| GB2131208A (en) | Constant current generator circuit | |
| GB2030808A (en) | Protecting transistors | |
| JPH0123802B2 (ja) | ||
| US4605892A (en) | Current-source arrangement | |
| JPS62128307A (ja) | 熱保護回路 | |
| US5010303A (en) | Balanced integrated circuit differential amplifier | |
| JPH0158684B2 (ja) | ||
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| JPH0413692Y2 (ja) | ||
| JPS589589A (ja) | 小型直流モ−タの速度制御回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JP2617123B2 (ja) | 安定化直流電源回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JP2532900Y2 (ja) | リミッタ回路 | |
| KR100689256B1 (ko) | 안정화 전원회로 | |
| JPH04338811A (ja) | バンドギャップ基準電圧発生回路 | |
| JPH09179639A (ja) | 直列制御形レギュレータ | |
| JPH022545B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |