JP3610556B1 - 定電圧電源装置 - Google Patents

Abstract

【課題】高速な負荷応答特性を有する定電圧電源装置において、フの字型過電流保護機能を持たせるとともに、その保護すべき所定電流値を周囲温度や使用状況によらずに正確に決定し、且つ過電流保護動作状態時に低電流に維持し、さらに起動を確実に行えるオフセット量を持たせること。
【解決手段】帰還電圧とオフセット電圧との和電圧と、出力電流検出電圧（即ち、出力電流）とを比較するとともに、そのオフセット電圧は出力電流が低いときに大きく且つ出力電流が大きくなるに連れて小さくなるように出力電流に逆比例する特性を持たせる。また、交流成分の帰還量を多くして、出力側コンデンサのＥＳＲを等価的に大きくし、発振防止のための位相補償を確実に行う。
【選択図】 図１

Description

本発明は、高速な負荷応答特性を有し、フの字型過電流保護機能を有する定電圧電源装置に関する。

直流入力電圧を主制御トランジスタによって制御して、所定の定電圧の出力電圧を出力するようにした定電圧電源装置が用いられている。この定電圧電源装置では、出力電圧と基準電圧との差を誤差増幅器で得て、出力電圧が所定定電圧になるように、主制御トランジスタを制御している。また、負荷側の故障などにより出力電流が過電流状態になったときに、出力電流を所定値以下に制限する過電流保護機能を設けている。その過電流保護機能として、電流垂下特性ではなく、出力電圧の低下とともに出力電流も低減する、いわゆるフの字特性を持たせたものが知られている（特許文献１参照）。

このフの字型過電流保護機能を有する定電圧電源装置は、出力電流が所定の電流値以内では、定電圧の出力電圧を発生し、保護すべき所定の電流値に達したときは、出力電圧とともに出力電流をも低減できるから、保護動作状態での損失を少なくできる。
特開２００２−３０４２２５号公報

定電圧電源装置のフの字型過電流保護機能においては、保護すべき所定電流値を周囲温度や使用状況によらずに正確に決定することや、過電流保護動作状態において流れる電流を出来るだけ小さく設定すること、及び起動時に確実に起動可能にするために所定のオフセット量を持たせることが必要である。

しかし、従来の定電圧電源装置では、所定のオフセット量を抵抗やダイオードの電圧降下を利用して得ているから、周囲温度や使用状況に影響されやすく、保護すべき所定電流値を正確に設定することが困難である。また、過電流保護動作状態において流れる電流を、余裕を見込んで大きめに設定する必要が生じるから、電力消費が大きくなってしまう。

また、近年、電源装置の負荷側に平滑用などのコンデンサとして、セラミックコンデンサが用いられることが多くなってきている。その理由は、セラミックコンデンサの単位体積当たりの容量が、タンタルコンデンサや電解コンデンサ等のそれに比して大きく、所要の容量を得るために小型化できること、さらに信頼性、耐久性に優れていること等にある。したがって、電子機器の小型化、省エネルギー化に伴い、電子機器に用いられるコンデンサの殆どが積層タイプなどのセラミックコンデンサに移行してきている。ただ、セラミックコンデンサは、その等価直列抵抗（以下、ＥＳＲ）がタンタルコンデンサや電解コンデンサ等のそれに対して著しく小さいという特徴を持っている。

このＥＳＲが小さいことは、損失が少ないことに直結するから消費電力を低減する観点から好ましいことである。しかし、定電圧電源装置の帰還制御を高速に行う場合には、ＥＳＲが小さいことによって、位相補償のための交流分の帰還信号が得られにくい。その交流分の帰還信号が少ない分に応じて制御系の増幅度を上げると制御ループが発振する可能性が高くなると言う新たな問題が生じてきている。

そこで、本発明は、高速な負荷応答特性を有する定電圧電源装置において、フの字型過電流保護機能を持たせるとともに、その保護すべき所定電流値を周囲温度や使用状況によらずに正確に決定し、且つ過電流保護動作状態時に低電流に維持し、さらに起動を確実に行えるオフセット量を持たせることを目的とする。

また、高速な負荷応答特性を有する定電圧電源装置において、フの字型過電流保護機能を持たせるとともに、交流分の帰還信号を大きくして、発振防止のための位相補償を確実に行うことを目的とする。

また、高速な負荷応答特性を有し、フの字型過電流保護機能を有する定電圧電源装置において、さらに高速動作と低消費電力化を図ることを目的とする。

請求項１記載の定電圧電源装置は、出力制御信号によって導通度が制御されて、電源電圧を所定の出力電圧に変換して、その出力電圧及び出力電流を外部へ出力するための主制御トランジスタ回路と、前記出力電圧に応じた帰還電圧を発生するための電圧検出回路を含む出力回路と、
前記出力電流に応じた出力電流検出電圧を発生する電流検出回路と、
基準電圧と前記帰還電圧とを比較し、その差に応じて前記出力制御信号の元となる電圧制御信号を出力させるための電圧制御回路と、
前記帰還電圧とオフセット電圧との和電圧と、前記出力電流検出電圧とを比較し、前記出力電流検出電圧が前記和電圧を超えるときに前記電圧制御信号を、前記主制御トランジスタ回路がオフする方向に制御して、前記出力電圧及び前記出力電流をともに減少させるものであって、前記帰還電圧がゲートに印加される帰還用ＭＯＳトランジスタ及びゲートが所定電位点に接続され両端間に前記オフセット電圧を発生するオフセット用ＭＯＳトランジスタの直列回路と、前記出力電流検出電圧がゲートに印加される検出電圧用ＭＯＳトランジスタとの差動回路を有し、前記オフセット電圧は前記出力電流検出電圧が低いときに大きく且つ前記出力電流検出電圧が高くなるに連れて小さくなる過電流制限回路を備えることを特徴とする。

請求項２に記載の定電圧電源装置は、請求項１または２に記載の定電圧電源装置において、前記電圧検出回路は、
前記主制御トランジスタ回路の出力端の電圧を分圧し、その分圧点から前記帰還電圧を出力する抵抗分圧回路と、
前記出力制御信号によって導通度が制御される副制御トランジスタ回路と、
前記主制御トランジスタ回路の出力端と前記副制御トランジスタ回路の出力端との間に接続された帰還調整回路と、
前記副制御トランジスタ回路の出力端と前記分圧点との間に接続された第１帰還コンデンサとを有することを特徴とする。

請求項３に記載の定電圧電源装置は、請求項１または２に記載の定電圧電源装置において、前記電圧検出回路は、
前記主制御トランジスタ回路の出力端の電圧を分圧し、その分圧点から前記帰還電圧を出力する抵抗分圧回路と、
前記出力制御信号によって導通度が制御される副制御トランジスタ回路と、
前記主制御トランジスタ回路の出力端と前記副制御トランジスタ回路の出力端との間に接続された帰還調整回路と、
前記副制御トランジスタ回路の出力端と前記分圧点との間に接続された第１帰還コンデンサとを有することを特徴とする。

請求項４に記載の定電圧電源装置は、請求項３に記載の定電圧電源装置において、前記抵抗分圧回路の前記主制御トランジスタ回路の出力端側の分圧抵抗に並列に第２帰還コンデンサを設けていることを特徴とする。

請求項５に記載の定電圧電源装置は、請求項３または４に記載の定電圧電源装置において、前記帰還調整回路は、帰還用ＭＯＳトランジスタを有する可変抵抗手段を含んでおり、この可変抵抗手段の抵抗値が前記出力電流検出電圧が大きいときに小さくなり、前記出力電流検出電圧が小さいときに大きくなるように、前記ＭＯＳトランジスタが前記出力電流検出電圧に基づいて制御されることを特徴とする。

請求項６に記載の定電圧電源装置は、請求項３または４に記載の定電圧電源装置において、前記帰還調整回路は、抵抗値の調整された抵抗を含むことを特徴とする。

請求項７に記載の定電圧電源装置は、請求項１に記載の定電圧電源装置において、前記電流検出回路は、前記出力制御信号によって導通度が制御される電流検出トランジスタ回路と、電流検出用抵抗との直列回路からなり、この電流検出用抵抗に流れる電流に応じた前記出力電流検出電圧を出力することを特徴とする。

請求項８に記載の定電圧電源装置は、請求項１乃至７のいずれかに記載の定電圧電源装置において、前記電圧制御回路の出力端と前記主制御トランジスタ回路のゲート間に、前記電圧制御信号を前記出力制御信号に変換するためのバイポーラトランジスタを用いた電流増幅段回路を備えることを特徴とする。

請求項９に記載の定電圧電源装置は、請求項１乃至８のいずれかに記載の定電圧電源装置において、前記主制御トランジスタ回路、前記副制御トランジスタ回路及び前記電流検出トランジスタ回路の各トランジスタは、Ｐ型ＭＯＳトランジスタあるいはＰＮＰ型バイポーラトランジスタであることを特徴とする。

本発明によれば、フの字型過電流保護機能を備えた定電圧電源装置において、帰還電圧とオフセット電圧との和電圧と、出力電流検出電圧とを比較するとともに、そのオフセット電圧は出力電流検出電圧（即ち、出力電流）が低いときに大きく且つ出力電流検出電圧が大きくなるに連れて小さくなるように出力電流検出電圧に逆比例する特性を持たせている。これにより、保護すべき所定電流値を周囲温度や使用状況によらずに正確に決定し、且つ過電流保護動作状態時に出力電流を低電流に維持し、さらに起動を確実に行えるオフセット量を持たせることができる。

また、帰還電圧がゲートに印加される帰還用ＭＯＳトランジスタ及びゲートが所定電位点に接続され両端間にオフセット電圧を発生するオフセット用ＭＯＳトランジスタの直列回路と、出力電流検出電圧がゲートに印加される検出電圧用ＭＯＳトランジスタとの差動回路を含むから、オフセット電圧は簡単な構成で確実に且つ正確にそれぞれ所定の電圧に自動的に設定される。

また、本発明の定電圧電源装置は、副制御トランジスタ回路からの出力電流に比例した電圧を、帰還調整回路と第１帰還コンデンサを介して帰還するから、交流成分の帰還量が多くとれる。したがって、出力端にＥＳＲの小さなセラミックコンデンサが接続される場合でも、発振防止のための位相補償を確実に行うことが出来る。これにより、電流増幅段回路を高速のバイポーラトランジスタ回路で構成することと相俟って、より高速なフィードバック制御ループを実現できる。

また、帰還調整回路の抵抗値を出力電流の大小に応じて自動的に変更するから、さらに位相補償を適切に行うことが出来る。

また、本発明の定電圧電源装置は、電圧制御回路の電圧制御信号を、バイポーラトランジスタを用いた電流増幅段回路により増幅して、主制御トランジスタ回路への出力制御信号に変換するから、より高速動作を実現することが出来る。

以下、本発明の定電圧電源装置の実施例について、図を参照して説明する。図１は、本発明の実施例に係る定電圧電源装置の構成を示す図である。図２は、帰還調整回路の構成例を示す図である。図３は、過電流制限回路の具体的な構成例を示す図である。また、図４は、本発明によるフの字型過電流保護特性を示す図である。

図１において、出力回路１０は、主制御トランジスタ回路であるＰ型ＭＯＳトランジスタ１１を出力制御信号Ｓｏによって制御し、電源電圧Ｖｃｃを所定の出力電圧Ｖｏに変換して、その出力電圧Ｖｏ及び出力電流Ｉｏを外部へ出力する。外部には、負荷Ｌｏや平滑用などのコンデンサＣｏが接続される。このコンデンサＣｏとして、セラミックコンデンサが用いられることが多い。

また、出力回路１０は、出力電圧Ｖｏに応じた帰還電圧Ｖｆｂを発生するための電圧検出回路を備えている。この電圧検出回路は、図１の出力回路１０からＰ型ＭＯＳトランジスタ１１を除いた回路部分で構成されている。

この電圧検出回路は、Ｐ型ＭＯＳトランジスタ１１の出力端の出力電圧Ｖｏを抵抗１３と抵抗１４で分圧し、その分圧点から帰還電圧Ｖｆｂを出力する抵抗分圧回路と、出力制御信号Ｓｏによって導通度が制御される副制御トランジスタ回路であるＰ型ＭＯＳトランジスタ１２と、Ｐ型ＭＯＳトランジスタ１１の出力端とＰ型ＭＯＳトランジスタ１２の出力端との間に接続された帰還調整回路１６と、Ｐ型ＭＯＳトランジスタ１２の出力端と抵抗分圧回路１３，１４の分圧点との間に接続された第１帰還コンデンサ１７を設けている。また、Ｐ型ＭＯＳトランジスタ１１の出力端側の分圧抵抗１３に並列に第２帰還コンデンサ１５を設けてもよい。Ｐ型ＭＯＳトランジスタ１２の電流は、帰還調整回路１６の抵抗値にもよるが、Ｐ型ＭＯＳトランジスタ１１の電流の数百分の１程度でよい。

帰還調整回路１６は、出力電流Ｉｏに応じた出力電流検出電圧Ｖｏｃｐに基づいて制御される可変抵抗手段を含んでおり、この可変抵抗手段の抵抗値は出力電流検出電圧が大きいときに小さくなり、出力電流検出電圧が小さいときに大きくなる特性を有していることが、好適である。この可変抵抗手段としては、図２に示されるように、ＭＯＳトランジスタで構成でき、具体的には、Ｐ型ＭＯＳトランジスタ１６−１を反転増幅器１６−２を介して出力電流検出電圧Ｖｏｃｐに基づいて制御される。また、帰還調整回路１６は、抵抗値の調整された抵抗で構成することも出来る。分圧抵抗１３，１４の抵抗値は、帰還調整回路１６の抵抗値に比べて、格段に大きいものである。

電流検出回路２０は、出力電流Ｉｏに応じた出力電流検出電圧Ｖｏｃｐを発生するためのものであり、出力制御信号Ｓｏによって導通度が制御される電流検出トランジスタ回路であるＰ型ＭＯＳトランジスタ２１と、電流検出用抵抗２２，２３との直列回路からなり、この電流検出用抵抗２３に流れる電流に応じた出力電流検出電圧Ｖｏｃｐを出力する。電流検出用抵抗としては、抵抗２３のみでも良い。また、Ｐ型ＭＯＳトランジスタ２１の電流は、出力電流Ｉｏに応じた出力電流検出電圧Ｖｏｃｐを発生出来れば良いから、例えばＰ型ＭＯＳトランジスタ１１の電流の数千分の１程度でもよい。なお、電流検出回路２０は、図１の例に限らず、例えばＰ型ＭＯＳトランジスタ１１に直列に電流検出用抵抗を設けて出力電流Ｉｏを直接検出するようにしてもよい。

電圧制御回路３０は、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとを比較し、その差に応じて出力制御信号Ｓｏの元となる電圧制御信号Ｓｖを出力させるものである。この電圧制御回路３０は、電圧制御用ＭＯＳトランジスタであるＰ型ＭＯＳトランジスタ３２と電流源回路３３の直列回路と、基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとを比較し、その比較した差出力をＰ型ＭＯＳトランジスタ３２のゲートに印加する誤差増幅器３１を有し、Ｐ型ＭＯＳトランジスタ３２と電流値Ｉ１の電流源回路３３の直列接続点から電圧制御信号Ｓｖを出力する。なお、基準電圧Ｖｒｅｆは、電源電圧Ｖｃｃから例えばバンドギャップ型定電圧回路等により形成されており、出力したい出力電圧Ｖｏに対応した一定の電圧である。

電流増幅段回路４０は、電圧制御回路３０の出力端から電圧制御信号Ｓｖが入力され、この電圧制御信号Ｓｖを電流増幅して出力制御信号Ｓｏを形成し、Ｐ型ＭＯＳトランジスタ１１等のゲートに供給する。

この電流増幅段回路４０は、次のようにバイポーラトランジスタ回路によって構成されている。電源電圧Ｖｃｃから、電流値Ｉ２（但し、Ｉ２＜Ｉ１）の定電流源回路４５と、コレクタとベースを接続したＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタ）４２と、ベースとコレクタを接続したＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタ）４１とをこの順序で直列に、電圧制御回路３０の出力端に接続する。そして、電源電圧Ｖｃｃから、ベースをＮＰＮトランジスタ４２のベースに接続したＮＰＮトランジスタ４４と、ベースをＰＮＰトランジスタ４１のベースに接続したＰＮＰトランジスタ４３とをこの順序で直列に、グランドに接続する。ＮＰＮトランジスタ４４とＰＮＰトランジスタ４３との直列接続点から、出力制御信号Ｓｏを取り出す。

一般に、主制御トランジスタ回路であるＰ型ＭＯＳトランジスタ１１を、ＣＭＯＳトランジスタ回路などで駆動する場合には、通常その速度が遅く、この速度を高めるためには、より大きな電流で駆動する必要がある。したがって、高速度にするために大きな電流を消費してしまうことになる。しかし、本発明のようにバイポーラトランジスタ回路で電流増幅段回路を構成することによって、高速にドライブでき、且つ少ない消費電流でＰ型ＭＯＳトランジスタ１１を駆動することができる。

過電流制限回路５０は、帰還電圧Ｖｆｂとオフセット電圧Ｖｏｆｆとの和電圧Ｖｆｂ＋Ｖｏｆｆと、出力電流検出電圧Ｖｏｃｐとを比較し、出力電流検出電圧Ｖｏｃｐが和電圧Ｖｆｂ＋Ｖｏｆｆを超えるときに、電圧制御信号Ｓｖを、Ｐ型ＭＯＳトランジスタ１１がオフする方向に制御して、出力電圧Ｖｏ及び出力電流Ｉｏをともに減少させるものである。オフセット電圧Ｖｏｆｆは出力電流検出電圧Ｖｏｃｐが低いときに大きく且つ出力電流検出電圧Ｖｏｃｐが大きくなるに連れて小さくなるように出力電流検出電圧に逆比例する特性を有している。

そのオフセット電圧Ｖｏｆｆを発生するオフセット電圧発生手段５３は、例えばＰ型ＭＯＳトランジスタで構成される。電圧比較器５１の正（＋）入力端子に和電圧Ｖｆｂ＋Ｖｏｆｆが入力され、その負（−）入力端子に出力電流検出電圧Ｖｏｃｐが入力されて、その比較出力がＰ型ＭＯＳトランジスタ５２のゲートに印加される。Ｐ型ＭＯＳトランジスタ５２は電源電圧Ｖｃｃと電圧制御回路３０の出力端との間に接続されているから、過電流制限回路５０の出力によって、電圧制御信号Ｓｖが制御されることになる。

図３は、過電流制限回路５０のより具体的な回路構成の例を示す図である。図３において、帰還電圧Ｖｆｂがゲートに印加されるＰ型の帰還用ＭＯＳトランジスタ５４及びゲートが所定電位点（この例では、グランド）に接続され両端間にオフセット電圧Ｖｏｆｆを発生するＰ型のオフセット用ＭＯＳトランジスタ５３の直列回路と、出力電流検出電圧Ｖｏｃｐがゲートに印加されるＰ型の検出電圧用ＭＯＳトランジスタ５５との差動回路を含んでいる。

オフセット用ＭＯＳトランジスタ５３と検出電圧用ＭＯＳトランジスタ５５の各一端が共通に接続され、電流源回路６２を介して電源電圧Ｖｃｃに接続されている。帰還用ＭＯＳトランジスタ５４の一端は、オフセット用ＭＯＳトランジスタ５３の他端と接続されている。帰還用ＭＯＳトランジスタ５４の他端は、ドレインとゲートが接続されたＮ型ＭＯＳトランジスタ５６を介してグランドに接続されている。また、帰還用ＭＯＳトランジスタ５４の他端は、ドレインとゲートが接続されたＮ型ＭＯＳトランジスタ５６を介してグランドに接続されている。

なお、主制御トランジスタ回路１１、副制御トランジスタ回路１２、及び電流検出トランジスタ回路２１は、Ｐ型ＭＯＳトランジスタに代えて、それぞれＰＮＰトランジスタで構成してもよい。このように、Ｐ型ＭＯＳトランジスタあるいはＰＮＰトランジスタを主制御トランジスタ回路１１等に用いることにより、低飽和レギュレータタイプの定電圧電源装置を構成することが出来る。

電源電圧Ｖｃｃとグランド間に、ゲートとドレインが接続されたＰ型ＭＯＳトランジスタ６０と、ゲートがＮ型ＭＯＳトランジスタ５７のゲートに接続されたＮ型ＭＯＳトランジスタ５９とがこの順序で接続されている。また、電源電圧Ｖｃｃとグランド間に、ゲートがＰ型ＭＯＳトランジスタ６０のゲートに接続されたＰ型ＭＯＳトランジスタ６１と、ゲートがＮ型ＭＯＳトランジスタ５６のゲートに接続されたＮ型ＭＯＳトランジスタ５８とがこの順序で接続されており、その直列接続点がＰ型ＭＯＳトランジスタ５２のゲートに接続されている。

以上のように構成されている、本発明の定電圧電源装置の動作を、図１〜図４を参照して説明する。

通常動作時において、誤差増幅器３１から基準電圧Ｖｒｅｆと帰還電圧Ｖｆｂとの差出力がＰ型ＭＯＳトランジスタ３２のゲートに供給され、それに応じた電圧制御信号Ｓｖが電圧制御回路３０から出力される。この電圧制御信号Ｓｖは電流増幅段回路４０で増幅されて出力制御信号Ｓｏになり、Ｐ型ＭＯＳトランジスタ１１、１２、２１のゲートに供給される。

Ｐ型ＭＯＳトランジスタ１１の出力端からは、基準電圧Ｖｒｅｆに応じて所定値Ｖｏ１に制御された出力電圧Ｖｏが出力され、また、負荷側の要求に応じた電流（ほぼ、出力電流Ｉｏ）が出力されている。

Ｐ型ＭＯＳトランジスタ１２の出力端からは、出力制御信号Ｓｏに応じた大きさの電流Ｉｏｏが帰還調整回路１６を通って、出力電流Ｉｏのごく一部となって流れる。これにより、帰還調整回路１６の抵抗値Ｒｂと電流Ｉｏｏとの積の降下電圧が帰還調整回路１６に発生している。

出力電圧Ｖｏは、直流電圧に高周波の交流成分電圧が重畳されている。この出力電圧Ｖｏが、分圧抵抗１３，１４及び第２帰還コンデンサ１５によって分圧され、分圧点の電圧が帰還電圧Ｖｆｂとして誤差増幅器３１に帰還される。

定電圧電源装置の制御ループの発振を防止するために、出力電圧Ｖｏの交流成分を帰還し易くするように第２帰還コンデンサ１５が従来から設けられてきている。しかし、負荷側に接続されるコンデンサＣｏが、セラミックコンデンサである場合には、そのＥＳＲがタンタルコンデンサや電解コンデンサ等のそれに対して著しく小さい。例えば、タンタルコンデンサや電解コンデンサ等のＥＳＲが１Ω〜１０Ω程度であるのに対して、セラミックコンデンサのＥＳＲは１０ｍΩ〜５０ｍΩ程度である。したがって、交流成分がコンデンサＣｏに吸収される結果、出力電圧Ｖｏの交流成分電圧が小さくなってしまうから、従来からの第２帰還コンデンサ１５では、交流成分の帰還が十分に行われない。

本発明では、Ｐ型ＭＯＳトランジスタ１２からの電流Ｉｏｏを帰還調整回路１６を通して負荷側に流すことにより、帰還調整回路１６の抵抗値Ｒｂと電流Ｉｏｏとの積の降下電圧を形成して、出力電圧Ｖｏに重畳した重畳電圧Ｖｏｏ（＝Ｖｏ＋Ｒｂ×Ｉｏｏ）を得ている。この重畳電圧Ｖｏｏを第１帰還コンデンサ１７を介して抵抗分圧回路の分圧点に供給している。

これにより、帰還電圧Ｖｆｂは、出力電圧Ｖｏを抵抗分圧した直流成分電圧と、重畳電圧Ｖｏｏに含まれる交流成分電圧とが重畳される。この重畳された帰還電圧Ｖｆｂが誤差増幅器３１に帰還される。即ち、コンデンサＣｏのＥＳＲを、交流成分の帰還に関してみれば、実質的に大きくしたことになる。勿論、コンデンサＣｏ自体の抵抗が大きくなった訳けではないから、コンデンサＣｏの損失は少ないままである。

このように、負荷側（出力端）にＥＳＲの小さなセラミックコンデンサＣｏが接続される場合でも、発振防止のための位相補償を確実に行うことが出来る。これにより、電流増幅段回路４０を高速のバイポーラトランジスタ回路で構成することと相俟って、より高速なフィードバック制御ループを実現できる。

この帰還調整回路１６として、図２に示されるように、出力電流検出電圧Ｖｏｃｐに基づいて制御される可変抵抗手段１６−１を含んで構成している。この可変抵抗手段１６−１はその抵抗値が出力電流検出電圧Ｖｃｏｐが大きいときに小さくなり、出力電流検出電圧Ｖｃｏｐが小さいときに大きくなる特性を有していることが好ましい。具体的には、可変抵抗手段１６−１にＰ型ＭＯＳトランジスタを用い、出力電流検出電圧Ｖｃｏｐを入力とする反転増幅器１６−２の出力によってＰ型ＭＯＳトランジスタ１６−１を制御することができる。

このように、帰還調整回路１６として可変抵抗手段１６−１を用いることにより、その抵抗値を負荷の大きさ（出力電流）に応じて変えることができる。即ち、負荷側コンデンサのＥＳＲを実質的に変更することができる。したがって、位相補償回路設計の自由度が増す。

また、帰還調整回路１６の抵抗値が大きいときには、重負荷時等で、主制御トランジスタ回路であるＰ型ＭＯＳトランジスタ１１が飽和状態のときに、カレントミラー接続されている副制御トランジスタ回路であるＰ型ＭＯＳトランジスタ１２が、動作できなくなる恐れがある。このような場合には、帰還調整回路１６自体がその効果を失ってしまうため、制御ループが発振してしまうことがある。しかし、本発明では、帰還調整回路１６として可変抵抗手段１６−１を用いるから、帰還調整回路１６の抵抗値は、重負荷の場合には自動的に小さくなるように制御され、発振防止効果を維持することができる。

また、帰還調整回路１６は、抵抗値の調整された抵抗を用いることができる。この場合に、その抵抗値は、可変抵抗手段１６−１の重負荷時から軽負荷時に亘る抵抗値の中間値程度の抵抗値に設定することがよい。帰還調整回路１６に抵抗値の調整された抵抗を用いる場合でも、従来に比べて、交流成分の帰還を大きくすることができるから、発振防止のための位相補償を十分に行うことが出来る。

次に、過電流時の保護動作について説明する。本発明のフの字型過電流保護機能を有する定電圧電源装置は、図４に示されるように、保護すべき所定電流値Ｉｏｃ以内では、定電圧Ｖｏ１の出力電圧Ｖｏを出力する。

負荷側の故障などにより出力電流Ｉｏが所定の保護電流値Ｉｏｃを超えて過電流状態になるときに、出力電流Ｉｏを保護電流値Ｉｏｃ以下に制限し、出力電圧Ｖｏの低下とともに出力電流Ｉｏも低減する。そして、過電流保護動作状態において、出力電圧Ｖｏが零電圧に至ったときに所定の小さい継続電流値Ｉｏｆｆを流すように動作する。

このフの字型過電流保護機能においては、周囲温度等に影響されずに一定の保護電流値Ｉｏｃで保護動作が行われること及び過電流保護動作状態において流れる継続電流値Ｉｏｆｆを出来るだけ小さくすることが、過電流耐量などの設計上重要である。また、継続電流値Ｉｏｆｆと関連するが、定電圧電源装置の起動時に確実に起動可能にするために帰還電圧側に確実にオフセット量を持たせることが必要である。

過電流制限回路５０において、通常運転時には、帰還電圧Ｖｆｂは定電圧Ｖｏ１応じた高い電圧である一方、出力電流検出電圧Ｖｏｃｐは低い電圧にある。従って、帰還電圧Ｖｆｂとオフセット電圧Ｖｏｆｆとの和電圧Ｖｆｂ＋Ｖｏｆｆと、出力電流検出電圧Ｖｏｃｐとの比較は、出力電流検出電圧Ｖｏｃｐが小さいから、Ｐ型ＭＯＳトランジスタ５２のゲートには高レベルの電圧が印加されており、過電流保護動作は行われない。

このオフセット電圧Ｖｏｆｆは、オフセット電圧発生手段であるオフセット用ＭＯＳトランジスタ５３のゲート（グランド電位にある）とソース間の電圧にしたがって定まるから、出力電流検出電圧Ｖｏｃｐが低いときは大きくなり、逆に、出力電流検出電圧Ｖｏｃｐが高くなると小さくなる。

出力電流Ｉｏが大きくなり保護電流値Ｉｏｃに近くなってくると、それに応じて出力電流検出電圧Ｖｏｃｐが大きくなってくるから、オフセット電圧Ｖｏｆｆは小さくなり、ほぼ０Ｖになる。この状態でのオフセット電圧Ｖｏｆｆは、無視出来る程度であるので、以後０Ｖと見なして説明する。

出力電流検出電圧Ｖｏｃｐは、出力電流Ｉｏが保護電流値Ｉｏｃに達した時に帰還電圧Ｖｆｂを超えるように設定されている。したがって、出力電流Ｉｏが保護電流値Ｉｏｃに達した時に、出力電流検出電圧Ｖｏｃｐが帰還電圧Ｖｆｂを上回るようになり、Ｐ型ＭＯＳトランジスタ５２を導通させるようになる。

Ｐ型ＭＯＳトランジスタ５２が導通し電流が流れると、その分だけ、電流増幅段回路４０から定電流源回路３３へ流れる電流が小さくなる。その結果として、出力制御信号Ｓｏが高くなっていき、出力電圧Ｖｏが低くなり、また出力電流Ｉｏが小さくなっていく。すなわち、図４に示されるように、出力電圧Ｖｏは定電圧Ｖｏ１から０Ｖに向かって低下し、出力電流Ｉｏは保護電流値Ｉｏｃから継続電流値Ｉｏｆｆに向かって減少していく。

出力電流Ｉｏが小さくなるに連れて、出力電流検出電圧Ｖｏｃｐが小さくなっていくから、オフセット用ＭＯＳトランジスタ５３のゲートとソース間の電圧Ｖｇｓが低下していく。この電圧Ｖｇｓの低下に連れて、オフセット用ＭＯＳトランジスタ５３のソース−ドレイン間の電圧Ｖｄｓ、すなわちオフセット電圧Ｖｏｆｆが大きくなっていく。出力電圧Ｖｏが０Ｖになったときのオフセット電圧Ｖｏｆｆに応じて、継続電流値Ｉｏｆｆが決まることになる。

このように、本発明では、オフセット電圧Ｖｏｆｆは出力電流検出電圧Ｉｏｃｐ（即ち、出力電流Ｉｏ）が低いときに大きく且つ出力電流検出電圧Ｉｏｃｐが大きくなるに連れて小さくなるから、出力電流Ｉｏを保護電流値Ｉｏｃに正確に制限し、且つ過電流保護動作状態時に小さい継続電流値Ｉｏｆｆに確実に維持する事が出来る。

また、このオフセット電圧Ｖｏｆｆは、本発明の定電圧電源装置を起動する際に、起動を確実に行わせるために、重要な役割を果たしている。

すなわち、起動時には、帰還電圧Ｖｆｂも出力電流検出電圧Ｖｏｃｐも共に零であるから、オフセット電圧Ｖｏｆｆがない場合には、これらの電圧を差動比較する電圧比較器５１の動作が不定状態になる恐れがある。この場合には、起動不良といった不具合を生じてしまうことになる。しかし、本発明では、起動時には、オフセット電圧発生手段５３によって所定のオフセット電圧Ｖｏｆｆが必ず発生されているから、確実に起動することが出来る。

本発明の実施例に係る定電圧電源装置の構成を示す図 図１における帰還調整回路の構成例を示す図 図１における過電流制限回路の具体的な構成例を示す図 本発明によるフの字型過電流保護特性を示す図

符号の説明

１０ 出力回路
１１ 主制御トランジスタ回路（Ｐ型ＭＯＳトランジスタ）
１２ 副制御トランジスタ回路（Ｐ型ＭＯＳトランジスタ）
１３，１４ 分圧抵抗
１５ 第２帰還コンデンサ
１６ 帰還調整回路
１６−１ 可変抵抗手段（Ｐ型ＭＯＳトランジスタ）
１６−２ 反転増幅器
１７ 第１帰還コンデンサ
２０ 電流検出回路
２１ 電流検出トランジスタ回路（Ｐ型ＭＯＳトランジスタ）
２２，２３ 電流検出用抵抗
３０ 電圧制御回路
３１ 誤差増幅器
３２ 電圧制御用ＭＯＳトランジスタ（Ｐ型ＭＯＳトランジスタ）
３３ 電流源回路
４０ 電流増幅段回路
４１〜４４ バイポーラトランジスタ
４５ 電流源回路
５０ 過電流制限回路
５１ 電圧比較器
５２ Ｐ型ＭＯＳトランジスタ
５３ オフセット電圧発生手段（オフセット用ＭＯＳトランジスタ）
５４ 帰還用ＭＯＳトランジスタ
５５ 検出電圧用ＭＯＳトランジスタ
５６〜６１ ＭＯＳトランジスタ
Ｖｃｃ 電源電圧
Ｖｏ 出力電圧
Ｉｏ 出力電流
Ｖｆｂ 帰還電圧
Ｖｏｃｐ 出力電流検出電圧
Ｖｒｅｆ 基準電圧
Ｖｏｆｆ オフセット電圧
Ｓｖ 電圧制御信号
Ｓｏ 出力制御信号

Claims (9)

1. 出力制御信号によって導通度が制御されて、電源電圧を所定の出力電圧に変換して、その出力電圧及び出力電流を外部へ出力するための主制御トランジスタ回路と、前記出力電圧に応じた帰還電圧を発生するための電圧検出回路を含む出力回路と、
   前記出力電流に応じた出力電流検出電圧を発生する電流検出回路と、
   基準電圧と前記帰還電圧とを比較し、その差に応じて前記出力制御信号の元となる電圧制御信号を出力させるための電圧制御回路と、
   前記帰還電圧とオフセット電圧との和電圧と、前記出力電流検出電圧とを比較し、前記出力電流検出電圧が前記和電圧を超えるときに前記電圧制御信号を、前記主制御トランジスタ回路がオフする方向に制御して、前記出力電圧及び前記出力電流をともに減少させるものであって、前記帰還電圧がゲートに印加される帰還用ＭＯＳトランジスタ及びゲートが所定電位点に接続され両端間に前記オフセット電圧を発生するオフセット用ＭＯＳトランジスタの直列回路と、前記出力電流検出電圧がゲートに印加される検出電圧用ＭＯＳトランジスタとの差動回路を有し、前記オフセット電圧は前記出力電流検出電圧が低いときに大きく且つ前記出力電流検出電圧が高くなるに連れて小さくなる過電流制限回路を備えることを特徴とする、定電圧電源装置。
2. 前記電圧制御回路は、電圧制御用ＭＯＳトランジスタと電流源回路の直列回路と、前記基準電圧と前記帰還電圧とを比較し、その比較した差出力を前記電圧制御用ＭＯＳトランジスタのゲートに印加する誤差増幅器を有し、前記電圧制御用ＭＯＳトランジスタと電流源回路の直列接続点から前記電圧制御信号を出力することを特徴とする、請求項１に記載の定電圧電源装置。
3. 前記電圧検出回路は、前記主制御トランジスタ回路の出力端の電圧を分圧し、その分圧点から前記帰還電圧を出力する抵抗分圧回路と、
   前記出力制御信号によって導通度が制御される副制御トランジスタ回路と、
   前記主制御トランジスタ回路の出力端と前記副制御トランジスタ回路の出力端との間に接続された帰還調整回路と、
   前記副制御トランジスタ回路の出力端と前記分圧点との間に接続された第１帰還コンデンサとを有することを特徴とする、請求項１または２に記載の定電圧電源装置。
4. 前記抵抗分圧回路の前記主制御トランジスタ回路の出力端側の分圧抵抗に並列に第２帰還コンデンサを設けていることを特徴とする、請求項３に記載の定電圧電源装置。
5. 前記帰還調整回路は、帰還用ＭＯＳトランジスタを有する可変抵抗手段を含んでおり、この可変抵抗手段の抵抗値が前記出力電流検出電圧が大きいときに小さくなり、前記出力電流検出電圧が小さいときに大きくなるように、前記ＭＯＳトランジスタが前記出力電流検出電圧に基づいて制御されることを特徴とする、請求項３または４に記載の定電圧電源装置。
6. 前記帰還調整回路は、抵抗値の調整された抵抗を含むことを特徴とする、請求項３または４に記載の定電圧電源装置。
7. 前記電流検出回路は、前記出力制御信号によって導通度が制御される電流検出トランジスタ回路と、電流検出用抵抗との直列回路からなり、この電流検出用抵抗に流れる電流に応じた前記出力電流検出電圧を出力することを特徴とする、請求項１に記載の定電圧電源装置。
8. 前記電圧制御回路の出力端と前記主制御トランジスタ回路のゲート間に、前記電圧制御信号を前記出力制御信号に変換するためのバイポーラトランジスタを用いた電流増幅段回路を備えることを特徴とする、請求項１乃至７のいずれかに記載の定電圧電源装置。
9. 前記主制御トランジスタ回路、前記副制御トランジスタ回路及び前記電流検出トランジスタ回路の各トランジスタは、Ｐ型ＭＯＳトランジスタあるいはＰＮＰ型バイポーラトランジスタであることを特徴とする、請求項１乃至８のいずれかに記載の定電圧電源装置。
   

Images