[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2905032B2 - 金属配線の製造方法 - Google Patents

金属配線の製造方法

Info

Publication number
JP2905032B2
JP2905032B2 JP10574293A JP10574293A JP2905032B2 JP 2905032 B2 JP2905032 B2 JP 2905032B2 JP 10574293 A JP10574293 A JP 10574293A JP 10574293 A JP10574293 A JP 10574293A JP 2905032 B2 JP2905032 B2 JP 2905032B2
Authority
JP
Japan
Prior art keywords
layer
wiring
film
metal
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10574293A
Other languages
English (en)
Other versions
JPH0629534A (ja
Inventor
智彦 山本
康憲 島田
弘 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP10574293A priority Critical patent/JP2905032B2/ja
Publication of JPH0629534A publication Critical patent/JPH0629534A/ja
Application granted granted Critical
Publication of JP2905032B2 publication Critical patent/JP2905032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば、アクティブマ
トリクス駆動方式の液晶表示装置に使用されるアクティ
ブマトリクス基板に設けられる金属配線の製造方法に関
する。
【０００２】
【従来の技術】上述のアクティブマトリックス駆動方式
の液晶表示装置に使用される薄膜トランジスタ（以下、
ＴＦＴと称する）アレイにおいて、ゲート電極配線の材
料としては、通常、陽極酸化、熱酸化等によって表面に
自己酸化膜を形成し得る金属が用いられている。このゲ
ート電極配線の材料として、このような金属材料を使用
する場合には、ゲート電極配線表面に自己酸化膜が形成
されると共に、そのゲート電極配線上に、そのゲート電
極配線を覆うＳｉＮXやＳｉＯ2等の絶縁層が設けられる
ので、２層絶縁膜構造となる。よって、ゲート電極配線
の表面に自己酸化膜を形成しない場合と比べて、ゲート
電極配線とソース電極配線との電気的絶縁性が向上する
と共に、ＴＦＴにおいてゲート電極配線から分岐したゲ
ート電極と、ソース電極配線から分岐したソース電極お
よびドレイン電極との間の電気的絶縁性が向上する。こ
のような自己酸化膜を形成し得る金属としては、Ｔａ、
Ｎｂ、ＴｉおよびＡｌ等が用いられている。この内、特
にＴａは、その耐薬品性の高さから、ＴＦＴのゲート電
極配線として広く用いられ、また、Ｔａを陽極酸化また
は熱酸化することにより得られるＴａＯ5が、Pool-Flen
kel伝導を示すという理由から、ＴＦＴのみならず薄膜
ダイオード（以下、ＴＦＤと称する）の走査信号配線と
しても広く用いられている。
【０００３】このＴａの結晶構造には、体心立方格子構
造と正方格子構造の２種類がある。その内、体心立方構
造のＴａはα−Ｔａと称され、正方格子構造のＴａはβ
−Ｔａと称されている。薄膜状態のβ−Ｔａの比抵抗は
約１７０〜２００μΩ・ｃｍであるのに対して、バルク
状態のα−Ｔａの比抵抗は約１３〜１５μΩ・ｃｍと低
い。
【０００４】上記液晶表示装置においては、近年、大画
面化・高精細化が要望されており、このためには、ゲー
トおよびソースの各電極配線を細くすると共に、長くす
る必要がある。しかも、各電極配線を細く長くしても、
抵抗が増加しないようにしなければならない。配線抵抗
をほとんど増加させることなく細くて長いゲート電極配
線を形成するためには、ゲート電極配線の材料として、
比抵抗の低い材料を使用する必要がある。よって、ゲー
ト電極配線の材料としては、β−Ｔａよりも抵抗の低い
α−Ｔａを用いることが好ましい。
【０００５】
【発明が解決しようとする課題】Ｔａ膜を形成する際
に、通常のスパッタリングにより堆積した場合には、大
部分が比抵抗の大きいβ−Ｔａになる。これに対して、
スパッタリング時に微量の窒素（Ｎ）をＴａ膜中にドー
プさせた場合には、α−Ｔａを形成することができる。
【０００６】しかし、上記のように、スパッタリング時
に微量の窒素をＴａ膜中にドープさせて形成されるα−
Ｔａ膜は、窒素の影響により比抵抗が６０〜１００μΩ
・ｃｍ程度に増加するので、大画面化・高精細化を目指
したゲート電極配線としては、用いることができない。
【０００７】また、Ｎｂ、Ｍｏ、ＷおよびＴａＮX等の
体心立方格子構造を有する金属薄膜からなる下地層の上
にＴａ膜を形成すると、下地金属の影響により形成され
るＴａ膜がα−Ｔａ膜となることも知られており、例え
ば、D.W.Face等;J.Vac.Sci.Technol.A5(6).Nov/Dec 198
7 p.3408〜p.3411や、L.G.Feinst等;Thin Solid Films
16 (1973) p.129〜p.145に紹介されている。このように
して形成されるα−Ｔａ膜は、窒素の影響を受けないた
めに、比抵抗が２０〜３０μΩ・ｃｍであり、窒素ドー
プスパッタリングにより形成したα−Ｔａ膜の比抵抗よ
りも小さくなる。よって、このようなα−Ｔａ膜は電極
配線として好適に使用することができる。
【０００８】しかし、上記のように、下地層の上に形成
した窒素ノンドープのα−Ｔａ膜は、その表面自己酸化
により形成される絶縁膜の絶縁性が、窒素ドープスパッ
タリングにより形成したα−Ｔａ膜に比べて著しく低
い。よって、このような窒素ノンドープのα−Ｔａ膜を
上記アクティブマトリクス駆動方式の液晶表示装置にお
けるＴＦＴのゲート電極配線として使用すると、ゲート
電極配線とソース電極配線との間等に、良好な絶縁性が
得られない。従って、液晶表示装置を大画面化・高精細
化するに際しては、このようなゲート電極配線を使用す
ることはできない。
【０００９】また、Ｔａ膜をＴＦＤの走査信号配線とし
て使用する場合、Ｔａ膜に窒素が含まれていないと、そ
れを自己酸化させて得られるＴａ2Ｏ5膜の電圧−電流特
性が電圧の正負に対して非対称になる。よって、上記窒
素ノンドープのα−Ｔａ膜を上記アクティブマトリクス
駆動方式のＴＦＤの走査信号配線として使用すると、電
圧の正負に対して対称な電圧−電流特性が得られない。
従って、液晶表示装置を大画面化・高精細化するに際し
ては、このような走査信号配線を使用することはできな
い。
【００１０】本発明は、上記従来の問題点を解決するた
めになされたものであり、比抵抗が小さい電極配線と絶
縁性が高い絶縁層とを製造し得、大画面化・高精細化さ
れた液晶表示装置のアクティブマトリクス基板の製造に
好適に使用される電極配線の製造方法を提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明の金属配線の製造
方法は、自己酸化によって絶縁層が形成されている金属
配線を、絶縁性基板上に製造する方法であって、絶縁性
基板上に自己酸化され得る金属材料により金属層を形成
する工程と、該金属層に対して、不純物元素を格子間に
注入する注入工程と、該不純物元素が格子間に注入され
た金属層の表面を自己酸化して絶縁層を形成する工程と
を包含し、そのことにより上記目的が達成される。
【００１２】前記金属材料は、Ｔａ、Ｎｂ、Ｔｉおよび
Ａｌの内のいずれかにすることができる。
【００１３】前記不純物元素は、窒素（Ｎ）および炭素
（Ｃ）の内のいずれかにすることができる。
【００１４】前記注入工程は、イオンシャワーおよびプ
ラズマアニールの内のいずれかにより行うことができ
る。
【００１５】本発明の金属配線の製造方法は、自己酸化
によって絶縁層が形成されている金属配線を、絶縁性基
板上に製造する方法であって、絶縁性基板上に、３ｎｍ
以上１０ｎｍ以下のＮｂ膜または３ｎｍ以上１０ｎｍ以
下のＷ膜と、所定の厚みのＴａ膜とを基板側からこの順
に積層形成して、所定の配線形状に加工する工程と、該
所定の配線形状に加工された金属層に対して、窒素
（Ｎ）を格子間に注入する注入工程と、該窒素元素が格
子間に注入された金属層の表面を自己酸化して絶縁層を
形成する工程と、を包含し、そのことにより上記目的が
達成される。
【００１６】本発明の金属配線の製造方法は、自己酸化
によって絶縁層が形成されている金属配線を、絶縁性基
板上に製造する方法であって、絶縁性基板上に、７ｎｍ
以上１５ｎｍ以下のＴａXＮｂ1-X膜と、所定の厚みのＴ
ａ膜とを基板側からこの順に積層形成して所定の配線形
状に加工する工程と、該所定の形状に加工された金属層
に対して、窒素（Ｎ）を格子間に注入する注入工程と、
該窒素元素が格子間に注入された金属層の表面を自己酸
化して絶縁層を形成する自己酸化工程とを包含し、その
ことにより上記目的が達成される。
【００１７】前記金属配線が、薄膜トランジスタを使用
したアクティブマトリクス基板のゲート電極配線であっ
てもよい。
【００１８】前記金属配線が、薄膜ダイオードを使用し
たアクティブマトリクス基板の走査信号配線であっても
よい。
【００１９】
【作用】本発明の電極配線の製造方法は、金属層に対し
て不純物元素を格子間に注入し、その後で金属層を自己
酸化している。このことにより、自己酸化される金属層
の表面部分のみが高抵抗化されて絶縁性が高くなり、金
属層の自己酸化された部分以外は、比抵抗が低いままで
残される。
【００２０】絶縁性基板上に、３ｎｍ以上１０ｎｍ以下
のＮｂ膜、３ｎｍ以上１０ｎｍ以下のＷ膜または７ｎｍ
以上１５ｎｍ以下のＴａXＮｂ1-X膜を形成し、その上に
所定の厚みのＴａ膜を形成すると、形成されるＴａ膜を
抵抗の低いα−Ｔａ膜とすることができる。このα−Ｔ
ａ膜に対して窒素を格子間に注入し、その後で表面を自
己酸化することにより、絶縁性の高い絶縁膜を得ること
ができる。
【００２１】
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
【００２２】（実施例１）図１に、本発明の金属配線の
製造方法の一実施例を用いて作製したＴＦＴアクティブ
マトリクス基板を示す。
【００２３】このアクティブマトリクス基板は、ガラス
板などからなる絶縁性基板１０の上に、本発明により形
成された複数のゲート電極配線２０と、各ゲート電極配
線２０とはそれぞれ直交状態で配置されたソース電極配
線３０とを有している。各ゲート電極配線２０と各ソー
ス電極配線３０とにより囲まれた矩形の領域には、それ
ぞれ絵素電極４０が配置されており、各絵素電極４０が
配置された領域の隅部には、各絵素電極４０と電気的に
接続されたＴＦＴ５０がそれぞれ配置されている。各Ｔ
ＦＴ５０は、その近傍の各ゲート電極配線２０から絵素
電極４０側に延出するゲート電極２０ａおよび各ソース
電極配線３０から絵素電極４０側に延出するソース電極
にそれぞれ電気的に接続されている。
【００２４】このようなアクティブマトリクス基板の製
造方法について、図１のＡ−Ａ’線断面における製造工
程を示す図２を参照しながら説明する。まず、図２
（ａ）に示すように、ガラス基板１０上に、ゲート電極
配線２０を形成すべく、体心立方格子構造を有するＮｂ
層２１を堆積する。このＮｂ層２１の層厚は数〜１００
ｎｍとされる。特に好ましい層厚は、３〜１０ｎｍであ
る。Ｎｂ層２１の層厚が１０ｎｍを超える場合には、後
述する陽極酸化法により自己酸化膜２３を形成した時
に、Ｎｂ酸化物が結晶化を起こして、図３に示すような
不具合２４を起こして第２のゲート絶縁膜（図示せず）
を破ってリーク不良が生じるおそれがある。また、Ｎｂ
層の層厚が３ｎｍ未満の場合には、窒素ノンドープのＴ
ａ層２２が安定して低抵抗なα−Ｔａにならず、高抵抗
なβ−Ｔａを層中に含むようになる。
【００２５】前記Ｎｂ層２１に替えて、Ｍｏ、Ｗ、Ｔａ
ＮX、ＴａXＮｂ1-X等、体心立方格子構造を有する他の
金属層を用いてもよい。ＴａXＮｂ1-Xを用いる場合に
は、Ｔａ酸化物の混入によりＮｂの酸化物が結晶化しな
いので、層厚を７〜１５ｎｍとすることができる。
【００２６】次に、体心立方構造を有するＮｂ層２１上
に、スパッタリングにより、窒素ノンドープα−Ｔａ層
２２を１００〜５００ｎｍ、好ましくは２５０〜３５０
ｎｍの厚みに積層する。
【００２７】その後、フォトリソグラフィー工程によ
り、ゲート電極配線パターンのレジスト（図示せず）を
窒素ノンドープα−Ｔａ層２２上に設けて、該レジスト
に覆われていないＮｂ層２１および窒素ノンドープα−
Ｔａ層２２部分をエッチングする。このことにより、Ｎ
ｂ層２１および窒素ノンドープα−Ｔａ層２２は、ゲー
ト電極２０ａを有するゲート電極配線２０の形状にパタ
ーニングされる。
【００２８】次に、図２（ｂ）に示すように、Ｎｂ層２
１上に積層された窒素ノンドープα−Ｔａ層２２および
Ｎｂ層２１の表面に、イオンシャワーにより不純物とし
ての窒素（Ｎ）を注入する。このイオンシャワーは、入
力電圧が２０〜３００ｋｅＶ、好ましくは５０〜２００
ｋｅＶ、さらに好ましくは６０〜１００ｋｅＶ、注入ド
ーズ量が、１．０×１０11〜１．０×１０20個／ｃ
ｍ2、好ましくは１．０×１０13〜１．０×１０18個／
ｃｍ2、さらに好ましくは１．０×１０16〜５．０×１
０16個／ｃｍ2の条件で実施される。ここで、５．０×
１０16個／ｃｍ2を超える注入を行うと、自己酸化膜の
絶縁破壊電圧が低下するおそれがある。
【００２９】この不純物注入において、窒素以外のα−
Ｔａ結晶格子間に侵入可能な元素を用いてもよく、例え
ば炭素（Ｃ）等が挙げられる。また、イオンシャワーに
替えてプラズマアニールによって不純物注入を行っても
よい。
【００３０】プラズマアニールによる不純物注入は、圧
力が５Ｐａ〜５００Ｐａ、好ましくは１０Ｐａ〜１００
Ｐａ、パワー密度が３０ｍＷ／ｃｍ2〜４００ｍＷ／ｃ
ｍ2、好ましくは６０ｍＷ／ｃｍ2〜２４０ｍＷ／ｃ
ｍ2、時間が３０〜４２０分、好ましくは６０〜３００
分で、窒素または炭素などの結晶格子に侵入可能な元素
を含むプラズマ中でアニールすることにより実施され
る。
【００３１】その後、図２（ｃ）に示すように、α−Ｔ
ａ層２２およびＮｂ層２１の表面を陽極酸化して、該Ｎ
ｂ層２１およびα−Ｔａ層２２全体を覆う第１の絶縁膜
２３（ここでは第１のゲート絶縁膜として用いられる）
を形成する。このことにより、自己酸化により絶縁層
（絶縁膜２３）が形成されたゲート電極配線２０が形成
される。
【００３２】図４に、このようにして形成されたゲート
電極配線２０の断面を示す。この図において、黒点は注
入された不純物原子の存在領域を示す。ｄ1は、陽極酸
化によりゲート電極配線２０を覆うように形成された絶
縁膜（陽極酸化膜）２３の厚さを示し、また、ｄ2は、
ゲート電極配線２０の陽極酸化前の厚さを示す。陽極酸
化膜２３の厚さｄ1は、約１００〜５００ｎｍであり、
陽極酸化前のゲート電極配線の厚さｄ2は、約１００〜
５００ｎｍである。
【００３３】図５に、陽極酸化により形成される絶縁膜
２３を有するゲート電極配線２０の深さ方向における注
入原子濃度の分布を示す。この図において、ａ点は絶縁
膜２３の表面位置を示し、ｂ点は陽極酸化前のα−Ｔａ
層２２の表面位置を示し、ｄ点は陽極酸化後のα−Ｔａ
層２２の表面位置を示す。ａ−ｄの距離が絶縁膜２３の
厚さｄ1に相当する。注入原子の分布プロファイルは、
ｃ点にピークを有するガウス分布に近似される。注入原
子は、酸化前のα−Ｔａ層２２表面近傍に分布している
ために、α−Ｔａ層２２表面の酸化により形成された自
己酸化膜としての絶縁膜２３は、注入された原子を多量
に含んでいる。注入原子のガウス分布の中心であるｃ点
は、陽極酸化前のα−Ｔａ層２２表面位置であるｂ点と
重なる場合もあるが、通常は、陽極酸化前のα−Ｔａ層
２２の表面位置（ｂ）点よりも、α−Ｔａ層２２内側
（ｄ点寄り）に位置する。注入元素が窒素である場合、
陽極酸化後のα−Ｔａ層２２の表面位置ｄ点における注
入元素の原子濃度は、金属原子（Ｔａ）に対して０．０
５％以上とされる。尚、注入元素が炭素（Ｃ）である場
合には、注入原子濃度はＴａに対して２％とされる。
【００３４】このようにして形成されるゲート電極配線
において、α−Ｔａ層２２およびＮｂ層２１からなる金
属層は、陽極酸化により形成される絶縁膜２３の近傍部
分にのみ窒素が注入された状態になっているので、その
部分の比抵抗が増大するだけである。よって、該α−Ｔ
ａ層２２全体の比抵抗が著しく増大することがない。従
って、陽極酸化により高い絶縁性の絶縁膜２３が形成さ
れているにも拘らず、ゲート電極配線２０は低抵抗とす
ることができる。
【００３５】上述のように陽極酸化により第１の絶縁膜
２３が設けられたゲート電極配線２０を形成した後、図
２（ｄ）に示すように、スパッタリングまたはＣＶＤ法
により、ガラス基板１０全体に渡って、例えば厚み３０
０ｎｍのＳｉＮX膜を積層し、第２のゲート絶縁膜６２
を形成する。
【００３６】次に、図２（ｅ）に示すように、基板全体
に渡って、プラズマＣＶＤ法により、半導体層６３とな
るａ−Ｓｉ層を厚み３０ｎｍに、第３の絶縁膜６４とな
るＳｉＮXを厚み２００ｎｍに、順次積層する。これを
ホトエッチングによりパターニングして、半導体層６３
をゲート電極２０ａ上のゲート絶縁膜６２部分を覆う状
態で形成し、該半導体層６３上に第３の絶縁層６４を形
成する。
【００３７】この状態の基板全体に、図２（ｇ）に示す
ように、スパッタリングによりＭｏ層を厚さ３００ｎｍ
に積層し、ホトエッチングにより第３の絶縁膜６４の中
央部のＭｏ層およびａ−Ｓｉ層６５を除去する。このこ
とにより、Ｍｏ層からなるドレイン電極６６と、ソース
電極３０ａを有するソース電極配線３０とが形成され
る。
【００３８】その後、図２（ｈ）に示すように、ドレイ
ン電極６６およびソース電極３０ａに一部重畳し、か
つ、ゲート絶縁膜６２の全体を覆うように、酸化インジ
ウム錫膜６７をスパッタリングにより積層し、ホトエッ
チングにより所定の形状にパターニングして絵素電極４
０とすると共に、ソース電極３０ａ上に酸化インジウム
錫膜６７を形成する。最後に、図（ｉ）に示すように、
基板全面に、プラズマＣＶＤ法によりＳｉＮXを堆積す
ることにより、保護膜６８を形成する。以上によりアク
ティブマトリクス基板が製造される。
【００３９】このアクティブマトリクス基板において
は、陽極酸化により形成された絶縁膜２３を有するゲー
ト電極配線２０の比抵抗が小さい。よって、アクティブ
マトリクス基板が大型化されることによりゲート電極配
線２０が細く長くなっても、問題が生じない。しかも、
絶縁膜２３は、窒素、炭素等の不純物がドープされてい
るので、良好な絶縁性となっており、ゲート電極配線２
０とソース電極配線３０との間に絶縁不良が発生するお
それもない。
【００４０】（実施例２）図６に、本発明の金属配線の
製造方法の他の実施例を用いて作製したＴＦＴアクティ
ブマトリクス基板を示す。
【００４１】このアクティブマトリクス基板は、ガラス
基板１０上にマトリクス状に多数の絵素電極４０が配置
されており、一方向に列状になった各絵素電極４０に沿
って、本発明により形成された多数の走査信号配線７０
がそれぞれ配線されている。各走査信号配線７０は、各
走査信号配線に沿って配列された各絵素電極４０に、そ
れぞれＴＦＤを介して電気的に接続されている。
【００４２】このようなアクティブマトリクス基板の製
造方法を、図６のＢ−Ｂ’線断面における製造工程を示
す図７を参照しながら説明する。まず、図７（ａ）に示
すように、ガラス基板１０上に信号信号配線７０を形成
すべく、体心立方格子構造を有するＮｂ層７１を堆積す
る。このＮｂ層２１の層厚は数〜１００ｎｍとされる。
特に好ましい層厚は、５〜１５ｎｍである。このＮｂ層
７１に替えて、Ｍｏ、Ｗ、ＴａＮX、ＴａXＮｂ1-X等、
体心立方格子構造を有する他の金属層を用いるようにし
てもよい。
【００４３】次に、体心立方構造を有するＮｂ層７１上
に、スパッタリングにより、窒素ノンドープα−Ｔａ層
７２を１００〜５００ｎｍ、好ましくは２５０〜３５０
ｎｍの厚みに積層する。
【００４４】その後、フォトリソグラフィー工程によ
り、走査信号配線パターンのレジスト（図示せず）を窒
素ノンドープα−Ｔａ層７２上に設けて、該レジストに
覆われていないＮｂ層７１および窒素ノンドープα−Ｔ
ａ層７２部分をエッチングする。このことにより、Ｎｂ
層７１および窒素ノンドープα−Ｔａ層７２は、所定の
走査信号配線電極７０の形状にパターニングされる。
【００４５】次に、図７（ｂ）に示すように、Ｎｂ層７
１上に積層された窒素ノンドープα−Ｔａ層７２および
Ｎｂ層７１の表面に、イオンシャワーにより不純物とし
ての窒素（Ｎ）を注入する。このイオンシャワーの条件
は、実施例１と同様にすることができる。
【００４６】この不純物注入において、窒素以外のα−
Ｔａ結晶格子間に侵入可能な元素を用いてもよく、例え
ば炭素（Ｃ）等が挙げられる。また、イオンシャワーに
替えてプラズマアニールによって不純物注入を行っても
よい。プラズマアニールによる不純物注入の条件は、実
施例１と同様にすることができる。
【００４７】その後、図７（ｃ）に示すように、α−Ｔ
ａ層７２およびＮｂ層７１の表面を陽極酸化して、該Ｎ
ｂ層７１およびα−Ｔａ層７２全体を覆う第１の絶縁膜
７３を形成する。このことにより、自己酸化により絶縁
層（絶縁膜７３）が形成された走査信号配線７０が形成
される。
【００４８】このようにして形成された走査信号配線７
０は、実施例１にゲート電極配線２０と同様の断面構成
となり、陽極酸化により走査信号配線７０を覆うように
形成された絶縁膜（陽極酸化膜）７３の厚さ（図４のｄ
1に相当）は約２０〜２００ｎｍであり、陽極酸化前の
走査信号配線７０の厚さ（図４のｄ2に相当）は、約１
００〜５００ｎｍである。
【００４９】この走査信号配線７０も、実施例１のゲー
ト電極配線２０と同様に、α−Ｔａ層７２およびＮｂ層
７１からなる金属層は、陽極酸化により形成される絶縁
膜７３の近傍部分にのみ窒素が注入された状態になって
いるので、その部分の比抵抗が増大するだけである。よ
って、該α−Ｔａ層７２全体の比抵抗が著しく増大する
ことがない。従って、陽極酸化により高い絶縁性の絶縁
膜７３が形成されているにも拘らず、ゲート電極配線７
０は低抵抗とすることができる。また、絶縁膜７３は、
注入された窒素によって、電圧の正負に対して対称な電
圧−電流特性とすることができる。
【００５０】次に、この状態の基板１０全面に、酸化イ
ンジウム錫膜をスパッタリングにより積層し、図７
（ｄ）に示すように、ホトエッチングにより所定の形状
にパターニングして絵素電極４０とする。
【００５１】その後、図７（ｅ）に示すように、基板１
０全面に渡って、Ｃｒをスパッタリングにより積層し
て、これをホトエッチングによりパターニングすること
により、各走査信号配線７０を横断方向に覆うと共に、
各走査信号配線７０に沿って列状に配置された各絵素電
極４０上に一部が重畳された各上部電極８０を形成す
る。以上により、走査信号配線７０と、上部電極８０と
の重畳部がＴＦＤとなって、アクティブマトリクス基板
が製造される。
【００５２】このアクティブマトリクス基板において
は、陽極酸化により形成された絶縁膜７３を有する走査
信号配線７０の比抵抗が小さい。よって、アクティブマ
トリクス基板が大型化されることにより走査信号配線７
０が細く長くなっても、問題が生じない。しかも、絶縁
膜７３は、注入された不純物によって、電圧の正負に対
して対称な電圧−電流特性とすることができる。
【００５３】上記実施例において、自己酸化され得る金
属層として、Ｎｂ層の上にＴａ層を形成した二重構造を
用いたが、本発明はこれに限られず、Ｔａ層、Ｎｂ層、
Ｔｉ層およびＡｌ層のいずれをも用いることができる。
【００５４】また、自己酸化の方法として、陽極酸化以
外に熱酸化を用いてもよい。
【００５５】
【発明の効果】以上の説明から明かなように、本発明に
よれば、ホトエッチングのマスク枚数を増やすことな
く、簡略な製造工程により作製することができる、低抵
抗な金属配線が得られる。ＴＦＴにおいては、全体の金
属配線の比抵抗を小さく保ったままで、自己酸化により
形成される酸化膜に良好な絶縁性を付与することができ
る。また、ＴＦＤにおいては、全体の金属配線の比抵抗
を小さくしたまま、自己酸化により形成される酸化膜
に、電圧の正負に対して対称な電圧−電流特性を付与す
ることができる。よって、大型化・高精細化された液晶
表示装置に用いることができるアクティブマトリクス基
板を容易に製造することができる。
【図面の簡単な説明】
【図１】本発明の金属配線の製造方法により製造される
アクティブマトリクス基板の一例を示す平面図である。
【図２】（ａ）〜（ｉ）は、それぞれ、図１のＡ−Ａ’
線断面における製造工程を示す断面図である。
【図３】実施例１の電極配線において、陽極酸化膜に生
じ得る不具合を示す模式図である。
【図４】図１のアクティブマトリクス基板におけるゲー
ト電極配線の拡大断面図である。
【図５】図３のゲート電極配線における深さ方向の窒素
濃度分布を示すグラフである。
【図６】本発明の金属配線の製造方法により製造される
アクティブマトリクス基板の他の例を示す平面図であ
る。
【図７】（ａ）〜（ｅ）は、それぞれ、図６のＢ−Ｂ’
線断面における製造工程を示す断面図である。
【符号の説明】
１０ ガラス基板 ２０ ゲート電極配線 ２０ａ ゲート電極 ２１ Ｎｂ層 ２２ α−Ｔａ層 ２３ 絶縁膜 ３０ ソース電極配線 ３０ａ ソース電極 ４０ 絵素電極 ５０ ＴＦＴ ７０ 走査信号配線 ８０ 上部電極
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 29/78 ６１７Ｌ 21/336 ６１７Ｗ 49/02 21/88 Ｒ 21/265 Ｗ (56)参考文献 特開 平３−136280（ＪＰ，Ａ) 特開 平２−106723（ＪＰ，Ａ) 特開 平３−51823（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 H01L 49/02 H01L 21/3205 H01L 21/28 301 H01L 21/265 G02F 1/136 500 G02F 1/136 510

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 自己酸化によって絶縁層が形成されてい
    る金属配線を、絶縁性基板上に製造する方法であって、 絶縁性基板上に自己酸化され得る金属材料により金属層
    を形成する工程と、 該金属層に対して、不純物元素を格子間に注入する注入
    工程と、 該不純物元素が格子間に注入された金属層の表面を自己
    酸化して絶縁層を形成する工程と、 を包含する金属配線の製造方法。
  2. 【請求項２】 前記金属材料が、Ｔａ、Ｎｂ、Ｔｉおよ
    びＡｌの内のいずれかである請求項１に記載の金属配線
    の製造方法。
  3. 【請求項３】 前記不純物元素が、窒素（Ｎ）および炭
    素（Ｃ）の内のいずれかである請求項１に記載の金属配
    線の製造方法。
  4. 【請求項４】 前記注入工程が、イオンシャワーおよび
    プラズマアニールの内のいずれかにより行われる請求項
    １に記載の金属配線の製造方法。
  5. 【請求項５】 自己酸化によって絶縁層が形成されてい
    る金属配線を、絶縁性基板上に製造する方法であって、 絶縁性基板上に、３ｎｍ以上１０ｎｍ以下のＮｂ膜また
    は３ｎｍ以上１０ｎｍ以下のＷ膜と、所定の厚みのＴａ
    膜とを基板側からこの順に積層形成して、配線形状に加
    工する工程と、 該配線形状に加工された金属層に対して、窒素（Ｎ）を
    格子間に注入する注入工程と、 該窒素が格子間に注入された金属層の表面を自己酸化し
    て絶縁層を形成する工程と、 を包含する金属配線の製造方法。
  6. 【請求項６】 自己酸化によって絶縁層が形成されてい
    る金属配線を、絶縁性基板上に製造する方法であって、 絶縁性基板上に、７ｎｍ以上１５ｎｍ以下のＴａXＮｂ
    1-X膜と、所定の厚みのＴａ膜とを基板側からこの順に
    積層形成して配線形状に加工する工程と、 該配線形状に加工された金属層に対して、窒素（Ｎ）を
    格子間に注入する注入工程と、 該窒素が格子間に注入された金属層の表面を自己酸化し
    て絶縁層を形成する工程と、 を包含する金属配線の製造方法。
  7. 【請求項７】 前記金属配線が、薄膜トランジスタを使
    用したアクティブマトリクス基板のゲート電極配線であ
    る請求項１、５または６に記載の金属配線の製造方法。
  8. 【請求項８】 前記金属配線が、薄膜ダイオードを使用
    したアクティブマトリクス基板の走査信号配線である請
    求項１に記載の金属配線の製造方法。
JP10574293A 1992-05-12 1993-05-06 金属配線の製造方法 Expired - Fee Related JP2905032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10574293A JP2905032B2 (ja) 1992-05-12 1993-05-06 金属配線の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-119285 1992-05-12
JP11928592 1992-05-12
JP10574293A JP2905032B2 (ja) 1992-05-12 1993-05-06 金属配線の製造方法

Publications (2)

Publication Number Publication Date
JPH0629534A JPH0629534A (ja) 1994-02-04
JP2905032B2 true JP2905032B2 (ja) 1999-06-14

Family

ID=14757614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10574293A Expired - Fee Related JP2905032B2 (ja) 1992-05-12 1993-05-06 金属配線の製造方法

Country Status (6)

Country Link
US (1) US5518936A (ja)
EP (1) EP0570205B1 (ja)
JP (1) JP2905032B2 (ja)
KR (1) KR970005000B1 (ja)
DE (1) DE69325849T2 (ja)
TW (1) TW221523B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0582387B1 (en) * 1992-08-05 1999-05-26 Sharp Kabushiki Kaisha Metallic wiring board and method for producing the same
US5528082A (en) * 1994-04-28 1996-06-18 Xerox Corporation Thin-film structure with tapered feature
US6251758B1 (en) * 1994-11-14 2001-06-26 Applied Materials, Inc. Construction of a film on a semiconductor wafer
US5610084A (en) * 1995-04-21 1997-03-11 U.S. Phillips Corporation Method of manufacturing an antifuse utilizing nitrogen implantation
US5837592A (en) * 1995-12-07 1998-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stabilizing polysilicon resistors
JP2865039B2 (ja) * 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
KR100205301B1 (ko) * 1995-12-26 1999-07-01 구본준 금속배선구조 및 형성방법
JPH10163501A (ja) 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6166428A (en) * 1997-08-25 2000-12-26 Advanced Micro Devices, Inc. Formation of a barrier layer for tungsten damascene interconnects by nitrogen implantation of amorphous silicon or polysilicon
US7253109B2 (en) 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6887353B1 (en) * 1997-12-19 2005-05-03 Applied Materials, Inc. Tailored barrier layer which provides improved copper interconnect electromigration resistance
US6396147B1 (en) 1998-05-16 2002-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with metal-oxide conductors
KR20000043666A (ko) * 1998-12-29 2000-07-15 신현준 전로용 슬래그 코팅재
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
JP2000275663A (ja) * 1999-03-26 2000-10-06 Hitachi Ltd 液晶表示装置とその製造方法
US6613671B1 (en) * 2000-03-03 2003-09-02 Micron Technology, Inc. Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
JP4831885B2 (ja) * 2001-04-27 2011-12-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6955835B2 (en) * 2003-04-30 2005-10-18 Hewlett-Packard Development Company, L.P. Method for forming compressive alpha-tantalum on substrates and devices including the same
US20060084217A1 (en) * 2004-10-20 2006-04-20 Freescale Semiconductor, Inc. Plasma impurification of a metal gate in a semiconductor fabrication process
TW200913269A (en) * 2007-09-03 2009-03-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
US9391152B1 (en) * 2015-01-20 2016-07-12 International Business Machines Corporation Implantation formed metal-insulator-semiconductor (MIS) contacts

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho
DE3272410D1 (en) * 1981-02-16 1986-09-11 Fujitsu Ltd Method of producing mosfet type semiconductor device
DE3783405T2 (de) * 1986-08-19 1993-08-05 Fujitsu Ltd Halbleiteranordnung mit einer duennschicht-verdrahtung und verfahren zum herstellen derselben.
US5254870A (en) * 1988-05-07 1993-10-19 Seiko Epson Corporation Static random access memory having memory cells with electric field shielding for cell load resistances
JPH02106723A (ja) * 1988-10-17 1990-04-18 Toppan Printing Co Ltd 薄膜トランジスタアレイ
US5236866A (en) * 1988-10-25 1993-08-17 Mitsubishi Denki Kabushiki Kaisha Metal interconnection layer having reduced hillock formation in semi-conductor device and manufacturing method therefor
JP2795883B2 (ja) * 1989-03-24 1998-09-10 シチズン時計株式会社 液晶表示装置における非線形素子
JPH0770725B2 (ja) * 1989-03-29 1995-07-31 シャープ株式会社 半導体装置の製造方法
JPH0351823A (ja) * 1989-07-20 1991-03-06 Citizen Watch Co Ltd Ｍｉｍ型非線形スイッチング素子の製造方法
JPH03248568A (ja) * 1990-02-27 1991-11-06 Fuji Xerox Co Ltd 薄膜半導体装置
US5126283A (en) * 1990-05-21 1992-06-30 Motorola, Inc. Process for the selective encapsulation of an electrically conductive structure in a semiconductor device
US5250459A (en) * 1992-04-14 1993-10-05 Micron Technology, Inc. Electrically programmable low resistive antifuse element

Also Published As

Publication number Publication date
KR940006432A (ko) 1994-03-23
DE69325849T2 (de) 2000-01-05
EP0570205A1 (en) 1993-11-18
EP0570205B1 (en) 1999-08-04
TW221523B (ja) 1994-03-01
US5518936A (en) 1996-05-21
JPH0629534A (ja) 1994-02-04
DE69325849D1 (de) 1999-09-09
KR970005000B1 (ko) 1997-04-10

Similar Documents

Publication Publication Date Title
JP2905032B2 (ja) 金属配線の製造方法
US4905066A (en) Thin-film transistor
US6407780B1 (en) Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same
US5334860A (en) Panel having thin film element formed thereon
US5028551A (en) Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
KR970010685B1 (ko) 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
KR100269095B1 (ko) 반도체장치,액티브매트릭스기판및그의제조방법
JPH09292632A (ja) アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法
US5170244A (en) Electrode interconnection material, semiconductor device using this material and driving circuit substrate for display device
US5352907A (en) Thin-film transistor
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US7026649B2 (en) Thin film transistor and active matrix flat panel display using the same
JPH0555575A (ja) 半導体装置
JP3094610B2 (ja) 薄膜トランジスタの製造方法
JPH0713180A (ja) 液晶表示装置
JP2990815B2 (ja) 液晶表示装置及びその製造方法
TW595000B (en) Method of fabricating thin film transistor array
JP2862737B2 (ja) 薄膜トランジスタ及びその製造方法
JP2585267B2 (ja) 液晶表示装置
JPH01219721A (ja) 金属絶縁物構造体及び液晶表示装置
JP3516138B2 (ja) 液晶表示装置
KR920010427B1 (ko) 박막 트랜지스터
JP3245614B2 (ja) 薄膜素子の製造方法
JP3221094B2 (ja) アクティブマトリクスパネル及びその製造方法
JP3104356B2 (ja) 薄膜トランジスタパネルおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees