[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0555575A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0555575A
JPH0555575A JP21903191A JP21903191A JPH0555575A JP H0555575 A JPH0555575 A JP H0555575A JP 21903191 A JP21903191 A JP 21903191A JP 21903191 A JP21903191 A JP 21903191A JP H0555575 A JPH0555575 A JP H0555575A
Authority
JP
Japan
Prior art keywords
alloy
gate electrode
film
electrode wiring
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21903191A
Other languages
English (en)
Inventor
Yasunori Shimada
康憲 島田
Masahito Goto
政仁 後藤
Hisafumi Saito
尚史 斉藤
Koji Taniguchi
幸治 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP21903191A priority Critical patent/JPH0555575A/ja
Priority to DE69227290T priority patent/DE69227290T2/de
Priority to EP92307902A priority patent/EP0530051B1/en
Priority to KR1019920015722A priority patent/KR960006110B1/ko
Priority to TW081106845A priority patent/TW266309B/zh
Publication of JPH0555575A publication Critical patent/JPH0555575A/ja
Priority to US08/338,195 priority patent/US5594259A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66765Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の電極配線等の薄膜を、低く安定
した抵抗値を有し、しかも耐薬品性に優れた材料で形成
できるようにする。 【構成】 ゲート電極配線2は、TaとNbの合金、N
b又はNbを主成分とする金属を使用して形成してい
る。これらTaとNbの合金、Nb又はNbを主成分と
する金属からなるゲート電極配線2は、従来のTaから
なるものよりも比抵抗が低く、かつ安定しており、また
薬品性が優れている。また、ゲート電極配線をTaとN
bの合金からなる層とTaからなる層の2層構造とした
場合は、2層間の密着力を向上させることができ、加え
て、TaとNbの合金からなる層はTaと同レベルの耐
薬品性を有するので、下層が上層より多くエッチングさ
れてオーバーハングの形状になることがない。更に、ゲ
ート絶縁膜に陽極酸化法によるゲート電極配線の自己酸
化膜を用いた場合は、ゲート絶縁膜をリーク不良防止に
有効な多層構造にできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置などに用
いられ、アクティブマトリクス基板上に形成した薄膜ト
ランジスタ等の半導体装置に関する。
【0002】
【従来の技術】上述した液晶表示装置は、薄型、低消費
電力という特徴を有し、CRTに代わる表示装置として
注目を集めている。液晶表示装置のうちでも、特に、薄
膜トランジスタ(以下TFTと略す)アレイを用いたア
クティブマトリクス駆動方式のものにおいては、液晶の
応答速度が速く、表示品位が高いなどの利点を持つため
に、その技術開発が盛んである。
【0003】その開発課題例としては、表示画素を小型
にすることによる高精細化、或は大画面とするための大
面積化を図ることや、製造過程で使用される薬品に対す
る耐久性の向上を図ることなどがある。
【0004】ところで、前者の高精細化や大面積化は、
表示を行う画素電極の周りに設けられるTFTのゲート
電極配線やソース電極配線を細く、或は長くすることが
必要である。一方、後者においては、例えば逆スタガー
型のTFTを絶縁性基板上に形成してアクティブマトリ
クス基板を構成する場合、ゲート電極配線としては抵抗
値が低く、薄肉化が可能であり、かつ、基板となした後
のプロセスにおける薬品処理にも耐えうる材料であるこ
とが必要である。そこで、かかる要求を満足する材料と
して、従来においてはTaが用いられていた。
【0005】
【発明が解決しようとする課題】さて、上述のゲート電
極配線等の薄膜にTaをスパッタリング等により成膜し
た場合、薄膜の結晶構造がβ−Taとなって比抵抗が1
70〜200μΩ・cmと非常に高い値となる。また、
スパッタリングによる成膜時に使用するArガスに微量
のN2を混入させると、形成された薄膜が体心立方晶の
α−Taとなって比抵抗が40〜70μΩ・cmにまで
低下することが知られている。このため、例えば10イ
ンチ程度の大画面液晶表示装置に使用する薄膜には、A
rガスにN2を微量混入させたものを使用している。
【0006】しかしながら、ArガスにN2を混入させ
て成膜した、α−Taからなる薄膜は、安定した抵抗値
が得にくいという難点があった。
【0007】本発明はこのような従来技術の課題を解決
するものであり、低く安定した抵抗値を有し、しかも耐
薬品性に優れた材料で電極配線等の薄膜が形成された半
導体装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本発明の半導体装置は、
基板上に、TaとNbの合金、Nb又はNbを主成分と
する金属からなる電極配線が形成されており、そのこと
によって上記目的が達成される。
【0009】また、基板上に形成する電極配線を2層構
造となし、基板側の下層をTaとNbの合金で形成し、
上層をTaで形成するようにしてもよい。
【0010】また、半導体装置が、基板上に配設された
ゲート電極配線上に、ゲート絶縁膜及び半導体層が順に
堆積され、該半導体層の上にソース電極とドレイン電極
とが設けられた構成の場合は、該ゲート電極配線をTa
とNbの合金、Nb又はNbを主成分とする金属で形成
してもよい。又、前記ゲート絶縁膜の一部又は全部を、
前記ゲート電極配線を構成する金属の陽極酸化膜で形成
してもよい。更には、基板上に形成するゲート電極配線
を2層構造となし、基板側の下層をTaとNbの合金で
形成し、上層をTaで形成するようにしてもよい。
【0011】
【作用】本発明においては、TaとNbの合金、Nb又
はNbを主成分とする金属を使用して電極配線等の薄膜
を形成している。これらTaとNbの合金、Nb又はN
bを主成分とする金属からなる薄膜は、従来のTaから
なる膜よりも比抵抗が低く、かつ安定しており、また加
工性にも優れている。
【0012】特に、上記材料のうちでもNbを使用した
場合は、比抵抗を安定して低くできる。このことは、N
bを主成分とする金属においても同様である。また、T
aとNbの合金を使用した場合は、Nb又はNbを主成
分とする金属よりも各種処理液、特に弗酸と硝酸の混合
液に対する耐薬品性が優れている。
【0013】また、TaとNbの合金からなる層とTa
からなる層の2層構造とした場合は、Nb膜の上にTa
膜を堆積した2層構造よりも上下層間の密着力を向上さ
せることができる。加えて、該TaとNbの合金膜はN
b膜よりも各種処理液、特に弗酸と硝酸の混合液に対す
る耐酸性が優れているので、電極配線のパターニング時
に下層が上層より多くエッチングされるオーバーハング
の形状になることを防止できる。
【0014】更に、ゲート絶縁膜に、陽極酸化法による
ゲート電極配線の自己酸化膜を用いた多層構造を取った
場合は、ゲート絶縁膜がリーク不良の少ない良質な絶縁
膜となる。
【0015】
【実施例】以下、本発明の実施例を説明する。
【0016】図1は本発明を適用した薄膜トランジスタ
の構成を示す平面図、図2は図1のA−A線による断面
図である。この薄膜トランジスタは、絶縁性基板1上に
形成され、TaとNbの合金からなる厚みが2000〜
4000オングストロームのゲート電極配線2、3を備
える。このゲート電極配線2、3の前記基板1より上に
表れている表面部分は、陽極酸化法により処理された自
己酸化膜である絶縁性の陽極酸化膜4が形成されてい
る。つまり、この陽極酸化膜4はゲート電極配線用の材
料であるTaとNbの合金が酸化されたものである。な
お、その処理には、例えば酒石酸アンモニウム水溶液、
ホウ酸アンモニウム水溶液、リン酸アンモニウム水溶液
等の化成溶液を用いた。
【0017】このゲート電極配線2、3の上には、基板
全面を被覆してSiNX(X=0.5〜1.5)等から
なるゲート絶縁膜5が厚み3000〜4000オングス
トロームで形成されている。実質的なゲート絶縁膜とし
ては、このゲート絶縁膜5と前記陽極酸化膜4とで構成
される。なお、ゲート絶縁膜5に使用する材料として
は、上述のSiNXの代わりにSiO2、SiON等を使
用することもできる。
【0018】上記ゲート絶縁膜5の上には、ノンドープ
のa−Si半導体層を成膜した後でエッチングすること
により、ゲート電極配線2、3の上方部分及びその近傍
に、ノンドープのa−Si半導体層6が200〜600
オングストロームの厚みで形成されている。このノンド
ープの半導体層6の両端部の上には、リンドープa−S
i(n+a−Si)層を成膜した後でエッチングするこ
とにより、リンドープa−Si(n+a−Si)からな
るコンタクト層8、8´が厚み400オングストローム
程度の厚みで形成されている。なお、コンタクト層8、
8´の直下であって、前記ゲート電極配線2の上方部分
には、エッチングの選択性を高めるためにSiNXから
なるエッチングストップ膜7が形成されている。このエ
ッチングストップ膜7は省略しても構わない。
【0019】更に、上記コンタクト層8、8´の上に
は、Mo、Ti、Cr等の配線材料からなるソース電極
配線9、10及びドレイン電極11が厚み2000〜3
000オングストロームで所定箇所に形成されている。
【0020】このように構成された薄膜トランジスタに
おいては、ゲート電極配線2、3がTaとNbの合金で
形成されている。このため、ゲート電極配線2、3は比
抵抗が低く、かつ安定した体心立方晶の合金膜となって
いる。つまり、Nbは体心立方晶のみ存在し、Taに対
して全率固溶するため、このNbをTaに混入すること
によりTaを安定したα相になし得、これにより比抵抗
が約40μΩ・cmと低い体心立方晶が得られるからで
ある。
【0021】また、ゲート電極配線2、3の上に陽極酸
化膜4が形成されているが、この陽極酸化膜4は陽極酸
化法によるゲート電極配線2、3の自己酸化膜からな
り、絶縁性を有するので、その上のゲート絶縁膜5と共
に、多層構造のゲート絶縁膜を構成し得る。このため、
リーク不良をより確実に防止することができ、不良品の
発生を抑制して歩留りを高めることが可能となる。
【0022】(実施例2)本発明は、図3及び図4(図
3のB−B線による断面図)に示す構成の薄膜トランジ
スタとすることもできる。
【0023】即ち、実施例1におけるゲート電極配線
2、3を、2層からなるゲート電極配線22、23に代
えている。このゲート電極配線22、23は、絶縁膜絶
縁性基板1上にTaとNbの合金膜24を厚み数10〜
数100オングストロームで成膜し、その上にTa膜2
5を約3000オングストローム積層して形成されてい
る。
【0024】このように2層としたのは、TaとNbの
合金膜24のみの場合、TaとNbは互いに不純物とし
て働くため、比抵抗としては40μΩ・cm程度が限界
となってそれ以下にまで抵抗を小さくできないからであ
る。そこで、この実施例においては合金膜24を下層と
して数10〜数100オングストローム形成した後にT
a膜25を積層した。
【0025】このようにすることで、上層のTa膜25
は下層のTaとNbの合金膜24が体心立方晶であるこ
とを反映して同じ体心立方晶のα相となり、極めて比抵
抗の小さい約20μΩ・cmの膜が得られる。また、こ
の2層構造のゲート電極配線22、23においては、下
層のTaとNbの合金膜24が上層のTa膜25に近い
耐薬品性を有しているため、パターニングしても下層が
より侵食されたオーバーハング形状になることがない。
このため、かかるゲート電極配線22、23上への他の
層の形成を被覆性よく行うことができる。又、2層構造
とすることにより、より低抵抗化を図ることが可能とな
る。更に、Ta膜25とTaとNbの合金膜24とは密
着性が良いので、2層構造となっていても微細加工がで
き、高精細化が可能である。
【0026】(実施例3)更に、本発明は、図1と同一
の薄膜トランジスタ構造となすと共に、その薄膜トラン
ジスタを構成するゲート電極配線2、3の材料として、
Nbを使用することもできる。
【0027】上記Nbを使用してスパッタリング法によ
りゲート電極配線2、3を形成した場合は、図5〜図8
に示す特性が得られる。図5はスパッタ入力電力(K
W)と比抵抗(μΩ・cm)との関係を示し、図6はス
パッタガス圧力(Pa)と比抵抗(μΩ・cm)との関
係、図7は基板温度(°C)と比抵抗(μΩ・cm)と
の関係、図8はAr流量(SCCM)と比抵抗(μΩ・
cm)との関係を各々示している。これらの図より理解
されるように、Nbを使用した場合には、入力電力が低
いときは若干比抵抗が上昇するが、総ての条件において
比抵抗が20〜25μΩ・cmの範囲で安定した値とな
る。
【0028】表1は、各薬品に対するNbの耐薬品性を
示す。
【0029】
【表1】
【0030】表中の横線(−)は侵食が起こらないこと
を示し、数値は1分当りにエッチングされる厚みを示
す。
【0031】この表より理解されるごとく、Nbは弗酸
と硝酸の混合液のみにエッチングされ、他のエッチャン
トではエッチングが起こらないため、ゲート電極配線を
パターニングした後のプロセスを組み立て易い。
【0032】また、ドライエッチングに関しては、Nb
はCF4+O2でのエッチングが可能であり、よって従来
のTaと置き換えるだけで、従来同様のアクティブマト
リクス基板の製造プロセスをとることができる。更に
は、Taの場合と同じ酒石酸アンモニウム水溶液での陽
極酸化も可能である。
【0033】なお、この実施例3においてはゲート電極
配線2、3用の材料にNbを用いたが、Nbを主成分と
する金属を使用してもよく、同様の効果が導かれること
はもちろんである。
【0034】上述した実施例1〜3では薄膜トランジス
タに本発明を適用しているが、本発明は薄膜トランジス
タに限らず、他の一般的な半導体装置にも適用できる。
【0035】
【発明の効果】以上詳述したごとく本発明においては、
電極配線にTaとNbの合金、Nb又はNbを主成分と
する金属を使用するので、電極配線を安定して低抵抗化
でき、大面積で高精細なアクティブマトリクス基板の製
造が可能となる。また、TaとNbの合金膜とTa膜と
の2層構造に電極配線をなしても、該合金膜はTaに近
い耐薬品性を有しているため、パターニングしても下層
が余分に侵食されたオーバーハングな形状にならず、ま
た電極配線上に他の層を被覆性良く積層形成することが
できるので、容易なプロセスでアクティブマトリクス基
板の製造が可能になる。又、2層構造とすることによ
り、更に低抵抗化を図ることが可能となる。更には、T
aとNbの合金膜とTa膜は密着性が良いので、電極配
線を2層構造にしても微細加工ができ高精細化が可能で
ある。また、電極配線用の材料を陽極酸化させて陽極酸
化膜を形成することより、2層構造のゲート絶縁膜を構
成させることが可能となり、よってリーク不良の発生を
少なくでき、歩留りの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明を適用した薄膜トランジスタの構成を示
す平面図。
【図2】図1のA−A線による断面図。
【図3】本発明を適用した他の薄膜トランジスタの構成
を示す平面図。
【図4】図3のB−B線による断面図。
【図5】スパッタ入力電力(KW)と比抵抗(μΩ・c
m)との関係を示すグラフ。
【図6】スパッタガス圧力(Pa)と比抵抗(μΩ・c
m)との関係を示すグラフ。
【図7】基板温度(°C)と比抵抗(μΩ・cm)との
関係を示すグラフ。
【図8】Ar流量(SCCM)と比抵抗(μΩ・cm)
との関係を示すグラフ。
【符号の説明】
1 絶縁性基板 2 ゲート電極配線 3 ゲート電極配線 4 陽極酸化膜 5 ゲート絶縁膜 22 ゲート電極配線 23 ゲート電極配線 24 TaとNbの合金膜 25 Ta膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 (72)発明者 谷口 幸治 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】基板上に、TaとNbの合金、Nb又はN
    bを主成分とする金属からなる電極配線が形成された半
    導体装置。
  2. 【請求項2】基板上に2層構造の電極配線が形成され、
    該電極配線の基板側の下層がTaとNbの合金からな
    り、上層がTaからなる半導体装置。
  3. 【請求項3】基板上に配設されたゲート電極配線上に、
    ゲート絶縁膜及び半導体層が順に堆積され、該半導体層
    の上にソース電極とドレイン電極とが設けられた半導体
    装置において、 該ゲート電極配線がTaとNbの合金、Nb又はNbを
    主成分とする金属からなる半導体装置。
  4. 【請求項4】前記ゲート絶縁膜が、前記ゲート電極配線
    を構成する金属の陽極酸化膜を含んでなる請求項3記載
    の半導体装置。
  5. 【請求項5】基板上に配設された2層構造のゲート電極
    配線上に、ゲート絶縁膜及び半導体層が順に堆積され、
    該半導体層の上にソース電極とドレイン電極とが設けら
    れた半導体装置であって、 該ゲート電極配線の基板側の下層がTaとNbの合金か
    らなり、上層がTaからなる半導体装置。
JP21903191A 1991-08-29 1991-08-29 半導体装置 Pending JPH0555575A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP21903191A JPH0555575A (ja) 1991-08-29 1991-08-29 半導体装置
DE69227290T DE69227290T2 (de) 1991-08-29 1992-08-28 Halbleiteranordnung und Verfahren zur Herstellung
EP92307902A EP0530051B1 (en) 1991-08-29 1992-08-28 A semiconductor device and a method for producing the same
KR1019920015722A KR960006110B1 (ko) 1991-08-29 1992-08-29 반도체 장치 및 그 제조 방법
TW081106845A TW266309B (ja) 1991-08-29 1992-08-29
US08/338,195 US5594259A (en) 1991-08-29 1994-11-09 Semiconductor device and a method for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21903191A JPH0555575A (ja) 1991-08-29 1991-08-29 半導体装置

Publications (1)

Publication Number Publication Date
JPH0555575A true JPH0555575A (ja) 1993-03-05

Family

ID=16729173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21903191A Pending JPH0555575A (ja) 1991-08-29 1991-08-29 半導体装置

Country Status (6)

Country Link
US (1) US5594259A (ja)
EP (1) EP0530051B1 (ja)
JP (1) JPH0555575A (ja)
KR (1) KR960006110B1 (ja)
DE (1) DE69227290T2 (ja)
TW (1) TW266309B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500380A (en) * 1993-04-16 1996-03-19 Goldstar Co., Ltd. Method for fabricating thin film transistor

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5831694A (en) * 1995-06-14 1998-11-03 Hitachi, Ltd. TFT panel for high resolution- and large size- liquid crystal display
JP3400918B2 (ja) * 1996-11-14 2003-04-28 東京エレクトロン株式会社 半導体装置の製造方法
US6010923A (en) * 1997-03-31 2000-01-04 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device utilizing annealed semiconductor layer as channel region
TWI226470B (en) * 1998-01-19 2005-01-11 Hitachi Ltd LCD device
US6184960B1 (en) * 1998-01-30 2001-02-06 Sharp Kabushiki Kaisha Method of making a reflective type LCD including providing a protective metal film over a connecting electrode during at least one portion of the manufacturing process
US6528357B2 (en) * 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
US6315184B1 (en) * 1999-06-02 2001-11-13 Powermed, Inc. Stapling device for use with an electromechanical driver device for use with anastomosing, stapling, and resecting instruments
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US6825106B1 (en) * 2003-09-30 2004-11-30 Sharp Laboratories Of America, Inc. Method of depositing a conductive niobium monoxide film for MOSFET gates
JP6332019B2 (ja) * 2014-12-25 2018-05-30 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3754168A (en) * 1970-03-09 1973-08-21 Texas Instruments Inc Metal contact and interconnection system for nonhermetic enclosed semiconductor devices
FR2505070B1 (fr) * 1981-01-16 1986-04-04 Suwa Seikosha Kk Dispositif non lineaire pour un panneau d'affichage a cristaux liquides et procede de fabrication d'un tel panneau d'affichage
US4432134A (en) * 1982-05-10 1984-02-21 Rockwell International Corporation Process for in-situ formation of niobium-insulator-niobium Josephson tunnel junction devices
JPS59138390A (ja) * 1983-01-28 1984-08-08 Hitachi Ltd 超電導スイツチング装置
US4589961A (en) * 1984-08-31 1986-05-20 Sperry Corporation Aluminum mask anodization with lift-off for patterning Josephson junction devices
US4954870A (en) * 1984-12-28 1990-09-04 Kabushiki Kaisha Toshiba Semiconductor device
US4673968A (en) * 1985-07-02 1987-06-16 Siemens Aktiengesellschaft Integrated MOS transistors having a gate metallization composed of tantalum or niobium or their silicides
JPS62205656A (ja) * 1986-03-06 1987-09-10 Toshiba Corp 半導体装置
US4860067A (en) * 1986-06-20 1989-08-22 International Business Machines Corporation Semiconductor heterostructure adapted for low temperature operation
JPS63166236A (ja) * 1986-12-26 1988-07-09 Toshiba Corp 電子装置
JPH02106723A (ja) * 1988-10-17 1990-04-18 Toppan Printing Co Ltd 薄膜トランジスタアレイ
JPH031572A (ja) * 1989-05-29 1991-01-08 Fujitsu Ltd 薄膜トランジスタマトリクス及びその製造方法
DE69032893T2 (de) * 1989-11-30 1999-07-22 Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa Werkstoff für elektrische Leiter, Elektronikagerät welches diesen verwendet und Flüssig-Kristall-Anzeige

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5500380A (en) * 1993-04-16 1996-03-19 Goldstar Co., Ltd. Method for fabricating thin film transistor

Also Published As

Publication number Publication date
KR930005251A (ko) 1993-03-23
US5594259A (en) 1997-01-14
TW266309B (ja) 1995-12-21
EP0530051B1 (en) 1998-10-14
KR960006110B1 (ko) 1996-05-08
DE69227290T2 (de) 1999-05-12
DE69227290D1 (de) 1998-11-19
EP0530051A3 (en) 1993-09-22
EP0530051A2 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
US5428250A (en) Line material, electronic device using the line material and liquid crystal display
JP2905032B2 (ja) 金属配線の製造方法
JPH1093102A (ja) 薄膜トランジスタの製造方法
JP2005062802A (ja) 薄膜トランジスタアレイ基板の製法
JPH09307113A (ja) 半導体装置及びその製造方法
JPH0555575A (ja) 半導体装置
JP2000314897A (ja) 液晶表示装置
JPH08248442A (ja) 液晶表示装置
JP2823178B2 (ja) 金属配線基板及びその製造方法
JPH02106723A (ja) 薄膜トランジスタアレイ
JPH10173191A (ja) 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置
JPH06317814A (ja) 液晶表示装置
JPH0713180A (ja) 液晶表示装置
JPH01120068A (ja) 薄膜トランジスタ
JPH11352503A (ja) 表示装置及びその製造方法
JPH06160905A (ja) 液晶表示装置およびその製造方法
JP2856376B2 (ja) アクティブマトリクス基板
KR100441839B1 (ko) Tft기판
JP2574837B2 (ja) 薄膜トランジスタマトリクスとその製造方法
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
JPH0766422A (ja) 液晶表示装置用アレイ基板
JPH07176525A (ja) 低抵抗配線の形成方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
JPH06202148A (ja) 液晶表示装置用薄膜トランジスタ及びその製造方法
JPH09232585A (ja) 陽極酸化膜を有する電子デバイス、および陽極酸化膜のエッ チング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000306