[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2861965B2 - 突起電極の形成方法 - Google Patents

突起電極の形成方法

Info

Publication number
JP2861965B2
JP2861965B2 JP8249969A JP24996996A JP2861965B2 JP 2861965 B2 JP2861965 B2 JP 2861965B2 JP 8249969 A JP8249969 A JP 8249969A JP 24996996 A JP24996996 A JP 24996996A JP 2861965 B2 JP2861965 B2 JP 2861965B2
Authority
JP
Japan
Prior art keywords
film
forming
electrode
bump
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8249969A
Other languages
English (en)
Other versions
JPH1098045A (ja
Inventor
一隆 庄司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8249969A priority Critical patent/JP2861965B2/ja
Priority to US08/932,443 priority patent/US6054171A/en
Priority to KR1019970047740A priority patent/KR100263261B1/ko
Priority to EP97116401A priority patent/EP0831525A3/en
Publication of JPH1098045A publication Critical patent/JPH1098045A/ja
Application granted granted Critical
Publication of JP2861965B2 publication Critical patent/JP2861965B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0582—Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップある
いは半導体装置と基板との間の電気的接続に用いる突起
電極の形成方法に関するものである。
【０００２】
【従来の技術】従来、半導体チップを基板に実装する手
法としてフリップチップ実装がある。このフリップチッ
プ実装によって半導体チップを基板に実装するには、半
導体チップの電極に金や半田からなる突起電極を設け、
この突起電極を基板のランドに重ねた状態で熱圧着また
はリフロー炉などで加熱し溶融させた後、冷却すること
によって実施している。このフリップチップ実装によっ
て基板に半導体チップを実装した状態を図４に示す。
【０００３】図４は従来のフリップチップ実装の例を示
す断面図で、同図において、符号１は半導体チップ、２
は半導体チップ１に設けた半田ボールからなる突起電
極、３はプリント基板を示す。この基板３は、合成樹脂
からなる母材３ａの実装面（図において上側の面）に配
線パターン（図示せず）とソルダレジスト層４を形成
し、配線パターンの半田付け用ランドに前記突起電極２
が接合している。
【０００４】また、半導体チップをプリント配線板に実
装して封止した構造の半導体装置を実装用基板などに実
装するには、この半導体装置を一般にＢＧＡと呼称され
る形態に形成し、前記フリップチップ実装と同様にリフ
ロー炉を用いて半田付けすることがある。ＢＧＡ（Ball
Grid Array）型半導体装置は、半導体チップを実装し
たプリント配線板の裏面に半田ボールからなる突起電極
（半田バンプ）を２次元エリア状に多数設けた構造を採
っている。この実装構造も図４で示した構造と同じ構造
を採っている。
【０００５】
【発明が解決しようとする課題】しかるに、上述したよ
うに突起電極２を使用して半導体チップ１あるいはＢＧ
Ａ型半導体装置を基板に実装する構成を採る場合、長期
間にわたって使用すると、図４中に符号５で示すように
突起電極２の基部にクラックが生じることがあった。こ
のようにクラック５が生じるのは、半導体チップ１ある
いはＢＧＡ型半導体装置の熱膨張率と、これらを実装す
る基板の熱膨張率とが大きく異なることが原因であると
考えられる。
【０００６】すなわち、シリコンからなる半導体チップ
１の熱膨張率は、合成樹脂からなる基板３の熱膨張率よ
りきわめて小さいので、半導体チップ１が動作すること
により生じる熱や他の電子部品が発する熱で半導体チッ
プ１および基板３が加熱されると、図４中に矢印で示す
ようにこれらの伸びに違いが生じる。この結果、これら
の部材の間に介在する突起電極２に剪断応力（熱応力）
が生じ、突起電極２にクラック５が生じてしまうのであ
る。
【０００７】このような不具合は、図５および図６に示
すように、半導体チップと基板との間に合成樹脂を充填
し、これらの相対的な変位を阻止することによって、あ
る程度は解消することができる。図５は例えば特開平４
−２１９９４４号公報に開示された実装構造を示す断面
図、図６は樹脂を注入する手法を説明するための断面図
で、これらの図において前記図４で説明したものと同一
もしくは同等部材については、同一符号を付し詳細な説
明は省略する。
【０００８】図５に示す半導体チップ１と基板３との間
には、熱硬化性樹脂６を充填して硬化させてある。この
熱硬化性樹脂６を前記両者の間に充填するには、半導体
チップ１を基板３に実装した後に基板３を図６に示すよ
うに傾斜させ、注入ノズル７を使用して前記両者間の隙
間に上側から液状の熱硬化性樹脂６を注入する。この熱
硬化性樹脂６は粘度が低い液体とし、毛細管現象を利用
して前記隙間に流し込む。
【０００９】しかしながら、図５に示すように半導体チ
ップ１を熱硬化性樹脂６によって基板３に接着してしま
うと、後工程で半導体チップ１あるいは基板３の不良が
検出されたときに不良品を交換することができない。
【００１０】本発明はこのような問題点を解消するため
になされたもので、熱応力が生じてもクラックなどが発
生せず、実装後も簡単に実装物を基板から外すことがで
きる突起電極を形成する方法を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】第１の発明に係る突起電
極の形成方法は、突起電極の先端部に第２の膜とは親和
性がない有機材料または高分子材料からなる第１の膜を
形成し、次いで、突起電極形成面に高分子材料からなる
第２の膜を突起電極の基部が埋没するように形成し、こ
の第２の膜が硬化した後に前記第１の膜を除去するもの
である。本発明によって形成した突起電極は、先端部が
第２の膜から突出し、基部が第２の膜に埋没する。
【００１２】また、第２の膜は、硬化時に突起電極の周
囲に集まることから、突起電極に触れる部分の厚みが最
も厚く、突起電極から離間するにしたがって次第に厚み
が薄くなる。このため、突起電極の周囲の第２の膜の表
面は、突起電極を頂点として末広がり状に延在する形状
になる。さらに、第１の膜が第２の膜とは親和性がない
ことから、第２の膜の高分子材料が第１の膜に接触して
も第１の膜上、すなわち突起電極の先端部上に残留する
ことがない。
【００１３】第２の発明に係る突起電極の形成方法は、
第１の発明に係る突起電極の形成方法において、第１の
膜を除去するときにこれを溶剤で溶解するものであり、
第３の発明に係る突起電極の形成方法は、第１の膜の除
去を超音波洗浄法によって行うものである。したがっ
て、第１の膜を単純な作業によって除去することができ
る。
【００１４】第４の発明に係る突起電極の形成方法は、
突起電極の先端部に、第２の膜とは親和性がない材料で
あって第２の膜を形成する工程で加える熱により除去さ
れる有機材料または高分子材料からなる第１の膜を形成
し、次いで、突起電極形成面に高分子材料からなる第２
の膜を突起電極の基部が埋没するように形成するもので
ある。本発明によって形成した突起電極は、先端部が第
２の膜から突出し、基部が第２の膜に埋没する。
【００１５】また、第２の膜は、塗布時に表面張力によ
り突起電極の周囲に集まることから、突起電極に触れる
部分の厚みが最も厚く、突起電極から離間するにしたが
って次第に厚みが薄くなる。このため、突起電極の周囲
の第２の膜の表面は、突起電極を頂点として末広がり状
に延在する形状になる。
【００１６】さらに、第１の膜が第２の膜とは親和性が
ないことから、膜の形成に際して第２の膜の高分子材料
が第１の膜に触れても第１の膜上、すなわち突起電極の
先端部上に残留することがなく、第２の膜を形成すると
きに第１の膜が除去される。
【００１７】第５の発明に係る突起電極の形成方法は、
第１ないし第４の発明のうち何れか一つの突起電極の形
成方法において、マスクを使用する印刷法によって第１
の膜を形成するものであり、第６の発明に係る突起電極
の形成方法は、第１の膜の材料を転写部材で突起電極に
転写することによって第１の膜を形成するものであり、
第７の発明に係る突起電極の形成方法は、第１の膜の材
料からなる液体の液面に突起電極の先端部を浸漬させる
ことによって第１の膜を形成するものである。第５〜第
７の発明によれば、複数の突起電極に第１の膜を均等に
形成することができる。
【００１８】
【発明の実施の形態】以下、本発明の一実施の形態を図
１ないし図３によって詳細に説明する。ここでは、半導
体チップに突起電極として半田バンプを形成するときの
形態について説明する。
【００１９】図１は本発明に係る突起電極の形成方法に
よって半田バンプを形成した半導体装置の斜視図、図２
は図１に示した半導体装置の要部を拡大して示す断面図
である。図３は本発明に係る突起電極の形成方法を説明
するための断面図で、同図（ａ）は半田バンプを半導体
チップ側に設けた状態を示し、同図（ｂ）は半田バンプ
に第１の膜を形成した状態を示し、同図（ｃ）は第２の
膜を形成した状態を示す。
【００２０】これらの図において、符号１１はこの実施
の形態による半導体装置を示す。この半導体装置１１
は、半導体チップ１２の電極形成面にインタポーザ１３
を介して半田バンプ１４を設けている。この半田バンプ
１４がこの実施の形態では本発明に係る突起電極を構成
している。前記インタポーザ１３は、図２に示すよう
に、半導体チップ１２に固着させたポリイミド製フィル
ムからなる基材フィルム１３ａと、この基材フィルム１
３の表面に形成したポリイミド系合成樹脂材料からなる
ソルダレジスト１３ｂとからなり、前記基材フィルム１
３ａに形成した配線パターンの半田バンプ用パッド１３
ｃに半田バンプ１４を接合している。なお、前記配線パ
ターンは、前記基材フィルム１３ａを貫通するスルーホ
ール（図示せず）を介して半導体チップ１１の電極に接
続している。
【００２１】半田バンプ１４は、この実施の形態では球
状の半田（半田ボール）を前記パッド１３ｃに載置させ
た状態で溶融、凝固させることによってパッド１３ｃに
接合させている。また、この半田バンプ１４は、半導体
チップ１１の電極形成面の略全域にわたって配設される
ように多数設けている。
【００２２】図２において半田バンプ１４の周囲を覆う
符号１５で示すものは、本発明に係る第２の膜を構成す
る補強用樹脂膜である。この樹脂膜１５は、この実施の
形態では、インタポーザ１３に強固に接着するポリイミ
ド系の合成樹脂を材料として形成し、半田バンプ１４の
基部（インタポーザ１３側の略半部）が埋没しかつ半田
バンプ１４の先端部が露出するようにインタポーザ１３
の表面上に設けている。
【００２３】また、この樹脂膜１５は、後述する形成方
法を採ることによって、半田バンプ１４に触れる部分で
厚みが最も厚くなり、半田バンプ１４から離間するにし
たがって次第に厚みが薄くなるように形成されている。
言い換えれば、樹脂膜１５における半田バンプ１４の周
囲の表面は、半田バンプ１４を頂点として末広がり状に
延在する形状に形成されている。このように樹脂膜１５
を末広がり状に形成することにより、インタポーザ１３
上における半田バンプ１４どうしの間の中央となる部位
には樹脂膜１５が形成されてないか、樹脂膜１５が薄膜
状に形成されるようになる。
【００２４】次に、樹脂膜１５を形成する手法を図３
（ａ）〜（ｃ）によって詳細に説明する。先ず、図３
（ａ）に示すように、インタポーザ１３上に半田バンプ
１４を形成し、次いで、半田バンプ１４の先端部にマス
ク用膜１６を形成する。このマスク用膜１６が本発明に
係る第１の膜を構成している。このマスク用膜１６は、
前記樹脂膜１５と親和性がない合成樹脂材料によって形
成している。ここでいう親和性とは、二つの材料が互い
に混合あるいは融合したり、一方の材料の表面を他方の
材料が濡れ拡がる性質のことである。すなわち、親和性
がないとは、互いに親和力をもたない性質をいい、ここ
では、マスク用膜１６をフッ素系合成樹脂とし、樹脂膜
１５をポリイミド系合成樹脂としている。
【００２５】マスク用膜１６を半田バンプ１４の先端部
のみに形成するには、この実施の形態では転写法を採用
している。詳述すると、フッ素系樹脂材を溶媒中に溶解
させてなる液体をゴムローラ（図示せず）の外周面の全
域に膜厚が一定になるように塗布し、このゴムローラを
半田バンプ１４の先端部に押し付けながら転動させるこ
とによって、ゴムローラから半田バンプ１４に前記液体
を転写している。この液体中の溶媒を蒸発させることに
よって、フッ素系合成樹脂が半田バンプ１４上に定着
し、マスク用膜１６が形成される。このマスク用膜１６
の形成方法が第６の発明を構成し、前記ゴムローラが第
６の発明に係る転写部材を構成している。
【００２６】このようにマスク用膜１６を形成した後、
図３（ｃ）に示すように、バンプ形成面を上側にしてイ
ンタポーザ１３上に前記樹脂膜１５の合成樹脂材料を塗
布する。この実施の形態では、ポリイミド系樹脂を例え
ばＮＭＰ溶液からなる溶媒中に溶解させてなる液体をイ
ンタポーザ１３上にスプレーコーティング法によって塗
布している。
【００２７】このとき、半田バンプ１４上のマスク用膜
１６は、樹脂膜１５とは親和性がない材料によって形成
していることから、前記液体はマスク用膜１６に接触し
たとしてもこれに弾かれ、マスク用膜１６上に濡れ拡が
ることがない。すなわち、前記液体は、マスク用膜１６
が露出する状態でインタポーザ１３上に塗布される。な
お、前記液体の塗布量は、半田バンプ１４の基部（マス
ク用膜１６で覆われずに露出している部分）が埋没する
ように設定している。樹脂膜１５の合成樹脂材料を上述
したようにインタポーザ１３に塗布した後、これを加熱
炉中で加熱して硬化させることによって、樹脂膜１５が
形成される。
【００２８】樹脂膜１５を形成するポリイミド系合成樹
脂は熱硬化性樹脂であり、樹脂膜１５を硬化させるため
には加熱しなければならない。この時、硬化温度が半田
融点温度より低い場合に半田形状はそのままの形を保
ち、硬化温度が半田融点温度より高い場合に、半田バン
プ１４は溶融するが半田形状は表面張力により略球形に
保たれる。また、樹脂膜１５は、表面張力によって半田
バンプ１４の周囲に集まり、硬化するときには溶媒が蒸
発することにより体積が減少する。このため、樹脂膜１
５は半田バンプ１４に触れる部分の厚みが最も厚く、半
田バンプ１４から離間するにしたがって次第に厚みが薄
くなり、半田バンプ１４の周囲の表面が半田バンプ１４
を頂点として末広がり状に延在する形状に形成される。
【００２９】次に、マスク用膜１６を半田バンプ１４か
ら除去する。マスク用膜１６を除去するには、この実施
の形態では、フッ素系合成樹脂が溶解しかつポリイミド
系合成樹脂が溶解しない溶剤でマスク用膜１６を溶解す
ることによって実施する。例えば、前記溶剤を染み込ま
せた布で半田バンプ１４を擦ることによりマスク用膜１
６を拭き取ったり、前記溶剤を半田バンプ１４に吹きか
けて洗浄することによって実施する。このマスク用膜１
６を除去する方法が第２の発明を構成している。マスク
用膜１６を半田バンプ１４から除去することにより、図
１および図２に示すように、先端部が露出しかつ基部が
樹脂膜１５に埋没する状態で半田バンプ１４が形成され
る。
【００３０】このように半田バンプ１４および樹脂膜１
５を形成することによって、半導体装置１１の製造工程
が終了する。この半導体装置１１は、半田バンプ１４の
先端部を実装用基板（図示せず）の半田付け用パッドに
載置させた状態でリフロー炉に供給し、半田バンプ１４
を溶融、凝固させてこの実装用基板に実装する。実装
後、半導体チップ１２が動作することにより生じる熱や
他の電子部品が発する熱で半導体装置１１および実装用
基板が加熱されると、これら両者の熱膨張率の違いから
半田バンプ１４の基部に剪断応力が生じる。
【００３１】しかし、半田バンプ１４の基部は樹脂膜１
５に埋没しており、樹脂膜１５によって補強されている
から、この半田バンプ１４は前記剪断応力によって偏位
することが阻止される。また、補強を半田バンプ１４の
基部のみに対して実施することができるので、この半田
バンプ１４を介して互いに接続する半導体装置１１と実
装用基板の間に、従来用いていた図５の熱硬化性樹脂６
のような補強用部材を介在させなくてよい。このため、
実装後に再び加熱して半田バンプ１４を溶融させること
により、前記二つの部材を半田バンプ１４が境になるよ
うに分離させることができるから、これら二つの部材の
一方が不良品であったとしてもこれを簡単に交換するこ
とができる。
【００３２】さらに、樹脂膜１５は、その形成に際して
毛細管現象により硬化時に半田バンプ１４の周囲に集ま
ることから、半田バンプ１４に触れる部分の厚みが最も
厚く、半田バンプ１４から離間するにしたがって次第に
厚みが薄くなる。このため、半田バンプ１４の周囲の樹
脂膜１５の表面は、半田バンプ１４を頂点として末広が
り状に延在する形状になる。このため、半田バンプ１４
に生じた応力が樹脂膜１５に分散し易い。
【００３３】さらにまた、マスク用膜１６が樹脂膜１５
とは親和性がないことから、膜の形成に際して樹脂膜１
５の材料がマスク用膜１６に接触してもマスク用膜１６
上、すなわち半田バンプ１４の先端部上に残留すること
がない。このため、マスク用膜１６を除去することによ
り半田バンプ１４の先端部が露出するから、実装時に半
田付け部分に樹脂膜１５の材料などの異物が接続に影響
を与えない。その上、樹脂膜１５の材料をインタポーザ
１３のバンプ形成面に塗布するに当たって半田バンプ１
４を避けるように実施しなくてよい。
【００３４】加えて、マスク用膜１６を半田バンプ１４
の先端部に形成するために上述したように転写法を採用
すると、多数存在する半田バンプ１４にマスク用膜１６
を均等に形成することができる。このため、半田バンプ
１４の基部を補強する樹脂膜１５の高さが全ての半田バ
ンプ１４において均等になる。また、マスク用膜１６を
除去するときにこれを溶剤で溶解することによって実施
すると、マスク用膜１６を単純な作業によって除去する
ことができる。
【００３５】なお、この実施の形態では突起電極として
半田バンプ１４を用いる例を示したが、突起電極はこれ
に限定されることはなく、例えば金バンプでもよい。ま
た、本発明に係る突起電極の形成方法は、この実施の形
態で示したように半導体チップ１２を実装用基板に実装
するための半田バンプ１４に適用する他に、半導体チッ
プを実装したプリント配線板を他の基板に表面実装する
とき、すなわちＢＧＡ型半導体装置を基板に実装すると
きに用いる半田バンプに適用することもできる。
【００３６】さらに、バンプ形成面を形成する部材（イ
ンタポーザ１３）、樹脂膜１５およびマスク用膜１６の
材料と、これら両膜の形成方法およびマスク用膜１６の
除去方法は、以下に説明するように適宜変更することが
できる。
【００３７】（１）樹脂膜１５の材料について 樹脂膜１５の材料は、バンプおよびバンプ形成面を形成
する部材に強固に接着するものが好ましい。バンプ形成
面の材料に適合する樹脂膜１５の材料と、相対的な接着
強度を下記の表１に示す。また、下記の樹脂膜１５の材
料は、バンプに対しては充分な接着強度が保たれるもの
である。
【００３８】
【表１】 樹脂膜１５の材料は、上述した各合成樹脂の中ではエポ
キシ系合成樹脂が安価でよい。
【００３９】（２）マスク用膜１６の材料について マスク用膜１６の材料は、樹脂膜１５の材料とは親和性
がない材料であればどのようなものでもよい。これら両
材料の代表的な組み合わせおよび親和性がない度合いを
下記の表２に示す。
【００４０】
【表２】 マスク用膜１６の材料は、フッ素系合成樹脂が最適であ
るが、パラフィン系樹脂・オイルの方が安価でよい。
【００４１】（３）マスク用膜１６の形成方法について マスク用膜１６を半田バンプ１４の先端部に形成するに
は、マスク（図示せず）を使用する印刷法を採用するこ
とができる。詳述すると、半田バンプ１４の先端部と対
応する部分のみが開口するマスクを半導体チップ１２あ
るいはＢＧＡ型半導体装置に重ね、このマスクの上にス
キージによってマスク用膜１６の材料を塗り拡げること
によって、マスク用膜１６を形成する。このマスク用膜
の形成方法が第５の発明を構成している。また、マスク
用膜１６の材料からなる液体に半田バンプ１４の先端部
を浸漬させることによってもマスク用膜１６を形成する
ことができる。この構成を採る場合、前記液体を厚み
（深さ）が一定になるように受け皿などに溜め、この液
体に半田バンプ１４の先端部を受け皿の底につくまで浸
漬させる。このマスク用膜の形成方法が第７の発明を構
成している。このような手法でマスク用膜１６を形成し
ても前記実施の形態と同じ効果を奏する。
【００４２】（４）マスク用膜１６の除去方法について マスク用膜１６を除去するには、溶剤で溶解する手法を
採る他に、超音波洗浄法を採ることもできる。超音波洗
浄法で除去できるマスク用膜の材料は、半田バンプ１４
との密着性が相対的に低いパラフィン系樹脂、パラフィ
ン系オイル、シリコーン系樹脂、シリコーン系オイルで
ある。このマスク用膜の除去方法が第３の発明を構成し
ている。また、マスク用膜１６の材料として前記表２に
示したフッ素系合成オイル、パラフィン系樹脂、または
パラフィン系オイルは、樹脂膜１５を硬化させるときの
温度で蒸発または分解して除去されてしまうものもある
ので、この性質を利用して除去することができる。すな
わち、前記樹脂またはオイルでマスク用膜１６を形成す
ると、樹脂膜１５を加熱して硬化させるときに除去され
るので、樹脂膜１５の硬化後に専らマスク用膜１６を除
去するための工程が不要である。このようにマスク用膜
１６を蒸発または分解させて除去する方法が第４の発明
を構成している。
【００４３】（５）樹脂膜１５の形成方法について 樹脂膜１５をインタポーザ１３上に塗布する手法は、樹
脂膜１５の厚みを正確に設定することができればどのよ
うな手法でもよい。例えば前記実施の形態で説明したス
プレーコーティング法の他に、スピンコーティング法、
ポッティング法、マスク印刷法およびディッピング法な
どを採用することができる。スピンコーティング法は、
インタポーザ１３上に樹脂膜１５の材料からなる液体を
適下し、インタポーザ１３を半導体チップ１２とともに
高速で回転させることによって実施する。ポッティング
法は、インタポーザ１３上に樹脂膜１５の材料からなる
液体をバンプ形成面の全域にわたって適下することによ
って実施する。マスク印刷法は、半田バンプ１４および
その周辺と対応する部分が開口するマスクをインタポー
ザ１３上に位置決めし、このマスク上に樹脂膜１５の材
料からなる液体をスキージによって塗り拡げることによ
って実施する。ディッピング法は、インタポーザ１３を
半導体チップ１２とともに樹脂膜１５の材料からなる液
体中に浸漬させることによって実施する。
【００４４】
【実施例】図１〜図３で示した形態の半導体装置１１を
実装用基板に実装し、下記の信頼性試験を実施したとこ
ろ、耐温度サイクル性が向上することが判明した。 温度サイクル条件 ：−４０〜１２５℃ 補強用樹脂膜なし ：２５０サイクル 補強用樹脂膜１５あり ：１０００サイクル なお、この試験を実施するに当たり用いた試料は、パッ
ケージサイズが７．５mm角、半田バンプ１４の寸法が直
径にして２００〜２５０μｍ、半田バンプ１４の周囲の
樹脂膜１５の高さ（厚み）は１００〜１５０μｍであ
る。
【００４５】
【発明の効果】第１の発明に係る突起電極の形成方法
は、突起電極の先端部に第２の膜とは親和性がない有機
材料または高分子材料からなる第１の膜を形成し、次い
で、突起電極形成面に高分子材料からなる第２の膜を突
起電極の基部が埋没するように形成し、この第２の膜が
硬化した後に前記第１の膜を除去するため、突起電極を
先端部が第２の膜から突出しかつ基部が第２の膜に埋没
する状態で形成することができる。
【００４６】したがって、突起電極の基部を第２の膜で
補強することができるから、この突起電極を介して接続
する二つの部材の熱膨張率が大きく異なる場合でも、突
起電極に熱応力によるクラックなどが生じることがない
か、または生じる場合でも著しく長寿命化することがで
きる。しかも、補強を突起電極の基部のみに対して実施
することができるので、この突起電極を介して互いに接
続する二つの部材の間に補強用部材を介在させなくてよ
い。このため、実装後に前記二つの部材を突起電極が境
になるように分離させることができるから、これら二つ
の部材の一方が不良品であったとしてもこれを簡単に交
換することができる。
【００４７】また、第２の膜は、硬化時に突起電極の周
囲に集まることから、突起電極に触れる部分の厚みが最
も厚く、突起電極から離間するにしたがって次第に厚み
が薄くなる。このため、突起電極の周囲の第２の膜の表
面は、突起電極を頂点として末広がり状に延在する形状
になる。したがって、突起電極に生じた熱応力が第２の
膜に分散し易いので、第２の膜で補強されることと相俟
って突起電極の熱応力に対する耐力を高めることができ
る。
【００４８】さらに、第１の膜が第２の膜とは親和性が
ないことから、第２の膜の高分子材料が第１の膜に接触
しても第１の膜上、すなわち突起電極の先端部上に残留
することがない。したがって、第１の膜を除去すること
により突起電極の先端部が露出するから、実装時に接続
部分に第２の膜の材料などの異物が接続に影響を与える
ことなく、信頼性が高い。しかも、第２の膜の材料を突
起電極形成面に塗布するに当たって突起電極を避けるよ
うに実施しなくてよいので、第２の膜の材料を塗布する
手法として、塗布位置を選択せずに実施できる簡単な手
法を採用することができる。
【００４９】第２の発明に係る突起電極の形成方法は、
第１の発明に係る突起電極の形成方法において、第１の
膜を除去するときにこれを溶剤で溶解するものであり、
第３の発明に係る突起電極の形成方法は、第１の膜の除
去を超音波洗浄法によって行うものであるため、第１の
膜を単純な作業によって除去することができる。したが
って、第１の膜を除去するためにコストアップになるの
を可及的低く抑えることができる。
【００５０】第４の発明に係る突起電極の形成方法は、
突起電極の先端部に、第２の膜とは親和性がない材料で
あって第２の膜を形成する工程で加える熱により除去さ
れる有機材料または高分子材料からなる第１の膜を形成
し、次いで、突起電極形成面に高分子材料からなる第２
の膜を突起電極の基部が埋没するように形成するため、
突起電極を先端部が第２の膜から突出しかつ基部が第２
の膜に埋没する状態で形成することができる。
【００５１】したがって、突起電極の基部を第２の膜で
補強することができるから、この突起電極を介して接続
する二つの部材の熱膨張率が大きく異なる場合でも、突
起電極に熱応力によりクラックなどが生じることがな
い。しかも、補強を突起電極の基部のみに対して実施す
ることができるので、この突起電極を介して互いに接続
する二つの部材の間に補強用部材を介在させなくてよ
い。このため、実装後に前記二つの部材を突起電極が境
になるように分離させることができるから、これら二つ
の部材の一方が不良品であったとしてもこれを簡単に交
換することができる。
【００５２】また、第２の膜は、硬化時に突起電極の周
囲に集まることから、突起電極に触れる部分の厚みが最
も厚く、突起電極から離間するにしたがって次第に厚み
が薄くなる。このため、突起電極の周囲の第２の膜の表
面は、突起電極を頂点として末広がり状に延在する形状
になる。したがって、突起電極に生じた熱応力が第２の
膜に分散し易いので、第２の膜で補強されることと相俟
って突起電極の熱応力に対する耐力を高めることができ
る。
【００５３】さらに、第１の膜が第２の膜とは親和性が
ないことから、第２の膜の高分子材料が第１の膜にかか
っても第１の膜上、すなわち突起電極の先端部上に残留
することがなく、第２の膜を形成するときに第１の膜が
除去される。したがって、第２の膜を形成することによ
って突起電極の先端部が露出するから、実装時に接続部
分に第１の膜や第２の膜の材料などの異物が接続に影響
を与えることなく、信頼性が高い。その上、第１の膜を
除去するための工程が不要であるので、突起電極を形成
するために２種類の膜を使用してそのうちの一つの膜
（第２の膜）のみを残すに当たり、工程数が少なくてよ
い。加えて、第２の膜の材料を突起電極形成面に塗布す
るに当たって突起電極を避けるように実施しなくてよい
ので、第２の膜の材料を塗布する手法として、塗布位置
を選択せずに実施できる簡単な手法を採用することがで
きる。
【００５４】第５の発明に係る突起電極の形成方法は、
第１ないし第４の発明のうち何れか一つの突起電極の形
成方法において、マスクを使用する印刷法によって第１
の膜を形成するものであり、第６の発明に係る突起電極
の形成方法は、第１の膜の材料を転写部材で突起電極に
転写することによって第１の膜を形成するものであり、
第７の発明に係る突起電極の形成方法は、第１の膜の材
料からなる液体の液面に突起電極の先端部を浸漬させる
ことによって第１の膜を形成するものであるため、これ
らの発明によれば、多数存在する突起電極に第１の膜を
均等に形成することができる。したがって、第５〜第７
の発明に係る方法によって突起電極を形成すると、突起
電極の基部を補強する第２の膜の高さが全ての突起電極
において均等になるから、多数存在する突起電極を第２
の膜で補強するに当たってばらつきがない。
【図面の簡単な説明】
【図１】 本発明に係る突起電極の形成方法によって半
田バンプを形成した半導体装置の斜視図である。
【図２】 図１に示した半導体装置の要部を拡大して示
す断面図である。
【図３】 本発明に係る突起電極の形成方法を説明する
ための断面図である。
【図４】 従来のフリップチップ実装の例を示す断面図
である。
【図５】 従来の実装構造を示す断面図である。
【図６】 樹脂を注入する手法を説明するための断面図
である。
【符号の説明】
１１…半導体装置、１２…半導体チップ、１３…インタ
ポーザ、１４…半田バンプ、１５…樹脂膜、１６…マス
ク用膜。

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 突起電極形成面に設けた突起電極の先端
    部に有機材料または高分子材料からなる第１の膜を形成
    し、次いで、前記突起電極形成面に高分子材料からなる
    第２の膜を突起電極の基部が埋没するように形成し、こ
    の第２の膜が硬化した後に前記第１の膜を除去する突起
    電極の形成方法であって、前記第１の膜を、前記第２の
    膜とは親和性がない材料としたことを特徴とする突起電
    極の形成方法。
  2. 【請求項２】 請求項１記載の突起電極の形成方法にお
    いて、第１の膜を除去するときにこれを溶剤で溶解する
    ことを特徴とする突起電極の形成方法。
  3. 【請求項３】 請求項１記載の突起電極の形成方法にお
    いて、第１の膜の除去を超音波洗浄法によって行うこと
    を特徴とする突起電極の形成方法。
  4. 【請求項４】 突起電極形成面に設けた突起電極の先端
    部に有機材料または高分子材料からなる第１の膜を形成
    し、次いで、前記突起電極形成面に高分子材料からなる
    第２の膜を突起電極の基部が埋没するように形成する突
    起電極の形成方法であって、前記第１の膜を、前記第２
    の膜とは親和性がない材料であって、第２の膜を形成す
    る工程で加える熱により除去される材料によって形成す
    ることを特徴とする突起電極の形成方法。
  5. 【請求項５】 請求項１ないし請求項４のうち何れか一
    つの突起電極の形成方法において、マスクを使用する印
    刷法によって第１の膜を形成することを特徴とする突起
    電極の形成方法。
  6. 【請求項６】 請求項１ないし請求項４のうち何れか一
    つの突起電極の形成方法において、第１の膜の材料から
    なる液体が表層を構成する転写部材を突起電極に押付け
    ることによって第１の膜を形成することを特徴とする突
    起電極の形成方法。
  7. 【請求項７】 請求項１ないし請求項４のうち何れか一
    つの突起電極の形成方法において、第１の膜の材料から
    なる液体の液面に突起電極の先端部を浸漬させることに
    よって第１の膜を形成することを特徴とする突起電極の
    形成方法。
JP8249969A 1996-09-20 1996-09-20 突起電極の形成方法 Expired - Fee Related JP2861965B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8249969A JP2861965B2 (ja) 1996-09-20 1996-09-20 突起電極の形成方法
US08/932,443 US6054171A (en) 1996-09-20 1997-09-19 Method for forming protruding electrode
KR1019970047740A KR100263261B1 (ko) 1996-09-20 1997-09-19 돌출 전극 형성 방법
EP97116401A EP0831525A3 (en) 1996-09-20 1997-09-19 Method for forming protruding electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8249969A JP2861965B2 (ja) 1996-09-20 1996-09-20 突起電極の形成方法

Publications (2)

Publication Number Publication Date
JPH1098045A JPH1098045A (ja) 1998-04-14
JP2861965B2 true JP2861965B2 (ja) 1999-02-24

Family

ID=17200892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8249969A Expired - Fee Related JP2861965B2 (ja) 1996-09-20 1996-09-20 突起電極の形成方法

Country Status (4)

Country Link
US (1) US6054171A (ja)
EP (1) EP0831525A3 (ja)
JP (1) JP2861965B2 (ja)
KR (1) KR100263261B1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3070514B2 (ja) * 1997-04-28 2000-07-31 日本電気株式会社 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
JPH11243208A (ja) * 1998-02-26 1999-09-07 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4239310B2 (ja) * 1998-09-01 2009-03-18 ソニー株式会社 半導体装置の製造方法
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
JP3019851B1 (ja) 1998-12-22 2000-03-13 日本電気株式会社 半導体装置実装構造
GB2389460A (en) * 1998-12-22 2003-12-10 Nec Corp Mounting semiconductor packages on substrates
US6930390B2 (en) 1999-01-20 2005-08-16 Sony Chemicals Corp. Flexible printed wiring boards
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3446825B2 (ja) 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
JP2000311921A (ja) * 1999-04-27 2000-11-07 Sony Corp 半導体装置およびその製造方法
US6225206B1 (en) 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2001257239A (ja) * 2000-03-13 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2001339012A (ja) 2000-05-30 2001-12-07 Nec Kyushu Ltd 半導体装置およびその製造方法
US6775048B1 (en) 2000-10-31 2004-08-10 Microsoft Corporation Microelectrical mechanical structure (MEMS) optical modulator and optical display system
TW574752B (en) * 2000-12-25 2004-02-01 Hitachi Ltd Semiconductor module
US6808959B2 (en) 2001-05-24 2004-10-26 Nec Electronics Corporation Semiconductor device having reinforced coupling between solder balls and substrate
US6622380B1 (en) * 2002-02-12 2003-09-23 Micron Technology, Inc. Methods for manufacturing microelectronic devices and methods for mounting microelectronic packages to circuit boards
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP4072677B2 (ja) 2003-01-15 2008-04-09 セイコーエプソン株式会社 半導体チップ、半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
TWI231555B (en) * 2003-06-30 2005-04-21 Advanced Semiconductor Eng Wafer level package and fabrication process thereof
JP2005340449A (ja) * 2004-05-26 2005-12-08 Seiko Epson Corp 半導体装置の製造方法
JP4379284B2 (ja) * 2004-09-29 2009-12-09 株式会社日立製作所 電子装置
US9929080B2 (en) * 2004-11-15 2018-03-27 Intel Corporation Forming a stress compensation layer and structures formed thereby
JP4533248B2 (ja) * 2005-06-03 2010-09-01 新光電気工業株式会社 電子装置
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
US8133808B2 (en) * 2006-09-18 2012-03-13 Tessera, Inc. Wafer level chip package and a method of fabricating thereof
US20100007018A1 (en) * 2006-12-08 2010-01-14 Derek Wyatt Process for coating a bumped semiconductor wafer
US8345435B2 (en) * 2009-08-07 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Terminal structure and manufacturing method thereof, and electronic device and manufacturing method thereof
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
JP2010268010A (ja) * 2010-08-31 2010-11-25 Sony Chemical & Information Device Corp 電子部品、並びに、接合体及びその製造方法
KR101688006B1 (ko) 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
US8692390B2 (en) * 2011-02-18 2014-04-08 Chipbond Technology Corporation Pyramid bump structure
US20130026212A1 (en) * 2011-07-06 2013-01-31 Flextronics Ap, Llc Solder deposition system and method for metal bumps
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58107641A (ja) * 1981-12-21 1983-06-27 Seiko Keiyo Kogyo Kk 半導体装置の封止方法
US4604644A (en) * 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
US5656862A (en) * 1990-03-14 1997-08-12 International Business Machines Corporation Solder interconnection structure
US5147084A (en) * 1990-07-18 1992-09-15 International Business Machines Corporation Interconnection structure and test method
US5411760A (en) * 1990-11-16 1995-05-02 Cal-West Equipment Company, Inc. Protective coating and method of using such coating
IT1255650B (it) * 1992-08-05 1995-11-09 Sits Soc It Telecom Siemens Oscillatore per microonde con migliorata carattestica di rumore di fase
US5371328A (en) * 1993-08-20 1994-12-06 International Business Machines Corporation Component rework
JPH0766326A (ja) * 1993-08-30 1995-03-10 Nippondenso Co Ltd 半導体装置
JPH08301A (ja) * 1994-06-23 1996-01-09 Asahi Corp 運動靴
JPH0817860A (ja) * 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
JP2748870B2 (ja) * 1994-12-20 1998-05-13 日本電気株式会社 基板接続方法
JPH08236654A (ja) * 1995-02-23 1996-09-13 Matsushita Electric Ind Co Ltd チップキャリアとその製造方法
JP3671248B2 (ja) * 1996-03-08 2005-07-13 株式会社日立製作所 バンプ形成方法とその装置および形成された電子部品

Also Published As

Publication number Publication date
KR19980024764A (ko) 1998-07-06
EP0831525A2 (en) 1998-03-25
KR100263261B1 (ko) 2000-09-01
EP0831525A3 (en) 1999-12-08
JPH1098045A (ja) 1998-04-14
US6054171A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
JP2861965B2 (ja) 突起電極の形成方法
JP3070514B2 (ja) 突起電極を有する半導体装置、半導体装置の実装方法およびその実装構造
KR100552943B1 (ko) 솔더 범프를 위한 폴리머 칼라
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
JP4609617B2 (ja) 半導体装置の実装方法及び実装構造体
US6118179A (en) Semiconductor component with external contact polymer support member and method of fabrication
JP2825083B2 (ja) 半導体素子の実装構造
JP2000058709A (ja) 突起電極構造および突起電極形成方法
JP2002026072A5 (ja)
JP4137112B2 (ja) 電子部品の製造方法
US6483191B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
US20120080219A1 (en) Method of manufacturing electronic device and electronic device
JP2001094003A (ja) 半導体装置及びその製造方法
JP2003347352A (ja) 不導体接着材によって基板にｉｃチップをボンディングする方法、および、この方法により形成されたアセンブリ
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6808959B2 (en) Semiconductor device having reinforced coupling between solder balls and substrate
JP2001284382A (ja) はんだバンプ形成方法、フリップチップ実装方法及び実装構造体
JP2002334906A (ja) フリップチップの実装方法
US6475829B2 (en) Semiconductor device and manufacturing method thereof
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR101097812B1 (ko) 파인 피치 구조를 갖는 인쇄회로기판 및 이의 제조 방법
JP4049145B2 (ja) 電子部品の実装方法
JP3664140B2 (ja) 電子部品の実装方法
JP3431316B2 (ja) 半導体装置の製造方法及び半導体チツプの実装方法
JP2001044231A (ja) はんだバンプ形成方法、配線基板、半導体素子、半導体パッケージ、およびそれらの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees