JP2726204B2 - 半導体導波路型素子の製造法 - Google Patents
半導体導波路型素子の製造法Info
- Publication number
- JP2726204B2 JP2726204B2 JP4253387A JP25338792A JP2726204B2 JP 2726204 B2 JP2726204 B2 JP 2726204B2 JP 4253387 A JP4253387 A JP 4253387A JP 25338792 A JP25338792 A JP 25338792A JP 2726204 B2 JP2726204 B2 JP 2726204B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- waveguide
- type
- layer
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体導波路型素子の製
造法に関し、具体的には導波路近傍の微細加工を可能と
して高速応答可能な半導体導波路型素子を得ることがで
きるように工夫したものである。
造法に関し、具体的には導波路近傍の微細加工を可能と
して高速応答可能な半導体導波路型素子を得ることがで
きるように工夫したものである。
【０００２】
【従来の技術】従来の一般的な半導体導波路型素子は、
例えば半導体型受光器を例にとると、図２（Ｅ）に示す
ような構成となっている。すなわち、導波路形成領域で
は、半絶縁性ＩｎＰ基板０１上にｎ型ＩｎＰ下部導電層
０２、ノンドープＩｎＧａＡｓ光吸収層０３及びｐ型導
電層０４が順次形成されており、低キャリア濃度（この
場合ノンドープ）のＩｎＧａＡｓ光吸収層０３の上下に
ｐ型導電層０４とｎ型導電層０２とを配置した構成とな
っている。そして、この半導体導波路光検出器において
は、ｐ型導電層０４とｎ型導電層０２との間に逆バイア
ス電圧を印加してノンドープの光吸収層０３内に空乏層
を形成し、この空乏層にかかる高電界を利用して半導体
導波路型光検出器の光吸収層０３に入射された信号光を
光電変換するものである。このため、ｐ型導電層０４上
にｐ電極、下部のｎ型導電層０２上にｎ電極を形成する
必要があるので、従来は図示するように、導波路の一方
側にポリイミド層０５を介してｎ電極０６を、他方側に
ポリイミド層０５を介してｐ電極０７を引き出してお
り、両電極同士の距離を離すことによって両電極間の寄
生容量を低減している。
例えば半導体型受光器を例にとると、図２（Ｅ）に示す
ような構成となっている。すなわち、導波路形成領域で
は、半絶縁性ＩｎＰ基板０１上にｎ型ＩｎＰ下部導電層
０２、ノンドープＩｎＧａＡｓ光吸収層０３及びｐ型導
電層０４が順次形成されており、低キャリア濃度（この
場合ノンドープ）のＩｎＧａＡｓ光吸収層０３の上下に
ｐ型導電層０４とｎ型導電層０２とを配置した構成とな
っている。そして、この半導体導波路光検出器において
は、ｐ型導電層０４とｎ型導電層０２との間に逆バイア
ス電圧を印加してノンドープの光吸収層０３内に空乏層
を形成し、この空乏層にかかる高電界を利用して半導体
導波路型光検出器の光吸収層０３に入射された信号光を
光電変換するものである。このため、ｐ型導電層０４上
にｐ電極、下部のｎ型導電層０２上にｎ電極を形成する
必要があるので、従来は図示するように、導波路の一方
側にポリイミド層０５を介してｎ電極０６を、他方側に
ポリイミド層０５を介してｐ電極０７を引き出してお
り、両電極同士の距離を離すことによって両電極間の寄
生容量を低減している。
【０００３】このような半導体導波路型光検出器の製造
は図２（Ａ）〜（Ｅ）に示す工程によって行う。 （１）図２（Ａ）に示すように、半絶縁性ＩｎＰ基板０
１、ｎ型下部導電層０２、ノンドープＩｎＧａＡｓ光吸
収層０３、ｐ型ＩｎＰ上部導電層０４からなる半導体層
上に幅２μｍのストライプ状のＳｉＯ2膜０８を形成す
る。 （２）図２（Ｂ）に示すように、ＳｉＯ2膜０８をマス
クとしてｎ型ＩｎＰ下部導電層０２が露出するまで一回
目の半導体層のエッチングを行い、その後ＳｉＯ 2膜０
８を除去する。 （３）図２（Ｃ）に示すように、半導体層上にレジスト
０９を塗布する。 （４）図２（Ｄ）に示すように、導波路の片側の領域の
レジスト０９を露光し、現像除去する。その後このレジ
スト０９をマスクとして二回目の半導体層のエッチング
を行いｎ型ＩｎＰ下部導電層０２を除去する。 （５）図２（Ｅ）に示すように、レジスト０９を除去
後、導波路をポリイミド層０５で埋め込み、ｎ型ＩｎＰ
下部導電層０２上のポリイミド層０５を除去してそこに
ｎ型オーミック電極０６を形成する。さらにｐ型ＩｎＰ
上部導電層０４上のポリイミド層０５を除去してそこに
ｐ型オーミック電極０７を形成する。
は図２（Ａ）〜（Ｅ）に示す工程によって行う。 （１）図２（Ａ）に示すように、半絶縁性ＩｎＰ基板０
１、ｎ型下部導電層０２、ノンドープＩｎＧａＡｓ光吸
収層０３、ｐ型ＩｎＰ上部導電層０４からなる半導体層
上に幅２μｍのストライプ状のＳｉＯ2膜０８を形成す
る。 （２）図２（Ｂ）に示すように、ＳｉＯ2膜０８をマス
クとしてｎ型ＩｎＰ下部導電層０２が露出するまで一回
目の半導体層のエッチングを行い、その後ＳｉＯ 2膜０
８を除去する。 （３）図２（Ｃ）に示すように、半導体層上にレジスト
０９を塗布する。 （４）図２（Ｄ）に示すように、導波路の片側の領域の
レジスト０９を露光し、現像除去する。その後このレジ
スト０９をマスクとして二回目の半導体層のエッチング
を行いｎ型ＩｎＰ下部導電層０２を除去する。 （５）図２（Ｅ）に示すように、レジスト０９を除去
後、導波路をポリイミド層０５で埋め込み、ｎ型ＩｎＰ
下部導電層０２上のポリイミド層０５を除去してそこに
ｎ型オーミック電極０６を形成する。さらにｐ型ＩｎＰ
上部導電層０４上のポリイミド層０５を除去してそこに
ｐ型オーミック電極０７を形成する。
【０００４】
【発明が解決しようとする課題】半導体導波路素子の導
波路の高さは通常２μｍ以上であるため、従来の製造法
の上記工程（３）において、レジスト０９の持つ粘性に
より導波路近傍でのレジスト０９の厚さは導波路から離
れた領域でのレジストの厚さの約３倍となる。したがっ
て、上記工程（４）においてｐ電極を引き出す側の導波
路近傍でのレジスト０９を現像除去することが困難であ
るという問題がある。また、導波路幅は通常１μｍ程度
であるため、フォトプロセスにおいて精度よく導波路近
傍を露光することも困難である。この結果、上記工程
（４）の二回目の半導層のエッチングにおいてｐ電極を
引き出す側の導波路近傍にｎ型ＩｎＰ下部導電層０２が
残存し、このｎ型導電層０２とｐ型オーミック電極０７
との間に寄生容量が生じて導体導波路型光検出器が高速
応答できないという問題がある。
波路の高さは通常２μｍ以上であるため、従来の製造法
の上記工程（３）において、レジスト０９の持つ粘性に
より導波路近傍でのレジスト０９の厚さは導波路から離
れた領域でのレジストの厚さの約３倍となる。したがっ
て、上記工程（４）においてｐ電極を引き出す側の導波
路近傍でのレジスト０９を現像除去することが困難であ
るという問題がある。また、導波路幅は通常１μｍ程度
であるため、フォトプロセスにおいて精度よく導波路近
傍を露光することも困難である。この結果、上記工程
（４）の二回目の半導層のエッチングにおいてｐ電極を
引き出す側の導波路近傍にｎ型ＩｎＰ下部導電層０２が
残存し、このｎ型導電層０２とｐ型オーミック電極０７
との間に寄生容量が生じて導体導波路型光検出器が高速
応答できないという問題がある。
【０００５】本発明はこのような事情に鑑み、上述した
従来の寄生容量を解消して、高速応答可能な半導体導波
路型素子を得ることができる半導体導波路型素子の製造
法を提供することを目的とする。
従来の寄生容量を解消して、高速応答可能な半導体導波
路型素子を得ることができる半導体導波路型素子の製造
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体導波路型素子の製造法は、半導体基板上
に設けられた半導体層により構成される半導体導波路型
素子を製造する方法において、半導体基板上あるいは半
導体基板上に設けられた半導体層上に、導波路形成領域
で厚く且つそれ以外の領域で薄い単層の誘電体膜からな
るマスクを形成する工程と、このマスクを用いて上記半
導体基板あるいは半導体基板上に設けられた半導体層を
エッチング加工する工程と、上記マスク全体をエッチン
グして導波路形成領域にのみ上記マスクの一部を残す工
程と、導波路形成領域のみに残された上記マスクの一部
を用いて、さらに上記半導体基板あるいは半導体基板上
に設けられた半導体層をエッチング加工する工程、とを
含むことを特徴とする。
明に係る半導体導波路型素子の製造法は、半導体基板上
に設けられた半導体層により構成される半導体導波路型
素子を製造する方法において、半導体基板上あるいは半
導体基板上に設けられた半導体層上に、導波路形成領域
で厚く且つそれ以外の領域で薄い単層の誘電体膜からな
るマスクを形成する工程と、このマスクを用いて上記半
導体基板あるいは半導体基板上に設けられた半導体層を
エッチング加工する工程と、上記マスク全体をエッチン
グして導波路形成領域にのみ上記マスクの一部を残す工
程と、導波路形成領域のみに残された上記マスクの一部
を用いて、さらに上記半導体基板あるいは半導体基板上
に設けられた半導体層をエッチング加工する工程、とを
含むことを特徴とする。
【０００７】
【作用】上記構成では、一つのエッチングマスクを複数
回のエッチングに使用する。すなわち、エッチングマス
クに導波路形成領域で厚く、それ以外の領域で薄いとい
う三次元的構造を持たせることにより、一つのエッチン
グマスクを各エッチングプロセス毎にその形状を変化さ
せて使用する。これにより、エッチングマスクの形成を
エッチングプロセスの後に行う必要がなくなるので、二
回目以降のエッチングも精度よく行うことができ、導波
路近傍の加工形状に起因する寄生容量を低減することが
可能となる。
回のエッチングに使用する。すなわち、エッチングマス
クに導波路形成領域で厚く、それ以外の領域で薄いとい
う三次元的構造を持たせることにより、一つのエッチン
グマスクを各エッチングプロセス毎にその形状を変化さ
せて使用する。これにより、エッチングマスクの形成を
エッチングプロセスの後に行う必要がなくなるので、二
回目以降のエッチングも精度よく行うことができ、導波
路近傍の加工形状に起因する寄生容量を低減することが
可能となる。
【０００８】
【実施例】以下、本発明を実施例に基づいて説明する。
【０００９】図１（Ｆ）には一実施例に係る半導体導波
路型受光器の構造を示す。同図に示すように、この半導
体導波路型受光器の導波路形成領域では、半絶縁性Ｉｎ
Ｐ基板１上に厚さ０．４μｍのｎ型ＩｎＰ下部導電層
２、厚さ０．６μｍのノンドープＩｎＧａＡｓ光吸収層
３、及び厚さ０．５μｍのｐ型上部導電層４が順次形成
されており、ノンドープＩｎＧａＡｓ光吸収層３の上下
にｐ型導電層４とｎ型導電層２とを配置した構成となっ
ている。また、導波路の一方側にはポリイミド層５を介
してｎ型オーミック電極６が、他方側にはポリイミド層
５を介してｐ型オーミック電極７が設けられている。す
なわち、この半導体導波路型光検出器は、ノンドープＩ
ｎＧａＡｓ光吸収層３を光電変換層とするｐｉｎフォト
ダイオードの構成となっている。
路型受光器の構造を示す。同図に示すように、この半導
体導波路型受光器の導波路形成領域では、半絶縁性Ｉｎ
Ｐ基板１上に厚さ０．４μｍのｎ型ＩｎＰ下部導電層
２、厚さ０．６μｍのノンドープＩｎＧａＡｓ光吸収層
３、及び厚さ０．５μｍのｐ型上部導電層４が順次形成
されており、ノンドープＩｎＧａＡｓ光吸収層３の上下
にｐ型導電層４とｎ型導電層２とを配置した構成となっ
ている。また、導波路の一方側にはポリイミド層５を介
してｎ型オーミック電極６が、他方側にはポリイミド層
５を介してｐ型オーミック電極７が設けられている。す
なわち、この半導体導波路型光検出器は、ノンドープＩ
ｎＧａＡｓ光吸収層３を光電変換層とするｐｉｎフォト
ダイオードの構成となっている。
【００１０】かかる半導体導波路型光検出器の一製造法
を図１（Ａ）〜（Ｆ）を参照しながら説明する。 （１）図（Ａ）に示すように、半絶縁性ＩｎＰ基板１、
ｎ型ＩｎＰ下部導電層２、ノンドープＩｎＧａＡｓ光吸
収層３、ｐ型ＩｎＰ上部導電層４からなる半導体層上全
面に厚さ０．４μｍのＳｉＯ2膜８を形成する。その
後、フォトプロセスとエッチングによりＳｉＯ2膜８の
一部を除去し、ｐ型ＩｎＰ上部導電層４を露出させる。 （２）図１（Ｂ）に示すように、さらにフォトプロセス
とエッチングによりＳｉＯ2膜８が幅１μｍのストライ
プで厚く、他は薄くなるようにＳｉＯ2膜８を加工す
る。ただし、この工程ではＳｉＯ2膜８のエッチング深
さは０．２μｍのみとしｐ型ＩｎＰ上部導電層４を露出
させない。 （３）図１（Ｃ）に示すように、ＳｉＯ2膜８をマスク
として一回目のエッチングを行い、半導体層（ｐ型上部
導電層４）を深さ０．４μｍだけエッチング除去する。 （４）図１（Ｄ）に示すように、ＳｉＯ2膜８全体を厚
さ０．２μｍだけエッチングする。この工程で全体のＳ
ｉＯ2膜のうち厚さ０．２μｍの部分は消滅し、半導体
層（ｐ型上部導電層４）が露出する。この結果幅１μｍ
のストライプ状のＳｉＯ2膜８が残る。 （５）図１（Ｅ）に示すように、残されたＳｉＯ2膜８
をマスクとして二回目の半導体層のエッチングを行い、
半導体層を深さ１．１μｍエッチングする。その結果、
幅１μｍの導波路が形成され、かつ導波路の片側にはｎ
型ＩｎＰ下部導電層２が存在し、もう一方の側には全く
存在しないように半導体層が構成される。 （６）図１（Ｆ）に示すように、ＳｉＯ2膜８を除去
後、導波路をポリイミド層５で埋め込み、ｎ型ＩｎＰ下
部導電層２上のポリイミド層５を除去してそこにｎ型オ
ーミック電極６を形成する。さらにｐ型ＩｎＰ上部導電
層４上のポリイミド層５を除去してそこにｐ型オーミッ
ク電極７を形成する。
を図１（Ａ）〜（Ｆ）を参照しながら説明する。 （１）図（Ａ）に示すように、半絶縁性ＩｎＰ基板１、
ｎ型ＩｎＰ下部導電層２、ノンドープＩｎＧａＡｓ光吸
収層３、ｐ型ＩｎＰ上部導電層４からなる半導体層上全
面に厚さ０．４μｍのＳｉＯ2膜８を形成する。その
後、フォトプロセスとエッチングによりＳｉＯ2膜８の
一部を除去し、ｐ型ＩｎＰ上部導電層４を露出させる。 （２）図１（Ｂ）に示すように、さらにフォトプロセス
とエッチングによりＳｉＯ2膜８が幅１μｍのストライ
プで厚く、他は薄くなるようにＳｉＯ2膜８を加工す
る。ただし、この工程ではＳｉＯ2膜８のエッチング深
さは０．２μｍのみとしｐ型ＩｎＰ上部導電層４を露出
させない。 （３）図１（Ｃ）に示すように、ＳｉＯ2膜８をマスク
として一回目のエッチングを行い、半導体層（ｐ型上部
導電層４）を深さ０．４μｍだけエッチング除去する。 （４）図１（Ｄ）に示すように、ＳｉＯ2膜８全体を厚
さ０．２μｍだけエッチングする。この工程で全体のＳ
ｉＯ2膜のうち厚さ０．２μｍの部分は消滅し、半導体
層（ｐ型上部導電層４）が露出する。この結果幅１μｍ
のストライプ状のＳｉＯ2膜８が残る。 （５）図１（Ｅ）に示すように、残されたＳｉＯ2膜８
をマスクとして二回目の半導体層のエッチングを行い、
半導体層を深さ１．１μｍエッチングする。その結果、
幅１μｍの導波路が形成され、かつ導波路の片側にはｎ
型ＩｎＰ下部導電層２が存在し、もう一方の側には全く
存在しないように半導体層が構成される。 （６）図１（Ｆ）に示すように、ＳｉＯ2膜８を除去
後、導波路をポリイミド層５で埋め込み、ｎ型ＩｎＰ下
部導電層２上のポリイミド層５を除去してそこにｎ型オ
ーミック電極６を形成する。さらにｐ型ＩｎＰ上部導電
層４上のポリイミド層５を除去してそこにｐ型オーミッ
ク電極７を形成する。
【００１１】このようにして製造した半導体導波路型受
光器は、寄生容量が５ｆＦと従来の方法で製造した半導
体導波路型受光器の容量の約四分の一であり、また、そ
の応答速度が６０ＧＨＺで、従来のものと比べて約２倍
の性能を有していた。
光器は、寄生容量が５ｆＦと従来の方法で製造した半導
体導波路型受光器の容量の約四分の一であり、また、そ
の応答速度が６０ＧＨＺで、従来のものと比べて約２倍
の性能を有していた。
【００１２】本実施例においては、半導体材料としてＩ
ｎＰ基板と格子整合する材料を用いた例を示したが、こ
れらの一部または全部をＩｎＰと格子整合しない材料と
しても同様の効果が期待できる。また、信号光波長が
１．５５μｍの場合についての例を示したが、材料を適
当に選ぶことにより波長１．５５μｍ以外の信号光に対
して本実施例と同様の効果がある半導体導波路型光検出
器が実現できる。さらに本製造法を半導体方向性結合
器、半導体レーザあるいは半導体光変調器などの他の光
素子に適用することが可能であることは言うまでもな
い。
ｎＰ基板と格子整合する材料を用いた例を示したが、こ
れらの一部または全部をＩｎＰと格子整合しない材料と
しても同様の効果が期待できる。また、信号光波長が
１．５５μｍの場合についての例を示したが、材料を適
当に選ぶことにより波長１．５５μｍ以外の信号光に対
して本実施例と同様の効果がある半導体導波路型光検出
器が実現できる。さらに本製造法を半導体方向性結合
器、半導体レーザあるいは半導体光変調器などの他の光
素子に適用することが可能であることは言うまでもな
い。
【００１３】
【発明の効果】以上説明したように、本発明方法では、
エッチングマスクに三次元的構造を持たせ、単一のエッ
チングマスクを用いて複数回のエッチングを行うように
しているので、導波路近傍の微細加工が可能となる。こ
の結果、寄生容量が小さい、すなわち高速応答可能な半
導体導波路型素子を実現することができるという効果を
奏する。
エッチングマスクに三次元的構造を持たせ、単一のエッ
チングマスクを用いて複数回のエッチングを行うように
しているので、導波路近傍の微細加工が可能となる。こ
の結果、寄生容量が小さい、すなわち高速応答可能な半
導体導波路型素子を実現することができるという効果を
奏する。
【図１】一実施例の製造工程を示す説明図である。
【図２】従来技術に係る製造工程を示す説明図である。
１ 半絶縁性ＩｎＰ基板 ２ ｎ型ＩｎＰ下部導電層 ３ ノンドープＩｎＧａＡｓ光吸収層 ４ ｐ型ＩｎＰ上部導電層 ５ ポリイミド層 ６ ｎ型オーミック電極 ７ ｐ型オーミック電極 ８ ＳｉＯ2膜
Claims (1)
- 【請求項１】 半導体基板上に設けられた半導体層によ
り構成される半導体導波路型素子を製造する方法におい
て、 半導体基板上あるいは半導体基板上に設けられた半導体
層上に、導波路形成領域で厚く且つそれ以外の領域で薄
い単層の誘電体膜からなるマスクを形成する工程と、 このマスクを用いて上記半導体基板あるいは半導体基板
上に設けられた半導体層をエッチング加工する工程と、 上記マスク全体をエッチングして導波路形成領域にのみ
上記マスクの一部を残す工程と、 導波路形成領域のみに残された上記マスクの一部を用い
て、さらに上記半導体基板あるいは半導体基板上に設け
られた半導体層をエッチング加工する工程、 とを含むことを特徴とする半導体導波路型素子の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253387A JP2726204B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体導波路型素子の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4253387A JP2726204B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体導波路型素子の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06104536A JPH06104536A (ja) | 1994-04-15 |
| JP2726204B2 true JP2726204B2 (ja) | 1998-03-11 |
Family
ID=17250663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4253387A Expired - Lifetime JP2726204B2 (ja) | 1992-09-24 | 1992-09-24 | 半導体導波路型素子の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2726204B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4828018B2 (ja) * | 2000-11-06 | 2011-11-30 | 三菱電機株式会社 | 光変調器およびその製造方法並びに光半導体装置 |
| JP4165244B2 (ja) | 2003-02-06 | 2008-10-15 | セイコーエプソン株式会社 | 受光素子の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2540964B2 (ja) * | 1989-12-27 | 1996-10-09 | 日本電気株式会社 | 光変調器と集積型光変調器と光検出器及びその製造方法 |
-
1992
- 1992-09-24 JP JP4253387A patent/JP2726204B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06104536A (ja) | 1994-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4284634B2 (ja) | 半導体受光装置 | |
| KR920009898B1 (ko) | 수신용 광전집적회로 및 그 제조방법 | |
| US6501104B2 (en) | High speed semiconductor photodetector | |
| US5061977A (en) | Semiconductor photodetector device | |
| JP2726204B2 (ja) | 半導体導波路型素子の製造法 | |
| JP3778406B2 (ja) | フォトセンサおよびイメージセンサ | |
| JP5150216B2 (ja) | 導波路型光検出装置およびその製造方法 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| US20020197016A1 (en) | Photodetector having a waveguide and resonant coupler and a method of manufacture therefor | |
| JPH09139520A (ja) | 導波路型受光素子及びその製造方法 | |
| JP3623638B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2766754B2 (ja) | 半導体装置の製造方法 | |
| JPH0537005A (ja) | 受光素子及びその製造方法 | |
| JP2001044486A (ja) | 赤外線検出器 | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2682937B2 (ja) | 半導体装置の製造方法 | |
| JPS63174361A (ja) | 光・電子集積回路 | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPH05291606A (ja) | 受光素子及びその製造方法 | |
| JP2023097802A (ja) | 受光素子及び受光素子の製造方法 | |
| JPH11135823A (ja) | 半導体受光素子の製造法 | |
| JPS59149077A (ja) | 光集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971118 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |