JP2766761B2 - 半導体光検出器およびその製造方法 - Google Patents
半導体光検出器およびその製造方法Info
- Publication number
- JP2766761B2 JP2766761B2 JP5010403A JP1040393A JP2766761B2 JP 2766761 B2 JP2766761 B2 JP 2766761B2 JP 5010403 A JP5010403 A JP 5010403A JP 1040393 A JP1040393 A JP 1040393A JP 2766761 B2 JP2766761 B2 JP 2766761B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- conductive layer
- groove
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、一般的には半導体内に
ｐｎ接合を設けて形成した半導体光検出器に関し、さら
に具体的には静電容量と寄生抵抗とを同時に低減しうる
構造に特徴を有する高速応答可能な半導体光検出器およ
びその製造方法に関するものである。
ｐｎ接合を設けて形成した半導体光検出器に関し、さら
に具体的には静電容量と寄生抵抗とを同時に低減しうる
構造に特徴を有する高速応答可能な半導体光検出器およ
びその製造方法に関するものである。
【０００２】
【従来技術】従来の一般的な半導体光検出器は、信号光
波長が1.５５μｍの場合を例にとると、図４に示す様に
半絶縁性ＩｎＰ基板０１上には、低キャリア濃度の光吸
収層０２（図４の場合はノンドープＩｎＧａＡｓ）の上
下にｐ型導電層０３、ｎ型導電層０４をそれぞれ配置し
て形成されている。（榊原勝利他、”直列抵抗を低減し
た高速ＧａＩｎＡｓ／ＩｎＰ ＰＩＮフォトダイーオー
ド”，１９９１年春季応用物理学会学術講演会予稿集、
９５３頁、２８ｐ−Ｆ−１）。尚、図中、０５はｎ型オ
ーミック電極，０６はｐ型オーミック電極，０７は入射
光を図示する。この半導体光検出器においてはｐ型導電
層０３とｎ型導電層０４との間に逆バイアス電圧を印加
して、ノンドープの光吸収層内に空乏層を形成し、この
空乏層にかかる高電界を利用して、半導体光検出器上面
あるいは裏面より光吸収層０２に入射された信号光を光
電変換するものである。
波長が1.５５μｍの場合を例にとると、図４に示す様に
半絶縁性ＩｎＰ基板０１上には、低キャリア濃度の光吸
収層０２（図４の場合はノンドープＩｎＧａＡｓ）の上
下にｐ型導電層０３、ｎ型導電層０４をそれぞれ配置し
て形成されている。（榊原勝利他、”直列抵抗を低減し
た高速ＧａＩｎＡｓ／ＩｎＰ ＰＩＮフォトダイーオー
ド”，１９９１年春季応用物理学会学術講演会予稿集、
９５３頁、２８ｐ−Ｆ−１）。尚、図中、０５はｎ型オ
ーミック電極，０６はｐ型オーミック電極，０７は入射
光を図示する。この半導体光検出器においてはｐ型導電
層０３とｎ型導電層０４との間に逆バイアス電圧を印加
して、ノンドープの光吸収層内に空乏層を形成し、この
空乏層にかかる高電界を利用して、半導体光検出器上面
あるいは裏面より光吸収層０２に入射された信号光を光
電変換するものである。
【０００３】
【発明が解決しようとする課題】ところでこの半導体光
検出器の応答速度は、ＣＲ時定数と光励起キャリアの走
行時間とで決定される。光励起キャリアの走行時間を小
さくするためには光吸収層を薄くする必要があるが、光
吸収層を薄くすることによる静電容量Ｃの増加を抑える
ため、光吸収層の面積を小さくしなければならない。
検出器の応答速度は、ＣＲ時定数と光励起キャリアの走
行時間とで決定される。光励起キャリアの走行時間を小
さくするためには光吸収層を薄くする必要があるが、光
吸収層を薄くすることによる静電容量Ｃの増加を抑える
ため、光吸収層の面積を小さくしなければならない。
【０００４】しかし、図６に示すように、上部ｐ型導電
層０３の一部にｐ型オーミック電極０６を形成する必要
があるため、従来のようなほぼ垂直な側面を持つ半導体
光検出器においては、光吸収層の面積を小さくした場
合、ｐ型オーミック電極０６の面積も必然的に小さくな
り、その結果オーミック抵抗Ｒが増加してＣＲ時定数が
増大し、結局は高速応答できないという問題があった。
層０３の一部にｐ型オーミック電極０６を形成する必要
があるため、従来のようなほぼ垂直な側面を持つ半導体
光検出器においては、光吸収層の面積を小さくした場
合、ｐ型オーミック電極０６の面積も必然的に小さくな
り、その結果オーミック抵抗Ｒが増加してＣＲ時定数が
増大し、結局は高速応答できないという問題があった。
【０００５】本発明は、上記従来技術における静電容量
と寄生抵抗のトレードオフを解消した、高速応答可能な
半導体光検出器およびその製造方法を提供することにあ
る。
と寄生抵抗のトレードオフを解消した、高速応答可能な
半導体光検出器およびその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】前記目的を達成する本発
明に係る半導体光検出器の構成は、半導体基板上に下部
導電層，半絶縁性層を順次積層して構成された第一の半
導体層が設けられ、かつ第一の半導体層中に、前記下部
導電層に達する深さの溝が形成され、該溝の側面に設け
られた誘電体膜を介して溝内にｐｎ接合を有する第二の
半導体層が埋め込まれ、かつ第二の半導体層の上に上部
導電層となる第三の半導体層で覆っていることを特徴と
する。
明に係る半導体光検出器の構成は、半導体基板上に下部
導電層，半絶縁性層を順次積層して構成された第一の半
導体層が設けられ、かつ第一の半導体層中に、前記下部
導電層に達する深さの溝が形成され、該溝の側面に設け
られた誘電体膜を介して溝内にｐｎ接合を有する第二の
半導体層が埋め込まれ、かつ第二の半導体層の上に上部
導電層となる第三の半導体層で覆っていることを特徴と
する。
【０００７】また、一方の本発明に係る半導体光検出器
の製造方法は、（１）半導体基板上に下部導電層，半絶
縁性層からなる第一の半導体層を積層する工程と、
（２）第一の半導体層に、下部導電層に達する深さの溝
を形成する工程と、（３）溝の側面に誘電体膜を形成す
る工程と、（４）第一の半導体層上に、ｐｎ接合を有す
る半導体層を成長する工程と、からなることを特徴とす
る。
の製造方法は、（１）半導体基板上に下部導電層，半絶
縁性層からなる第一の半導体層を積層する工程と、
（２）第一の半導体層に、下部導電層に達する深さの溝
を形成する工程と、（３）溝の側面に誘電体膜を形成す
る工程と、（４）第一の半導体層上に、ｐｎ接合を有す
る半導体層を成長する工程と、からなることを特徴とす
る。
【０００８】すなわち、本発明は、ｐｎ接合部の周囲が
半絶縁性半導体層で埋め込まれた半導体光検出器構造を
最も主要な特徴とする。従来の技術とは、光吸収層の面
積と上部導電層の面積とを独立に設計できかつ上部電極
層と下部電極層との間に生じる寄生容量を低減できると
いう点で異なる。
半絶縁性半導体層で埋め込まれた半導体光検出器構造を
最も主要な特徴とする。従来の技術とは、光吸収層の面
積と上部導電層の面積とを独立に設計できかつ上部電極
層と下部電極層との間に生じる寄生容量を低減できると
いう点で異なる。
【０００９】
【作用】本発明においては、側面に誘電体膜を形成した
半絶縁性半導体溝内に再成長を行なうことによって、半
絶縁性半導体で周囲を囲まれたｐｎ接合領域を形成して
いる。従って、上部導電層の面積を大きくしかつ上部電
極層と下部電極層との間に生じる寄生容量を低減するこ
とが可能となり本発明の目的である高速応答可能な半導
体光検出器を実現できるようになる。
半絶縁性半導体溝内に再成長を行なうことによって、半
絶縁性半導体で周囲を囲まれたｐｎ接合領域を形成して
いる。従って、上部導電層の面積を大きくしかつ上部電
極層と下部電極層との間に生じる寄生容量を低減するこ
とが可能となり本発明の目的である高速応答可能な半導
体光検出器を実現できるようになる。
【００１０】
【実施例】以下、本発明に係る半導体光検出器の一実施
例を説明する。
例を説明する。
【００１１】図１は本発明の実施例を説明する半導体光
検出器の構造断面図である。同図に示すように、本実施
例に係る半導体光検出器は、半導体基板（半絶縁性Ｉｎ
Ｐ基板１０１）上に、下部導電層（ｎ型ＩｎＰ導電層１
０２），半絶縁層（Ｆｅドープ半絶縁性ＩｎＰ層１０
３）を順次積層して第一の半導体層を形成しており、こ
の第一の半導体層中に、前記下部導電層（１０２）に達
する深さの溝１１０を形成してなる。当該溝１１０の内
側面には、誘電体膜（ＳｉＯ2 膜１０４）を介して当該
溝１１０内にｐｎ接合を有する第二の半導体層（ｎ型Ｉ
ｎＰ導電層１０５，ノンドープＩｎＧａＡｓ光吸収層１
０６）が埋め込まれており、かつこの第二の半導体層の
上に上部導電層となる第三の半導体層（ｐ型ＩｎＰ導電
層１０７）で覆ってなるものである。尚、１０８はｎ型
オーミック電極、１０９はｐ型オーミック電極である。
この光検出器はノンドープＩｎＧａＡｓ光吸収層を光電
変換層とするｐｉｎフォトダイオードの構成となってい
る。この半導体光検出器の製造は以下の工程で行なう。
検出器の構造断面図である。同図に示すように、本実施
例に係る半導体光検出器は、半導体基板（半絶縁性Ｉｎ
Ｐ基板１０１）上に、下部導電層（ｎ型ＩｎＰ導電層１
０２），半絶縁層（Ｆｅドープ半絶縁性ＩｎＰ層１０
３）を順次積層して第一の半導体層を形成しており、こ
の第一の半導体層中に、前記下部導電層（１０２）に達
する深さの溝１１０を形成してなる。当該溝１１０の内
側面には、誘電体膜（ＳｉＯ2 膜１０４）を介して当該
溝１１０内にｐｎ接合を有する第二の半導体層（ｎ型Ｉ
ｎＰ導電層１０５，ノンドープＩｎＧａＡｓ光吸収層１
０６）が埋め込まれており、かつこの第二の半導体層の
上に上部導電層となる第三の半導体層（ｐ型ＩｎＰ導電
層１０７）で覆ってなるものである。尚、１０８はｎ型
オーミック電極、１０９はｐ型オーミック電極である。
この光検出器はノンドープＩｎＧａＡｓ光吸収層を光電
変換層とするｐｉｎフォトダイオードの構成となってい
る。この半導体光検出器の製造は以下の工程で行なう。
【００１２】・工程（１） 図２（Ａ）に示すように、
半絶縁性ＩｎＰ基板１０１上に厚さ0.５μｍのｎ型Ｉｎ
Ｐ導電層１０２、厚さ0.５μｍのＦｅドープ半絶縁性Ｉ
ｎＰ層１０３を順次成長し、その後、幅２μｍ、深さ0.
７μｍのストライプ状の溝１１０を形成する。 ・工程（２） 図２（Ｂ）に示すように、プラズマＣＶ
Ｄを用いて厚さ0.２μｍのＳｉＯ2 膜１０４を半導体層
全面に推積する。 ・工程（３） 図３（Ａ）に示すように、フッ素系ＲＩ
Ｅ法によりｎ型ＩｎＰ導電層１０２およびＦｅドープ半
絶縁性ＩｎＰ層１０３上面に推積されたＳｉＯ 2 層１０
４を除去する。その結果、溝１１０の側面のみにＳｉＯ
2 層１０４が残留する。 ・工程（４） 図３（Ｂ）に示すように、厚さ0.３μｍ
のｎ型ＩｎＰ導電層１０５、厚さ0.２μｍのノンドープ
ＩｎＧａＡｓ光吸収層１０６、厚さ１μｍのｐ型ＩｎＰ
導電層１０７をこの順に再成長する。ここで溝１１０の
側面のＳｉＯ2層１０４上には成長が起こらないため、
溝１１０内部のｎ型ＩｎＰ導電層１０５、ノンドープＩ
ｎＧａＡｓ光吸収層１０６と溝１１０外部のｎ型ＩｎＰ
導電層１０５、ノンドープＩｎＧａＡｓ光吸収層１０６
とは互いに接しない。一方、溝１１０の深さよりも再成
長層全体の厚さの方が厚いため、ｐ型ＩｎＰ導電層１０
７は溝内部と溝外部とで互いにつながりあう。 ・工程（５） 次いで、図１に示すように、成長した半
導体層の一部分をｎ型ＩｎＰ導電層１０２が露出するま
でエッチングし、そこにｎ型オーミック電極１０８を形
成する。さらにｐ型ＩｎＰ導電層１０７の表面にｐ型オ
ーミック電極１０９を形成する。
半絶縁性ＩｎＰ基板１０１上に厚さ0.５μｍのｎ型Ｉｎ
Ｐ導電層１０２、厚さ0.５μｍのＦｅドープ半絶縁性Ｉ
ｎＰ層１０３を順次成長し、その後、幅２μｍ、深さ0.
７μｍのストライプ状の溝１１０を形成する。 ・工程（２） 図２（Ｂ）に示すように、プラズマＣＶ
Ｄを用いて厚さ0.２μｍのＳｉＯ2 膜１０４を半導体層
全面に推積する。 ・工程（３） 図３（Ａ）に示すように、フッ素系ＲＩ
Ｅ法によりｎ型ＩｎＰ導電層１０２およびＦｅドープ半
絶縁性ＩｎＰ層１０３上面に推積されたＳｉＯ 2 層１０
４を除去する。その結果、溝１１０の側面のみにＳｉＯ
2 層１０４が残留する。 ・工程（４） 図３（Ｂ）に示すように、厚さ0.３μｍ
のｎ型ＩｎＰ導電層１０５、厚さ0.２μｍのノンドープ
ＩｎＧａＡｓ光吸収層１０６、厚さ１μｍのｐ型ＩｎＰ
導電層１０７をこの順に再成長する。ここで溝１１０の
側面のＳｉＯ2層１０４上には成長が起こらないため、
溝１１０内部のｎ型ＩｎＰ導電層１０５、ノンドープＩ
ｎＧａＡｓ光吸収層１０６と溝１１０外部のｎ型ＩｎＰ
導電層１０５、ノンドープＩｎＧａＡｓ光吸収層１０６
とは互いに接しない。一方、溝１１０の深さよりも再成
長層全体の厚さの方が厚いため、ｐ型ＩｎＰ導電層１０
７は溝内部と溝外部とで互いにつながりあう。 ・工程（５） 次いで、図１に示すように、成長した半
導体層の一部分をｎ型ＩｎＰ導電層１０２が露出するま
でエッチングし、そこにｎ型オーミック電極１０８を形
成する。さらにｐ型ＩｎＰ導電層１０７の表面にｐ型オ
ーミック電極１０９を形成する。
【００１３】上記製造工程（４）において、ｐ型ＩｎＰ
導電層１０７は成長終了時には溝内部と溝外部とで互い
につながりあい、その結果ｐ型ＩｎＰ導電層１０７はき
わめて広い面積を有する。したがって、ノンドープＩｎ
ＧａＡｓ光吸収層１０６の面積を小さく保ちつつ、広い
面積のｐ型オーミック電極１０９を形成することが可能
となる。
導電層１０７は成長終了時には溝内部と溝外部とで互い
につながりあい、その結果ｐ型ＩｎＰ導電層１０７はき
わめて広い面積を有する。したがって、ノンドープＩｎ
ＧａＡｓ光吸収層１０６の面積を小さく保ちつつ、広い
面積のｐ型オーミック電極１０９を形成することが可能
となる。
【００１４】実際、本発明を用いて製作した半導体光検
出器においては、幅２μｍの光吸収層に対して、幅１０
μｍのｐ型オーミック電極を形成した結果、寄生抵抗は
５Ωと従来の約６分の１に減少し、また寄生容量は素子
容量に比べて無視できる程度に小さくすることができ、
応答速度は６０ＧＨＺと従来の約２倍の性能を実現する
ことが可能となった。
出器においては、幅２μｍの光吸収層に対して、幅１０
μｍのｐ型オーミック電極を形成した結果、寄生抵抗は
５Ωと従来の約６分の１に減少し、また寄生容量は素子
容量に比べて無視できる程度に小さくすることができ、
応答速度は６０ＧＨＺと従来の約２倍の性能を実現する
ことが可能となった。
【００１５】本実施例においては、面入射型光検出器を
実現した例を示したが、本方法を導波路型光検出器に適
用することにより、高速応答可能な導波路型光検出器を
実現することができる。
実現した例を示したが、本方法を導波路型光検出器に適
用することにより、高速応答可能な導波路型光検出器を
実現することができる。
【００１６】本実施例においては、半導体材料としてＩ
ｎＰ基板と格子整合する材料を用いた例を示したが、こ
れらの一部または全部をＩｎＰと格子整合しない材料と
しても同様の効果が実現できる。
ｎＰ基板と格子整合する材料を用いた例を示したが、こ
れらの一部または全部をＩｎＰと格子整合しない材料と
しても同様の効果が実現できる。
【００１７】また、信号光波長が1.５５μｍの場合につ
いての例を示したが、材料を適当に選ぶことにより波長
1.５５μｍ以外の信号光に対して本実施例と同様の効果
がある半導体光検出器が実現できる。さらに本構造を半
導体レーザあるいは半導体光変調器などの他の光素子に
適用することも可能である。
いての例を示したが、材料を適当に選ぶことにより波長
1.５５μｍ以外の信号光に対して本実施例と同様の効果
がある半導体光検出器が実現できる。さらに本構造を半
導体レーザあるいは半導体光変調器などの他の光素子に
適用することも可能である。
【００１８】
【発明の効果】以上説明したように、本発明に係る半導
体光検出器はｐｎ接合部の周囲のみを半絶縁性半導体層
で埋め込むことができるため、静電容量と寄生抵抗との
トレードオフを解消しかつ寄生容量の小さい、すなわち
高速応答可能な半導体光検出器を実現できるという利点
がある。
体光検出器はｐｎ接合部の周囲のみを半絶縁性半導体層
で埋め込むことができるため、静電容量と寄生抵抗との
トレードオフを解消しかつ寄生容量の小さい、すなわち
高速応答可能な半導体光検出器を実現できるという利点
がある。
【図１】半導体光検出器の構造断面図である。
【図２】半導体光検出器の製造工程を示した図である。
【図３】半導体光検出器の製造工程を示した図である。
【図４】従来の半導体光検出器の模式図である。
１０１ 半絶縁性ＩｎＰ基板 １０２ ｎ型ＩｎＰ導電層 １０３ Ｆｅドープ半絶縁性ＩｎＰ層 １０４ ＳｉＯ2 膜 １０５ ｎ型ＩｎＰ導電層 １０６ ノンドープＩｎＧａＡｓ光吸収層 １０７ ｐ型ＩｎＰ導電層 １０８ ｎ型オーミック電極 １０９ ｐ型オーミック電極 １１０ 溝
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−102377（ＪＰ，Ａ) 特開 平１−239973（ＪＰ，Ａ) 特開 昭62−130570（ＪＰ，Ａ) 特開 昭63−93174（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 31/10
Claims (2)
- 【請求項１】 半導体基板上に下部導電層，半絶縁性層
を順次積層して構成された第一の半導体層が設けられ、
かつ第一の半導体層中に、前記下部導電層に達する深さ
の溝が形成され、該溝の側面に設けられた誘電体膜を介
して溝内にｐｎ接合を有する第二の半導体層が埋め込ま
れ、かつ第二の半導体層の上に上部導電層となる第三の
半導体層で覆っていることを特徴とする半導体光検出
器。 - 【請求項２】 （１）半導体基板上に下部導電層，半絶
縁性層からなる第一の半導体層を積層する工程と、 （２）第一の半導体層に、下部導電層に達する深さの溝
を形成する工程と、 （３）溝の側面に誘電体膜を形成する工程と、 （４）第一の半導体層上に、ｐｎ接合を有する半導体層
を成長する工程と、 からなることを特徴とする半導体光検出器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010403A JP2766761B2 (ja) | 1993-01-26 | 1993-01-26 | 半導体光検出器およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5010403A JP2766761B2 (ja) | 1993-01-26 | 1993-01-26 | 半導体光検出器およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06224460A JPH06224460A (ja) | 1994-08-12 |
| JP2766761B2 true JP2766761B2 (ja) | 1998-06-18 |
Family
ID=11749179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5010403A Expired - Fee Related JP2766761B2 (ja) | 1993-01-26 | 1993-01-26 | 半導体光検出器およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2766761B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62130570A (ja) * | 1985-12-02 | 1987-06-12 | Sharp Corp | 受光素子 |
| JPS6393174A (ja) * | 1986-10-07 | 1988-04-23 | Nec Corp | フオトダイオ−ド |
| JPH01239973A (ja) * | 1988-03-22 | 1989-09-25 | Nec Corp | 半導体受光素子 |
| JPH04102377A (ja) * | 1990-08-22 | 1992-04-03 | Mitsubishi Electric Corp | 半導体受光素子 |
-
1993
- 1993-01-26 JP JP5010403A patent/JP2766761B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06224460A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US4761383A (en) | Method of manufacturing avalanche photo diode | |
| JPH05160426A (ja) | 半導体受光素子 | |
| JP4861388B2 (ja) | アバランシェホトダイオード | |
| JP3183931B2 (ja) | 半導体受光素子 | |
| JP2766761B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP3276836B2 (ja) | 半導体導波路型受光器 | |
| JPH05291605A (ja) | 半導体受光素子 | |
| JP2711055B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2709008B2 (ja) | 半導体光検出器の製造方法 | |
| JP2742358B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP2685703B2 (ja) | 半導体光検出器およびその製造方法 | |
| JP3138199B2 (ja) | 半導体導波路型受光素子およびその製造方法 | |
| JP3739273B2 (ja) | 半導体光検出器 | |
| JP4284781B2 (ja) | Ｍｓｍ型フォトダイオード | |
| JPS63237484A (ja) | 半導体装置 | |
| JP2995359B2 (ja) | 半導体光検出器およびその製造方法 | |
| JPS59232470A (ja) | 半導体受光素子 | |
| JP2711052B2 (ja) | 半導体導波路型光検出器 | |
| JP3224192B2 (ja) | 半導体導波路型受光器 | |
| JP2841876B2 (ja) | 半導体受光素子 | |
| JP2991555B2 (ja) | 半導体受光素子 | |
| JPH11330529A (ja) | 半導体受光装置及びその製造方法 | |
| JPH0722641A (ja) | 受光素子 | |
| JP2785265B2 (ja) | 半導体受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980324 |
|
| LAPS | Cancellation because of no payment of annual fees |