JP2752082B2

JP2752082B2 - デジタル信号処理回路の制御装置

Info

Publication number: JP2752082B2
Application number: JP63061593A
Authority: JP
Inventors: 正則藤原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-15
Filing date: 1988-03-15
Publication date: 1998-05-18
Anticipated expiration: 2013-05-18
Also published as: JPH01233970A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明はビデオ信号をデジタル処理するデジタル信
号処理回路を中央演算処理方式で制御するようにした制
御装置に係り、詳細には、デジタル信号処理回路へ与え
る各種制御データを垂直同期信号に同期して変更（供
給）するようにして、デジタル信号処理が円滑に行われ
るようにしたものである。

（従来の技術）従来、デジタルビデオ信号処理回路をマイクロコンピ
ュータを用いて中央演算処理方式で制御することが行わ
れている。第４図にその構成をブロック化した構成図を
示してある。第４図において、11はマイクロコンピュー
タ、12はデコーダ、16はデジタルビデオ信号処理回路で
ある。マイクロコンピュータ11はバス17を介してデコー
ダ12に接続してある。デコーダ12は、それぞれ転送用Ｄ
フリップフロップ13,14,15…を介してデジタルビデオ信
号処理回路16との間のデータ通路を構成し、18はデコー
ダ12とＤフリップフロップ13とを接続する共通データ
線、20A,20B,20CはＤフリップフロップ13,14,15…とデ
ジタルビデオ信号処理回路16とを接続するデータ線であ
る。また、19A,19B,19Cはデコーダ12からの転送先選択
信号を導く信号線である。なお、以下は３種類のデータ
を転送する構成によって説明する。

このような構成の動作は、先ず、マイクロコンピュー
タ11よりデジタルビデオ信号処理回路16に必要な制御デ
ータ（例えば比較参照値，係数データ等）と、この制御
データの転送先であるアドレスとをパケット形式にてデ
コーダ12に順番に供給する。デコーダ12は入力した制御
データをＤフリップフロップ13,14,15のいずれかへ転送
すると共に、上記アドレス信号をデコードすることで選
択信号を発生し、この信号をＤフリップフロップ13,14,
15に出力動作制御信号として印加する。Ｄフリップフロ
ップ13,14,15は、先に制御データが転送されるので、選
択信号を入力したタイミングで出力動作を行う。これに
より、デジタルビデオ信号処理回路16は、偏向処理，色
信号処理,A/D及びD/A変換処理等の所定回路に必要な各
種制御データが与えられ、ビデオ信号のデジタル処理を
行うことになる。

ところで、デジタルビデオ信号処理回路は、ビデオ信
号をデジタル処理してアナログ信号に戻し表示のために
出力する通常の処理を行う場合と、画面静止，拡大，縮
小，ストロボ等の特殊処理を行う場合とがある。後者の
特殊処理を行う場合は、通常の処理による画面から特殊
処理画面に切替わるので、制御データの変更或は供給タ
イミングが一致していることが望ましい。各制御データ
が不一致のタイミングで変更されたり新たに供給された
りすると、画面切替わりの瞬間に画質が劣化してしま
う。従って、制御データの変更或は供給は、垂直同期信
号期間内，或はそれより外れても極めて短い間に終えな
ければならない。

このような観点から第４図の回路を考察すると、特殊
処理開始時よりデジタルビデオ信号処理回路16が完全に
特殊処理の状態になるまでの時間、即ちマイクロコンピ
ュータ11が複数の制御データ及びアドレスデータをレジ
ストし、それらをバス17を使って順次デコーダ12に供給
する時間は、垂直同期信号期間を十分に越えてしまうの
で、特殊画像の表示期間に入っても、デジタルビデオ信
号処理回路16は正常な特殊処理を行っておらず、画像に
乱れを生じさせてしまう。

（発明が解決しようとする課題）デジタルビデオ信号処理回路をマイクロコンピュータ
で制御するシステムにおいて、特殊表示を行うと、特殊
表示処理に必要な各種制御データをデジタルビデオ信号
処理回路に供給するデータ転送期間及びその前処理に必
要な時間が垂直同期信号期間を十分に越えてしまうた
め、デジタルビデオ信号処理回路に特殊表示用の制御デ
ータが出揃う前に画像表示期間となり、画面が乱れると
いう問題があった。なお、特殊表示から通常表示の画像
に戻すときは、通常表示用の制御データが揃うまで、メ
モリに記憶した特殊表示画面を表示することで画面乱れ
という不都合は発生しない。

この発明は上記問題点を除去し、特殊表示に切替える
際の画面乱れを防止するようにしたデジタル信号処理回
路の制御装置を提供することを目的とする。

［発明の構成］（課題を解決するための手段）この発明は、ビデオ信号のデジタル処理に必要な各種
制御データをデジタル信号処理回路の所定の供給先に転
送してデジタル信号処理を支援するデジタル信号処理回
路の制御装置において、前記制御データを生成するため
のデータであって前記所定の供給先を指定するためのア
ドレスデータを含むデータを発生し、この発生した前記
データを前記デジタル信号処理回路からの垂直同期信号
に同期して１垂直同期周期内に直列データ化して出力す
るマイクロコンピュータと、このマイクロコンピュータ
からの直列データ化されたデータをデコードして前記制
御データを作成して出力するデコーダと、このデコーダ
からの制御データを保持する第１の転送用バッファと、
この第１の転送用バッファからの制御データを垂直同期
信号のタイミングで保持して前記デジタル信号処理回路
の各供給先に転送する第２の転送用バッファとを具備し
たことを特徴とする。

（作用）このような構成によれば、第１の転送用バッファは、
マイクロコンピュータ，デコーダを介して供給される制
御データを第２の転送用バッファに垂直同期信号が印加
する前に保持する。このため第２の転送用バッファは、
垂直同期信号のタイミングで一斉に制御データを転送す
ることができ、デジタル信号処理に必要な参照値データ
や係数データを一斉に変更して画面乱れを生じさせない
ものである。

（実施例）以下、この発明を実施例によって説明する。

第１図はこの発明に係るデジタル信号処理回路の一実
施例を示す構成図である。同図中、21はマイクロコンピ
ュータ、22はデコーダ、26はデジタルビデオ信号処理回
路、23,24,25は転送用Ｄフリップフロップであり、マイ
クロコンピュータ21とデコーダ22はバス30で接続し、デ
コーダ22とＤフリップフロップ23,24,25はデータ線31及
び信号線32A,32B,32Cによって接続してある。

しかして、本実施例はＤフリップフロップ23,24,25の
出力するデータを直接デジタルビデオ信号処理回路26に
供給することなく、各Ｄフリップフロップ23,24,25とデ
ジタルビデオ信号処理回路26との間にＤフリップフロッ
プ27,28,29を設けている。そして、これらＤフリップフ
ロップ27,28,29には、デジタルビデオ信号処理回路26で
生成される垂直同期信号を出力動作制御信号として導く
ようにしてある。但し、この垂直同期信号は、マイクロ
コンピュータ21にも供給する。

このような構成の動作を第２図を参照して説明する。
第２図はマイクロコンピュータ21の動作を示すフローチ
ャートである。

制御データの変更或は新たなデータの供給を行う場合
は、ステップS11によって準備作業を行う。この作業
は、マイクロコンピュータ21の所定レジスタに、制御デ
ータ及びアドレスデータをセットする処理である。準備
作業が終了すると、マイクロコンピュータ21はステップ
S12,S13を行う。ステップS12.S13は垂直同期信号の入来
を監視し、検出によってそれを取り込む処理である。こ
れによりマイクロコンピュータ21は垂直同期信号の位置
を知る。

垂直同期信号のタイミングを知ると、マイクロコンピ
ュータ21は、ステップS14,S15,S16を順次で実行し、垂
直同期信号のタイミングでレジスタにセットした制御デ
ータ及びアドレスデータをデコーダ22にそれぞれ直列デ
ータ化して転送する。マイクロコンピュータ21の動作は
これで完了する。

なお、マイクロコンピュータ21で作成した各データを
デコードする際に、デコード開始タイミング情報が必要
であるが、このようなタイミング信号の信号経路の構成
は、信号のフォーマットに係る発明ではないので省略す
る。

こうして、Ｄフリップフロップ23,24,25にそれぞれ制
御データを格納する。ここで、アドレスＡのアドレスデ
ータと共にＤフリップフロップ23に転送する制御データ
をa,アドレスＢに示すデータと共にＤフリップフロップ
24に転送する制御データをb,アドレスＣと共にＤフリッ
プフロップ25に転送する制御データをｃとする。第３図
は上記データA,a、B,b及びC,cの転送動作を示すタイム
チャートである。

第３図において、（ａ）は垂直同期信号を示してお
り、垂直同期信号期間と１垂直走査期間を記してある。
（ｂ）はマイクロコンピュータ21の動作を示し、
（ｃ），（ｄ），（ｅ）はそれぞれＤフリップフロップ
23,24,25の動作を示し、（ｆ），（ｇ），（ｈ）はそれ
ぞれＤフリップフロップ27,28,29の動作を示している。

第３図（ｂ）に示す期間41は、第２図で説明したステ
ップS11の処理期間であり、42はステップS12,S13の期間
である。このように、マイクロコンピュータ21は、ある
タイミングで準備作業と垂直同期信号を監視し、垂直同
期信号のタイミングでデータA,a、B,b及びC,cの順に転
送を行うことがわかる。

A,aは、Ｄフリップフロップ23を転送先とするデータ
であるのが、（ｃ）に示すように、制御データａがＤフ
リップフロップ23に保持される。保持するタイミング
は、アドレスＡをデコードして得られる選択信号がＤフ
リップフロップ23に印加することによって決まる。こう
してデータ保持した後は、Ｄフリップフロップ23はデー
タを次段Ｄフリップフロップ27へ供給可能となる。同様
に、Ｄフリップフロップ24は、アドレスＢに基づく選択
信号によって制御データｂを保持し、Ｄフリップフロッ
プ25はアドレスＣに基づく選択信号によって制御データ
ｃを保持する。

しかして、Ｄフリップフロップ27,28,29は、前段Ｄフ
リップフロップ23,24,25がデータを保持しても、その出
力の取り込み，即ち出力動作は行わない。出力動作を行
うのは垂直同期信号のタイミングである。従って、マイ
クロコンピュータ21が転送を開始した垂直同期信号の次
の垂直同期信号のタイミングでＤフリップフロップ27,2
8,29はＤフリップフロップ23,24,25からの制御データを
それぞれ保持する。この様子は（ｆ），（ｇ），（ｈ）
に示すようになる。各制御データa,b,cは一斉にそれぞ
れのＤフリップフロップ27,28,29に取り込まれる。Ｄフ
リップフロップ27,28,29は、データを保持すると、デジ
タルビデオ信号処理回路26に出力動作を行うので、デジ
タルビデオ信号処理回路26は、各制御データが一斉に変
更或は供給されることになる。しかも、一斉変更（供
給）のタイミングが垂直同期信号に同期しているので、
垂直同期信号期間内にデータの変更（供給）が行われ、
画面乱れを生ずることなく、通常画面から特殊処理画面
に切替えることができる。

なお、上記実施例では、マイクロコンピュータ21は、
一垂直走査期間内に全てのデータの転送を完了しなけれ
ばならないが、データ数が多く時間を要する場合は、垂
直同期信号を分周した出力でＤフリップフロップ27,28,
29を駆動するようにしても良い。

［発明の効果］以上説明したようにこの発明によれば、垂直同期信号
期間内或いはそれより外れても極めて短時間に制御デー
タを変更（供給）することができ、画像乱れを生じない
画面切替えを可能にする。

【図面の簡単な説明】

第１図はこの発明に係るデジタルビデオ信号処理回路の
制御装置の一実施例を示す構成図、第２図及び第３図は
この発明の動作を説明するフローチャート及びタイムチ
ャート、第４図は従来の回路を示す構成図である。 21…マイクロコンピュータ、22…デコーダ、23,24,25,
…第１のＤフリップフロップ、26…デジタルビデオ信号
処理回路、27,28,29…第２のＤフリップフロップ。

Claims

(57)【特許請求の範囲】

【請求項１】ビデオ信号のデジタル処理に必要な各種制
御データをデジタル信号処理回路の所定の供給先に転送
してデジタル信号処理を支援するデジタル信号処理回路
の制御装置において、前記制御データを生成するためのデータであって前記所
定の供給先を指定するためのアドレスデータを含むデー
タを発生し、この発生した前記データを前記デジタル信
号処理回路からの垂直同期信号に同期して１垂直同期周
期内に直列データ化して出力するマイクロコンピュータ
と、このマイクロコンピュータからの直列データ化されたデ
ータをデコードして前記制御データを作成して出力する
デコーダと、このデコーダからの制御データを保持する第１の転送用
バッファと、この第１の転送用バッファからの制御データを垂直同期
信号のタイミングで保持して前記デジタル信号処理回路
の各供給先に転送する第２の転送用バッファとを具備し
たことを特徴とするデジタル信号処理回路の制御装置。