JP2500555B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2500555B2 JP2500555B2 JP28099391A JP28099391A JP2500555B2 JP 2500555 B2 JP2500555 B2 JP 2500555B2 JP 28099391 A JP28099391 A JP 28099391A JP 28099391 A JP28099391 A JP 28099391A JP 2500555 B2 JP2500555 B2 JP 2500555B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- tip
- semiconductor device
- semiconductor
- pellet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、詳細
には半導体ペレットの配線パターンにリード接続予定部
位にリードを電気的に接続する手段に関する。
には半導体ペレットの配線パターンにリード接続予定部
位にリードを電気的に接続する手段に関する。
【０００２】
【従来の技術】半導体装置の製造工程で電極パッド
（１）とリード（２）の間を接続する際には、図３に示
すワイヤボンディング装置が使用されている。図３にお
いて、（３）は基板、（４）は基板（３）上に載置され
た半導体ペレットを示し、半導体ペレット（４）の上面
には所定の配設パターンで複数個の電極パッド（１）が
形成されている。一方、半導体ペレット（４）の周りに
は上記電極パッド（１）の個数に対応して複数本のリー
ド（２）が離間配置されている。そして、キャピラリ
（５）により供給されるワイヤ（６）でもって半導体ペ
レット（４）の電極パッド（１）とリード（２）の先端
とを接続することによって半導体装置（７）が製造され
ている。
（１）とリード（２）の間を接続する際には、図３に示
すワイヤボンディング装置が使用されている。図３にお
いて、（３）は基板、（４）は基板（３）上に載置され
た半導体ペレットを示し、半導体ペレット（４）の上面
には所定の配設パターンで複数個の電極パッド（１）が
形成されている。一方、半導体ペレット（４）の周りに
は上記電極パッド（１）の個数に対応して複数本のリー
ド（２）が離間配置されている。そして、キャピラリ
（５）により供給されるワイヤ（６）でもって半導体ペ
レット（４）の電極パッド（１）とリード（２）の先端
とを接続することによって半導体装置（７）が製造され
ている。
【０００３】一方、ＩＣの高密度実装を達成するため、
ＴＡＢリード型半導体装置（８）が賞用されている。Ｔ
ＡＢリード型半導体装置（８）の製造工程では、図４に
示すように半導体ペレット（４）の上面（９）にバンプ
電極（10）を形成し、絶縁フィルム（11）上に形成され
た金属箔のインナリード（12）の先端部をバンプ電極
（10）に当接させ、インナリード（12）の上方からボン
ディングツール（13）を押付けることによって、インナ
リード（12）の先端部をバンプ電極（10）に熱圧着し、
インナリード（12）の先端部と半導体ペレット（４）の
バンプ電極（10）とを電気的に接続したＴＡＢリード型
半導体装置（８）が製造される。
ＴＡＢリード型半導体装置（８）が賞用されている。Ｔ
ＡＢリード型半導体装置（８）の製造工程では、図４に
示すように半導体ペレット（４）の上面（９）にバンプ
電極（10）を形成し、絶縁フィルム（11）上に形成され
た金属箔のインナリード（12）の先端部をバンプ電極
（10）に当接させ、インナリード（12）の上方からボン
ディングツール（13）を押付けることによって、インナ
リード（12）の先端部をバンプ電極（10）に熱圧着し、
インナリード（12）の先端部と半導体ペレット（４）の
バンプ電極（10）とを電気的に接続したＴＡＢリード型
半導体装置（８）が製造される。
【０００４】
【発明が解決しようとする課題】図３に示す半導体装置
（７）では、電極パッド（１）の数が増えると、これに
対してリード（２）の本数も増えるため、キャピラリ
（５）によるワイヤ（６）のボンディング時間が長くな
り、インデックスが低下してしまう。
（７）では、電極パッド（１）の数が増えると、これに
対してリード（２）の本数も増えるため、キャピラリ
（５）によるワイヤ（６）のボンディング時間が長くな
り、インデックスが低下してしまう。
【０００５】一方、図４に示すＴＡＢリード型半導体装
置（８）では、上述の場合と比較してインデックスは高
いものの、Ａｕ等の盛り上げメッキによってバンプ電極
（10）を形成しているため、バンプ電極（10）の形成に
コストがかかり製品コストが高いという問題があると共
に、リード押圧時にリード先端がずれ落ち隣とショート
する問題がある。
置（８）では、上述の場合と比較してインデックスは高
いものの、Ａｕ等の盛り上げメッキによってバンプ電極
（10）を形成しているため、バンプ電極（10）の形成に
コストがかかり製品コストが高いという問題があると共
に、リード押圧時にリード先端がずれ落ち隣とショート
する問題がある。
【０００６】
【課題を解決するための手段】上記課題の解決手段とし
て、本発明は、半導体ペレットの上面に形成された配線
パターンから延びてその上面周辺部に整列配置されたリ
ード接続予定部位と、上記半導体ペレットの周囲に配置
されたリードとを電気的、且つ、機械的に接続した半導
体装置において、上記半導体ペレットの上面に配線パタ
ーンを被覆する絶縁カバーを形成してそのリード接続予
定部位と対応する部位を切除し、上記リード接続予定部
位から外側に位置する半導体ペレット周縁部位に絶縁膜
を被着形成し、上記絶縁カバーの開口部にリードの先端
部分を嵌合させてリード接続予定部位に熱圧着したこと
を特徴とする半導体装置を提供するものである。
て、本発明は、半導体ペレットの上面に形成された配線
パターンから延びてその上面周辺部に整列配置されたリ
ード接続予定部位と、上記半導体ペレットの周囲に配置
されたリードとを電気的、且つ、機械的に接続した半導
体装置において、上記半導体ペレットの上面に配線パタ
ーンを被覆する絶縁カバーを形成してそのリード接続予
定部位と対応する部位を切除し、上記リード接続予定部
位から外側に位置する半導体ペレット周縁部位に絶縁膜
を被着形成し、上記絶縁カバーの開口部にリードの先端
部分を嵌合させてリード接続予定部位に熱圧着したこと
を特徴とする半導体装置を提供するものである。
【０００７】また、本発明では、リードの先端部分を位
置規制する絶縁部材で各リードの先端部分を除く部分を
保持することが望ましい。
置規制する絶縁部材で各リードの先端部分を除く部分を
保持することが望ましい。
【０００８】
【作用】本発明に係る半導体装置では、半導体ペレット
の上面に配線パターンを被覆する絶縁カバーを形成して
そのリード接続予定部位と対応する部位を切除し、上記
リード接続予定部位から外側に位置する半導体ペレット
周縁部位に絶縁膜を被着形成し、上記絶縁カバーの開口
部にリードの先端部分を嵌合させてリード接続予定部位
に熱圧着したことにより、ワイヤボンディングやバンプ
電極の形成をすることなく、半導体ペレットとリードと
を電気的に接続することが可能となる。
の上面に配線パターンを被覆する絶縁カバーを形成して
そのリード接続予定部位と対応する部位を切除し、上記
リード接続予定部位から外側に位置する半導体ペレット
周縁部位に絶縁膜を被着形成し、上記絶縁カバーの開口
部にリードの先端部分を嵌合させてリード接続予定部位
に熱圧着したことにより、ワイヤボンディングやバンプ
電極の形成をすることなく、半導体ペレットとリードと
を電気的に接続することが可能となる。
【０００９】また、リードの先端部分を位置規制する絶
縁部材で各リードの先端部分を除く部分を保持すること
により、リード接続予定部位にリードの先端部分を熱圧
着するに際して、そのリードの先端部分とリード接続予
定部位との位置合わせが容易となる。
縁部材で各リードの先端部分を除く部分を保持すること
により、リード接続予定部位にリードの先端部分を熱圧
着するに際して、そのリードの先端部分とリード接続予
定部位との位置合わせが容易となる。
【００１０】
【実施例】以下、図１を参照して本発明の一実施例を説
明する。
明する。
【００１１】図１に示すように半導体ペレット（４）の
上面にはＡｌ等の薄膜からなる配線パターン（15）が被
着形成され、その配線パターン（15）から延びて半導体
ペレット（４）の上面周辺部に整列配置されたリード接
続予定部位（17）が形成されている。上記配線パターン
（15）の上に絶縁カバー（16）をリード接続予定部位
（17）と対応する部分で櫛歯状に切除する。これによ
り、絶縁カバー（16）の櫛歯状開口部に配線パターン
（15）のリード接続予定部位（17）が露呈することにな
る。また、上記リード接続予定部位（17）から外側に位
置する半導体ペレット（４）の周縁部位に絶縁膜（14）
を被着形成する。
上面にはＡｌ等の薄膜からなる配線パターン（15）が被
着形成され、その配線パターン（15）から延びて半導体
ペレット（４）の上面周辺部に整列配置されたリード接
続予定部位（17）が形成されている。上記配線パターン
（15）の上に絶縁カバー（16）をリード接続予定部位
（17）と対応する部分で櫛歯状に切除する。これによ
り、絶縁カバー（16）の櫛歯状開口部に配線パターン
（15）のリード接続予定部位（17）が露呈することにな
る。また、上記リード接続予定部位（17）から外側に位
置する半導体ペレット（４）の周縁部位に絶縁膜（14）
を被着形成する。
【００１２】一方、上記半導体ペレット（４）の周囲に
はリード接続予定部位（17）と対応してリード（２）が
配置され、そのリード（２）の先端部分を、上記絶縁カ
バー（16）の櫛歯状開口部に嵌合させてリード接続予定
部位（17）に熱圧着することにより半導体ペレット
（４）とリード（２）とを電気的に接続する。この時、
上記リード（２）の先端部分と半導体ペレット（４）の
周縁部との間には絶縁膜（14）が介在するため、半導体
ペレット（４）とリード（２）とが電気的にショートす
ることはない。
はリード接続予定部位（17）と対応してリード（２）が
配置され、そのリード（２）の先端部分を、上記絶縁カ
バー（16）の櫛歯状開口部に嵌合させてリード接続予定
部位（17）に熱圧着することにより半導体ペレット
（４）とリード（２）とを電気的に接続する。この時、
上記リード（２）の先端部分と半導体ペレット（４）の
周縁部との間には絶縁膜（14）が介在するため、半導体
ペレット（４）とリード（２）とが電気的にショートす
ることはない。
【００１３】ここで、リード（２）の先端部分は対応す
るリード接続予定部位（17）内に嵌まり込むことによっ
て自動的に位置決めされるが、上記リード接続予定部位
（17）までリード（２）の先端部分を到達させるために
リード（２）の先端部分を延設すると、互いに平行に整
列しているリード（２）間に位置ずれが発生し易くな
り、リード接続予定部位（17）内へのリード（２）の先
端部分の挿入が困難となる。そこで、リード（２）
（２）…の先端部分を除いてその基端側部分を高分子材
料等の絶縁部材（18）で保持すれば、上述した位置ずれ
を未然に防止することができる。
るリード接続予定部位（17）内に嵌まり込むことによっ
て自動的に位置決めされるが、上記リード接続予定部位
（17）までリード（２）の先端部分を到達させるために
リード（２）の先端部分を延設すると、互いに平行に整
列しているリード（２）間に位置ずれが発生し易くな
り、リード接続予定部位（17）内へのリード（２）の先
端部分の挿入が困難となる。そこで、リード（２）
（２）…の先端部分を除いてその基端側部分を高分子材
料等の絶縁部材（18）で保持すれば、上述した位置ずれ
を未然に防止することができる。
【００１４】具体的にリード（２）と半導体ペレット
（４）との電気的な接続は、両者の相対配設位置を調節
し、リード（２）の先端部分の真下に、対応するリード
接続予定部位（17）が配設されるように位置合わせした
後、リード（２）の下方から半導体ペレット（４）を押
し上げ、それぞれのリード（２）の先端部分を対応する
リード接続予定部位（17）内に座着させて当接させる。
この後、リード（２）の上方からボンディングツール
〔図４に参照番号（13）で表示〕を下降させ、押圧力の
作用下に加熱することによって、リード（２）の先端部
分を配線パターン（15）のリード接続予定部位（17）に
熱圧着する。
（４）との電気的な接続は、両者の相対配設位置を調節
し、リード（２）の先端部分の真下に、対応するリード
接続予定部位（17）が配設されるように位置合わせした
後、リード（２）の下方から半導体ペレット（４）を押
し上げ、それぞれのリード（２）の先端部分を対応する
リード接続予定部位（17）内に座着させて当接させる。
この後、リード（２）の上方からボンディングツール
〔図４に参照番号（13）で表示〕を下降させ、押圧力の
作用下に加熱することによって、リード（２）の先端部
分を配線パターン（15）のリード接続予定部位（17）に
熱圧着する。
【００１５】尚、リード（２）の先端部分の形状は図２
に例示するように矩形、台形、長円形、円形等に成形す
ることが可能であり、これに合わせて半導体ペレット
（４）側に形成されるリード接続予定部位（17）の形状
と開口寸法を調節する。
に例示するように矩形、台形、長円形、円形等に成形す
ることが可能であり、これに合わせて半導体ペレット
（４）側に形成されるリード接続予定部位（17）の形状
と開口寸法を調節する。
【００１６】また、リード（２）の先端部分とリード接
続予定部位（17）との接続手段としては、ボンディング
ツール（13）による熱圧着方式の外、熱圧着と超音波振
動の併用方式も採用することが可能である。
続予定部位（17）との接続手段としては、ボンディング
ツール（13）による熱圧着方式の外、熱圧着と超音波振
動の併用方式も採用することが可能である。
【００１７】
【発明の効果】本発明によれば、リードの本数が多い場
合にも一回の熱圧着動作でリードの先端部分を対応する
半導体ペレットに電気的に接続することができるから、
位置合わせが容易になるだけでなくインデックスも早く
なり、リード先端の曲がりもなくなる。また、ＴＡＢリ
ード型半導体装置の製造で問題とされている高価なバン
プ電極の形成が不必要となるため、半導体装置の製造コ
ストの低減も可能となる。
合にも一回の熱圧着動作でリードの先端部分を対応する
半導体ペレットに電気的に接続することができるから、
位置合わせが容易になるだけでなくインデックスも早く
なり、リード先端の曲がりもなくなる。また、ＴＡＢリ
ード型半導体装置の製造で問題とされている高価なバン
プ電極の形成が不必要となるため、半導体装置の製造コ
ストの低減も可能となる。
【図１】本発明に係る半導体装置の実施例を示す部分分
解斜視図
解斜視図
【図２】リードの先端部分の形状を例示する断面図
【図３】半導体装置の従来例を示す平面図
【図４】ＴＡＢリード型半導体装置の従来例を示す正面
図
図
２ リード ４ 半導体ペレット 14 絶縁膜 15 配線パターン 16 絶縁カバー 17 リード接続予定部位
Claims (2)
- 【請求項１】 半導体ペレットの上面に形成された配線
パターンから延びてその上面周辺部に整列配置されたリ
ード接続予定部位と、上記半導体ペレットの周囲に配置
されたリードとを電気的、且つ、機械的に接続した半導
体装置において、 上記半導体ペレットの上面に配線パターンを被覆する絶
縁カバーを形成してそのリード接続予定部位と対応する
部位を切除し、上記リード接続予定部位から外側に位置
する半導体ペレット周縁部位に絶縁膜を被着形成し、上
記絶縁カバーの開口部にリードの先端部分を嵌合させて
リード接続予定部位に熱圧着したことを特徴とする半導
体装置。 - 【請求項２】 請求項１記載の半導体装置において、リ
ードの先端部分を位置規制する絶縁部材で各リードの先
端部分を除く部分を保持したことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28099391A JP2500555B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28099391A JP2500555B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05121625A JPH05121625A (ja) | 1993-05-18 |
| JP2500555B2 true JP2500555B2 (ja) | 1996-05-29 |
Family
ID=17632769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28099391A Expired - Lifetime JP2500555B2 (ja) | 1991-10-28 | 1991-10-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2500555B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3150253B2 (ja) * | 1994-07-22 | 2001-03-26 | 三菱電機株式会社 | 半導体装置およびその製造方法並びに実装方法 |
| US8384228B1 (en) * | 2009-04-29 | 2013-02-26 | Triquint Semiconductor, Inc. | Package including wires contacting lead frame edge |
-
1991
- 1991-10-28 JP JP28099391A patent/JP2500555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05121625A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5686762A (en) | Semiconductor device with improved bond pads | |
| US6861760B2 (en) | Semiconductor device with stacked-semiconductor chips and support plate | |
| JP2500555B2 (ja) | 半導体装置 | |
| JP3116412B2 (ja) | 半導体装置のバンプ電極形成方法、表示装置及び電子印字装置 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| TW419756B (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JPH10335368A (ja) | ワイヤボンディング構造及び半導体装置 | |
| JP2000332390A5 (ja) | ||
| US5973397A (en) | Semiconductor device and fabrication method which advantageously combine wire bonding and tab techniques to increase integrated circuit I/O pad density | |
| KR100480455B1 (ko) | 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법 | |
| JPH10112479A (ja) | 基板の接続方法 | |
| JP3251810B2 (ja) | 集積回路装置の実装方法 | |
| JP2774635B2 (ja) | フィルムキャリャ及び半導体装置 | |
| JPH0787236B2 (ja) | 半導体実装装置 | |
| JP2000323528A (ja) | 半導体装置の製造方法 | |
| JPH0215321Y2 (ja) | ||
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH05226428A (ja) | ワイヤボンディング方法 | |
| KR200198274Y1 (ko) | 반도체장치의범프 | |
| JP4006900B2 (ja) | 基板及びその接続構造並びに基板の製造方法 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JP2726648B2 (ja) | 半導体装置 | |
| JP3309557B2 (ja) | 接続基材とそれを用いた半導体装置およびその製造方法 | |
| JP2679197B2 (ja) | 樹脂封止型半導体装置 | |
| JP3145203B2 (ja) | 印刷配線板の電極構造 |