JP2592795B2 - 情報データ復調装置 - Google Patents
情報データ復調装置Info
- Publication number
- JP2592795B2 JP2592795B2 JP60111471A JP11147185A JP2592795B2 JP 2592795 B2 JP2592795 B2 JP 2592795B2 JP 60111471 A JP60111471 A JP 60111471A JP 11147185 A JP11147185 A JP 11147185A JP 2592795 B2 JP2592795 B2 JP 2592795B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- information data
- data
- output
- dpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は情報データ復調装置、特に所定の周波数を有
するキャリア信号の位相を情報データに応じて所定の周
期にて制御することにより形成される変調信号から前記
情報データを復調する装置に関するものである。
するキャリア信号の位相を情報データに応じて所定の周
期にて制御することにより形成される変調信号から前記
情報データを復調する装置に関するものである。
〈開示の概要〉 本明細書及び図面は、所定の周波数を有するキャリア
信号の位相を情報データに応じて所定の周期にて制御す
ることにより形成される変調信号から前記情報データを
復調する装置に於て、前記変調信号を入力し、入力され
た変調信号を所定時間遅延した変調信号と遅延されてい
ない変調信号とを比較し、比較結果に応じた比較結果信
号を前記所定の周期よりも短い周期にてサンプリング
し、前記所定の周期毎の前記サンプリング結果に応じた
サンプリングパルスの数を計数し、計数結果に応じて前
記情報データを発生する如く構成することによって、時
定数の大きなアナログ回路を一切用いないで変調信号よ
り情報データを復調することが可能になり、これに伴っ
て情報データの伝送の高速化が図れると共に、より確実
な情報データ復調を可能とする技術について開示を行っ
たものである。
信号の位相を情報データに応じて所定の周期にて制御す
ることにより形成される変調信号から前記情報データを
復調する装置に於て、前記変調信号を入力し、入力され
た変調信号を所定時間遅延した変調信号と遅延されてい
ない変調信号とを比較し、比較結果に応じた比較結果信
号を前記所定の周期よりも短い周期にてサンプリング
し、前記所定の周期毎の前記サンプリング結果に応じた
サンプリングパルスの数を計数し、計数結果に応じて前
記情報データを発生する如く構成することによって、時
定数の大きなアナログ回路を一切用いないで変調信号よ
り情報データを復調することが可能になり、これに伴っ
て情報データの伝送の高速化が図れると共に、より確実
な情報データ復調を可能とする技術について開示を行っ
たものである。
〈従来の技術〉 第３図は従来のこの種の装置として、データの差分信
号に応じて位相を制御した２相変調信号、所謂２相DPSK
（Differential Phase Shift Keying）信号を復調する
装置を示す図、第４図は第３図各部の波形を示すタイミ
ングチヤートである。
号に応じて位相を制御した２相変調信号、所謂２相DPSK
（Differential Phase Shift Keying）信号を復調する
装置を示す図、第４図は第３図各部の波形を示すタイミ
ングチヤートである。
第３図に於いて１はDPSK信号の入力端子、２はシフト
レジスタ、３は排他的論理和回路（EXOR）、４はローパ
スフィルタ（LPF）、５はバツファアンプ、６はDPSK信
号の復調出力端子である。
レジスタ、３は排他的論理和回路（EXOR）、４はローパ
スフィルタ（LPF）、５はバツファアンプ、６はDPSK信
号の復調出力端子である。
端子１に入力されるDPSK信号の波形は第４図（ａ）に
示す様に、図中Ｔで示す期間に於いて１ビツトのデータ
を伝送する様になされた信号である。この信号（ａ）が
シフトレジスタ２に端子７より入力されるクロツク
（ｇ）によって読込まれていく。
示す様に、図中Ｔで示す期間に於いて１ビツトのデータ
を伝送する様になされた信号である。この信号（ａ）が
シフトレジスタ２に端子７より入力されるクロツク
（ｇ）によって読込まれていく。
ここでシフトレジスタ２のビツト数Ｎはクロツク
（ｇ）の周期をｔとすると、Ｎ＝T/t（Ｔ＞ｔ）と定め
られている。即ちDPSK信号はシフトレジスタ２によって
期間Ｔ分だけ遅延させられることになる。シフトレジス
タ２の出力信号（ｂ）と入力DPSK信号（ａ）とはEXOR3
に入力され、その出力信号は第４図（ｃ）に示す如くな
る。この信号（ｃ）はLPF（４）を介することにより、
第４図（ｅ）に示す如き復調信号が得られ、これをバツ
ファ５により波形整形して第４図（ｆ）の如きDPSK信号
の変調信号を得る。
（ｇ）の周期をｔとすると、Ｎ＝T/t（Ｔ＞ｔ）と定め
られている。即ちDPSK信号はシフトレジスタ２によって
期間Ｔ分だけ遅延させられることになる。シフトレジス
タ２の出力信号（ｂ）と入力DPSK信号（ａ）とはEXOR3
に入力され、その出力信号は第４図（ｃ）に示す如くな
る。この信号（ｃ）はLPF（４）を介することにより、
第４図（ｅ）に示す如き復調信号が得られ、これをバツ
ファ５により波形整形して第４図（ｆ）の如きDPSK信号
の変調信号を得る。
〈発明が解決しようとする問題点〉 しかしながら上述の如き従来の復調方式により復調を
行う場合には、DPSK信号が伝送路に於いてドロツプアウ
トもしくは伝送歪等により、一部正しく伝送されず第４
図０に示す如き波形となってしまった時、正しい復調信
号を得ることができず、復調データの取込タイミングに
よってはデータを誤認してしまうことさえ起こり得る。
行う場合には、DPSK信号が伝送路に於いてドロツプアウ
トもしくは伝送歪等により、一部正しく伝送されず第４
図０に示す如き波形となってしまった時、正しい復調信
号を得ることができず、復調データの取込タイミングに
よってはデータを誤認してしまうことさえ起こり得る。
そこで、ドロツプアウトや伝送歪等による影響を抑え
るために、LPF4のカツトオフ周波数を低くすることが考
えられる。しかしながら、この様な対策をとると、１ビ
ツトのデータの伝送期間Ｔを短くすることができず、デ
ータ伝送の高速化を行った場合これに対応できない。更
に１ビツトのデータの伝送期間が変化するDPSK信号を復
調する場合、LPFのカツトオフ周波数を決定することが
極めて難しく、誤ったデータを復調する可能性が高くな
ってしまう。
るために、LPF4のカツトオフ周波数を低くすることが考
えられる。しかしながら、この様な対策をとると、１ビ
ツトのデータの伝送期間Ｔを短くすることができず、デ
ータ伝送の高速化を行った場合これに対応できない。更
に１ビツトのデータの伝送期間が変化するDPSK信号を復
調する場合、LPFのカツトオフ周波数を決定することが
極めて難しく、誤ったデータを復調する可能性が高くな
ってしまう。
本発明は上述に代表される如き問題点に鑑みてなさ
れ、情報データの伝送の高速化が図れ、かつより確実な
情報データの復調を可能とした情報データ復調装置を提
供することを目的とする。
れ、情報データの伝送の高速化が図れ、かつより確実な
情報データの復調を可能とした情報データ復調装置を提
供することを目的とする。
〈問題点を解決するための手段〉 上述の如き問題点を解決するために、本発明の情報デ
ータ復調装置は、所定の周波数を有するキャリア信号の
位相を情報データに応じて所定の周期にて制御すること
により形成される変調信号から前記情報データを復調す
る装置であって、前記変調信号を入力し、入力された変
調信号を所定時間遅延し、出力する遅延手段と、前記遅
延手段により遅延された変調信号と前記遅延手段により
遅延されていない変調信号とを入力し、入力された両変
調信号を比較し、比較結果に応じた比較結果信号を出力
する比較手段と、前記比較手段より出力される比較結果
信号を前記所定の周期よりも短い周期にてサンプリング
し、サンプリング結果に応じたサンプリングパルスを出
力するサンプリング手段と、前記サンプリング手段より
出力されるサンプリングパルスの数を計数し、前記所定
の周期毎に計数動作がリセットされる計数手段と、前記
計数手段における計数結果に応じて前記情報データを発
生する情報データ発生手段とを具えたものである。
ータ復調装置は、所定の周波数を有するキャリア信号の
位相を情報データに応じて所定の周期にて制御すること
により形成される変調信号から前記情報データを復調す
る装置であって、前記変調信号を入力し、入力された変
調信号を所定時間遅延し、出力する遅延手段と、前記遅
延手段により遅延された変調信号と前記遅延手段により
遅延されていない変調信号とを入力し、入力された両変
調信号を比較し、比較結果に応じた比較結果信号を出力
する比較手段と、前記比較手段より出力される比較結果
信号を前記所定の周期よりも短い周期にてサンプリング
し、サンプリング結果に応じたサンプリングパルスを出
力するサンプリング手段と、前記サンプリング手段より
出力されるサンプリングパルスの数を計数し、前記所定
の周期毎に計数動作がリセットされる計数手段と、前記
計数手段における計数結果に応じて前記情報データを発
生する情報データ発生手段とを具えたものである。
〈作 用〉 上述の如く構成することによって、時定数の大きなア
ナログ回路を用いないで変調信号より情報データを復調
することが可能となり、これに伴って情報データの伝送
の高速化が図れると共に、より確実な情報データの復調
が行える様になった。
ナログ回路を用いないで変調信号より情報データを復調
することが可能となり、これに伴って情報データの伝送
の高速化が図れると共に、より確実な情報データの復調
が行える様になった。
〈実施例〉 以下、本発明の実施例について説明する。
第１図は本発明の一実施例のデータ復調装置を示す図
である。第１図に於いて2a,2bはシフトレジスタ、3a,3b
はEXOR、24,13,14は夫々Ｄフリツプフロツプ、25はアン
ドゲート、26はカウンタ、７はクロツクの入力端子、８
はDPSK信号の復調データの出力端子、９はＴフリツププ
ロツプ、10は基準パルスの入力端子、11はタイミング信
号発生回路、12a,12bはシフトレジスタによる遅延線（D
L）である。
である。第１図に於いて2a,2bはシフトレジスタ、3a,3b
はEXOR、24,13,14は夫々Ｄフリツプフロツプ、25はアン
ドゲート、26はカウンタ、７はクロツクの入力端子、８
はDPSK信号の復調データの出力端子、９はＴフリツププ
ロツプ、10は基準パルスの入力端子、11はタイミング信
号発生回路、12a,12bはシフトレジスタによる遅延線（D
L）である。
本実施例装置に於いては、復調しようとするDPSK信号
による１ビツトデータの伝送期間はT1とT2（T1＝2T2）
の２種類が存在するものとし、それぞれの伝送期間をも
って伝送されるデータ数は予め定まっているものとす
る。
による１ビツトデータの伝送期間はT1とT2（T1＝2T2）
の２種類が存在するものとし、それぞれの伝送期間をも
って伝送されるデータ数は予め定まっているものとす
る。
以下第１図及び第１図の各部の波形を模式的に示す第
２図のタイミングチヤートを用いて本実施例を詳説す
る。
２図のタイミングチヤートを用いて本実施例を詳説す
る。
第１図に於ける端子１より第２図（ｉ）に示す如きDP
SK信号が入力されたものとする。この信号は端子７より
入力されたクロツクをＴフリツププロツプ９で1/2に分
周した周期t0の信号（iii）によりシフトレジスタ2aに
読込まれる。ここで周期t0はDPSK信号の搬送波の周期1/
5程度であるものとする。
SK信号が入力されたものとする。この信号は端子７より
入力されたクロツクをＴフリツププロツプ９で1/2に分
周した周期t0の信号（iii）によりシフトレジスタ2aに
読込まれる。ここで周期t0はDPSK信号の搬送波の周期1/
5程度であるものとする。
シフトレジスタ2a,2bのビツト数Ｎは夫々Ｎ＝T2/t0と
されており、これに伴いシフトレジスタ2a及び2bを介し
た信号はT1、シフトレジスタ2aのみを介した信号T2の期
間遅延されることになる。シフトレジスタ2aの出力信号
はEXOR3bに、シフトレジスタ2bの出力信号はEXOR3aに夫
々入力される。またEXOR3a,3bの他方の入力としては端
子１に入力されたDPSK信号（ｉ）がそのまま供給されて
いる。
されており、これに伴いシフトレジスタ2a及び2bを介し
た信号はT1、シフトレジスタ2aのみを介した信号T2の期
間遅延されることになる。シフトレジスタ2aの出力信号
はEXOR3bに、シフトレジスタ2bの出力信号はEXOR3aに夫
々入力される。またEXOR3a,3bの他方の入力としては端
子１に入力されたDPSK信号（ｉ）がそのまま供給されて
いる。
尚、シフトレジスタ2a、2b、EXOR3a、3bはディジタル
回路であるが、該ディジタル回路にDPSK信号のような所
定の振幅を持ったアナログ信号を入力しても動作可能で
ある。
回路であるが、該ディジタル回路にDPSK信号のような所
定の振幅を持ったアナログ信号を入力しても動作可能で
ある。
ここでEXOR3a,3bの出力信号はスイツチSW1のＡ側,B側
端子に夫々接続されており、スイツチSW1はDL12aの出力
信号により切換えられる。第４図（iv）に示す基準パル
スは、DPSK信号の短い方の１ビツトデータ伝送期間T2に
等しい周期の信号であり、タイミング信号発生回路11に
供給される。タイミング信号発生回路に於いては基準パ
ルス（iv）をカウントしてDPSK信号による伝送データ数
をカウントしている。即ち、予め設定されている数だけ
DPSK信号によるデータが伝送期間T1で端子１に入力され
た時、ローレベル（Lo）からハイレベル（Hi）に転ずる
信号（ｖ）をタイミング信号発生回路11が出力し、この
信号DL12aを介してスイツチSW1を制御する。従って、信
号（ｖ）がLoの時はデータ伝送期間はT1,Hiの時はT2で
あるため、信号（ｖ）がLoの時スイツチSW1はＡ側,Hiの
時Ｂ側に接続される。尚DL12a,12bについては後に詳説
する。
端子に夫々接続されており、スイツチSW1はDL12aの出力
信号により切換えられる。第４図（iv）に示す基準パル
スは、DPSK信号の短い方の１ビツトデータ伝送期間T2に
等しい周期の信号であり、タイミング信号発生回路11に
供給される。タイミング信号発生回路に於いては基準パ
ルス（iv）をカウントしてDPSK信号による伝送データ数
をカウントしている。即ち、予め設定されている数だけ
DPSK信号によるデータが伝送期間T1で端子１に入力され
た時、ローレベル（Lo）からハイレベル（Hi）に転ずる
信号（ｖ）をタイミング信号発生回路11が出力し、この
信号DL12aを介してスイツチSW1を制御する。従って、信
号（ｖ）がLoの時はデータ伝送期間はT1,Hiの時はT2で
あるため、信号（ｖ）がLoの時スイツチSW1はＡ側,Hiの
時Ｂ側に接続される。尚DL12a,12bについては後に詳説
する。
スイツチSW1の出力信号を第２図（ii）に示す。スイ
ツチSW1の出力信号はＤフリツプフロツプ（DFF）24のＤ
端子に入力され、端子７より入力されているクロツクの
立上りでデータを取込みＱ出力とする。DFF24の出力は
アンドゲート25に入力され、これがHiの時クロツクをゲ
ートする。ゲートされたクロツクがカウンタ26でカウン
トされる。
ツチSW1の出力信号はＤフリツプフロツプ（DFF）24のＤ
端子に入力され、端子７より入力されているクロツクの
立上りでデータを取込みＱ出力とする。DFF24の出力は
アンドゲート25に入力され、これがHiの時クロツクをゲ
ートする。ゲートされたクロツクがカウンタ26でカウン
トされる。
カウンタ26はタイミング信号発生回路11より発生され
るデータ伝送期間に対応する周期信号（vi）によってク
リアされるので、１ビツトのデータ伝送期間に於けるゲ
ートされたクロツク数をカウントすることになる。カウ
ンタ26はカウントしたクロツク数がq1になれば、Q1出力
をHiとし、q2になればQ2出力をHiとする。この時クロツ
クの周期をt0/2とすれば、例えばq1＝T1/t0,q2＝T2/t0
とする。このカウンタ26のQ1出力及びQ2出力は夫々スイ
ツチSW2のA,B端子に接続されており、スイツチSW2はス
イツチSW1と同様にデータ伝送期間がT1の時Ａ側に、T2
の時Ｂ側に接続されることになる。
るデータ伝送期間に対応する周期信号（vi）によってク
リアされるので、１ビツトのデータ伝送期間に於けるゲ
ートされたクロツク数をカウントすることになる。カウ
ンタ26はカウントしたクロツク数がq1になれば、Q1出力
をHiとし、q2になればQ2出力をHiとする。この時クロツ
クの周期をt0/2とすれば、例えばq1＝T1/t0,q2＝T2/t0
とする。このカウンタ26のQ1出力及びQ2出力は夫々スイ
ツチSW2のA,B端子に接続されており、スイツチSW2はス
イツチSW1と同様にデータ伝送期間がT1の時Ａ側に、T2
の時Ｂ側に接続されることになる。
スイツチSW2の出力信号を第２図（vii）に示す。第２
図（vii）により明らかな様に、スイツチSW1の出力の出
力（ii）が各データ伝送期間に於いてHiである確率が高
い時は各データ伝送期間の終了点までにスイツイSW2の
出力はHiに転ずる。そしてスイツチSW1の出力（ii）が
各データ伝送期間に於いてHiである確率が高い時はDPSK
信号による伝送データもHiである。
図（vii）により明らかな様に、スイツチSW1の出力の出
力（ii）が各データ伝送期間に於いてHiである確率が高
い時は各データ伝送期間の終了点までにスイツイSW2の
出力はHiに転ずる。そしてスイツチSW1の出力（ii）が
各データ伝送期間に於いてHiである確率が高い時はDPSK
信号による伝送データもHiである。
スイツチSW2の出力信号（vii）はDFF13のクロツク端
子に入力される。DFF13はスイツチSW2の出力信号の立上
りでトリガされ、タイミング信号発生回路11より出力さ
れるデータ伝送期間周期の信号（vi）によってクリアさ
れる。DFF13のＱ出力（viii）はDFF14のＤ端子に供給さ
れ、信号（vi）によって１ビツトのデータ伝送期間保持
される。このDFF14の出力信号（ix）がDPSK信号を復調
して得たデータとなる。
子に入力される。DFF13はスイツチSW2の出力信号の立上
りでトリガされ、タイミング信号発生回路11より出力さ
れるデータ伝送期間周期の信号（vi）によってクリアさ
れる。DFF13のＱ出力（viii）はDFF14のＤ端子に供給さ
れ、信号（vi）によって１ビツトのデータ伝送期間保持
される。このDFF14の出力信号（ix）がDPSK信号を復調
して得たデータとなる。
最後に、DL12a,12bについて説明を加える。基準パル
ス（iv）がDPSK信号周波数より高い周波数でFM変調さ
れ、これにDPSK信号を周波数多重して磁気シートに記録
されていたものとすると、再生DPSK信号の復調を行う場
合、再生信号よりDPSK信号と基準パルスのFM変調成分を
分離する際フイルタにより分離を行うが、DPSK信号が低
周波であるために、これを分離するためのフイルタによ
る遅延時間が大きくなり、基準パルスの再生信号に比べ
て時間遅れを生じてしまう。DL12a,12bはこの時間遅れ
を補償するために設けられており、各データ伝送期間の
境目と基準パルスの立上り点とを一致させることができ
る。
ス（iv）がDPSK信号周波数より高い周波数でFM変調さ
れ、これにDPSK信号を周波数多重して磁気シートに記録
されていたものとすると、再生DPSK信号の復調を行う場
合、再生信号よりDPSK信号と基準パルスのFM変調成分を
分離する際フイルタにより分離を行うが、DPSK信号が低
周波であるために、これを分離するためのフイルタによ
る遅延時間が大きくなり、基準パルスの再生信号に比べ
て時間遅れを生じてしまう。DL12a,12bはこの時間遅れ
を補償するために設けられており、各データ伝送期間の
境目と基準パルスの立上り点とを一致させることができ
る。
上述の如き構成の実施例によれば、１つのデータ伝送
期間に於いてドロツプアウトや伝送歪により、S/Nの悪
い部分があってもカウンタ〃26に入力されるクロツク数
が若干変化するだけであり、各データ伝送期間の半分の
期間に近いドロツプアウトが発生したとしてもデータは
確実に復調される。またデータ伝送期間が２種類以上存
在してもカウンタ26の出力端子を多く設けるだけでこれ
に対応できる。またこれに伴い１ビツトのデータ伝送期
間も容易に短くできデータ伝送の高速化に対応すること
も可能となっている。更にLPF等のアナログ時定数回路
を用いないため、回路定数の調整が不要になる上にIC化
に対しても有利である。
期間に於いてドロツプアウトや伝送歪により、S/Nの悪
い部分があってもカウンタ〃26に入力されるクロツク数
が若干変化するだけであり、各データ伝送期間の半分の
期間に近いドロツプアウトが発生したとしてもデータは
確実に復調される。またデータ伝送期間が２種類以上存
在してもカウンタ26の出力端子を多く設けるだけでこれ
に対応できる。またこれに伴い１ビツトのデータ伝送期
間も容易に短くできデータ伝送の高速化に対応すること
も可能となっている。更にLPF等のアナログ時定数回路
を用いないため、回路定数の調整が不要になる上にIC化
に対しても有利である。
更にDL12a,12bの遅延時間もクロツクも用いて正確に
決定することができるため、他の帯域に基準パルスを多
重する様な伝送系に適用する場合も極めて有利である。
決定することができるため、他の帯域に基準パルスを多
重する様な伝送系に適用する場合も極めて有利である。
尚、上述の実施例に於いてシフトレジスタのシフトク
ロツクの周期t0に対して、Ｄフリツプフロツプ24のクロ
ツクパルスの周期をt0/nとしても同様の効果が得られ
る。
ロツクの周期t0に対して、Ｄフリツプフロツプ24のクロ
ツクパルスの周期をt0/nとしても同様の効果が得られ
る。
また、DPSK信号による１ビツトのデータ伝送期間T1,T
2の間で変化することに対して、本実施例ではシフトレ
ジスタの段数を変化させているが、シフトクロツクの周
波数を変化させ、シフトレジスタの段数を一定とする様
構成することも可能である。更にこれに伴い本実施例で
はカウンタ26のカウント数による出力端子を複数設けて
いるが、アンドゲート25に供給するクロツクの周波数を
変化させる様な構成とすることも可能である。
2の間で変化することに対して、本実施例ではシフトレ
ジスタの段数を変化させているが、シフトクロツクの周
波数を変化させ、シフトレジスタの段数を一定とする様
構成することも可能である。更にこれに伴い本実施例で
はカウンタ26のカウント数による出力端子を複数設けて
いるが、アンドゲート25に供給するクロツクの周波数を
変化させる様な構成とすることも可能である。
〈発明の効果〉 以上説明した様に本発明によれば、情報データの伝送
の高速化が図れ、かつより確実な情報データの復調が行
える情報データ復調装置を得ることができるものであ
る。
の高速化が図れ、かつより確実な情報データの復調が行
える情報データ復調装置を得ることができるものであ
る。
第１図は本発明の一実施例としての復調装置の構成を示
す図、 第２図は第１図各部の波形を示すタイミングチヤート、 第３図は従来の復調装置の一例を示す図、 第４図は第３図各部の波形を示すタイミングチヤートで
ある。 １はDPSK信号入力端子、2a,2bは夫々シフトレジスタ、3
a,3bは夫々EXOR、７はクロツク入力端子、11はタイミン
グ信号発生回路、24はDFF、25はアンドゲート、26はカ
ウンタである。
す図、 第２図は第１図各部の波形を示すタイミングチヤート、 第３図は従来の復調装置の一例を示す図、 第４図は第３図各部の波形を示すタイミングチヤートで
ある。 １はDPSK信号入力端子、2a,2bは夫々シフトレジスタ、3
a,3bは夫々EXOR、７はクロツク入力端子、11はタイミン
グ信号発生回路、24はDFF、25はアンドゲート、26はカ
ウンタである。
Claims (1)
- 【請求項１】所定の周波数を有するキャリア信号の位相
を情報データに応じて所定の周期にて制御することによ
り形成される変調信号から前記情報データを復調する装
置であって、 前記変調信号を入力し、入力された変調信号を所定時間
遅延し、出力する遅延手段と、 前記遅延手段により遅延された変調信号と前記遅延手段
により遅延されていない変調信号とを入力し、入力され
た両変調信号を比較し、比較結果に応じた比較結果信号
を出力する比較手段と、 前記比較手段により出力される比較結果信号を前記所定
の周期よりも短い周期にてサンプリングし、サンプリン
グ結果に応じたサンプリングパルスを出力するサンプリ
ング手段と、 前記サンプリング手段より出力されるサンプリングパル
スの数を計数し、前記所定の周期毎に計数動作がリセッ
トされる計数手段と、 前記計数手段における計数結果に応じて前記情報データ
を発生する情報データ発生手段とを具えたことを特徴と
する情報データ復調装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111471A JP2592795B2 (ja) | 1985-05-24 | 1985-05-24 | 情報データ復調装置 |
| US06/865,065 US4746872A (en) | 1985-05-24 | 1986-05-19 | Differential phase shift keying demodulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60111471A JP2592795B2 (ja) | 1985-05-24 | 1985-05-24 | 情報データ復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61269547A JPS61269547A (ja) | 1986-11-28 |
| JP2592795B2 true JP2592795B2 (ja) | 1997-03-19 |
Family
ID=14562084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60111471A Expired - Lifetime JP2592795B2 (ja) | 1985-05-24 | 1985-05-24 | 情報データ復調装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4746872A (ja) |
| JP (1) | JP2592795B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4888793A (en) * | 1988-05-06 | 1989-12-19 | Motorola, Inc. | Phase correcting DPSK/PSK receiver with digitally stored phase correction derived from received data |
| US4849991A (en) * | 1988-06-29 | 1989-07-18 | Bell Communications Research, Inc. | Method and circuitry for determining symbol timing for time division multiple access radio systems |
| US5235620A (en) * | 1988-10-27 | 1993-08-10 | Canon Kabushiki Kaisha | Information signal demodulating apparatus |
| US4965810A (en) * | 1988-11-17 | 1990-10-23 | Plessey Electronics Systems Corp. | Digital differential phase-shift keyed decoder |
| US4922206A (en) * | 1989-06-28 | 1990-05-01 | Rockwell International Corporation | Method of demodulation using split delay line |
| US5287197A (en) * | 1990-04-20 | 1994-02-15 | Asahi Kogaku Kogyo Kabushiki Kaisha | Signal demodulation device |
| JPH0779363B2 (ja) * | 1990-06-29 | 1995-08-23 | 三菱電機株式会社 | 遅延検波回路 |
| US5212716A (en) * | 1991-02-05 | 1993-05-18 | International Business Machines Corporation | Data edge phase sorting circuits |
| JP2771354B2 (ja) * | 1991-08-26 | 1998-07-02 | 日本電気株式会社 | 復調器 |
| SG49146A1 (en) * | 1993-01-22 | 1998-05-18 | Oki Electric Ind Co Ltd | Instantaneous phase sensitive detector and generator for clock reproducing signal installed in delay detector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938052A (en) * | 1974-05-09 | 1976-02-10 | Teletype Corporation | Digital demodulator for phase-modulated waveforms |
| US4336613A (en) * | 1977-06-30 | 1982-06-22 | Texas Instruments Incorporated | Charge coupled device filters and modems incorporating such filters |
| JPS59188262A (ja) * | 1983-04-11 | 1984-10-25 | Oki Electric Ind Co Ltd | 移動平均値検出方式 |
| US4628271A (en) * | 1983-11-02 | 1986-12-09 | Canon Kabushiki Kaisha | Differential phase shift keying demodulator |
-
1985
- 1985-05-24 JP JP60111471A patent/JP2592795B2/ja not_active Expired - Lifetime
-
1986
- 1986-05-19 US US06/865,065 patent/US4746872A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61269547A (ja) | 1986-11-28 |
| US4746872A (en) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2592795B2 (ja) | 情報データ復調装置 | |
| KR910000645B1 (ko) | 디지탈정보 재생장치 | |
| US4189621A (en) | CMI-encoder | |
| US4907092A (en) | Modulating/demodulating circuit for multiplex recording/playback of data in a magnetic recording/playback system | |
| JP3108364B2 (ja) | データ復調装置 | |
| US4714892A (en) | Differential phase shift keying demodulator | |
| JPH0142537B2 (ja) | ||
| JP2572984B2 (ja) | フェ−ズコヒレント復調器 | |
| JP3383717B2 (ja) | 位相変調波の復調装置 | |
| US4612508A (en) | Modified Miller data demodulator | |
| EP0258671A3 (en) | Read channel architecture for processing read head signals | |
| JP3371913B2 (ja) | 波形歪補正装置 | |
| JPH01293738A (ja) | 復調回路 | |
| JP3167341B2 (ja) | 連続位相変調信号復調回路 | |
| KR860002166Y1 (ko) | Mfm 디지탈 복조회로 | |
| JPS6096051A (ja) | ビツトタイミング再生方式 | |
| US4757520A (en) | FM signal demodulating apparatus | |
| JPH05122260A (ja) | 識別再生装置 | |
| JPH0583093A (ja) | 信号受信回路 | |
| KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
| JPS6384347A (ja) | 位相検出信号発生回路 | |
| JPS5931906B2 (ja) | タイミング信号作成方式 | |
| JPH0328862B2 (ja) | ||
| JPH0462217B2 (ja) | ||
| GB1511343A (en) | Asynchronous quadriphase communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |