[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2020150242A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020150242A
JP2020150242A JP2019049192A JP2019049192A JP2020150242A JP 2020150242 A JP2020150242 A JP 2020150242A JP 2019049192 A JP2019049192 A JP 2019049192A JP 2019049192 A JP2019049192 A JP 2019049192A JP 2020150242 A JP2020150242 A JP 2020150242A
Authority
JP
Japan
Prior art keywords
gate electrode
thickness
silicon carbide
layer
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019049192A
Other languages
English (en)
Other versions
JP7204547B2 (ja
Inventor
茂人 深津
Shigeto Fukatsu
茂人 深津
大 古川
Masaru Furukawa
大 古川
洋志 河野
Hiroshi Kono
洋志 河野
拓馬 鈴木
Takuma Suzuki
拓馬 鈴木
俊介 朝羽
Shunsuke Asaba
俊介 朝羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019049192A priority Critical patent/JP7204547B2/ja
Priority to US16/558,958 priority patent/US10892332B2/en
Publication of JP2020150242A publication Critical patent/JP2020150242A/ja
Application granted granted Critical
Publication of JP7204547B2 publication Critical patent/JP7204547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】ゲートリーク電流の低減が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、炭化珪素層と、ゲート電極と、第１の酸化シリコン層と、第１の酸化シリコン層とゲート電極との間に設けられた第２の酸化シリコン層とを有し、第１の酸化シリコン層は第１の窒素濃度と第１の厚さを有し、第２の酸化シリコン層は第１の窒素濃度よりも低い第２の窒素濃度と第２の厚さを有し、炭化珪素層とゲート電極との間に設けられたゲート絶縁層と、を備え、ゲート電極の端部と炭化珪素層との間の第２の厚さは、ゲート電極の中央部と炭化珪素層との間の第２の厚さよりも厚い。【選択図】図２

Description

本発明の実施形態は、半導体装置に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、ゲート電極の端部で電界が集中し、ゲートリーク電流が増加するという問題がある。
特開２０１４−２２２７３５
本発明が解決しようとする課題は、ゲートリーク電流の低減が可能な半導体装置を提供することにある。
実施形態の半導体装置は、炭化珪素層と、ゲート電極と、第１の酸化シリコン層と、前記第１の酸化シリコン層と前記ゲート電極との間に設けられた第２の酸化シリコン層とを有し、前記第１の酸化シリコン層は第１の窒素濃度と第１の厚さを有し、前記第２の酸化シリコン層は前記第１の窒素濃度よりも低い第２の窒素濃度と第２の厚さを有し、前記炭化珪素層と前記ゲート電極との間に設けられたゲート絶縁層と、を備え、前記ゲート電極の端部と前記炭化珪素層との間の前記第２の厚さは、前記ゲート電極の中央部と前記炭化珪素層との間の前記第２の厚さよりも厚い。
実施形態の半導体装置の模式断面図。 実施形態の半導体装置の一部の模式断面図。 実施形態の半導体装置の不純物濃度の分布を示す概念図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、本明細書中、便宜上「上」、又は、「下」という用語を用いる場合がある。「上」、又は、「下」とはあくまで図面内での相対的位置関係を示す用語であり、重力に対する位置関係を規定する用語ではない。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）、３次元アトムプローブ（３ Ｄｉｍｅｎｓｉｏｎａｌ Ａｔｏｍ Ｐｒｏｂｅ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体装置を構成する部材の厚さの大小関係の測定には、例えば、３次元アトムプローブを用いることが可能である。
実施形態の半導体装置は、炭化珪素層と、ゲート電極と、第１の酸化シリコン層と、第１の酸化シリコン層とゲート電極との間に設けられた第２の酸化シリコン層とを有し、第１の酸化シリコン層は第１の窒素濃度と第１の厚さを有し、第２の酸化シリコン層は第１の窒素濃度よりも低い第２の窒素濃度と第２の厚さを有し、炭化珪素層とゲート電極との間に設けられたゲート絶縁層と、を備え、ゲート電極の端部と半導体層との間の第２の厚さは、ゲート電極の中央部と半導体層との間の前記第２の厚さよりも厚い。
以下、第１導電型がｎ型、第２導電型がｐ型である場合を例に説明する。
図１は、実施形態の半導体装置の模式断面図である。実施形態の半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型の縦型ＭＯＳＦＥＴである。
このＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート絶縁層１６、ゲート電極２０、層間絶縁膜２２を備える。炭化珪素層１０の中には、ドレイン領域２４、ドリフト領域２６（第１の炭化珪素領域）、ｐウェル領域２８（第２の炭化珪素領域）、ソース領域３０（第３の炭化珪素領域）、ｐウェルコンタクト領域３２が存在する。ゲート絶縁層１６は、第１の酸化シリコン層１６ａと第２の酸化シリコン層１６ｂを有する。
炭化珪素層１０は、例えば、単結晶の炭化珪素である。炭化珪素層１０は、例えば、４Ｈ−ＳｉＣである。
ドレイン領域２４は、ｎ＋型の炭化珪素領域である。ドレイン領域２４は、例えば、窒素をｎ型不純物として含む。
ドリフト領域２６は、ｎ−型の炭化珪素領域である。ドリフト領域２６は、ドレイン領域２４とゲート電極２０との間に設けられる。ドリフト領域２６は、例えば、窒素をｎ型不純物として含む。ドリフト領域２６の少なくとも一部は、ゲート絶縁層１６に接する。
ｐウェル領域２８は、ｐ型の炭化珪素領域である。ｐウェル領域２８は、ドリフト領域２６とゲート電極２０との間に設けられる。ｐウェル領域２８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域２８の少なくとも一部は、ゲート絶縁層１６に接する。ｐウェル領域２８は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ソース領域３０は、ｎ＋型の炭化珪素領域である。ソース領域３０は、ｐウェル領域２８とゲート電極２０との間に設けられる。ソース領域３０は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域３０の少なくとも一部は、ゲート絶縁層１６に接する。
ｐウェルコンタクト領域３２は、ｐ＋型の炭化珪素領域である。ｐウェルコンタクト領域３２は、ｐウェル領域２８とソース電極１２との間に設けられる。
図２は、実施形態の半導体装置の一部の模式断面図である。図２は、炭化珪素層１０の一部、ゲート絶縁層１６、及び、ゲート電極２０の断面を示す。
ゲート電極２０は、ゲート絶縁層１６の上に設けられる。ゲート電極２０は、例えば、多結晶シリコンを含む。
ゲート電極２０の多結晶シリコンは、ｎ型不純物又はｐ型不純物を含む。ゲート電極２０の多結晶シリコンは、例えば、ボロン（Ｂ）、リン（Ｐ）、及び、ヒ素（Ａｓ）から成る群から選ばれる少なくとも一つの不純物元素を含む。以下、ゲート電極２０が、ボロン（Ｂ）を含む多結晶シリコンである場合を例に説明する。
ゲート絶縁層１６は、炭化珪素層１０とゲート電極２０との間に設けられる。ゲート絶縁層１６は、第１の酸化シリコン層１６ａと第２の酸化シリコン層１６ｂを有する。
ゲート電極２０の端部と炭化珪素層１０との間のゲート絶縁層１６の厚さ（図２中のｔ１）は、ゲート電極２０の中央部と炭化珪素層１０との間のゲート絶縁層１６の厚さ（図２中のｔ２）よりも厚い。厚さｔ１は、例えば、厚さｔ２の１．１倍以上１．３倍以下である。
ゲート絶縁層１６の厚さは、例えば、２５ｎｍ以上１００ｎｍ以下である。
第１の酸化シリコン層１６ａは、炭化珪素層１０に接する。第１の酸化シリコン層１６ａは第１の窒素濃度と第１の厚さを有する。
ゲート電極２０の端部と炭化珪素層１０との間の第１の酸化シリコン層１６ａの厚さ（図２中のｔ３）は、ゲート電極２０の中央部と炭化珪素層１０との間の第１の酸化シリコン層１６ａの厚さ（図２中のｔ４）と、略同一である。
第１の酸化シリコン層１６ａの第１の厚さは、例えば、２０ｎｍ以上８０ｎｍ以下である。
第１の酸化シリコン層１６ａは、酸化シリコンを主成分として含む。酸化シリコンを主成分として含むとは、第１の酸化シリコン層１６ａを構成する物質の中で、酸化シリコンのモル比率が最も高いことを意味する。第１の酸化シリコン層１６ａの酸化シリコンのモル比率は、例えば、９０％以上である。
第２の酸化シリコン層１６ｂは、第１の酸化シリコン層１６ａとゲート電極２０との間に設けられる。第２の酸化シリコン層１６ｂは、第２の窒素濃度と第２の厚さを有する。第２の酸化シリコン層１６ｂは、第１の酸化シリコン層１６ａに接する。
第２の窒素濃度は、第１の酸化シリコン層１６ａの第１の窒素濃度よりも低い。第２の厚さは、第１の酸化シリコン層１６ａの第１の厚さよりも薄い。
ゲート電極２０の端部と炭化珪素層１０との間の第２の厚さ（図２中のｔ５）は、ゲート電極２０の中央部と炭化珪素層１０との間の第２の厚さ（図２中のｔ６）よりも厚い。ゲート電極２０とソース領域３０との間の第２の厚さ（図２中のｔ５）は、ゲート電極２０とドリフト領域２６との間の第２の厚さ（図２中のｔ６）よりも厚い。また、例えば、ゲート電極２０とｐウェル領域２８との間の少なくとも一部の第２の厚さ（図２中のｔ７）は、ゲート電極２０とドリフト領域２６との間の第２の厚さ（図２中のｔ６）よりも厚い。
第２の酸化シリコン層１６ｂの第２の厚さは、例えば、２ｎｍ以上２０ｎｍ以下である。ゲート電極２０の中央部と炭化珪素層１０との間の第２の厚さ（図２中のｔ６）をゼロとすることも可能である。
ゲート電極２０の端部の第１の厚さに対する第２の厚さの比（第２の厚さ／第１の厚さ）は、ゲート電極２０の中央部の第１の厚さに対する第２の厚さの比（第２の厚さ／第１の厚さ）よりも大きい。すなわちｔ５／ｔ３は、ｔ６／ｔ４よりも大きい。
第２の酸化シリコン層１６ｂは、酸化シリコンを主成分として含む。酸化シリコンを主成分として含むとは、第２の酸化シリコン層１６ｂを構成する物質の中で、酸化シリコンのモル比率が最も高いことを意味する。第２の酸化シリコン層１６ｂの酸化シリコンのモル比率は、例えば、９０％以上である。
図３は、実施形態の半導体装置の不純物濃度の分布を示す概念図である。図３は、例えば、図２のＡＡ’に沿った不純物濃度の分布を示す。図３（ａ）は窒素（Ｎ）の分布、図３（ｂ）はボロン（Ｂ）の分布である。
図３（ａ）に示すように、第２の酸化シリコン層１６ｂの第２の窒素濃度は、第１の酸化シリコン層１６ａの第１の窒素濃度より低い。第１の窒素濃度は、例えば、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下である。第２の窒素濃度は、例えば、１×１０１８ｃｍ−３未満である。第２の窒素濃度は、例えば、第１の窒素濃度よりも一桁以上低い。
図３（ｂ）に示すように、第１の酸化シリコン層１６ａのボロン濃度は、第２の酸化シリコン層１６ｂのボロン濃度より低い。
なお、炭化珪素層１０とゲート絶縁層１６との界面では、窒素（Ｎ）が界面終端構造を形成している。窒素（Ｎ）により、炭化珪素層１０とゲート絶縁層１６との界面のダングリングボンドが終端されている。窒素（Ｎ）は、いわゆる終端元素である。
層間絶縁膜２２は、ゲート電極２０上に形成される。層間絶縁膜２２は、例えば、酸化シリコン膜である。
ソース電極１２は、ソース領域３０とｐウェルコンタクト領域３２とに電気的に接続される。ソース電極１２は、ｐウェル領域２８に電位を与えるｐウェル電極としても機能する。
ソース電極１２は、例えば、金属である。ソース電極１２は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される
ドレイン電極１４は、ドレイン領域２４に電気的に接続される。ドレイン電極１４は、例えば、金属である。ドレイン電極１４は、例えば、ニッケルである。
次に、実施形態の半導体装置の製造方法の一例について説明する。
最初に、ｎ＋型のドレイン領域２４となる炭化珪素基板を準備する。炭化珪素基板は、例えば、４Ｈ−ＳｉＣである。
次に、炭化珪素基板にエピタキシャル成長法により、ｎ−型のドリフト領域２６を形成する。ドリフト領域２６の厚さは、例えば、５μｍ以上１００μｍ以下である。
次に、フォトリソグラフィー法とイオン注入法を用いて、ｐ型のｐウェル領域２８、ｎ＋型のソース領域３０、ｐ＋型のｐウェルコンタクト領域３２を形成する。
次に、炭化珪素層１０の上に、酸化シリコン膜を形成する。酸化シリコン膜は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法により形成する。酸化シリコン膜の一部は、最終的に第１の酸化シリコン層１６ａとなる。
次に、酸化窒素ガス雰囲気中で熱処理を行う。酸化窒素ガス雰囲気中で熱処理を行うことにより、炭化珪素層１０と酸化シリコン膜の界面のダングリングボンドが窒素（Ｎ）により終端される。酸化窒素ガスは、例えば、亜酸化窒素（Ｎ２Ｏ）ガス、又は、一酸化窒素（ＮＯ）ガスである。
次に、酸化シリコン膜の上に、ボロンを含む多結晶シリコン膜を形成する。多結晶シリコン膜の一部は、最終的にゲート電極２０となる。
次に、フォトリソグラフィー法とＲｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ法（ＲＩＥ法）を用いて、多結晶シリコン膜をパターニングする。
次に、酸化性雰囲気中で熱処理を行う。この熱処理により、多結晶シリコン膜が酸化される。この際、多結晶シリコン膜の下面、すなわち多結晶シリコン膜の酸化シリコン膜と接する面からも酸化が進む。多結晶シリコン膜の酸化により、第２の酸化シリコン層１６ｂが形成される。
多結晶シリコン膜の下面の端部では、多結晶シリコン膜の側面からの酸化も進行するので、第２の酸化シリコン層１６ｂの厚さが厚くなる。多結晶シリコン膜を酸化する熱処理は、例えば、８５０℃のドライ酸化で行われる。
第２の酸化シリコン層１６ｂには、多結晶シリコン膜に含まれていたボロン（Ｂ）が取り込まれる。
次に、酸化した多結晶シリコン膜の上に、層間絶縁膜２２となる酸化シリコン膜をＣＶＤ法に形成する。
その後、炭化珪素層１０の上面にソース電極１２、下面にドレイン電極１４を形成することで、図１に示すＭＯＳＦＥＴ１００が形成される。
以下、実施形態の半導体装置の作用及び効果について説明する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位であると考えられている。例えば、ゲート絶縁層の形成後に、酸化窒素ガス雰囲気中で熱処理を行うことにより、界面準位を低減する方法がある。酸化窒素ガス雰囲気中で熱処理を行うことにより、炭化珪素層とゲート絶縁層の界面のダングリングボンドが窒素（Ｎ）により終端されることで、界面準位が低減する。
しかし、この方法を用いると、ゲート絶縁層の中に窒素が残存する。残存した窒素はゲート絶縁層の中でトラップ準位を形成する。ゲート電極にＭＯＳＦＥＴのターンオン電圧を印加した際に、トラップ準位を介してゲート電極と炭化珪素層との間に大きなゲートリーク電流が流れ問題となる。特に、ゲート電極の端部では、電界が集中するため、ゲートリーク電流が大きくなる。ゲートリーク電流が大きくなると、例えば、ＭＯＳＦＥＴの誤動作や消費電力が増大するという問題が生ずる。
実施形態のＭＯＳＦＥＴ１００では、ゲート絶縁層１６が窒素濃度の低い第２の酸化シリコン層１６ｂを有する。したがって、ゲート絶縁層１６の中のトラップ準位が低減され、ゲートリーク電流が低減する。さらに、ゲート絶縁層１６のゲート電極２０の端部の厚さを厚くすることにより、ゲート電極２０の端部での電界集中を緩和する。したがって、更にゲートリーク電流が低減する。
加えて、ゲート電極２０の端部のゲート絶縁層１６の厚膜化は、窒素濃度の低い第２の酸化シリコン層１６ｂの厚さを厚くすることで実現されている。したがって、ゲート電極２０の端部のゲート絶縁層１６では、更に、トラップ準位の密度が低くなり、より一層のゲートリーク電流の低減が実現することになる。
また、ゲート電極の端部では、電界が集中するため、ゲート絶縁層１６の中のトラップ準位への電荷トラップも多くなる。ゲート絶縁層１６に電荷トラップが生じると、例えば、ＭＯＳＦＥＴの閾値電圧が変動するため問題となる。
実施形態のＭＯＳＦＥＴ１００では、ゲート電極２０の端部のゲート絶縁層１６が厚いため、ゲート電極２０の端部での電界が緩和され、電荷トラップが減少する。そして、ゲート電極２０の端部のゲート絶縁層１６の厚膜化は、窒素濃度の低い第２の酸化シリコン層１６ｂの厚さを厚くすることで実現されている。したがって、ゲート電極２０の端部のゲート絶縁層１６では、更に、電荷トラップが減少し、ＭＯＳＦＥＴの閾値電圧の変動が抑制される。
また、実施形態のＭＯＳＦＥＴ１００では、ゲート絶縁層１６のゲート電極２０の端部の厚さを厚くすることにより、ゲート電極２０の端部での電界集中が緩和され、ゲート絶縁層１６の絶縁破壊耐性も向上する。
ゲート電極２０の端部と炭化珪素層１０との間のゲート絶縁層１６の厚さ（図２中のｔ１）は、ゲート電極２０の中央部と炭化珪素層１０との間のゲート絶縁層１６の厚さ（図２中のｔ２）の１．１倍以上１．３倍以下であることが好ましい。上記下限値以上であることで、ゲート電極２０の端部の電界の緩和効果が増大する。また、上記上限値以下であることで、製造が容易になる。
炭化珪素層１０とゲート絶縁層１６の界面の界面準位を低減させる観点から、第１の酸化シリコン層１６ａの第１の窒素濃度は１×１０１８ｃｍ−３以上であることが好ましく、１×１０１９ｃｍ−３以上であることがより好ましい。トラップ準位を低減させる観点から、第２の酸化シリコン層１６ｂの第２の窒素濃度は１×１０１８ｃｍ−３未満であることが好ましく、１×１０１７ｃｍ−３未満であることがより好ましい。
ゲート電極２０とｐウェル領域２８との間の少なくとも一部の第２の厚さ（図２中のｔ７）は、ゲート電極２０とドリフト領域２６との間の第２の厚さ（図２中のｔ６）よりも厚いことが、チャネル領域直上の電荷トラップを抑制し、閾値変動を抑制する観点から好ましい。
ゲート電極２０の多結晶シリコンは、ボロン（Ｂ）を含むことが好ましい。ボロン（Ｂ）を含むことで、多結晶シリコンの酸化が増速されるため、ゲート電極２０の端部の第２の酸化シリコン層１６ｂを厚くすることが容易となる。
第１の酸化シリコン層１６ａのボロン濃度は、第２の酸化シリコン層１６ｂのボロン濃度より低いことが好ましい。炭化珪素層１０にボロンが拡散して、ＭＯＳＦＥＴ１００の閾値電圧が変動することが抑制される。
以上、実施形態によれば、ゲートリーク電流が低減された半導体装置が実現できる。また、閾値電圧変動が抑制された半導体装置が実現できる。また、ゲート絶縁層の絶縁破壊耐性が向上した半導体装置が実現できる。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
実施形態では、第１導電型がｎ型、第２導電型がｐ型の場合を例に説明したが、第１導電型をｐ型、第２導電型をｎ型とすることも可能である。その場合、ＭＯＳＦＥＴは正孔をキャリアとすることになる。
実施形態では、縦型のＭＯＳＦＥＴを例に説明したが、例えば、横型のＭＯＳＦＥＴに本発明を適用することも可能である。
実施形態では、ＭＯＳＦＥＴを例に説明したが、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ ゲート絶縁層
１６ａ 第１の酸化シリコン層
１６ｂ 第２の酸化シリコン層
２０ ゲート電極
２６ ドリフト領域（第１の炭化珪素領域）
２８ ｐウェル領域（第２の炭化珪素領域）
３０ ソース領域（第３の炭化珪素領域）

Claims (9)

  1. 炭化珪素層と、
    ゲート電極と、
    第１の酸化シリコン層と、前記第１の酸化シリコン層と前記ゲート電極との間に設けられた第２の酸化シリコン層とを有し、前記第１の酸化シリコン層は第１の窒素濃度と第１の厚さを有し、前記第２の酸化シリコン層は前記第１の窒素濃度よりも低い第２の窒素濃度と第２の厚さを有し、前記炭化珪素層と前記ゲート電極との間に設けられたゲート絶縁層と、
    を備え、
    前記ゲート電極の端部と前記炭化珪素層との間の前記第２の厚さは、前記ゲート電極の中央部と前記炭化珪素層との間の前記第２の厚さよりも厚い半導体装置。
  2. 前記ゲート電極の端部と前記炭化珪素層との間の前記ゲート絶縁層の厚さは、前記ゲート電極の中央部と前記炭化珪素層との間の前記ゲート絶縁層の厚さよりも厚い請求項１記載の半導体装置。
  3. 前記第２の厚さは前記第１の厚さよりも薄い請求項１又は請求項２記載の半導体装置。
  4. 前記第１の窒素濃度は１×１０１８ｃｍ−３以上であり、前記第２の窒素濃度は１×１０１８ｃｍ−３未満である請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記ゲート電極は多結晶シリコンを含み、前記多結晶シリコンはボロン（Ｂ）、リン（Ｐ）、及び、ヒ素（Ａｓ）から成る群から選ばれる少なくとも一つの不純物元素を有する請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第１の酸化シリコン層の前記不純物元素の濃度は、前記第２の酸化シリコン層の前記不純物元素の濃度よりも低い請求項５記載の半導体装置。
  7. 前記第１の厚さは２０ｎｍ以上８０ｎｍ以下であり、前記第２の厚さは２ｎｍ以上２０ｎｍ以下である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 第１の電極と、
    前記第１の電極との間に前記炭化珪素層を挟む第２の電極と、を更に備え、
    前記炭化珪素層は、
    前記第２の電極と前記ゲート電極との間に設けられ、少なくとも一部が前記ゲート絶縁層に接する第１導電型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記ゲート電極との間に設けられ、少なくとも一部が前記ゲート絶縁層に接する第２導電型の第２の炭化珪素領域と、
    前記第２の炭化珪素領域と前記ゲート電極との間に設けられ、少なくとも一部が前記ゲート絶縁層に接する第１導電型の第３の炭化珪素領域と、を有し、
    前記ゲート電極と前記第３の炭化珪素領域との間の前記第２の厚さが、前記ゲート電極と前記第１の炭化珪素領域との間の前記第２の厚さよりも厚い請求項１ないし請求項７いずれか一項記載の半導体装置。
  9. 前記ゲート電極と前記第２の炭化珪素領域との間の前記第２の厚さが、前記ゲート電極と前記第１の炭化珪素領域との間の前記第２の厚さよりも厚い請求項８記載の半導体装置。

JP2019049192A 2019-03-15 2019-03-15 半導体装置 Active JP7204547B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019049192A JP7204547B2 (ja) 2019-03-15 2019-03-15 半導体装置
US16/558,958 US10892332B2 (en) 2019-03-15 2019-09-03 Gate insulating layer having a plurality of silicon oxide layer with varying thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019049192A JP7204547B2 (ja) 2019-03-15 2019-03-15 半導体装置

Publications (2)

Publication Number Publication Date
JP2020150242A true JP2020150242A (ja) 2020-09-17
JP7204547B2 JP7204547B2 (ja) 2023-01-16

Family

ID=72423351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019049192A Active JP7204547B2 (ja) 2019-03-15 2019-03-15 半導体装置

Country Status (2)

Country Link
US (1) US10892332B2 (ja)
JP (1) JP7204547B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114496758B (zh) * 2022-01-11 2022-10-11 厦门中能微电子有限公司 一种采用多晶硅栅低温氧化的vdmos工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
JP2009253072A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2015045626A1 (ja) * 2013-09-25 2015-04-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017507489A (ja) * 2014-02-18 2017-03-16 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647211B2 (ja) 2001-11-30 2011-03-09 パナソニック株式会社 半導体装置及びその製造方法
JP5823294B2 (ja) * 2009-09-07 2015-11-25 ローム株式会社 半導体装置およびその製造方法
JP2012064873A (ja) * 2010-09-17 2012-03-29 Rohm Co Ltd 半導体装置およびその製造方法
WO2014010006A1 (ja) 2012-07-09 2014-01-16 株式会社日立製作所 Mos型電界効果トランジスタ
JP2014222735A (ja) 2013-05-14 2014-11-27 パナソニック株式会社 半導体装置及びその製造方法
JP6194516B2 (ja) * 2014-08-29 2017-09-13 豊田合成株式会社 Ｍｉｓ型半導体装置
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP6791723B2 (ja) * 2016-11-07 2020-11-25 住友電気工業株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124121A1 (en) * 2003-12-09 2005-06-09 Rotondaro Antonio L. Anneal of high-k dielectric using NH3 and an oxidizer
JP2009253072A (ja) * 2008-04-08 2009-10-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
WO2015045626A1 (ja) * 2013-09-25 2015-04-02 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017507489A (ja) * 2014-02-18 2017-03-16 ゼネラル・エレクトリック・カンパニイ 炭化ケイ素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP7204547B2 (ja) 2023-01-16
US20200295140A1 (en) 2020-09-17
US10892332B2 (en) 2021-01-12

Similar Documents

Publication Publication Date Title
JP6305294B2 (ja) 半導体装置及びその製造方法
US11233124B2 (en) Silicon carbide semiconductor device and manufacturing method for silicon carbide semiconductor device
US10177009B2 (en) Manufacturing method for semiconductor device including first and second thermal treatments
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP6271309B2 (ja) 半導体基板の製造方法、半導体基板および半導体装置
JP2012164707A (ja) 半導体装置およびその製造方法
JP2016157762A (ja) 半導体装置及びその製造方法
JP2013187302A (ja) ＳｉＣ半導体装置及びその製造方法
JP6189261B2 (ja) 半導体装置およびその製造方法
JPWO2014132582A1 (ja) 半導体装置
CN111149213A (zh) 碳化硅半导体装置及其制造方法
JP2014187112A (ja) 半導体装置およびその製造方法
JP2018206873A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
TW201442240A (zh) 半導體裝置及其製造方法
WO2015015926A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2019009288A (ja) 半導体装置
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
JP7204547B2 (ja) 半導体装置
JP2017017145A (ja) 半導体装置
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2023045863A (ja) 半導体装置及び半導体装置の製造方法
JP6567601B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221228

R150 Certificate of patent or registration of utility model

Ref document number: 7204547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150