[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2018164006A - 貼り合わせウェーハの製造方法及び貼り合わせウェーハ - Google Patents

貼り合わせウェーハの製造方法及び貼り合わせウェーハ Download PDF

Info

Publication number
JP2018164006A
JP2018164006A JP2017060757A JP2017060757A JP2018164006A JP 2018164006 A JP2018164006 A JP 2018164006A JP 2017060757 A JP2017060757 A JP 2017060757A JP 2017060757 A JP2017060757 A JP 2017060757A JP 2018164006 A JP2018164006 A JP 2018164006A
Authority
JP
Japan
Prior art keywords
wafer
bonded
epitaxial
cleaning
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017060757A
Other languages
English (en)
Inventor
徹 石塚
Toru Ishizuka
徹 石塚
紀通 田中
Norimichi Tanaka
紀通 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2017060757A priority Critical patent/JP2018164006A/ja
Priority to US15/904,850 priority patent/US20180277422A1/en
Priority to CN201810201351.7A priority patent/CN108666259A/zh
Publication of JP2018164006A publication Critical patent/JP2018164006A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00—Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/005—Cutting sheet laminae in planes between faces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0005—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing
    • B28D5/0011—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by breaking, e.g. dicing with preliminary treatment, e.g. weakening by scoring
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C23C14/022—Cleaning or etching treatments by means of bombardment with energetic particles or radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mining & Mineral Resources (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】エピタキシャルウェーハをボンドウェーハ又はベースウェーハに使用した場合において、テラス幅の小さい貼り合わせウェーハを製造することができる貼り合わせウェーハの製造方法を提供する。【解決手段】ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを製造する方法において、前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方として、エピタキシャルウェーハを用いるものとし、該エピタキシャルウェーハのエピタキシャル層を形成する前の洗浄を枚葉式スピン洗浄により行う貼り合わせウェーハの製造方法。【選択図】図１

Description

本発明は、貼り合わせウェーハの製造方法及び貼り合わせウェーハに関する。
ＳＯＩウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを貼り合わせた後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。このイオン注入剥離法は、二枚のシリコンウェーハのうち、少なくとも一方に絶縁膜（特に酸化膜）を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオン又は希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を、絶縁膜（特に酸化膜）を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ（貼り合わせ）、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハとする技術である（特許文献１参照）。この段階では、劈開面（剥離面）がＳＯＩ層の表面となり、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られている。
従来、貼り合わせＳＯＩウェーハのベースウェーハは、支持基板としてＳＯＩ層を支持するための基板であったが、近年では埋め込み絶縁膜層（特に、ＢＯＸ層と呼ばれる埋め込み酸化膜層）の下地までトレンチ等で分離しデバイス構造の一部として使用する例が増加してきた。このようなデバイス構造の一部として使用する領域を形成する方法の一つとして、ドーパントをコントロールしてエピタキシャル層を形成したウェーハ（エピタキシャルウェーハ）を作製し、これをベースウェーハとして用いたＳＯＩウェーハの製造が行われるようになっている。
また、絶縁膜を介さずにウェーハ同士を貼り合わせる直接接合ウェーハにおいても、貼り合わせる材料ウェーハ（ボンドウェーハとベースウェーハの少なくともいずれか一方）として、エピタキシャルウェーハを用いる例がある。
上記の絶縁膜を介してボンドウェーハとベースウェーハを接合する場合及び直接ボンドウェーハとベースウェーハを接合する場合のいずれの場合でも、薄膜化後の貼り合わせウェーハには、テラス部と呼ばれる領域が存在する。このテラス部は、ベースウェーハ上に薄膜が存在しない領域である。これは、貼り合わせられる前の２枚のウェーハの周辺部には厚さが僅かに薄くなった研磨ダレと呼ばれる部分や面取り部が存在し、その部分が貼り合わせによって結合されないか、結合力が弱い未結合部分として残ることに起因する。
特開平５−２１１１２８号公報 特開２０１３−４７６０号公報 特開２００６−２７００３９号公報
上記のようにエピタキシャルウェーハを材料ウェーハとして用いた貼り合わせウェーハでは、薄膜化後のテラス部の形状が、一部の領域における形状がそれ以外の領域の形状よりも広がる部分が生じるという問題があった。
本発明は、上記問題を解決するためになされたものであり、エピタキシャルウェーハをボンドウェーハ又はベースウェーハに使用した場合において、テラス幅の小さい貼り合わせウェーハを製造することができる貼り合わせウェーハの製造方法を提供することを目的とする。
上記課題を解決するために、本発明は、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを製造する方法において、前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方として、エピタキシャルウェーハを用いるものとし、該エピタキシャルウェーハのエピタキシャル層を形成する前の洗浄を枚葉式スピン洗浄により行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
このような貼り合わせウェーハの製造方法であれば、エピタキシャル成長を行う前のウェーハの洗浄として枚葉式スピン洗浄を行うので、洗浄の際に、ウェーハとウェーハ支持具の接触を、エピタキシャル成長を行わない領域のみにすることができる。そのため、ウェーハにエピタキシャル成長を行っても、貼り合わせが行われる面への微小な凸状の欠陥の成長を避けることができる。その結果、貼り合わせウェーハにおいて、全周にわたってテラス幅の小さい貼り合わせウェーハを製造することができる。
このとき、前記ベースウェーハとして、前記エピタキシャルウェーハを用いることができる。
このように、ベースウェーハをエピタキシャルウェーハを用いる場合に特に好適に本発明の貼り合わせウェーハの製造方法を用いることができる。
また、本発明は、ベースウェーハ上に直接あるいは絶縁膜を介して薄膜が貼り合わせられている貼り合わせウェーハであって、前記ベースウェーハがエピタキシャル層を有するエピタキシャルウェーハであり、前記ベースウェーハの外周部上面のうち前記薄膜が形成されていない部分であるテラス部において、前記エピタキシャル層の成長に起因する凸欠陥であるエピタキシャル欠陥が存在しないものであることを特徴とする貼り合わせウェーハを提供する。
このような貼り合わせウェーハであれば、エピタキシャルウェーハをベースウェーハとして用いた貼り合わせウェーハであっても、テラス幅が小さい貼り合わせウェーハとすることができる。このような貼り合わせウェーハであれば、実効面積が多く、外周近くまでデバイス形成に使用することができる。
本発明の貼り合わせウェーハの製造方法であれば、エピタキシャルウェーハをボンドウェーハ及びベースウェーハのいずれか一方に使用した場合において、テラス幅の小さい貼り合わせウェーハを製造することができる。また、本発明の貼り合わせウェーハであれば、テラス部が一部の領域で広がってしまうことがなく、テラス幅が小さい貼り合わせウェーハとすることができる。このような貼り合わせウェーハであれば、実効面積が多く、外周近くまでデバイス形成に使用することができる。
本発明の貼り合わせウェーハの製造方法の一例を示すフロー図である。 エピタキシャル成長前の洗浄をバッチ式洗浄により行ったエピタキシャルウェーハをベースウェーハとして用いた貼り合わせＳＯＩウェーハ（従来の貼り合わせＳＯＩウェーハ）の外周部の顕微鏡写真である。
上述のように、エピタキシャルウェーハを材料ウェーハ（ボンドウェーハ及びベースウェーハの少なくともいずれか一方）に使用した場合においても、テラス幅の小さい貼り合わせウェーハを製造することができる貼り合わせウェーハの製造方法の開発が求められていた。
本発明者らは、上記課題について鋭意検討を重ねた結果、以下のような知見を得た。エピタキシャルウェーハの製造方法では、エピタキシャル層を形成する直前に行われる洗浄（単に「エピ前洗浄」とも呼ばれる）は、通常、複数のウェーハをウェーハキャリアにセットして薬液に浸漬する洗浄（バッチ式洗浄）が主に用いられている。エピ前洗浄にバッチ式洗浄を用いると、ウェーハ外周部のキャリアとの接触部分及びその周辺に残存した接触痕や異物等を発生の原因として、エピ成長により、微小な凸状の欠陥が成長する場合がある。しかしながら、その発生領域はウェーハ外周端から０．５〜２ｍｍ程度の領域であるため、通常のエピタキシャルウェーハ検査工程では外周除外領域（デバイス作製に用いない領域）に該当し、不良とはならない。しかしながら、このような微小な凸状の欠陥があるウェーハを、イオン注入剥離法による貼り合わせウェーハを作製するための材料ウェーハ（ボンドウェーハ及びベースウェーハの少なくともいずれか一方）として用いると、凸状の欠陥の存在する部分が貼り合わせられずに、テラス部形状が他の領域に比べて広がってしまうという問題があることが新たに判明した。言い換えれば、エピタキシャルウェーハを貼り合わせウェーハの製造に用いなければ問題とならないことが、エピタキシャルウェーハを貼り合わせウェーハの製造に用いることによって問題となることが明らかとなった。
図２は、エピ前洗浄をバッチ式洗浄により行ったエピタキシャルウェーハをベースウェーハとして用いた貼り合わせＳＯＩウェーハの外周部の顕微鏡写真である。図２（ａ）は貼り合わせＳＯＩウェーハの外周部を、ＳＯＩ層側から撮影した顕微鏡写真である。図２（ａ）では、ベースウェーハ表面がテラス部として存在しており、多くの領域では、外周端から内側に略一定幅でテラス部が形成されている。テラス部の内側に薄膜（ＳＯＩ層）の表面が観察される。図２（ａ）で示した範囲のうち、右側にテラス部に不良が認められると判定された領域が存在する。この領域では、その他の領域よりもテラス幅が広がってしまっている（テラス変形）。このテラス部の不良は「ボイド欠陥」とも呼ばれる。この不良部分には上述の微小な凸状の欠陥が存在している。図２（ｂ）は、この微小な凸状欠陥を拡大観察した顕微鏡写真である。図２（ｂ）で観察されるような扁平ピラミッド型の微小な凸状欠陥（「エピタキシャル欠陥」とも呼ぶ）がウェーハのエッジ部付近に存在しており、これがテラス変形の原因になっている。
本発明者らは、この知見を基にさらに鋭意検討し、イオン注入剥離法により貼り合わせウェーハの製造方法において、ボンドウェーハ及びベースウェーハの少なくとも一方として、エピタキシャルウェーハを用いる場合であっても、該エピタキシャルウェーハのエピタキシャル層を形成する前の洗浄を枚葉式スピン洗浄により行うことにより、エピタキシャルウェーハ上の貼り合わせ領域に微小な凸状欠陥を形成しないようにすることができ、その結果、テラス部が一部の領域で広がってしまうことがなく、テラス幅の小さい貼り合わせウェーハを製造することができることを見いだし、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
まず、ボンドウェーハ及びベースウェーハを準備する。ここで、ボンドウェーハ及びベースウェーハの少なくとも一方として、エピタキシャルウェーハを準備する。エピタキシャルウェーハとしては、例えば鏡面研磨されたシリコン単結晶ウェーハ上にエピタキシャル層を成長させたものとすることができる。また、エピタキシャル成長を行わないウェーハについても、例えば鏡面研磨されたシリコン単結晶ウェーハなどを好適に用いることができる。本発明では、エピタキシャルウェーハのエピタキシャル層を形成する前の洗浄（エピ前洗浄）を枚葉式スピン洗浄により行う。枚葉式スピン洗浄でエピ前洗浄を行うことにより、ウェーハ支持具との接触を、エピタキシャル成長を行わない領域のみにすることができるので、洗浄後のウェーハにエピタキシャル成長を行っても、貼り合わせが行われる面への微小な凸状の欠陥の成長を避けることができる。
枚葉式スピン洗浄は、半導体ウェーハを洗浄する方法の一つとして知られており、例えば特許文献２に記載されている様に、ＨＦ洗浄、オゾン水洗浄、ＨＦ洗浄の順で行う洗浄工程を少なくとも１回有する洗浄を行うことによって、半導体ウェーハ表面における金属不純物レベルとパーティクルレベルを同時に低減させることができる洗浄方法である。ただし、薬液はこの組み合わせに限られず、目的に応じて適切なものを採用することができる。例えば、ＳＣ１洗浄液とＳＣ２洗浄液の組み合わせも採用することができる。
次に、任意の工程として、ボンドウェーハとベースウェーハの少なくともいずれか一方の表面に絶縁膜を形成する。この絶縁膜の形成方法は特に限定されず、例えば、ＣＶＤ（化学気相成長）法を用いることができ、酸化膜である場合は熱酸化法も用いることができる。絶縁膜を形成せずに直接ボンドウェーハとベースウェーハを貼り合わせて貼り合わせウェーハを製造する場合には、この絶縁膜は形成しない。
次に、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成する。この際、所望の膜厚の薄膜を得ることができるように、イオン注入加速電圧（加速エネルギー）を選択する。
次に、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせる。貼り合わせは室温で行うことができる。
次に、イオン注入層でボンドウェーハを剥離させることにより、ベースウェーハ上に薄膜を有する貼り合わせウェーハを製造する。剥離する際には、例えば４００〜６００℃程度の剥離熱処理など公知の方法で剥離を行えばよい。また、少なくとも一方の貼り合わせ面に予めプラズマ処理を施すことによって、熱処理を加えずに（あるいは、剥離しない程度の熱処理を加えた後）、外力を加えて剥離することもできる。
本発明の貼り合わせウェーハの製造方法では、エピ前洗浄に枚様式スピン洗浄を行えばよく、上記以外の各種工程を含んでいてもよい。例えば、必要に応じて、貼り合わせ前に洗浄を行ったり、剥離熱処理後により高温で、貼り合わせ強度を高める結合熱処理を行っても良い。
本発明では、特に、ベースウェーハとして、エピタキシャルウェーハを用いることができる。これにより、上記のように近年増加している、ＳＯＩウェーハの埋め込み絶縁膜層の下地までトレンチ等で分離しデバイス構造の一部として使用する場合に適用することができる。
また、ベースウェーハとしてエピタキシャルウェーハを用いた場合、本発明の貼り合わせウェーハの製造方法であれば、ベースウェーハ上に直接あるいは絶縁膜を介して薄膜が貼り合わせられている貼り合わせウェーハであって、ベースウェーハがエピタキシャル層を有するエピタキシャルウェーハとすることができる。この貼り合わせウェーハでは、ベースウェーハの外周部上面のうち薄膜が形成されていない部分であるテラス部において、エピタキシャル層の成長に起因する凸欠陥であるエピタキシャル欠陥が存在しないものとすることができる。このような貼り合わせウェーハであれば、エピタキシャルウェーハをベースウェーハとして用いた貼り合わせウェーハであっても、テラス幅が小さい貼り合わせウェーハとすることができる。このような貼り合わせウェーハであれば、実効面積が多く、外周近くまでデバイス形成に使用することができる。
以下、本発明の貼り合わせウェーハの製造方法について、より具体的に、図１を参照しながら説明する。図１は、本発明の貼り合わせウェーハの製造方法の一例を示すフロー図であり、この図では、ボンドウェーハに絶縁膜として酸化膜（貼り合わせた後、埋め込み酸化膜（ＢＯＸ）となる酸化膜）を形成し、ＳＯＩウェーハを製造する例を示している。また、ベースウェーハのみをエピタキシャルウェーハとする例を示している。
図１の貼り合わせウェーハの製造方法では、まず、図１（ａ）に示したように、ボンドウェーハの表面に絶縁膜として酸化膜を形成する（工程ａ）。この酸化膜は、ボンドウェーハとベースウェーハを貼り合わせた後、埋め込み酸化膜（ＢＯＸ）となる酸化膜である。そのため、この工程は「ＢＯＸ酸化」と呼ぶことができる。この酸化膜の形成方法は上記のように特に限定されず、熱酸化法、ＣＶＤ法等を用いることができる。
次に、図１（ｂ）に示したように、工程ａで酸化膜を形成したボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成する（工程ｂ）。
貼り合わせ前のボンドウェーハに対する処理（工程ａ、ｂ）とは別に、ベースウェーハを以下のようにして準備する。
ベースウェーハにはエピタキシャル成長を行う（工程ｄ）が、その前に、図１（ｃ）に示したように、洗浄を行う（エピ前洗浄、工程ｃ）。本発明では、このエピ前洗浄を、枚葉式スピン洗浄で行う。上記のように、枚葉式スピン洗浄でエピ前洗浄を行うことにより、ウェーハ支持具との接触を、エピタキシャル成長を行わない領域のみにすることができるので、エピタキシャル成長を行っても、貼り合わせが行われる面への微小な凸状の欠陥の成長を避けることができる。
次に、図１（ｄ）に示したように、洗浄を行ったベースウェーハに対してエピタキシャル成長を行う（エピ成長、工程ｄ）。
なお、工程ａ、ｂと、工程ｃ、ｄとは、どちらを先に行っても良いし、平行して行うこともできる。
次に、図１（ｅ）に示したように、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを、ボンドウェーハに形成した酸化膜を介して貼り合わせる（工程ｅ）。ここで、ベースウェーハの貼り合わせる表面は、エピタキシャル層が形成されている面である。
次に、図１（ｆ）に示したように、剥離熱処理を行って、イオン注入層でボンドウェーハを剥離させる（工程ｆ）。これによって、ベースウェーハ上に埋め込み酸化膜及び薄膜（ＳＯＩ層）を有する貼り合わせＳＯＩウェーハを製造することができる。
最後に、図１（ｇ）に示したように、製造した貼り合わせＳＯＩウェーハのテラス部を観察し、貼り合わせ後の状態を評価することができる（工程ｇ）。
なお、特許文献３には、関連技術として、ＨＦスピン洗浄を行った後にエピ成長を行うことが記載されてはいるものの、ＨＦスピン洗浄及びエピ成長を行う対象はＳＯＩウェーハそのものであるため、本発明と相違する。
以下、実施例及び比較例を用いて本発明を具体的に説明するが、本発明はこれら実施例に限定されるものではない。
［実施例１］
図１に記載した方法により、貼り合わせウェーハを製造した。
まず、ボンドウェーハとして、直径３００ｍｍ、面方位（１００）、導電型がｐ型、抵抗率が１０Ωｃｍである単結晶シリコンウェーハを準備した。このボンドウェーハの表面に、埋め込み酸化膜となる酸化膜を熱酸化により２００ｎｍの厚さで形成した（ＢＯＸ酸化、工程ａ）。次に、このボンドウェーハに対し、イオン注入を行った。イオン注入条件は、注入イオンをＨ＋イオン、加速電圧を４８．７ｋｅＶ、ドーズ量を７．５×１０１６／ｃｍ２とした。
次に、ベースウェーハとして、以下のようにエピタキシャルウェーハを準備した。エピタキシャル成長を行う成長用基板として、直径３００ｍｍ、面方位（１００）、導電型がｎ型、抵抗率が１０Ωｃｍである単結晶シリコンウェーハを準備した。次に、この成長用基板に対して、枚様式スピン洗浄を行った（工程ｃ）。枚様式スピン洗浄は、（１）オゾン水洗浄（１０ｐｐｍ、常温、１５秒）、（２）ＨＦ水溶液洗浄（１ｗｔ％，常温，１５秒）を２回繰り返した（すなわち、（１）、（２）、（１）、（２））。
次に、成長用基板上にエピタキシャル層を成長させた（工程ｄ）。成長条件は、成長温度：１１００℃、膜厚：３．５μｍ、導電型はｎ型（リンドープ）、抵抗率は０．００１Ωｃｍとした。このようにしてベースウェーハとしてエピタキシャルウェーハを準備した。
次に、以上のようにして準備したボンドウェーハとベースウェーハを貼り合わせた（工程ｅ）。貼り合わせ前に両ウェーハを洗浄し、洗浄後、室温で貼り合わせを行った。
次に、ベースウェーハと貼り合わせた状態のボンドウェーハを、剥離熱処理によりイオン注入層で剥離した（工程ｆ）。剥離熱処理の条件は、５００℃、３０分、Ａｒ雰囲気とした。
以上のようにして貼り合わせＳＯＩウェーハを製造した。この貼り合わせＳＯＩウェーハの評価として、顕微鏡観察によるテラス幅を測定した（工程ｇ）。テラス幅がウェーハ全周にわたり１．７ｍｍ以下を合格とした。また、同一の条件で多数のウェーハを製造し、不良率を算出した。この不良率は、テラス幅が不良であった貼り合わせＳＯＩウェーハの枚数を不良枚数として、製造枚数との比率から計算した。
［実施例２］
エピ前洗浄の方法を変更したこと以外、実施例１と同様にして貼り合わせＳＯＩウェーハの製造を行った。エピ前洗浄の洗浄方法は、枚様式スピン洗浄であることは実施例１と同じであるが、薬液をＳＣ１洗浄（７０℃、１２０秒）とＳＣ２洗浄（５０℃、１２０秒）の組み合わせとした。
［比較例］
エピ前洗浄の方法を変更したこと以外、実施例２と同様にして貼り合わせＳＯＩウェーハの製造を行った。エピ前洗浄の洗浄方法は、ウェーハキャリアを使用したバッチ式洗浄とした。バッチ式洗浄で用いた薬液は、実施例２と同じく、ＳＣ１洗浄（７０℃、１２０秒）とＳＣ２洗浄（５０℃、１２０秒）の組み合わせとした。
実施例１、２、比較例の実施条件と、評価結果を表１にまとめた。
表１に示すように、エピ前洗浄に枚様式スピン洗浄を用いた実施例１、２では、不良率がそれぞれ０．５％、１％と、比較例よりも格段に低く、本発明の効果が得られた。比較例は実施例２と薬液の組み合わせが同じであるが、エピ前洗浄にバッチ式洗浄を用いたことにより実施例２と比べて不良率が高かった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせウェーハの製造方法では、エピ前洗浄に枚葉式スピン洗浄を行えばよく、上記以外の各種工程を含んでいてもよい。例えば、必要に応じて、貼り合わせ前に洗浄を行ったり、剥離熱処理後により高温で、貼り合わせ強度を高める結合熱処理を行っても良い。
次に、ベースウェーハとして、以下のようにエピタキシャルウェーハを準備した。エピタキシャル成長を行う成長用基板として、直径３００ｍｍ、面方位（１００）、導電型がｎ型、抵抗率が１０Ωｃｍである単結晶シリコンウェーハを準備した。次に、この成長用基板に対して、枚葉式スピン洗浄を行った（工程ｃ）。枚葉式スピン洗浄は、（１）オゾン水洗浄（１０ｐｐｍ、常温、１５秒）、（２）ＨＦ水溶液洗浄（１ｗｔ％，常温，１５秒）を２回繰り返した（すなわち、（１）、（２）、（１）、（２））。
［実施例２］
エピ前洗浄の方法を変更したこと以外、実施例１と同様にして貼り合わせＳＯＩウェーハの製造を行った。エピ前洗浄の洗浄方法は、枚葉式スピン洗浄であることは実施例１と同じであるが、薬液をＳＣ１洗浄（７０℃、１２０秒）とＳＣ２洗浄（５０℃、１２０秒）の組み合わせとした。
表１に示すように、エピ前洗浄に枚葉式スピン洗浄を用いた実施例１、２では、不良率がそれぞれ０．５％、１％と、比較例よりも格段に低く、本発明の効果が得られた。比較例は実施例２と薬液の組み合わせが同じであるが、エピ前洗浄にバッチ式洗浄を用いたことにより実施例２と比べて不良率が高かった。

Claims (3)

  1. ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してウェーハ内部にイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを製造する方法において、
    前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方として、エピタキシャルウェーハを用いるものとし、
    該エピタキシャルウェーハのエピタキシャル層を形成する前の洗浄を枚葉式スピン洗浄により行うことを特徴とする貼り合わせウェーハの製造方法。
  2. 前記ベースウェーハとして、前記エピタキシャルウェーハを用いることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
  3. ベースウェーハ上に直接あるいは絶縁膜を介して薄膜が貼り合わせられている貼り合わせウェーハであって、
    前記ベースウェーハがエピタキシャル層を有するエピタキシャルウェーハであり、
    前記ベースウェーハの外周部上面のうち前記薄膜が形成されていない部分であるテラス部において、前記エピタキシャル層の成長に起因する凸欠陥であるエピタキシャル欠陥が存在しないものであることを特徴とする貼り合わせウェーハ。
JP2017060757A 2017-03-27 2017-03-27 貼り合わせウェーハの製造方法及び貼り合わせウェーハ Pending JP2018164006A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017060757A JP2018164006A (ja) 2017-03-27 2017-03-27 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
US15/904,850 US20180277422A1 (en) 2017-03-27 2018-02-26 Bonded wafer production method and bonded wafer
CN201810201351.7A CN108666259A (zh) 2017-03-27 2018-03-12 贴合晶圆的制造方法以及贴合晶圆

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017060757A JP2018164006A (ja) 2017-03-27 2017-03-27 貼り合わせウェーハの製造方法及び貼り合わせウェーハ

Publications (1)

Publication Number Publication Date
JP2018164006A true JP2018164006A (ja) 2018-10-18

Family

ID=63582883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017060757A Pending JP2018164006A (ja) 2017-03-27 2017-03-27 貼り合わせウェーハの製造方法及び貼り合わせウェーハ

Country Status (3)

Country Link
US (1) US20180277422A1 (ja)
JP (1) JP2018164006A (ja)
CN (1) CN108666259A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200134353A (ko) 2019-05-21 2020-12-02 삼성전자주식회사 반도체 패키지의 검사방법 및 검사시스템, 및 이를 이용한 반도체 패키지의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2004247609A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
WO2005057640A1 (ja) * 2003-12-11 2005-06-23 Sumco Corporation エピタキシャルウェーハおよびその製造方法
WO2010150547A1 (ja) * 2009-06-26 2010-12-29 株式会社Sumco シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534819B2 (en) * 2000-08-30 2003-03-18 Cornell Research Foundation, Inc. Dense backplane cell for configurable logic
US20080268617A1 (en) * 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
JP6100200B2 (ja) * 2014-04-24 2017-03-22 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031071A (ja) * 1998-07-07 2000-01-28 Shin Etsu Handotai Co Ltd 半導体製造装置およびこれを用いたエピタキシャルウェーハの製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP2004247609A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
WO2005027204A1 (ja) * 2003-09-08 2005-03-24 Sumco Corporation 貼り合わせウェーハおよびその製造方法
WO2005057640A1 (ja) * 2003-12-11 2005-06-23 Sumco Corporation エピタキシャルウェーハおよびその製造方法
WO2010150547A1 (ja) * 2009-06-26 2010-12-29 株式会社Sumco シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
CN108666259A (zh) 2018-10-16
US20180277422A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
EP3136420B1 (en) Method for manufacturing bonded soi wafer
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
US9824891B1 (en) Method of manufacturing the thin film
KR20090081335A (ko) 접합 웨이퍼의 제조 방법
JP6443394B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2011103409A (ja) ウェーハ貼り合わせ方法
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP4636110B2 (ja) Ｓｏｉ基板の製造方法
WO2018061523A1 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
US8389382B2 (en) Method for manufacturing bonded wafer
JP2018164006A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
KR20070084075A (ko) 반도체 웨이퍼의 제조방법
WO2012086122A1 (ja) Ｓｏｉウェーハの製造方法
JP2006005341A (ja) 貼り合わせｓｏｉ基板およびその製造方法
JP2014138097A (ja) ＧｅＯＩウェーハの製造方法
US11495488B2 (en) Method for manufacturing bonded SOI wafer and bonded SOI wafer
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2010040638A (ja) Ｓｏｉ基板の製造方法
JP2018137278A (ja) 貼り合わせｓｏｉウェーハの製造方法
JP2012104666A (ja) 貼り合わせウェーハ及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200508

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200508

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200518

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200519

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20200605

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20200609

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201013

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210105

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20210209

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20210209