[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2014160720A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2014160720A
JP2014160720A JP2013030109A JP2013030109A JP2014160720A JP 2014160720 A JP2014160720 A JP 2014160720A JP 2013030109 A JP2013030109 A JP 2013030109A JP 2013030109 A JP2013030109 A JP 2013030109A JP 2014160720 A JP2014160720 A JP 2014160720A
Authority
JP
Japan
Prior art keywords
semiconductor region
region
semiconductor
conductivity type
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013030109A
Other languages
English (en)
Inventor
Katsuyuki Torii
克行 鳥居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2013030109A priority Critical patent/JP2014160720A/ja
Publication of JP2014160720A publication Critical patent/JP2014160720A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】負荷短絡耐量はオン電圧とトレードオフの関係を解消することによってオン抵抗を低減できる半導体装置及び半導体装置を提供する。
【解決手段】半導体基体1を有し、半導体基体1には、第1導電型の第1半導体領域20と、第1半導体領域20上に配置された第1導電型とは反対の導電型の第2半導体領域30と、第2半導体領域30上に配置された第1導電型の第3半導体領域40と、第1半導体領域20と前記第3半導体領域40との間に第1導電型の不純物濃度が第1半導体領域よりも高い第4半導体領域25と、第3半導体領域40の上面から第2半導体領域30及び第4半導体領域25を貫通し、第4半導体領域25の幅が上面よりも下面で広くなるように、深さ方向に傾斜する溝と、溝の底部及び側面に配置された絶縁膜50と、絶縁膜50の内側に配置された制御電極60と、を含む半導体装置。
【選択図】図1

Description

本発明は、IGBT構造を有する半導体装置に関する。
絶縁ゲート型バイポーラトランジスタ(IGBT)は、高入力インピーダンス、低オン電圧を有することから、モータ駆動回路などで使用されている。
このため、例えば、ベース領域のコレクタ領域に対向する面に密接し且つN−型ドリフト領域との間に配置され、N−型ドリフト領域よりも高い不純物濃度を有するN型の半導体領域をイオン注入と拡散により形成する方法が提案されている(例えば、特許文献1参照)。このN型の高不純物濃度半導体領域を配置することによってコレクタ領域からベース領域に向かう正孔(ホール)の移動を制限し、更に、高不純物濃度半導体領域とドリフト領域との界面近傍のドリフト領域に正孔を蓄積することを目的としている。ドリフト領域に正孔が蓄積されると、耐圧とオン電圧のトレードオフを解消し、耐圧の低下を抑制しながらIGBTのオン電圧を低減することができる。
特開平08−316479号公報
IGBTに接続される装置の事故等でIGBTに過電流が流れることがある。この過電流がIGBTに流れ続けると、IGBTが発熱し、遂には破壊に至る。この過電流の流れ始めから半導体装置の破壊に至るまでの時間が短絡耐量であり、IGBTの特性を決める重要な要素の1つとなっている。一般的に、IGBTの定格電流の数倍程度に過電流が制限されるように、IGBTが制限をかける構造となっているが、この負荷短絡耐量はオン電圧とトレードオフの関係にある。
本発明は、負荷短絡耐量とオン電圧とのトレードオフの関係を解消することによってオン抵抗を低減できる半導体装置及び半導体装置を提供することを目的とする。
本発明の一形態によれば、半導体基体を有し、半導体基体には、第1導電型の第1半導体領域と、第1半導体領域上に配置された、第1導電型とは反対の導電型の第2半導体領域と、第2半導体領域上に配置された、第1導電型の第3半導体領域と、第1半導体領域と第3半導体領域との間に第1導電型の不純物濃度が第1半導体領域よりも高い第4半導体領域と、第3半導体領域の上面から第2半導体領域及び第4半導体領域を貫通し、第4半導体領域の幅が上面よりも下面で広くなるように、深さ方向に傾斜する溝と、溝の底部及び側面に配置された絶縁膜と、前記絶縁膜の内側に配置された制御電極と、を含む半導体装置が提供される。
本発明によれば、溝の側壁が傾斜し、溝側面のチャネル長が長くなることで、負荷短絡耐量を大きくすることができる。更に、溝の側壁が傾斜し、溝間の第4半導体領域の上面に比べて下面の幅を広くすることで、第4半導体領域と第1半導体領域との界面の面積を広げて、第4半導体領域と第1半導体領域との界面近傍に蓄積される正孔の量が増やすことで、半導体装置のオン電圧をより低下させることができる。これによって、オン電圧と負荷短絡耐量のトレードオフを解消することができる。
本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。 本発明の実施形態に係る半導体装置の動作を説明するための模式的な断面図である。 本発明の実施形態に係る半導体装置の構造を示す模式的な断面図である。
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各部の長さの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の形状、構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
(第1の実施形態) 本発明の第1の実施形態に係る半導体装置は、図1に示すように、p型のコレクタ領域10と、コレクタ領域10上に配置されたn型のドリフト領域20と、ドリフト領域20上に配置されたp型のベース領域30と、ベース領域30上に配置されたn型のエミッタ領域40と、エミッタ領域40の上面から延伸してエミッタ領域40及びベース領域30を貫通する溝の底面及び側面に配置されたゲート酸化膜50と、ゲート酸化膜50を介してベース領域30と対向して溝の内部に埋め込まれたゲート電極60とを半導体基体1に備える。
半導体装置は絶縁ゲート型バイポーラトランジスタ(IGBT)であり、ゲート電極60と対向するベース領域30の表面がチャネル領域である。また、ゲート電極60の上面には層間絶縁膜70が配置され、層間絶縁膜70の貫通孔を介してエミッタ領域40とベース領域30に接続するエミッタ電極80が配置されている。
そして、図1に示すように、ドリフト領域20とベース領域30間に配置された、ドリフト領域20よりも不純物濃度の高いn型の高不純物濃度領域25を備える。溝はエミッタ領域40とベース領域30だけではなく高不純物濃度領域25も貫通しており、溝及びゲート電極60は高不純物濃度領域25の下面よりもより深くまで延びている。つまり、溝及びゲート電極60はドリフト領域20にまで達している。高不純物濃度領域25の不純物濃度は、高いところで5×1014〜5×1016cm-3程度である。
また、溝の開口部の幅に比べて溝の底部の幅が狭く、溝の開口部から底部に向かって除々に溝の幅が狭くなっている。その結果、ベース領域30、高不純物濃度領域25及びドリフト領域20における溝と接する側面は傾斜し、上方から見て、溝と溝で挟まれたベース領域30、高不純物濃度領域25では上面に比べて下面の面積が広くなっている。ドリフト領域20では、深さ方向に幅が狭くなる溝の受け部を有する。
なお、本発明の第1の実施形態の半導体装置では、図1の構造が左右に複数繰り返し配置されており、全体としてセル領域が構成されている。
半導体装置1の動作について説明する。エミッタ電極80とコレクタ電極90間に所定のコレクタ電圧を印加し、エミッタ電極80とゲート電極60間に所定のゲート電圧を印加する。例えば、コレクタ電圧は300V〜1600V程度、ゲート電圧は10V〜20V程度である。このようにして半導体装置1をオン状態にすると、チャネル領域100がp型からn型に反転してチャネルが生じる。生じたチャネルを通過して、エミッタ電極80から電子がドリフト領域20に注入される。この注入された電子により、コレクタ領域10とドリフト領域20との間が順バイアスされ、コレクタ領域10から正孔(ホール)がドリフト領域20、高不純物濃度領域25、ベース領域30、エミッタ電極80の順に移動する。更に電流を増やしていくと、コレクタ領域10からの正孔が増加し、ベース領域30の下方に正孔が更に蓄積される。この結果、伝導度変調によってオン電圧が低下する。
ここで、高不純物濃度領域25はドリフト領域20よりも不純物濃度が高いため、コレクタ領域10からドリフト領域20を経由して高不純物濃度領域25へ移動してきた正孔は、高不純物濃度領域25とドリフト領域20との界面でその移動を妨げられ、高不純物濃度領域25との界面近傍のドリフト領域20内で滞在する。この正孔の滞在によって、更にオン電圧を下げることができる。
本発明の第1の実施形態によれば、ベース領域30、高不純物濃度領域25及びドリフト領域20における溝と接する側面が傾斜し、且つ溝の幅は深さ方向に狭くなっているので、エミッタ電極80から溝に沿ってドリフト領域20に注入される電子が溝の下のドリフト領域20の領域へとより良好に拡散することができる。従って、コレクタ領域10からドリフト領域20へ移動する正孔も多くなり、半導体装置のオン電圧を低下させることができる。
更に、ドリフト領域20から溝に沿って移動してきた正孔は、溝によってその移動を妨げられるため、溝と対向する高不純物濃度領域25の側壁に沿って移動する量が多くなる。高不純物濃度領域25における溝と接する側面が傾斜していることで、高不純物濃度領域25において溝に沿って移動しようとする正孔の移動距離が長くなり、正孔がベース領域30に達することを抑制し、より多くの正孔をドリフト領域20内に滞在させることができる。その結果、半導体装置のオン電圧をより低下させることができる。
また、高不純物濃度領域25における溝と接する側面は傾斜し、上方から見て、溝と溝で挟まれた高不純物濃度領域25は上面に比べて下面で広くなっている。高不純物濃度領域25と接するドリフト領域20の面積が広がり、より多くの正孔をドリフト領域20内に滞在させることができる。その結果、半導体装置のオン電圧をより低下させることができる。
ここで、IGBTに接続される装置の故障等によりIGBTに過電流が流れた場合、IGBT自体が発熱によってIGBT自体が破壊に至る。この過電流の流れ始めから破壊に至るまでの時間が負荷短絡耐量である。本発明の第1の実施形態によれば、チャネル領域100が発生するゲート電極60と対向するベース領域30の表面が傾斜している。その結果、半導体装置のチャネル長が増加し、IGBTに接続される装置の故障等によってIGBTに流れる過電流が減少し、負荷短絡耐量を向上させることができる。
一方、半導体装置1をオン状態からオフ状態にする場合には、ゲート電圧をしきい値電圧よりも低くし、例えば、ゲート電圧をエミッタ電圧と同じ接地電位又は逆バイアスとなるように制御してチャネル領域100を消滅させる。これにより、エミッタ電極80からドリフト領域20への電子の注入が停止する。コレクタ電極90の電位がエミッタ電極80よりも高いので、ベース領域30とドリフト領域20との界面から空乏領域が広がっていくと共に、ドリフト領域20に蓄積された正孔はエミッタ電極80に抜けていく。
図2は、本発明の第1の実施形態のIGBTにおいて、コレクタ電極90の電位を所定の値にした時の空乏領域の広がり方を点線で示したものである。本発明の第1の実施形態によれば、溝と接するドリフト領域20及び/又は高不純物濃度領域25の側面が傾斜していることで、溝の底部の角部近傍の空乏領域の広がりがなだらかになり、より良好に耐圧を確保することができる。
ここで、溝の底部の角部近傍の側面の傾斜角度(α)よりもベース領域30の側面の傾斜角度(β)の方が急であることが望ましい。溝の底部の角部近傍の空乏領域との距離を確保できるため、より良好に耐圧を確保することができる。
1・・・半導体基体
10・・・コレクタ領域20・・・ドリフト領域25・・・高不純物濃度領域30・・・ベース領域40・・・エミッタ領域60・・・ゲート電極70・・・層間絶縁膜80・・・エミッタ電極90・・・コレクタ電極

Claims (2)

  1. 半導体基体を有し、前記半導体基体には、第1導電型の第1半導体領域と、前記第1半導体領域上に配置された、前記第1導電型とは反対の導電型の第2半導体領域と、前記第2半導体領域上に配置された、第1導電型の第3半導体領域と、前記第1半導体領域と前記第3半導体領域との間に第1導電型の不純物濃度が前記第1半導体領域よりも高い第4半導体領域と、前記第3半導体領域の上面から前記第2半導体領域及び前記第4半導体領域を貫通し、前記第4半導体領域の幅が上面よりも下面で広くなるように、深さ方向に傾斜する溝と、前記溝の底部及び側面に配置された絶縁膜と、前記絶縁膜の内側に配置された制御電極と、を含む半導体装置。
  2. 前記溝の底部の角部の側面の傾斜角度よりも前記第3の半導体領域の側面の傾斜角度の方が急であることを特徴とする請求項1の半導体装置。
JP2013030109A 2013-02-19 2013-02-19 半導体装置 Pending JP2014160720A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013030109A JP2014160720A (ja) 2013-02-19 2013-02-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013030109A JP2014160720A (ja) 2013-02-19 2013-02-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2014160720A true JP2014160720A (ja) 2014-09-04

Family

ID=51612222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013030109A Pending JP2014160720A (ja) 2013-02-19 2013-02-19 半導体装置

Country Status (1)

Country Link
JP (1) JP2014160720A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
CN111162121A (zh) * 2018-11-07 2020-05-15 三菱电机株式会社 半导体装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH09153613A (ja) * 1995-09-29 1997-06-10 Denso Corp 半導体装置
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2006332591A (ja) * 2005-04-28 2006-12-07 Denso Corp 半導体装置
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20090166734A1 (en) * 2007-12-28 2009-07-02 Hee-Dae Kim Trench gate mosfet and method for fabricating the same
JP2010171417A (ja) * 2008-12-25 2010-08-05 Rohm Co Ltd 半導体装置
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd SiC電界効果トランジスタ
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2013004829A1 (en) * 2011-07-07 2013-01-10 Abb Technology Ag Insulated gate bipolar transistor

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316479A (ja) * 1995-03-14 1996-11-29 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JPH09153613A (ja) * 1995-09-29 1997-06-10 Denso Corp 半導体装置
JP2005347289A (ja) * 2004-05-31 2005-12-15 Mitsubishi Electric Corp 絶縁ゲート型半導体装置
JP2006332591A (ja) * 2005-04-28 2006-12-07 Denso Corp 半導体装置
JP2007080971A (ja) * 2005-09-12 2007-03-29 Fuji Electric Holdings Co Ltd 半導体素子およびその製造方法
JP2007134625A (ja) * 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20090166734A1 (en) * 2007-12-28 2009-07-02 Hee-Dae Kim Trench gate mosfet and method for fabricating the same
JP2010171417A (ja) * 2008-12-25 2010-08-05 Rohm Co Ltd 半導体装置
JP2011134910A (ja) * 2009-12-24 2011-07-07 Rohm Co Ltd SiC電界効果トランジスタ
JP2012038770A (ja) * 2010-08-03 2012-02-23 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
WO2013004829A1 (en) * 2011-07-07 2013-01-10 Abb Technology Ag Insulated gate bipolar transistor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016219774A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 半導体装置
CN111162121A (zh) * 2018-11-07 2020-05-15 三菱电机株式会社 半导体装置
JP2020077727A (ja) * 2018-11-07 2020-05-21 三菱電機株式会社 半導体装置
JP7061954B2 (ja) 2018-11-07 2022-05-02 三菱電機株式会社 半導体装置
CN111162121B (zh) * 2018-11-07 2024-02-02 三菱电机株式会社 半导体装置

Similar Documents

Publication Publication Date Title
CN109964317B (zh) 半导体装置
JP5216801B2 (ja) 半導体装置
JP2008021918A (ja) 半導体装置
US20150187877A1 (en) Power semiconductor device
JP2012069735A (ja) 半導体装置
JP2019016804A (ja) 半導体装置
US7989878B2 (en) Cathode cell design
EP2517249A1 (en) Power semiconductor device
JP2017055079A (ja) 半導体装置
US20150144989A1 (en) Power semiconductor device and method of manufacturing the same
JP5261893B2 (ja) トレンチ型絶縁ゲートバイポーラトランジスタ
JP2008244466A (ja) 半導体装置
JP2014154739A (ja) 半導体装置
JP2013145903A (ja) 半導体装置
JP2015181178A (ja) 半導体装置
CN111326510B (zh) 半导体装置
JP2014160720A (ja) 半導体装置
CN114342087A (zh) 半导体装置
JP2020074371A (ja) 半導体装置
JP2018078230A (ja) 電力用半導体装置およびその製造方法
JP7476129B2 (ja) 半導体装置及び半導体回路
US11955513B2 (en) Semiconductor device
JP2004103980A (ja) 半導体装置
KR101994728B1 (ko) 전력 반도체 소자
JP6889829B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170922