[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013255054A - 送受信システム及びプログラム - Google Patents

送受信システム及びプログラム Download PDF

Info

Publication number
JP2013255054A
JP2013255054A JP2012128688A JP2012128688A JP2013255054A JP 2013255054 A JP2013255054 A JP 2013255054A JP 2012128688 A JP2012128688 A JP 2012128688A JP 2012128688 A JP2012128688 A JP 2012128688A JP 2013255054 A JP2013255054 A JP 2013255054A
Authority
JP
Japan
Prior art keywords
transmission
packet
data
error
header
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012128688A
Other languages
English (en)
Inventor
Tsutomu Hamada
勉 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2012128688A priority Critical patent/JP2013255054A/ja
Priority to US13/773,139 priority patent/US20130332803A1/en
Priority to AU2013201890A priority patent/AU2013201890A1/en
Priority to CN2013101190564A priority patent/CN103475446A/zh
Publication of JP2013255054A publication Critical patent/JP2013255054A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072Error control for data other than payload data, e.g. control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

【課題】ヘッダ用の誤り訂正符号を用いなくても、送信用のパケットのヘッダに含まれる情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能な送受信システム及びプログラムを提供する。
【解決手段】送受信システム1は、ビット数の変換がされた送信すべきデータに誤り訂正符号を付加して送信パケットを生成する生成部であって、送信用パケットを送信した際に伝送により誤り訂正符号では訂正不可能なビット誤りが発生したとき、送信パケットのヘッダに含まれる情報として、送信パケットを送信した際に伝送による1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号を用いる送信パケット生成部22を有する第1の送受信装置2と、第1の送受信装置2から送信された送信パケットのヘッダに含まれる情報の誤りを検出し、訂正するECCエラー検出・訂正部421A、421Bとを有する第2の送受信装置4とを備える。
【選択図】図1

Description

本発明は、送受信システム及びプログラムに関する。
伝送時のエラーを誤り検出符号としてCRC(Cyclic Redundancy Check)符号を用いて検出し、受信応答として正常受信時にACK(肯定応答:Positive Acknowledgement)を送信し、エラーを検出した場合に、NAK(否定応答:Negative Acknowledgement)を送信するシステムが知られている。このようなシステムとして、受信応答に、K符号、ACK又はNAK、シーケンスID、CRC符号から構成された応答パケットを用い、応答パケットが伝送エラーを起こす場合を想定して、CRC符号によるエラー検出を行う方法、例えば高速シリアルインターフェイス規格のPCI-express(登録商標)がある(例えば、非特許文献1参照)。
しかし、この方法では、エラーがあった場合や応答パケットが消失した場合など送信側で受信したACKのシーケンス番号が連続していないという可能性がある。この場合、ある時間内に連続したACKを受信できなかった場合、送信側で該当データを再送するというタイムアウト処理が必要となり、制御が複雑になる。
CRCを用いてエラー検出を行う方法とは別に、ECC(Error Correction Code)を用いて1ビット誤りを訂正するシステムがある(例えば、特開平05−002654号公報。)。ECCを用いることで1ビットの誤りは訂正することが可能となり、2ビット以上の誤りは検出することが可能である。
PCI-SIG Board of Directors Approve PCI-Express Specifications for Higher-Performance Serial I/O(http://www.pcisig.com/news_room/news/press_releases_archive/2002_07_23/2002_07_23.pdf)
特開平05−002654号公報
本発明の目的は、ヘッダ用の誤り訂正符号を用いなくても、送信用のパケットのヘッダに含まれる情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能な送受信システム及びプログラムを提供することにある。
本発明は、以下の送受信システム及びプログラムを提供する。
[1]ビット数の変換がされた送信すべきデータに誤り訂正符号を付加して送信用のパケットを生成する手段であって、前記送信用のパケットを送信した際に伝送により前記誤り訂正符号では訂正不可能なビット誤りが発生したとき、前記送信用のパケットのヘッダに含まれる情報として、1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号を用いる生成手段と、前記送信用のパケットを送信する送信手段とを有する第1の送受信装置と、前記第1の送受信装置の前記送信手段により送信された前記送信用のパケットを受信する受信手段と、前記受信手段により受信された前記送信用のパケットの前記ヘッダに含まれる情報の誤りを検出し、訂正する訂正手段とを有する第2の送受信装置とを備えた送受信システム。
[2]前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報である前記[1]に記載の送受信システム。
[3]前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報と、前記送信用のパケットを特定する識別情報とを含むものである前記[1]に記載の送受信システム。
[4]前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報と、色情報とを含むものである前記[1]に記載の送受信システム。
[5]前記第2の送受信装置は、前記送信用のパケットの応答結果として、応答用のパケットを生成する手段であって、前記応答用のパケットを送信した際に伝送による1ビット誤りが発生した場合に、それを検出して訂正することが可能な符号を用いる生成手段を、さらに備えた前記[1]に記載の送受信システム。
[6]第1の送受信装置のコンピュータに、ビット数の変換がされた送信すべきデータに誤り訂正符号を付加して送信用のパケットを生成する手段であって、前記送信用のパケットを送信した際に伝送により前記誤り訂正符号では訂正不可能なビット誤りが発生したとき、前記送信用のパケットのヘッダに含まれる情報として、1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号を用いる生成手段と、前記送信用のパケットを送信する送信手段として機能させ、第2の送受信装置のコンピュータに、前記第1の送受信装置の前記送信手段により送信された前記送信用のパケットを受信する受信手段と、前記受信手段により受信された前記送信用のパケットの前記ヘッダに含まれる情報の誤りを検出し、訂正する訂正手段として機能させるためのプログラム。
請求項1、6に係る発明によれば、ヘッダ用の誤り訂正符号を用いなくても、送信用のパケットのヘッダに含まれる情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能になる。
請求項2に係る発明によれば、データ識別情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能になる。
請求項3に係る発明によれば、データ識別情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能になるとともに、パケットの識別情報に1ビット誤りが発生した場合に、それを検出することが可能になる。
請求項4に係る発明によれば、データ識別情報に1ビット誤りが発生した場合に、それを検出して訂正することが可能になるとともに、色情報に1ビット誤りが発生した場合に、それを検出することが可能になる。
請求項5に係る発明によれば、応答用のパケットに誤り訂正符号を用いなくても、応答用のパケットに1ビット誤りが発生した場合に、それを検出して訂正することが可能になる。
図1は、本発明の第1の実施の形態に係る送受信システムの構成例を示すブロック図である。 図2は、第1の実施の形態に係る送信パケットの構成例を示す図である。 図3は、第1の実施の形態に係る再送要求パケットの構成例を示す図である。 図4Aは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Bは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Cは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Dは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Eは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Fは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Gは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図4Hは、10パターンの誤りに対応して、8B10B逆変換したパターンを示す図である。 図5は、図4A、図4Dの誤りパターンを送信データと受信データとの関係で表わした表である。 図6(a)は、第2の送受信装置の通常モードにおける動作の一例を示し、図6(b)は、第2の送受信装置の再送モードにおける動作の一例を示す。 図7は、本発明の第2の実施の形態に係る送受信システムの構成例を示すブロック図である。 図8は、第2の送受信装置の応答パケット生成部が生成する応答パケットの構成例を示し、(a)は、ACK(肯定応答)用であり、(b)はNAK(否定応答)用である。 図9は、本発明の第3の実施の形態に係る送受信システムの送信パケット生成部が生成する送信パケットの構成例を示す図である。 図10は、本発明の第4の実施の形態に係る送受信システムの送信パケット生成部が生成する送信パケットの構成例を示す図である。
以下、本発明の実施の形態について図面を参照して説明する。なお、各図中、実質的に同一の機能を有する構成要素については、同一の符号を付してその重複した説明を省略する。
[第1の実施の形態]
図1は、本発明の第1の実施の形態に係る送受信システムの構成例を示すブロック図である。この送受信システム1は、図1に示すように、第1の送受信装置2と第2の送受信装置4とを、情報をシリアルに送受信するための伝送路3により接続したものである。伝送路3は、第1レーン31、第2レーン32及び第3レーン33から構成されている。
(第1の送受信装置の構成)
第1の送受信装置2は、図1に示すように、入出力制御部21と、第1レーン31及び第2レーン32に対応して設けられた送信パケット生成部22、及びパラレル/シリアル変換部(P/S)23A、23Bと、第3レーン33に対応して設けられたシリアル/パラレル変換部(S/P)24、10B8B変換部(10B8B)25及び再送制御部26とを備える。なお、送信パケット生成部22は、生成手段の一例である。パラレル/シリアル変換部23A、23Bは、送信手段の一例である。シリアル/パラレル変換部24及び10B8B変換部25は、受信手段の一例である
(第2の送受信装置の構成)
第2の送受信装置4は、図1に示すように、第1レーン31及び第2レーン32に対応して設けられたシリアル/パラレル変換部(S/P)41A、41B、及びエラー検出部42と、入出力制御部43と、第3レーン33に対応して設けられた再送要求パケット生成部44、8B10B変換部(8B10B)45及びパラレル/シリアル変換部(P/S)46とを備える。なお、シリアル/パラレル変換部41A、41Bは、受信手段の一例である。8B10B変換部45及びパラレル/シリアル変換部46は、送信手段の一例である。
(伝送路)
伝送路3は、本実施の形態では、電気信号を伝送する電気ケーブルを用いるが、光信号を伝送する光ケーブルを用いてもよい。光ケーブルを用いる場合、送信側及び受信側それぞれに光電変換部を設ける必要がある。伝送路3を構成する各レーン31、32、33は、2本の線により構成され、差動信号が伝送される差動線路でもよい。伝送路3を構成するレーン数は、3本に限られない。
(第1の送受信装置の各部の構成)
第1の送受信装置2の入出力制御部21は、例えば、再生装置との間でデータの授受を行う。第2の送受信装置4の入出力制御部43は、例えば、映像表示装置との間でデータの授受を行う。また、第1の送受信装置2の入出力制御部21は、送信したデータを予め定められた時間保持する送信バッファ(図示省略)を備える。なお、送信したデータをACK(肯定応答)を受信するまで保持してもよい。再生装置と映像表示装置のみだけでなく、画像情報生成装置と画像形成装置との間でデータの授受を行うことも可能である。
送信パケット生成部22は、第1レーン31及び第2レーン32に対応して設けられた8B10B変換部(8B10B)221A、221B、及びECC生成部222A、222Bを備え、送信すべきデータ(送信データ)、例えば画像情報をパケット化して送信パケットを生成する。なお、送信パケットの詳細については後述する。送信パケットは、送信用のパケットの一例である。
送信パケット生成部22は、例えば、固定長(例えば100バイト)の送信すべきデータにヘッダ及び後述するECCを付加してパケット化する。
8B10B変換部221A、221Bは、変換テーブルを用いて8ビットのデータをビット数の変換として8B10B変換し、10ビット単位でデータを出力する。8B10B変換は、送信データが適度に0と1が含まれるようにDCバランス調整を行うものであり、8B10Bとして知れられる方式では、8ビット毎のデータの塊を予め決められた0と1の割合が50%に近い10ビットのデータに変換することによってDCバランスを調整している。
ECC生成部222A、222Bは、誤り訂正符号(ECC:Error Correction Coding)の演算を行い、得られたECCを送信すべきデータに付加して送信パケットを生成する。ECCとは、送信データに対して冗長ビットを付加した状態でデータを送信し、受信側で受け取ったデータが正しいか否かのエラーの検出を行い、さらに訂正可能な範囲内でエラーの訂正を可能にした符号化技術である。本発明の実施の形態では、例えば、ハミング符号、リードソロモン符号等の公知のECCを使用することができる。ECCは、誤り訂正符号の一例である。
パラレル/シリアル変換部23A、23Bは、パラレルデータをシリアルデータに変換(P/S変換)して送出するものであり、電源ON時の初期設定として信号波形の直流成分を減衰させるディエンファシス(de-emphasis)、信号波形の高周波成分を強調させるプリエンファシス(pre-emphasis)、差動電圧等を設定するためのレジスタを備える。
シリアル/パラレル変換部24は、シリアルデータをパラレルデータに変換(S/P変換)するものであり、電源ON時の初期設定として伝送路3で生じた信号波形の劣化を補正するイコライザ(Equalizer)等を設定するためのレジスタを備える。
10B8B変換部25は、変換テーブルを用いて10ビットのデータをビット数の逆変換として8B10B逆変換(10B8B変換)し、8ビット単位でデータを出力する。
再送制御部26は、第2の送受信装置4から第1の送受信装置2に送信された再送要求パケットに基づいて、入出力制御部21に対して再送を指示する。
(第2の送受信装置の各部の構成)
シリアル/パラレル変換部41A、41Bは、第1の送受信装置2のシリアル/パラレル変換部24と同様に構成されており、シリアルデータをパラレルデータに変換(S/P変換)する。
エラー検出部42は、第1レーン31及び第2レーン32に対応して設けられたECCエラー検出・訂正部421A、421B、10B8B変換部(10B8B)422A、422B、及びヘッダエラー検出・訂正部423A、423Bを備える。
ECCエラー検出・訂正部421A、421Bは、第1の送受信装置2から送信された送信パケットからデータを抽出して、ECCチェックを行い、ECCチェック結果を再送要求パケット生成部44に通知する。具体的には、ECCエラー検出・訂正部421A、421Bは、ECCエラーがない場合及び2ビット以上のECCエラーがある場合は、データをそのまま後段に出力し、1ビットのECCエラーがある場合は、エラー訂正を行ってデータを後段に出力する。ECCエラー検出・訂正部421A、421Bは、訂正手段の一例である。
10B8B変換部422A、422Bは、変換テーブルを用いて10ビットのデータをビット数の逆変換として8B10B逆変換(10B8B変換)し、8ビット単位でデータを出力する。
ヘッダエラー検出・訂正部423A、423Bは、ヘッダ110についてエラーがあるかどうかのヘッダチェックを行い、ヘッダチェック結果を再送要求パケット生成部44に通知する。ヘッダチェック結果には、エラーの有無、エラーの種類(IDエラー、NITエラー)、データの種類が含まれる。具体的には、ヘッダエラー検出・訂正部423A、423Bは、ヘッダ110に1ビットのエラーがあれば、エラー訂正を行い、データが画像情報のときは後段に出力し、データが画像情報以外のときはデータを破棄し、NIT(Not In Table)エラーのときは、再送モードに移行する。ここで、NITエラーとは、8B10B変換テーブルにデータが存在しない場合のエラーをいう。ヘッダエラー検出・訂正部423A、423Bは、訂正手段の一例である。
再送要求パケット生成部44は、ECCエラー検出・訂正部421A、421BからのECCチェック結果、及びヘッダエラー検出・訂正部423A、423Bからのヘッダチェック結果に基づいて、ECCエラーが2ビット以上あり、かつ、ヘッダ110がNITエラーのときは、再送モードに移行し、ヘッダ110がNITエラー以外であって、データが画像情報以外のときは、再送要求パケットを生成し、第1の送受信装置2に送信する。再送要求パケットは、再送要求用であることを示すヘッダと、再送を要求するシーケンスIDとを含む。再送要求パケットの詳細は後述する。再送要求パケット生成部44は、生成手段の一例である。再送要求パケットは、応答用のパケットの一例である。
8B10B変換部45は、変換テーブルを用いて8ビットのデータをビット数の変換として8B10B変換し、10ビット単位でデータを出力する。
パラレル/シリアル変換部46は、第1の送受信装置2のパラレル/シリアル変換部23A、23Bと同様に構成されており、パラレルデータをシリアルデータに変換(P/S変換)して送出する。
第1及び第2の送受信装置2、4の構成部分は、それぞれ一部又は全部を再構成可能回路(FPGA:Field Programmable Gate Array)、特定用途向け集積回路(ASIC:Application Specific Integrated Circuit)等のハードウエア回路によって構成してもよい。また、第1及び第2の送受信装置2、4の(P/SおよびS/Pを除く)構成部分は、第1及び第2の送受信装置2、4における各コンピュータにおいて後述する図6に示すようなプログラムに従ってCPUが動作することで実現してもよい。
(送信パケットの構造)
図2は、第1の送受信装置2の送信パケット生成部22が生成する送信パケットの構成例を示す。送信パケット100は、固定長とし、例えば、2バイトのヘッダ110と、256バイトのデータ120と、2バイトのECC130とを含む。ヘッダ110は、送信パケット100の始まりを示すK符号、例えばK28.2からなるスタートパケット111、及び8ビットからなる識別情報112を含む。識別情報112の上位3ビットは、データ識別情報112aであり、下位5ビットはシーケンスID112bである。データ識別情報112aは、送信パケット100を送信した際に伝送による1ビット誤りが発生した場合に、それを検出又は訂正することが可能で、データの種類が画像情報とそれ以外とで区別可能な符号、例えば「000」、「011」を用いる。データ識別情報112aは、「000」のときは、データ120が画像情報であることを示し、「011」のときは、データ120が画像情報以外(例えば制御情報)であることを示す。シーケンスID112bは、送信パケット100を送信した際に伝送による1ビット誤りが発生した場合に、それを検出することが可能な符号を用いる。シーケンスID112bは、送信パケット100の識別情報の一例である。
(再送要求パケットの構造)
図3は、第2の送受信装置4の再送要求パケット生成部44が生成する再送要求パケットの構成例を示す図である。再送要求パケット200は、再送要求パケット200の始まりを示すK符号、例えばK28.0からなるスタートパケット210と、応答情報211とを含む。応答情報211は、3ビットのNAK(否定応答)211aと、5ビットのシーケンスID211bとを含む。NAK(否定応答)211aは、再送要求パケット200を送信した際に伝送による1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号、例えば「000」又は「011」を用いる。再送要求パケット200のシーケンスID211bは、対応する送信パケット100のシーケンスID112bと同一のIDを用いる。
(エラーのパターン)
次に、エラーのパターンについて説明する。8ビットのデータを送信する場合、8B10B変換後に10ビットのデータとなる。この10ビットのデータが1ビット誤りを起こす可能性は10パターンある。図4A〜図4Hは、10パターンの誤りに対応して、8B10B逆変換した受信データを示す。図中、左側の列のD00.0〜D31.7は、8B10B変換前の送信データを示し、1bitは・・・10bitは、エラーが発生した先頭からのビットの位置を示す。データをDxx.yとすると、xxは0〜31の下位5ビットに対応し、yは0〜7の上位3ビットに対応する。例えば、図4Aにおいて、送信データのD00.0を8ビットから10ビットに変換したとき、先頭の1ビット目にエラーが発生した場合は、D00.2の受信データに変換される。また、送信データD00.0を8ビットから10ビットに変換したとき、先頭から3ビット目にエラーが発生した場合は、変換テーブルに対応するデータが存在していないためにNot In Table(NIT)エラーとなる。図4A〜図4Hを見ると、図4A、図4D、図4E、図4Hは、6bit〜10bit(下位5ビット)は全てNot In Table(NIT)になることが分かる。
Dxx.0(図4A参照)、Dxx.3(図4D参照)、Dxx.4(図4E参照)、Dxx.7(図4H参照)は、1ビット誤りがあった場合でも下位5ビットは必ず正しく受信できることを意味している。送信データの下位5ビットとして図4A、図4D、図4E、図4Hに示す送信データを用いても良いことが分かる。なお、図4A〜図4Hでは、ランニングディスパリティ(RD)がプラスの場合を示したが、RDがマイナスの場合も同様である。
図5は、図4A、図4Dの誤りパターンを送信データと受信データとの関係で表わした表である。同図中、◎印は正しい受信データを示し、○印は1ビットのエラーが発生した受信データを示す。前述した1ビット誤りがあった場合でも下位5ビットは必ず正しく受信できるDxx.0、Dxx.3、Dxx.4、Dxx.7のうち、送信データとしてDxx.0を送信した場合、図4Aから分かるように、受信データとしてDxx.0、Dxx.1、Dxx.2、Dxx.5、Dxx.6を受信する可能性がある。送信データとしてDxx.3を送信した場合、図4Dから分かるように、受信データとして、Dxx.3を送信した場合と異なる、Dxx.3、Dxx.4、Dxx.7を受信する可能性がある。
そこで、本実施の形態では、送信パケット100のヘッダ110に含まれる識別情報112として、Dxx.0、Dxx.3を用いる。具体的には、データ120が画像情報であるときは、識別情報112としてDxx.0を用い、上位3ビットのデータ識別情報112aを「000」とし、データ120が画像情報以外のときは、識別情報112としてDxx.3を用い、上位3ビットのデータ識別情報112aを「011」とする。これにより、データ識別情報112aに1ビット誤りが発生しても、エラー訂正をすることができる。また、識別情報112のうち下位5ビットすなわちシーケンスID112bに1ビット誤りが発生した場合は、NITエラーになるので、誤ってシーケンスIDを認識するおそれがなくなる。
(本実施の形態の動作)
次に、本実施の形態の動作の一例を、図6のフローチャートにしたがって説明する。図6(a)は、第2の送受信装置4の通常モードにおける動作の一例を示し、図6(b)は、第2の送受信装置4の再送モードにおける動作の一例を示す。
(1)送信パケットの生成
第1の送受信装置2の送信パケット生成部22は、入出力制御部21から出力された送信すべきデータ120にヘッダ110を付加してパケット化する。8B10B変換部221A、221Bは、パケット化されたヘッダ110及びデータ120を8B10B変換し、ECC生成部222A、222Bは、8B10B変換されたデータ120に対してECCの演算を行ってECC130を生成する。そして、送信パケット生成部22は、ヘッダ110、データ120及びECC130を含む送信パケット100を生成する。
送信パケット生成部22は、識別情報112として、図4A、図4Dに示すDxx.y(xx:0〜31、y=0、3)を用いる。yはデータ識別情報112aに対応する上位3ビット、xxはシーケンスID112bに対応する下位5ビットを表す。データ120が画像情報のときはy=0を用い、データ120が画像情報以外のときはy=3を用いる。これにより8B10B変換部221A、221Bが識別情報112を8ビットから10ビットに変換して送信したとき、10ビットのうちいずれかの1ビットにエラーが発生しても下位5ビットのシーケンスID112bは、変換テーブルに存在していないことを示すNITとなるか、誤りなしで受信される。また、上位3ビットのデータ識別情報112aは誤って受信しても正しく訂正できるか、NITとなる。送信パケット生成部22は、図4Aに示すD0.0〜D31.0、又は図4Dに示すD0.3〜D31.3を繰り返し使用する。
(2)送信パケットの送信
送信パケット生成部22が生成した送信パケット100は、パラレル/シリアル変換部23A、23Bによりパラレルデータからシリアルデータに変換され、第1の送受信装置2から伝送路3の第1レーン31及び第2レーン32を介して第2の送受信装置4にシリアル伝送される。
(3)送信パケットの受信
第2の送受信装置4は、送信パケット100を受信すると、送信パケット100は、シリアル/パラレル変換部41A、41Bによりシリアルデータからパラレルデータに変換され、エラー検出部42に入力される。
(4)ECCチェック
エラー検出部42のECCエラー検出・訂正部421A、421Bは、ECCチェックを行い、ECCチェック結果を再送要求パケット生成部44に通知する(S1)。ECCエラー検出・訂正部421A、421Bは、1ビットのECCエラーがある場合、1ビットのECCエラーを訂正し(S2)、データを10B8B変換部422A、422Bに出力する。10B8B変換部422A、422Bは、データを8B10B逆変換し(S3)、ヘッダエラー検出・訂正部423A、423Bを介して入出力制御部43を出力する。データは入出力制御部43の図示しないメモリに格納される(S4)。
上記ステップS1のECCチェックにおいて、2ビット以上のECCエラーがある場合、ECCエラー検出・訂正部421A、421Bは、ECCエラーを訂正できないため、データを10B8B変換部422A、422Bに出力する。10B8B変換部422A、422Bは、データを8B10B逆変換し(S5)、ヘッダエラー検出・訂正部423A、423Bに出力する。
(5)ヘッダチェック
ヘッダエラー検出・訂正部423A、423Bは、ヘッダ110についてヘッダチェックを行い、ヘッダチェック結果を再送要求パケット生成部44に通知する(S6)。ヘッダエラー検出・訂正部423A、423Bは、ヘッダ110にエラーが無い場合は、データ識別情報112aに基づいてデータ120の種類が画像情報か否かを判断する(S7)。画像情報の場合は(S7:Yes)、データを入出力制御部43に出力する。データは入出力制御部43の図示しないメモリに格納される(S4)。2ビット以上のECCエラーがあってもECCエラーの無い場合と同様に処理するのは、データが画像情報の場合、データが1バイト化けても1画素の情報が誤るだけなので、問題とならないからである。
上記ステップS6のヘッダチェックにおいて、ヘッダ110のデータ識別情報112a(ID)に1ビットのエラー(IDエラー)がある場合は、図5に示す表を用いてデータ識別情報112a(ID)を訂正し(S8)、データ識別情報112aに基づいてデータ120の種類が画像情報か否かを判断する(S9)。画像情報の場合は(S9:Yes)、データを入出力制御部43に出力する。データは入出力制御部43の図示しないメモリに格納される(S4)。
(6)再送モード
上記ステップS7、S9でデータ120の種類が画像情報でない場合は、データ120を破棄し、NAKを返信して再送モードに移行する(S10)。上記ステップS6のヘッダチェックにおいて、ヘッダ110にNITエラーを検出した場合もデータを破棄し、NAKを返信して再送モードに移行する(S10)。具体的には、再送要求パケット生成部44は、図3に示すように、スタートパケット210、NAK(否定応答)211a、シーケンスID211bを含む再送要求パケット200を形成する。再送要求パケット200は、8B10B変換部45により10B8B変換された後、パラレル/シリアル変換部46によりパラレルデータからシリアルデータに変換され、第3レーン33を介して第1の送受信装置2に送信される。
第1の送受信装置2に送信された再送要求パケット200は、シリアル/パラレル変換部24によりシリアルデータからパラレルデータに変換され、10B8B変換部25により10B8B変換され、再送制御部26に入力される。
再送制御部26のエラー検出部261は、応答情報211のエラーチェックを行い、エラーが検出されると、エラー訂正部262によりエラーが訂正される。NAK(否定応答)211aとして、図4A、図4Dに示す送信データを用いることにより、NAK(否定応答)211aに1ビット誤りが発生しても正しいNAK(否定応答)211aに訂正できる。再送制御部26は、入出力制御部21に再送を指示する。
入出力制御部21は、再送用として送信バッファに保持していた、シーケンスIDに対応するデータを送信パケット生成部22に送り、送信パケット生成部22は、再送指示された送信パケット100を生成する。再度生成された送信パケット100は、前述したように、パラレル/シリアル変換された後、第2の送受信装置4に送信される。
第2の送受信装置4は、図6(b)に示すように、図6(a)のフローと同様に、ECCチェックを行い(S11)、1ビットエラーのときは、1ビットエラー訂正を行い(S12)、8B10B逆変換を行う(S13)。再送モードでは、この後、ヘッダ110のIDチェックを行い(S14)、データを入出力制御部43の図示しないメモリに格納する(S15)。
上記ステップS11のECCチェックにおいて、2ビット以上のECCエラーの場合、図6(a)のフローと同様に、8B10B逆変換(S16)、ヘッダチェック(S17)、ID訂正(S19)を行い、データ120の種類が画像情報のときは、IDチェック(S14)を行い、データ120の種類が画像情報以外のときは、データを破棄し、NAKを返信して(S21)、再々送モードに移行する。
上記ステップS17のヘッダチェックにおいてNITエラーのときは、システムフェイルとする。
(第1の実施の形態の効果)
第1の実施の形態によれば、以下の効果を奏する。
(a)ヘッダ用の誤り訂正符号を用いなくても、データ識別情報112aに1ビット誤りが発生した場合に、それを検出又は訂正することが可能になる。
(b)ヘッダの識別情報に1ビット誤りが発生した場合は、NITエラーとしているので、ヘッダの識別情報を誤って認識するおそれがなくなる。
(c)再送モードにおいてNAKに1ビット誤りが発生した場合でも、それを検出して訂正することが可能になる。
[第2の実施の形態]
図7は、本発明の第2の実施の形態に係る送受信システムの構成例を示すブロック図である。本実施の形態の送受信システムは、第1の実施の形態とは、第2の送受信装置の応答パケット生成部47が異なり、他は第1の実施の形態と同様に構成されている。
すなわち、本実施の形態の第1の送受信装置2は、入出力制御部21、送信パケット生成部22、パラレル/シリアル変換部(P/S)23A、23B、シリアル/パラレル変換部(S/P)24、10B8B変換部(10B8B)25及び再送制御部26を備える。
第2の送受信装置4は、シリアル/パラレル変換部(S/P)41A、41B、エラー検出部42、入出力制御部43、8B10B変換部(8B10B)45、パラレル/シリアル変換部(P/S)46及び応答パケット生成部47を備える。応答パケット生成部47は、生成手段の一例である。
図8は、第2の送受信装置4の応答パケット生成部47が生成する応答パケットの構成例を示し、(a)は、ACK(肯定応答)用であり、(b)はNAK(否定応答)用である。
図8(a)に示すように、ACK用応答パケット200aは、例えばK28.0からなるスタートパケット210と、複数(例えば、3つ)の応答情報211とから構成されている。応答情報211は、上位3ビットのACK(肯定応答)211cと、第1レーン31及び第2レーン32と送信パケット100を特定するための下位5ビットのシーケンスID211bとから構成されている。ACK用応答パケット200aの応答情報211には、それを第1の送受信装置2に伝送した際に伝送による1ビット誤りが発生した場合でも、ACK(肯定応答)とNAK(否定応答)とを区別可能な符号、例えばDxx.0を用いる。第2の送受信装置4は、応答情報211を3回送信することになる。なお、ACK用応答パケット200aを構成する応答情報211の数は、3つに限られない。
図8(b)に示すように、NAK用応答パケット200bは、例えばK28.0からなるスタートパケット210と、3つの応答情報211とから構成されている。応答情報211は、上位3ビットの否定応答(NAK)211aと、レーン31、32及び送信パケット100を特定するための下位5ビットのシーケンスID211bとから構成されている。NAK用応答パケット200bの応答情報211には、それを第1の送受信装置2に送信した際に伝送による1ビット誤りが発生した場合でも、ACK(肯定応答)とNAK(否定応答)とを区別可能な符号、例えばDxx.3を用いる。第2の送受信装置4は、応答情報211を3回送信することになる。NAK(否定応答)211aとシーケンスID211bからどのレーン31、32でどの送信パケット100がエラーを発生したかを識別することできる。なお、ACK用応答パケット200aの応答情報211にDxx.3を用い、NAK用応答パケット200bの応答情報211にDxx.0を用いてもよい。NAK用応答パケット200bを構成する応答情報211の数は、3つに限られない。
(第2の実施の形態の効果)
第2の実施の形態によれば、複雑な制御を用いることなく、送信パケットに対して応答パケットを送ることが可能になる。また、応答情報を複数回連続して送信することで、1回送信する構成と比べて、ACK又はNAKを正確に送ることができる。
[第3の実施の形態]
図9は、本発明の第3の実施の形態に係る送受信システムの送信パケット生成部が生成する送信パケットの構成例を示す図である。
本実施の形態の送信パケット100は、第1の実施の形態と同様に、ヘッダ110、データ120及びECC130を含んで構成されているが、ヘッダ110の識別情報112の構成が、第1の実施の形態とは異なる。すなわち、識別情報112は、データ120が画像情報であるか画像情報以外であるかを識別する3bitのデータ識別情報112aと、画像情報のデータ120の色情報を示す5bitの色情報112cとを含む。色情報112cは、「00001」をイエロー(Yellow)、「00010」をマゼンタ(Magenta)、「00100」をシアン(Cyan)、「01000」を黒(Black)、「10000」を特定色(Special)としてもよい。なお、5bitの符号と色の関係はこれらに限られない。
第3の実施の形態によれば、データ識別情報112aに1ビット誤りが発生した場合に、それを検出又は訂正することが可能になるとともに、色情報112cに1ビット誤りが発生した場合に、それを検出することが可能になる。
[第4の実施の形態]
図10は、本発明の第4の実施の形態に係る送受信システムの送信パケット生成部が生成する送信パケットの構成例を示す図である。
本実施の形態の送信パケット100は、第1の実施の形態と同様に、ヘッダ110、データ120及びECC130を含んで構成されているが、ヘッダ110の識別情報112の構成が、第1の実施の形態とは異なる。すなわち、識別情報112は、データ120が画像情報であるか画像情報以外であるかを識別する3bitのデータ識別情報112aと、画像情報のデータ120が白黒モードかカラーモードかを示す1bitの白黒/カラー識別情報112dと、画像情報のデータ120の色情報を示す4bitの色情報112cとを含む。色情報112cは、「100000」を白黒モード、「00001」をカラーモードのイエロー(Yellow)、「00010」をカラーモードのマゼンタ(Magenta)、「00100」をカラーモードのシアン(Cyan)、「01000」をカラーモードの黒(Black)としてもよい。なお、4bitの符号と色の関係はこれらに限られない。
第4の実施の形態によれば、データ識別情報112aに1ビット誤りが発生した場合に、それを検出又は訂正することが可能になるとともに、白黒/カラー識別情報112d及び色情報112cのいずれかに1ビット誤りが発生した場合に、それを検出することが可能になる。
以上、本発明の実施の形態を説明したが、本発明は上記の実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲内で種々の変形、実施が可能である。
また、例えば本発明の要旨を変更しない範囲内で、実施の形態の構成要素の一部を省くことが可能であり、実施の形態のフローにおいて、ステップの追加、削除、変更、入替え等が可能である。また、上記実施の形態で用いたプログラムをCD−ROM等の記録媒体に記憶して提供することもできる。
1…送受信システム、2…第1の送受信装置、3…伝送路、4…第2の送受信装置、21…入出力制御部、22…送信パケット生成部(生成手段)、23A、23B…パラレル/シリアル変換部(送信手段)、24…シリアル/パラレル変換部(受信手段)、25…10B8B変換部(受信手段)、26…再送制御部、31…第1レーン、32…第2レーン、33…第3レーン、41A、41B…シリアル/パラレル変換部(受信手段)、42…エラー検出部、43…入出力制御部、44…再送要求パケット生成部(生成手段)、45…8B10B変換部(送信手段)、46…パラレル/シリアル変換部(送信手段)、47…応答パケット生成部(生成手段)、100…送信パケット、110…ヘッダ、111…スタートパケット、112…識別情報、112a…データ識別情報、112b…シーケンスID、112c…色情報、112d…白黒/カラー識別情報、120…データ、130…ECC、200…再送要求パケット、200a…ACK用応答パケット、200b…NAK用応答パケット、210…スタートパケット、211…応答情報、211a…NAK、211b…シーケンスID、211c…ACK、221A、221B…8B10B変換部、222A、222B…ECC生成部、261…エラー検出部、262…エラー訂正部、421A、421B…ECCエラー検出・訂正部(訂正手段)、422A、422B…10B8B変換部、423A、423B…ヘッダエラー検出・訂正部(訂正手段)

Claims (6)

  1. ビット数の変換がされた送信すべきデータに誤り訂正符号を付加して送信用のパケットを生成する手段であって、前記送信用のパケットを送信した際に伝送により前記誤り訂正符号では訂正不可能なビット誤りが発生したとき、前記送信用のパケットのヘッダに含まれる情報として、1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号を用いる生成手段と、前記送信用のパケットを送信する送信手段とを有する第1の送受信装置と、
    前記第1の送受信装置の前記送信手段により送信された前記送信用のパケットを受信する受信手段と、前記受信手段により受信された前記送信用のパケットの前記ヘッダに含まれる情報の誤りを検出し、訂正する訂正手段とを有する第2の送受信装置とを備えた送受信システム。
  2. 前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報である請求項1に記載の送受信システム。
  3. 前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報と、前記送信用のパケットを特定する識別情報とを含むものである請求項1に記載の送受信システム。
  4. 前記ヘッダに含まれる情報は、前記送信すべきデータの種類を示すデータ識別情報と、色情報とを含むものである請求項1に記載の送受信システム。
  5. 前記第2の送受信装置は、前記送信用のパケットの応答結果として、応答用のパケットを生成する手段であって、前記応答用のパケットを送信した際に伝送による1ビット誤りが発生した場合に、それを検出して訂正することが可能な符号を用いる生成手段を、さらに備えた請求項1に記載の送受信システム。
  6. 第1の送受信装置のコンピュータに、
    ビット数の変換がされた送信すべきデータに誤り訂正符号を付加して送信用のパケットを生成する手段であって、前記送信用のパケットを送信した際に伝送により前記誤り訂正符号では訂正不可能なビット誤りが発生したとき、前記送信用のパケットのヘッダに含まれる情報として、1ビット誤りが発生した場合に、それを検出又は訂正することが可能な符号を用いる生成手段と、前記送信用のパケットを送信する送信手段として機能させ、
    第2の送受信装置のコンピュータに、
    前記第1の送受信装置の前記送信手段により送信された前記送信用のパケットを受信する受信手段と、前記受信手段により受信された前記送信用のパケットの前記ヘッダに含まれる情報の誤りを検出し、訂正する訂正手段として機能させるためのプログラム。

JP2012128688A 2012-06-06 2012-06-06 送受信システム及びプログラム Pending JP2013255054A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012128688A JP2013255054A (ja) 2012-06-06 2012-06-06 送受信システム及びプログラム
US13/773,139 US20130332803A1 (en) 2012-06-06 2013-02-21 Transmitting and receiving system, transmitting and receiving method, and computer readable medium
AU2013201890A AU2013201890A1 (en) 2012-06-06 2013-03-25 Transmitting and receiving system, transmitting and receiving method, and program
CN2013101190564A CN103475446A (zh) 2012-06-06 2013-04-08 发送和接收系统以及发送和接收方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012128688A JP2013255054A (ja) 2012-06-06 2012-06-06 送受信システム及びプログラム

Publications (1)

Publication Number Publication Date
JP2013255054A true JP2013255054A (ja) 2013-12-19

Family

ID=49716288

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012128688A Pending JP2013255054A (ja) 2012-06-06 2012-06-06 送受信システム及びプログラム

Country Status (4)

Country Link
US (1) US20130332803A1 (ja)
JP (1) JP2013255054A (ja)
CN (1) CN103475446A (ja)
AU (1) AU2013201890A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3918739A4 (en) 2019-02-02 2022-04-27 ZTE Corporation METHOD AND APPARATUS FOR PERFORMING DATA PACKET RETRANSMISSION IN A WIRELESS COMMUNICATION SYSTEM
CN112003816B (zh) * 2020-06-22 2023-04-18 武汉光迅科技股份有限公司 数据传输方法、装置、设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257124A (ja) * 1997-03-13 1998-09-25 Yamaha Corp 音源設定情報通信装置
JPH11191758A (ja) * 1997-06-19 1999-07-13 Toshiba Corp 情報データ多重化伝送システムとその多重化装置及び分離装置
JP2001043197A (ja) * 1999-08-03 2001-02-16 Hitachi Ltd マルチプロセッサシステムおよびマルチプロセッサシステムの制御方法
JP2003209582A (ja) * 2002-01-15 2003-07-25 Matsushita Electric Ind Co Ltd パケットデータ蓄積装置
JP2004304324A (ja) * 2003-03-28 2004-10-28 Brother Ind Ltd データ伝送システム、端末装置及びプログラム
JP2006301797A (ja) * 2005-04-18 2006-11-02 Canon Inc データ通信制御装置、データ通信制御方法及びプログラム
JP2009033739A (ja) * 2007-05-30 2009-02-12 Silicon Storage Technology Inc 処理及びバッファリング機能を含むデータの送受信のためのシステム及び方法
US20120120289A1 (en) * 2010-11-12 2012-05-17 Sony Corporation Image outputting apparatus, image outputting method, image processing apparatus, image processing method, program, data structure and imaging apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576776B2 (ja) * 1993-11-10 1997-01-29 日本電気株式会社 パケット伝送方法・パケット伝送装置
US6691274B1 (en) * 1999-11-18 2004-02-10 Motorola, Inc. Method for error correction in a communication system
US8406211B2 (en) * 2004-09-29 2013-03-26 Telefonaktiebolaget Lm Ericsson (Publ) Forward error correction for broadcast/multicast service
US20080298232A1 (en) * 2007-05-30 2008-12-04 Silicon Storage Technology, Inc. Systems and methods for wireless transmission and reception of data including processing and buffering features

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10257124A (ja) * 1997-03-13 1998-09-25 Yamaha Corp 音源設定情報通信装置
JPH11191758A (ja) * 1997-06-19 1999-07-13 Toshiba Corp 情報データ多重化伝送システムとその多重化装置及び分離装置
JP2001043197A (ja) * 1999-08-03 2001-02-16 Hitachi Ltd マルチプロセッサシステムおよびマルチプロセッサシステムの制御方法
JP2003209582A (ja) * 2002-01-15 2003-07-25 Matsushita Electric Ind Co Ltd パケットデータ蓄積装置
JP2004304324A (ja) * 2003-03-28 2004-10-28 Brother Ind Ltd データ伝送システム、端末装置及びプログラム
JP2006301797A (ja) * 2005-04-18 2006-11-02 Canon Inc データ通信制御装置、データ通信制御方法及びプログラム
JP2009033739A (ja) * 2007-05-30 2009-02-12 Silicon Storage Technology Inc 処理及びバッファリング機能を含むデータの送受信のためのシステム及び方法
US20120120289A1 (en) * 2010-11-12 2012-05-17 Sony Corporation Image outputting apparatus, image outputting method, image processing apparatus, image processing method, program, data structure and imaging apparatus

Also Published As

Publication number Publication date
AU2013201890A1 (en) 2014-01-09
CN103475446A (zh) 2013-12-25
US20130332803A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5987319B2 (ja) 送受信システム及びプログラム
JP5233165B2 (ja) データ伝送装置
US20150019921A1 (en) Method of encoding data
WO2006096879A1 (en) System and method for tolerating communication lane failures
US9634799B2 (en) Decoding device, information transmission system, and non-transitory computer readable medium
WO2022078426A1 (zh) 数据传输方法、系统和计算机可读存储介质
JP6069897B2 (ja) データ伝送装置、およびデータ伝送方法
WO2013084812A1 (ja) 情報処理装置、情報処理方法、及びプログラム
JP5982869B2 (ja) 送受信システム及びプログラム
JP2013141184A5 (ja)
JP4079940B2 (ja) データ伝送方式及び方法
JP2013255054A (ja) 送受信システム及びプログラム
JP2003318865A (ja) 信号伝送システム
JP6172355B2 (ja) 送受信システム及びプログラム
JP2013058845A (ja) データ通信方法及びデータ通信システム
JP4684185B2 (ja) 通信システム
US8750423B2 (en) Receiving apparatus, data transfer apparatus, data receiving method and non-transitory computer readable recording medium
US20190115935A1 (en) Forward Error Correction and Asymmetric Encoding for Video Data Transmission Over Multimedia Link
US8699624B2 (en) Receiving apparatus and data transmission apparatus
CN105634652A (zh) 数据链路层高性能容错的方法
TW202415021A (zh) 電子裝置及操作電子裝置的方法
US20190303592A1 (en) Signal patern checksum
CN106712896A (zh) 数据链路层高性能容错的方法
CN105634653A (zh) 数据链路层高性能容错的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150306

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170704