JPH09232827A - 半導体装置及び送受信切り替え型アンテナスイッチ回路 - Google Patents
半導体装置及び送受信切り替え型アンテナスイッチ回路Info
- Publication number
- JPH09232827A JPH09232827A JP8033221A JP3322196A JPH09232827A JP H09232827 A JPH09232827 A JP H09232827A JP 8033221 A JP8033221 A JP 8033221A JP 3322196 A JP3322196 A JP 3322196A JP H09232827 A JPH09232827 A JP H09232827A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- drain
- fet
- gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000005540 biological transmission Effects 0.000 title claims description 19
- 230000005669 field effect Effects 0.000 claims abstract description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 230000015556 catabolic process Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H01L29/402—
-
- H01L29/8124—
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/44—Transmit/receive switching
- H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Transceivers (AREA)
- Details Of Aerials (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Thin Film Transistor (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 小さなオン抵抗と大きなソース・ドレイン間
耐圧を満足できる半導体装置及び送受信切り替え型アン
テナスイッチ回路を提供する。 【解決手段】 スイッチ回路を構成する電界効果型トラ
ンジスタにおいて、チャネル３上を覆う絶縁膜８上にカ
バー電極９を形成して、このカバー電極９の電位を制御
できるようにする。
耐圧を満足できる半導体装置及び送受信切り替え型アン
テナスイッチ回路を提供する。 【解決手段】 スイッチ回路を構成する電界効果型トラ
ンジスタにおいて、チャネル３上を覆う絶縁膜８上にカ
バー電極９を形成して、このカバー電極９の電位を制御
できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に携帯電話のアンテナと送信部ないし、受信部を
切り替えるスイッチに用いられる電界効果トランジスタ
（ＦＥＴ）に関するものである。
り、特に携帯電話のアンテナと送信部ないし、受信部を
切り替えるスイッチに用いられる電界効果トランジスタ
（ＦＥＴ）に関するものである。
【０００２】
【従来の技術】従来、この種の装置としては、図３に示
すようなものがあった。すなわち、図３（ａ）に示すよ
うに、アンテナ（ＡＮＴ）を受信部（ＲＸ）と送信部
（ＴＸ）のいずれかに切り替える単極両投（ＳＰＤＴ：
ｓｉｎｇｌｅ ｐｏｌｅ ｄｏｕｂｌｅ ｔｈｒｏｗ）
型スイッチが使われる。
すようなものがあった。すなわち、図３（ａ）に示すよ
うに、アンテナ（ＡＮＴ）を受信部（ＲＸ）と送信部
（ＴＸ）のいずれかに切り替える単極両投（ＳＰＤＴ：
ｓｉｎｇｌｅ ｐｏｌｅ ｄｏｕｂｌｅ ｔｈｒｏｗ）
型スイッチが使われる。
【０００３】このスイッチは、８００ＭＨｚ以上の高周
波信号を通し、かつ送信と受信を高速で切り替える必要
があるため、ダイオードやＦＥＴを用いて構成されてい
た。これらの素子は、オフ時の分離（アイソレーショ
ン）特性が機械的スイッチに比べて劣るため、図３
（ｂ）に示すように、アンテナ（ＡＮＴ）に接続されて
いない端子を接地するための工夫がなされており、これ
は双極両投（ＤＰＤＴ：ｄｏｕｂｌｅ ｐｏｌｅ ｄｏ
ｕｂｌｅ ｔｈｒｏｗ）型スイッチに実はなっていた。
波信号を通し、かつ送信と受信を高速で切り替える必要
があるため、ダイオードやＦＥＴを用いて構成されてい
た。これらの素子は、オフ時の分離（アイソレーショ
ン）特性が機械的スイッチに比べて劣るため、図３
（ｂ）に示すように、アンテナ（ＡＮＴ）に接続されて
いない端子を接地するための工夫がなされており、これ
は双極両投（ＤＰＤＴ：ｄｏｕｂｌｅ ｐｏｌｅ ｄｏ
ｕｂｌｅ ｔｈｒｏｗ）型スイッチに実はなっていた。
【０００４】これをＦＥＴで構成する場合は、図４に示
すような回路で構成されていた。ここでＱ1 〜Ｑ4 はＦ
ＥＴであり、ＧａＡｓを用いたＦＥＴがよく用いられ
る。ＦＥＴＱ1 とＱ4 のゲート電圧ＶＱ1 、ＶＱ4 をチ
ャネルが導通状態になるような電圧Ｖｏｎにし、ＦＥＴ
Ｑ2 、Ｑ3 のゲート電圧ＶＱ2 、ＶＱ3 をチャネルが非
導通状態になるような電圧Ｖｏｆｆにすれば、図４
（ｂ）に示すような回路構成となり、ＦＥＴＱ1 とＱ4
のゲート電圧ＶＱ1 、ＶＱ4 をＶｏｆｆにし、ＦＥＴＱ
2 とＱ3 のゲート電圧ＶＱ2 、ＶＱ3 をＶｏｎにすれ
ば、図４（ｃ）に示すような回路構成となる。
すような回路で構成されていた。ここでＱ1 〜Ｑ4 はＦ
ＥＴであり、ＧａＡｓを用いたＦＥＴがよく用いられ
る。ＦＥＴＱ1 とＱ4 のゲート電圧ＶＱ1 、ＶＱ4 をチ
ャネルが導通状態になるような電圧Ｖｏｎにし、ＦＥＴ
Ｑ2 、Ｑ3 のゲート電圧ＶＱ2 、ＶＱ3 をチャネルが非
導通状態になるような電圧Ｖｏｆｆにすれば、図４
（ｂ）に示すような回路構成となり、ＦＥＴＱ1 とＱ4
のゲート電圧ＶＱ1 、ＶＱ4 をＶｏｆｆにし、ＦＥＴＱ
2 とＱ3 のゲート電圧ＶＱ2 、ＶＱ3 をＶｏｎにすれ
ば、図４（ｃ）に示すような回路構成となる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た従来のアンテナスイッチでは、挿入損失を低減するた
めに、ＦＥＴＱ1 、Ｑ2 をオン抵抗の小さなＦＥＴと
し、送信時には端子３からＦＥＴＱ2 を介して端子１へ
大きな電力が通るため、ＦＥＴＱ1 とＱ4 をオフ時のソ
ース・ドレイン間の耐圧の大きなＦＥＴとする必要があ
った。
た従来のアンテナスイッチでは、挿入損失を低減するた
めに、ＦＥＴＱ1 、Ｑ2 をオン抵抗の小さなＦＥＴと
し、送信時には端子３からＦＥＴＱ2 を介して端子１へ
大きな電力が通るため、ＦＥＴＱ1 とＱ4 をオフ時のソ
ース・ドレイン間の耐圧の大きなＦＥＴとする必要があ
った。
【０００６】スイッチを構成する全てのＦＥＴにおい
て、小さなオン抵抗と大きなソース・ドレイン間耐圧の
両方を満足できれば最も良いが、前者は短いソース・ド
レイン間距離Ｌsdで実現され、後者は長いＬsdで実現さ
れるため、その両立は困難であった。また、オフ時の大
きなソース・ドレイン間耐圧を出すには、ゲート・ドレ
イン間耐圧も大きくなければならなかった。
て、小さなオン抵抗と大きなソース・ドレイン間耐圧の
両方を満足できれば最も良いが、前者は短いソース・ド
レイン間距離Ｌsdで実現され、後者は長いＬsdで実現さ
れるため、その両立は困難であった。また、オフ時の大
きなソース・ドレイン間耐圧を出すには、ゲート・ドレ
イン間耐圧も大きくなければならなかった。
【０００７】本発明は、上記状況に鑑みて、小さなオン
抵抗と大きなソース・ドレイン間耐圧を満足できる半導
体装置及び送受信切り替え型アンテナスイッチ回路を提
供することを目的とする。
抵抗と大きなソース・ドレイン間耐圧を満足できる半導
体装置及び送受信切り替え型アンテナスイッチ回路を提
供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 （１）スイッチ回路を構成する半導体装置において、チ
ャネルの上を覆う絶縁膜上に形成されるカバー電極と、
このカバー電極の電位を外部から制御する手段とを設け
るようにしたものである。
成するために、 （１）スイッチ回路を構成する半導体装置において、チ
ャネルの上を覆う絶縁膜上に形成されるカバー電極と、
このカバー電極の電位を外部から制御する手段とを設け
るようにしたものである。
【０００９】このように、カバー電極を設け、このカバ
ー電極の電位を外部から制御できるようにしたので、従
来のＦＥＴに比べて、オン抵抗にほとんど変化がなく、
オフ時において、高耐圧特性を得ることができる。 （２）上記（１）記載の半導体装置において、前記カバ
ー電極を電界効果型トランジスタのゲート電極と内部接
続するようにしたものである。
ー電極の電位を外部から制御できるようにしたので、従
来のＦＥＴに比べて、オン抵抗にほとんど変化がなく、
オフ時において、高耐圧特性を得ることができる。 （２）上記（１）記載の半導体装置において、前記カバ
ー電極を電界効果型トランジスタのゲート電極と内部接
続するようにしたものである。
【００１０】このように、カバー電極がゲート電極に内
部接続されるようにしたので、上記（１）記載の発明と
同様の効果を奏するとともに、新たな制御電圧や配線が
不要である。 （３）上記（１）又は（２）記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して対称型と
するようにしたものである。
部接続されるようにしたので、上記（１）記載の発明と
同様の効果を奏するとともに、新たな制御電圧や配線が
不要である。 （３）上記（１）又は（２）記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して対称型と
するようにしたものである。
【００１１】このように、電界効果型トランジスタをゲ
ートに対して対称型とするようにしたので、ウエハ上の
パターンレイアウトにおいて、ソース・ドレインの区別
がないので、高密度なレイアウトが可能になり、チップ
面積を小さくすることができる。 （４）上記（１）、（２）又は（３）記載の半導体装置
において、前記カバー電極を電界効果型トランジスタの
ゲート電極とドレイン電極間の全部または一部に設ける
ようにしたものである。
ートに対して対称型とするようにしたので、ウエハ上の
パターンレイアウトにおいて、ソース・ドレインの区別
がないので、高密度なレイアウトが可能になり、チップ
面積を小さくすることができる。 （４）上記（１）、（２）又は（３）記載の半導体装置
において、前記カバー電極を電界効果型トランジスタの
ゲート電極とドレイン電極間の全部または一部に設ける
ようにしたものである。
【００１２】このように、カバー電極を電界効果型トラ
ンジスタのゲート電極とドレイン電極間の全部または一
部に設けるようにしたので、上記（１）、（２）又は
（３）記載の発明と同様の効果を奏するとともに、ＦＥ
Ｔのカバー電極がもたらす浮遊容量（Ｃgs：ゲート・ソ
ース間浮遊容量）を最小にすることができる。 （５）上記（１）又は（２）記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して非対称型
とするようにしたものである。
ンジスタのゲート電極とドレイン電極間の全部または一
部に設けるようにしたので、上記（１）、（２）又は
（３）記載の発明と同様の効果を奏するとともに、ＦＥ
Ｔのカバー電極がもたらす浮遊容量（Ｃgs：ゲート・ソ
ース間浮遊容量）を最小にすることができる。 （５）上記（１）又は（２）記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して非対称型
とするようにしたものである。
【００１３】このように、電界効果型トランジスタをゲ
ートに対して非対称型とする。すなわち、ゲートに対し
てドレインのｎ+ 領域の間隔を遠ざけたので、上記
（１）又は（２）記載の発明と同様の効果を奏するとと
もに、ドレイン耐圧とゲート耐圧を向上させることがで
きる。 （６）上記（５）記載の半導体装置において、前記カバ
ー電極を電界効果型トランジスタのゲート電極とドレイ
ン電極の間全部または一部に設けるうようにしたもので
ある。
ートに対して非対称型とする。すなわち、ゲートに対し
てドレインのｎ+ 領域の間隔を遠ざけたので、上記
（１）又は（２）記載の発明と同様の効果を奏するとと
もに、ドレイン耐圧とゲート耐圧を向上させることがで
きる。 （６）上記（５）記載の半導体装置において、前記カバ
ー電極を電界効果型トランジスタのゲート電極とドレイ
ン電極の間全部または一部に設けるうようにしたもので
ある。
【００１４】このように、電界効果型トランジスタをゲ
ートに対して非対称型とするとともに、カバー電極をゲ
ート電極とドレイン電極の間全部または一部に設けるよ
うにしたので、上記（５）記載の発明の効果を奏すると
ともに、ＦＥＴの浮遊容量を最小にすることができる。 （７）送受信切り替え型アンテナスイッチ回路におい
て、それを構成する電界効果型トランジスタの全部又は
１部を上記（１）乃至（６）のいずれか１項記載の半導
体装置とするようにしたものである。
ートに対して非対称型とするとともに、カバー電極をゲ
ート電極とドレイン電極の間全部または一部に設けるよ
うにしたので、上記（５）記載の発明の効果を奏すると
ともに、ＦＥＴの浮遊容量を最小にすることができる。 （７）送受信切り替え型アンテナスイッチ回路におい
て、それを構成する電界効果型トランジスタの全部又は
１部を上記（１）乃至（６）のいずれか１項記載の半導
体装置とするようにしたものである。
【００１５】したがって、小さなオン抵抗と大きなソー
ス・ドレイン間耐圧を有する送受信切り替え型アンテナ
スイッチ回路を提供することができる。 （８）送受信切り替え型アンテナスイッチ回路におい
て、対向する一組の電界効果型トランジスタ（Ｑ2 ，Ｑ
3 ）を対称型電界効果型トランジスタとし、もう一組の
対向する電界効果型トランジスタ（Ｑ1 ，Ｑ4 ）を上記
（１）乃至（６）のいずれか１項記載の半導体装置とす
るようにしたものである。
ス・ドレイン間耐圧を有する送受信切り替え型アンテナ
スイッチ回路を提供することができる。 （８）送受信切り替え型アンテナスイッチ回路におい
て、対向する一組の電界効果型トランジスタ（Ｑ2 ，Ｑ
3 ）を対称型電界効果型トランジスタとし、もう一組の
対向する電界効果型トランジスタ（Ｑ1 ，Ｑ4 ）を上記
（１）乃至（６）のいずれか１項記載の半導体装置とす
るようにしたものである。
【００１６】このように、ＦＥＴＱ2 ，Ｑ3 を対称型Ｆ
ＥＴとしたため、挿入損失が小さく、ＦＥＴＱ1 ，Ｑ4
を非対称型かつ、カバー電極付ＦＥＴで、更に、ＦＥＴ
Ｑ1、Ｑ4 のソースをＦＥＴＱ3 側としたので、十分な
耐圧と、アイソレーションを得ることができる。
ＥＴとしたため、挿入損失が小さく、ＦＥＴＱ1 ，Ｑ4
を非対称型かつ、カバー電極付ＦＥＴで、更に、ＦＥＴ
Ｑ1、Ｑ4 のソースをＦＥＴＱ3 側としたので、十分な
耐圧と、アイソレーションを得ることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。図１は本発明の第１実
施例を示す対称型ＦＥＴの断面図、図２は従来の対称型
のＦＥＴの断面図である。まず、従来の対称型のＦＥＴ
について説明する。
て図面を参照しながら説明する。図１は本発明の第１実
施例を示す対称型ＦＥＴの断面図、図２は従来の対称型
のＦＥＴの断面図である。まず、従来の対称型のＦＥＴ
について説明する。
【００１８】図２に示すように、ＧａＡｓ基板１上にソ
ースｎ+ 領域２、チャネル３、ドレインｎ+ 領域４、さ
らに、ソース電極５、ドレイン電極７が設けられ、ソー
ス電極５とドレイン電極７がゲート電極６に対して対称
に配置され、絶縁膜８がその上に形成されている。これ
に対して、本発明の第１実施例は、図１に示すように、
ＧａＡｓ基板１上にソースｎ+ 領域２、チャネル３、ド
レインｎ+ 領域４、ソース電極５、ドレイン電極７がゲ
ート電極６に対して対称に配置されたＦＥＴが形成され
ている。ここまでは従来のものと同様であるが、そのＦ
ＥＴ上の絶縁膜８（ＳｉＮ膜）１０００Å上に、カバー
電極９として金属膜（Ｔｉ／Ｐｔ／Ａｕ）が、ソースか
らドレインにわたって形成されている。ソースｎ+ 領域
２とゲート電極６間距離Ｌsgとドレインｎ+ 領域４とゲ
ート電極６間距離Ｌgdはそれぞれ１μｍで構成されてい
る。
ースｎ+ 領域２、チャネル３、ドレインｎ+ 領域４、さ
らに、ソース電極５、ドレイン電極７が設けられ、ソー
ス電極５とドレイン電極７がゲート電極６に対して対称
に配置され、絶縁膜８がその上に形成されている。これ
に対して、本発明の第１実施例は、図１に示すように、
ＧａＡｓ基板１上にソースｎ+ 領域２、チャネル３、ド
レインｎ+ 領域４、ソース電極５、ドレイン電極７がゲ
ート電極６に対して対称に配置されたＦＥＴが形成され
ている。ここまでは従来のものと同様であるが、そのＦ
ＥＴ上の絶縁膜８（ＳｉＮ膜）１０００Å上に、カバー
電極９として金属膜（Ｔｉ／Ｐｔ／Ａｕ）が、ソースか
らドレインにわたって形成されている。ソースｎ+ 領域
２とゲート電極６間距離Ｌsgとドレインｎ+ 領域４とゲ
ート電極６間距離Ｌgdはそれぞれ１μｍで構成されてい
る。
【００１９】カバー電極９は、他の電極と同様に外部か
ら電圧印加が可能なように端子（図示なし）を設ける
か、ゲート電極６と内部で接続するようにする。図５は
本発明の第１実施例を示す対称型ＦＥＴの変形例の断面
図である。この実施例では、図５に示すように、ＦＥＴ
上の絶縁膜８上に形成されるカバー電極１０を、ゲート
とドレイン間のみに設けるようにしたものである。
ら電圧印加が可能なように端子（図示なし）を設ける
か、ゲート電極６と内部で接続するようにする。図５は
本発明の第１実施例を示す対称型ＦＥＴの変形例の断面
図である。この実施例では、図５に示すように、ＦＥＴ
上の絶縁膜８上に形成されるカバー電極１０を、ゲート
とドレイン間のみに設けるようにしたものである。
【００２０】この場合、図５ではゲートとドレイン間の
全部に設けられているが、ゲートとドレイン間の一部に
設けるようにしてもよい。図６は従来の対称型ＦＥＴと
本発明の対称型ＦＥＴのソース・ドレイン間電圧（Ｖd
s）とソース・ドレイン間電流（Ｉds）の特性図であ
る。図６において、、の実線は従来の対称型ＦＥＴ
のオンとオフそれぞれの状態での特性を、の点線は本
発明の対称型ＦＥＴのオン状態で、カバー電極には制御
電圧（Ｖｃ）としてゲート電圧（Ｖｇ）と同じ電圧が印
加されている。の点線は本発明の対称型ＦＥＴのオフ
状態で、Ｖｃとして十分大きな負の電圧−１０Ｖが加え
られている。
全部に設けられているが、ゲートとドレイン間の一部に
設けるようにしてもよい。図６は従来の対称型ＦＥＴと
本発明の対称型ＦＥＴのソース・ドレイン間電圧（Ｖd
s）とソース・ドレイン間電流（Ｉds）の特性図であ
る。図６において、、の実線は従来の対称型ＦＥＴ
のオンとオフそれぞれの状態での特性を、の点線は本
発明の対称型ＦＥＴのオン状態で、カバー電極には制御
電圧（Ｖｃ）としてゲート電圧（Ｖｇ）と同じ電圧が印
加されている。の点線は本発明の対称型ＦＥＴのオフ
状態で、Ｖｃとして十分大きな負の電圧−１０Ｖが加え
られている。
【００２１】図７は従来の対称型ＦＥＴと本発明の対称
型ＦＥＴのゲート・ドレイン間電圧（Ｖgd）とソース開
放時のゲート・ドレイン間逆方向電流（Ｉgdo ）の特性
図であり、は従来の対称型ＦＥＴ、は本発明の対称
型ＦＥＴのＶｃ＝−３Ｖの状態、は本発明の対称型Ｆ
ＥＴのＶｃ＝−１０Ｖの状態を示している。これらの図
から明らかなように、第１実施例によれば、カバー電極
９、１０を設けるようにしたので、従来の対称型ＦＥＴ
に比べて、オン抵抗にほとんど変化がなく、オフ特性に
おいて、 （ａ）Ｖｃ＝−１０Ｖ一定では、Ｉds−Ｖds特性は立ち
上がることなく、直線的で高耐圧になっており、Ｉgdo
−Ｖgd特性も同様である。
型ＦＥＴのゲート・ドレイン間電圧（Ｖgd）とソース開
放時のゲート・ドレイン間逆方向電流（Ｉgdo ）の特性
図であり、は従来の対称型ＦＥＴ、は本発明の対称
型ＦＥＴのＶｃ＝−３Ｖの状態、は本発明の対称型Ｆ
ＥＴのＶｃ＝−１０Ｖの状態を示している。これらの図
から明らかなように、第１実施例によれば、カバー電極
９、１０を設けるようにしたので、従来の対称型ＦＥＴ
に比べて、オン抵抗にほとんど変化がなく、オフ特性に
おいて、 （ａ）Ｖｃ＝−１０Ｖ一定では、Ｉds−Ｖds特性は立ち
上がることなく、直線的で高耐圧になっており、Ｉgdo
−Ｖgd特性も同様である。
【００２２】（ｂ）カバー電極がゲート電極に内部接続
されているので、新たな制御電圧や配線が不要であり、
オン抵抗は従来型と全く変わらず、Ｉds−Ｖds特性やＩ
gdo−Ｖgd特性には（ａ）に比べてやや劣るものの、従
来型に比べて改善が見られる。また、ＦＥＴを対称型と
したので、ウエハ上のパターンレイアウトにおいて、ソ
ース・ドレインの区別がないので、高密度なレイアウト
が可能になり、チップ面積を小さくできる。
されているので、新たな制御電圧や配線が不要であり、
オン抵抗は従来型と全く変わらず、Ｉds−Ｖds特性やＩ
gdo−Ｖgd特性には（ａ）に比べてやや劣るものの、従
来型に比べて改善が見られる。また、ＦＥＴを対称型と
したので、ウエハ上のパターンレイアウトにおいて、ソ
ース・ドレインの区別がないので、高密度なレイアウト
が可能になり、チップ面積を小さくできる。
【００２３】更には、カバー電極をソース・ドレイン間
全面でなく、ゲート・ドレイン間の全部あるいは一部に
設けるようにしたので、Ｉds−Ｖds特性やＩgdo −Ｖgd
特性は維持したまま、ＦＥＴのカバー電極がもたらす浮
遊容量（Ｃgs：ゲート・ソース間浮遊容量）を最小にす
ることができる。この場合、カバー電極の電位を外から
制御する場合は、配線が必要となり、ソース・ドレイン
が任意でなくなるため、パターンレイアウト上のデメリ
ットはあるが、カバー電極をゲート電極に内部接続すれ
ばこのデメリットは解消される。
全面でなく、ゲート・ドレイン間の全部あるいは一部に
設けるようにしたので、Ｉds−Ｖds特性やＩgdo −Ｖgd
特性は維持したまま、ＦＥＴのカバー電極がもたらす浮
遊容量（Ｃgs：ゲート・ソース間浮遊容量）を最小にす
ることができる。この場合、カバー電極の電位を外から
制御する場合は、配線が必要となり、ソース・ドレイン
が任意でなくなるため、パターンレイアウト上のデメリ
ットはあるが、カバー電極をゲート電極に内部接続すれ
ばこのデメリットは解消される。
【００２４】次に、本発明の第２実施例について説明す
る。図８は本発明の第２実施例を示す非対称型ＦＥＴの
断面図である。第１実施例においては、ＦＥＴは対称型
であり、ソースｎ+ 領域２とゲート電極６間のＬsgと、
ゲート電極６とドレインｎ+ 領域４間のＬgdは等しかっ
たが、図８の非対称型ＦＥＴにおいては、Ｌsgに比べて
Ｌgdが長くなるようにしてある。例として、Ｌsg＝１μ
ｍ、Ｌgd＝２μｍとしている。
る。図８は本発明の第２実施例を示す非対称型ＦＥＴの
断面図である。第１実施例においては、ＦＥＴは対称型
であり、ソースｎ+ 領域２とゲート電極６間のＬsgと、
ゲート電極６とドレインｎ+ 領域４間のＬgdは等しかっ
たが、図８の非対称型ＦＥＴにおいては、Ｌsgに比べて
Ｌgdが長くなるようにしてある。例として、Ｌsg＝１μ
ｍ、Ｌgd＝２μｍとしている。
【００２５】ＦＥＴを覆う絶縁膜１２上に形成されるカ
バー電極１３を外部に引き出すか、またはゲート電極１
１に内部接続するかは、第１実施例１と同様に選択でき
る。この実施例では、カバー電極１３はソースとドレイ
ン間の全部に設けるようにしている。また、図９に示す
ように、カバー電極１４をゲートとドレイン間にのみ設
けるようにしてもよい。その場合、図９に示すように、
カバー電極１４はゲートとドレイン間の全てに設けるし
てもよいし、ゲートとドレイン間の一部に設けるように
してもよい。
バー電極１３を外部に引き出すか、またはゲート電極１
１に内部接続するかは、第１実施例１と同様に選択でき
る。この実施例では、カバー電極１３はソースとドレイ
ン間の全部に設けるようにしている。また、図９に示す
ように、カバー電極１４をゲートとドレイン間にのみ設
けるようにしてもよい。その場合、図９に示すように、
カバー電極１４はゲートとドレイン間の全てに設けるし
てもよいし、ゲートとドレイン間の一部に設けるように
してもよい。
【００２６】次に、本発明の第２実施例に示す非対称型
ＦＥＴの動作について説明する。この実施例ではゲート
電極１１とドレインｎ+ 領域４間の距離Ｌgd＝２μｍと
したので、第１実施例のゲート長１μｍの場合、オン抵
抗は対称型では１００Ωであったのが、３３％増の１３
３Ωになった。また、ドレイン耐圧（図６参照）は２０
％、ゲート耐圧（図７参照）は４０％向上した。
ＦＥＴの動作について説明する。この実施例ではゲート
電極１１とドレインｎ+ 領域４間の距離Ｌgd＝２μｍと
したので、第１実施例のゲート長１μｍの場合、オン抵
抗は対称型では１００Ωであったのが、３３％増の１３
３Ωになった。また、ドレイン耐圧（図６参照）は２０
％、ゲート耐圧（図７参照）は４０％向上した。
【００２７】上記したように、本発明の第２実施例によ
れば、ゲートに対してドレインｎ+領域の間隔を遠ざけ
るようにしたので、オン抵抗は増加するものの、ドレイ
ン耐圧とゲート耐圧を向上させることができる。また、
非対称型ＦＥＴで、カバー電極をゲート電極とドレイン
電極の間の全部または一部とすることにより、ＦＥＴの
浮遊容量を最小にすることができる。
れば、ゲートに対してドレインｎ+領域の間隔を遠ざけ
るようにしたので、オン抵抗は増加するものの、ドレイ
ン耐圧とゲート耐圧を向上させることができる。また、
非対称型ＦＥＴで、カバー電極をゲート電極とドレイン
電極の間の全部または一部とすることにより、ＦＥＴの
浮遊容量を最小にすることができる。
【００２８】次に、本発明の第３実施例について説明す
る。送受信切り替え型アンテナスイッチ回路において、
従来は、図４に示すように、ＦＥＴＱ1 〜Ｑ4 とも対称
型ＦＥＴを用いていた。本発明の第３実施例では、ＦＥ
ＴＱ4 を非対称、かつ部分カバー型（図９参照）とな
し、端子４（アース）側をソース、端子３（ＴＸ）側を
ドレインとする。ＦＥＴＱ1 も同様のＦＥＴとし、端子
１（アンテナ）側をドレイン、端子２（ＲＸ）側をソー
スにする。またＦＥＴＱ2 ，Ｑ3 は従来型の対称型ＦＥ
Ｔとし、カバー電極は形成しない。
る。送受信切り替え型アンテナスイッチ回路において、
従来は、図４に示すように、ＦＥＴＱ1 〜Ｑ4 とも対称
型ＦＥＴを用いていた。本発明の第３実施例では、ＦＥ
ＴＱ4 を非対称、かつ部分カバー型（図９参照）とな
し、端子４（アース）側をソース、端子３（ＴＸ）側を
ドレインとする。ＦＥＴＱ1 も同様のＦＥＴとし、端子
１（アンテナ）側をドレイン、端子２（ＲＸ）側をソー
スにする。またＦＥＴＱ2 ，Ｑ3 は従来型の対称型ＦＥ
Ｔとし、カバー電極は形成しない。
【００２９】次に、その本発明の第３実施例の送受信切
り替え型アンテナスイッチ回路の動作について説明す
る。図４（ｃ）の送信状態においては、ＦＥＴＱ2 がオ
ンになり、高周波電力が通過するが、オン抵抗が小さい
ため、挿入損失は小さい。ＦＥＴＱ3 もオンになり、受
信側を低抵抗で接地するため、高周波電力の受信側への
回り込みは小さい。ＦＥＴＱ1 ，Ｑ4 はオフであるが、
非対称かつ、部分カバー付ＦＥＴであるので、アイソレ
ーション特性が良く、かつカバー電極は接地側になって
いるので、カバー電極の浮遊容量を介した高周波電力の
漏洩も小さい。
り替え型アンテナスイッチ回路の動作について説明す
る。図４（ｃ）の送信状態においては、ＦＥＴＱ2 がオ
ンになり、高周波電力が通過するが、オン抵抗が小さい
ため、挿入損失は小さい。ＦＥＴＱ3 もオンになり、受
信側を低抵抗で接地するため、高周波電力の受信側への
回り込みは小さい。ＦＥＴＱ1 ，Ｑ4 はオフであるが、
非対称かつ、部分カバー付ＦＥＴであるので、アイソレ
ーション特性が良く、かつカバー電極は接地側になって
いるので、カバー電極の浮遊容量を介した高周波電力の
漏洩も小さい。
【００３０】図４（ｂ）の受信状態においては、ＦＥＴ
Ｑ1 がオンになり、受信電波は受信回路に入るが、高入
力インピーダンスであるので挿入損失は問題にならな
い。ＦＥＴＱ4 もオンになり、高周波電力を接地する
が、この時、送信電力は制御回路によりカットされるの
で、耐圧の必要性もなく、多少オン抵抗が高くても問題
にならない。ＦＥＴＱ2 ，Ｑ3 はオフになるが、それぞ
れの両端にかかる電圧は小さいので、従来型の対称ＦＥ
Ｔで問題にならない。
Ｑ1 がオンになり、受信電波は受信回路に入るが、高入
力インピーダンスであるので挿入損失は問題にならな
い。ＦＥＴＱ4 もオンになり、高周波電力を接地する
が、この時、送信電力は制御回路によりカットされるの
で、耐圧の必要性もなく、多少オン抵抗が高くても問題
にならない。ＦＥＴＱ2 ，Ｑ3 はオフになるが、それぞ
れの両端にかかる電圧は小さいので、従来型の対称ＦＥ
Ｔで問題にならない。
【００３１】上記したように、本発明の第３実施例によ
れば、送受信切り替え型アンテナスイッチ回路のＦＥＴ
Ｑ2 ，Ｑ3 を対称型ＦＥＴとしたため、挿入損失が小さ
く、ＦＥＴＱ1 ，Ｑ4 を非対称型かつ、カバー電極付Ｆ
ＥＴで、さらに、ＦＥＴＱ1，Ｑ4 のソースをＦＥＴＱ
3 側としたので、十分な耐圧と、アイソレーションが得
られる。
れば、送受信切り替え型アンテナスイッチ回路のＦＥＴ
Ｑ2 ，Ｑ3 を対称型ＦＥＴとしたため、挿入損失が小さ
く、ＦＥＴＱ1 ，Ｑ4 を非対称型かつ、カバー電極付Ｆ
ＥＴで、さらに、ＦＥＴＱ1，Ｑ4 のソースをＦＥＴＱ
3 側としたので、十分な耐圧と、アイソレーションが得
られる。
【００３２】本発明は、更に以下のような利用形態を有
する。本発明の第１〜３実施例では携帯電話のアンテナ
スイッチ回路と、そのためのＦＥＴについて例示した
が、それ以外のスイッチ回路でＤＰＤＴ型のものには全
て応用できる。ＦＥＴのゲート長を短くして、カットオ
フ周波数ｆT を上げれば、マイクロ波の切り替えスイッ
チとして使用でき、ＤＣ電力をマイクロ波で、チョッピ
ングして、マイクロ波電力を作製するインバータやマイ
クロ波の変調・復調回路としても応用できる。
する。本発明の第１〜３実施例では携帯電話のアンテナ
スイッチ回路と、そのためのＦＥＴについて例示した
が、それ以外のスイッチ回路でＤＰＤＴ型のものには全
て応用できる。ＦＥＴのゲート長を短くして、カットオ
フ周波数ｆT を上げれば、マイクロ波の切り替えスイッ
チとして使用でき、ＤＣ電力をマイクロ波で、チョッピ
ングして、マイクロ波電力を作製するインバータやマイ
クロ波の変調・復調回路としても応用できる。
【００３３】また、半導体はＧａＡｓのみでなく、Ｓｉ
でも、また高周波特性に優れたＩｎＰ、ＩｎＧａＡｓ等
の化合物半導体にも使用できる。なお、本発明は上記実
施例に限定されるものではなく、本発明の趣旨に基づい
て種々の変形が可能であり、これらを本発明の範囲から
排除するものではない。
でも、また高周波特性に優れたＩｎＰ、ＩｎＧａＡｓ等
の化合物半導体にも使用できる。なお、本発明は上記実
施例に限定されるものではなく、本発明の趣旨に基づい
て種々の変形が可能であり、これらを本発明の範囲から
排除するものではない。
【００３４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、カバー電極を設
け、このカバー電極の電位を外部から制御できるように
したので、従来のＦＥＴに比べて、オン抵抗にほとんど
変化がなく、オフ時において、高耐圧特性を得ることが
できる。
よれば、次のような効果を奏することができる。 （１）請求項１記載の発明によれば、カバー電極を設
け、このカバー電極の電位を外部から制御できるように
したので、従来のＦＥＴに比べて、オン抵抗にほとんど
変化がなく、オフ時において、高耐圧特性を得ることが
できる。
【００３５】（２）請求項２記載の発明によれば、カバ
ー電極がゲート電極に内部接続されるようにしたので、
上記（１）記載の発明と同様の効果を奏するとともに、
新たな制御電圧や配線が不要である。 （３）請求項３記載の発明によれば、電界効果型トラン
ジスタをゲートに対して対称型とするようにしたので、
上記（１）又は（２）記載の発明と同様の効果を奏する
とともに、ウエハ上のパターンレイアウトにおいて、ソ
ース・ドレインの区別がないので、高密度なレイアウト
が可能になり、チップ面積を小さくすることができる。
ー電極がゲート電極に内部接続されるようにしたので、
上記（１）記載の発明と同様の効果を奏するとともに、
新たな制御電圧や配線が不要である。 （３）請求項３記載の発明によれば、電界効果型トラン
ジスタをゲートに対して対称型とするようにしたので、
上記（１）又は（２）記載の発明と同様の効果を奏する
とともに、ウエハ上のパターンレイアウトにおいて、ソ
ース・ドレインの区別がないので、高密度なレイアウト
が可能になり、チップ面積を小さくすることができる。
【００３６】（４）請求項４記載の発明によれば、カバ
ー電極を電界効果型トランジスタのゲート電極とドレイ
ン電極間の全部または一部に設けるようにしたので、上
記（１）、（２）又は（３）記載の発明と同様の効果を
奏するとともに、ＦＥＴのカバー電極がもたらす浮遊容
量（Ｃgs：ゲート・ソース間浮遊容量）を最小にするこ
とができる。
ー電極を電界効果型トランジスタのゲート電極とドレイ
ン電極間の全部または一部に設けるようにしたので、上
記（１）、（２）又は（３）記載の発明と同様の効果を
奏するとともに、ＦＥＴのカバー電極がもたらす浮遊容
量（Ｃgs：ゲート・ソース間浮遊容量）を最小にするこ
とができる。
【００３７】（５）請求項５記載の発明によれば、電界
効果型トランジスタをゲートに対して非対称型とする。
すなわち、ゲートに対してドレインｎ+ 領域の間隔を遠
ざけたので、上記（１）又は（２）記載の発明と同様の
効果を奏するとともに、ドレイン耐圧とゲート耐圧を向
上させることができる。 （６）請求項６記載の発明によれば、電界効果型トラン
ジスタをゲートに対して非対称型とするとともに、カバ
ー電極をゲート電極とドレイン電極の間全部または一部
に設けるようにしたので、上記（５）記載の発明の効果
を奏することができるとともに、ＦＥＴの浮遊容量を最
小にすることができる。
効果型トランジスタをゲートに対して非対称型とする。
すなわち、ゲートに対してドレインｎ+ 領域の間隔を遠
ざけたので、上記（１）又は（２）記載の発明と同様の
効果を奏するとともに、ドレイン耐圧とゲート耐圧を向
上させることができる。 （６）請求項６記載の発明によれば、電界効果型トラン
ジスタをゲートに対して非対称型とするとともに、カバ
ー電極をゲート電極とドレイン電極の間全部または一部
に設けるようにしたので、上記（５）記載の発明の効果
を奏することができるとともに、ＦＥＴの浮遊容量を最
小にすることができる。
【００３８】（７）請求項７記載の発明によれば、小さ
なオン抵抗と大きなソース・ドレイン間耐圧を有する送
受信切り替え型アンテナスイッチ回路を提供することが
できる。 （８）請求項８記載の発明によれば、ＦＥＴＱ2 ，Ｑ3
を対称型ＦＥＴとしたため、挿入損失が小さく、ＦＥＴ
Ｑ1 ，Ｑ4 を非対称型かつ、カバー電極付ＦＥＴで、さ
らに、ＦＥＴＱ1 ，Ｑ4 のソースをＦＥＴＱ3 側とした
ので、十分な耐圧と、アイソレーションを得ることがで
きる。
なオン抵抗と大きなソース・ドレイン間耐圧を有する送
受信切り替え型アンテナスイッチ回路を提供することが
できる。 （８）請求項８記載の発明によれば、ＦＥＴＱ2 ，Ｑ3
を対称型ＦＥＴとしたため、挿入損失が小さく、ＦＥＴ
Ｑ1 ，Ｑ4 を非対称型かつ、カバー電極付ＦＥＴで、さ
らに、ＦＥＴＱ1 ，Ｑ4 のソースをＦＥＴＱ3 側とした
ので、十分な耐圧と、アイソレーションを得ることがで
きる。
【図１】本発明の第１実施例を示す対称型ＦＥＴの断面
図である。
図である。
【図２】従来の対称型のＦＥＴの断面図である。
【図３】送受信切り替え型アンテナスイッチ回路の構成
図である。
図である。
【図４】ＦＥＴを用いた送受信切り替え型アンテナスイ
ッチ回路の構成図である。
ッチ回路の構成図である。
【図５】本発明の第１実施例を示す対称型ＦＥＴの変形
例の断面図である。
例の断面図である。
【図６】従来の対称型ＦＥＴと本発明の対称型ＦＥＴの
ソース・ドレイン間電圧（Ｖds）とソース・ドレイン間
電流（Ｉds）の特性図である。
ソース・ドレイン間電圧（Ｖds）とソース・ドレイン間
電流（Ｉds）の特性図である。
【図７】従来の対称型ＦＥＴと本発明の対称型ＦＥＴの
ゲート・ドレイン間電圧（Ｖgd）とソース開放時のゲー
ト・ドレイン間逆方向電流（Ｉgdo ）の特性図である。
ゲート・ドレイン間電圧（Ｖgd）とソース開放時のゲー
ト・ドレイン間逆方向電流（Ｉgdo ）の特性図である。
【図８】本発明の第２実施例を示す非対称型ＦＥＴの断
面図である。
面図である。
【図９】本発明の第２実施例を示す対称型ＦＥＴの変形
例の断面図である。
例の断面図である。
１ ＧａＡｓ基板 ２ ソースｎ+ 領域 ３ チャネル ４ ドレインｎ+ 領域 ５ ソース電極 ６，１１ ゲート電極 ７ ドレイン電極 ８，１２ 絶縁膜 ９，１０，１３，１４ カバー電極（金属膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｑ 3/00 9447−4Ｍ Ｈ０１Ｌ 29/80 Ｂ 23/00 Ｈ０４Ｂ 1/40
Claims (8)
- 【請求項１】 スイッチ回路を構成する電界効果型トラ
ンジスタにおいて、（ａ）チャネル上を覆う絶縁膜上に
形成されるカバー電極と、（ｂ）該カバー電極の電位を
外部から制御する手段とを具備することを特徴とする半
導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記カバー電極を電界効果型トランジスタのゲート電極と
内部接続してなる半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して対称型と
する半導体装置。 - 【請求項４】 請求項１、２又は３記載の半導体装置に
おいて、前記カバー電極を電界効果型トランジスタのゲ
ート電極とドレイン電極間の全部または一部に設けてな
る半導体装置。 - 【請求項５】 請求項１又は２記載の半導体装置におい
て、電界効果型トランジスタをゲートに対して非対称型
とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、前
記カバー電極を電界効果型トランジスタのゲート電極と
ドレイン電極の間全部または一部に設けてなる半導体装
置。 - 【請求項７】 送受信切り替え型アンテナスイッチ回路
において、それを構成する電界効果型トランジスタの全
部又は１部を請求項１乃至６のいずれか１項記載の半導
体装置としてなる送受信切り替え型アンテナスイッチ回
路。 - 【請求項８】 送受信切り替え型アンテナスイッチ回路
において、対向する一組の電界効果型トランジスタ（Ｑ
2 ，Ｑ3 ）を対称型電界効果型トランジスタとし、もう
一組の対向する電界効果型トランジスタ（Ｑ1 ，Ｑ4 ）
を請求項１乃至６のいずれか１項記載の半導体装置とし
てなる送受信切り替え型アンテナスイッチ回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033221A JPH09232827A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及び送受信切り替え型アンテナスイッチ回路 |
| US08/791,845 US5872369A (en) | 1996-02-21 | 1997-01-30 | Solid-state antenna switch and field-effect transistor |
| KR1019970003625A KR100325087B1 (ko) | 1996-02-21 | 1997-02-05 | 반도체장치및안테나스위치회로 |
| EP97101898A EP0792028A3 (en) | 1996-02-21 | 1997-02-06 | Solid-state antenna switch and field-effect transistor |
| CN97102822A CN1113417C (zh) | 1996-02-21 | 1997-02-21 | 场效应晶体管和使用该晶体管的固态天线开关 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8033221A JPH09232827A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及び送受信切り替え型アンテナスイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09232827A true JPH09232827A (ja) | 1997-09-05 |
Family
ID=12380401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8033221A Abandoned JPH09232827A (ja) | 1996-02-21 | 1996-02-21 | 半導体装置及び送受信切り替え型アンテナスイッチ回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5872369A (ja) |
| EP (1) | EP0792028A3 (ja) |
| JP (1) | JPH09232827A (ja) |
| KR (1) | KR100325087B1 (ja) |
| CN (1) | CN1113417C (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100571A (en) * | 1998-06-16 | 2000-08-08 | Nec Corporation | Fet having non-overlapping field control electrode between gate and drain |
| KR100683085B1 (ko) * | 2002-04-17 | 2007-02-15 | 산요덴키가부시키가이샤 | 반도체 스위치 회로 장치 및 그 제조 방법 |
| JP2007505483A (ja) * | 2003-09-09 | 2007-03-08 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | シングルゲートまたはマルチゲートフィールドプレート製造 |
| JP2008533717A (ja) * | 2005-03-11 | 2008-08-21 | クリー インコーポレイテッド | ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ |
| JP2012018972A (ja) * | 2010-07-06 | 2012-01-26 | Sanken Electric Co Ltd | 半導体装置 |
| JP2012134252A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Electro-Mechanics Co Ltd | 高周波半導体スイッチ |
| US8283699B2 (en) | 2006-11-13 | 2012-10-09 | Cree, Inc. | GaN based HEMTs with buried field plates |
| JP2012235153A (ja) * | 2004-05-11 | 2012-11-29 | Cree Inc | トランジスタ |
| US9397173B2 (en) | 2003-09-09 | 2016-07-19 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3180776B2 (ja) * | 1998-09-22 | 2001-06-25 | 日本電気株式会社 | 電界効果型トランジスタ |
| JP2003203930A (ja) * | 2002-01-08 | 2003-07-18 | Nec Compound Semiconductor Devices Ltd | ショットキーゲート電界効果型トランジスタ |
| US6882829B2 (en) * | 2002-04-02 | 2005-04-19 | Texas Instruments Incorporated | Integrated circuit incorporating RF antenna switch and power amplifier |
| US6853072B2 (en) * | 2002-04-17 | 2005-02-08 | Sanyo Electric Co., Ltd. | Semiconductor switching circuit device and manufacturing method thereof |
| JP2003309130A (ja) * | 2002-04-17 | 2003-10-31 | Sanyo Electric Co Ltd | 半導体スイッチ回路装置 |
| US7573078B2 (en) | 2004-05-11 | 2009-08-11 | Cree, Inc. | Wide bandgap transistors with multiple field plates |
| KR100592735B1 (ko) * | 2004-11-16 | 2006-06-26 | 한국전자통신연구원 | 반도체 소자의 트랜지스터 및 그 제조방법 |
| JP2006173571A (ja) * | 2004-12-14 | 2006-06-29 | Korea Electronics Telecommun | 半導体素子のトランジスタ及びその製造方法 |
| JP2006202948A (ja) * | 2005-01-20 | 2006-08-03 | Toshiba Corp | 半導体素子 |
| US7592211B2 (en) | 2006-01-17 | 2009-09-22 | Cree, Inc. | Methods of fabricating transistors including supported gate electrodes |
| US7709269B2 (en) | 2006-01-17 | 2010-05-04 | Cree, Inc. | Methods of fabricating transistors including dielectrically-supported gate electrodes |
| US8823057B2 (en) | 2006-11-06 | 2014-09-02 | Cree, Inc. | Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices |
| US7692263B2 (en) | 2006-11-21 | 2010-04-06 | Cree, Inc. | High voltage GaN transistors |
| JP4870644B2 (ja) * | 2006-12-05 | 2012-02-08 | 韓國電子通信研究院 | ミリメートル波帯域制御回路用高隔離度スイッチ素子 |
| KR100976627B1 (ko) * | 2007-12-10 | 2010-08-18 | 한국전자통신연구원 | 밀리미터파 대역 제어회로용 스위치 회로 |
| CN103219977B (zh) * | 2012-01-19 | 2016-08-24 | 三星电机株式会社 | 高频半导体开关 |
| JP2013182992A (ja) * | 2012-03-01 | 2013-09-12 | Toshiba Corp | 半導体装置 |
| JP2013183062A (ja) * | 2012-03-02 | 2013-09-12 | Toshiba Corp | 半導体装置 |
| JP2014017423A (ja) * | 2012-07-10 | 2014-01-30 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US10014475B2 (en) | 2013-04-17 | 2018-07-03 | Empire Technology Development Llc | Graphene nanoribbons as semiconductors for organic thin film transistors |
| US9425308B2 (en) * | 2013-12-31 | 2016-08-23 | Delta Electronics, Inc. | Power semiconductor device and method for fabricating the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4947232A (en) * | 1980-03-22 | 1990-08-07 | Sharp Kabushiki Kaisha | High voltage MOS transistor |
| JPS56169369A (en) * | 1980-05-30 | 1981-12-26 | Sharp Corp | High withstand voltage mos field effect semiconductor device |
| USRE32369E (en) * | 1980-11-17 | 1987-03-10 | Ball Corporation | Monolithic microwave integrated circuit with integral array antenna |
| JPS6177359A (ja) * | 1984-09-21 | 1986-04-19 | Fujitsu Ltd | 半導体記憶装置 |
| US4894114A (en) * | 1987-02-11 | 1990-01-16 | Westinghouse Electric Corp. | Process for producing vias in semiconductor |
| JPH0349401A (ja) * | 1989-07-18 | 1991-03-04 | Mitsubishi Electric Corp | マイクロ波素子 |
| US5585288A (en) * | 1990-07-16 | 1996-12-17 | Raytheon Company | Digital MMIC/analog MMIC structures and process |
| US5705940A (en) * | 1990-07-16 | 1998-01-06 | Raytheon Company | Logic family for digitally controlled analog monolithic microwave integrated circuits |
| JPH05243572A (ja) * | 1992-02-27 | 1993-09-21 | Fujitsu Ltd | 半導体装置 |
| JPH0799251A (ja) * | 1992-12-10 | 1995-04-11 | Sony Corp | 半導体メモリセル |
| JP2738315B2 (ja) * | 1994-11-22 | 1998-04-08 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
-
1996
- 1996-02-21 JP JP8033221A patent/JPH09232827A/ja not_active Abandoned
-
1997
- 1997-01-30 US US08/791,845 patent/US5872369A/en not_active Expired - Fee Related
- 1997-02-05 KR KR1019970003625A patent/KR100325087B1/ko not_active IP Right Cessation
- 1997-02-06 EP EP97101898A patent/EP0792028A3/en not_active Withdrawn
- 1997-02-21 CN CN97102822A patent/CN1113417C/zh not_active Expired - Fee Related
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6100571A (en) * | 1998-06-16 | 2000-08-08 | Nec Corporation | Fet having non-overlapping field control electrode between gate and drain |
| KR100683085B1 (ko) * | 2002-04-17 | 2007-02-15 | 산요덴키가부시키가이샤 | 반도체 스위치 회로 장치 및 그 제조 방법 |
| JP2007505483A (ja) * | 2003-09-09 | 2007-03-08 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | シングルゲートまたはマルチゲートフィールドプレート製造 |
| US10109713B2 (en) | 2003-09-09 | 2018-10-23 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
| US9496353B2 (en) | 2003-09-09 | 2016-11-15 | The Regents Of The University Of California | Fabrication of single or multiple gate field plates |
| JP2012044207A (ja) * | 2003-09-09 | 2012-03-01 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| US9397173B2 (en) | 2003-09-09 | 2016-07-19 | Cree, Inc. | Wide bandgap transistor devices with field plates |
| JP2012164994A (ja) * | 2003-09-09 | 2012-08-30 | Regents Of The Univ Of California | シングルゲートまたはマルチゲートフィールドプレート製造 |
| JP2012235153A (ja) * | 2004-05-11 | 2012-11-29 | Cree Inc | トランジスタ |
| US9773877B2 (en) | 2004-05-13 | 2017-09-26 | Cree, Inc. | Wide bandgap field effect transistors with source connected field plates |
| JP2012178595A (ja) * | 2005-03-11 | 2012-09-13 | Cree Inc | ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ |
| JP2008533717A (ja) * | 2005-03-11 | 2008-08-21 | クリー インコーポレイテッド | ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ |
| US11791385B2 (en) | 2005-03-11 | 2023-10-17 | Wolfspeed, Inc. | Wide bandgap transistors with gate-source field plates |
| US8283699B2 (en) | 2006-11-13 | 2012-10-09 | Cree, Inc. | GaN based HEMTs with buried field plates |
| US8933486B2 (en) | 2006-11-13 | 2015-01-13 | Cree, Inc. | GaN based HEMTs with buried field plates |
| JP2012018972A (ja) * | 2010-07-06 | 2012-01-26 | Sanken Electric Co Ltd | 半導体装置 |
| JP2012134252A (ja) * | 2010-12-20 | 2012-07-12 | Samsung Electro-Mechanics Co Ltd | 高周波半導体スイッチ |
| US9679981B2 (en) | 2013-06-09 | 2017-06-13 | Cree, Inc. | Cascode structures for GaN HEMTs |
| US9755059B2 (en) | 2013-06-09 | 2017-09-05 | Cree, Inc. | Cascode structures with GaN cap layers |
| US9847411B2 (en) | 2013-06-09 | 2017-12-19 | Cree, Inc. | Recessed field plate transistor structures |
Also Published As
| Publication number | Publication date |
|---|---|
| US5872369A (en) | 1999-02-16 |
| KR970063583A (ko) | 1997-09-12 |
| CN1166694A (zh) | 1997-12-03 |
| KR100325087B1 (ko) | 2002-09-05 |
| CN1113417C (zh) | 2003-07-02 |
| EP0792028A2 (en) | 1997-08-27 |
| EP0792028A3 (en) | 2001-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09232827A (ja) | 半導体装置及び送受信切り替え型アンテナスイッチ回路 | |
| US5748053A (en) | Switching circuit | |
| US6642578B1 (en) | Linearity radio frequency switch with low control voltage | |
| US5818099A (en) | MOS high frequency switch circuit using a variable well bias | |
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| JP2947808B2 (ja) | 可変減衰器 | |
| US7738841B2 (en) | Systems, methods and apparatuses for high power complementary metal oxide semiconductor (CMOS) antenna switches using body switching and external component in multi-stacking structure | |
| US20010040479A1 (en) | Electronic switch | |
| US5313083A (en) | R.F. switching circuits | |
| US20180302046A1 (en) | Integrated gallium nitride power amplifier and switch | |
| US4947062A (en) | Double balanced mixing | |
| US20090184747A1 (en) | Switch circuit | |
| KR20010104671A (ko) | 화합물 반도체 스위치 회로 장치 | |
| US20080174357A1 (en) | Semiconductor device | |
| US20080203478A1 (en) | High Frequency Switch With Low Loss, Low Harmonics, And Improved Linearity Performance | |
| JP2002043911A (ja) | 半導体スイッチ回路および半導体装置 | |
| JPH098501A (ja) | 高周波スイッチ | |
| JP3630797B2 (ja) | 半導体装置 | |
| US6737890B2 (en) | Switching circuit device | |
| US8299835B2 (en) | Radio-frequency switch circuit with separately controlled shunt switching device | |
| Simin et al. | Novel approaches to microwave switching devices using nitride technology | |
| CN107395169A (zh) | 开关 | |
| JPH06104718A (ja) | 半導体スイッチ回路 | |
| JP3539106B2 (ja) | 高周波用半導体スイッチ回路およびそれを用いた制御方法 | |
| US11722134B2 (en) | Radio frequency communication system and radio frequency switch thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040601 |