[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2013026459A - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP2013026459A
JP2013026459A JP2011160209A JP2011160209A JP2013026459A JP 2013026459 A JP2013026459 A JP 2013026459A JP 2011160209 A JP2011160209 A JP 2011160209A JP 2011160209 A JP2011160209 A JP 2011160209A JP 2013026459 A JP2013026459 A JP 2013026459A
Authority
JP
Japan
Prior art keywords
electrode
layer
resistance change
voltage
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011160209A
Other languages
English (en)
Inventor
Hidenori Miyagawa
英典 宮川
Akira Takashima
章 高島
Akisuke Fujii
章輔 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011160209A priority Critical patent/JP2013026459A/ja
Priority to EP12815480.4A priority patent/EP2735027A4/en
Priority to CN201280010756.3A priority patent/CN103403867B/zh
Priority to PCT/JP2012/057251 priority patent/WO2013011715A1/en
Priority to TW101109501A priority patent/TWI460896B/zh
Priority to TW103128957A priority patent/TWI555245B/zh
Publication of JP2013026459A publication Critical patent/JP2013026459A/ja
Priority to US13/967,885 priority patent/US9865809B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/33—Material including silicon
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/30—Resistive cell, memory material aspects
    • G11C2213/34—Material includes an oxide or a nitride
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Semiconductor Memories (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

【課題】デバイス特性の劣化やバラツキを低減でき、整流機能を有する不揮発性抵抗変化素子を提供する。
【解決手段】金属元素を含む上部電極１と、ｎ型半導体を含む下部電極２と、上部電極１と下部電極２との間に配置され、上部電極１が含む金属元素から構成される導体部を有する抵抗変化層３とを備える。抵抗変化層３が有する導体部は下部電極２との間に離間を有している。
【選択図】図５

Description

本発明の実施形態は、不揮発性抵抗変化素子に関する。
近年、ＲｅＲＡＭ(Resistive Random Access Memory)に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。この不揮発性抵抗変化素子は、低電圧動作、高速スイッチングおよび微細化が可能であるため、フローティングゲート型ＮＡＮＤフラッシュメモリを置き換える次世代の大容量記憶装置として有力な候補である。特に、アモルファスシリコンを抵抗変化層とした不揮発性抵抗変化素子は、低電流動作化、データ保持特性、書き換え耐性および微細化の観点から有望である。
この不揮発性抵抗変化素子をメモリセルとして用いた大容量記憶装置として、クロスポイント型構造のメモリが提案されている。このようなクロスポイント型メモリにおいては、選択セルの書き込み、読み出し、及び消去時に非選択セルへの回り込み電流が発生する。
回り込み電流が発生すると、大容量記憶装置において消費電力が増加し、また選択セルへの書き込みおよび消去が困難になってしまう。さらには、電流増大による配線の断線等を引き起こすため、アレイそのものが成立しなくなる。このため、クロスポイント型構造においては、二端子の不揮発性抵抗変化素子にダイオードを組み合わせて整流機能を持たせることが必須となっている。
しかしながら、不揮発性抵抗変化素子とダイオードを組み合わせることは素子サイズを大きくすることになり、これは集積化を難しくする。これらの問題を解決するためには、整流機能付きの不揮発性抵抗変化素子が必要であり、現在、その素子の開発が求められている。
不揮発性抵抗変化素子は、例えば抵抗変化層、金属電極とその対向電極である半導体層からなり、金属電極から導電性フィラメントが成長して対向電極に短絡、及び導電性フィラメントが金属電極に再格納されることにより、電極間の抵抗が変化しスイッチング特性が得られる。このような抵抗変化素子の場合、導電性フィラメントが半導体層に直接接触するために界面での化学反応によるショットキー特性変化や半導体層への導電性フィラメント（金属）の拡散で起こる再結合中心形成による電流バラツキなど、デバイス特性のバラツキが起こりうる。
米国特許出願公開第２００９／００１４７０７号明細書
デバイス特性の劣化やバラツキを低減でき、整流機能を有する不揮発性抵抗変化素子を提供する。
一実施態様の不揮発性抵抗変化素子は、金属元素を含む第１電極と、ｎ型半導体を含む第２電極と、前記第１電極と前記第２電極との間に配置され、前記第１電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、前記半導体元素を含む層が有する前記導体部は前記第２電極との間に離間を有していることを特徴とする。
実施形態に係る不揮発性抵抗変化素子の構造とそのバンド図を示す図である。 実施形態に係る不揮発性抵抗変化素子の構造とそのバンド図を示す図である。 比較例の不揮発性抵抗変化素子の構造とそのバンド図を示す図である。 比較例の不揮発性抵抗変化素子の構造とそのバンド図を示す図である。 第１実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。 第１実施形態に係る不揮発性抵抗変化素子の低抵抗状態と高抵抗状態を示す断面図である。 第１実施形態に係る不揮発性抵抗変化素子における電流−電圧特性を示す図である。 第１実施形態に係る他の不揮発性抵抗変化素子における電流−電圧特性を示す図である。 第２実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。 第２実施形態に係る不揮発性抵抗変化素子の低抵抗状態と高抵抗状態を示す断面図である。 第３実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。 第３実施形態に係る不揮発性抵抗変化素子の低抵抗状態と高抵抗状態を示す断面図である。 第４実施形態に係るメモリセルアレイの構成を示す図である。 第４実施形態に係るメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 第４実施形態に係るメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 第４実施形態に係るメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
以下、図面を参照して実施形態の不揮発性抵抗変化素子について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
［基本概念］
実施形態の不揮発性抵抗変化素子は、第１電極と、第１電極に対向する第２電極と、第１電極と第２電極との間に配置された抵抗変化層とを備える。第１電極は金属元素を含み、第２電極はｎ型半導体を含む。抵抗変化層は半導体層から形成される。
抵抗変化層は、第１電極が含む金属元素から構成される導体部（以下、フィラメントと記す）を有する。抵抗変化層が有するフィラメントは、第２電極との間に離間を有している。
また、抵抗変化層と第２電極との間に拡散防止層を配置してもよい。拡散防止層は、フィラメントが抵抗変化層から第２電極へ拡散するのを防止する。これにより、フィラメントと第２電極との間に離間が形成される。
抵抗変化層では第１電極からフィラメントが出し入れされることにより、抵抗変化層の抵抗が可逆的に変化可能である。抵抗変化層が有するフィラメントと第２電極との離間は、第１電極と第２電極の電気的制御、もしくは抵抗変化層と第２電極間への拡散防止層の挿入によって形成される。
以下に、実施形態の不揮発性抵抗変化素子（拡散防止層あり）の構造とそのバンド図について述べる。
図１（ａ）及び図２（ａ）は、実施形態の不揮発性抵抗変化素子の構造を示し、図１（ａ）は高抵抗状態を、図２（ａ）は低抵抗状態を示す。
図１（ａ）及び図２（ａ）に示すように、第１電極１と第２電極２との間には抵抗変化層３が配置され、抵抗変化層３と第２電極２との間には拡散防止層４が配置される。図１（ａ）に示す高抵抗状態では、抵抗変化層３にフィラメントが形成されておらず、不揮発性抵抗変化素子は高抵抗状態に設定されている。図２（ａ）に示す低抵抗状態では、抵抗変化層３内に第１電極１から拡散防止層４に達するフィラメント３ａが形成され、不揮発性抵抗変化素子は低抵抗状態に設定されている。ここでは、第１電極１は金属から形成され、第２電極２はｎ型シリコン（Ｓｉ）から形成されている。
図１（ｂ）〜図１（ｅ）に、図１（ａ）に示した高抵抗状態におけるバンド図を示し、図２（ｂ）〜図２（ｅ）に図２（ａ）に示した低抵抗状態におけるバンド図を示す。
図１（ａ）に示すフィラメントが形成されていない高抵抗状態では、イオン供給源である第１電極１に正の電圧が印加されると、第２電極２のｎ型Ｓｉは蓄積状態となる（図１（ｂ））。逆に、第１電極１に負の電圧を印加すると、第２電極２には空乏層が形成され（図１（ｄ））、さらなる負の高電圧を印加すると反転状態となる（図１（ｅ））。
図２（ａ）に示すフィラメント３ａが形成された低抵抗状態でも、第１電極１に負の電圧を印加すると、拡散防止層４を有することにより、フィラメント３ａを構成する金属と第２電極２のｎ型Ｓｉとが直接結合せず、高抵抗状態と同じように空乏層が形成される（図２（ｄ））。空乏層が形成された状態では電流が流れない。よって、低抵抗状態でも空乏層が形成される構造にすることにより、電流−電圧曲線が非対称性となる整流効果が得られる。さらに、第１電極１に負の高電圧を印加すると、反転状態となり、抵抗変化層３にも十分な電圧が加わり低抵抗状態から高抵抗状態に遷移するリセット動作が起こる（図２（ｅ））。
一方、抵抗変化層３と第２電極２との間に拡散防止層を配置せず、フィラメント３ａと第２電極２間に離間を形成しない場合のバンド図は以下のようになる。
図３（ａ）に示すフィラメントが形成されていない高抵抗状態では、イオン供給源である第１電極１に正の電圧が印加されると、第２電極２のｎ型Ｓｉは蓄積状態となる（図３（ｂ））。逆に、第１電極１に負の電圧が印加されると、第２電極２には空乏層が形成され（図３（ｄ））、負の高電圧を印加すると反転する（図３（ｅ））。
しかし、図４（ａ）に示すフィラメントが形成された低抵抗状態では、第１電極１に負の電圧が印加されると、第１電極１（フィラメント３ａ）を構成する金属と第２電極２のｎ型Ｓｉとの直接結合となる。特に、第１電極１の金属の仕事関数がｎ型Ｓｉの仕事関数より小さい場合はオーミック接触となり、第１電極１に負の電圧が印加されても空乏層は形成されず、整流効果は全く得られない（図４（ｄ））。
第２電極にｎ型半導体を用い、かつ抵抗変化層が有するフィラメントと第２電極との間に離間を形成するという組み合わせにより、従来構造に比べて、デバイス特性の劣化やバラツキが小さく、かつ整流機能を備える不揮発性抵抗変化素子を形成できる。
［第１実施形態］
［１］不揮発性抵抗変化素子の構造
図５は、第１実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。
図示するように、不揮発性抵抗変化素子１０は、上部電極（第１電極）１、下部電極（第２電極）２、及び抵抗変化層（半導体層）３を有する。抵抗変化層３は、上部電極１と下部電極２との間に配置される。抵抗変化層３内には、上部電極１が含む金属元素から構成されたフィラメントが形成される。抵抗変化層３に形成されるフィラメントは、下部電極２との間に離間を有している。換言すると、抵抗変化層３が有するフィラメントは下部電極２と離隔している。
上部電極１は金属を含む電極である。上部電極１として適用可能な材料は、例えばＡｇ、Ｃｏ、Ｎｉ、Ｔｉ、Ｃｕ、Ａｌ、Ａｕ、Ｆｅ、Ｃｒ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、Ｚｒ、Ｉｒやそれらの窒化物、炭化物、酸化物、シリサイドなどである。さらに、ここで挙げた金属を含む合金材料を上部電極１として用いてもよい。
下部電極２は、例えばｎ型半導体層から形成される。ｎ型半導体層のｎ型不純物濃度は、ｎ型半導体の空乏化が顕著になる１０−１８ｃｍ−３以下が望ましい。また、下部電極２の抵抗値は、０．０１Ω以上であることが望ましい。さらに、下部電極２には、不純物を高濃度ドープしたシリコンを用いてもよい。
抵抗変化層３は、例えば半導体層から形成される。半導体層が含む半導体元素は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、抵抗変化層３は、非晶質半導体であってもよいし、多晶質半導体あるいは単晶質半導体であってもよい。例えば、抵抗変化層３には、アモルファスシリコン、多結晶シリコンあるいは単結晶シリコンを用いることができる。また、抵抗変化層３が含む半導体元素に窒素（Ｎ）または酸素（Ｏ）が添加されていてもよく、例えば、シリコン窒化膜（ＳｉＮ）またはシリコン酸化膜（ＳｉＯ２）などであってもよい。
また、抵抗変化層３の膜厚は、典型的には１ｎｍ〜３００ｎｍである。抵抗変化素子１０の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜５０ｎｍがより好ましい。抵抗変化層３の最適な膜厚は、抵抗変化層の材料とその抵抗値によって決定されるものである。
下部電極２とは、可変抵抗層３を形成するときの下地となる電極のことであり、上部電極１とは、可変抵抗層３を形成した後に形成される電極のことである。
［２］不揮発性抵抗変化素子の製造方法
次に、第１実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。
まず、半導体基板、例えば、シリコン単結晶基板にリン（Ｐ）イオンを加速電圧３０ｋｅＶ、ドーズ量４×１０１３ｃｍ−２で注入する。その後、シリコン基板に活性化アニールを施して、下部電極２としてのｎ型シリコン層を形成する。
次に、化学気相成長法（Chemical Vapor Deposition：ＣＶＤ）により、抵抗変化層３としてのアモルファスシリコンを下部電極２上に堆積する。本実施形態の場合、アモルファスシリコンは、プラズマＣＶＤ(plasma-enhanced chemical vapor deposition：ＰＥ−ＣＶＤ)法を用い、成膜温度が２５０℃で形成される。
次に、例えばスパッタ法により、抵抗変化層３上に上部電極１としてのＡｇを形成する。以上により、図５に示した不揮発性抵抗変化素子１０が製造される。
［３］不揮発性抵抗変化素子の特性
上述した製造方法により製造された抵抗変化素子１０のスイッチング原理を、図６（ａ）及び図６（ｂ）を用いて説明する。
図６（ａ）は、図５に示した不揮発性抵抗変化素子１０の低抵抗状態を示す断面図である。
抵抗変化層３に形成されるフィラメント３ａの成長過程は以下のようになる。上部電極１が下部電極２よりも高電位になるように設定することにより、上部電極１にセット電圧を印加する。上部電極１にセット電圧が印加されると、上部電極１内の金属元素がイオン化され、図６（ａ）に示すように、イオン化された金属元素（金属イオン）３ｂが抵抗変化層３に侵入する。また同時に、電子が下部電極２を介して抵抗変化層３に供給される。
そして、抵抗変化層３において、金属イオン３ｂと電子とが結合することにより、上部電極１の金属元素から構成されたフィラメント３ａが抵抗変化層３内に成長する。フィラメント３ａは下部電極２側へ抵抗変化層３内を成長するが、下部電極２には達せず、フィラメント３ａは下部電極２との間に離間を有する構造となる。これにより、上部電極１と下部電極２間の抵抗が小さくなることにより、不揮発性抵抗変化素子１０が低抵抗状態にセットされる。
図６（ｂ）は、図５に示した不揮発性抵抗変化素子１０の高抵抗状態を示す断面図である。
抵抗変化層３に形成されたフィラメント３ａの消滅過程は以下のようになる。上部電極１が下部電極２よりも低電位になるように設定することにより、上部電極１にリセット電圧を印加する。上部電極１にリセット電圧が印加されると、下部電極２を介してホールが抵抗変化層３に供給されて、抵抗変化層３内でフィラメント３ａを構成する金属元素がイオン化される。そして、フィラメント３ａの金属元素が上部電極１に回収され、抵抗変化層３内のフィラメント３ａが消滅する。これにより、不揮発性抵抗変化素子１０が高抵抗状態にリセットされる。
上述した低抵抗状態及び高抵抗状態は、電圧印加の極性により可逆制御が可能である。このとき、高抵抗状態をオフ状態、低抵抗状態をオン状態に対応させる。そして、ある電圧を印加したときに、不揮発性抵抗変化素子１０に流れる電流値を読み取り、オン状態とオフ状態を区別することによりメモリとして動作させることができる。また、高抵抗状態と低抵抗状態間の遷移は電圧印加時にしか生じないため、不揮発性メモリを実現することができる。
なお、図６（ａ）及び図６（ｂ）に示したように、抵抗変化層３内におけるフィラメント３ａの成長及び消滅により、低抵抗状態及び高抵抗状態が形成される例を説明したが、抵抗変化層３内の全体に上部電極１の金属元素が拡散することによって低抵抗状態及び高抵抗状態が形成されるようにしてもよい。
また、図７は、図５に示した不揮発性抵抗変化素子１０における電流−電圧特性を示す図であり、不揮発性抵抗変化素子１０のスイッチング特性を表している。
本実施形態では、フィラメント３ａと下部電極２との間に離間を設けるために、ＤＣ測定で上限電流制限(コンプライアンス電流)を設定することで電気的に制御を行った。ここで、コンプライアンス電流は５００ｎＡとした。フィラメント３ａの制御としては、上限電流制限に限らず、パルス制御でもよい。パルス制御方法としては、例えば、パルス幅、パルス時間、印加パルス回数の最適化による制御方法が挙げられる。
図７に示すように、不揮発性抵抗変化素子の上部電極１に与える電圧を正方向に増大させると、高抵抗状態から低抵抗状態へ遷移する。一方、低抵抗状態の不揮発性抵抗変化素子に対して上部電極１に与える電圧を負方向に掃引すると、１Ｖ程度まで電流があまり流れない領域があり、さらなる負への電圧掃引により電流が急激に減少し、低抵抗状態から高抵抗状態へ遷移する。
そして、高抵抗状態では、上部電極１に与える電圧がリセット電圧Ｖresetよりある程度大きい範囲では、その電圧に対して電流がほとんど流れなくなる。この状態からさらに上部電極１に与える電圧を正方向へ掃引すると、高抵抗状態から低抵抗状態へ遷移する。
すなわち、この不揮発性抵抗変化素子は、高抵抗状態と低抵抗状態との間で可逆的に遷移し、１ビット分のデータを記憶することができる。
また、図７の電流−電圧特性から、上部電極１と下部電極２間に０Ｖからリセット電圧まで電圧を掃引したときに、０Ｖとリセット電圧の２分の１の電圧との間の電流変化量の最大値が、リセット電圧の２分の１の電圧とリセット電圧との間の電流変化量の最大値に比べて小さいことがわかる。
図８は、他の不揮発性抵抗変化素子における電流−電圧特性を示す図である。
図示するように、イオン供給源である上部電極に０Ｖから正に電圧を掃引することで抵抗変化層内にフィラメントが形成され、不揮発性抵抗変化素子は高抵抗状態から低抵抗状態に遷移する（矢印Ａ）。このとき、抵抗変化素子が低抵抗状態となり、大電流が流れることによる素子破壊を防ぐために、測定機器の電流上限機能を用いて設定電流以上は流れないようにした。
次に、正電圧から０Ｖに掃引を行った（矢印Ｂ）。さらに、０Ｖから負電圧を印加した後（矢印Ｃ）、負電圧から０Ｖに掃引を行った（矢印Ｄ）。負電圧印加時には、下部電極に空乏層が形成されるため、上部電極と下部電極間に流れる電流が抑えられている。この電流−電圧曲線では、空乏層が形成された状態で低抵抗状態から高抵抗状態に遷移するリセット動作が起こっている。このような電流−電圧特性を持つ不揮発性抵抗変化素子でも、高抵抗状態と低抵抗状態との間で素子の抵抗状態が可逆的に遷移し、１ビット分のデータを記憶することができる。
また、図８の電流−電圧特性から、上部電極１と下部電極２間に０Ｖからリセット電圧まで電圧を掃引したときに、リセット電圧の１０分の１の電圧とリセット電圧との間の電流変化量の最大値が１桁以内であることがわかる。
本実施形態の不揮発性抵抗変化素子では、フィラメント３ａと下部電極２との間に離間があり、かつ下部電極２にｎ型半導体を用いている。この組み合わせにより、上部電極１に正の電圧が印加されるとｎ型半導体は蓄積状態となり、逆に上部電極１に負の電圧が印加されるとｎ型半導体に空乏層が形成され、高電圧印加で反転する。電圧の極性及び電圧の大きさの違いにより、下部電極２であるｎ型半導体の状態が変化する。このｎ型半導体を電極として不揮発性抵抗変化素子自身に組み込むことで、極性により素子自身の電流−電圧特性に非対称性が生まれ、整流作用もつ不揮発性抵抗変化素子が実現する。
また、オン状態のときに、フィラメント３ａが下部電極２に直接接触せず、下部電極２内に侵入しない。このため、下部電極２内に金属が拡散し、それらが再結合中心を形成して、上部電極１に負の電圧を印加した時に電流が増加しデバイス劣化を引き起こすことも防ぐことができる。
［第２実施形態］
第２実施形態の不揮発性抵抗変化素子は、抵抗変化層３と下部電極２との間に拡散防止層４を備える。その他の構成は第１実施形態と同様である。
［１］不揮発性抵抗変化素子の構造
図９は、第２実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。
図示するように、不揮発性抵抗変化素子２０は、上部電極（第１電極）１、下部電極（第２電極）２、抵抗変化層（半導体層）３、及び拡散防止層（第１の層）４を有する。抵抗変化層３は、上部電極１と下部電極２との間に配置される。拡散防止層４は、抵抗変化層３と下部電極２との間に配置されている。抵抗変化層３内には、上部電極１が含む金属元素から構成されたフィラメントが形成される。拡散防止層４は、フィラメントが下部電極２に拡散するのを防止する。換言すると、抵抗変化層３と下部電極２間には、抵抗変化層３が有するフィラメントと下部電極２との間に離間を設けるために拡散防止層４が配置されている。
拡散防止層４は、フィラメントを形成している金属の拡散係数が、抵抗変化層３よりも小さい材料で形成することが望ましい。また、同金属がイオン化した状態での移動の容易さが抵抗変化層３と比べて小さい材料が好ましい。また、拡散防止層４には、例えば高誘電率（ｈｉｇｈ−ｋ）を持つ材料が用いられる。また、拡散防止層４には、例えばシリコン酸化膜（ＳｉＯ２）、シリコン酸窒化膜（ＳｉＯＮ）あるいはシリコン窒化膜（ＳｉＮ）が用いられる。例えば、Ａｇ、Ｎｉ、Ｃｏに対する拡散防止層としては、シリコン酸化膜やシリコン窒化膜を用いると良い。
抵抗変化層３は、例えば半導体層から形成される。抵抗変化層３の材料としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣやそれらの酸化物、窒化物、酸窒化物、炭化物が挙げられる。さらに、これらは非晶質多晶質、単晶質のいずれでもよく、例えば、アモルファスシリコン、多結晶シリコンあるいは単結晶シリコンを用いることができる。拡散防止層４と抵抗変化層３では同じ組成の材料も用いられるため、拡散防止層４と抵抗変化層３の材料は両者の組み合わせによって決められるものである。
［２］不揮発性抵抗変化素子の製造方法
次に、第２実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。
まず、半導体基板、例えば、シリコン単結晶基板にリン（Ｐ）イオンを加速電圧３０ｋｅＶ、ドーズ量４×１０１３ｃｍ−２で注入する。その後、シリコン基板に活性化アニールを施して、下部電極２としてのｎ型シリコン層を形成する。
次に、ＣＶＤ法により、拡散防止層４、例えばシリコン窒化膜を下部電極２上に堆積する。さらに、ＣＶＤ法により、抵抗変化層３としてのアモルファスシリコンを拡散防止層４上に堆積する。本実施形態の場合、アモルファスシリコンは、プラズマＣＶＤ(plasma-enhanced chemical vapor deposition：ＰＥ−ＣＶＤ)法を用い、成膜温度が２５０℃で形成される。
次に、例えばスパッタ法により、抵抗変化層３上に上部電極１としてのＡｇを形成する。以上により、図９に示した不揮発性抵抗変化素子１０が製造される。
［３］不揮発性抵抗変化素子の特性
図１０（ａ）は図９に示した不揮発性抵抗変化素子２０の低抵抗状態を示す断面図である。
下部電極２と抵抗変化層３との間に、フィラメント３ａが抵抗変化層３よりも移動及び拡散しにくい材料で形成された拡散防止層４を有する。これにより、上部電極１にセット電圧を印加した時に、フィラメント３ａの成長が拡散防止層４と抵抗変化層３の界面あるいは拡散防止層４の内部で止まる。これにより、下部電極２にｎ型半導体を用い、かつ抵抗変化層３にフィラメント３ａが形成されていても、フィラメント３ａと下部電極２との間に離間を設けることができる。
拡散防止層４に絶縁性材料を用いることにより、フィラメント３ａ、拡散防止層４及び下部電極（ｎ型半導体）２にてＭＩＳ(Metal-Insulator-Silicon)構造となる。このようにＭＩＳ構造になることで、上部電極１に正の電圧を印加すると、下部電極２であるｎ型半導体は蓄積状態となる。一方、上部電極１に負の電圧を印加すると、下部電極２のｎ型半導体は空乏化し、さらなる高い負の電圧で反転状態となる。空乏状態では電流はほとんど流れないため、上部電極１に電位を与えたときと下部電極２に電位を与えた時とでは、上部電極１と下部電極２間に流れる電流値に違いが生じ、抵抗変化素子２０にダイオードを加えることなく整流機能が得られる。
本実施形態の不揮発性抵抗変化素子では、このようにフィラメント３ａと下部電極２との間に拡散防止層（絶縁体）４による離間があり、かつ下部電極２にｎ型半導体を用いている。この組み合わせにより、上部電極１に正の電圧が印加されるとｎ型半導体は蓄積状態となり、逆に上部電極１に負の電圧が印加されるとｎ型半導体に空乏層が形成され、高電圧印加で反転する。電圧の極性及び電圧の大きさの違いにより、下部電極２であるｎ型半導体の状態が変化する。このｎ型半導体を電極として不揮発性抵抗変化素子自身に組み込むことで、極性により素子自身の電流−電圧特性に非対称性が生まれ、整流作用もつ不揮発性抵抗変化素子が実現する。
［第３実施形態］
第３実施形態の不揮発性抵抗変化素子は、抵抗変化層３として成膜条件の異なる２種類のアモルファスシリコンを備える。その他の構成は第１実施形態と同様である。
［１］不揮発性抵抗変化素子の構造
図１１は、第３実施形態に係る不揮発性抵抗変化素子の構造を示す断面図である。
図示するように、不揮発性抵抗変化素子３０は、上部電極（第１電極）１、下部電極（第２電極）２、及び抵抗変化層（半導体層）３を有する。抵抗変化層３は、第１抵抗変化層３−１と第２抵抗変化層３−２を有する。第１，第２抵抗変化層３−１，３−２は、下部電極２と上部電極１との間の下部電極２上に、第１抵抗変化層３−１、第２抵抗変化層３−２の順で積層されている。第２抵抗変化層３−２内には、上部電極１が含む金属元素から構成されたフィラメントが形成される。第１抵抗変化層３−１は、フィラメントが下部電極２に拡散するのを防止する。換言すると、第２抵抗変化層３−２と下部電極２間には、第２抵抗変化層３−２が有するフィラメントと下部電極２との間に離間を設けるために第１抵抗変化層３−１が配置されている。
ここでは、下部電極２としてｎ型Ｓｉ層を用い、抵抗変化層３として成膜条件の異なる２種類のアモルファスシリコンを、上部電極１としてＡｇを用いた場合を例にとる。
［２］不揮発性抵抗変化素子の製造方法
次に、本実施形態に示した不揮発性抵抗変化素子の製造方法について説明する。
まず、半導体基板、例えば、シリコン単結晶基板にリン（Ｐ）イオンを加速電圧３０ｋｅＶ、ドーズ量４×１０１３ｃｍ−２で注入する。その後、シリコン基板に活性化アニールを施して、下部電極２としてのｎ型シリコン層を形成する。
次に、ＣＶＤ法により、第１抵抗変化層３−１としての第１アモルファスシリコン層と第２抵抗変化層３−２としての第２アモルファスシリコン層を下部電極２上に堆積する。すなわち、ＬＰ−ＣＶＤ(Low Pressure Chemical Vapor Deposition)法を用い、成膜温度４００℃で、下部電極２上に第１アモルファスシリコン層３−１を成膜する。続いて、ＰＥ−ＣＶＤ法を用い、成膜温度２５０℃で、第１アモルファスシリコン層３−１上に第２アモルファスシリコン層３−２を成膜する。
第１アモルファスシリコン層３−１は、第２アモルファスシリコン層３−２と同じ元素を含むが、第２アモルファスシリコン層３−２とは密度、ダングリングボンド数、あるいは欠陥数が異なる。同じアモルファスシリコンでも成膜条件により膜質が異なると、抵抗変化素子３０におけるスイッチング特性が異なる。例えば、第１アモルファスシリコン層３−１は、第２アモルファスシリコン層３−２に比べて、密度が高く、ダングリングボンド数が多く、欠陥数が多いと好ましい。
［３］不揮発性抵抗変化素子の特性
図１２（ａ）は図１１に示した不揮発性抵抗変化素子３０の低抵抗状態を示す断面図であり、フィラメントが成長した状態を示す。図１２（ｂ）は不揮発性抵抗変化素子３０の高抵抗状態を示しており、フィラメントが消滅した状態を示す。
図１２（ａ）に示すように、フィラメント３ａの成長時に、第１アモルファスシリコン層３−１はフィラメント３ａの拡散防止層としての機能を果す。その結果として、フィラメント３ａと下部電極２との間に離間を設けることができる。これにより、第２実施形態と同様の効果を得ることができる。
［第４実施形態］
第４実施形態では、実施形態の不揮発性抵抗変化素子が適用されるメモリセルアレイについて説明する。
図１３（ａ）は、第４実施形態に係るメモリセルアレイの構成を示す平面図である。図１３（ｂ）及び図１３（ｃ）は、図１３（ａ）に示すメモリセルアレイのクロスポイント部分の構造を示す断面図である。
図１３（ａ）に示すように、メモリセルアレイ１１には、下部配線１２と、下部配線１２に交差する上部配線１３が形成されている。下部配線１２と上部配線１３とのクロスポイント部分には、第１〜第３実施形態で示した不揮発性抵抗変化素子１０（または２０，３０）が配置されている。すなわち、図１３（ｂ）に示すように、下部電極１２と上部電極１３との間に不揮発性抵抗変化素子１０（または２０，３０）が配置されている。
また、図１３（ｃ）は図１３（ａ）に示すクロスポイント部分の他の構造を示す断面図であり、クロスポイント部分は図１３（ｃ）に示すような構造を有していても良い。下部配線１２上に抵抗変化層３（あるいは拡散防止層４及び抵抗変化層３）が形成され、抵抗変化層３上に上部電極１が形成されている。さらに、上部電極１上に上部配線１３が形成されている。この構造では、下部配線１２がｎ型半導体層を含み、下部配線１２、抵抗変化層３（あるいは拡散防止層４及び抵抗変化層３）、及び上部電極１により不揮発性抵抗変化素子４０が構成される。不揮発性抵抗変化素子４０は、第１〜第３実施形態で記載した不揮発性抵抗変化素子と同様の特性を備える。
なお、下部配線１２にｎ型半導体層を用いたときには、このｎ型半導体層に形成される空乏層の厚さよりｎ型半導体層の厚さを十分に厚くして、下部配線１２の導電性を保つ必要がある。例えば、下部配線１２の厚さは５０ｎｍ以上にするのがよい。
また、下部配線１２を積層構造としてもよい。具体的には、抵抗変化層３（あるいは拡散防止層４）に接する下部配線１２を下層、中間層、及び上層の３層構造とし、下層及び上層にｎ型半導体層を用い、中間層に金属層を用いても良い。この場合、ｎ型半導体層と金属層の抵抗率は数桁異なり、ほとんどの電流は金属層を流れる。このため、ｎ型半導体層が完全に空乏化しても電流を流すことができる。
また、図１３（ｂ）において、上部配線１３と下部配線１２が交差しており、下部電極（ｎ型半導体）２および上部電極１が上部配線１３と下部配線１２のクロスポイント部に形成されているならば、抵抗変化層及び拡散防止層は全面の平坦膜でもよい。ただし、上部配線１３間の距離及び下部配線１２間の距離よりも、抵抗変化層と拡散防止層の積層膜厚は薄いことが望ましい。
図１３（ｃ）において、上部配線１３と下部配線（ｎ型半導体）１２が交差しており、上部電極１が上部配線１３と下部配線１２のクロスポイント部に形成されているならば、抵抗変化層及び拡散防止層は全面の平坦膜でもよい。ただし、上部配線１３間の距離及び下部配線１２間の距離よりも、抵抗変化層と拡散防止層の積層膜厚は薄いことが望ましい。
図１４は、図１３（ａ）に示したメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図１４に示すように、メモリセルアレイ１１の周辺には、下部配線１２及び上部配線１３に電位を与えるための制御部１４，１５がそれぞれ設けられている。選択セル１０へ書き込みを行う場合、選択セル１０に接続されている上部配線１３にセット電圧Ｖｓｅｔを印加し、それ以外の上部配線にはセット電圧Ｖｓｅｔの１／２の電圧を印加する。一方、選択セル１０に接続されている下部配線１２には０Ｖを印加し、それ以外の下部配線１２にはセット電圧Ｖｓｅｔの１／２の電圧を印加する。
この結果、選択セル１０にはセット電圧Ｖｓｅｔが印加され、書き込みが行われる。一方、上部配線１３および下部配線１２の非選択ラインと選択ラインで指定される半選択セルには、セット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、上部配線１３および下部配線１２の非選択ラインで指定される非選択セルには０Ｖが印加され、書き込みが禁止される。
図１５は、図１３（ａ）に示したメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図１５に示すように、選択セル１０の読み出しを行う場合、選択セル１０に接続される上部配線１３にリード電圧Ｖｒｅａｄの１／２の電圧を印加し、それ以外の上部配線に０Ｖを印加する。また、選択セル１０に接続される下部配線１２にリード電圧Ｖｒｅａｄの“−１／２”の電圧を印加し、それ以外の下部配線に０Ｖを印加する。
この結果、選択セル１０にはリード電圧Ｖｒｅａｄが印加され、読み出しが行われる。一方、上部配線１３および下部配線１２の非選択ラインと選択ラインで指定される半選択セルには、リード電圧Ｖｒｅａｄの１／２の電圧が印加され、読み出しが禁止される。また、上部配線１３および下部配線１２の非選択ラインで指定される非選択セルには０Ｖが印加され、読み出しが禁止される。
図１６は、図１３（ａ）に示したメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図１６に示すように、選択セル１０の消去を行う場合、選択セル１０に接続される上部配線１３にリセット電圧Ｖresetを印加し、それ以外の上部配線にリセット電圧Ｖresetの１／２の電圧を印加する。また、選択セル１０に接続される下部配線１２に０Ｖを印加し、それ以外の下部配線にリセット電圧Ｖresetの１／２の電圧を印加する。
この結果、選択セル１０にはリセット電圧Ｖresetが印加され、消去が行われる。一方、上部配線１３および下部配線１２の非選択ラインと選択ラインで指定される半選択セルには、リセット電圧Ｖresetの１／２の電圧が印加され、消去が禁止される。また、上部配線１３および下部配線１２の非選択ラインで指定される非選択セルには０Ｖが印加され、消去が禁止される。
選択セル１０への書き込み、読み出し、及び消去時には、上部配線１３および下部配線１２の選択ラインと非選択ラインの電位差によって、半選択セルと非選択セルを経由した回りこみ電流が発生する。しかし、本実施形態の不揮発性抵抗変化素子では、第１〜第３実施形態で示したように、整流機能を有しているため、このような回り込み電流を防ぐことができる。
また、本実施形態はメモリセル単体の技術にかかわり、そのメモリセルの接続方法には依存せず、どのような回路であっても本実施形態は適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…上部電極（第１電極）、２…下部電極（第２電極）、３…抵抗変化層、３ａ…フィラメント、３ｂ…金属イオン、３−１…第１抵抗変化層、３−２…第２抵抗変化層、４…拡散防止層、１０…不揮発性抵抗変化素子、１１…メモリセルアレイ、１２…下部配線、１３…上部配線、１４，１５…制御部、２０，３０，４０…不揮発性抵抗変化素子。

Claims (12)

  1. 金属元素を含む第１電極と、
    ｎ型半導体を含む第２電極と、
    前記第１電極と前記第２電極との間に配置され、前記第１電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、
    前記半導体元素を含む層が有する前記導体部は前記第２電極との間に離間を有していることを特徴とする不揮発性抵抗変化素子。
  2. 金属元素を含む第１電極と、第２電極と、前記第１電極と前記第２電極との間に配置された半導体層とを備え、前記第１電極と前記第２電極間に印加するリセット電圧により、低抵抗状態から高抵抗状態へ遷移するリセット動作が行われ、
    前記第１電極と前記第２電極間に０Ｖから前記リセット電圧まで電圧を掃引したときに、
    （１）前記リセット電圧の１０分の１の電圧と前記リセット電圧との間の電流変化量の最大値が１桁以内、
    （２）０Ｖと前記リセット電圧の２分の１の電圧との間の電流変化量の最大値が、前記リセット電圧の２分の１の電圧と前記リセット電圧との間の電流変化量の最大値に比べて小さいにおいて、
    前記（１）、（２）のいずれかを満たすことを特徴とする不揮発性抵抗変化素子。
  3. 前記第２電極はｎ型半導体を含むことを特徴とする請求項２に記載の不揮発性抵抗変化素子。
  4. 前記半導体層と前記第２電極との間に配置され、前記導体部の侵入を抑制する第１の層をさらに具備することを特徴とする請求項１に記載の不揮発性抵抗変化素子。
  5. 前記第１の層は、高誘電率を持つ材料を含むことを特徴とする請求項４に記載の不揮発性抵抗変化素子。
  6. 前記第１の層は、シリコン酸化膜、シリコン酸窒化膜、及びシリコン窒化膜のいずれかを含むことを特徴とする請求項４に記載の不揮発性抵抗変化素子。
  7. 前記第１の層は、前記半導体層と同じ材料を含み、前記半導体層と比べて密度、ダングリングボンド数、欠陥数のいずれかが異なることを特徴とする請求項４に記載の不揮発性抵抗変化素子。
  8. 前記第２電極が含むｎ型半導体の不純物濃度は、１×１０１８ｃｍ−３以下であることを特徴とする請求項１、３乃至７のいずれかに記載の不揮発性抵抗変化素子。
  9. 前記第２電極の抵抗値は、０．０１Ω以上であることを特徴とする請求項１乃至８のいずれかに記載の不揮発性抵抗変化素子。
  10. 前記半導体層は、アモルファスシリコン、多結晶シリコン、シリコン酸化膜、及びシリコン窒化膜のいずれかを含むことを特徴とする請求項１乃至９のいずれかに記載の不揮発性抵抗変化素子。
  11. 前記第１電極が含む金属元素は、Ａｇ、Ｃｏ、Ｎｉ、Ｔｉ、Ｃｕ、Ａｌのいずれかであることを特徴とする請求項１乃至１０のいずれかに記載の不揮発性抵抗変化素子。
  12. 第１配線層と、
    前記第１配線層と交差するように配置され、少なくとも前記第１配線層側にｎ型半導体層が配置された第２配線層と、
    前記第１配線層と前記第２配線層との間に配置され、金属元素を含む第１電極と、
    前記第１電極と前記第２配線層との間に配置され、前記第１電極が含む前記金属元素から構成される導体部を有する半導体元素を含む層とを具備し、
    前記半導体元素を含む層が有する前記導体部は前記第２配線層との間に離間を有していることを特徴とする不揮発性抵抗変化素子。
JP2011160209A 2011-07-21 2011-07-21 不揮発性抵抗変化素子 Pending JP2013026459A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011160209A JP2013026459A (ja) 2011-07-21 2011-07-21 不揮発性抵抗変化素子
EP12815480.4A EP2735027A4 (en) 2011-07-21 2012-03-14 NON-VOLATILE RESISTANCE CHANGE ELEMENT
CN201280010756.3A CN103403867B (zh) 2011-07-21 2012-03-14 非易失性电阻变化元件
PCT/JP2012/057251 WO2013011715A1 (en) 2011-07-21 2012-03-14 Nonvolatile resistance change element
TW101109501A TWI460896B (zh) 2011-07-21 2012-03-20 非揮發性阻值變化元件
TW103128957A TWI555245B (zh) 2011-07-21 2012-03-20 非揮發性阻值變化元件
US13/967,885 US9865809B2 (en) 2011-07-21 2013-08-15 Nonvolatile resistance change element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011160209A JP2013026459A (ja) 2011-07-21 2011-07-21 不揮発性抵抗変化素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014108583A Division JP5755782B2 (ja) 2014-05-26 2014-05-26 不揮発性抵抗変化素子

Publications (1)

Publication Number Publication Date
JP2013026459A true JP2013026459A (ja) 2013-02-04

Family

ID=47557910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011160209A Pending JP2013026459A (ja) 2011-07-21 2011-07-21 不揮発性抵抗変化素子

Country Status (6)

Country Link
US (1) US9865809B2 (ja)
EP (1) EP2735027A4 (ja)
JP (1) JP2013026459A (ja)
CN (1) CN103403867B (ja)
TW (2) TWI555245B (ja)
WO (1) WO2013011715A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162131A (ja) * 2012-02-06 2013-08-19 Imec 自己絶縁型導電性ブリッジメモリデバイス
JP2014187168A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置、半導体装置の製造方法、および半導体装置の製造装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018068B2 (en) * 2013-04-24 2015-04-28 Intermolecular, Inc. Nonvolatile resistive memory element with a silicon-based switching layer
US9000407B2 (en) * 2013-05-28 2015-04-07 Intermolecular, Inc. ReRAM materials stack for low-operating-power and high-density applications
JP6273184B2 (ja) 2014-09-03 2018-01-31 東芝メモリ株式会社 抵抗変化型記憶装置及びその製造方法
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
JP2018163987A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 半導体記憶装置およびその製造方法
US11532786B2 (en) * 2018-11-16 2022-12-20 Tetramem Inc. Large-scale crossbar arrays with reduced series resistance

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281913A (ja) * 2003-03-18 2004-10-07 Sharp Corp 抵抗変化機能体およびその製造方法
JP2007300100A (ja) * 2006-04-28 2007-11-15 Samsung Electronics Co Ltd 可変抵抗物質を含む不揮発性メモリ素子
JP2008010836A (ja) * 2006-06-27 2008-01-17 Samsung Electronics Co Ltd ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2008016854A (ja) * 2006-07-06 2008-01-24 Samsung Electronics Co Ltd 可変抵抗物質を含む不揮発性メモリ素子
JP2010165950A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2011035284A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 情報記録再生装置
JP2011049455A (ja) * 2009-08-28 2011-03-10 Toshiba Corp 不揮発性メモリ装置及びその製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
KR101051704B1 (ko) * 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
NL1026379C2 (nl) * 2004-06-10 2005-12-14 Visser S Gravendeel Holding Houder voor het opkweken van biologisch materiaal.
JP4783070B2 (ja) * 2005-06-24 2011-09-28 シャープ株式会社 半導体記憶装置及びその製造方法
US20070008865A1 (en) * 2005-07-08 2007-01-11 Nanochip, Inc. High density data storage devices with polarity-dependent memory switching media
KR20070075812A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 스토리지 노드에 비정질 고체 전해질층을 포함하는 저항성메모리 소자
US10134985B2 (en) * 2006-10-20 2018-11-20 The Regents Of The University Of Michigan Non-volatile solid state resistive switching devices
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US8097902B2 (en) * 2008-07-10 2012-01-17 Seagate Technology Llc Programmable metallization memory cells via selective channel forming
CN101872836A (zh) * 2009-04-22 2010-10-27 中国科学院微电子研究所 一种电阻式非易失存储器件及其制作方法
JP2010287683A (ja) * 2009-06-10 2010-12-24 Toshiba Corp 不揮発性記憶装置及びその製造方法
JP2011014640A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
JP5543819B2 (ja) 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
US8558212B2 (en) * 2010-09-29 2013-10-15 Crossbar, Inc. Conductive path in switching material in a resistive random access memory device and control
US8487289B2 (en) * 2010-10-06 2013-07-16 Hewlett-Packard Development Company, L.P. Electrically actuated device
JP5547111B2 (ja) 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281913A (ja) * 2003-03-18 2004-10-07 Sharp Corp 抵抗変化機能体およびその製造方法
JP2007300100A (ja) * 2006-04-28 2007-11-15 Samsung Electronics Co Ltd 可変抵抗物質を含む不揮発性メモリ素子
JP2008010836A (ja) * 2006-06-27 2008-01-17 Samsung Electronics Co Ltd ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
JP2008016854A (ja) * 2006-07-06 2008-01-24 Samsung Electronics Co Ltd 可変抵抗物質を含む不揮発性メモリ素子
JP2010165950A (ja) * 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2011035284A (ja) * 2009-08-05 2011-02-17 Toshiba Corp 情報記録再生装置
JP2011049455A (ja) * 2009-08-28 2011-03-10 Toshiba Corp 不揮発性メモリ装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162131A (ja) * 2012-02-06 2013-08-19 Imec 自己絶縁型導電性ブリッジメモリデバイス
JP2014187168A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置、半導体装置の製造方法、および半導体装置の製造装置

Also Published As

Publication number Publication date
US20130328008A1 (en) 2013-12-12
TWI460896B (zh) 2014-11-11
CN103403867A (zh) 2013-11-20
EP2735027A4 (en) 2015-04-01
WO2013011715A1 (en) 2013-01-24
US9865809B2 (en) 2018-01-09
TW201448303A (zh) 2014-12-16
TWI555245B (zh) 2016-10-21
CN103403867B (zh) 2016-06-15
EP2735027A1 (en) 2014-05-28
TW201306338A (zh) 2013-02-01

Similar Documents

Publication Publication Date Title
JP5154138B2 (ja) ｎ＋界面層を備えた可変抵抗ランダムアクセスメモリ素子
US8187945B2 (en) Method for obtaining smooth, continuous silver film
US9865809B2 (en) Nonvolatile resistance change element
JP5042233B2 (ja) ｎ形ドーパント拡散を最小限にするための被着された半導体構造体および製造方法
JP5364739B2 (ja) 不揮発性抵抗変化素子
JP5808811B2 (ja) 層構造を利用する改善されたデバイススイッチング
JP5519790B2 (ja) スイッチングが向上したｐｃｍｏ不揮発性抵抗メモリ
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
CN104064672B (zh) 电阻型随机存取存储装置
US20090032794A1 (en) Phase change memory device and fabrication method thereof
JP2012174766A (ja) 不揮発性抵抗変化素子
KR20140040675A (ko) 쌍극성 저장소자 및 이를 형성하는 방법을 채용하는 메모리 셀을 가진 복수-레벨 메모리 어레이
US20180019391A1 (en) Selective device, memory cell, and storage unit
US9349445B2 (en) Select devices for memory cell applications
US20160093802A1 (en) Self-rectifying resistive random access memory cell structure
US20160149128A1 (en) Diamond Like Carbon (DLC) as a Thermal Sink in a Selector Stack for Non-Volatile Memory Application
JP2007158325A (ja) 双方向ショットキーダイオードを備えるクロスポイント型抵抗メモリ装置
TW201209824A (en) Memory cell with resistance-switching layers including breakdown layer
US8772753B2 (en) Nonvolatile semiconductor storage device
JP5422534B2 (ja) 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP5755782B2 (ja) 不揮発性抵抗変化素子
JP2013201271A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141104