[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2012174766A - 不揮発性抵抗変化素子 - Google Patents

不揮発性抵抗変化素子 Download PDF

Info

Publication number
JP2012174766A
JP2012174766A JP2011033063A JP2011033063A JP2012174766A JP 2012174766 A JP2012174766 A JP 2012174766A JP 2011033063 A JP2011033063 A JP 2011033063A JP 2011033063 A JP2011033063 A JP 2011033063A JP 2012174766 A JP2012174766 A JP 2012174766A
Authority
JP
Japan
Prior art keywords
electrode
variable resistance
resistance layer
layer
nonvolatile
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011033063A
Other languages
English (en)
Inventor
Takashi Haimoto
隆志 灰本
Reika Ichihara
玲華 市原
Haruka Kusai
悠 草井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011033063A priority Critical patent/JP2012174766A/ja
Priority to US13/228,753 priority patent/US9105838B2/en
Publication of JP2012174766A publication Critical patent/JP2012174766A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5614—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using conductive bridging RAM [CBRAM] or programming metallization cells [PMC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】不揮発性抵抗変化素子の多値化を実現する。
【解決手段】金属元素を有する第１電極１１と、半導体元素を有する第２電極１３と、金属元素を有する第３電極１５と、第１電極１１と第２電極１３との間に配置され、第１電極１１の金属元素が出入りすることで可逆的に抵抗変化が可能な第１抵抗変化層１２と、第２電極１３と第３電極１５との間に配置され、第３電極１５の金属元素が出入りすることで可逆的に抵抗変化が可能な第２抵抗変化層１４とを設ける。
【選択図】 図１

Description

本発明の実施形態は不揮発性抵抗変化素子に関する。
近年、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に代表される二端子の不揮発性抵抗変化素子の開発が盛んに行われている。この不揮発性抵抗変化素子は、低電圧動作、高速スイッチングおよび微細化が可能であるため、フローティングゲート型ＮＡＮＤフラッシュメモリ等の既存製品を置き換える次世代の大容量記憶装置として有力である。具体的には、例えば、アモルファスシリコンを抵抗変化層とした不揮発性抵抗変化素子が挙げられる。
Ｎａｎｏ Ｌｅｔｔｅｒｓ ８（２００８）３９２
本発明の一つの実施形態の目的は、多値化を実現することが可能な不揮発性抵抗変化素子を提供することである。
実施形態の不揮発性抵抗変化素子によれば、第１電極と、第２電極と、第３電極と、第１抵抗変化層と、第２抵抗変化層とが設けられている。第１電極は、金属元素を有する。第２電極は、半導体元素を有する。第３電極は、金属元素を有する。第１抵抗変化層は、前記第１電極と前記第２電極との間に配置され、前記第１電極の金属元素が出入りすることで可逆的に抵抗変化が可能である。第２抵抗変化層は、前記第２電極と前記第３電極との間に配置され、前記第３電極の金属元素が出入りすることで可逆的に抵抗変化が可能である。
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図２（ａ）は、第１実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図２（ｂ）は、第１実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図３（ａ）〜図３（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図３（ｄ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図３（ｅ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。 図４（ａ）〜図４（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図４（ｄ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図４（ｅ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。 図５は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図６は、第５実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図７（ａ）は、第５実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図７（ｂ）は、第５実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図８（ａ）〜図８（ｃ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図８（ｄ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図８（ｅ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。 図９（ａ）〜図９（ｃ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図９（ｄ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図９（ｅ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。 図１０は、第７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１１（ａ）は、第７実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図１１（ｂ）は、第７実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。 図１２（ａ）〜図１２（ｃ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図１２（ｄ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図１２（ｅ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。 図１３（ａ）〜図１３（ｃ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図１３（ｄ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図１３（ｅ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。 図１４は、第９実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１５は、第１１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１６は、第１３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図１７は、図１の不揮発性抵抗変化素子に形成される容量および抵抗を示す断面図である。 図１８は、第１５実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャートである。 図１９（ａ）は、第１６実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１９（ｂ）は、図１９（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。 図２０は、図１９（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。 図２１は、図１９（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。 図２２は、図１９（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。 図２３は、第１７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。 図２４は、図２３の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示すブロック図である。
以下、実施形態に係る不揮発性抵抗変化素子について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１において、第１電極１１と第２電極１３との間には第１可変抵抗層１２が配置され、第２電極１３と第３電極１５との間には第２可変抵抗層１４が配置されている。
ここで、第１電極１１と第３電極１５は金属元素を有し、第１電極１１の金属元素と第３電極１５の金属元素は互いに異ならせることができる。例えば、第１電極１１の金属元素と第３電極１５の金属元素とは、第１可変抵抗層１２あるいは第２可変抵抗層１４における拡散速度、イオン化エネルギーまたは凝集エネルギーのうちの少なくともいずれか１つが互いに異なるように選択することができる。
第１電極１１および第３電極１５としては、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第１電極１１および第３電極１５として用いてもよい。
例えば、第１可変抵抗層１２および第２可変抵抗層１４がＳｉを主成分とする場合、第１電極１１および第３電極１５に適用可能なＳｉ中での拡散速度の速い金属材料としてはＡｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｒ、Ｉｒ、Ａｕ、Ｐｔ、Ｃｏ、Ｉｒなどである。また、Ｓｉ中での拡散速度の遅い金属材料としてはＴｉ、Ｈｆ、Ｚｒ、Ｔａ、Ａｌ、Ｗなどである。また、凝集エネルギーが小さい金属としては、例えば、Ａｇ、Ａｌ、凝集エネルギーが大きい金属としては、例えば、Ｎｉ、Ｃｏを挙げることができる。
第２電極１３は半導体元素を有し、例えば、不純物がドープされた半導体層を用いることができる。例えば、第１可変抵抗層１２および第２可変抵抗層１４がＳｉを主成分とする場合、第３電極１３は不純物ドープシリコンを用いることができる。この不純物ドープシリコンは、高濃度にボロン、ヒ素、リンが注入されたＳｉ層を熱処理にて活性化させて形成することができる。この不純物ドープシリコンのシート抵抗は、例えば、３×１０３Ω／□以下に設定することができる。なお、第２電極１３は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。
第１可変抵抗層１２および第２可変抵抗層１４は、半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、第１可変抵抗層１２および第２可変抵抗層１４は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。また、第１可変抵抗層１２および第２可変抵抗層１４は、同一の半導体元素から構成されるようにしてもよい。また、第１可変抵抗層１２および第２可変抵抗層１４の膜厚は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜２０ｎｍがより好ましい。
なお、第１可変抵抗層１２は、第１電極１１の金属元素が出入りすることで可逆的に抵抗変化が可能である。第２可変抵抗層１４は、第３電極１５の金属元素が出入りすることで可逆的に抵抗変化が可能である。
すなわち、第１可変抵抗層１２は、第１電極１１から供給される金属元素から導電性フィラメントが形成することで高低抵抗状態から低抵抗状態に変化する。また、第１可変抵抗層１２に形成された導電性フィラメントの金属元素が第１電極１１に回収され、第１可変抵抗層１２に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
また、第２可変抵抗層１４は、第３電極１５から供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第２可変抵抗層１４に形成された導電性フィラメントの金属元素が第３電極１５に回収され、第２可変抵抗層１４に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
ここで、第１電極１１の金属元素と第３電極１５の金属元素とを互いに異ならせることにより、導電性フィラメントが第１可変抵抗層１２に形成される時に第１電極１１と第３電極１５との間に印加される駆動電圧と、導電性フィラメントが第２可変抵抗層１４に形成される時に第１電極１１と第３電極１５との間に印加される駆動電圧とを互いに異ならせることができる。
このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
また、第１可変抵抗層１２と第２可変抵抗層１４との間に第２電極１３を配置することにより、導電性フィラメントが第１可変抵抗層１２に形成される時と第２可変抵抗層１４に形成される時とで駆動電圧の極性を互いに異ならせることができる。このため、第１可変抵抗層１２および第２可変抵抗層１４のうちの一方に導電性フィラメントを形成させる時に他方に導電性フィラメントが形成されにくくすることができ、セットの制御性を向上させることができる。
また、第１可変抵抗層１２と第２可変抵抗層１４との間に第２電極１３を配置することにより、第２電極１３に接するように導電性フィラメントを第１可変抵抗層１２および第２可変抵抗層１４に形成させることができる。このため、いずれの導電性フィラメントに対しても第２電極１３からホールまたは電子を十分に供給させることができ、リセットの制御性を向上させることができる。
図２（ａ）は、第１実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図２（ｂ）は、第１実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図２（ａ）において、不揮発性抵抗変化素子が図１の状態にあるものとすると、第３電極１５に対して正となる電圧を第１電極１１に印加することにより、第１電極１１の金属元素がイオン化され、金属イオンが第１可変抵抗層１２に拡散するとともに、第２電極１３を介して電子が第１可変抵抗層１２に供給される。そして、第１可変抵抗層１２において、金属イオンと電子とが結合することにより、第１電極１１の金属元素からなる導電性フィラメント１６が形成され、第１可変抵抗層１２が低抵抗状態にセットされる。
この図２（ａ）の状態から、第３電極１５に対して負となる電圧を第１電極１１に印加すると、図２（ｂ）に示すように、第２電極１３を介してホールが第１可変抵抗層１２に供給されることで、第１可変抵抗層１２内で導電性フィラメント１６の金属元素がイオン化される。そして、その金属イオンが第１電極１１に回収され、第１可変抵抗層１２内で導電性フィラメント１６が消滅されることで、第１可変抵抗層１２が高抵抗状態にリセットされる。
図２（ｂ）の状態から、第３電極１５に対して正となる電圧を第１電極１１に再度印加すると、図２（ａ）に示すように、第１可変抵抗層１２に導電性フィラメント１６が再度形成される。すなわち、図２（ａ）の状態と図２（ｂ）の状態とは可逆的に制御可能である。これら二つの状態をそれぞれオン状態とオフ状態に対応させることで、２値の不揮発性抵抗変化メモリが実現できる。
次に、不揮発性抵抗変化素子の多値化方法について説明する。
上述したように、第１電極１１と第３電極１５は、第１可変抵抗層１２および第２可変抵抗層１４での拡散速度またはイオン化エネルギーまたは凝集エネルギーがそれぞれ異なる金属元素を有しているため、第１可変抵抗層１２および第２可変抵抗層１４に導電性フィラメントが形成される駆動電圧が互いに異なる。その駆動電圧の違いを利用して不揮発性抵抗変化素子の多値化を実現することができる。
図３（ａ）〜図３（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図３（ｄ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図３（ｅ）は、第１実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。
なお、以下の説明では、第１電極１１の金属元素が第３電極１５の金属元素に比べてイオン化エネルギーが高いもしくはシリコン中での拡散速度が遅いもしくは凝集エネルギーが大きいものとする。この場合、第１可変抵抗層１２に導電性フィラメント１６が形成される時の駆動電圧Ｖ１の絶対値は、第２可変抵抗層１４に導電性フィラメント１７が形成される時の駆動電圧Ｖ２の絶対値より大きくなる。
図３（ａ）において、導電性フィラメント１６、１７が第１可変抵抗層１２および第２可変抵抗層１４にそれぞれ形成されていない場合、第１可変抵抗層１２および第２可変抵抗層１４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ０となる。
この図３（ａ）の状態から、第３電極１５に対して正となる駆動電圧Ｖ１の第１セットパルス電圧Ｐｓ１を第１電極１１に印加すると、第１電極１１の金属元素がイオン化され、金属イオンが第１可変抵抗層１２に拡散するとともに、第２電極１３を介して電子が第１可変抵抗層１２に供給される。そして、第１可変抵抗層１２において、金属イオンと電子とが結合することにより、図３（ｂ）に示すように、第１電極１１の金属元素からなる導電性フィラメント１６が形成され、第１可変抵抗層１２が低抵抗状態にセットされる。この時、第１可変抵抗層１２は低抵抗状態、第２可変抵抗層１４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ１となる。だだし、Ｒ０＞Ｒ１である。
この図３（ｂ）の状態から、第３電極１５に対して負となる駆動電圧Ｖ２の第２セットパルス電圧Ｐｓ２を第１電極１１に印加すると、第３電極１５の金属元素がイオン化され、金属イオンが第２可変抵抗層１４に拡散するとともに、第２電極１３を介して電子が第２可変抵抗層１４に供給される。そして、第２可変抵抗層１４において、金属イオンと電子とが結合することにより、第３電極１５の金属元素からなる導電性フィラメント１７が形成され、第２可変抵抗層１４が低抵抗状態にセットされる。この時、第１可変抵抗層１２および第２可変抵抗層１４は低抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ２となる。だだし、Ｒ０＞Ｒ１＞Ｒ２である。
これにより、不揮発性抵抗変化素子の抵抗値を３段階に変化させることができ、不揮発性抵抗変化素子の３値化を図ることができる。また、この不揮発性抵抗変化素子の抵抗値Ｒ０、Ｒ１、Ｒ２は離散的な値をとることができ、抵抗値Ｒ０、Ｒ１、Ｒ２のトレランスを増大させることが可能となることから、抵抗値Ｒ０、Ｒ１、Ｒ２にばらつきが発生した場合においても、データが誤って読み出されるのを低減することができる。
また、導電性フィラメント１６が第１可変抵抗層１２に形成される時と導電性フィラメント１７が第２可変抵抗層１４に形成される時とで第１可変抵抗層１２に印加される電界の極性を逆にすることができる。このため、導電性フィラメント１６を第１可変抵抗層１２に形成させる時に、導電性フィラメント１７が第２可変抵抗層１４に形成されないようにでき、不揮発性抵抗変化素子の抵抗変化の段階性を向上させることができる。
ただし、導電性フィラメント１７を第２可変抵抗層１４に形成させる場合、第１可変抵抗層１２に対しては図３（ｃ）の導電性フィラメント１６が消滅される方向に電界が働く。このため、図３（ｃ）の導電性フィラメント１６をリセットする時の駆動電圧をＶｉとすると、｜Ｖｉ｜＞｜Ｖ２｜という条件を満たすように第１電極１１および第３電極１５の金属元素を選択する必要がある。
図４（ａ）〜図４（ｃ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図４（ｄ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図４（ｅ）は、第１実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。
図４（ａ）の状態から、第３電極１５に対して負となる駆動電圧Ｖｉの第１リセットパルス電圧Ｐｒ１を第１電極１１に印加すると、第２電極１３を介してホールが第１可変抵抗層１２に供給されることで、第１可変抵抗層１２内で導電性フィラメント１６の金属元素がイオン化される。そして、図４（ｂ）に示すように、その金属イオンが第１電極１１に回収され、第１可変抵抗層１２内で導電性フィラメント１６が消滅されることで、第１可変抵抗層１２が高抵抗状態にリセットされる。
この図４（ｂ）の状態から、第３電極１５に対して正となる駆動電圧Ｖｉｉの第２リセットパルス電圧Ｐｒ２を第１電極１１に印加すると、第２電極１３を介してホールが第２可変抵抗層１４に供給されることで、第２可変抵抗層１４内で導電性フィラメント１７の金属元素がイオン化される。そして、図４（ｃ）に示すように、その金属イオンが第３電極１５に回収され、第２可変抵抗層１４内で導電性フィラメント１７が消滅されることで、第２可変抵抗層１４が高抵抗状態にリセットされる。
ここで、第１可変抵抗層１２と第２可変抵抗層１４との間に第２電極１３を配置することにより、第２電極１３から導電性フィラメント１６、１７にホールを供給させることができ、リセットの制御性を向上させることができる。
ただし、導電性フィラメント１７を第２可変抵抗層１４から消滅させる場合、第１可変抵抗層１２に対しては導電性フィラメント１６が生成される方向に電界が働く。このため、図４（ｃ）の導電性フィラメント１７をリセットする時の駆動電圧をＶｉｉとすると、｜Ｖ１｜＞｜Ｖｉｉ｜という条件を満たすように第１電極１１および第３電極１５の金属元素を選択する必要がある。
（第２実施形態）
次に、図１の不揮発性抵抗変化素子の製造方法について説明する。なお、この第２実施形態では、図１の第１電極１１としてニッケルＮｉ、第３電極１５として銀Ａｇ、第２電極１３としてｐ型Ｓｉ、第１可変抵抗層１２および第２可変抵抗層１４としてアモルファスシリコンを用いた場合を例にとる。
図１において、スパッタなどの方法にてシリコン単結晶基板に第３電極１５となる銀Ａｇを堆積する。
次に、例えば、化学気相成長法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）により第２可変抵抗層１４としてアモルファスシリコンを第３電極１５上に堆積する。
次に、第２電極１３として不純物ドープシリコン層を第２可変抵抗層１４上に作製する。この不純物ドープシリコン層の作製方法は、第２可変抵抗層１４がシリコンの場合、デルタ的に高濃度にボロンＢを注入し活性化させることができる。なお、後工程においてボロンＢの拡散を抑制するために、ボロンＢとともに炭素Ｃなどを注入するＣｏ−Ｉｍｐｌａｎｔａｔｉｏｎを行うようにしてもよい。あるいは、第２可変抵抗層１４と第２電極１３の界面へのＳｉＯ２などの拡散防止層を挿入するようにしてもよい。あるいは、Ｇｅ層を堆積させた後にＧｅ層に高濃度にボロンＢを注入することで不純物ドープゲルマ層を形成するようにしてもよい。
次に、例えば、化学気相成長法により第１可変抵抗層１２としてアモルファスシリコンを第２電極１３上に堆積する。
次に、スパッタなどの方法にて第１電極１１となるニッケルＮｉを第１可変抵抗層１２上に堆積する。
ここで、ニッケルＮｉは銀Ａｇに比べて凝集エネルギーが大きいため、導電性フィラメント１６が第１可変抵抗層１２に生成される時の駆動電圧を導電性フィラメント１７が第２可変抵抗層１４に生成される時の駆動電圧よりも大きくすることができる。このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
（第３実施形態）
図５は、第３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図５において、第１電極２１と第２電極２３との間には第１可変抵抗層２２が配置され、第２電極２３と第３電極２５との間には第２可変抵抗層２４が配置されている。
ここで、第１電極２１と第３電極２５は金属元素を有し、第１電極２１の金属元素と第３電極２５の金属元素は互いに同一とすることができる。第１電極２１および第３電極２５としては、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第１電極２１および第３電極２５として用いてもよい。
第２電極２３は半導体元素を有し、例えば、不純物がドープされた半導体層を用いることができる。例えば、第１可変抵抗層２２および第２可変抵抗層２４がＳｉを主成分とする場合、第３電極２５は不純物ドープシリコンを用いることができる。この不純物ドープシリコンは、高濃度にボロンが注入されたＳｉ層を熱処理にて活性化させて形成することができる。この不純物ドープシリコンのシート抵抗は、例えば、３×１０３Ω／□以下に設定することができる。なお、第２電極２３は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。
第１可変抵抗層２２および第２可変抵抗層２４は、半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、第２可変抵抗層２２および第２可変抵抗層２４は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。また、第１可変抵抗層２２および第２可変抵抗層２４は、同一の半導体元素から構成されるようにしてもよい。また、第１可変抵抗層２２および第２可変抵抗層２４の膜厚は、互いに異なるように設定することができ、図５では、第１可変抵抗層２２の方が第２可変抵抗層２４に比べて膜厚が厚い場合を示した。また、第１可変抵抗層２２および第２可変抵抗層２４の膜厚は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜２０ｎｍがより好ましい。
なお、第１可変抵抗層２２は、第１電極２１の金属元素が出入りすることで可逆的に抵抗変化が可能である。第２可変抵抗層２４は、第３電極２５の金属元素が出入りすることで可逆的に抵抗変化が可能である。
すなわち、第１可変抵抗層２２は、第１電極２１から供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第１可変抵抗層２２に形成された導電性フィラメントの金属元素が第１電極２１に回収され、第１可変抵抗層２２に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
また、第２可変抵抗層２４は、第３電極２５から供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第２可変抵抗層２４に形成された導電性フィラメントの金属元素が第３電極２５に回収され、第２可変抵抗層２４に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
ここで、第１可変抵抗層２２および第２可変抵抗層２４の膜厚を互いに異ならせることにより、導電性フィラメントが第１可変抵抗層２２に形成される時に第１電極２１と第３電極２５との間に印加される駆動電圧と、導電性フィラメントが第２可変抵抗層２４に形成される時に第１電極２１と第３電極２５との間に印加される駆動電圧とを互いに異ならせることができる。
このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
また、第１可変抵抗層２２と第２可変抵抗層２４との間に第２電極２３を配置することにより、導電性フィラメントが第１可変抵抗層２２に形成される時と第２可変抵抗層２４に形成される時とで駆動電圧の極性を互いに異ならせることができる。このため、第１可変抵抗層２２および第２可変抵抗層２４のうちの一方に導電性フィラメントを形成させる時に他方に導電性フィラメントが形成されにくくすることができ、セットの制御性を向上させることができる。
また、第１可変抵抗層２２と第２可変抵抗層２４との間に第２電極２３を配置することにより、第２電極２３に接するように導電性フィラメントを第１可変抵抗層２２および第２可変抵抗層２４に形成させることができる。このため、いずれの導電性フィラメントに対しても第２電極２３からホールまたは電子を十分に供給させることができ、リセットの制御性を向上させることができる。
（第４実施形態）
次に、図５の不揮発性抵抗変化素子の製造方法について説明する。なお、この第４実施形態では、図５の第１電極２１および第３電極２５として銀Ａｇ、第２電極１３としてｐ型Ｓｉ、第１可変抵抗層１２および第２可変抵抗層１４としてアモルファスシリコンを用いた場合を例にとる。
図５において、スパッタなどの方法にてシリコン単結晶基板に第３電極２５となる銀Ａｇを堆積する。
次に、例えば、化学気相成長法により第２可変抵抗層２４としてアモルファスシリコンを第３電極２５上に堆積する。
次に、第２電極２３として不純物ドープシリコン層を第２可変抵抗層２４上に作製する。この不純物ドープシリコン層の作製方法は、第２可変抵抗層２４がシリコンの場合、デルタ的に高濃度にボロンＢを注入し活性化させることができる。なお、後工程においてボロンＢの拡散を抑制するために、ボロンＢとともに炭素Ｃなどを注入するＣｏ−Ｉｍｐｌａｎｔａｔｉｏｎを行うようにしてもよい。あるいは、第２可変抵抗層２４と第２電極２３の界面にＳｉＯ２などの拡散防止層を挿入するようにしてもよい。あるいは、Ｇｅ層を堆積させた後にＧｅ層に高濃度にボロンＢを注入することで不純物ドープゲルマ層を形成するようにしてもよい。
次に、例えば、化学気相成長法により第１可変抵抗層２２としてアモルファスシリコンを第２電極２３上に堆積する。この時、第２可変抵抗層２４が第１可変抵抗層２２よりも膜厚が薄くなるようにアモルファスシリコンを堆積する。
次に、スパッタなどの方法にて第１電極２１となる銀Ａｇを第１可変抵抗層２２上に堆積する。
ここで、第１可変抵抗層２２は第２可変抵抗層２４よりも膜厚が厚いため、導電性フィラメントが第１可変抵抗層２２に生成される時の駆動電圧を導電性フィラメントが第２可変抵抗層２４に生成される時の駆動電圧よりも大きくすることができる。このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
（第５実施形態）
図６は、第５実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図６において、第１電極３１と第２電極３３との間には第１可変抵抗層３２が配置され、第２電極３３と第３電極３５との間には第２可変抵抗層３４が配置されている。
ここで、第２電極３３には、下部電極３３ａおよび上部電極３３ｃが設けられ、下部電極３３ａと上部電極３３ｃとの間には拡散防止層３３ｂが設けられている。下部電極３３ａと上部電極３３ｃは金属元素を有し、下部電極３３ａの金属元素と上部電極３３ｃの金属元素は互いに異ならせることができる。例えば、下部電極３３ａの金属元素と上部電極３３ｃの金属元素とは、第１可変抵抗層３２あるいは第２可変抵抗層３４における拡散速度、イオン化エネルギーまたは凝集エネルギーのうちの少なくともいずれか１つが互いに異なるように選択することができる。
下部電極３３ａおよび上部電極３３ｃとしては、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を下部電極３３ａおよび上部電極３３ｃとして用いてもよい。
例えば、第１可変抵抗層３２および第２可変抵抗層３４がＳｉを主成分とする場合、下部電極３３ａおよび上部電極３３ｃに適用可能なＳｉ中での拡散速度の速い金属材料としてはＡｇ、Ｃｕ、Ｎｉ、Ｆｅ、Ｒｕ、Ｃｒ、Ｉｒ、Ａｕ、Ｐｔ、Ｃｏ、Ｉｒなどである。また、Ｓｉ中での拡散速度の遅い金属材料としてはＴｉ、Ｈｆ、Ｚｒ、Ｔａ、Ａｌ、Ｗなどである。また、凝集エネルギーが小さい金属としては、例えば、Ａｇ、Ａｌ、凝集エネルギーが大きい金属としては、例えば、Ｎｉ、Ｃｏを挙げることができる
拡散防止層３３ｂは、第１可変抵抗層３２および第２可変抵抗層３４として用いられるアモルファスシリコンあるいはポリシリコンと誘電率の異なる材料あるいはＴｉ、Ｚｒ、Ｔａ、ＷまたはＳｉの酸化物、窒化物、硼化物または酸窒化物のような金属の拡散速度の遅い材料から構成することができる。例えば、アモルファスシリコンあるいはポリシリコンより誘電率が高い材料として、Ｔａ２Ｏ５、Ｌａ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＺｒＡｌｘＯｙ、ＨｆＡｌｘＯｙなどを用いることができる。また、アモルファスシリコンあるいはポリシリコンより誘電率が低い材料として、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３などを用いることができる。
例えば、拡散防止層３３ｂとして第１可変抵抗層３２および第２可変抵抗層３４より誘電率の低いＳｉＯ２膜を用いることができる。また、拡散防止層３３ｂは、その厚みが１００ｎｍ以下であることが好ましい。拡散防止層３３ｂが下部電極３３ａと上部電極３３ｃとの間に介在することによって抵抗値が増加することがあるが、拡散防止層３３ｂを１００ｎｍ以下とすることによって不揮発性抵抗変化素子の抵抗値を抑えることが可能となる。
第１電極３１および第３電極３５は半導体元素を有し、例えば、不純物がドープされた半導体層を用いることができる。例えば、第１可変抵抗層３２および第２可変抵抗層３４がＳｉを主成分とする場合、第１電極３１および第３電極３５は不純物ドープシリコンを用いることができる。この不純物ドープシリコンは、高濃度にボロンが注入されたＳｉ層を熱処理にて活性化させて形成することができる。この不純物ドープシリコンのシート抵抗は、例えば、３×１０３Ω／□以下に設定することができる。なお、第１電極３１および第３電極３５は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。
第１可変抵抗層３２および第２可変抵抗層３４は、半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、第１可変抵抗層３２および第２可変抵抗層３４は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。また、第１可変抵抗層３２および第２可変抵抗層３４は、同一の半導体元素から構成されるようにしてもよい。また、第１可変抵抗層３２および第２可変抵抗層３４の膜厚は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜２０ｎｍがより好ましい。
なお、第１可変抵抗層３２は、上部電極３３ｃの金属元素が出入りすることで可逆的に抵抗変化が可能である。第２可変抵抗層３４は、下部電極３３ａの金属元素が出入りすることで可逆的に抵抗変化が可能である。
すなわち、第１可変抵抗層３２は、上部電極３３ｃから供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第１可変抵抗層３２に形成された導電性フィラメントの金属元素が上部電極３３ｃに回収され、第１可変抵抗層３２に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
また、第２可変抵抗層３４は、下部電極３３ａから供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第２可変抵抗層３４に形成された導電性フィラメントの金属元素が下部電極３３ａに回収され、第２可変抵抗層３４に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
ここで、下部電極３３ａの金属元素と上部電極３３ｃの金属元素とを互いに異ならせることにより、導電性フィラメントが第１可変抵抗層３２に形成される時に第１電極３１と第３電極３５との間に印加される駆動電圧と、導電性フィラメントが第２可変抵抗層３４に形成される時に第１電極３１と第３電極３５との間に印加される駆動電圧とを互いに異ならせることができる。
このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
また、第１可変抵抗層３２の上面側に第１電極３１を配置し、第２可変抵抗層３４の下面側に第３電極３５を配置することにより、導電性フィラメントが第１可変抵抗層３２に形成される時と第２可変抵抗層３４に形成される時とで駆動電圧の極性を互いに異ならせることができる。このため、第１可変抵抗層３２および第２可変抵抗層３４のうちの一方に導電性フィラメントを形成させる時に他方に導電性フィラメントが形成されにくくすることができ、セットの制御性を向上させることができる。
また、第１可変抵抗層３２の上面側に第１電極３１を配置し、第２可変抵抗層３４の下面側に第３電極３５を配置することにより、第１電極３１に接するように導電性フィラメントを第１可変抵抗層３２に形成させ、第３電極３５に接するように導電性フィラメントを第１可変抵抗層３４に形成させることができる。このため、いずれの導電性フィラメントに対しても第１電極３１または第３電極３５からホールまたは電子を十分に供給させることができ、リセットの制御性を向上させることができる。
図７（ａ）は、第５実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図７（ｂ）は、第５実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図７（ａ）において、不揮発性抵抗変化素子が図６の状態にあるものとすると、第３電極３５に対して負となる電圧を第１電極３１に印加することにより、上部電極３３ｃの金属元素がイオン化され、金属イオンが第１可変抵抗層３２に拡散するとともに、第１電極３１を介して電子が第１可変抵抗層３２に供給される。そして、第１可変抵抗層３２において、金属イオンと電子とが結合することにより、上部電極３３ｃの金属元素からなる導電性フィラメント３６が形成され、第１可変抵抗層３２が低抵抗状態にセットされる。
この図７（ａ）の状態から、第３電極３５に対して正となる電圧を第１電極３１に印加すると、図７（ｂ）に示すように、第１電極３１を介してホールが第１可変抵抗層３２に供給されることで、第１可変抵抗層３２内で導電性フィラメント３６の金属元素がイオン化される。そして、その金属イオンが上部電極３３ｃに回収され、第１可変抵抗層３２内で導電性フィラメント３６が消滅されることで、第１可変抵抗層３２が高抵抗状態にリセットされる。
図７（ｂ）の状態から、第３電極３５に対して負となる電圧を第１電極３１に再度印加すると、図７（ａ）に示すように、第１可変抵抗層３２に導電性フィラメント３６が再度形成される。すなわち、図７（ａ）の状態と図７（ｂ）の状態とは可逆的に制御可能である。これら二つの状態をそれぞれオン状態とオフ状態に対応させることで、２値の不揮発性抵抗変化メモリが実現できる。
次に、不揮発性抵抗変化素子の多値化方法について説明する。
上述したように、下部電極３３ａおよび上部電極３３ｃは、第１可変抵抗層３２および第２可変抵抗層３４での拡散速度またはイオン化エネルギーまたは凝集エネルギーがそれぞれ異なる金属元素を有しているため、第１可変抵抗層３２および第２可変抵抗層３４に導電性フィラメントが形成される駆動電圧が互いに異なる。その駆動電圧の違いを利用して不揮発性抵抗変化素子の多値化を実現することができる。
図８（ａ）〜図８（ｃ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図８（ｄ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図８（ｅ）は、第５実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。
なお、以下の説明では、上部電極３３ｃの金属元素が下部電極３３ａの金属元素に比べてイオン化エネルギーが高いもしくはシリコン中での拡散速度が遅いもしくは凝集エネルギーが大きいものとする。この場合、第１可変抵抗層３２に導電性フィラメント３６が形成される時の駆動電圧Ｖ１の絶対値は、第２可変抵抗層３４に導電性フィラメント３７が形成される時の駆動電圧Ｖ２の絶対値より大きくなる。
図８（ａ）において、導電性フィラメント３６、３７が第１可変抵抗層３２および第２可変抵抗層３４にそれぞれ形成されていない場合、第１可変抵抗層３２および第２可変抵抗層３４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ０となる。
この図８（ａ）の状態から、第３電極３５に対して負となる駆動電圧Ｖ１の第１セットパルス電圧Ｐｓ１１を第１電極３１に印加すると、上部電極３３ｃの金属元素がイオン化され、金属イオンが第１可変抵抗層３２に拡散するとともに、第１電極３１を介して電子が第１可変抵抗層３２に供給される。そして、第１可変抵抗層３２において、金属イオンと電子とが結合することにより、図８（ｂ）に示すように、上部電極３３ｃの金属元素からなる導電性フィラメント３６が形成され、第１可変抵抗層３２が低抵抗状態にセットされる。この時、第１可変抵抗層３２は低抵抗状態、第２可変抵抗層３４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ１となる。だだし、Ｒ０＞Ｒ１である。
この図８（ｂ）の状態から、第３電極３５に対して正となる駆動電圧Ｖ２の第２セットパルス電圧Ｐｓ１２を第１電極３１に印加すると、下部電極３３ａの金属元素がイオン化され、金属イオンが第２可変抵抗層３４に拡散するとともに、第３電極３５を介して電子が第２可変抵抗層３４に供給される。そして、第２可変抵抗層３４において、金属イオンと電子とが結合することにより、下部電極３３ａの金属元素からなる導電性フィラメント３７が形成され、第２可変抵抗層３４が低抵抗状態にセットされる。この時、第１可変抵抗層３２および第２可変抵抗層３４は低抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ２となる。だだし、Ｒ０＞Ｒ１＞Ｒ２である。
これにより、不揮発性抵抗変化素子の抵抗値を３段階に変化させることができ、不揮発性抵抗変化素子の３値化を図ることができる。また、この不揮発性抵抗変化素子の抵抗値Ｒ０、Ｒ１、Ｒ２は離散的な値をとることができ、抵抗値Ｒ０、Ｒ１、Ｒ２のトレランスを増大させることが可能となることから、抵抗値Ｒ０、Ｒ１、Ｒ２にばらつきが発生した場合においても、データが誤って読み出されるのを低減することができる。
また、導電性フィラメント３６が第１可変抵抗層３２に形成される時と導電性フィラメント３７が第２可変抵抗層３４に形成される時とで第１可変抵抗層３２に印加される電界の極性を逆にすることができる。このため、導電性フィラメント３６を第１可変抵抗層３２に形成させる時に、導電性フィラメント３７が第２可変抵抗層３４に形成されないようにでき、不揮発性抵抗変化素子の抵抗変化の段階性を向上させることができる。
ただし、導電性フィラメント３７を第２可変抵抗層３４に形成させる場合、第１可変抵抗層３２に対しては図８（ｃ）の導電性フィラメント３６が消滅される方向に電界が働く。このため、図８（ｃ）の導電性フィラメント３６をリセットする時の駆動電圧をＶｉとすると、｜Ｖｉ｜＞｜Ｖ２｜という条件を満たすように下部電極３３ａおよび上部電極３３ｃの金属元素を選択する必要がある。
図９（ａ）〜図９（ｃ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図９（ｄ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図９（ｅ）は、第５実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。
図９（ａ）の状態から、第３電極３５に対して正となる駆動電圧Ｖｉの第１リセットパルス電圧Ｐｒ１１を第１電極３１に印加すると、第１電極３１を介してホールが第１可変抵抗層３２に供給されることで、第１可変抵抗層３２内で導電性フィラメント３６の金属元素がイオン化される。そして、図９（ｂ）に示すように、その金属イオンが上部電極３３ｃに回収され、第１可変抵抗層３２内で導電性フィラメント３６が消滅されることで、第１可変抵抗層３２が高抵抗状態にリセットされる。
この図９（ｂ）の状態から、第３電極３５に対して負となる駆動電圧Ｖｉｉの第２リセットパルス電圧Ｐｒ１２を第１電極３１に印加すると、第３電極３５を介してホールが第２可変抵抗層３４に供給されることで、第２可変抵抗層３４内で導電性フィラメント３７の金属元素がイオン化される。そして、図９（ｃ）に示すように、その金属イオンが下部電極３３ａに回収され、第２可変抵抗層３４内で導電性フィラメント３７が消滅されることで、第２可変抵抗層３４が高抵抗状態にリセットされる。
ここで、第１可変抵抗層３２の上面側に第１電極３１を配置し、第２可変抵抗層３４の下面側に第３電極３５を配置することにより、第１電極３１または第３電極３５から導電性フィラメント３６、３７にホールを供給させることができ、リセットの制御性を向上させることができる。
ただし、導電性フィラメント３７を第２可変抵抗層３４から消滅させる場合、第１可変抵抗層３２に対しては導電性フィラメント３６が生成される方向に電界が働く。このため、図９（ｃ）の導電性フィラメント３７をリセットする時の駆動電圧をＶｉｉとすると、｜Ｖ１｜＞｜Ｖｉｉ｜という条件を満たすように下部電極３３ａおよび上部電極３３ｃの金属元素を選択する必要がある。
（第６実施形態）
次に、図６の不揮発性抵抗変化素子の製造方法について説明する。なお、この第６実施形態では、図６の上部電極３３ｃとしてニッケルＮｉ、下部電極３３ａとして銀Ａｇ、拡散防止層３３ｂとしてＳｉＯ２、第１電極３１および第３電極３５としてｐ型Ｓｉ、第１可変抵抗層３２および第２可変抵抗層３４としてアモルファスシリコンを用いた場合を例にとる。
図６において、シリコン単結晶基板にＢ＋イオンを注入し、その後活性化アニールを施したｐ型Ｓｉ領域を第３電極３５とする。
次に、例えば、化学気相成長法により第２可変抵抗層３４としてアモルファスシリコンを第３電極３５上に堆積する。
次に、スパッタなどの方法にて下部電極３３ａとなる銀Ａｇを第２可変抵抗層３４上に堆積する。
次に、スパッタなどの方法にて拡散防止層３３ｂとなるＳｉＯ２を下部電極３３ａ上に堆積する。
次に、スパッタなどの方法にて上部電極３３ｃとなるニッケルＮｉを拡散防止層３３ｂ上に堆積する。
次に、例えば、化学気相成長法により第１可変抵抗層３２としてアモルファスシリコンを上部電極３３ｃ上に堆積する。
次に、第１電極３１として不純物ドープシリコン層を第１可変抵抗層３２上に作製する。この不純物ドープシリコン層の作製方法は、第１可変抵抗層３２がシリコンの場合、デルタ的に高濃度にボロンＢを注入し活性化させることができる。なお、後工程においてボロンＢの拡散を抑制するために、ボロンＢとともに炭素Ｃなどを注入するＣｏ−Ｉｍｐｌａｎｔａｔｉｏｎを行うようにしてもよい。あるいは、第１可変抵抗層３２と第１電極３１の界面にＳｉＯ２などの拡散防止層を挿入するようにしてもよい。あるいは、Ｇｅ層を堆積させた後にＧｅ層に高濃度にボロンＢを注入することで不純物ドープゲルマ層を形成するようにしてもよい。
ここで、ニッケルＮｉは銀Ａｇに比べて凝集エネルギーが大きいため、導電性フィラメント３６が第１可変抵抗層３２に生成される時の駆動電圧を導電性フィラメント３７が第２可変抵抗層３４に生成される時の駆動電圧よりも大きくすることができる。このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
（第７実施形態）
図１０は、第７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１０において、第１電極４１と第２電極４３との間には第１可変抵抗層４２が配置され、第２電極４３と第３電極４５との間には第２可変抵抗層４４が配置されている。
ここで、第２電極４３は金属元素を有している。第２電極４３としては、Ａｇ、Ａｕ、Ｔｉ、Ｎｉ、Ｃｏ、Ａｌ、Ｆｅ、Ｃｒ、Ｃｕ、Ｗ、Ｈｆ、Ｔａ、Ｐｔ、Ｒｕ、ＺｒまたはＩｒや、その窒化物あるいは炭化物あるいはカルコゲナイド材料などを用いることができる。さらに、このような金属や半導体元素のうち複数を含む合金材料を第２電極４３として用いてもよい。
第１電極４１および第３電極４５は半導体元素を有し、例えば、不純物がドープされた半導体層を用いることができる。例えば、第１可変抵抗層４２および第２可変抵抗層４４がＳｉを主成分とする場合、第１電極４１および第３電極４５は不純物ドープシリコンを用いることができる。この不純物ドープシリコンは、高濃度にボロンが注入されたＳｉ層を熱処理にて活性化させて形成することができる。この不純物ドープシリコンのシート抵抗は、例えば、３×１０３Ω／□以下に設定することができる。なお、第１電極４１および第３電極４５は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。
第１可変抵抗層４２および第２可変抵抗層４４は、半導体元素を有し、この半導体元素としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＩｎＡｓＰ、ＧａＮ、ＳｉＣなどから選択することができる。また、第１可変抵抗層４２および第２可変抵抗層４４は、非晶質半導体であってもよいし、多結晶半導体であってもよいし、単結晶半導体であってもよい。また、半導体元素にＮまたはＯが添加されていてもよく、例えば、ＳｉＮまたはＳｉＯ２などであってもよい。また、第１可変抵抗層４２および第２可変抵抗層４４は、同一の半導体元素から構成されるようにしてもよい。また、第１可変抵抗層４２および第２可変抵抗層４４の膜厚は、互いに異なるように設定することができ、図１０では、第１可変抵抗層４２の方が第２可変抵抗層４４に比べて膜厚が厚い場合を示した。また、第１可変抵抗層４２および第２可変抵抗層４４の膜厚は、典型的には１ｎｍ〜３００ｎｍである。素子の微細化を考慮すれば、膜厚はより薄い方がよいが、薄すぎると均質な膜とはならないため、２ｎｍ〜２０ｎｍがより好ましい。
なお、第１可変抵抗層４２および第２可変抵抗層４４は、第２電極４３の金属元素が出入りすることで可逆的に抵抗変化が可能である。
すなわち、第１可変抵抗層４２および第２可変抵抗層４４は、第２電極４３から供給される金属元素から導電性フィラメントが形成されることで高低抵抗状態から低抵抗状態に変化する。また、第１可変抵抗層４２および第２可変抵抗層４４に形成された導電性フィラメントの金属元素が第２電極４３に回収され、第１可変抵抗層４２および第２可変抵抗層４４に形成された導電性フィラメントが消滅することで低抵抗状態から高低抵抗状態に変化する。
ここで、第１可変抵抗層４２および第２可変抵抗層４４の膜厚を互いに異ならせることにより、導電性フィラメントが第１可変抵抗層４２に形成される時に第１電極４１と第３電極４５との間に印加される駆動電圧と、導電性フィラメントが第２可変抵抗層４４に形成される時に第１電極４１と第３電極４５との間に印加される駆動電圧とを互いに異ならせることができる。
このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
また、第１可変抵抗層４２と第２可変抵抗層４４との間に第２電極４３を配置することにより、導電性フィラメントが第１可変抵抗層４２に形成される時と第２可変抵抗層４４に形成される時とで駆動電圧の極性を互いに異ならせることができる。このため、第１可変抵抗層４２および第２可変抵抗層４４のうちの一方に導電性フィラメントを形成させる時に他方に導電性フィラメントが形成されにくくすることができ、セットの制御性を向上させることができる。
また、第１可変抵抗層４２と第２可変抵抗層４４との間に第２電極４３を配置することにより、第２電極４３に接するように導電性フィラメントを第１可変抵抗層４２および第２可変抵抗層４４に形成させることができる。このため、いずれの導電性フィラメントに対しても第２電極４３からホールを十分に供給させることができ、リセットの制御性を向上させることができる。
図１１（ａ）は、第７実施形態に係る不揮発性抵抗変化素子の第１のオン状態を示す断面図、図１１（ｂ）は、第７実施形態に係る不揮発性抵抗変化素子のオフ状態を示す断面図である。
図１１（ａ）において、不揮発性抵抗変化素子が図１０の状態にあるものとすると、第３電極４５に対して負となる電圧を第１電極４１に印加することにより、第２電極４３の金属元素がイオン化され、金属イオンが第１可変抵抗層４２に拡散するとともに、第１電極４１を介して電子が第１可変抵抗層４２に供給される。そして、第１可変抵抗層４２において、金属イオンと電子とが結合することにより、第２電極４３の金属元素からなる導電性フィラメント４６が形成され、第１可変抵抗層４２が低抵抗状態にセットされる。
この図１１（ａ）の状態から、第３電極４５に対して正となる電圧を第１電極４１に印加すると、図１１（ｂ）に示すように、第１電極４１を介してホールが第１可変抵抗層４２に供給されることで、第１可変抵抗層４２内で導電性フィラメント４６の金属元素がイオン化される。そして、その金属イオンが第２電極４３に回収され、第１可変抵抗層４２内で導電性フィラメント４６が消滅されることで、第１可変抵抗層４２が高抵抗状態にリセットされる。
図１１（ｂ）の状態から、第３電極４５に対して負となる電圧を第１電極４１に再度印加すると、図１１（ａ）に示すように、第１可変抵抗層４２に導電性フィラメント４６が再度形成される。すなわち、図１１（ａ）の状態と図１１（ｂ）の状態とは可逆的に制御可能である。これら二つの状態をそれぞれオン状態とオフ状態に対応させることで、２値の不揮発性抵抗変化メモリが実現できる。
次に、不揮発性抵抗変化素子の多値化方法について説明する。
上述したように、第１可変抵抗層４２と第２可変抵抗層４４とは膜厚が互いに異なっているため、第１可変抵抗層４２および第２可変抵抗層４４に導電性フィラメントが形成される駆動電圧が互いに異なる。その駆動電圧の違いを利用して不揮発性抵抗変化素子の多値化を実現することができる。
図１２（ａ）〜図１２（ｃ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時における導電性フィラメントの生成過程を示す断面図、図１２（ｄ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時におけるパルス電圧印加方法を示すタイミングチャート、図１２（ｅ）は、第７実施形態に係る不揮発性抵抗変化素子の書き込み時における抵抗値の変化状態を示す図である。
図１２（ａ）において、導電性フィラメント４６、４７が第１可変抵抗層４２および第２可変抵抗層４４にそれぞれ形成されていない場合、第１可変抵抗層４２および第２可変抵抗層４４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ０となる。
この図１２（ａ）の状態から、第３電極４５に対して負となる駆動電圧Ｖ１の第１セットパルス電圧Ｐｓ１１を第１電極４１に印加すると、第２電極４３の金属元素がイオン化され、金属イオンが第１可変抵抗層４２に拡散するとともに、第１電極４１を介して電子が第１可変抵抗層４２に供給される。そして、第１可変抵抗層４２において、金属イオンと電子とが結合することにより、図１１（ｂ）に示すように、第２電極４３の金属元素からなる導電性フィラメント４６が形成され、第１可変抵抗層４２が低抵抗状態にセットされる。この時、第１可変抵抗層４２は低抵抗状態、第２可変抵抗層４４は高抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ１となる。だだし、Ｒ０＞Ｒ１である。
この図１１（ｂ）の状態から、第３電極４５に対して正となる駆動電圧Ｖ２の第２セットパルス電圧Ｐｓ１２を第１電極４１に印加すると、第２電極４３の金属元素がイオン化され、金属イオンが第２可変抵抗層４４に拡散するとともに、第３電極４５を介して電子が第２可変抵抗層４４に供給される。そして、第２可変抵抗層４４において、金属イオンと電子とが結合することにより、第２電極４３の金属元素からなる導電性フィラメント４７が形成され、第２可変抵抗層４４が低抵抗状態にセットされる。この時、第１可変抵抗層４２および第２可変抵抗層４４は低抵抗状態にあり、この不揮発性抵抗変化素子の抵抗値はＲ２となる。だだし、Ｒ０＞Ｒ１＞Ｒ２である。
これにより、不揮発性抵抗変化素子の抵抗値を３段階に変化させることができ、不揮発性抵抗変化素子の３値化を図ることができる。また、この不揮発性抵抗変化素子の抵抗値Ｒ０、Ｒ１、Ｒ２は離散的な値をとることができ、抵抗値Ｒ０、Ｒ１、Ｒ２のトレランスを増大させることが可能となることから、抵抗値Ｒ０、Ｒ１、Ｒ２にばらつきが発生した場合においても、データが誤って読み出されるのを低減することができる。
また、導電性フィラメント４６が第１可変抵抗層４２に形成される時と導電性フィラメント４７が第２可変抵抗層４４に形成される時とで第１可変抵抗層４２に印加される電界の極性を逆にすることができる。このため、導電性フィラメント４６を第１可変抵抗層４２に形成させる時に、導電性フィラメント４７が第２可変抵抗層４４に形成されないようにでき、不揮発性抵抗変化素子の抵抗変化の段階性を向上させることができる。
図１３（ａ）〜図１３（ｃ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時における導電性フィラメントの生成過程を示す断面図、図１３（ｄ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャート、図１３（ｅ）は、第７実施形態に係る不揮発性抵抗変化素子の消去時における抵抗値の変化状態を示す図である。
図１３（ａ）の状態から、第３電極４５に対して正となる駆動電圧Ｖｉの第１リセットパルス電圧Ｐｒ１１を第１電極４１に印加すると、第１電極４１を介してホールが第１可変抵抗層４２に供給されることで、第１可変抵抗層４２内で導電性フィラメント４６の金属元素がイオン化される。そして、図１１（ｂ）に示すように、その金属イオンが第２電極４３に回収され、第１可変抵抗層４２内で導電性フィラメント４６が消滅されることで、第１可変抵抗層４２が高抵抗状態にリセットされる。
この図１１（ｂ）の状態から、第３電極４５に対して負となる駆動電圧Ｖｉｉの第２リセットパルス電圧Ｐｒ１２を第１電極４１に印加すると、第３電極４５を介してホールが第２可変抵抗層４４に供給されることで、第２可変抵抗層４４内で導電性フィラメント４７の金属元素がイオン化される。そして、図１１（ｃ）に示すように、その金属イオンが第２電極４３に回収され、第２可変抵抗層４４内で導電性フィラメント４７が消滅されることで、第２可変抵抗層４４が高抵抗状態にリセットされる。
ここで、第１可変抵抗層４２の上面側に第１電極４１を配置し、第２可変抵抗層４４の下面側に第３電極４５を配置することにより、第１電極４１または第３電極４５から導電性フィラメント４６、４７にホールまたは電子を供給させることができ、リセットの制御性を向上させることができる。
（第８実施形態）
次に、図１０の不揮発性抵抗変化素子の製造方法について説明する。なお、この第８実施形態では、図１０の第１電極４１および第３電極４５としてｐ型Ｓｉ、第２電極４３として銀Ａｇ、第１可変抵抗層４２および第２可変抵抗層４４としてアモルファスシリコンを用いた場合を例にとる。
図１０において、シリコン単結晶基板にＢ＋イオンを注入し、その後活性化アニールを施したｐ型Ｓｉ領域を第３電極４５とする。
次に、例えば、化学気相成長法により第２可変抵抗層４４としてアモルファスシリコンを第３電極４５上に堆積する。
次に、スパッタなどの方法にて第２電極４３となる銀Ａｇを第２可変抵抗層４４上に堆積する。
次に、例えば、化学気相成長法により第１可変抵抗層４２としてアモルファスシリコンを第２電極４３上に堆積する。
次に、第１電極４１として不純物ドープシリコン層を第１可変抵抗層４２上に作製する。この不純物ドープシリコン層の作製方法は、第１可変抵抗層４２がシリコンの場合、デルタ的に高濃度にボロンＢを注入し活性化させることができる。なお、後工程においてボロンＢの拡散を抑制するために、ボロンＢとともに炭素Ｃなどを注入するＣｏ−Ｉｍｐｌａｎｔａｔｉｏｎを行うようにしてもよい。あるいは、第１可変抵抗層４２と第１電極４１の界面にＳｉＯ２などの拡散防止層を挿入するようにしてもよい。あるいは、Ｇｅ層を堆積させた後にＧｅ層に高濃度にボロンＢを注入することで不純物ドープゲルマ層を形成するようにしてもよい。
ここで、第１可変抵抗層４２は第２可変抵抗層４４よりも膜厚が厚いため、導電性フィラメントが第１可変抵抗層４２に生成される時の駆動電圧を導電性フィラメントが第２可変抵抗層４４に生成される時の駆動電圧よりも大きくすることができる。このため、不揮発性抵抗変化素子の抵抗を段階的に変化させることができ、不揮発性抵抗変化素子の抵抗値のトレランスを増大させつつ、不揮発性抵抗変化素子の多値化を図ることができる。
（第９実施形態）
図１４は、第９実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１４において、この不揮発性抵抗変化素子では、図１の第２可変抵抗層１４の代わりに第２可変抵抗層１４´が設けられている。ここで、第２可変抵抗層１４´は、第２可変抵抗層１４に不純物をドープして構成されている。なお、この不純物としては、例えば、Ｂ、Ｐ、Ａｓ、Ｉｎ、Ｃ、Ｇｅなどを用いることができる。
これにより、第２可変抵抗層１４´の抵抗値を低下させることができ、不揮発性抵抗変化素子がオフ状態の抵抗値と第１のオン状態の抵抗値の比抵抗を制御することが可能となる。
なお、この実施形態は、導電性フィラメントを生成させる駆動電圧が小さい方の可変抵抗層に不純物をドープするものである。この方法は、図１４の構成以外にも、図１、図５、図６または図１０の構成に適用してもよい。
（第１０実施形態）
次に、図１４の不揮発性抵抗変化素子の製造方法について説明する。
図１４において、この不揮発性抵抗変化素子の製造方法では、第２可変抵抗層１４´としてアモルファスシリコンを第３電極１５上に堆積した後、このアモルファスシリコンにボロンＢなどの不純物をイオン注入する工程が追加される以外は、図１の不揮発性抵抗変化素子の製造方法と同様である。
（第１１実施形態）
図１５は、第１１実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１５において、この不揮発性抵抗変化素子では、図１の構成において第１可変抵抗層１２に絶縁層１８が追加されている。ここで、絶縁層１８は、第１可変抵抗層１２の電流パスの面積が第２可変抵抗層１４の電流パスの面積よりも小さくなるように配置することができる。なお、絶縁層１８としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３などを用いることができる。
これにより、第１可変抵抗層１２の抵抗値を増大させることができ、不揮発性抵抗変化素子がオフ状態の抵抗値と第１のオン状態の抵抗値の比抵抗を制御することが可能となる。
なお、この実施形態は、導電性フィラメントを生成させる駆動電圧が大きい方の可変抵抗層に絶縁層を形成するものである。この方法は、図１５の構成以外にも、図１、図５、図６、図１０または図１４の構成に適用してもよい。
（第１２実施形態）
次に、図１５の不揮発性抵抗変化素子の製造方法について説明する。
図１５において、この不揮発性抵抗変化素子の製造方法では、第１可変抵抗層１２としてアモルファスシリコンを第２電極１３上に堆積した後、フォトリソグラフィー技術およびドライエッチング技術を用いることで、アモルファスシリコンをパターニングする。そして、このパターニングされたアモルファスシリコンが埋め込まれるようにしてＳｉＯ２などの絶縁層１８を第２電極１３上に形成する工程が追加される以外は、図１の不揮発性抵抗変化素子の製造方法と同様である。
（第１３実施形態）
図１６は、第１３実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図１６において、この不揮発性抵抗変化素子では、図１の構成において第２電極１３と第２可変抵抗層１４との間に誘電体層１９が追加されている。ここで、誘電体層１９は、第２可変抵抗層１４よりも誘電率が小さな材料を用いることができる。例えば、第２可変抵抗層１４がアモルファスシリコンあるいはポリシリコンにて構成される場合、誘電体層１９としては、例えば、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３などを用いることができる。
これにより、導電性フィラメント１７の消滅時の電圧印加時において、誘電体層１９に電圧を集中させることができる。このため、導電性フィラメント１６が形成される第１可変抵抗層１２への電圧集中を回避させることができ、導電性フィラメント１７を消滅させやすくすることができる。
なお、この実施形態は、導電性フィラメントを生成させる駆動電圧が小さい方の可変抵抗層と電極層との間に誘電体層を形成するものである。この方法は、図１６の構成以外にも、図１、図５、図６、図１０、図１４または図１５の構成に適用してもよい。
（第１４実施形態）
次に、図１６の不揮発性抵抗変化素子の製造方法について説明する。
図１６において、この不揮発性抵抗変化素子の製造方法では、第２可変抵抗層１４としてアモルファスシリコンを第３電極１５上に堆積した後、ＳｉＯ２などの誘電体層１９をアモルファスシリコン上に形成する工程が追加される以外は、図１の不揮発性抵抗変化素子の製造方法と同様である。
（第１５実施形態）
図１７は、図１の不揮発性抵抗変化素子に形成される容量および抵抗を示す断面図である。
図１７において、第１可変抵抗層１２の導電性フィラメント１６が消滅され、第２可変抵抗層１４に導電性フィラメント１７が存在している時の第１可変抵抗層１２におけるキャパシタンスをＣ、第２可変抵抗層１４におけるレジスタンスをＲとする。
図１８は、第１５実施形態に係る不揮発性抵抗変化素子の消去時におけるパルス電圧印加方法を示すタイミングチャートである。
図１８において、第２可変抵抗層１４に形成された導電性フィラメント１７を消滅させる場合、第２リセットパルスＰｒ２のパルス幅ＰＨは、図１７のキャパシタンスＣとレジスタンスＲからなるＣＲ時定数より小さくすることができる。なお、第２リセットパルスＰｒ２は単パルスでもよいし、複数パルスであってもよい。
これにより、導電性フィラメント１７の消滅時の電圧印加時において、導電性フィラメント１６が形成される第１可変抵抗層１２に電圧がかかりにくくすることができ、第２可変抵抗層１４に電圧を集中させることが可能となることから、導電性フィラメント１７を消滅させやすくすることができる。
（第１６実施形態）
図１９（ａ）は、第１６実施形態に係る不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示す平面図、図１９（ｂ）は、図１９（ａ）のメモリセルアレイのクロスポイント部分の概略構成を示す断面図である。
図１９（ａ）および図１９（ｂ）において、メモリセルアレイ６０には、下部配線６１が列方向に形成され、上部配線６４が行方向に形成されている。そして、下部配線６１と上部配線６４との間のクロスポイント部分には、整流素子６２を介して不揮発性抵抗変化素子６３が配置されている。なお、整流素子６２としては、例えば、Ｍ−Ｉ−Ｍダイオードのようなダイオード素子を用いることができる。ここで、不揮発性抵抗変化素子６３は、例えば、図１、図５、図６、図１０、図１４、図１５または図１６の不揮発性抵抗変化素子を用いることができる。また、図１９（ｂ）の例では、不揮発性抵抗変化素子６３に整流素子６２を設ける方法について説明したが、整流素子６２は除去するようにしてもよい。
図２０は、図１９（ａ）のメモリセルアレイにおける選択セルの書き込み時の電圧設定方法を示す平面図である。
図２０において、メモリセルアレイ６０の周辺には、行選択を行う制御部６５および列選択を行う制御部６６が設けられている。そして、選択セルの書き込みを行う場合、選択列の下部配線６１にセット電圧Ｖｓｅｔを印加し、非選択列の下部配線６１にセット電圧Ｖｓｅｔの１／２の電圧を印加する。また、選択行の上部配線６４に０Ｖを印加し、非選択行の上部配線６４にセット電圧Ｖｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはセット電圧Ｖｓｅｔが印加され、書き込みが行われる。一方、非選択列および選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、選択列および非選択行で指定される半選択セルにはセット電圧Ｖｓｅｔの１／２の電圧が印加され、書き込みが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、書き込みが禁止される。
図２１は、図１９（ａ）のメモリセルアレイにおける選択セルの読み出し時の電圧設定方法を示す平面図である。
図２１において、選択セルの読み出しを行う場合、選択列の下部配線６１にリード電圧Ｖｒｅａｄの１／２の電圧を印加し、非選択列の下部配線６１に０Ｖを印加する。また、選択行の上部配線６４にリード電圧Ｖｒｅａｄの−１／２の電圧を印加し、非選択行の上部配線６４に０Ｖを印加する。
この結果、選択列および選択行で指定される選択セルにはリード電圧Ｖｒｅａｄが印加され、読み出しが行われる。一方、非選択列および選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの−１／２の電圧が印加され、読み出しが禁止される。また、選択列および非選択行で指定される半選択セルにはリード電圧Ｖｒｅａｄの１／２の電圧が印加され、読み出しが禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、読み出しが禁止される。
図２２は、図１９（ａ）のメモリセルアレイにおける選択セルの消去時の電圧設定方法を示す平面図である。
図２２において、選択セルの消去を行う場合、選択列の下部配線６１にリセット電圧Ｖｒｅｓｅｔを印加し、非選択列の下部配線６１にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。また、選択行の上部配線６４に０Ｖを印加し、非選択行の上部配線６４にリセット電圧Ｖｒｅｓｅｔの１／２の電圧を印加する。
この結果、選択列および選択行で指定される選択セルにはリセット電圧Ｖｒｅｓｅｔが印加され、消去が行われる。一方、非選択列および選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、選択列および非選択行で指定される半選択セルにはリセット電圧Ｖｒｅｓｅｔの１／２の電圧が印加され、消去が禁止される。また、非選択列および非選択行で指定される非選択セルには０Ｖが印加され、消去が禁止される。
（第１７実施形態）
図２３は、第１７実施形態に係る不揮発性抵抗変化素子の概略構成を示す断面図である。
図２３において、半導体基板７１上には、ゲート絶縁膜７４を介してゲート電極７５が形成され、ゲート電極７５上にはワード線７６が形成されている。そして、半導体基板７１には、ゲート電極７５下に形成されるチャネル領域を挟むようにして不純物拡散層７２、７３が形成されることで、トランジスタ８１が形成されている。ここで、不純物拡散層７３にはソース線７７が接続されている。
また、半導体基板７１上には、トランジスタ８１に隣接するようにして不揮発性抵抗変化素子６３が配置されている。なお、不揮発性抵抗変化素子６３としては、例えば、図１と同様の構成を用いることができる。そして、不揮発性抵抗変化素子６３の第３電極１５は、接続導体７８を介して不純物拡散層７２に接続され、不揮発性抵抗変化素子６３の第１電極１１は、接続導体７９を介してビット線８０に接続されている。
そして、ワード線７６を介してトランジスタ８１をオンさせることにより、不揮発性抵抗変化素子６３にアクセスすることができ、読み書き対象となる不揮発性抵抗変化素子６３を選択することができる。
なお、図２３の例では、不揮発性抵抗変化素子６３として図１の構成を用いた場合について説明したが、図５、図６、図１０、図１４、図１５または図１６の構成を用いるようにしてもよい。
図２４は、図２３の不揮発性抵抗変化素子が適用されるメモリセルアレイの概略構成を示すブロック図である。
図２４において、図２３の半導体基板７１上には、ビット線ＢＬ１〜ＢＬ３がカラム方向に配線されるとともに、ワード線ＷＬ１〜ＷＬ３がロウ方向に配線されている。各ビット線ＢＬ１〜ＢＬ３と各ワード線ＷＬ１〜ＷＬ３のクロスポイント部分には、不揮発性抵抗変化素子６３およびトランジスタ８１が配置され、不揮発性抵抗変化素子６３とトランジスタ８１とは互いに直列に接続されている。
ここで、同一カラムの不揮発性抵抗変化素子６３の一端は同一のビット線ＢＬ１〜ＢＬ３に接続され、同一ロウのトランジスタ８１の一端は同一のソース線ＳＬ１〜ＳＬ３に接続されている。また、同一ロウのトランジスタ８１のゲート電極７５は同一のワード線ＷＬ１〜ＷＬ３に接続されている。
そして、ワード線ＷＬ１〜ＷＬ３を介してトランジスタ８１をオンさせることにより、選択ロウの不揮発性抵抗変化素子６３の第１電極１１と第３電極１５との間に電圧を印加させることができる。このため、選択ロウの不揮発性抵抗変化素子６３の読み出し時に非選択ロウの不揮発性抵抗変化素子６３に電流が流れるのを防止することができ、読み出し時間を短くすることができる。
（第１８実施形態）
上述した実施形態では、不揮発性抵抗変化素子の３値化を図る例について説明したが、第１可変抵抗層または第２可変抵抗層をオフ状態からオン状態に変化させる時に、不揮発性抵抗変化素子に注入される電流を制御することで、導電性フィラメントの伸縮の程度を制御し（電流コンプライアンス制御法）、不揮発性抵抗変化素子に４値以上のデータを記憶させるようにしてもよい。
（第１９実施形態）
上述した実施形態では、可変抵抗層を２層分だけ積層することで不揮発性抵抗変化素子の３値化を図る例について説明したが、可変抵抗層の積層数をＮ（Ｎは３以上の整数）とすることで不揮発性抵抗変化素子に４値以上のデータを記憶させるようにしてもよい。この時、Ｎ層分の可変抵抗層の膜厚を互いに異ならせることで各可変抵抗層に導電性フィラメントが形成される時の駆動電圧を異ならせることができ、不揮発性抵抗変化素子の抵抗値を段階的に変化させることができる。
また、Ｎ層分の可変抵抗層に対して、金属電極と半導体電極とを交互に配置することにより、各可変抵抗層に生成される導電性フィラメントが半導体電極に接するようにすることができる。このため、いずれの導電性フィラメントに対しても半導体電極からホールを十分に供給させることができ、リセットの制御性を向上させることができる。
例えば、第１Ａｇ電極→第１アモルファスシリコン層→第１ｐ型Ｓｉ層→第２アモルファスシリコン→第２Ａｇ電極→第３アモルファスシリコン層→第２ｐ型Ｓｉ層という積層構造において、第１アモルファスシリコン層と第２アモルファスシリコン層と第３アモルファスシリコン層との膜厚を互いに異ならせることで、不揮発性抵抗変化素子の抵抗値を段階的に変化させることを可能としつつ４値化を図ることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１、２１、３１、４１ 第１電極、１２、２２、３２、４２ 第１可変抵抗層、１３、２３、３３、４３ 第２電極、１４、１４´、２４、３４、４４ 第２可変抵抗層、１５、２５、３５、４５ 第３電極、１６、１７、３６、３７ 導電性フィラメント、１８ 絶縁層、１９ 誘電体層、３４ 拡散防止層、３３ａ 下部電極、３３ｂ 拡散防止層、３３ｃ 上部電極、６０ メモリセルアレイ、６１ 下部配線、６２ 整流素子、６３ 不揮発性抵抗変化素子、６４ 上部配線、６５、６６ 制御部、ＢＬ１〜ＢＬ３、８０ ビット線、ＷＬ１〜ＷＬ３ ワード線、７１ 半導体基板、７２、７３ 不純物拡散層、７４ ゲート絶縁膜、７５ ゲート電極、７６ ワード線、７７ ソース線、７８、７９ 接続導体、８１ トランジスタ

Claims (10)

  1. 金属元素を有する第１電極と、
    半導体元素を有する第２電極と、
    金属元素を有する第３電極と、
    前記第１電極と前記第２電極との間に配置され、前記第１電極の金属元素が出入りすることで可逆的に抵抗変化が可能な第１抵抗変化層と、
    前記第２電極と前記第３電極との間に配置され、前記第３電極の金属元素が出入りすることで可逆的に抵抗変化が可能な第２抵抗変化層とを備えることを特徴とする不揮発性抵抗変化素子。
  2. 第１の抵抗値、前記第１の抵抗値より大きい第２の抵抗値、前記第２の抵抗値より大きい第３の抵抗値を有し、前記第１の抵抗値から前記第２の抵抗値へ変化させる際の駆動電圧の絶対値と前記第２の抵抗値から前記第３の抵抗値へ変化させる際の駆動電圧の絶対値とは互いに異なることを特徴とする請求項１に記載の不揮発性抵抗変化素子。
  3. 前記第１電極の金属元素と前記第２電極の金属元素とは互いに異なることを特徴とする請求項１または２に記載の不揮発性抵抗変化素子。
  4. 半導体元素を有する第１電極と、
    金属元素を有する第２電極と、
    半導体元素を有する第３電極と、
    前記第１電極と前記第２電極との間に配置され、前記第２電極の金属元素が出入りすることで可逆的に抵抗変化が可能な第１抵抗変化層と、
    前記第２電極と前記第３電極との間に配置され、前記第２電極の金属元素が出入りすることで可逆的に抵抗変化が可能な第２抵抗変化層とを備えることを特徴とする不揮発性抵抗変化素子。
  5. 第１の抵抗値、前記第１の抵抗値より大きい第２の抵抗値、前記第２の抵抗値より大きい第３の抵抗値を有し、前記第１の抵抗値から前記第２の抵抗値へ変化させる際の駆動電圧の絶対値と前記第２の抵抗値から前記第３の抵抗値へ変化させる際の駆動電圧の絶対値とは互いに異なることを特徴とする請求項４に記載の不揮発性抵抗変化素子。
  6. 前記第２電極は、
    第１の金属元素を有する下部電極と、
    第２の金属元素を有する上部電極とを備えることを特徴とする請求項４または５に記載の不揮発性抵抗変化素子。
  7. 前記第１抵抗変化層と前記第２抵抗変化層の膜厚は互いに異なることを特徴とする請求項１から６のいずれか１項に記載の不揮発性抵抗変化素子。
  8. 前記第１抵抗変化層のセット電圧と前記第２抵抗変化層のリセット電圧は第１の極性に設定され、前記第１抵抗変化層のリセット電圧と前記第２抵抗変化層のセット電圧は第１の極性と逆の第２の極性に設定されることを特徴とする請求項１から７のいずれか１項に記載の不揮発性抵抗変化素子。
  9. 第１セットパルス電圧が与えられることで前記第１抵抗変化層に第１導電性フィラメントが形成された後、前記第１セットパルス電圧よりも駆動電圧の絶対値が小さく前記第１セットパルス電圧と極性が逆の前記第２セットパルス電圧が与えられることで前記第２抵抗変化層に第２導電性フィラメントが形成されることを特徴とする請求項８に記載の不揮発性抵抗変化素子。
  10. 第１リセットパルス電圧が与えられることで前記第１抵抗変化層の第１導電性フィラメントが消滅された後、前記第１リセットパルス電圧よりも駆動電圧の絶対値が小さく前記第１リセットパルス電圧と極性が逆の前記第２リセットパルス電圧が与えられることで前記第２抵抗変化層の第２導電性フィラメントが消滅されることを特徴とする請求項９に記載の不揮発性抵抗変化素子。
JP2011033063A 2011-02-18 2011-02-18 不揮発性抵抗変化素子 Withdrawn JP2012174766A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011033063A JP2012174766A (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子
US13/228,753 US9105838B2 (en) 2011-02-18 2011-09-09 Nonvolatile variable resistive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011033063A JP2012174766A (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子

Publications (1)

Publication Number Publication Date
JP2012174766A true JP2012174766A (ja) 2012-09-10

Family

ID=46652000

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011033063A Withdrawn JP2012174766A (ja) 2011-02-18 2011-02-18 不揮発性抵抗変化素子

Country Status (2)

Country Link
US (1) US9105838B2 (ja)
JP (1) JP2012174766A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162131A (ja) * 2012-02-06 2013-08-19 Imec 自己絶縁型導電性ブリッジメモリデバイス
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
WO2016199412A1 (ja) * 2015-06-11 2016-12-15 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5543819B2 (ja) * 2010-03-26 2014-07-09 株式会社東芝 抵抗変化素子、メモリセルアレイ、及び抵抗変化装置
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子
JP5547111B2 (ja) * 2011-02-15 2014-07-09 株式会社東芝 不揮発性抵抗変化素子および不揮発性抵抗変化素子の製造方法
JP5501277B2 (ja) * 2011-03-24 2014-05-21 株式会社東芝 不揮発性記憶装置
US9792985B2 (en) * 2011-07-22 2017-10-17 Virginia Tech Intellectual Properties, Inc. Resistive volatile/non-volatile floating electrode logic/memory cell
JP2013187256A (ja) * 2012-03-06 2013-09-19 Toshiba Corp 不揮発性抵抗変化素子
JP2013197420A (ja) 2012-03-21 2013-09-30 Toshiba Corp 抵抗変化メモリ素子
FR2993388B1 (fr) * 2012-07-11 2015-04-03 Altis Semiconductor Snc Dispositif microelectronique a memoire programmable
US9847480B2 (en) * 2012-09-28 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Resistance variable memory structure and method of forming the same
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
US9070441B2 (en) 2012-12-21 2015-06-30 Sony Corporation Non-volatile memory system with reset verification mechanism and method of operation thereof
US9153317B2 (en) 2012-12-21 2015-10-06 Sony Corporation Non-volatile memory system with power reduction mechanism and method of operation thereof
US9007837B2 (en) 2013-02-11 2015-04-14 Sony Corporation Non-volatile memory system with reset control mechanism and method of operation thereof
KR102051529B1 (ko) * 2013-03-25 2020-01-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US10490740B2 (en) 2013-08-09 2019-11-26 Sony Semiconductor Solutions Corporation Non-volatile memory system with reliability enhancement mechanism and method of manufacture thereof
JP2015060891A (ja) * 2013-09-17 2015-03-30 株式会社東芝 記憶装置
CN103682096B (zh) * 2013-12-31 2018-11-09 上海集成电路研发中心有限公司 一种可实现多值存储的阻变存储器
KR102157360B1 (ko) * 2014-02-03 2020-09-17 삼성전자 주식회사 메모리 소자 및 메모리 셀 어레이
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
WO2015167351A1 (en) * 2014-04-30 2015-11-05 Nokia Technologies Oy Memristor and method of production thereof
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9633724B2 (en) * 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US9460788B2 (en) 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9318531B1 (en) * 2014-10-16 2016-04-19 Intermolecular, Inc. SiC—Si3N4 nanolaminates as a semiconductor for MSM snapback selector devices
US9990990B2 (en) * 2014-11-06 2018-06-05 Micron Technology, Inc. Apparatuses and methods for accessing variable resistance memory device
JP6386349B2 (ja) * 2014-11-19 2018-09-05 東芝メモリ株式会社 不揮発性記憶装置
CN106558599B (zh) * 2015-09-29 2020-04-07 中芯国际集成电路制造(上海)有限公司 电阻随机存取存储器及其形成方法
CN106653079B (zh) * 2015-10-30 2021-07-06 华邦电子股份有限公司 电阻式存储器装置及其写入方法
TWI571875B (zh) * 2015-10-30 2017-02-21 華邦電子股份有限公司 電阻式記憶體裝置及其寫入方法
US9978810B2 (en) 2015-11-04 2018-05-22 Micron Technology, Inc. Three-dimensional memory apparatuses and methods of use
US10134470B2 (en) 2015-11-04 2018-11-20 Micron Technology, Inc. Apparatuses and methods including memory and operation of same
CN105679933B (zh) * 2016-04-12 2018-03-30 湘潭大学 一种基于导电丝和极化共控制的多值存储单元
SG10201606137YA (en) * 2016-07-26 2018-02-27 Silicon Storage Tech Inc Current forming of resistive random access memory (rram) cell filament
US10446226B2 (en) 2016-08-08 2019-10-15 Micron Technology, Inc. Apparatuses including multi-level memory cells and methods of operation of same
TWI733854B (zh) * 2016-09-21 2021-07-21 中國大陸商合肥睿科微電子有限公司 用於初始化電阻式記憶體裝置之技術
US10157670B2 (en) 2016-10-28 2018-12-18 Micron Technology, Inc. Apparatuses including memory cells and methods of operation of same
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell
JP7155752B2 (ja) * 2018-08-24 2022-10-19 富士通株式会社 抵抗変化素子及びその製造方法、記憶装置
US20200176379A1 (en) * 2018-11-30 2020-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Metal filament vias for interconnect structure
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192800A (ja) * 2009-02-20 2010-09-02 Toshiba Corp 不揮発性半導体記憶装置
US20120007035A1 (en) * 2010-07-12 2012-01-12 Crossbar, Inc. Intrinsic Programming Current Control for a RRAM
JP2012089567A (ja) * 2010-10-15 2012-05-10 Toshiba Corp 不揮発性抵抗変化素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162131A (ja) * 2012-02-06 2013-08-19 Imec 自己絶縁型導電性ブリッジメモリデバイス
JP2014075424A (ja) * 2012-10-03 2014-04-24 Toshiba Corp 不揮発性可変抵抗素子、制御装置および記憶装置
WO2016199412A1 (ja) * 2015-06-11 2016-12-15 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
JPWO2016199412A1 (ja) * 2015-06-11 2018-03-29 日本電気株式会社 抵抗変化素子、および抵抗変化素子の製造方法
US10305034B2 (en) 2015-06-11 2019-05-28 Nec Corporation Variable resistance element and method for producing variable resistance element

Also Published As

Publication number Publication date
US9105838B2 (en) 2015-08-11
US20120211719A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
JP2012174766A (ja) 不揮発性抵抗変化素子
JP2012089567A (ja) 不揮発性抵抗変化素子
US9680095B2 (en) Resistive RAM and fabrication method
US9029187B1 (en) Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array
CN102655210B (zh) 可变电阻元件及其制造方法以及具有该可变电阻元件的非易失性半导体存储装置
TWI540687B (zh) 非揮發可變電阻元件
US20160043143A1 (en) Fully isolated selector for memory device
JP2013534723A (ja) 抵抗スイッチング層を備えるメモリセルの組成
US9343523B2 (en) Selector device using low leakage dielectric MIMCAP diode
KR20140040675A (ko) 쌍극성 저장소자 및 이를 형성하는 방법을 채용하는 메모리 셀을 가진 복수-레벨 메모리 어레이
JP5390918B2 (ja) 不揮発性半導体記憶装置とその製造方法
US9368721B1 (en) Diamond like carbon (DLC) as a thermal sink in a selector stack for non-volatile memory application
JP2013026459A (ja) 不揮発性抵抗変化素子
TW201209824A (en) Memory cell with resistance-switching layers including breakdown layer
US9246092B1 (en) Tunneling barrier creation in MSM stack as a selector device for non-volatile memory application
JP2013135065A (ja) 抵抗変化型メモリ素子
TWI515888B (zh) 非揮發性可變電阻元件及其製造方法
JP5755782B2 (ja) 不揮発性抵抗変化素子
US8741772B2 (en) In-situ nitride initiation layer for RRAM metal oxide switching material
US20160141335A1 (en) Diamond Like Carbon (DLC) in a Semiconductor Stack as a Selector for Non-Volatile Memory Application
US11856879B2 (en) MIEC and tunnel-based selectors with improved rectification characteristics and tunability

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513