JP2012253339A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】高電圧でも絶縁破壊が生じない、優れた信頼性を有する積層セラミックコンデンサを提供する。
【解決手段】積層セラミックコンデンサは、誘電体層を含む積層本体と、上記積層本体内において上記誘電体層を介して互いに対向するように配置される第１及び第２内部電極とを含み、上記積層本体の幅及び厚さ方向断面において、上記第１内部電極と上記第２内部電極は幅方向にオフセットされて配置され、上記誘電体層を介して隣接する第１内部電極と第２内部電極のオフセット部の最小幅ｔ１と上記誘電体層の平均厚さｔｄの比ｔ１／ｔｄが１〜１０であることができる。
【選択図】図４

Description

本発明は、積層セラミックコンデンサに関し、より詳細には、高電圧でも絶縁破壊が生じない、信頼性に優れた高容量の積層セラミックコンデンサに関する。

一般的に、コンデンサ、インダクタ、圧電体素子、バリスタ、またはサーミスタ等のセラミック材料を使用する電子部品は、セラミック材料からなるセラミック本体と、本体の内部に形成された内部電極と、上記内部電極と接続されるようにセラミック本体の表面に設置された外部電極とを備える。

セラミック電子部品のうち、積層セラミックコンデンサは、小型ながらも高容量が保障され、実装が容易であるという長所によりコンピュータ、ＰＤＡ、携帯電話等の移動通信装置の部品として広く使用されている。

最近では、電子製品の小型化及び多機能化に従い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックコンデンサにおいてもそのサイズが小さく、容量が大きい高容量の製品が要求されている。そこで、近年、誘電体層及び内部電極の厚さが薄くなり積層数が増加する積層セラミックコンデンサが製造されている。

しかしながら、誘電体層の薄層化、積層数の増加によって、内部電極が形成された有効容量部と内部電極が形成されないマージン部との密度差はより大きくなり、これによって、マージン部における層間剥離（ｄｅｌａｍｉｎａｔｉｏｎ，デラミネーション）やクラック（ｃｒａｃｋ）が発生し、メッキ液の浸透が生じ、積層セラミックコンデンサの信頼性が低下する。

一方、誘電体層の厚さが減少し、単位厚さ当たりの電圧が高くなると、低電圧を印加しても誘電体層の絶縁破壊（ｄｉｅｌｅｃｔｒｉｃ ｂｒｅａｋｄｏｗｎ）が発生する可能性が高くなる。

特に、コンデンサの幅及び厚さ方向断面から見て、内部電極の幅方向両端部は、圧着過程で内部電極が伸びて楔型の形状を有するようになり、ノッチ（ｎｏｔｃｈ）効果によって上記端部で電界強度がより高くなり、積層方向で隣接する内部電極の端部で高い電界強度が重畳され誘電体層の絶縁破壊が発生しやすくなる。そのため、積層セラミックコンデンサの小型化及び高容量化には限界がある。

本発明の目的は、上記のような従来技術の問題点を解決するためのもので、積層セラミックコンデンサの小型化及び高容量化を具現するとともに、高電圧でも絶縁破壊が生じない、優れた信頼性を有する積層セラミックコンデンサを提供することにある。

上述した技術的課題を果たすために、本発明の一実施形態による積層セラミックコンデンサは、誘電体層を含む積層本体と、上記積層本体内において上記誘電体層を介して互いに対向するように配置される第１及び第２内部電極とを含み、上記積層本体の幅及び厚さ方向断面において、上記第１内部電極と上記第２内部電極は幅方向にオフセットされて配置され、上記誘電体層を介して隣接する第１内部電極と第２内部電極のオフセット部の最小幅ｔ１と上記誘電体層の平均厚さｔｄの比ｔ１／ｔｄが１〜１０であることができる。

また、本発明の一実施形態において、上記誘電体層の厚さｔｄは０．６５μｍ以下であることができる。

また、本発明の一実施形態において、上記第１及び第２内部電極の積層数は２００層以上であることができる。

また、本発明の一実施形態において、上記第２内部電極は上記第１内部電極を基準に幅方向左側と右側に交互にオフセットされることができる。

また、本発明の一実施形態において、上記最小幅ｔ１は０．８μｍ〜５．８μｍの範囲を有することができる。

また、本発明の一実施形態において、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。

一方、本発明の他の実施形態による積層セラミックコンデンサは、第１及び第２側面を有する積層本体と、上記積層本体の内部に形成され、上記第１及び第２側面に末端がそれぞれ露出する第１及び第２内部電極と、上記第１及び第２内部電極層の間に配置され、厚さｔｄが０．６５μｍ以下の誘電体層とを含み、上記積層本体の幅及び厚さ方向断面において、上記誘電体層を介して互いに隣接する第１内部電極と第２内部電極の幅方向にオフセットされたオフセット部の最小幅ｔ１と上記誘電体層の厚さｔｄの比ｔ１／ｔｄが１〜１０であることができる。

また、本発明の他の実施形態において、上記誘電体層の厚さｔｄは上記隣接する第１内部電極と第２内部電極との間の距離であることができる。

また、本発明の他の実施形態において、上記第１及び第２内部電極の積層数は２００層以上であることができる。

また、本発明の他の実施形態において、上記第２内部電極は上記第１内部電極を基準に幅方向左側と右側に交互にオフセットされることができる。

また、本発明の他の実施形態において、上記最小幅ｔ１は０．８μｍ〜５．８μｍの範囲を有することができる。

また、本発明の他の実施形態において、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。

一方、本発明のさらに他の実施形態による積層セラミックコンデンサは、第１及び第２側面を有する積層本体と、上記積層本体の内部に形成され、上記第１及び第２側面に末端がそれぞれ露出する第１及び第２内部電極とを含み、上記積層本体の第１方向に実質的に垂直な断面において、誘電体層を介して互いに隣接する第１内部電極と第２内部電極の上記第１方向と実質的に垂直な第２方向にオフセットされたオフセット部の幅ｔ１と上記互いに隣接する第１内部電極と第２内部電極との間の距離ｔｄの比ｔ１／ｔｄが１〜１０であることができる。

また、本発明のさらに他の実施形態において、上記互いに隣接する第１内部電極と第２内部電極との間の距離ｔｄは０．６５μｍ以下であることができる。

また、本発明のさらに他の実施形態において、上記第１及び第２内部電極の積層数は２００層以上であることができる。

また、本発明のさらに他の実施形態において、上記第２内部電極は上記第１内部電極を基準に幅方向左側と右側に交互にオフセットされることができる。

また、本発明のさらに他の実施形態において、上記オフセット部の幅ｔ１は０．８μｍ〜５．８μｍの範囲を有することができる。

また、本発明のさらに他の実施形態において、上記積層セラミックコンデンサの長さ、幅、厚さはそれぞれ０．６±０．０９ｍｍ、０．３±０．０９ｍｍ、０．３±０．０９ｍｍであることができる。

上述したように、本発明による積層セラミックコンデンサによると、積層セラミックコンデンサの小型化及び高容量化を具現するとともに、高電圧でも絶縁破壊が発生せず、信頼性を向上させることができる。

本発明の一実施形態による積層セラミックコンデンサの外観斜視図である。 図１の本発明の一実施形態による積層セラミックコンデンサをＡ−Ａ'方向に沿って切断した断面図である。 図１の本発明の一実施形態による積層セラミックコンデンサをＢ−Ｂ'方向に沿って切断した断面図である。 図３のＣ部分を拡大した図面である。

以下では図面を参照し本発明の具体的な実施例を詳細に説明する。但し、本発明の思想は提示される実施例に制限されず、本発明の思想を理解する当業者は同一の思想の範囲内で他の構成要素を追加、変更、削除等を通じて退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施例を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。

また、各実施例の図面に示す同一または類似する思想の範囲内の機能が同一または類似する構成要素は、同一または類似する参照符号を用いて説明する。

図１は、本発明の一実施形態による積層セラミックコンデンサの外観斜視図であり、図２は、図１のＡ−Ａ'方向に沿った断面図であり、図３は、図１のＢ−Ｂ'方向に沿った断面図であり、図４は、図３のＣ部分を拡大した図面である。

図１から図３を参照すると、本実施形態による積層セラミックコンデンサ１００は、積層本体１１０及び外部電極１３０を含むことができる。

積層本体１１０は直方体形状を有することができる。本実施形態において、積層方向の断面を上面Ｔｆ及び下面Ｂｆとし、長さ方向の断面を第１及び第２短側面Ｓｆ１及びＳｆ２とし、及び幅方向断面を第１及び第２長側面Ｌｆ１及びＬｆ２と定義する。

一方、本実施形態の積層セラミックコンデンサにおいて、「長さ方向」は、図１の「Ｌ」方向とし、「幅方向」は「Ｗ」方向とし、「厚さ方向」は「Ｔ」方向とする。ここで、「厚さ方向」は誘電体層を積み重ねる方向、即ち、「積層方向」と同じ概念で使用することができる。また、内部電極が水平方向に積層される場合、上記「幅方向」と「厚さ方向」は互いに反転されることができる。また、本明細書では、上記「長さ方向」、「幅方向」及び「厚さ方向」を手順に構わずに互いに実質的に垂直な第１方向、第２方向及び第３方向としてもよい。

積層本体１１０は、複数の誘電体層が厚さＴ方向に積層されて形成されることができる。積層本体１１０を構成する複数の誘電体層は焼成された状態であって、隣接する誘電体層との境界は確認できない程度に一体化されていることがある。

ここで、誘電体層は高誘電率を有するセラミック粉末からなることができるが、上記セラミック粉末はこれに制限されず、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系粉末またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末等を使用してもよい。

本実施形態において、セラミック粉末の焼成後、複数の誘電体層のうち１つの誘電体層の平均厚さは０．６５μｍ以下であることができる。

本発明の一実施形態において、上記誘電体層の厚さは、内部電極層１２１、１２２の間に配置される誘電体層の平均厚さを意味することができる。上記誘電体層の平均厚さは、図４のように、積層本体１１０の長さ方向断面を走査型電子顕微鏡（ＳＥＭ；Ｓｃａｎｎｉｎｇ Ｅｌｅｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いてイメージをスキャンして測定することができる。例えば、積層本体１１０の長さＬ方向の中央部で切断した幅及び厚さ方向Ｗ−Ｔの断面を上記１万倍率の走査型電子顕微鏡（ＳＥＭ）を用いてスキャンしたイメージから抽出された任意の誘電体層に対して、長さ方向に等間隔に設けられた３０個の地点でその厚さを測定して平均値を求めることができる。上記等間隔の３０個の地点は、第１及び第２内部電極１２１、１２２が重畳される領域を意味する容量形成部で測定されることができる。また、このような平均値測定を１０個以上の誘電体層に拡張して平均値を測定すると、誘電体層の平均厚さを更に一般化することができる。

また、上記誘電体層の厚さは、互いに隣接する内部電極１２１、１２２の中央部との間の平均距離として定義されてもよい。例えば、スキャンされた内部電極１２１、１２２の中央部のイメージから、内部電極層の長さ方向に等間隔に設けられた３０個の地点で上記隣接する内部電極１２１、１２２の中央部との距離を測定して平均距離を求めることができる。また、このように互いに隣接する内部電極間の平均距離を１０対以上の内部電極層に拡張して測定すると、上記隣接する内部電極間の平均距離を更に一般化することができる。

積層本体１１０の内部には複数の内部電極１２０が形成されることができる。内部電極１２０は誘電体層上に形成され、焼成によって、１つの誘電体層を介して誘電体層の積層方向で対向配置されることができる。

複数の内部電極１２０は導電性金属で形成され、例えば、ＮｉまたはＮｉ合金からなることを使用することができる。上記Ｎｉ合金としては、ＮｉとともにＭｎ、Ｃｒ、ＣｏまたはＡｌを含むことができる。内部電極１２０は、誘電体層をなすセラミックグリーンシートの一面にニッケル（Ｎｉ）等の金属粉末が含まれた導電性ペーストを所定のパターンで印刷することによって形成されることができる。これに制限されるものではないが、１つの内部電極の厚さは０．７μｍ以下であることができる。

また、本発明の一実施形態によると、内部電極が形成された誘電体層は２００層以上、５００層以上あるいはそれ以上積層されてもよい。

複数の内部電極１２０は、互いに異なる極性を有する複数の第１内部電極１２１及び複数の第２内部電極１２２を含むことができる。第１内部電極１２１及び第２内部電極１２２は積層方向に沿って誘電体層を介して互いに対向するように積層されることができる。

複数の第１内部電極１２１は、一端が積層本体１１０の第１短側面Ｓｆ１に露出し、複数の第２内部電極１２２は、上記第１内部電極１２１の露出した一端と長さ方向に対向する一端が第２短側面Ｓｆ２に露出することができる。

第１短側面Ｓｆ１に露出した複数の第１内部電極１２１の一端は第１外部電極１３１に接続され、第２短側面Ｓｆ２に露出した複数の第２内部電極１２２の一端は第２外部電極１３２に接続されることができる。

図３及び図４に示されたように、本実施形態において、積層本体１１０の幅及び厚さ方向断面から見て、複数の第１内部電極１２１及び複数の第２内部電極１２２は幅方向にオフセットされて配置されることができる。

特に、図４を参照すると、幅及び厚さ方向Ｗ−Ｔの断面において、誘電体階の平均厚さｔｄ、第１及び第２内部電極１２１、１２２が重畳された部分の幅ｔ２、及び上記第１及び第２内部電極１２１、１２２が重畳された部分と、それぞれの第１及び第２内部電極が上記重畳された部分とオフセットされた部分の幅ｔ１が図示される。

一実施例において、上記幅及び厚さ方向Ｗ−Ｔの断面は、積層本体１１０の長さＬ方向の中央部において実質的に垂直に近く切断した断面を意味することができる。上記幅及び厚さ方向Ｗ−Ｔの断面は、積層本体１１０の長さ方向と実質的に垂直であることができる。

第１内部電極１２１は、誘電体層を介して厚さ方向で隣接する第２内部電極１２２とオフセットされる第１オフセット部１２１ａ、及び第２内部電極１２２と重畳される第１重畳部１２１ｂを含むことができる。同様に、第２内部電極１２２は、誘電体層を介して厚さ方向で隣接する第１内部電極１２１とオフセットされる第２オフセット部１２２ａ、及び第１内部電極１２１と重畳される第２重畳部１２２ｂを含むことができる。

本実施例においては、第１及び第２オフセット部１２１ａ、１２２ａが誘電体層を介して対向する第２内部電極及び第１内部電極１２２、１２１となすオフセット部の幅ｔ１が０．８μｍ〜５．８μｍの範囲に設定されてＢＤＶ特性を向上させ、高温加速及び耐湿負荷の劣化を防止することができる。一実施例において、上記オフセット部の幅ｔ１は、隣接する第１及び第２内部電極１２１、１２２がオフセットされたオフセット部の最小幅ｔ１であることができる。

これによって、誘電体層を介して厚さ方向で隣接する第１及び第２内部電極１２１、１２２は、内部電極の長さ方向に延長される側辺が互いに重畳されないため、上記側辺に電界が集中することを抑制することができる。即ち、第１及び第２内部電極１２１、１２２が厚さ方向に重畳される部分において、幅方向の一端では、第１内部電極１２１の側辺と第２内部電極１２２の面が重畳され、幅方向の他端では、第２内部電極１２２の側辺と第１内部電極１２１の面が重畳されることができる。

本実施形態において、第１内部電極１２１は位置決めし、第２内部電極１２２は第１内部電極１２１を基準に幅方向左側と右側に交互にオフセットされることができる。本発明はこれに限定されず、要求される設計条件に応じて第１及び第２内部電極が多様なオフセット規則によって配置されることができる。例えば、（１）第１内部電極は位置決めし、第２内部電極が第１内部電極を基準に左側または右側にオフセットされたり、（２）第１及び第２内部電極が積層グループになって、グループ１は積層方向上側から下側に行くほど左側にオフセットされ、グループ２は積層方向上側から下側に行くほど右側にオフセットされたり、（３）内部電極が二段階ずつ左側と右側に交互にオフセットされたりするなど、多様な変形が可能である。

第１及び第２オフセット部１２１ａ、１２２ａの最小幅ｔ１と誘電体層の平均厚さｔｄの比ｔ１／ｔｄは１〜１０であることができる。ｔ１／ｔｄが１未満の場合、幅及び厚さ方向Ｗ−Ｔの断面から見て、第１及び第２内部電極の幅方向端部間の距離が相対的に短いため、電界強度の上昇によりＢＤＶ特性が低下して高温加速試験ＮＧ率が高くなり、内部電極が形成されないマージン部と重畳部との密度差が大きいため構造欠陥による耐湿負荷試験ＮＧ率が高くなる。

また、ｔ１／ｔｄが１０を超過すると、第１及び第２内部電極間の重畳部の面積の減少により容量低下が発生し、オフセット部の幅が大きくなることによってマージン部の幅が短くなり、切断不良率が増加する恐れがある。

外部電極１３０は、積層本体１１０の互いに対向する両側面に形成される第１外部電極１３１及び第２外部電極１３２を含むことができる。図１に示されたように、第１外部電極１３１は、積層本体１１０の第１短側面Ｓｆ１を覆うように形成されることができ、第２外部電極１３２は第２短側面Ｓｆ２を覆うように形成されることができる。

本実施形態において、第１外部電極１３１及び第２外部電極１３２は積層本体１１０の両短側面を覆うように形成されているが、本発明はこれに限定されず、第１及び第２外部電極１３１、１３２が積層本体１１０の両長側面Ｌｆ１、Ｌｆ２を覆うように形成されてもよい。

第１外部電極１３１及び第２外部電極１３２は互いに電気的に分離されることができる。第１外部電極１３１は、積層本体１１０の第１短側面Ｓｆ１に露出する第１内部電極１２１の一端と電気的に接続され、第２外部電極１３２は、積層本体１１０の第１短側面Ｓｆ１と長さ方向に対向する第２短側面Ｓｆ２に露出する第２内部電極１２２の一端と電気的に接続されることができる。これによって、外部電極１３０は外部端子の役割を果たすことができるようになる。

外部電極１３０は銅（Ｃｕ）または銅合金（Ｃｕ ａｌｌｏｙ）等を利用して形成されることができる。

以下、実施例及び比較例を参照して本発明をより具体的に説明するが、これは発明の具体的な理解を助けるためのものであって、本発明の範囲が実施例に限られるものではない。

本実施例による積層セラミックコンデンサは、下記の方法により製作された。

まず、チタン酸バリウム（ＢａＴｉＯ_３）等のパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥し、それぞれ１．２５μｍ、１．１μｍ、０．９５μｍの厚さに製造された複数のセラミックグリーンシートを用意し、これによって誘電体層を形成する。

次に、ニッケルの粒子平均大きさが０．０５μｍ〜０．２μｍの内部電極用導電性ペーストを用意した。上記グリーンシート上に上記内部電極用導電性ペーストをスクリーン印刷工法で塗布して内部電極を形成した後、２００層以上、例えば、２３０層積層してセラミック積層体を製造した。積層の際、内部電極のオフセット程度を変化させるためにオフセット部の幅を０μｍ〜１０μｍの範囲に変化させて積層した。

上記セラミック積層体を８５℃で１０００ｋｇｆ／ｃｍ^２の圧力条件で等圧圧縮成形（ｉｓｏｓｔａｔｉｃ ｐｒｅｓｓｉｎｇ）した。

圧着が完了したセラミック積層体を個別チップ形状に切断し、切断されたチップは大気雰囲気下で２３０℃、６０時間維持して脱バインダーを行った。その後、１２００℃で内部電極が酸化されないようにＮｉ／ＮｉＯ平衡酸素分圧よりも低い１０^−１１ａｔｍ〜１０^−１０ａｔｍの酸素分圧還元雰囲気下で焼成した。焼成後、誘電体層の平均厚さはそれぞれ０．８５μｍ、０．６５μｍ、及び０．５５μｍであり、内部電極の平均厚さは０．６５μｍであり、焼成後チップのサイズは０．６±０．０９ｍｍ×０．３±０．０９ｍｍ×０．３±０．０９ｍｍ（Ｌ×Ｗ×Ｔ）を満足した。

次に、外部電極、メッキ等の工程を行って積層セラミックコンデンサとして製作した。

上記積層セラミックコンデンサの試料は内部電極のオフセット部の幅によって多様に製作された。

下記の表１は積層セラミックコンデンサの内部電極のオフセット部の幅による電気的特性、例えば、ＢＤＶ特性、静電容量、切断不良率、高温加速試験ＮＧ率、及び耐湿負荷試験ＮＧ率を比較したものである。

＊表示は比較例である。
※ｔ１：内部電極のオフセット部の最小幅、ｔｄ：１つの誘電体層の平均厚さ。

表１において、切断不良率は、各試料当たりのサンプル１０００個に対して切断面を検査して百分率で表し、絶縁破壊電圧（Ｂｒｅａｋｄｏｗｎ Ｖｏｌｔａｇｅ，ＢＤＶ）特性は１０Ｖ／ｓｅｃの速度でＤＣ電圧を印加しながら評価した。高温加速試験ＮＧ率は、各試料当たり４００個のサンプルに対して１３５℃で９．４５ＶのＤＣ電圧を印加して４８時間以内に絶縁抵抗が１０^４Ω以下になったときのサンプル数を百分率で表したものであり、耐湿負荷試験ＮＧ率は、各試料当たり４００個のサンプルに対して４０℃、相対湿度９５％で６．３ＶのＤＣ電圧を印加して１００時間以内に絶縁抵抗が１０^４Ω以下になったときのサンプル数を百分率で表したものである。

表１において、試料１〜８は、誘電体層の平均厚さｔｄが０．８５μｍの場合であり、試料９〜１６は、誘電体層の平均厚さｔｄが０．６５μｍの場合であり、試料１７〜２４は、誘電体層の厚さｔｄが０．５５μｍの場合である。

表１を参照すると、本実施例で誘電体層の平均厚さｔｄが０．６５μｍを超過する場合は、誘電体層の平均厚さｔｄに対する内部電極オフセット部の最小幅ｔ１の比ｔ１／ｔｄにかかわらず、ＢＤＶ特性、高温加速及び耐湿負荷特性が良好となる。

一方、誘電体層の平均厚さｔｄが０．６５μｍ以下の場合は、誘電体層の平均厚さｔｄに対する内部電極のオフセット部の最小幅ｔ１の比ｔ１／ｔｄによるＢＤＶ、高温加速及び耐湿負荷の特性に劣化が発生する。

即ち、ｔ１／ｔｄが１〜１０の試料１１〜１３、及び試料１９〜２１は、ＢＤＶ特性に優れ、高温加速及び耐湿負荷での劣化がないことが分かる。これは、上下の内部電極間において、上記範囲内にオフセットを持たせて積層することによって上下の内部電極の端部間の距離が相対的に長くなることによる効果と、マージン部と重畳部との密度差の減少による効果が同時に得られるためであると判断される。

一方、ｔ１／ｔｄが１未満の試料９、１０及び試料１７の場合は、コンデンサの幅及び厚さ方向断面から見て、上下の内部電極の幅方向端部間の距離が相対的に短いため、電界強度の上昇によりＢＤＶ特性が低下して高温加速試験ＮＧ率が高くなり、マージン部と重畳部との密度差が大きいため構造欠陥による耐湿負荷試験ＮＧ率が高くなる。

また、ｔ１／ｔｄが１０を超過する試料１４〜１６及び試料２３〜２５の場合は、オフセット部の幅が大きくなることによってマージン部の幅が短くなり、メッキ液の浸透によるクラックの発生頻度が増加し、耐湿負荷特性が悪くなる。

したがって、本発明の実施例の場合、高容量を確保しながらＢＤＶ特性も向上させるとともに、高温加速試験及び耐湿負荷試験で劣化がない、高信頼性の積層セラミックコンデンサを具現できることが分かる。

本発明は上述した実施形態及び添付された図面により限定されるものではなく、添付された請求範囲により限定される。従って、請求範囲に記載された本発明の技術的思想を外れない範囲内において多様な形態の置換、変形及び変更が可能であることは当技術分野の通常の知識を有する者には自明であり、これも添付された請求範囲に記載された技術的思想に属する。
以上、本発明の好ましい実施形態を詳細に説明したが、これは例示的なものに過ぎず、当該技術分野において通常の知識を有する者であれば、本発明の各実施形態から多様な変形および均等な他の実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲によってのみ定められるべきである。

１００：積層セラミックコンデンサ
１１０：積層本体
１２０：内部電極
１２１、１２２：第１及び第２内部電極
１３０：外部電極
１３１、１３２：第１及び第２外部電極

Claims (10)

1. 誘電体層を含む積層本体と、
   前記積層本体内において前記誘電体層を介して互いに対向するように配置される第１内部電極及び第２内部電極と
   を含み、
   前記誘電体層、前記第１内部電極、及び前記第２内部電極が積層される方向を積層方向とした場合に、
   前記積層本体の、前記積層方向と当該積層方向と垂直な幅方向との断面において、前記第１内部電極と前記第２内部電極とは相対的に前記幅方向にオフセットされて配置され、
   前記誘電体層を介して隣接する第１内部電極と第２内部電極のオフセット部の最小幅ｔ１と前記誘電体層の平均厚さｔｄの比ｔ１／ｔｄが１〜１０である積層セラミックコンデンサ。
2. 前記誘電体層の平均厚さｔｄは０．６５μｍ以下である請求項１に記載の積層セラミックコンデンサ。
3. 第１側面及び第２側面を有する積層本体と、
   前記積層本体の内部に形成され、前記第１側面に末端が露出する第１内部電極と、
   前記積層本体の内部に形成され、前記第２側面に末端が露出する第２内部電極と、
   前記第１内部電極及び前記第２内部電極層の間に配置され、厚さｔｄが０．６５μｍ以下の誘電体層と
   を含み、
   前記誘電体層、前記第１内部電極、及び前記第２内部電極が積層される方向を積層方向とし、前記第１側面及び前記第２側面の一方から他方へ向かう方向を第１方向とした場合に、
   前記積層本体の、前記積層方向と当該積層方向及び前記第１方向に垂直な幅方向との断面において、前記誘電体層を介して互いに隣接する第１内部電極と第２内部電極とが相対的に前記幅方向にオフセットされたオフセット部の最小幅ｔ１と前記誘電体層の厚さｔｄの比ｔ１／ｔｄが１〜１０である積層セラミックコンデンサ。
4. 前記誘電体層の厚さｔｄは前記隣接する第１内部電極と第２内部電極との間の距離である請求項３に記載の積層セラミックコンデンサ。
5. 第１側面及び第２側面を有する積層本体と、
   前記積層本体の内部に形成され、前記第１側面に末端が露出する第１内部電極と、
   前記積層本体の内部に形成され、前記第２側面に末端が露出する第２内部電極と
   を含み、
   前記第１側面及び前記第２側面の一方から他方へ向かう方向を第１方向とし、互いに隣接する第１内部電極及び第２内部電極の一方から他方へ向かう方向を積層方向とした場合に、
   前記積層本体の前記第１方向に垂直な断面において、誘電体層を介して互いに隣接する第１内部電極と第２内部電極とが相対的に前記第１方向に垂直な第２方向にオフセットされたオフセット部の幅ｔ１と前記互いに隣接する第１内部電極と第２内部電極との間の距離ｔｄの比ｔ１／ｔｄが１〜１０である積層セラミックコンデンサ。
6. 前記互いに隣接する第１内部電極と第２内部電極との間の距離ｔｄは０．６５μｍ以下である請求項５に記載の積層セラミックコンデンサ。
7. 前記第１内部電極及び前記第２内部電極の積層数は２００層以上である請求項１から６の何れか１項に記載の積層セラミックコンデンサ。
8. 前記第２内部電極は、前記第１内部電極を基準に前記幅方向の一方側と他方側に交互にオフセットされる請求項１から７の何れか１項に記載の積層セラミックコンデンサ。
9. 前記オフセット部の幅ｔ１は０．８μｍ〜５．８μｍの範囲を有する請求項１から８の何れか１項に記載の積層セラミックコンデンサ。
10. 前記誘電体層、前記第１内部電極、及び前記第２内部電極が積層される積層方向のサイズは０．３±０．０９ｍｍであり、前記幅方向又は前記第２方向のサイズは０．３±０．０９ｍｍであり、前記積層方向と前記幅方向とに垂直な方向又は前記第１方向のサイズは０．６±０．０９ｍｍである請求項１から９の何れか１項に記載の積層セラミックコンデンサ。

Images