JP2012191130A - 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置 - Google Patents

Abstract

【課題】近赤外域〜遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる、受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置を提供する。
【解決手段】ＩＩＩ−Ｖ族半導体基板と、ＩＩＩ−Ｖ族半導体基板の上に位置し、（ＩｎＡｓ／ＧａＳｂ）が繰り返し積層された多重量子井戸構造の受光層３とを備え、ＩＩＩ−Ｖ族半導体基板がＩｎＡｓ基板１であることを特徴とする。
【選択図】 図１

Description

本発明は、近赤外域〜遠赤外域の光を受光対象とする、受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置に関するものである。

近赤外域〜遠赤外域の光は、動植物などの生体や環境に関連した吸収スペクトル域に対応するため、受光層にＩＩＩ−Ｖ族化合物半導体を用いた近赤外域〜遠赤外域の光の検出器の開発が行われている。とくに近赤外から受光感度の長波長化が推進されている。たとえば、ＧａＳｂ基板上に形成した受光層をＩｎＡｓ／ＧａＳｂのタイプ２の多重量子井戸構造（ＭＱＷ：Multi Quantum Well）とする中遠赤外用受光素子が開示されている（非特許文献１）。ＧａＳｂ基板は、多重量子井戸ＩｎＡｓ／ＧａＳｂの格子定数に近い（同じではない）ために用いられる。
また、ＧａＳｂ基板ではなくＧａＡｓ基板を用いて、受光層を、同じくＩｎＡｓ／ＧａＳｂのタイプ２のＭＱＷとする受光素子の発表もなされている（非特許文献２）。
さらに、ＧａＳｂ基板を用いて、ＧａＳｂ基板の格子定数と、上記のタイプ２のＩｎＡｓ／ＧａＳｂのＭＱＷの格子定数（平均格子定数）との差をなくすために、ＭＱＷの構成を、ＩｎＡｓ／ＩｎＳｂ／ＧａＳｂとする提案がなされている（非特許文献３）。

Frank Rutz, RobertRehm, Jahannes Schmitz, Joachim Fleissner, Martin Walther, Ralf Scheibner, andJohann Ziegler, "InAs/GaSb superlattice focal plane array infrareddetectors: manufacturing aspects", Proc. of SPIE 2009,Vol.7298, 72981R Binh-MinhNguyen, Darin Hoffman, Edward Kwei-wei Huang, Pierre-Yves Delaunay, and ManijehRazeghi, "High performance Antimony based Type-II superlattice photodiodeson GaAs substrates", Proc. of SPIE 2009, Vol.7298,72981T J.B.Rodriguez, P.Christol,L.Cerutti, F.Chevrier, and A. Joullie, "MBE growth and characterization oftype-II InAs/GaSb superlattices for mid-infrared detection", J Cryst. Growth 274(2005), pp.6-13

しかし、ＧａＳｂ基板を用いる場合、次の問題がある。ＧａＳｂ基板の表面に酸化膜が残留しやすく、エピタキシャル成長するＩｎＡｓ／ＧａＳｂタイプ２ＭＱＷの品質に悪影響が生じる。また、ＭＱＷを成長時、ＧａＳｂ成長後にＩｎＡｓ成長に切り替えるとき界面での組成の急峻性が得られにくく、ＭＱＷの品質が低下する。
上記の酸化膜の残留の対策については、一応の対応はなされている。たとえばＩｎＡｓ／ＧａＳｂＭＱＷをＭＢＥ（Molecular Beam Epitaxy）法で基板上に形成する前に、基板表面にある酸化膜を、ＭＢＥ装置内で脱離しやすいＶ族元素を照射しながら熱処理することで除去するのが普通である。しかしながらＧａＳｂ基板の場合、ＧａＳｂ基板表面に形成された酸化膜の除去が非常に難しい。このため、酸化膜が残留しやすく、平坦なエピタキシャル成長を困難にしている。要は、ＧａＳｂ基板を用いた場合、酸化膜の残留が解消できず、平坦なエピタキシャル成長ができない。
ＧａＡｓ基板を用いた場合、ＧａＡｓと、ＧａＳｂと、ＩｎＡｓとの格子定数差が大きく、格子ミスマッチによる結晶欠陥（転位）が入り、受光デバイスの暗電流が増大する。すなわちＧａＡｓの格子定数５．６５Å、ＧａＳｂの格子定数６．１０Å、ＩｎＡｓの格子定数６．０６Åであり、ＧａＡｓの格子定数は他の２つの格子定数から７％以上も小さい。これではミスマッチによる転位の高密度の発生は避けられない。
ＩｎＡｓ／ＧａＳｂのＭＱＷの中にＩｎＳｂ層を挿入して、ＧａＳｂ基板との格子定数差に適合させる場合、ＩｎＳｂをどこに挿入しても厚みの如何によらず、表面に残留しやすいＳｂがＩｎＡｓ中に混入することが避けられない。この結果、主要な構成要素であるＧａＳｂとＩｎＡｓのうち、ＩｎＡｓの組成が不安定になり、カットオフ波長を厳密に制御しにくくなる。

本発明は、近赤外域〜遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる、受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置を提供することを目的とする。

本発明の受光デバイスは、ＩＩＩ−Ｖ族半導体によって形成されている。この受光デバイスは、ＩＩＩ−Ｖ族半導体基板と、ＩＩＩ−Ｖ族半導体基板の上に位置し、（ＩｎＡｓ／ＧａＳｂ）が繰り返し積層された多重量子井戸構造の受光層とを備え、ＩＩＩ−Ｖ族半導体基板がＩｎＡｓ基板であることを特徴とする。

ＧａＳｂ基板は、上述のように、酸化膜を完全に除去することが難しく、平坦なエピタキシャル成長をする上で障害になる。平坦なエピタキシャル積層体が形成できないと、表面に凹凸を生じて、暗電流の発生原因となる。暗電流は、受光波長が長くなると自ずと増大する傾向にある。本発明における（ＩｎＡｓ／ＧａＳｂ）タイプ２のＭＱＷが対象とする赤外光のように長波長では、表面の凹凸に起因する暗電流の増大は避けなければならない。
ＩｎＡｓ基板は、Ｓｂを含まないために酸化膜を比較的簡単に除去することができる。このため、平坦なエピタキシャル積層体を得ることができ、表面の平坦性による暗電流要因を改善することができる。
格子ミスマッチについては、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷは、ＩｎＡｓとＧａＳｂとの繰り返し積層体なので、その平均格子定数は、ＩｎＡｓとＧａＳｂの中間の格子定数となる。具体的には、ＧａＳｂの格子定数６．１０Å、ＩｎＡｓの格子定数６．０６Åであり、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷの平均格子定数はその中間値となる。このため、個々の厚みが均一なＭＱＷの場合、ＩｎＡｓ基板を用いた場合、ＧａＳｂ基板を用いた場合と同じ程度の格子ミスマッチとなる。
上記より、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷを形成する基板にＩｎＡｓ基板を用いることで、ＧａＳｂ基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはＧａＳｂ基板を用いた場合と同等レベルを保つことができる。

（ＩｎＡｓ／ＧａＳｂ）多重量子井戸構造の受光層の平均格子定数が、ＩｎＡｓ基板の格子定数に対して、０．００１（０．１％）以内になるように、（ＩｎＡｓ／ＧａＳｂ）多重量子井戸構造に、ＧａＡｓを挿入することができる。
ＩｎＡｓ基板の格子定数に対して、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷの平均格子定数は、少しだけであるが大きい。ＧａＡｓの格子定数は、ＩｎＡｓの格子定数よりも明確に小さい。ＧａＡｓを、適切な厚みだけ、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷに挿入することにより、ＩｎＡｓ基板と、ＧａＡｓを挿入した（ＩｎＡｓ／ＧａＳｂ）ＭＱＷとの格子ミスマッチを完全になくすことができる。この結果、格子欠陥密度を低減することができ、暗電流をさらに小さくすることができる。

ＧａＡｓは、ＧａＳｂ上に接して挿入され、ＩｎＡｓ上に接して挿入されないようにするのがよい。
ＧａＳｂ中のＳｂは、成膜中、表面に移動して集積して悪影響を生じやすい。ＧａＳｂ上に接してＧａＡｓを成長させる場合、ＧａＡｓは比較的格子定数が小さく、Ｓｂの移動に対して抵抗作用を及ぼすことができる。この結果、ＧａＡｓを挿入した、Ｓｂの集積のない（ＩｎＡｓ／ＧａＳｂ）ＭＱＷを提供することができる。

多重量子井戸構造の受光層上に接して窓層を備えることができる。
これによって、表面に受光層を露出させることなく、窓層に電極をオーミック接触させながら、したがって受光層に損傷等を生じずに、配設することができる。この結果、暗電流を低減することができる。

複数の受光素子が配列されており、各受光素子において、多重量子井戸構造の受光層が、少なくとも、第１導電型（ｐ型またはｎ型）不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を含み、隣の受光素子どうし、多重量子井戸構造を隔てる溝で区分けされている
これによって、受光素子の平面サイズを大きくすることができ、感度を向上することができる。なお、上記のように、第１導電型は、ｐ型でもよいし、またｎ型でもよい。以下の説明でも同様である。

複数の受光素子が配列されており、各受光素子において多重量子井戸構造の受光層に届くように第１導電型（ｐ型またはｎ型）不純物が選択拡散されており、隣の受光素子どうし、選択拡散されていない領域で隔てられている構成をとることができる。
これによって、結晶性の良好なプレーナ型受光素子の配列を提供することができる。

本発明の検出装置は、赤外光を用いた検出装置であって、上記のいずれかの受光デバイスを用いたことを特徴とする。
この構成によって、製造がしやすい受光デバイスを組み込んだ、近赤外域〜遠赤外域にわたって高い受光感度を持つ検出装置を提供することができる。

本発明の半導体エピタキシャルウエハは、ＩＩＩ−Ｖ族化合物半導体からなる。この半導体エピタキシャルウエハは、ＩｎＡｓ基板と、ＩｎＡｓ基板の上に位置する、（ＩｎＡｓ／ＧａＳｂ）が繰り返し積層された多重量子井戸構造とを備えることを特徴とする。
これによって、製造が容易であり、安定して高品質が得られる半導体エピタキシャルウエハを提供することができる。

多重量子井戸構造が、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を含むことができる。
これによって、高感度の赤外光用の受光デバイスを形成することができる、半導体エピタキシャルウエハを提供することができる。

本発明の半導体エピタキシャルウエハの製造方法では、ＩＩＩ−Ｖ族化合物半導体からなる半導体エピタキシャルウエハを製造する。この製造方法は、ＩｎＡｓ基板を準備する工程と、ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程とを備える。そして、多重量子井戸構造を形成する工程において、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を形成することを特徴とする。
この方法によって、製造が容易であり、安定して高品質が得られる半導体エピタキシャルウエハを製造することができる。

本発明の受光デバイスの製造方法では、ＩＩＩ−Ｖ族半導体の受光デバイスを製造する。この製造方法は、ＩｎＡｓ基板を準備する工程と、ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程と、多重量子井戸構造に対してエッチングを行って溝を設けて、隣の受光素子どうし該溝によって隔てる工程とを備え、多重量子井戸構造を形成する工程において、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を形成することを特徴とする。
上記のＩｎＡｓ基板を用いることで、ＧａＳｂ基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはＧａＳｂ基板と同等レベルを保つことができる。

本発明の別の受光デバイスの製造方法では、ＩＩＩ−Ｖ族半導体の受光デバイスを製造する。この別の製造方法は、ＩｎＡｓ基板を準備する工程と、ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程と、多重量子井戸構造上に接して窓層を形成する工程と、窓層上に接して選択拡散マスクパターンを形成する工程と、選択拡散マスクパターンを用いて第１導電型不純物を前記多重量子井戸構造内に届くように選択拡散する工程とを備えることを特徴とする。
これによって、結晶性の良好なプレーナ型受光素子の配列を提供することができる。

本発明の受光デバイス等によれば、近赤外域〜遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる。

本発明の実施の形態１における受光素子を示し、（ａ）は二次元配列された画素を備える受光素子、（ｂ）は単一画素の受光素子、を示す図である。 図１（ａ）の受光素子と読み出し回路とを組み合わせたハイブリッド検出装置を示す断面図である。 図１に示した受光素子の変形例を示す図であり、（ａ）は画素が二次元配列された受光素子、（ｂ）は単一画素の受光素子、を示す図である。 本発明の半導体エピタキシャルウエハを示す図である。 図１に示す受光素子の製造方法のフローチャートである。 本発明の実施の形態２の受光素子中の多重量子井戸構造においてＧａＡｓを挿入する状態を説明するための図である。 本発明の実施の形態３における受光素子を示し図である。

（実施の形態１）
図１は、本発明の実施の形態１における半導体受光素子（以下、受光素子と記す）を示す図であり、（ａ）は画素が二次元配列された受光素子、（ｂ）は単一画素の受光素子、を示す図である。どちらも本発明の受光素子であるが、二次元配列された画素をもつ受光素子の説明は、単一画素の受光素子の説明を包含するので、以下では、二次元配列された画素をもつ受光素子について説明する。
図１（ａ）によれば、受光素子１０は次のＩＩＩ−Ｖ族半導体積層構造を備える。
＜ＩｎＡｓ基板１／ＩｎＡｓバッファ層２／タイプ２（ＩｎＡｓ／ＧａＳｂ）ＭＱＷ／窓層５＞
このうち、タイプ２の（ＩｎＡｓ／ＧａＳｂ）ＭＱＷが、受光層３である。カットオフ波長３μｍ以上であり、近赤外〜中赤外（たとえば波長３μｍ〜１２μｍ）の光に受光感度をもつ。このＭＱＷは、たとえば単一の（ＩｎＡｓ／ＧａＳｂ）を１ペアとして、１００〜３００ペア程度形成されるのがよい。ＩｎＡｓおよびＧａＳｂの厚みは、１ｎｍ〜１０ｎｍの範囲、たとえば３ｎｍ程度とするのがよい。全体のＭＱＷのうち、窓層５側の数十ペアのＧａＳｂにはｐ型不純物たとえばＢｅをドープするのがよい。また、ＩｎＡｓ基板１側の数十ペアをｎ型層とするためにＳｉなどのｎ型不純物をＩｎＡｓにドープするのがよい。両方の中間の層は、ｉ（intrinsic）型とするために不純物をドープしない。このようなＭＱＷ中の導電型分布の形成によって、ｐｉｎフォトダイオードを得ることができる。ｐｎ接合またはｐｉｎ接合は、上記の不純物ドープまたはアンドープにより、ＭＱＷ３内に形成される。すなわち上記のｐｎ接合またはｐｉｎ接合は、成膜中の不純物ドープの有無または不純物種の切り換え、の界面により形成される。
画素Ｐの電極（画素電極）１１は、ｐ型窓層５にオーミック接触するようにＴｉ／Ｐｔ／Ａｕ合金等で形成するのがよい。またグランド電極１２は、ｎ^＋型ＩｎＡｓ基板１にオーミック接触するようにＡｕ／Ｇｅ／Ｎｉ合金等で形成するのがよい。また、図１ではグランド電極１２をＩｎＡｓ基板１にオーミック接触させているが、ＩｎＡｓバッファ層２のｎ型不純物を１Ｅ１８ｃｍ^−３程度の高濃度にして、ＩｎＡｓバッファ層２にオーミック接触させてもよい。
また、窓層にはＩｎＡｓ層を用い、ｐ型不純物濃度は、上記の画素電極１１がオーミック接触するように１Ｅ１８ｃｍ^−３程度の高濃度にするのがよい。
光は、ＩｎＡｓ基板１の裏面から入射される。入射光の反射を防止するためにＡＲ（Anti-reflection）膜３５がＩｎＡｓ基板１の裏面を被覆する。このＩｎＡｓ基板１の裏面に配置されたＡＲ膜３５は、基板側から入射するための構造といってよい。また画素Ｐの二次元配列自体、読み出し回路との接続に用いられるフリップチップ接合方式のため、基板側入射は必然であり、上記の基板側から入射するための構造といってよい。

本実施の形態における特徴は、次の点にある。
（１）ＩｎＡｓ基板を用いて、その上に、（ＩｎＡｓ／ＧａＳｂ）多重量子井戸構造を形成している。（ＩｎＡｓ／ＧａＳｂ）ＭＱＷの平均格子定数は、（ｄ_１×ａ_ＩｎＡｓ＋ｄ_２×ａ_ＧａＳｂ）／（ｄ_１＋ｄ_２）・・・（１）式である。ここに、ｄ_１、ａ_ＩｎＡｓは、それぞれＩｎＡｓの厚み（総厚みまたは個厚み）、格子定数であり、ｄ_２、ａ_ＧａＳｂは、ＧａＳｂの厚み（総厚みまたは個厚み）、格子定数である。
たとえば、個々の厚みが均一なＭＱＷの場合、上記（１）式は、（ａ_ＩｎＡｓ＋ａ_ＧａＳｂ）／２となる。すなわち（ＩｎＡｓ／ＧａＳｂ）ＭＱＷの平均格子定数は、ＩｎＡｓの格子定数とＧａＳｂの格子定数の中間になる。具体的には、ＧａＳｂの格子定数６．１０Å、ＩｎＡｓの格子定数６．０６Åであり、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷの平均格子定数は６．０８Åとなる。このため、個々の厚みが均一なＭＱＷの場合、ＩｎＡｓ基板を用いた場合、ＧａＳｂ基板を用いた場合と同じ程度の格子ミスマッチであり、０．３％程度である。
酸化膜の除去については、従来のようにＧａＳｂ基板を用いた場合、上述のように、酸化膜を完全に除去することが難しく、平坦なエピタキシャル成長をする上で大きな障害になる。平坦なエピタキシャル積層体が形成できないと、表面に凹凸を生じて、暗電流の発生原因となる。暗電流は、受光波長が長くなると自ずと増大するので、赤外域の受光素子にとっては大きな取り組み対象である。すなわち本発明における（ＩｎＡｓ／ＧａＳｂ）タイプ２のＭＱＷが対象とする赤外光のような長波長では、表面の凹凸に起因する暗電流の増大は厳に避けなければならない。
これに対して本発明のＩｎＡｓ基板１は、Ｓｂを含まないために、ＧａＡｓ半導体で培った技術を適用することで、酸化膜を比較的簡単に除去することができる。このため、再現性よく容易に、平坦なエピタキシャル積層体を得ることができ、表面の平坦性による暗電流要因を改善することができる。ＩｎＡｓ基板１を用いることで、ＧａＳｂ基板を用いた場合に比べて、製造歩留まりが格段に向上する。
上記より、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷを形成する基板にＩｎＡｓ基板を用いることで、ＧａＳｂ基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはＧａＳｂ基板を用いた場合と同等レベルを保つことができる。

（２） カットオフ波長３μｍ以上を、タイプ２のＭＱＷで実現する場合、たとえばＧａＳｂ基板を用いるのが普通である。ＧａＳｂはバンドギャップエネルギが０．６７ｅＶなので、カットオフ波長３μｍ付近では吸収を生じない。しかし、ＧａＳｂは、中赤外域に自由電子による吸収帯を持つ。
ＩｎＡｓ基板１の場合、そのバンドギャップエネルギが０．３６ｅＶである。このバンドギャップは波長３．５μｍ弱に対応する。このため、受光層３が対象とする光に対して、短波長側に影響を受ける。しかしＧａＳｂのように中赤外域では吸収帯がないので、大部分の波長域では、ＩｎＡｓ／ＧａＳｂのタイプ２ＭＱＷが対象とする光は影響を受けない。
波長３．５μｍ付近の光に対するＩｎＡｓ基板１の影響を避けるために、ＩｎＡｓ基板の厚みを薄く減厚するのがよい。

図２は、図１の受光素子１０と、シリコン（Ｓｉ）に形成された読み出し回路７０とを接続したハイブリッド検出装置を示す図である。読み出し回路はＣＭＯＳ（Complimentary Metal Oxide Semiconductor）である。画素電極１１と読み出し電極７１とは、それぞれのバンプ９，７９を介在させて導電接続されている。またグランド電極１２は、配線電極１２ｅを保護膜４３に沿って伝わらせて画素電極１１の高さに揃えて、ＣＭＯＳのグランド電極７２と、バンプを介在させて導電接続させている。
上記のようなバンプを介在させたフリップチップ接合方式の接続によれば、画素ピッチを小さくして高密度の画素としても、コンパクトな小型化した検出装置を得ることができる。また、画素（受光素子）Ｐ間を溝で区切っているので、各画素Ｐの平面サイズを目一杯（溝に接するまで）大きくできるので、感度を高めることができる。

図３は、図１に示した受光素子１０の変形例を示す図であり、（ａ）は画素が二次元配列された受光素子、（ｂ）は単一画素の受光素子、を示す図である。どちらも本発明の受光素子である。各部分の導電型を逆にした点がポイントである。すなわち、図３では画素電極１１がｎ部に設けられており、グランド電極１２がｐ部に設けられている点で、図１の受光素子と相違する。その他の点では図１の受光素子と共通する

図４は、図１の受光素子１０を作製する途中の工程における半導体エピタキシャルウエハ１ａを示す平面図である。半導体エピタキシャルウエハ１ａは、ＩｎＡｓ基板１上に、（ＩｎＡｓバッファ層２／（ＩｎＡｓ／ＧａＳｂ）タイプ２のＭＱＷ３／ＩｎＡｓ窓層５）、が成長された状態である。格子ミスマッチは、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷ３で各層が同じ厚みの場合、ＩｎＡｓ基板１との格子不整合度は、（６．０８−６．０６）／６．０６であり、約０．３％（０．００３）である。暗電流を小さくする上では、格子ミスマッチはもう少し小さいほうが望ましいが、実用上、問題のないレベルといってよい。このあと実施の形態２において示すように、ＧａＳｂ上に接してＧａＡｓを挿入して、格子不整合度をさらに低く、たとえば０．１％以下にすることができる。
受光素子１０は、このあと、画素間を隔てるためにエッチングされてメサ構造とされ、電極１１，１２を形成されて仕上げられる。このあと、チップの輪郭が次第に明確になった状態で、半導体エピタキシャルウエハ１ａから個片化される。図４は、ＩｎＡｓ窓層５を形成した段階の図である。

図５は、図１の受光素子１０の製造方法を示すフローチャートである。まず、ＩｎＡｓ基板１を準備して、たとえばＭＢＥ（Molecular Beam Epitaxy）成膜室、またはＭＯＶＰＥ(Metal Organic Vapor Phase Epitaxy)成膜室で、熱処理などによって洗浄をする。ＩｎＡｓ基板１では、この洗浄によって酸化物は除去される。何よりＳｂを含まないために、たとえばＧａＡｓ成長で培った技術をそのまま利用することができ、比較的簡単に酸化物のない平坦な表面、または鏡面のＩｎＡｓ基板１を得ることができる。熱処理による洗浄のあと、ｎ^＋型ＩｎＡｓバッファ層２を成長する。成長法は、とくに限定はないが、ＭＢＥ法、ＭＯＶＰＥなどを用いることができる。ｎ型不純物の濃度は、グランド電極１２をオーミック接触する場合、１Ｅ１８ｃｍ^−３程度とするのがよい。
ＩｎＡｓバッファ層２を形成したあと、タイプ２の（ＩｎＡｓ／ＧａＳｂ）ＭＱＷを成長する。タイプ２の遷移（受光）は、ＩｎＡｓとＧａＳｂとの界面を挟んで行われるので、界面の数が多いほうが長波長側の受光感度を高くする。このため、長波長側の感度を重視する場合、全体で１５０ペア程度以上とするのがよい。受光層３すなわち上記のＭＱＷ内にｐｎ接合を形成するために、ＭＱＷ成長中に、ＩｎＡｓ基板１に近い側のＭＱＷ５０ペア程度のＩｎＡｓにｎ型不純物Ｓｉをドープする。そのあとに形成するＭＱＷは、アンドープとして真性半導体（ｉ型：intrinsic）とする。その後、最終のＭＱＷ５０ペア程度のＧａＳｂにｐ型不純物Ｂｅをドープする。これによって、ｐｉｎ型またはｎｉｐ型フォトダイオードを得ることができる。ｐｉｎ接合もｐｎ接合の中の一種である。また、構造によっては受光層内にはｐｉ接合しかない場合もあるが、電極が接触する領域まで考えれば、ｐｉｎ接合となる。これも受光層内に位置するｐｎ接合と解釈することができる。
次いで、ウエットエッチングによって、画素Ｐの間にトレンチを入れたメサ構造を形成する。これによって、各画素Ｐは周りの画素から独立して、クロストークなどを防ぐことができる。次いで、図１に示すように、メサ構造の表面を保護するパッシベーション膜４３によって表面を被覆する。パッシベーション膜４３には、ＳｉＯ_２膜などを用いるのがよい。
このあと、フォトリソグラフィによって画素電極１１およびグランド電極１２を形成する。

上記より、（ＩｎＡｓ／ＧａＳｂ）ＭＱＷを形成する基板にＩｎＡｓ基板を用いることで、ＧａＳｂ基板を用いた場合よりも、平坦なエピタキシャル積層体を安定して歩留まりよく形成することができ、しかも格子ミスマッチについてはＧａＳｂ基板を用いた場合と同等レベルを保つことができる。

（実施の形態２）
図６は、本発明の実施の形態２の受光素子１０における受光層３の内容を示す図である。（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体の中に、ＧａＳｂ上に接するようにＧａＡｓを挿入する。これによってＧａＳｂの中のＳｂの悪影響を抑えながら、上記の格子不整合度０．３％程度を０．１％以下にすることができる。Ｘ線回折のＭＱＷサテライトピークの半値幅はＧａＡｓを挿入しない場合と比較して狭くなり（約６割の狭さ）、結晶品質が向上した。また、格子欠陥密度を低くでき、ＧａＡｓを挿入しない場合と比較して暗電流を半減することができた。

（実施の形態３）
図７は、本発明の実施の形態３における受光素子１０を示す断面図である。この受光素子１０では、画素Ｐは、ＳｉＮ選択拡散マスクパターン３６の開口部からｐ型不純物が選択拡散されたｐ型領域６およびそのｐ型領域６の先端に位置するｐｎ接合１５を、主要部分として備える。ｐｎ接合１５は、受光層３の中に届いている。また上述のように、ｐｉ接合であってもよい。各画素Ｐは、周りの画素と選択拡散されていない領域によって隔てられている。なおｐ型領域６等は各部分の導電型を全体的に整合がとれるように逆にして、ｎ型領域等としてもよい。
その他のＩＩＩ−Ｖ族化合物半導体の積層体の構成は、＜ＩｎＡｓ基板１／ＩｎＡｓバッファ層２／タイプ２の（ＩｎＡｓ／ＧａＳｂ）ＭＱＷ／ｐ型ＩｎＡｓ窓層５＞、であり、実施の形態１と同じである。本実施の形態では、各画素Ｐは、選択拡散されていない領域で隔てられ、結晶層はそのままの状態を保つ。このため、メサ構造のように画素の側壁が露出されることがないので、結晶が損傷されにくい。この結果、低い暗電流を実現しやすい。
その他の構成および作用については、実施の形態１の説明がそのまま当てはまる。

上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。

本発明の受光素子等によれば、近赤外域〜遠赤外域にわたって高い受光感度を持ち、製造が容易であり、安定して高品質が得られる。このため、高品質の受光素子等を安価に提供することができる。

１ ＩｎＡｓ基板、２ ＩｎＡｓバッファ層、３ 受光層、５ 窓層、６ ｐ型またはｎ型領域、９ 受光素子のバンプ、１０ 受光素子、１１ 画素電極（ｐ部またはｎ部電極）、１２ グランド電極（ｎ部またはｐ部電極）、１２ｅ 配線電極、１５ ｐｎ接合（ｐｉ接合）、３５ 反射防止膜、３６ 選択拡散マスクパターン、４３ 保護膜、５０ ハイブリッド検出装置、７０ ＣＭＯＳ（読み出し回路）、７１ 読み出し電極、７２ グランド電極、７３ 絶縁膜、７９ バンプ、Ｐ 画素。

Claims (12)

1. ＩＩＩ−Ｖ族半導体によって形成された受光デバイスであって、
   ＩＩＩ−Ｖ族半導体基板と、
   前記ＩＩＩ−Ｖ族半導体基板の上に位置し、（ＩｎＡｓ／ＧａＳｂ）が繰り返し積層された多重量子井戸構造の受光層とを備え、
   前記ＩＩＩ−Ｖ族半導体基板がＩｎＡｓ基板であることを特徴とする、受光デバイス。
2. 前記（ＩｎＡｓ／ＧａＳｂ）多重量子井戸構造の受光層の平均格子定数が、前記ＩｎＡｓ基板の格子定数に対して、０．００１（０．１％）以内になるように、前記（ＩｎＡｓ／ＧａＳｂ）多重量子井戸構造に、ＧａＡｓが挿入されていることを特徴とする、請求項１に記載の受光デバイス。
3. 前記ＧａＡｓは、前記ＧａＳｂ上に接して挿入され、前記ＩｎＡｓ上に接して挿入されないことを特徴とする、請求項２に記載の受光デバイス。
4. 前記多重量子井戸構造の受光層上に接して窓層を備えることを特徴とする、請求項１〜３のいずれか１項に記載の受光デバイス。
5. 複数の受光素子が配列されており、各受光素子において、前記多重量子井戸構造の受光層が、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を含み、隣の受光素子どうし、前記多重量子井戸構造を隔てる溝で区分けされていることを特徴とする、請求項１〜４のいずれか１項に記載の受光デバイス。
6. 複数の受光素子が配列されており、各受光素子において前記多重量子井戸構造の受光層に届くように第１導電型不純物が選択拡散されており、隣の受光素子どうし、選択拡散されていない領域で隔てられていることを特徴とする、請求項１〜４のいずれか１項に記載の受光デバイス。
7. 赤外光を用いた検出装置であって、請求項１〜６のいずれか１項に記載の受光デバイスを用いたことを特徴とする、検出装置。
8. ＩＩＩ−Ｖ族化合物半導体からなる半導体エピタキシャルウエハであって、
   ＩｎＡｓ基板と、
   前記ＩｎＡｓ基板の上に位置する、（ＩｎＡｓ／ＧａＳｂ）が繰り返し積層された多重量子井戸構造とを備えることを特徴とする、半導体エピタキシャルウエハ。
9. 前記多重量子井戸構造が、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を含むことを特徴とする、請求項８に記載の半導体エピタキシャルウエハ。
10. ＩＩＩ−Ｖ族化合物半導体からなる半導体エピタキシャルウエハを製造する方法であって、
    ＩｎＡｓ基板を準備する工程と、
    前記ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程とを備え、
    前記多重量子井戸構造を形成する工程において、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を形成することを特徴とする、半導体エピタキシャルウエハの製造方法。
11. ＩＩＩ−Ｖ族半導体の受光デバイスの製造方法であって、
    ＩｎＡｓ基板を準備する工程と、
    前記ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程と、
    前記多重量子井戸構造に対してエッチングを行って溝を設けて、隣の受光素子どうし該溝によって隔てる工程とを備え、
    前記多重量子井戸構造を形成する工程において、少なくとも、第１導電型不純物がドープされた（ＩｎＡｓ／ＧａＳｂ）の繰り返し積層体を形成することを特徴とする、受光デバイスの製造方法。
12. ＩＩＩ−Ｖ族半導体の受光デバイスの製造方法であって、
    ＩｎＡｓ基板を準備する工程と、
    前記ＩｎＡｓ基板の上に、（ＩｎＡｓ／ＧａＳｂ）を繰り返し積層して多重量子井戸構造を形成する工程と、
    前記多重量子井戸構造上に接して窓層を形成する工程と、
    前記窓層上に接して選択拡散マスクパターンを形成する工程と、
    前記選択拡散マスクパターンを用いて第１導電型不純物を前記多重量子井戸構造内に届くように選択拡散する工程とを備えることを特徴とする、受光デバイスの製造方法。
    

Images