[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2016538713A - 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造 - Google Patents

欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造 Download PDF

Info

Publication number
JP2016538713A
JP2016538713A JP2016522776A JP2016522776A JP2016538713A JP 2016538713 A JP2016538713 A JP 2016538713A JP 2016522776 A JP2016522776 A JP 2016522776A JP 2016522776 A JP2016522776 A JP 2016522776A JP 2016538713 A JP2016538713 A JP 2016538713A
Authority
JP
Japan
Prior art keywords
photodetector
photonic
substrate
structure according
trench isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016522776A
Other languages
English (en)
Other versions
JP6386039B2 (ja
Inventor
イー． ミード，ロイ
イー． ミード，ロイ
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016538713A publication Critical patent/JP2016538713A/ja
Application granted granted Critical
Publication of JP6386039B2 publication Critical patent/JP6386039B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1852—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising a growth substrate not being an AIIIBV compound
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)
  • Optical Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

フォトニックデバイスを形成する方法とその結果生じる構造が記述され、フォトニックデバイスは、基板表面の上方に垂直方向に、かつ、基板表面内に形成されるトレンチ絶縁領域の上方に横方向に、エピタキシャル成長させられる。【選択図】図１

Description

本発明は、ＤＡＲＰＡによって授与された協定ＨＲ００１１−１１−９−０００９の下で、政府支援を受けて行われた。政府は、本発明に対して或る権利を有する。
本明細書に開示された実施形態は、エピタキシャル成長を利用する、光検出器構造を形成する方法と、その結果生じる構造に関する。
エピタキシとは、結晶基板上の被覆層の成長による堆積のことを称し、ここで、被覆層は、基板に対して位置決めされている。基板表面は、成長に対するシード層として機能する。エピタキシャル材料は、気体前駆物質または液体前駆物質から成長することがある。基板表面はシード結晶として機能するため、エピタキシャル成長は、結晶基板の一つ以上の結晶方位に縛られる。エピタキシャル成長は、集積回路製造において広く使用され、例えば、半導体基板などの様々な種類の結晶ベース材料上、および様々な種類の様々なエピタキシャル材料上に製造されてもよい。一例として、エピタキシャルシリコン成長は、バルクシリコン基板やシリコン・オン・インシュレータ（ＳＯＩ）基板などのシリコン基板の上に提供されてもよい。しかしながら、エピタキシャル成長させられる材料は、成長させられる材料の限られた側縁において、成長中に、転位および積層欠陥として知られる結晶欠陥を形成する傾向がある。これらの結晶欠陥は、エピタキシャル材料から製造されるデバイス内、もしくはエピタキシャル材料から製造されるデバイス間での望ましくない電荷漏洩を生じうるか、またはデバイスの電気的効率を低下させる、望ましくない電子・正孔電荷再結合箇所を生じうる。成長したエピタキシャル材料が、光検出器などの光電フォトニックデバイスを形成するうえで使用される場合、これらの欠陥が暗電流を引き起こすことがあり、フォトニックデバイスの効率を低下させることもある。
エピタキシャル成長した材料における転位および積層欠陥の問題に対する一つの解決法は、エピタキシャル層がその上に成長する基盤シリコン層の、特定の結晶方位を利用することであった。例えば、米国特許整理番号７，９０６，８３０は、限られた側壁に沿ったシリコン結晶方位が“１００”方向にあるようにシリコン基板方位が“１１１”に変化した集積構造を、記述している。米国特許整理番号７，９０６，８３０に記述されたウェーハ再配向は、転位および積層欠陥を減少させることができるが、製造されるトランジスタや基板上に形成されうる他の構造の性能の最適化などといった、他の技術的な理由によって、このようにウェーハを配向することは望ましくないことがしばしばある。
光検出器などの光電フォトニックデバイスのエピタキシャル成長に転位や積層欠陥をより少ししかもたらさず、基板の特定の結晶方位を必要としない、方法およびその結果生じる構造が、望まれる。
本発明の一実施形態により光電フォトニックデバイスを形成するための開始構造の断面を示す。 その後の処理段階における、図１の構造の断面を示す。 その後の処理段階における、図２の構造の断面を示す。 その後の処理段階における、図３の構造の断面を示す。 その後の処理段階における、図４の構造の断面を示す。 その後の処理段階における、図５の構造の断面を示す。 図６の直線７−７に沿った、電極を有する、図６の構造の平面図を示す。 図７の直線７Ａ−７Ａに沿った断面図を示し、電極をより詳細に示す。 図６の直線７−７に沿った、電極の異なる配置を有する、図６の構造の平面図を示す。 図８の直線８Ａ−８Ａに沿った断面図を示す。 別の実施形態の断面を示す。 その後の処理段階における、図９の構造を示す。 フォトニクス領域およびＣＭＯＳ回路領域を含むハイブリッド集積回路構造の断面を示す。
本発明は、転位と積層欠陥の欠点を少なくした、光検出器などの、エピタキシャル成長した光電フォトニックデバイスおよびその製造方法を提供する。これは、基板の上に形成される開口内に、光導電体材料を垂直方向にエピタキシャル成長させることによって、達成される。開口は、エピタキシャル成長が開始する基板の接触領域の、横方向の広さよりも、横方向に広い。接触領域は、基板表面に形成されるトレンチ絶縁領域間に画定される。開口の寸法と比較すると、接触領域の寸法を小さくするための突出部として機能する、トレンチ絶縁領域の側縁部分と開口とが重なり、光導電体の成長中に横方向の応力除去のための領域を提供する。トレンチ絶縁領域は、電子集積回路内のアクティブデバイス同士を絶縁するために通常使用される、ディープ・トレンチ・アイソレーション領域またはシャロー・トレンチ・アイソレーション（ＳＴＩ）領域であってもよい。例えばゲルマニウムまたはシリコン・ゲルマニウムなどの光検出器材料は、接触領域から上向きの垂直方向にエピタキシャル成長することができ、また、トレンチ絶縁領域の開口部分内の側縁の上を覆うように、横方向にエピタキシャル成長することもできる。エピタキシャル成長する間に提供される応力除去の結果として、光導電体内の側縁転位および積層欠陥をより少なくすることができる。
ここで、光検出器を製造する方法とその結果生じる構造の実施形態が、図１から図８Ａに関連して記述される。以下に記述される特定の材料および材料層は、使用することができる材料および材料層の単なる例にすぎないが、本発明は、これらの特定の材料および材料層に限定されることはないことを理解されたい。また、本明細書では、エピタキシャル成長から製造することができる光電フォトニックデバイスの一種として光検出器が記述されているが、本明細書で記述される方法および構造の実施形態は、光検出器の形成に限定されることはなく、変調器、復調器、ミキサ、マルチプレクサ、デマルチプレクサなどの他の光電フォトニックデバイスを形成するためのエピタキシャル成長で使用することができる。
図１は、トレンチ絶縁領域１０３がその中に形成されるバルク半導体基板１０１を含む、開始構造を示す。トレンチ絶縁領域は、例えば、ディープ・トレンチ・アイソレーション領域またはシャロー・トレンチ・アイソレーション領域など、如何なる所望の深さであってもよいのだが、以下では便宜上、絶縁領域は、集積回路内の電子デバイス同士を絶縁するために通常使用されるシャロー・トレンチ・アイソレーション（ＳＴＩ）領域として、記述される。基板１０１は、例えば、バルク結晶シリコン基板などの均一な半導体材料のものとすることができ、または、電子産業もしくはフォトニクス産業で使用されるような、シリコン・オン・インシュレータ（ＳＯＩ）基板もしくは他の半導体基板で形成することができる。
シャロー・トレンチ・アイソレーション（ＳＴＩ）領域１０３は、基板１０１の上部表面内に形成される。ＳＴＩ領域１０３は、半導体基板１０１内にトレンチを形成することと、例えばシリコン酸化物などの誘電材料でトレンチを充填することと、を含む、従来のプロセスによって形成されてもよい。ＳＴＩ領域１０３が形成された後、基板１０１の表面は、平坦化されてもよく、その後の層の製造のために、平坦な平面を提供する。或いは、ＳＴＩ領域１０３の上部表面は、基板１０１の上部表面１０２のレベルよりも高くてもよいし、もしくは、基板１０１の上部表面１０２のレベルよりも低く凹んでいてもよい。
図２は、酸化物１０４と、導波路コアとして製造することができるポリシリコン１０５と、ポリシリコン１０５導波路コアに対する側面クラッドおよび上部クラッドとして機能するであろう誘電体１０７と、の逐次的形成を示す。酸化物１０４、ポリシリコン１０５および誘電体１０７は、導波路を提供する。１０４および１０７内の誘電材料は、二酸化シリコンなどのシリコン酸化物であってもよい。パシベーション材料として機能し得、かつ、窒化シリコンで形成され得る、追加誘電層１０９を、誘電体１０７の上に形成することができる。図２に示された構造は、その後、開口１１２を形成するために、マスクを使用して異方性エッチングされ、開口１１２は、図３に示された距離ｄ１によって、ＳＴＩ領域１０３の側面端１０３ａの上に、側面端１０３ａを超えて延びる幅ｗを有する。
図４に示されるように、開口１１２および誘電層１０９の上部表面は、例えば、二酸化シリコンなどの酸化物材料でできた光透過性誘電ライナー１１３で、ライニングされる。或いは、誘電ライナー１１３は、光透過性シリコン窒化物で形成することができる。開口１１２がその上に広がっている、ＳＴＩ領域の側縁１０３ａの上部表面同士の間にあって、かつ、基板１０１の表面１０２にある、接触領域１３１を露出させるために、開口１１２内の誘電ライナー１１３の底部１１３ａは、その後、除去される。図５は、開口１１２の底部における誘電ライナー１１３の除去を示す。誘電ライナー１１３は、開口１１２内のその後のエピタキシャル成長中にシードとしてポリシリコン１０５が機能しないようにするために、開口の側壁にそのまま存在する。シャロー・トレンチ・アイソレーション領域１０３の側縁１０３ａの上に広がっていることによって、開口１１２の横方向の広さは、接触領域１３１の横方向の広さよりも横方向に大きい。したがって、開口１１２の幅ｗ１は、接触領域１３１の幅ｗ２よりも大きい。図５は、また、開口１１２をライナー１１３が幾分狭めるが、それでも開口１１２が距離ｄ２の分だけシャロー・トレンチ・アイソレーション領域１０３の側縁１０３ａに重なることも示している。
によって
続いて、図６に示されるように、光検出器１１５を形成するための材料を、開口１１２内でエピタキシャル成長させる。成長させられる材料は、ゲルマニウムもしくはシリコン／ゲルマニウム、またはＧａＮ、ＩｎＰ、ＩｎＧａＡｓなどの他の材料とすることができ、それらの材料は、本技術分野で既知のとおり、光検出器または他のフォトニックデバイスを形成するために使用することができる。重要なことに、光検出器材料のエピタキシャル成長は、横方向と同様垂直方向にも進行する。横方向の成長は、開口１１２の内側に向けて突出して張り出し部（ｌｅｄｇｅ）を形成しているＳＴＩ領域１０３の側縁部分１０３ａの上に、光検出器材料の一部を成長させる。図６に示される横方向の広さｄ２は、光検出器１１５の成長中に応力の除去をもたらし、成長した光検出器１１５の側縁における転位および積層欠陥の発生を低減する。さらに、光導電体１１５の側縁はそれでも幾らかの転位および積層欠陥などの欠陥１５１を含み得るわけだが、重なりｄ２のために、光導電体１１５の側縁は、光検出器１１５のより中心に近い位置から、電荷移動がより起こりにくい領域へと移される。窒化物ライナー１１３の側壁とシャロー・トレンチ・アイソレーション領域の上部表面とが交わる角１５１では、より多くの積層欠陥および転位も発生しやすいため、光導電体１１５の高さｈは、角領域１５１における積層欠陥および転位の電気的な影響を最小化するのに十分なものである。したがって、光検出器１１５内での光変換の働きのほとんどが生じるであろう場所には、欠陥がさらに一層少ない。一般的には、成長した光導電体材料１１５の高さｈは、その上で成長が生じる側縁突出１０３ａの距離ｄ２に対して、約１：１の比率とすることができる。約という語は、１：１の比率における（プラスまたはマイナス）１０％までの差異を包含する。
図６は、また、光検出器１１５の上のキャッピング材料１１７の形成をも示しており、ここでキャッピング材料は、例えば、シリコンで形成され、シリコンは、上にあるパターン化された金属１１８および加熱処理を伴うことでシリサイドを形成して光検出器１１５に対して良好なオーミック接触を提供する。光検出器１１５は、ポリシリコン１０５の導波路コアに対して適切に光学的アライメントがなされており、それによって、ポリシリコン１０５を通過する光信号を光学的に検出して変換することができる。
図７および図７Ａの平面図および断面図に示されるように、光検出器１１５の上部表面１１５ａには、複数の対になった電極１１９、１２１を備えてもよく、この複数の対になった電極１１９、１２１は、シリサイド１１８の其々の部分１１８ａ、１１８ｂと接触する。図７および図８の双方にＳＴＩ領域１０３の縁が点線で図示され、光検出器１１５が実線で図示される。図７Ａの断面は、光検出器１１５への電極接続を単に示すように簡略化されたものである。電極１１９は、ドープされたｎ−プラス型の接触電極であり、電極１２１は、ドープされたｐ−プラス型の接触電極である。これらの接触電極は、シリサイド接触領域１１８ａ、１１８ｂを通じて、光検出器１１５からの電気信号出力を受信する。図７Ａは、横型の光検出器１１５を形成するように配置された一対の電極１１９および１２１を示す。横型の光検出器１１５は、光検出器１１５の上部表面上、かつ、基板のうちでＳＴＩ領域１０３同士の間の領域であってエピタキシャル成長した光検出器１１５の側縁からは離れた領域の上方に、双方の電極を有する。
図８は、別の電極の実施形態の平面図を示し、この実施形態においては、ｎ−プラス型の接触部１１９ａとｐ−プラス型の接触部１２１とが其々のシリサイド領域１１８ａ、１１８ｂに接続する。図８、および図８Ａの断面に示されるように、二つの電極１１９ａおよび１２１ａは、垂直型の光検出器１１５を提供する配置で示される。この場合には、二つの電極は、シリサイド領域１１８ａ、１１８ｂの上に提供される。一方の電極１２１ａは、光検出器１１５の上部表面の上に提供され、他方の電極１１９ａは、基板１０１の上部表面の上に提供される。
上述の実施形態においては、ポリシリコン１０５を導波路コアとして有するとともにその導波路コアを包囲するクラッドを提供する酸化物１０４および１０７を有する導波路を提供することができる構造内に、開口１１２が形成される。図６に図示された構造においては、光検出器１１５のいずれか片側で、基板１０１の上方の材料１０４、１０５、１０７、１０９のうちの一つまたはその全ては、犠牲層とすることができ、光検出器１１５が形成されるよりも後で、かつ、関連する電極１１９（１１９ａ）および１２０（１２０ａ）が形成される前またはその後に除去することができる。
その材料が、導波路もしくは他の構造などのフォトニック構造を製造するために使用されるのか、それとも、光検出器１１５のエピタキシャル成長用の、限定された領域を提供するために、エピタキシャル成長後には除去される犠牲材料として使用されるのか、に関わらず、基板１０１の表面に対する開口１１２は、基板１０１の上に提供される如何なる材料内に形成することもできる、ということに留意されたい。したがって、別の実施形態においては、図９は、開口１１２が犠牲誘電体３０１内に形成され、犠牲誘電体３０１は、酸化物またはシリコン窒化物であり得る構造を示す。この実施形態においてもやはり、開口１１２の横方向の広さは、基板１０１の上部表面におけるシード接触領域の横方向の広さよりも広く、ここでシード接触領域は、トレンチ絶縁領域１０３の縁部１０３ａによって画定されている。エピタキシャル成長中に光検出器１１５の材料は、絶縁領域の突出縁部１０３ａの上に垂直方向かつ横方向に成長する。エピタキシャル成長が完了した後、ドープされたポリシリコン１１７などの、ドープされたシリコン材料を提供することができ、図７、図７Ａおよび図８、図８Ａに示されたように、光検出器１１５に対する接触領域を形成するためにシリサイド化されるポリシリコン層１１７の上に、パターン化された金属１１８を形成することができる。
誘電材料３０１は、その後、既知の技術を使用して除去することができ、すると、図１０に示される光検出器１１５を残すことになる。また、図９は、唯一つの誘電材料３０１を示しているが、任意の個数の同一または異なる材料を犠牲誘電体３０１用に使用することができる。例えば、誘電材料３０１は、同種の材料とすることもできるし、または、異なる材料もしくは類似の材料のラミネートとして堆積することができる。
開口１１２が接触領域の横方向の広さよりも更に層状の横方向の広さを有するように、絶縁領域１０３の突出部分によって画定されている接触領域の上に提供される、開口１１２の内部に、エピタキシャルな光検出器１１５を成長させることを当てにした、他の技術および構造も、自明ながら使用することができる。これによって、横方向の成長用の領域を同様に提供することによって、垂直方向の成長中の応力を除去する。
図１１は、左側のＣＭＯＳ電気回路と、上述されたような光検出器１１５を含む右側のフォトニクス回路との双方を含む、ハイブリッド集積回路を示す。ＣＭＯＳ回路は、ソース２０２およびドレイン２０４およびゲート構造２０６を有するトランジスタ２０１によって、図１１に代表されている。ソース２０２およびドレイン２０４は、ＣＭＯＳ回路側の他の金属化配線パターンと接続する其々の相互端子パッド２０７へと、導電性ビアによって接続される。絶縁性誘電体１０７が、トランジスタ２０１の上に、例えば、ＢＰＳＧまたはＰＳＧで形成され、端子パッド２０７がその上に形成される表面を提供する。シャロー・トレンチ・アイソレーション領域２０５が、トランジスタ２０１を電気的に絶縁するために基板１０１内に形成されてもよい。シャロー・トレンチ・アイソレーション領域２０５は、シャロー・トレンチ・アイソレーション領域１０３と同時に形成されてもよい。フォトニクス回路は、図６を参照して上述された構造を有するものとして図示され、ここで誘電体１０７は、図６の構造の上に形成され、電極１１９、１２１は、絶縁性誘電体１０７の上部表面へと延びている。
シャロー・トレンチ・アイソレーション領域１０３の側縁１０３ａは、その上に横方向のエピタキシャル成長が生じ得るような張り出し部を形成するため、光検出器１１５の側縁における積層欠陥および転位欠陥の量を低減する。さらに、このような欠陥は、光変換が生じる光検出器の中心からさらに離れるように移されている。したがって、改善された光検出器の光変換効率が得られる。
本発明は、種々の実施形態において使用することができる特定の材料を参照して記述されてきたが、本発明はそのように限定されるわけではなく、多くの改変および置換を行うことが可能である。例えば、シリコンだけでなく他の半導体材料を基板１０１用に使用することができるし、他の既知の光検出器材料を、光検出器１１５または他のフォトニックデバイスを形成するために、基板表面の上にエピタキシャル成長させてもよい。さらに、多くの異なる材料および多数の材料層を、基板表面１０２に対する開口１１２がその中に形成される、犠牲層または非犠牲層として、基板の上に形成することができる。トレンチ絶縁領域１０３は、あらゆる既知の誘電材料で充填することもできる。
したがって、本発明は、前述の記述によって限定されるのではなく、添付の請求項の範囲によってのみ限定される。
図８は、別の電極の実施形態の平面図を示し、この実施形態においては、ｎ−プラス型の接触部１１９ａとｐ−プラス型の接触部１２１ａとが其々のシリサイド領域１１８ａ、１１８ｂに接続する。図８、および図８Ａの断面に示されるように、二つの電極１１９ａおよび１２１ａは、垂直型の光検出器１１５を提供する配置で示される。この場合には、二つの電極は、シリサイド領域１１８ａ、１１８ｂの上に提供される。一方の電極１２１ａは、光検出器１１５の上部表面の上に提供され、他方の電極１１９ａは、基板１０１の上部表面の上に提供される。
上述の実施形態においては、ポリシリコン１０５を導波路コアとして有するとともにその導波路コアを包囲するクラッドを提供する酸化物１０４および１０７を有する導波路を提供することができる構造内に、開口１１２が形成される。図６に図示された構造においては、光検出器１１５のいずれか片側で、基板１０１の上方の材料１０４、１０５、１０７、１０９のうちの一つまたはその全ては、犠牲層とすることができ、光検出器１１５が形成されるよりも後で、かつ、関連する電極１１９（１１９ａ）および１２１（１２１ａ）が形成される前またはその後に除去することができる。
開口１１２が接触領域の横方向の広さよりも更に大きい横方向の広さを有するように、絶縁領域１０３の突出部分によって画定されている接触領域の上に提供される、開口１１２の内部に、エピタキシャルな光検出器１１５を成長させることを当てにした、他の技術および構造も、自明ながら使用することができる。これによって、横方向の成長用の領域を同様に提供することによって、垂直方向の成長中の応力を除去する。

Claims (30)

  1. 互いの間が離隔されたトレンチ絶縁領域を含む半導体基板と、
    エピタキシャルなフォトニックデバイスであって、前記フォトニックデバイスの側縁が前記互いの間が離隔されたトレンチ絶縁領域の上に広がるように、前記互いの間が離隔されたトレンチ絶縁領域の上に、前記互いの間が離隔されたトレンチ絶縁領域と接触して、形成されるフォトニックデバイスと、
    を含む、
    フォトニック構造。
  2. 前記フォトニックデバイスは光検出器を含む、
    請求項１に記載のフォトニック構造。
  3. 前記互いの間が離隔されたトレンチ絶縁領域は、シャロー・トレンチ・アイソレーション領域を含む、
    請求項１に記載のフォトニック構造。
  4. 電子回路と共通の基板の上に集積される、
    請求項１に記載のフォトニック構造。
  5. 前記基板は、結晶シリコン基板を含む、
    請求項１に記載のフォトニック構造。
  6. 前記光検出器と光学的に連絡しており前記基板の上に形成された導波路をさらに含む、
    請求項２に記載のフォトニック構造。
  7. 前記光検出器は、ゲルマニウムおよびシリコン／ゲルマニウムのみから成る群から選択される材料を含む、
    請求項２に記載のフォトニック構造。
  8. 前記互いの間が離隔されたトレンチ絶縁領域は、シャロー・トレンチ・アイソレーション領域を含む、
    請求項２に記載のフォトニック構造。
  9. 前記光検出器の上に、ドープされたシリコン材料をさらに含む、
    請求項２に記載のフォトニック構造。
  10. 前記光検出器は、高さを有し、前記高さと約１：１の関係にある距離の分だけ前記トレンチ絶縁領域に重なる、
    請求項２に記載のフォトニック構造。
  11. 前記導波路は、前記光検出器と光学的に連絡している、
    請求項６に記載のフォトニック構造。
  12. 前記導波路と前記光検出器の側縁との間に、光透過性誘電体をさらに含む、
    請求項７に記載のフォトニック構造。
  13. 前記導波路のコアはポリシリコンを含む、
    請求項８に記載のフォトニック構造。
  14. 第一の導電型の第一のドープされた接触と、逆の導電型の第二のドープされた接触とをさらに含み、
    前記第一および第二のドープされた接触は、前記光検出器の上部表面と電気的に連絡している
    請求項１０に記載のフォトニック構造。
  15. 第一の導電型の第一のドープされた接触と、逆の導電型の第二のドープされた接触とをさらに含み、
    前記第一のドープされた接触は、前記光検出器の上部表面と電気的に連絡しており、前記第二のドープされた接触は、前記基板の上部表面と電気的に連絡している、
    請求項１０に記載のフォトニック構造。
  16. 互いの間が離隔されたシャロー・トレンチ・アイソレーション領域を上部表面に含む結晶シリコン基板と、
    前記互いの間が離隔されたシャロー・トレンチ・アイソレーション領域同士の間の、前記シリコン基板の前記上部表面の上のエピタキシャルな光検出器であって、前記互いの間が離隔されたシャロー・トレンチ・アイソレーション領域の上部表面と重なる、光検出器と、
    を含む、
    フォトニック構造。
  17. 前記光検出器と光学的に連絡しており前記基板の上に形成された導波路をさらに含む、
    請求項１６に記載のフォトニック構造。
  18. 前記導波路は、ポリシリコンコアと、前記コア周囲の誘電クラッド材料とを含む、
    請求項１６に記載のフォトニック構造。
  19. 前記光検出器は、高さが、下側の角の欠陥領域の高さよりも高い、
    請求項１６に記載のフォトニック構造。
  20. 前記光検出器は高さを有し、前記高さと約１：１の関係にある距離の分だけ、前記シャロー・トレンチ・アイソレーション領域に重なる、
    請求項１６に記載のフォトニック構造。
  21. 電気回路と共通の基板の上に集積される、
    請求項１６に記載のフォトニック構造。
  22. 半導体基板内に、互いの間が離隔されたトレンチ絶縁領域を形成することと、
    前記基板の上に少なくとも一つの材料を形成することと、
    前記互いの間が離隔されたトレンチ絶縁領域同士の間にある、前記基板の上の位置において、前記少なくとも一つの材料内に開口を形成することであって、前記開口は、前記基板の上部表面まで広がるとともに、前記互いの間が離隔されたトレンチ絶縁領域の側縁部分の上に横方向に広がる、ことと、
    前記開口内にフォトニックデバイスをエピタキシャル成長させることと、
    を含む、
    フォトニックデバイスを形成する方法。
  23. 前記少なくとも一つの材料は導波路を含み、前記方法は、前記フォトニックデバイスをエピタキシャル成長させる前に、誘電材料で前記開口の側壁をライニングすることをさらに含む、
    請求項２２に記載の方法。
  24. 前記フォトニックデバイスは、光検出器である、
    請求項２２に記載のフォトニックデバイスを形成する方法。
  25. 前記半導体基板は、結晶シリコン基板を含み、前記光検出器は、エピタキシャル成長したシリコン・ゲルマニウムまたはゲルマニウムを含む、
    請求項２２に記載のフォトニックデバイスを形成する方法。
  26. 前記フォトニックデバイスは、前記開口を画定している上部表面よりも下に凹んだレベルへとエピタキシャル成長させられ、
    前記方法は、前記開口の内部かつ前記光検出器の上に、シリコン材料を形成することをさらに含む、
    請求項２２に記載のフォトニックデバイスを形成する方法。
  27. 前記導波路はポリシリコンコアと、前記コア周囲のクラッド材料とを含む、
    請求項２３に記載のフォトニックデバイスを形成する方法。
  28. 前記光検出器は高さを有し、前記高さと約１：１の関係にある距離の分だけ前記トレンチ絶縁領域に重なる、
    請求項２３に記載のフォトニックデバイスを形成する方法。
  29. 第一の導電型の第一のドープされた接触と、反対の導電型の第二のドープされた接触とを形成することをさらに含み、前記第一および第二のドープされた接触は、前記光検出器の上部表面と電気的に連絡している、
    請求項２４に記載のフォトニックデバイスを形成する方法。
  30. 第一の導電型の第一のドープされた接触と、反対の導電型の第二のドープされた接触とを形成することをさらに含み、前記第一のドープされた接触は、前記光検出器の上部表面と電気的に連絡しており、前記第二のドープされた接触は、前記基板の上部表面と電気的に連絡している、
    請求項２４に記載のフォトニックデバイスを形成する方法。
JP2016522776A 2013-10-17 2014-10-16 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造 Active JP6386039B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/055,990 US9184191B2 (en) 2013-10-17 2013-10-17 Method providing an epitaxial photonic device having a reduction in defects and resulting structure
US14/055,990 2013-10-17
PCT/US2014/060884 WO2015102724A2 (en) 2013-10-17 2014-10-16 Method providing an epitaxial photonic device having a reduction in defects and resulting structure

Publications (2)

Publication Number Publication Date
JP2016538713A true JP2016538713A (ja) 2016-12-08
JP6386039B2 JP6386039B2 (ja) 2018-09-05

Family

ID=52825462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016522776A Active JP6386039B2 (ja) 2013-10-17 2014-10-16 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造

Country Status (6)

Country Link
US (1) US9184191B2 (ja)
EP (1) EP3058593B1 (ja)
JP (1) JP6386039B2 (ja)
KR (1) KR101918370B1 (ja)
CN (1) CN105637639B (ja)
WO (1) WO2015102724A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039221A (ja) * 2019-09-03 2021-03-11 株式会社Sumco 光モジュール及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10147829B2 (en) 2016-09-23 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric sidewall structure for quality improvement in Ge and SiGe devices
FR3078826B1 (fr) * 2018-03-07 2022-01-14 St Microelectronics Crolles 2 Sas Photodiode verticale
KR102601212B1 (ko) 2018-10-10 2023-11-10 삼성전자주식회사 광전 소자를 포함하는 집적 회로 소자

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118280A (ja) * 2000-10-05 2002-04-19 Sharp Corp 半導体受光装置
JP2005197681A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法
US7220632B2 (en) * 2005-02-24 2007-05-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device and an optical device and structure thereof
JP2007300084A (ja) * 2006-04-28 2007-11-15 Magnachip Semiconductor Ltd プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
JP2008530808A (ja) * 2005-02-18 2008-08-07 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 青色感度の高い光感応性素子、光感応性素子の製造方法、および、光感応性素子の駆動方法
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011091354A (ja) * 2009-09-24 2011-05-06 Taiwan Semiconductor Manufacturing Co Ltd センサ、方法、および半導体センサ
US20110189809A1 (en) * 2007-01-24 2011-08-04 Salman Akram Elevated pocket pixels, imaging devices and systems including the same and method of forming the same
JP2012191130A (ja) * 2011-03-14 2012-10-04 Sumitomo Electric Ind Ltd 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
US20120319230A1 (en) * 2011-06-20 2012-12-20 Chia-Ying Liu Etching narrow, tall dielectric isolation structures from a dielectric layer
US20130154042A1 (en) * 2011-06-30 2013-06-20 Micron Technology, Inc. Photonic Systems and Methods of Forming Photonic Systems

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7498265B2 (en) 2006-10-04 2009-03-03 Micron Technology, Inc. Epitaxial silicon growth
US8877616B2 (en) * 2008-09-08 2014-11-04 Luxtera, Inc. Method and system for monolithic integration of photonics and electronics in CMOS processes
US20110027950A1 (en) * 2009-07-28 2011-02-03 Jones Robert E Method for forming a semiconductor device having a photodetector
JP5166458B2 (ja) * 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
US8853811B2 (en) 2011-11-07 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor trench isolation with conformal doping
US9269730B2 (en) 2012-02-09 2016-02-23 Semiconductor Components Industries, Llc Imaging systems with backside isolation trenches

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118280A (ja) * 2000-10-05 2002-04-19 Sharp Corp 半導体受光装置
JP2005197681A (ja) * 2003-12-31 2005-07-21 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサ及びその製造方法
JP2008530808A (ja) * 2005-02-18 2008-08-07 オーストリアマイクロシステムズ アクチエンゲゼルシャフト 青色感度の高い光感応性素子、光感応性素子の製造方法、および、光感応性素子の駆動方法
US7220632B2 (en) * 2005-02-24 2007-05-22 Freescale Semiconductor, Inc. Method of forming a semiconductor device and an optical device and structure thereof
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2007300084A (ja) * 2006-04-28 2007-11-15 Magnachip Semiconductor Ltd プラズマ損傷からフォトダイオードを保護するｃｍｏｓイメージセンサの製造方法
US20110189809A1 (en) * 2007-01-24 2011-08-04 Salman Akram Elevated pocket pixels, imaging devices and systems including the same and method of forming the same
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP2011091354A (ja) * 2009-09-24 2011-05-06 Taiwan Semiconductor Manufacturing Co Ltd センサ、方法、および半導体センサ
JP2012191130A (ja) * 2011-03-14 2012-10-04 Sumitomo Electric Ind Ltd 受光デバイス、半導体エピタキシャルウエハ、これらの製造方法、および検出装置
US20120319230A1 (en) * 2011-06-20 2012-12-20 Chia-Ying Liu Etching narrow, tall dielectric isolation structures from a dielectric layer
US20130154042A1 (en) * 2011-06-30 2013-06-20 Micron Technology, Inc. Photonic Systems and Methods of Forming Photonic Systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021039221A (ja) * 2019-09-03 2021-03-11 株式会社Sumco 光モジュール及びその製造方法
JP7217464B2 (ja) 2019-09-03 2023-02-03 株式会社Sumco 光モジュール及びその製造方法

Also Published As

Publication number Publication date
EP3058593B1 (en) 2021-02-17
WO2015102724A3 (en) 2015-09-24
KR101918370B1 (ko) 2018-11-13
JP6386039B2 (ja) 2018-09-05
US20150108596A1 (en) 2015-04-23
KR20160060101A (ko) 2016-05-27
CN105637639B (zh) 2019-11-26
CN105637639A (zh) 2016-06-01
EP3058593A2 (en) 2016-08-24
WO2015102724A2 (en) 2015-07-09
EP3058593A4 (en) 2017-05-17
US9184191B2 (en) 2015-11-10

Similar Documents

Publication Publication Date Title
US10734533B2 (en) Monolithic integration techniques for fabricating photodetectors with transistors on same substrate
KR101397598B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR20170117378A (ko) 도파 물질을 포함하는 집적 포토닉스
EP3499550B1 (en) Vdmos device and manufacturing method therefor
JP6386039B2 (ja) 欠陥の少ないエピタキシャルフォトニックデバイスを提供する方法およびその結果生じる構造
JP2004235313A (ja) 半導体装置
TWI755117B (zh) 半導體裝置及其形成方法
US20170288042A1 (en) Method for manufacturing a transistor
KR20180033070A (ko) Ge 디바이스 및 SiGe 디바이스에서의 품질 개선을 위한 유전체 측벽 구조체
US9246045B2 (en) Method for fabricating a photodetector
TWI694544B (zh) 半導體元件及其製備方法
TWI682548B (zh) 半導體裝置及半導體裝置的製造方法
TW202230823A (zh) 光電子元件與其形成方法
TWI528532B (zh) 半導體感光結構與其製造方法
US11756794B2 (en) IC with deep trench polysilicon oxidation
US20220276512A1 (en) Optical modulator and method of fabricating an optical modulator
TWI806164B (zh) 半導體結構、光電元件及其製造方法
WO2024040712A1 (zh) 半导体结构的制作方法及半导体结构
KR20240156315A (ko) 에피택시 성장에 의해 좁아진 이미지 센서를 위한 딥 트렌치 격리 구조물
CN117293082A (zh) 半导体器件沟槽结构的制作方法及半导体器件
KR20020056800A (ko) 반도체장치의 랜딩 플러그 제조 방법
KR19990039604A (ko) 반도체 장치의 모오스 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180808

R150 Certificate of patent or registration of utility model

Ref document number: 6386039

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250