[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN106653079B - 电阻式存储器装置及其写入方法 - Google Patents

电阻式存储器装置及其写入方法 Download PDF

Info

Publication number
CN106653079B
CN106653079B CN201510724197.8A CN201510724197A CN106653079B CN 106653079 B CN106653079 B CN 106653079B CN 201510724197 A CN201510724197 A CN 201510724197A CN 106653079 B CN106653079 B CN 106653079B
Authority
CN
China
Prior art keywords
pulse
reset
resistive memory
memory cell
absolute value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510724197.8A
Other languages
English (en)
Other versions
CN106653079A (zh
Inventor
侯拓宏
王怡婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201510724197.8A priority Critical patent/CN106653079B/zh
Priority to US15/016,244 priority patent/US9715931B2/en
Publication of CN106653079A publication Critical patent/CN106653079A/zh
Application granted granted Critical
Publication of CN106653079B publication Critical patent/CN106653079B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供一种电阻式存储器装置及其写入方法，电阻式存储器装置包括电阻式记忆胞阵列以及控制单元。电阻式记忆胞阵列包括多个电阻式记忆胞。控制单元用以接收逻辑数据，判断逻辑数据的逻辑电平，并且从电阻式记忆胞当中选择一电阻式记忆胞。依据逻辑数据的逻辑电平，在写入期间，控制单元提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。因此，本发明可以增加读取记忆胞时其状态判断的准确性。

Description

电阻式存储器装置及其写入方法
技术领域
本发明涉及一种存储器装置及其写入方法，尤其涉及一种电阻式存储器装置及其写入方法。
背景技术
非易失性存储器具有存入的数据在断电后也不会消失的优点，因此是许多电子产品维持正常操作所必备的存储元件。目前，电阻式随机存取存储器(resistive randomaccess memory，RRAM)是业界积极发展的一种非易失性存储器，其具有写入操作电压低、写入抹除时间短、存储时间长、非破坏性读取、多状态存储、结构简单以及所需面积小等优点，在未来个人电脑和电子设备上极具应用潜力。
一般而言，在写入数据至记忆胞时，电阻式存储器装置的控制单元通常是依据数据的逻辑电平来决定提供设定脉冲或重置脉冲给记忆胞。然而，在现有技术中，或有提供宽度及振幅相同的设定脉冲或重置脉冲给记忆胞，惟此种写入方式会造成控制单元在读取记忆胞时容易误判记忆胞的写入状态。此外，在现有技术中，另有提供振幅相同但宽度渐增的设定脉冲或重置脉冲给记忆胞，惟此种写入方式会增加电阻式存储器装置的控制单元设计时的复杂程度，额外增加制造成本。
发明内容
本发明提供一种电阻式存储器装置及其写入方法，可增加读取记忆胞时其状态判断的准确性。
本发明的电阻式存储器装置的写入方法包括：接收逻辑数据，判断逻辑数据的逻辑电平，并且选择一电阻式记忆胞；依据逻辑数据的逻辑电平，在写入期间，提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。
本发明的电阻式存储器装置包括电阻式记忆胞阵列以及控制单元。电阻式记忆胞阵列包括多个电阻式记忆胞。控制单元耦接至电阻式记忆胞阵列。控制单元用以接收逻辑数据，判断逻辑数据的逻辑电平，并且从电阻式记忆胞当中选择一电阻式记忆胞。依据逻辑数据的逻辑电平，在写入期间，控制单元提供设定信号至电阻式记忆胞，或者提供重置信号至电阻式记忆胞。设定信号包括第一设定脉冲以及与第一设定脉冲极性相反的第二设定脉冲。重置信号包括第一重置脉冲以及与第一重置脉冲极性相反的第二重置脉冲。
基于上述，在本发明的范例实施例中，在写入期间，设定信号当中的设定脉冲的极性相反，以及重置信号当中的重置脉冲的极性相反，此种写入方式可增加读取记忆胞时其状态判断的准确性。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1为本发明一实施例的电阻式记忆胞的能阶概要示意图；
图2为本发明一实施例的电阻式存储器装置的概要示意图；
图3为本发明一实施例的电阻式记忆胞的元件结构的概要示意图；
图4为本发明一实施例的设定信号及重置信号的概要波形图；
图5为本发明另一实施例的设定信号及重置信号的概要波形图；
图6为本发明另一实施例的设定信号及重置信号的概要波形图；
图7为本发明另一实施例的设定信号及重置信号的概要波形图；
图8为本发明一实施例的电阻式记忆胞的电导率与信号数量的关系示意图；
图9、图10A、图10B、图11、图12、图13A、图13B、图13C、图13D为本发明不同实施例的设定信号的信号波形示意图；
图14为本发明一实施例的电阻式存储器装置的写入方法的步骤流程图。
附图标记说明：
200：电阻式存储器装置；
210：电阻式记忆胞阵列；
212、214：电阻式记忆胞；
220：电流验证单元；
230：控制单元；
DATA：逻辑数据；
BL：比特线；
SL：源极线；
IR1、IR2：读取电流；
RESET：重置信号；
SET：设定信号；
312：第一金属层；
314：第二金属层；
RESET1、RESET2：重置脉冲；
SET1、SET2：设定脉冲；
T1、T2、T3、T4：脉冲宽度；
V1、V2、V3、V4：脉冲振幅。
具体实施方式
图1为本发明一实施例的电阻式记忆胞的能阶概要示意图。请参考图1，本实施例的电阻式记忆胞例如是一种多阶储存记忆胞(Multi-Level Cell，MLC)。此种电阻式记忆胞可以在其中储存2个以上的数据比特，其“多阶”指的是电荷充电有多个能阶(即多个电压值)，如此便能储存多个比特的值于电阻式记忆胞中。如图1所示，电阻式记忆胞的电压值由低至高依序对应数据比特“11”、“10”、“01”及“00”。
图2为本发明一实施例的电阻式存储器装置的概要示意图。请参照图2，本实施例的电阻式存储器装置200包括电阻式记忆胞阵列210、电流验证单元220以及控制单元230。在本实施例中，电阻式记忆胞阵列210包括多个电阻式记忆胞212。电阻式记忆胞阵列210通过多条比特线BL耦接至电流验证单元220，以及通过多条源极线SL耦接至控制单元230。每个电阻式记忆胞212可以包括开关元件，例如金氧半导场效晶体管或双极性接面晶体管，以及可变电阻元件，并且每个电阻式记忆胞212可以提供多个比特的储存数据。
在本实施例中，电流验证单元220可以是任何类型电流量测元件/电路。例如，感测放大器电路。电流验证单元220可通过多条比特线BL耦接电阻式记忆胞212。电流验证单元220用以在逻辑数据DATA被写入电阻式记忆胞212时，验证电阻式记忆胞212所产生的读取电流IR1、IR2符合预设的参考电流，以表示控制单元230成功将逻辑数据DATA写入电阻式记忆胞212。
在本实施例中，控制单元230可例如是中央处理单元(Central Processing Unit，CPU)、微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor，DSP)、可程序化控制器、可程序化逻辑装置(Programmable Logic Device，PLD)或其他类似装置或这些装置的组合。控制单元230是可耦接至电流验证单元220以及电阻式记忆胞阵列210的多条源极线SL。在本实施例中，控制单元230用以接收逻辑数据DATA，并且DATA判断欲写入的逻辑数据的逻辑电平。在本实施例中，控制单元230例如从电阻式记忆胞212当中选择电阻式记忆胞214以作为要将逻辑数据DATA写入的目标记忆胞。因此，控制单元230依据逻辑数据DATA的逻辑电平，在写入期间选择提供设定信号SET或重置信号RESET至电阻式记忆胞214。
图3为本发明一实施例的电阻式记忆胞的元件结构的概要示意图。请参照图2及图3，图2的电阻式记忆胞214的元件结构例如图3所示，是以过渡金属氧化物(transitionmetal oxide，TMO)为基础的电阻式记忆胞，其包括金属层/绝缘层/金属层(metal-insulator-metal，MIM)的层状结构。控制单元230经由作为上下电极的第一金属层312及第二金属层314的将设定信号SET或重置信号RESET施加至电阻式记忆胞214，以将逻辑数据DATA写入电阻式记忆胞214。应注意的是，图3所示出的元件结构仅用以例示说明，本发明并不加以限制。本发明的电阻式存储器装置的写入方法当可适用于相同或类似元件结构的电阻式记忆胞。
图4为本发明一实施例的设定信号及重置信号的概要波形图。请参考图2及图4，在本实施例中，依据逻辑数据DATA的逻辑电平，控制单元230在写入期间选择如图4所示的设定信号SET或重置信号RESET提供给电阻式记忆胞214。在本实施例中，设定信号SET包括第一设定脉冲SET1以及第二设定脉冲SET2，重置信号RESET包括第一重置脉冲RESET1以及第二重置脉冲RESET2。
具体而言，在本实施例中，从脉冲极性的角度来看，第一设定脉冲SET1与第二设定脉冲SET2的极性相反。第一重置脉冲RESET1与第二重置脉冲RESET2的极性相反。第一设定脉冲SET1与第一重置脉冲RESET1的极性相反。第二设定脉冲SET2与第二重置脉冲RESET2的极性相反。在本实施例中，虽然是以第一设定脉冲SET1与第一重置脉冲RESET1的极性相反来例示说明，惟本发明并不加以限制。在一实施例中，第一设定脉冲SET1与第一重置脉冲RESET1的极性。
在本实施例中，从脉冲宽度的角度来看，第一设定脉冲SET1的脉冲宽度T1大于第二设定脉冲SET2的脉冲宽度T2。在一实施例中，第一设定脉冲SET1的脉冲宽度T1也可等于第二设定脉冲SET2的脉冲宽度T2，本发明并不加以限制。即T1≥T2。此外，在本实施例中，从脉冲振幅的角度来看，第一设定脉冲SET1的脉冲振幅V1的绝对值大于第二设定脉冲SET2的脉冲振幅V2的绝对值。在一实施例中，第一设定脉冲SET1的脉冲振幅V1的绝对值也可等于第二设定脉冲SET2的脉冲振幅V2的绝对值，本发明并不加以限制。即|V1|≥|V2|。此外，第一重置脉冲RESET1与第二重置脉冲RESET2的脉冲宽度及脉冲振幅之间的大小关系类似于第一设定脉冲SET1与第二设定脉冲SET2，即T3≥T4、|V3|≥|V4|，在此不再赘述。
应注意的是，在本实施例中，第一设定脉冲SET1的脉冲宽度T1及脉冲振幅V1与第一重置脉冲RESET1的脉冲宽度T3及脉冲振幅V3可相等或不相等，本发明并不加以限制。第二设定脉冲SET2的脉冲宽度T2及脉冲振幅V2与第二重置脉冲RESET2的脉冲宽度T4及脉冲振幅V4可相等或不相等，本发明并不加以限制。
图5为本发明另一实施例的设定信号及重置信号的概要波形图。请参考图2及图5，本实施例的设定信号SET及重置信号RESET的信号波形类似于图4实施例，惟两者之间主要的差异例如在于设定脉冲的脉冲振幅以及重置脉冲的脉冲振幅之间的大小关系。具体而言，在本实施例中，从脉冲振幅的角度来看，第一设定脉冲SET1的脉冲振幅V1的绝对值小于第二设定脉冲SET2的脉冲振幅V2的绝对值。在一实施例中，第一设定脉冲SET1的脉冲振幅V1的绝对值也可等于第二设定脉冲SET2的脉冲振幅V2的绝对值，本发明并不加以限制。即|V1|≤|V2|。此外，第一重置脉冲RESET1与第二重置脉冲RESET2的脉冲振幅之间的大小关系类似于第一设定脉冲SET1与第二设定脉冲SET2，即|V3|≤|V4|，在此不再赘述。
图6为本发明另一实施例的设定信号及重置信号的概要波形图。请参考图2及图6，本实施例的设定信号SET及重置信号RESET的信号波形类似于图4实施例，惟两者之间主要的差异例如在于设定脉冲的脉冲振幅以及重置脉冲的脉冲宽度之间的大小关系。具体而言，在本实施例中，从脉冲宽度的角度来看，第一设定脉冲SET1的脉冲宽度T1小于第二设定脉冲SET2的脉冲宽度T2。在一实施例中，第一设定脉冲SET1的脉冲宽度T1也可等于第二设定脉冲SET2的脉冲宽度T2，本发明并不加以限制。即T1≤T2。此外，第一重置脉冲RESET1与第二重置脉冲RESET2的脉冲宽度之间的大小关系类似于第一设定脉冲SET1与第二设定脉冲SET2，即T3≤T4，在此不再赘述。
图7为本发明另一实施例的设定信号及重置信号的概要波形图。请参考图2及图7，本实施例的设定信号SET及重置信号RESET的信号波形类似于图4实施例，惟两者之间主要的差异例如在于设定脉冲的脉冲振幅以及重置脉冲的脉冲振幅宽度以及脉冲振幅之间的大小关系。
具体而言，在本实施例中，从脉冲宽度的角度来看，第一设定脉冲SET1的脉冲宽度T1小于第二设定脉冲SET2的脉冲宽度T2。在一实施例中，第一设定脉冲SET1的脉冲宽度T1也可等于第二设定脉冲SET2的脉冲宽度T2，本发明并不加以限制。即T1≤T2。此外，在本实施例中，从脉冲振幅的角度来看，第一设定脉冲SET1的脉冲振幅V1的绝对值小于第二设定脉冲SET2的脉冲振幅V2的绝对值。在一实施例中，第一设定脉冲SET1的脉冲振幅V1的绝对值也可等于第二设定脉冲SET2的脉冲振幅V2的绝对值，本发明并不加以限制。即|V1|≤|V2|。此外，第一重置脉冲RESET1与第二重置脉冲RESET2的脉冲宽度及脉冲振幅之间的大小关系类似于第一设定脉冲SET1与第二设定脉冲SET2，即T3≤T4、|V3|≤|V4|，在此不再赘述。
在本发明的范例实施例中，依据逻辑数据DATA的逻辑电平，控制单元230在写入期间选择提供如图4至图7其中之一所示的设定信号SET或重置信号RESET至电阻式记忆胞214。值得注意的是，在图4至图7的范例实施例中，在控制单元230提供设定信号SET的写入期间，多个设定信号SET系连续提供给电阻式记忆胞214，其中不包括重置信号RESET。类似地，在控制单元230提供重置信号RESET的写入期间，多个重置信号RESET连续提供给电阻式记忆胞214，其中不包括设定信号SET。
图8为本发明一实施例的电阻式记忆胞的电导率与信号数量的关系示意图。请参考图2及图8，图8的电导率(conductance)经正规化并且随着信号数量变化。在本实施例中，控制单元230在写入期间例如选择提供如图4至图7其中之一所示的设定信号SET或重置信号RESET至电阻式记忆胞214。在本实施例中，随着提供的设定信号SET的数量增加，电导率实质上均匀分布在正规化电导率的0至1之间，其表示电阻式记忆胞214的每一个储存状态所对应的正规化电导率区间都有电导率分布。类似地，随着提供的重置信号RESET的数量增加，电导率实质上也是均匀分布在0至1之间，其表示电阻式记忆胞214的每一个储存状态所对应的正规化电导率区间都有电导率分布。因此，控制单元230在写入期间选择提供如图4至图7其中之一所示的设定信号SET或重置信号RESET至电阻式记忆胞214，此种写入方式可增加控制单元230读取电阻式记忆胞214时判断储存状态的准确性。
在图4至图7的范例实施例中，控制单元230在写入期间所提供设定信号SET以及重置信号RESET，其脉冲波形系以方波为例，惟本发明并不加以限制。在其他实施例中，第一设定脉冲SET1、第二设定脉冲SET2、第一重置脉冲RESET1以及所述第二重置脉冲RESET1的脉冲波形可以是阶梯波形、三角波形、梯形波形、半圆波形或斜率渐变波形等类似的信号波形，本发明并不加以限制。
图9至图13D为本发明不同实施例的设定信号的信号波形示意图。请参考图9至图13D，在图9中，第一设定脉冲SET1及第二设定脉冲SET2的脉冲波形例如是阶梯波形。在图10A及图10B中，第一设定脉冲SET1及第二设定脉冲SET2的脉冲波形例如是不同的三角波形。在图11中，第一设定脉冲SET1及第二设定脉冲SET2的脉冲波形例如是梯形波形。在图12中，第一设定脉冲SET1及第二设定脉冲SET2的脉冲波形例如是半圆波形。在图13A至图13D中，第一设定脉冲SET1及第二设定脉冲SET2的脉冲波形例如是不同的斜率渐变波形。在这些斜率渐变波形当中，信号波形的信号缘至少其中一个的斜率逐渐变化。此外，虽然图9至图13D仅以设定信号来例示说明的不同脉冲波形的范例实施例，惟重置信号不同的脉冲波形当可由图9至图13D来类推之，在此不再赘述。
图14为本发明一实施例的电阻式存储器装置的写入方法的步骤流程图。请参考图2及图14，本实施例的写入方法至少适用于图2的电阻式存储器装置200。在步骤S100中，控制单元230接收逻辑数据DATA，判断逻辑数据DATA的逻辑电平，并且选择电阻式记忆胞214。在步骤S110中，依据逻辑数据DATA的逻辑电平，控制单元230在写入期间提供设定信号SET或重置信号RESET至电阻式记忆胞214。在本实施例中，设定信号SET包括第一设定脉冲SET1以及与第一设定脉冲SET1极性相反的第二设定脉冲SET2。重置信号RESET包括第一重置脉冲RESET1以及与第一重置脉冲RESET1极性相反的第二重置脉冲RESET2。
另外，本发明实施例的电阻式存储器装置的写入方法可以由图1至图13D实施例的叙述中获致足够的教示、建议与实施说明，因此不再赘述。
综上所述，在本发明的范例实施例中，控制单元依据逻辑数据的逻辑电平在写入期间提供设定信号或重置信号至电阻式记忆胞。设定信号及重置信号分别包括多个设定脉冲及多个重置脉冲。设定信号当中的设定脉冲的极性相反，以及重置信号当中的重置脉冲的极性相反，此种写入方式可增加读取记忆胞时其状态判断的准确性。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种电阻式存储器装置的写入方法，其特征在于，包括：
接收一逻辑数据，判断所述逻辑数据的逻辑电平，并且选择一电阻式记忆胞；以及
依据所述逻辑数据的逻辑电平，在一写入期间，连续提供具有相同波形的多个设定信号至所述电阻式记忆胞，或者连续提供具有相同波形的多个重置信号至所述电阻式记忆胞，
其中所述电阻式记忆胞的电导率随着所述多个设定信号的数量变化，并且所述电阻式记忆胞的电导率随着所述多个重置信号的数量变化，所述电阻式记忆胞依据所述多个设定信号以及所述多个设定信号的其中一者的连续提供以产生对应不同的多个数据比特的多个电压值，其中所述多个数据比特的数量大于2，
其中所述多个设定信号各包括一第一设定脉冲以及与所述第一设定脉冲极性相反的一第二设定脉冲，以及所述多个重置信号各包括一第一重置脉冲以及与所述第一重置脉冲极性相反的一第二重置脉冲，
其中所述第一设定脉冲的脉冲宽度不相同于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度不相同于所述第二重置脉冲的脉冲宽度。
2.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲宽度大于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度大于所述第二重置脉冲的脉冲宽度。
3.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲宽度小于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度小于所述第二重置脉冲的脉冲宽度。
4.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值大于或等于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值大于或等于所述第二重置脉冲的脉冲振幅的绝对值。
5.根据权利要求1所述的电阻式存储器装置的写入方法，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值小于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值小于所述第二重置脉冲的脉冲振幅的绝对值。
6.一种电阻式存储器装置，其特征在于，包括：
一电阻式记忆胞阵列，包括多个电阻式记忆胞；以及
一控制单元，耦接至所述电阻式记忆胞阵列，用以接收一逻辑数据，判断所述逻辑数据的逻辑电平，并且从所述多个电阻式记忆胞当中选择一电阻式记忆胞，以及依据所述逻辑数据的逻辑电平，在一写入期间，所述控制单元连续提供具有相同波形的多个设定信号至所述电阻式记忆胞，或者连续提供具有相同波形的多个重置信号至所述电阻式记忆胞，
其中所述电阻式记忆胞的电导率随着所述多个设定信号的数量变化，并且所述电阻式记忆胞的电导率随着所述多个重置信号的数量变化，所述电阻式记忆胞依据所述多个设定信号以及所述多个设定信号的其中一者的连续提供以产生对应不同的多个数据比特的多个电压值，其中所述多个数据比特的数量大于2，
其中所述多个设定信号各包括一第一设定脉冲以及与所述第一设定脉冲极性相反的一第二设定脉冲，以及所述多个重置信号各包括一第一重置脉冲以及与所述第一重置脉冲极性相反的一第二重置脉冲，
其中所述第一设定脉冲的脉冲宽度不相同于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度不相同于所述第二重置脉冲的脉冲宽度。
7.根据权利要求6所述的电阻式存储器装置，其特征在于，所述第一设定脉冲的脉冲宽度大于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度大于所述第二重置脉冲的脉冲宽度。
8.根据权利要求6所述的电阻式存储器装置，其特征在于，所述第一设定脉冲的脉冲宽度小于所述第二设定脉冲的脉冲宽度，以及所述第一重置脉冲的脉冲宽度小于所述第二重置脉冲的脉冲宽度。
9.根据权利要求6所述的电阻式存储器装置，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值大于或等于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值大于或等于所述第二重置脉冲的脉冲振幅的绝对值。
10.根据权利要求6所述的电阻式存储器装置，其特征在于，所述第一设定脉冲的脉冲振幅的绝对值小于所述第二设定脉冲的脉冲振幅的绝对值，以及所述第一重置脉冲的脉冲振幅的绝对值小于所述第二重置脉冲的脉冲振幅的绝对值。
CN201510724197.8A 2015-10-30 2015-10-30 电阻式存储器装置及其写入方法 Active CN106653079B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510724197.8A CN106653079B (zh) 2015-10-30 2015-10-30 电阻式存储器装置及其写入方法
US15/016,244 US9715931B2 (en) 2015-10-30 2016-02-04 Resistive memory apparatus and a writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510724197.8A CN106653079B (zh) 2015-10-30 2015-10-30 电阻式存储器装置及其写入方法

Publications (2)

Publication Number Publication Date
CN106653079A CN106653079A (zh) 2017-05-10
CN106653079B true CN106653079B (zh) 2021-07-06

Family

ID=58635005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510724197.8A Active CN106653079B (zh) 2015-10-30 2015-10-30 电阻式存储器装置及其写入方法

Country Status (2)

Country Link
US (1) US9715931B2 (zh)
CN (1) CN106653079B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10453529B2 (en) * 2017-12-04 2019-10-22 Winbond Electronics Corp. Resistive random access memory (RRAM) device, write verify method and reverse write verify method thereof
US10861547B1 (en) * 2019-05-21 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-step reset technique to enlarge memory window
TWI696179B (zh) * 2019-07-09 2020-06-11 華邦電子股份有限公司 電阻式隨機存取記憶體及其重置方法
US10978149B1 (en) * 2020-05-12 2021-04-13 Winbond Electronics Corp. Resistive memory apparatus and adjusting method for write-in voltage thereof

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080232160A1 (en) * 2007-02-27 2008-09-25 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
CN101577141A (zh) * 2008-05-07 2009-11-11 旺宏电子股份有限公司 存储器装置及其操作方法
CN101577309A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 应用于电阻式随机存取存储器的电脉冲电压操作方法
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
CN102610263A (zh) * 2011-01-21 2012-07-25 旺宏电子股份有限公司 存储器装置和操作这些存储器装置的方法
US20120211719A1 (en) * 2011-02-18 2012-08-23 Kabushiki Kaisha Toshiba Nonvolatile variable resistive device
US20140112052A1 (en) * 2012-10-23 2014-04-24 Micron Technology, Inc. Memory Programming Methods And Memory Systems
CN104221090A (zh) * 2012-05-11 2014-12-17 爱德斯托科技有限公司 电阻式器件及其操作方法
US20150194212A1 (en) * 2014-01-09 2015-07-09 Micron Technology, Inc. Memory Systems and Memory Programming Methods

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719886B2 (en) 2007-05-03 2010-05-18 Qimonda North America Corp. Multi-level resistive memory cell using different crystallization speeds
US8611135B2 (en) 2011-03-30 2013-12-17 Agency For Science, Technology And Research Method for programming a resistive memory cell, a method and a memory apparatus for programming one or more resistive memory cells in a memory array
US9117495B2 (en) * 2011-06-10 2015-08-25 Unity Semiconductor Corporation Global bit line pre-charge circuit that compensates for process, operating voltage, and temperature variations
JP2015018591A (ja) * 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
KR102140785B1 (ko) * 2014-06-27 2020-08-03 삼성전자주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치의 동작 방법
US9495242B2 (en) * 2014-07-30 2016-11-15 International Business Machines Corporation Adaptive error correction in a memory system
US9818848B2 (en) * 2015-04-29 2017-11-14 Yale University Three-dimensional ferroelectric FET-based structures
US9818466B2 (en) * 2015-06-30 2017-11-14 University Of South Florida Robust slope detection technique for STTRAM and MRAM sensing

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080232160A1 (en) * 2007-02-27 2008-09-25 International Business Machines Corporation Rectifying element for a crosspoint based memory array architecture
CN101577309A (zh) * 2008-05-06 2009-11-11 旺宏电子股份有限公司 应用于电阻式随机存取存储器的电脉冲电压操作方法
CN101577141A (zh) * 2008-05-07 2009-11-11 旺宏电子股份有限公司 存储器装置及其操作方法
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
CN102610263A (zh) * 2011-01-21 2012-07-25 旺宏电子股份有限公司 存储器装置和操作这些存储器装置的方法
US20120211719A1 (en) * 2011-02-18 2012-08-23 Kabushiki Kaisha Toshiba Nonvolatile variable resistive device
CN104221090A (zh) * 2012-05-11 2014-12-17 爱德斯托科技有限公司 电阻式器件及其操作方法
US20140112052A1 (en) * 2012-10-23 2014-04-24 Micron Technology, Inc. Memory Programming Methods And Memory Systems
US20150194212A1 (en) * 2014-01-09 2015-07-09 Micron Technology, Inc. Memory Systems and Memory Programming Methods

Also Published As

Publication number Publication date
US20170125098A1 (en) 2017-05-04
US9715931B2 (en) 2017-07-25
CN106653079A (zh) 2017-05-10

Similar Documents

Publication Publication Date Title
TWI571875B (zh) 電阻式記憶體裝置及其寫入方法
TWI636459B (zh) 包含多階記憶體單元之裝置及操作該裝置之方法
TWI490856B (zh) 電阻性記憶體感測方法及裝置
KR102305388B1 (ko) 메모리를 포함하는 장치 및 방법 그리고 그 동작
JP5478861B2 (ja) 相変化物質をプログラミングする方法
KR101310991B1 (ko) 상변화 메모리를 위한 판독 분포 관리
US9595325B2 (en) Apparatus and methods for sensing hard bit and soft bits
KR101689732B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 기록 방법
CN104412326A (zh) 电阻性存储器的稳定
US20190066784A1 (en) Memory Systems and Memory Programming Methods
TWI543160B (zh) 電阻可變記憶體感測
CN106653079B (zh) 电阻式存储器装置及其写入方法
EP3210208B1 (en) Generating a representative logic indicator of grouped memristors
CN114783495A (zh) 用于存储器装置中的写入操作的多阶跃预读
US11404130B1 (en) Evaluation of background leakage to select write voltage in memory devices
KR20130021199A (ko) 비휘발성 메모리 소자 및 그 구동 방법
US9911495B2 (en) Memory cell having resistive and capacitive storage elements
KR101679081B1 (ko) 다차원 메모리 상태에 의해 특성화되는 저장된 다중비트 데이터
EP3131096A1 (en) Resistive memory apparatus and reading method thereof
WO2017010991A1 (en) Determining first write strength

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant