JP2011192776A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011192776A JP2011192776A JP2010057219A JP2010057219A JP2011192776A JP 2011192776 A JP2011192776 A JP 2011192776A JP 2010057219 A JP2010057219 A JP 2010057219A JP 2010057219 A JP2010057219 A JP 2010057219A JP 2011192776 A JP2011192776 A JP 2011192776A
- Authority
- JP
- Japan
- Prior art keywords
- film
- core material
- silicon oxide
- semiconductor device
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000011162 core material Substances 0.000 claims abstract description 68
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 62
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 61
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 33
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 15
- 229910052796 boron Inorganic materials 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 31
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 description 6
- 229960001231 choline Drugs 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000007687 exposure technique Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002407 reforming Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
【課題】製造工程時間の増加を抑制して、微細なラインアンドスペースパターンを形成可能な半導体装置の製造方法を提供する。
【解決手段】被加工材であるシリコン酸化膜２３上に、パターニングされた芯材３１ａとなるアンドープ多結晶シリコン膜３１を形成する工程と、アンドープ多結晶シリコン膜３１をスリミングして芯材３１ａとする工程と、芯材３１ａの側面及び上面、並びにシリコン酸化膜２３の上面を被うように、シリコン酸化膜２３と同じシリコン酸化膜にボロンが導入されたＢドープ多結晶シリコン膜３４を形成する工程と、芯材３１ａ及びシリコン酸化膜２３の上面のＢドープ多結晶シリコン膜３４を除去し、芯材３１ａの側面にＢドープ多結晶シリコン膜３４からなる側壁マスク膜３４ａを形成する工程と、芯材３１ａを除去する工程と、側壁マスク膜３４ａをマスクとしてシリコン酸化膜２３をエッチング加工する工程とを備える。
【選択図】 図４
【解決手段】被加工材であるシリコン酸化膜２３上に、パターニングされた芯材３１ａとなるアンドープ多結晶シリコン膜３１を形成する工程と、アンドープ多結晶シリコン膜３１をスリミングして芯材３１ａとする工程と、芯材３１ａの側面及び上面、並びにシリコン酸化膜２３の上面を被うように、シリコン酸化膜２３と同じシリコン酸化膜にボロンが導入されたＢドープ多結晶シリコン膜３４を形成する工程と、芯材３１ａ及びシリコン酸化膜２３の上面のＢドープ多結晶シリコン膜３４を除去し、芯材３１ａの側面にＢドープ多結晶シリコン膜３４からなる側壁マスク膜３４ａを形成する工程と、芯材３１ａを除去する工程と、側壁マスク膜３４ａをマスクとしてシリコン酸化膜２３をエッチング加工する工程とを備える。
【選択図】 図４
Description
本発明は、半導体装置の製造方法に関する。
近年、半導体素子の微細化に伴い、リソグラフィの解像限界（限界露光線幅）未満の寸法を有するパターンを形成する方法が求められている。その１つの方法として、ダミーパターン（芯材）の側面に側壁パターン（側壁マスク）を形成し、その側壁マスクをマスクとして被加工膜のエッチングを行う方法が知られている。
この方法によれば、側壁マスクの形成後に、ウェット処理により側壁マスク間の芯材を除去し、側壁マスクにより構成される微細なマスクを形成する。しかし、側壁マスクや芯材中に発生する応力等により、側壁マスクが傾いてマスクパターンの精度が劣化するおそれがある。
そこで、芯材の上面および側面を覆うようにアモルファス材料からなる被覆膜を形成し、被覆膜を芯材の側面に位置する部分を残して除去し、芯材の側壁に側壁マスクを形成し、側壁マスクを結晶化させた後、芯材を除去する半導体装置の製造方法が開示されている（例えば、特許文献１参照。）。側壁マスクを結晶化することにより、圧縮応力を内包する側壁マスクを形成することになり、側壁マスクの傾斜変形を抑え、微細なラインアンドスペースパターンを含むパターンを精度良く形成可能とする。
しかし、開示された半導体装置の製造方法は、アモルファス材料を結晶化する高温における改質の工程が必要であり、製造工程が長くなるという問題を有している。
本発明は、製造工程時間の増加を抑制して、微細なラインアンドスペースパターンを形成可能な半導体装置の製造方法を提供する。
本発明の一態様の半導体装置の製造方法は、被加工材上に、芯材となる第１の膜を選択的に形成する工程と、前記芯材の側面及び上面、並びに前記被加工材の上面を被うように、前記第１の膜と同じ材料の膜に異なる量の不純物が導入された第２の膜を形成する工程と、前記芯材及び前記被加工材の上面の前記第２の膜を除去し、前記芯材の側面に前記第２の膜からなる側壁マスク膜を形成する工程と、前記芯材を選択的に除去する工程と、前記芯材を選択的に除去した後、前記側壁マスク膜をマスクとして前記被加工材をエッチング加工する工程とを備えることを特徴とする。
本発明によれば、製造工程時間の増加を抑制して、微細なラインアンドスペースパターンを形成可能な半導体装置の製造方法を提供できる。
以下、本発明の実施形態について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１乃至図４を参照しながら説明する。
本発明の第１の実施形態に係る半導体装置及びその製造方法について、図１乃至図４を参照しながら説明する。
図１に示すように、半導体装置１は、ＮＡＮＤ型フラッシュメモリ装置の例である。図１（ａ）に示すように、半導体装置１は、周知のように、メモリセルトランジスタ４が、所定間隔でマトリクス状に配置されるメモリセル領域を有している。
メモリセル領域において、図１（ａ）の紙面左右方向に伸びた素子領域６が紙面上下方向に帯状に並列している。所定の幅の素子領域６は、所定の幅の素子分離領域７で分離されている。この素子領域６上方（紙面垂直上方）には、ビット線（図示略）が紙面左右方向に配設され、また紙面上下方向に伸びたワード線８が並列して配設されている。メモリセルトランジスタ４のゲート電極（後述のゲート電極１２）は、素子領域６とワード線８の交差部にそれぞれ配置されている。
図１（ａ）、（ｂ）に示すように、メモリセルトランジスタ４は紙面左右方向に直列接続されている。素子領域６と選択ゲート線９の交差部で、直列接続されたメモリセルトランジスタ４の端部には選択ゲートトランジスタ５のゲート電極（図示略）が配置される。直列接続されたメモリセルトランジスタ４及び選択ゲートトランジスタ５は、隣接するもの同士が半導体基板１０中に形成されたソース・ドレイン拡散領域（図示略）を共有する。
図１（ｂ）に示すように、半導体装置１は、半導体基板１０の素子領域７の表面に、トンネル絶縁膜（またはゲート絶縁膜）としてのシリコン酸化膜１１を介して、ゲート電極１２が形成されている。ゲート電極１２は、シリコン酸化膜１１側から順に、浮遊ゲート電極膜としての多結晶シリコン膜１３、電極間絶縁膜としてのＯＮＯ（Oxide-Nitride-Oxide）膜１４、制御ゲート電極膜としての多結晶シリコン膜１５、多結晶シリコンをシリサイド化して形成した、例えば、コバルト（Ｃｏ）シリサイドからなるシリサイド膜１６が積層されている。
ゲート電極１２の側面及びゲート電極１２間のシリコン酸化膜１１の上には側壁絶縁膜１７が配設され、側壁絶縁膜１７の間に層間絶縁膜１８が配設され、ゲート電極１２及び層間絶縁膜１８の上には、シリコン窒化膜からなるバリア膜１９が配設されている。図１（ｂ）に示される側壁絶縁膜１７、層間絶縁膜１８、及びバリア膜１９は、図１（ａ）では省略されている。
次に、半導体装置１のゲート電極１２の製造工程の内、ラインアンドスペースパターンとしてのゲート電極１２の製造方法について説明する。ゲート電極１２は、露光技術の解像度の限界よりも微細なピッチを有するラインアンドスペースパターンで構成される。
図２に示すように、シリコンからなる半導体基板１０に、熱酸化法によりシリコン酸化膜１１を形成する。シリコン酸化膜１１の上に、ＬＰＣＶＤ（Low pressure Chemical Vapor Deposition）法にて、リン（Ｐ）をドープした多結晶シリコン膜１３を形成し、多結晶シリコン膜１３の上に、シリコン酸化膜−シリコン窒化膜−シリコン酸化膜からなるＯＮＯ膜１４を形成し、ＯＮＯ膜１４の上に、リンをドープした多結晶シリコン膜１５を形成する。多結晶シリコン膜１５の上に、シリコン窒化膜２１を形成し、シリコン窒化膜２１の上に、露光技術の解像度の限界よりも微細なピッチを有するように加工される被加工膜としてのシリコン酸化膜２３を堆積する。
図３（ａ）に示すように、ＬＰＣＶＤ法にて、シリコン酸化膜２３の上に、第１の膜である不純物をドープしない（以下、アンドープとも言う）多結晶シリコン膜３１を形成する。アンドープ多結晶シリコン膜３１は後述の芯材３１ａとなる。多結晶シリコン膜３１の上に、シリコン窒化膜３２を形成する。
図３（ｂ）に示すように、シリコン窒化膜３２の上に、パターニングされたフォトレジスト膜３３を形成する。フォトレジスト膜３３は、リソグラフィ技術を用いて、露光技術の解像限界またはそれに近い幅と間隔を有する所定のピッチで、パターニングされる。なお、シリコン窒化膜３２とフォトレジスト膜３３との間に、反射防止膜が形成されてもよい。
図３（ｃ）に示すように、フォトレジスト膜３３をマスクとして、ＲＩＥ（Reactive Ion Etching）法により、シリコン窒化膜３２をエッチングする。次に、フォトレジスト膜３３を除去した後、パターニングされたシリコン窒化膜３２をマスクとして、多結晶シリコン膜３１をエッチングする。エッチングされた多結晶シリコン膜３１は、幅と隣接する最近接面の間隔がほぼ同じである。
図３（ｄ）に示すように、シリコン窒化膜３２を薬液にて除去した後、多結晶シリコン膜３１はスリミングされる。多結晶シリコン膜３１のスリミングは、ウェットエッチング、ドライエッチング、またはウェットエッチングとドライエッチングの組み合わせにより行われる。例えば、多結晶シリコン膜３１の幅はスリミング前の半分、間隔は１．５倍となる。スリミング後の多結晶シリコン膜３１は、幅の３倍の間隔を置いてシリコン酸化膜２３上に選択的に林立する芯材３１ａとなる。なお、ここではシリコン窒化膜３２をマスクとして、多結晶シリコン膜３１をエッチングした後、スリミングにより解像限界未満のパターンとしたが、スリミングは、シリコン窒化膜３２またはフォトレジスト膜３３に対して行ってもよく、この場合は解像限界未満の幅で形成されたシリコン窒化膜３２のパターンを多結晶シリコン膜３１に寸法変換なく転写すればよい。
図４（ａ）に示すように、ＬＰＣＶＤ法にて、芯材３１ａの上面及び側面、並びにシリコン酸化膜２３の上面をコンフォーマルに被うように、ボロン（Ｂ）をドープした多結晶シリコン膜３４を形成する。多結晶シリコン膜３４の膜厚は、この後のエッチング工程で多少失われることを予測して、芯材３１ａの幅より少し大きく形成される。
図４（ｂ）に示すように、ＲＩＥ法により、芯材３１ａの側面に位置する多結晶シリコン膜３４を残し、他の多結晶シリコン膜３４を除去して、側壁マスク膜３４ａを形成する。
図４（ｃ）に示すように、コリンを含む薬液を用いて、芯材３１ａを選択的に除去することにより、シリコン酸化膜２３の上に、側壁マスク膜３４ａを残置させる。コリンを含む薬液は、ボロンをドープした多結晶シリコン膜（３４）に対して、アンドープの多結晶シリコン膜（３１）を選択的にエッチングすることが可能である。なお、コリンを含む薬液は、ボロンをドープした多結晶シリコン膜（３４）に対して、リンをドープした多結晶シリコン膜を選択的にエッチングすることが可能なので、アンドープの多結晶シリコン膜３１をリンをドープした多結晶シリコン膜で置き換えることは可能である。
図４（ｄ）に示すように、ウェットエッチングまたはドライエッチングにより、側壁マスク膜３４ａをマスクとして、被加工膜であるシリコン酸化膜２３をエッチングする。その結果、加工されたシリコン酸化膜２３を得る。この後、加工されたシリコン酸化膜２３をマスクとして、下地のシリコン窒化膜２１の加工、更に半導体装置１のゲート電極１２の一部をなす積層膜の加工を、周知の方法によって行うことが可能である。
上述したように、芯材３１ａがアンドープの多結晶シリコン膜３１で形成され、側壁マスク膜３４ａがボロンをドープした多結晶シリコン膜３４で形成され、コリンを含む薬液のエッチング選択比を利用して、所望のパターンを側壁マスク膜３４ａに形成することが可能である。側壁マスク膜３４ａのパターンは、リソグラフィ技術により形成された多結晶シリコン膜３１のパターンに比較して、より微細である。
芯材３１ａ及び側壁マスク膜３４ａは、不純物のドープ量に差がある他は、同じ多結晶シリコンを材料としている。従って、芯材３１ａ及び側壁マスク膜３４ａは、物理的な性質がよく似ており、互いに接触して形成されても、境界に発生する応力は抑制されたものとなる。つまり、側壁マスク膜３４ａの間の芯材３１ａを除去しても、側壁マスク膜３４ａが応力によって傾くということは抑制される。その結果、側壁マスク膜３４ａが半導体基板１０の表面に対して、ほぼ垂直に形成できるので、下地にあるゲート電極１２は、幅及び間隔共に、片寄ることなく加工されて、特性の安定した半導体装置１となる。
また、特許文献１等にあるように、応力を低減するために、アモルファス材料を結晶化する高温での改質の工程を経る必要がないので、半導体装置１の製造において改質のための工程は不要となる。
本発明の第１の実施形態の変形例に係る半導体装置の製造方法について、図５を参照しながら説明する。第１の実施形態とは、芯材に表面が窒化されたアンドープの多結晶シリコン膜を用いている点が異なる。なお、第１の実施形態と同一構成部分には同一の符号を付して、その説明は省略する。
図５に示すように、第１の実施形態の図３（ｄ）に示す芯材３１aと比較すると、本変形例の芯材３５は、アンドープの多結晶シリコン膜３６の表面にシリコン窒化膜３７が形成されている。
製造方法を第１の実施形態と比較しながら説明する。図３（ｄ）に示す芯材３１aの形成まで、第１の実施形態と同様に進める。この後、芯材３１aの表面を、例えば、プラズマ窒化させ、膜厚０．５〜３ｎｍ程度のシリコン窒化膜３７を形成する。芯材３１aと同じ材質のアンドープの多結晶シリコン膜３６を中心に、表面がシリコン窒化膜３７からなる芯材３５となる。シリコン窒化膜３７は、この後形成するボロンをドープした多結晶シリコン膜３４のボロンの拡散を抑える拡散防止膜である。ボロンの拡散を抑える上で、シリコン窒化膜３７の膜厚は、０．５ｎｍ以上であればよい。なお、このとき、シリコン酸化膜２３の露出面も同様に窒化され、シリコン酸窒化膜（図示略）となる。
この後、第１の実施形態の図４（ａ）〜図４（ｄ）に示す製造工程と同様に、製造工程を進めることが可能である。ただし、図４（ｃ）に示すコリンを含む薬液処理の前に、芯材３５の上面のシリコン窒化膜３７を除去する工程を入れ、更に芯材３５の多結晶シリコン膜３６を除去した後、シリコン窒化膜３７を除去する工程を入れる。その結果、シリコン酸化膜２３の上に、第１の実施形態と同様の側壁マスク膜３４ａを形成することが可能である。
本変形例の半導体装置の製造工程では、芯材３５と側壁マスク膜３４ａとの間で不純物（Ｂ）の拡散が抑制され、コリンを含む薬液は、より確実にエッチング選択比を発揮可能である。つまり、側壁マスク膜３４ａのパターンは、ボロン拡散による境界部の曖昧さが排除され、寸法ばらつきを抑制することが可能である。シリコン窒化膜３７の膜厚は、３ｎｍ以下程度に薄く形成されるので、芯材３５と側壁マスク膜３４ａとに共通な多結晶シリコンの物理的な性質の類似性に支配されて、境界に発生する応力は抑制されたものとなる。高温での改質の工程ほどの工程時間の増加を行うことなく、本変形例の半導体装置は、第１の実施形態が有する効果を同様に有している。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置及びその製造方法について、図６乃至図８を参照しながら説明する。第１の実施形態とは、芯材と側壁マスク膜が不純物量の異なるシリコン酸化膜である点が異なる。なお、第１の実施形態と同一構成部分には同一の符号を付して、その説明は省略する。
本発明の第２の実施形態に係る半導体装置及びその製造方法について、図６乃至図８を参照しながら説明する。第１の実施形態とは、芯材と側壁マスク膜が不純物量の異なるシリコン酸化膜である点が異なる。なお、第１の実施形態と同一構成部分には同一の符号を付して、その説明は省略する。
図６に示すように、芯材と側壁マスク膜にシリコン酸化膜を使用するために、第１の実施形態とは異なり、露光技術の解像度の限界よりも微細なピッチを有するように加工される被加工膜としてのシリコン酸化膜２３の上に、シリコン窒化膜２５が追加して成膜されている。
図７（ａ）に示すように、ＣＶＤ法にて、シリコン窒化膜２５の上に、第１の膜であるＴＥＯＳ（Tetraethoxysilane）系のアンドープのシリコン酸化膜４１を形成する。
図7（ｂ）に示すように、シリコン酸化膜４１の上に、パターニングされたフォトレジスト膜４２を形成する。フォトレジスト膜４２は、リソグラフィ技術を用いて、露光技術の解像限界またはそれに近い幅と間隔を有する所定のピッチで、パターニングされる。なお、シリコン酸化膜４１とフォトレジスト膜４２との間に、反射防止膜が形成されてもよい。
図７（ｃ）に示すように、フォトレジスト膜４２をマスクとして、ＲＩＥ（Reactive Ion Etching）法により、シリコン酸化膜４１がエッチングされ、この後フォトレジスト膜４２は除去される。シリコン酸化膜４１は、幅と隣接する最近接面の間隔がほぼ同じである。
図７（ｄ）に示すように、シリコン酸化膜４１はスリミングされる。シリコン酸化膜４１のスリミングは、ウェットエッチング、ドライエッチング、またはウェットエッチングとドライエッチングの組み合わせにより行われる。例えば、シリコン酸化膜４１の幅はスリミング前の半分、間隔は１．５倍となる。スリミング後のシリコン酸化膜４１は、幅の３倍の間隔を置いてシリコン窒化膜２５上に選択的に林立する芯材４１ａを形成することになる。なお、第１の実施形態と同様に、スリミングはフォトレジスト膜４２に対して行われてもよい。
図８（ａ）に示すように、ＬＰＣＶＤ法にて、芯材４１ａの上面及び側面、並びにシリコン窒化膜２５の上面をコンフォーマルに被うように、ボロン（Ｂ）をドープしたシリコン酸化膜（ＢＳＧ、Borosilicate Glass）４３を形成する。Ｂドープシリコン酸化膜４３の膜厚は、この後のエッチング工程で多少失われることを予測して、芯材４１ａの幅より少し厚く形成される。
図８（ｂ）に示すように、ＲＩＥ法により、芯材４１ａの側面に位置するＢドープシリコン酸化膜４３を残して、他のＢドープシリコン酸化膜４３を除去して、側壁マスク膜４３ａを形成する。
図８（ｃ）に示すように、フッ酸（ＨＦ）を薬液としたフッ酸蒸気（ＶＰＣ（Vapor Phase Cleaning）法）を用いて、芯材４１ａを選択的に除去することにより、シリコン窒化膜２５の上に、側壁マスク膜４３ａを残置させる。フッ酸蒸気は、ボロンをドープしたシリコン酸化膜（４３）に対して、アンドープのシリコン酸化膜（４１）を選択的にエッチングすることが可能である。なお、フッ酸蒸気は、リンをドープしたシリコン酸化膜に対して、アンドープのシリコン酸化膜（４１）を選択的にエッチングすることが可能なので、Ｂドープシリコン酸化膜４３をリンをドープしたシリコン酸化膜（ＰＳＧ）で置き換えることは可能である。同様に、Ｂドープシリコン酸化膜４３をボロン及びリンをドープしたシリコン酸化膜（ＢＰＳＧ）で置き換えることは可能である。
図８（ｄ）に示すように、ドライエッチングにより、側壁マスク膜４３ａをマスクとして、シリコン窒化膜２５をエッチングする。次に、シリコン窒化膜２５をマスクとして、シリコン酸化膜２３をエッチングする。その結果、図４（ｄ）に示す第１の実施形態と同様に、加工されたシリコン酸化膜２３を得る。この後、加工されたシリコン酸化膜２３をマスクとして、下地のシリコン窒化膜２１の加工、更にゲート電極１２の一部をなす積層膜の加工を、周知の方法によって行うことが可能である。
上述したように、芯材４１ａがアンドープのシリコン酸化膜４１で形成され、側壁マスク膜４３ａがボロンをドープしたシリコン酸化膜４３で形成され、ＶＰＣ法のエッチング選択比を利用して、所望のパターンを側壁マスク膜４３ａに形成することが可能である。側壁マスク膜４３ａのパターンは、リソグラフィ技術により形成されたアンドープシリコン酸化膜４１のパターンに比較して、より微細である。
芯材４１ａ及び側壁マスク膜４３ａは、不純物のドープ量に差がある他は、同じシリコン酸化膜を材料としている。従って、芯材４１ａ及び側壁マスク膜４３ａは、物理的な性質がよく似ており、互いに接触して形成されても、境界に発生する応力は抑制されたものとなる。つまり、側壁マスク膜４３ａの間の芯材４１ａを除去しても、側壁マスク膜４３ａが応力によって傾くということは抑制される。その結果、第２の実施形態の半導体装置は、第１の実施形態の半導体装置１が有する効果を同様に有している。
また、第１の実施形態の変形例と同様に、第２の実施形態においても、芯材の表面が窒化され、表面にシリコン酸窒化膜またはシリコン窒化膜を有するアンドープのシリコン酸化膜を芯材として使用することは可能である。
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
例えば、実施形態では、被加工膜がメモリセル部のゲート電極を形成するマスク膜である場合の例を示したが、被加工膜が素子分離領域を形成するためのマスク膜である場合でもよいし、その他の微細化が必要な被加工膜であることは可能である。また、半導体装置は、ＮＡＮＤ型フラッシュメモリ装置の例を示したが、他の種類のメモリ装置でもよいし、ロジックＬＳＩ装置でもよいし、また、メモリとロジックとが混載された半導体装置でもよい。
以下の付記に記載されているような構成が考えられる。
（付記１） 被加工材上に、芯材となる第１の膜を選択的に形成する工程と、前記芯材の側面及び上面、並びに前記被加工材の上面を被うように、前記第１の膜と同じ材料の膜に異なる量の不純物が導入された第２の膜を形成する工程と、前記芯材及び前記被加工材の上面の前記第２の膜を除去し、前記芯材の側面に前記第２の膜からなる側壁マスク膜を形成する工程と、前記芯材を選択的に除去する工程と、前記芯材を選択的に除去した後、前記側壁マスク膜をマスクとして前記被加工材をエッチング加工する工程とを備える半導体装置の製造方法。
（付記１） 被加工材上に、芯材となる第１の膜を選択的に形成する工程と、前記芯材の側面及び上面、並びに前記被加工材の上面を被うように、前記第１の膜と同じ材料の膜に異なる量の不純物が導入された第２の膜を形成する工程と、前記芯材及び前記被加工材の上面の前記第２の膜を除去し、前記芯材の側面に前記第２の膜からなる側壁マスク膜を形成する工程と、前記芯材を選択的に除去する工程と、前記芯材を選択的に除去した後、前記側壁マスク膜をマスクとして前記被加工材をエッチング加工する工程とを備える半導体装置の製造方法。
（付記２） 前記第１の膜は多結晶シリコン膜、前記不純物はボロンである付記１に記載の半導体装置の製造方法。
（付記３） 前記第１の膜はシリコン酸化膜、前記不純物はボロンまたはリンである付記１に記載の半導体装置の製造方法。
（付記４） 前記不純物の導入は、前記第１または第２の膜がＣＶＤにより堆積されるときに行われる付記１に記載の半導体装置の製造方法。
１ 半導体装置
４ メモリセルトランジスタ
５ 選択ゲートトランジスタ
６ 素子領域
７ 素子分離領域
８ ワード線
９ 選択ゲート線
１０ 半導体基板
１１、２３ シリコン酸化膜
１２ ゲート電極
１３、１５ 多結晶シリコン膜
１４ ＯＮＯ膜
１６ シリサイド膜
１７ 側壁絶縁膜
１８ 層間絶縁膜
１９ バリア膜
２１、２５、３２、３７ シリコン窒化膜
３１、３６ アンドープ多結晶シリコン膜
３１ａ、３５、４１ａ 芯材
３３、４２ レジスト
３４ Ｂドープ多結晶シリコン膜
３４ａ、４３ａ 側壁マスク膜
４１ アンドープシリコン酸化膜
４３ Ｂドープシリコン酸化膜
４ メモリセルトランジスタ
５ 選択ゲートトランジスタ
６ 素子領域
７ 素子分離領域
８ ワード線
９ 選択ゲート線
１０ 半導体基板
１１、２３ シリコン酸化膜
１２ ゲート電極
１３、１５ 多結晶シリコン膜
１４ ＯＮＯ膜
１６ シリサイド膜
１７ 側壁絶縁膜
１８ 層間絶縁膜
１９ バリア膜
２１、２５、３２、３７ シリコン窒化膜
３１、３６ アンドープ多結晶シリコン膜
３１ａ、３５、４１ａ 芯材
３３、４２ レジスト
３４ Ｂドープ多結晶シリコン膜
３４ａ、４３ａ 側壁マスク膜
４１ アンドープシリコン酸化膜
４３ Ｂドープシリコン酸化膜
Claims (5)
- 被加工材上に、芯材となる第１の膜を選択的に形成する工程と、
前記芯材の側面及び上面、並びに前記被加工材の上面を被うように、前記第１の膜と同じ材料の膜に異なる量の不純物が導入された第２の膜を形成する工程と、
前記芯材及び前記被加工材の上面の前記第２の膜を除去し、前記芯材の側面に前記第２の膜からなる側壁マスク膜を形成する工程と、
前記芯材を選択的に除去する工程と、
前記芯材を選択的に除去した後、前記側壁マスク膜をマスクとして前記被加工材をエッチング加工する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 前記芯材の表面は、窒化されていることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の膜はアンドープの多結晶シリコン膜またはリンドープの多結晶シリコン膜、前記第２の膜はボロンドープの多結晶シリコン膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記第１の膜はアンドープのシリコン酸化膜、前記第２の膜はボロンドープのシリコン酸化膜またはリンドープのシリコン酸化膜であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記芯材を選択的に除去する工程は、前記第２の膜に対して前記第１の膜を選択的にエッチングする薬液を用いて行われることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010057219A JP2011192776A (ja) | 2010-03-15 | 2010-03-15 | 半導体装置の製造方法 |
| US13/026,527 US20110223769A1 (en) | 2010-03-15 | 2011-02-14 | Method of fabricating a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010057219A JP2011192776A (ja) | 2010-03-15 | 2010-03-15 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011192776A true JP2011192776A (ja) | 2011-09-29 |
Family
ID=44560397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010057219A Abandoned JP2011192776A (ja) | 2010-03-15 | 2010-03-15 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20110223769A1 (ja) |
| JP (1) | JP2011192776A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20180013745A (ko) * | 2016-07-29 | 2018-02-07 | 램 리써치 코포레이션 | 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들 |
| KR20190004782A (ko) | 2016-06-14 | 2019-01-14 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 붕소 첨가 규소의 제거 방법 |
| US10658172B2 (en) | 2017-09-13 | 2020-05-19 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| JPWO2021171764A1 (ja) * | 2020-02-27 | 2021-09-02 | ||
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| US11532484B2 (en) | 2018-10-26 | 2022-12-20 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| JP7535408B2 (ja) | 2020-08-12 | 2024-08-16 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理システム |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103515193B (zh) * | 2012-06-28 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
| KR101972159B1 (ko) | 2012-08-24 | 2019-08-16 | 에스케이하이닉스 주식회사 | 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5854105A (en) * | 1997-11-05 | 1998-12-29 | Vanguard International Semiconductor Corporation | Method for making dynamic random access memory cells having double-crown stacked capacitors with center posts |
| DE19815869C1 (de) * | 1998-04-08 | 1999-06-02 | Siemens Ag | Verfahren zum Herstellen eines Stapelkondensators in einer Halbleiteranordnung |
| US6642149B2 (en) * | 1998-09-16 | 2003-11-04 | Tokyo Electron Limited | Plasma processing method |
| US6362057B1 (en) * | 1999-10-26 | 2002-03-26 | Motorola, Inc. | Method for forming a semiconductor device |
| JP2003234331A (ja) * | 2001-12-05 | 2003-08-22 | Tokyo Electron Ltd | プラズマエッチング方法およびプラズマエッチング装置 |
| US7247578B2 (en) * | 2003-12-30 | 2007-07-24 | Intel Corporation | Method of varying etch selectivities of a film |
| JP4921723B2 (ja) * | 2005-04-18 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
-
2010
- 2010-03-15 JP JP2010057219A patent/JP2011192776A/ja not_active Abandoned
-
2011
- 2011-02-14 US US13/026,527 patent/US20110223769A1/en not_active Abandoned
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10804099B2 (en) | 2014-11-24 | 2020-10-13 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
| KR20190004782A (ko) | 2016-06-14 | 2019-01-14 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 붕소 첨가 규소의 제거 방법 |
| US10964546B2 (en) | 2016-06-14 | 2021-03-30 | Tokyo Electron Limited | Substrate processing method and method for removing boron-doped silicon |
| KR102510157B1 (ko) * | 2016-07-29 | 2023-03-14 | 램 리써치 코포레이션 | 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들 |
| JP2018061007A (ja) * | 2016-07-29 | 2018-04-12 | ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ | 半導体パターニング用途のためのドープａｌｄ膜 |
| US10629435B2 (en) | 2016-07-29 | 2020-04-21 | Lam Research Corporation | Doped ALD films for semiconductor patterning applications |
| KR20180013745A (ko) * | 2016-07-29 | 2018-02-07 | 램 리써치 코포레이션 | 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들 |
| KR102273916B1 (ko) * | 2016-07-29 | 2021-07-06 | 램 리써치 코포레이션 | 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들 |
| KR20210086594A (ko) * | 2016-07-29 | 2021-07-08 | 램 리써치 코포레이션 | 반도체 패터닝 애플리케이션들을 위한 도핑된 ald 막들 |
| US10832908B2 (en) | 2016-11-11 | 2020-11-10 | Lam Research Corporation | Self-aligned multi-patterning process flow with ALD gapfill spacer mask |
| US10658172B2 (en) | 2017-09-13 | 2020-05-19 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
| US11404275B2 (en) | 2018-03-02 | 2022-08-02 | Lam Research Corporation | Selective deposition using hydrolysis |
| US11532484B2 (en) | 2018-10-26 | 2022-12-20 | Hitachi High-Tech Corporation | Plasma processing apparatus and plasma processing method |
| WO2021171764A1 (ja) * | 2020-02-27 | 2021-09-02 | 株式会社日立ハイテク | プラズマ処理方法 |
| WO2021171458A1 (ja) * | 2020-02-27 | 2021-09-02 | 株式会社日立ハイテク | プラズマ処理方法 |
| JP7054759B2 (ja) | 2020-02-27 | 2022-04-14 | 株式会社日立ハイテク | プラズマ処理方法 |
| JPWO2021171764A1 (ja) * | 2020-02-27 | 2021-09-02 | ||
| US12074033B2 (en) | 2020-02-27 | 2024-08-27 | Hitachi High-Tech Corporation | Plasma processing method |
| JP7535408B2 (ja) | 2020-08-12 | 2024-08-16 | 東京エレクトロン株式会社 | エッチング方法及びプラズマ処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110223769A1 (en) | 2011-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011192776A (ja) | 半導体装置の製造方法 | |
| JP5330004B2 (ja) | 半導体装置の製造方法 | |
| KR101865566B1 (ko) | 수직형 메모리 장치의 제조 방법 | |
| JP5659135B2 (ja) | パターン形成方法 | |
| JP5289479B2 (ja) | 半導体装置の製造方法 | |
| US8846540B2 (en) | Semiconductor device with silicon-containing hard mask and method for fabricating the same | |
| JP5606388B2 (ja) | パターン形成方法 | |
| JP2009170661A (ja) | 半導体装置の製造方法 | |
| US8865562B2 (en) | Method of manufacturing semiconductor device | |
| JP2016033968A (ja) | 半導体装置の製造方法 | |
| JP2008205180A (ja) | 半導体装置及びその製造方法 | |
| JP4864756B2 (ja) | Ｎａｎｄ型不揮発性半導体記憶装置 | |
| US9093280B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4799189B2 (ja) | 半導体装置の製造方法 | |
| JP2008258360A (ja) | 半導体装置及びその製造方法 | |
| US7816270B2 (en) | Method of forming minute patterns in semiconductor device using double patterning | |
| CN108010966B (zh) | 一种半导体器件的制造方法 | |
| JP2009094379A (ja) | 半導体装置の製造方法 | |
| TWI571975B (zh) | 半導體元件及其製造方法 | |
| CN106340518B (zh) | 存储元件及其制造方法 | |
| JP2002026159A (ja) | フラッシュメモリ素子のフローティングゲート形成方法 | |
| JP2012204453A (ja) | 配線の形成方法 | |
| TWI694598B (zh) | 記憶元件及其製造方法 | |
| US20140036565A1 (en) | Memory device and method of manufacturing memory structure | |
| JP2011165933A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120208 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20120621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |