[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7535408B2 - エッチング方法及びプラズマ処理システム - Google Patents

エッチング方法及びプラズマ処理システム Download PDF

Info

Publication number
JP7535408B2
JP7535408B2 JP2020136286A JP2020136286A JP7535408B2 JP 7535408 B2 JP7535408 B2 JP 7535408B2 JP 2020136286 A JP2020136286 A JP 2020136286A JP 2020136286 A JP2020136286 A JP 2020136286A JP 7535408 B2 JP7535408 B2 JP 7535408B2
Authority
JP
Japan
Prior art keywords
etching
plasma processing
chamber
deposit
target layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020136286A
Other languages
English (en)
Other versions
JP2022032467A (ja
Inventor
世栄 郭
彦一郎 佐々木
泰光 昆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020136286A priority Critical patent/JP7535408B2/ja
Priority to CN202110887494.XA priority patent/CN114078697A/zh
Priority to KR1020210103004A priority patent/KR20220020775A/ko
Publication of JP2022032467A publication Critical patent/JP2022032467A/ja
Application granted granted Critical
Publication of JP7535408B2 publication Critical patent/JP7535408B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

本開示は、エッチング方法及びプラズマ処理システムに関する。
特許文献１には、シリコン層と、予めパターンが形成されたレジスト膜と、を有する被処理体に対して、特定の組み合わせの処理ガスから生成されるプラズマを用い、前記レジスト膜をマスクとして前記シリコン層をプラズマエッチングする方法が開示されている。
特開２００７－２５８４２６号公報
本開示にかかる技術は、エッチング対象層と予めパターン形成されたマスク層とが表面に形成された処理対象体のエッチング処理において、該処理対象体の表面モホロジーを改善するとともに、該エッチング処理におけるマスク層の消耗を抑制する。
本開示の一態様は、積層して形成されたエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が表面に形成された処理対象体をエッチングする方法であって、（Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、（Ｂ）前記処理対象体の表面を堆積物で覆う工程と、（Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、前記（Ａ）工程、前記（Ｂ）工程及び前記（Ｃ）工程を、積層して形成された該エッチング対象層毎に繰り返し行う。
本開示によれば、エッチング対象層と予めパターン形成されたマスク層とが表面に形成された処理対象体のエッチング処理において、該処理対象体の表面モホロジーを改善するとともに、該エッチング処理におけるマスク層の消耗を抑制することができる。
基板表面のモホロジーの悪化の様子を模式的に示す説明図である。 プラズマ処理システムの構成の一例を模式的に示す縦断面図である。 本実施形態にかかるエッチング処理前後のエッチング対象層及びマスク層の様子を示す説明図である。 本実施形態にかかるデポカバー工程の様子を示す説明図である。 本実施形態にかかるトリミング工程の様子を示す説明図である。 本開示に係る技術の実施例の結果を示す説明図である。
半導体デバイスの製造工程では、半導体基板（以下、単に「基板」という。）の表面に積層して形成されたエッチング対象層（例えばシリコン含有膜）に対して、予めパターンが形成されたマスク層（例えばレジスト膜）をマスクとしたエッチング処理が行われている。このエッチング処理は、一般的にプラズマ処理装置で行われる。
上述した特許文献１には、プラズマ処理装置の処理室内で、十分な対マスク選択比とエッチングレートを確保しつつレジスト膜をマスクとして積層層中のシリコン膜をエッチングする方法が開示されている。具体的には、特定の組み合わせの処理ガスから生成されるプラズマを用いてエッチングを実施することにより、積層して形成されたエッチング対象層を含む積層体を単一の装置内で処理することができ、装置の削減と、工程数及び処理時間の大幅な削減を図っている。
ところで、近年、基板表面に形成されるマスク層のパターンの微細化に伴って該パターンのピッチ（Ｐｉｔｃｈ）が狭くなり、マスク層のＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ：パターンの線幅）バラつきによる基板表面のモホロジー（Ｍｏｒｐｈｏｌｏｇｙ）の悪化、すなわち基板表面の平坦度の悪化が懸念されている。
具体的には、例えば図１（ａ）に示すように、マスク層を形成するＢａｒにＣＤバラつきが生じることで、図１（ｂ）に示すように該Ｂａｒに対するデポＤの堆積高さにばらつきが生じる。そして、このようにデポＤの堆積高さが異なる状態でエッチング対象層のエッチング処理を行った場合、図１（ｃ）に示すようにエッチング処理中のマスク層に高低差Ｈが生じ、この結果、表面モホロジーが悪化する。
従来、この表面モホロジーの改善手法として、例えば基板温度の高温化や処理圧力の低下、その他種々の方法が提案されている。しかしながら、これら従来の方法ではモホロジーの改善とマスク層のエッチング選択性の悪化とがトレードオフの関係にあり、すなわちエッチング処理におけるマスク層の消耗を抑制できなくなるという課題があった。
本開示にかかる技術は上記事情に鑑みてなされたものであり、エッチング対象層と予めパターン形成されたマスク層とが表面に形成された処理対象体のエッチング処理において、該処理対象体の表面モホロジーを改善するとともに、該エッチング処理におけるマスク層の消耗を抑制する。以下、一実施形態にかかるプラズマ処理システム、及び本実施形態にかかるエッチング方法を含むプラズマ処理方法ついて、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素においては、同一の符号を付することにより重複説明を省略する。
＜プラズマ処理システム＞
先ず、一実施形態にかかるプラズマ処理システムについて説明する。図２は、プラズマ処理システム１の構成の概略を示す縦断面図である。プラズマ処理システム１は、容量結合型のプラズマ処理装置を有している。プラズマ処理システム１では、処理対象体としての基板Ｗに対してプラズマ処理を行う。本実施形態においては、プラズマ処理として、例えばエッチング処理やアッシング処理が行われる。
一実施形態において、プラズマ処理システム１は、プラズマ処理装置１ａ及び制御部１ｂを含む。プラズマ処理装置１ａは、プラズマ処理チャンバ１０、ガス供給部２０、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）電力供給部３０及び排気システム４０を含む。また、プラズマ処理装置１ａは、支持部１１及び上部電極シャワーヘッド１２を含む。支持部１１は、プラズマ処理チャンバ１０内のプラズマ処理空間１０ｓの下部領域に配置される。上部電極シャワーヘッド１２は、支持部１１の上方に配置され、プラズマ処理チャンバ１０の天部（ｃｅｉｌｉｎｇ）の一部として機能し得る。
支持部１１は、プラズマ処理空間１０ｓにおいて基板Ｗを支持するように構成される。一実施形態において、支持部１１は、下部電極１１１、静電チャック１１２、及びエッジリング１１３を含む。静電チャック１１２は、下部電極１１１上に配置され、静電チャック１１２の上面で基板Ｗを支持するように構成される。エッジリング１１３は、下部電極１１１の周縁部上面において基板Ｗを囲むように配置される。また、図示は省略するが、一実施形態において、支持部１１は、静電チャック１１２及び基板Ｗのうち少なくとも１つをターゲット温度に調節するように構成される温調モジュールを含んでもよい。温調モジュールは、ヒータ、流路、又はこれらの組み合わせを含んでもよい。流路には、冷媒、伝熱ガスのような温調流体が流れる。
上部電極シャワーヘッド１２は、ガス供給部２０からの１又はそれ以上の処理ガスをプラズマ処理空間１０ｓに供給するように構成される。一実施形態において、上部電極シャワーヘッド１２は、ガス入口１２ａ、ガス拡散室１２ｂ、及び複数のガス出口１２ｃを有する。ガス入口１２ａは、ガス供給部２０及びガス拡散室１２ｂと流体連通している。複数のガス出口１２ｃは、ガス拡散室１２ｂ及びプラズマ処理空間１０ｓと流体連通している。一実施形態において、上部電極シャワーヘッド１２は、１又はそれ以上の処理ガスをガス入口１２ａからガス拡散室１２ｂ及び複数のガス出口１２ｃを介してプラズマ処理空間１０ｓに供給するように構成される。
ガス供給部２０は、１又はそれ以上のガスソース２１及び１又はそれ以上の流量制御器２２を含んでもよい。一実施形態において、ガス供給部２０は、１又はそれ以上の処理ガスを、それぞれに対応のガスソース２１からそれぞれに対応の流量制御器２２を介してガス入口１２ａに供給するように構成される。各流量制御器２２は、例えばマスフローコントローラ又は圧力制御式の流量制御器を含んでもよい。さらに、ガス供給部２０は、１又はそれ以上の処理ガスの流量を変調又はパルス化する１又はそれ以上の流量変調デバイスを含んでもよい。
ＲＦ電力供給部３０は、ＲＦ電力、例えば１又はそれ以上のＲＦ信号を、下部電極１１１、上部電極シャワーヘッド１２、又は、下部電極１１１及び上部電極シャワーヘッド１２の双方のような１又はそれ以上の電極に供給するように構成される。これにより、プラズマ処理空間１０ｓに供給された１又はそれ以上の処理ガスからプラズマが生成される。従って、ＲＦ電力供給部３０は、プラズマ処理チャンバ１０において１又はそれ以上の処理ガスからプラズマを生成するように構成されるプラズマ生成部の少なくとも一部として機能し得る。一実施形態において、ＲＦ電力供給部３０は、２つのＲＦ生成部３１ａ，３１ｂ及び２つの整合回路３２ａ，３２ｂを含む。一実施形態において、ＲＦ電力供給部３０は、第１のＲＦ信号を第１のＲＦ生成部３１ａから第１の整合回路３２ａを介して下部電極１１１に供給するように構成される。例えば、第１のＲＦ信号は、２７ＭＨｚ～１００ＭＨｚの範囲内の周波数を有してもよい。
また、一実施形態において、ＲＦ電力供給部３０は、第２のＲＦ信号を第２のＲＦ生成部３１ｂから第２の整合回路３２ｂを介して下部電極１１１に供給するように構成される。例えば、第２のＲＦ信号は、４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数を有してもよい。代わりに、第２のＲＦ生成部３１ｂに代えて、ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）パルス生成部を用いてもよい。
さらに、図示は省略するが、本開示においては他の実施形態が考えられる。例えば、代替実施形態において、ＲＦ電力供給部３０は、第１のＲＦ信号をＲＦ生成部から下部電極１１１に供給し、第２のＲＦ信号を他のＲＦ生成部から下部電極１１１に供給し、第３のＲＦ信号をさらに他のＲＦ生成部から下部電極１１１に供給するように構成されてもよい。加えて、他の代替実施形態において、ＤＣ電圧が上部電極シャワーヘッド１２に印加されてもよい。
またさらに、種々の実施形態において、１又はそれ以上のＲＦ信号（即ち、第１のＲＦ信号、第２のＲＦ信号等）の振幅がパルス化又は変調されてもよい。振幅変調は、オン状態とオフ状態との間、あるいは、２又はそれ以上の異なるオン状態の間でＲＦ信号振幅をパルス化することを含んでもよい。
排気システム４０は、例えばプラズマ処理チャンバ１０の底部に設けられた排気口１０ｅに接続され得る。排気システム４０は、圧力弁及び真空ポンプを含んでもよい。真空ポンプは、ターボ分子ポンプ、粗引きポンプ又はこれらの組み合わせを含んでもよい。
一実施形態において、制御部１ｂは、本開示において述べられる種々の工程をプラズマ処理装置１ａに実行させるコンピュータ実行可能な命令を処理する。制御部１ｂは、ここで述べられる種々の工程を実行するようにプラズマ処理装置１ａの各要素を制御するように構成され得る。一実施形態において、制御部１ｂの一部又は全てがプラズマ処理装置１ａに含まれてもよい。制御部１ｂは、例えばコンピュータ５１を含んでもよい。コンピュータ５１は、例えば、処理部（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５１１、記憶部５１２、及び通信インターフェース５１３を含んでもよい。処理部５１１は、記憶部５１２に格納されたプログラムに基づいて種々の制御動作を行うように構成され得る。記憶部５１２は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、又はこれらの組み合わせを含んでもよい。通信インターフェース５１３は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）等の通信回線を介してプラズマ処理装置１ａとの間で通信してもよい。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な追加、省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
＜プラズマ処理方法＞
次に、以上のように構成されたプラズマ処理システム１を用いて行われる基板Ｗのエッチング処理を含むプラズマ処理方法について説明する。
なお本実施形態では、図３（ａ）に示すように、プラズマ処理システム１の外部において基板Ｗの表面に、エッチング対象層としてのＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜と、マスク層としてのレジスト膜Ｒが積層形成されている。レジスト膜Ｒとしては、例えばポリシリコン（Ｐｏｌｙ－Ｓｉｌｉｃｏｎ）膜を選択できる。そしてプラズマ処理システム１では、図３（ｂ）に示すように、予めレジストパターンが形成されたレジスト膜Ｒをマスクとして、ＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜にエッチング処理を行い、基板Ｗにレジストパターンを転写する。
プラズマ処理においては、先ず、プラズマ処理チャンバ１０の内部に基板Ｗを搬入し、静電チャック１１２上に基板Ｗを載置する。その後、下部電極１１１に直流電圧を印加することにより、基板Ｗはクーロン力によって静電チャック１１２に静電吸着され、保持される。また、基板Ｗの搬入後、排気システム４０によってプラズマ処理チャンバ１０の内部を所望の真空度まで減圧する。
次に、ガス供給部２０から上部電極シャワーヘッド１２を介してプラズマ処理空間１０ｓにエッチングガス及び希釈ガスを含む処理ガス（例えばＣＦ４、ＣＨＦ３、Ａｒ、及びＯ２の混合ガス）を供給する。また、ＲＦ電力供給部３０によりプラズマ生成用の高周波電力ＨＦを下部電極１１１に供給し、処理ガスを励起させてプラズマを生成する。そして、生成されたプラズマの作用によって、基板Ｗにプラズマエッチング処理が施される。該プラズマエッチング処理では、上述したようにレジスト膜ＲをマスクとしてＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜がエッチングされ、基板Ｗ上にレジストパターンが転写される（（Ａ）エッチング工程）。
ここで図１（ａ）に示したように、近年のレジストパターンの微細化の影響により、レジストパターンにＣＤバラつきが生じている場合がある。そしてこのようにＣＤばらつきが生じている場合、図１（ｂ）に示したようにエッチング工程において発生したデポＤの堆積量にばらつきが生じ、この結果、図１（ｃ）に示したように基板Ｗの表面モホロジーが悪化するおそれがある。具体的には、例えばＢａｒが太くデポＤの堆積量の多い部分ではレジスト膜Ｒの消耗が少なく、例えばＢａｒが細くデポＤの堆積量の少ない部分ではレジスト膜Ｒの消耗が多くなり、この結果、エッチング工程中のレジスト膜Ｒに高低差が生じる。なお、以下の説明においては、基板Ｗの表面に形成されたレジスト膜Ｒのうち、エッチング工程における消耗が小さく、先端面の高さ位置が大きい部分を「レジスト膜Ｒｈ」、消耗が大きく、先端面の高さ位置が小さい部分を「レジスト膜Ｒｌ」という場合がある（図４を参照）。
そこで本実施形態にかかるプラズマ処理においては、このようにエッチング工程において基板Ｗの表面モホロジーが悪化した際に、該基板Ｗの表面モホロジーを改善するための処理を行う。具体的には、図４に示すようにモホロジーの悪化した基板Ｗの表面を堆積物としてのデポカバーＤＣで覆った後（（Ｂ）デポカバー工程）、図５に示すように該デポカバーＤＣで覆われた基板Ｗの表面をエッチングする（（Ｃ）トリミング工程）。
デポカバー工程においては、ガス供給部２０から上部電極シャワーヘッド１２を介してプラズマ処理空間１０ｓにデポカバー用の処理ガス（例えばＣ４Ｆ６、Ｃ３Ｆ８、ＮＦ３、及びＯ２の混合ガス）を供給する。また、ＲＦ電力供給部３０によりプラズマ生成用の高周波電力を下部電極１１１に供給し、処理ガスを励起させてプラズマを生成する。そして、生成されたプラズマの作用によって発生したデポＤが基板Ｗの表面に堆積し、これにより該表面がデポカバーＤＣで覆われる。なお、デポカバーＤＣは例えばＣＦ（フルオロカーボン）系のデポＤにより構成される。
該デポカバー工程では、モホロジーが悪化した基板Ｗの表面において、先端面の高さ位置が大きいレジスト膜Ｒｈにおいては凸形状、先端面の高さ位置が小さいレジスト膜Ｒｌにおいては凹形状となるように、デポカバーＤＣが略山なりに形成される。
ここで、本実施形態におけるデポカバー工程においては、少なくとも基板Ｗの全面においてレジストパターンのピッチを完全に塞いでデポカバーＤＣが形成されるように、デポカバー工程の条件（例えば出力や時間）が制御することが好ましい。
またここで、本実施形態におけるデポカバー工程においては、少なくとも基板Ｗの面内において、レジスト膜Ｒｌの先端面（図４の高さＨ１）と、レジスト膜Ｒｈの先端面（図４の高さＨ２）との高さ差分（Ｈ２－Ｈ１）以上厚みでデポカバーＤＣが形成することが望ましい。
またさらに、形成されたデポカバーＤＣのレジスト膜Ｒｈの先端面からの厚み（図４の高さＨ３）が大きい場合、後のトリミング工程にかかる処理時間が増加する。このため、デポカバーＤＣのレジスト膜Ｒｈの先端面からの厚みＨ３は小さいほうが好ましい。
トリミング工程においては、ガス供給部２０から上部電極シャワーヘッド１２を介してプラズマ処理空間１０ｓにトリミング用ガス及び希釈ガスを含む処理ガス（例えばＣ４Ｆ６、Ａｒ、及びＯ２の混合ガス）を供給する。また、ＲＦ電力供給部３０によりプラズマ生成用の高周波電力を下部電極１１１に供給し、処理ガスを励起させてプラズマを生成する。そして、生成されたプラズマの作用によって基板Ｗにトリミング処理が施される。
該トリミング工程では、サイドエッチングを強化した条件で基板Ｗの表面を等方的にエッチングし、これにより基板Ｗの表面に形成されたデポカバーＤＣ、及びマスク層としてのレジスト膜Ｒの一部をトリミングする。トリミング処理におけるサイドエッチング成分は、例えば該トリミング処理の処理圧力、処理ガスに混合する希釈ガス（本実施形態においてはＡｒガス）の比率、又はＲＦ電力供給部３０から供給される高周波電力ＬＦの出力等を調整することにより制御できる。
該トリミング工程においては、先ず、図５（ａ）に示すように基板Ｗの表面に形成されたデポカバーＤＣがエッチングされる。この時、上述したようにサイドエッチングを強化した条件でトリミングを行うことで、デポカバーＤＣにおける凸部分が重点的にエッチングされる。
デポカバーＤＣのエッチングが進行すると、凸部分が重点的に削れることにより、図５（ｂ）に示すように、先端面の高さ位置が大きいレジスト膜ＲｈがデポカバーＤＣから露出する。そして、かかる状態でエッチング処理を継続することで、デポカバーＤＣとともに露出したレジスト膜Ｒｈがエッチングされ、図５（ｃ）に示すように、基板Ｗの全面においてレジスト膜Ｒの先端高さが揃って基板Ｗの表面が平坦化される。すなわち、エッチング工程において悪化したモホロジーが改善される。
モホロジーが改善された基板Ｗは、その後、さらに（Ａ）エッチング工程が継続される。そして、基板Ｗの表面に形成されたエッチング対象層に対するレジストパターンの転写が完了すると、プラズマ処理システム１におけるエッチング処理を終了する。
エッチング処理を終了する際には、先ず、ＲＦ電力供給部３０からの高周波電力ＨＦの供給及びガス供給部２０による処理ガスの供給を停止する。また、プラズマ処理中に高周波電力ＬＦを供給していた場合には、該高周波電力ＬＦの供給も停止する。次いで、基板Ｗの裏面への伝熱ガスの供給を停止し、静電チャック１１２による基板Ｗの吸着保持を停止する。
エッチング処理が施された基板Ｗは、次に、プラズマ処理チャンバ１０から搬出され、プラズマ処理システム１の外部に設けられたアッシング装置（図示せず）に搬入される。該アッシング装置においては、プラズマ処理システム１から搬出された基板Ｗに付着、残存したデポＤを除去する（（Ｄ）アッシング工程）。該アッシング装置の構成は特に限定されるものではないが、例えばプラズマ処理システム１と同様の構成をとることができる。すなわちアッシング装置は、内部に搬入された基板Ｗに対して、アッシング用の処理ガスを励起させて生成されたプラズマの作用によってアッシング処理を施し、基板Ｗ上に残るデポＤの除去を行う。
その後、アッシング処理が施された基板Ｗはアッシング装置から搬出され、基板Ｗに対する一連のプラズマ処理が終了する。
以上のように本実施形態によれば、モホロジーの悪化した基板Ｗの表面をデポカバーＤＣで覆った後、該デポカバーＤＣの上からレジスト膜Ｒのトリミング処理を行うことで、適切に基板Ｗの表面モホロジーを改善できる。具体的には、トリミング工程においてデポカバーＤＣから露出した先端面の高さ位置が大きいレジスト膜Ｒｈから順次エッチングが進行し、先端面の高さ位置が最も小さいレジスト膜Ｒｌを基準として基板Ｗの表面が平坦化され、モホロジーが改善される。
またこの時、トリミング工程においてはサイドエッチングを強化した条件でデポカバーＤＣ及びレジスト膜Ｒのエッチングを行うため、基板Ｗの表面においてデポカバーＤＣが凸形状に形成されたレジスト膜Ｒｈの対応位置においてデポカバーＤＣのエッチングが積極的に進行する。換言すれば、デポカバーＤＣが凸形状となったレジスト膜Ｒｈを適切に露出させることができるため、基板Ｗの表面をより適切に平坦化することができる。
また本実施形態においては、デポカバー工程において基板Ｗの全面においてレジストパターンのピッチを完全に塞ぐようにデポカバーＤＣを形成するとともに、トリミング工程を基板Ｗの表面に対して等方的に行う。これにより、基板Ｗの全面において均一にトリミングを行うことができるとともに、デポカバーＤＣ下方のピッチ、すなわち基板Ｗ上に転写されたパターンに対して影響を与えることを適切に抑制できる。
さらに本実施形態によれば、図４に示したように、少なくともレジスト膜Ｒｌの先端面と、レジスト膜Ｒｈの先端面との高さ差分（Ｈ２－Ｈ１）以上の厚みでデポカバーＤＣを形成する。換言すれば、トリミング工程において、デポカバーＤＣ下方のピッチ、すなわち基板Ｗ上に転写されたパターンが露出することが抑制されるため、該パターンに対して影響を与えることをさらに適切に抑制できる。
またこの時、トリミング工程においては先端面の高さ位置の最も小さいレジスト膜Ｒｌを基準として、該先端面よりも上方に位置するレジスト膜Ｒのみが除去される。すなわち、トリミング工程でのレジスト膜Ｒの消耗厚みを最小限に、具体的にはレジスト膜Ｒｈとレジスト膜Ｒｌの高さ差分（Ｈ２－Ｈ１）の厚みでレジスト膜Ｒを消耗することのみによって基板Ｗのモホロジーを改善できる。このため、従来のモホロジー改善手法において課題となったモホロジーの改善とマスク層のエッチング選択性とのトレードオフの関係を解消することができる。
なお、以上の実施形態においては（Ｂ）デポカバー工程、及び（Ｃ）トリミング工程を、（Ａ）エッチング工程においてモホロジーが悪化した際に行ったが、これらデポカバー工程及びトリミング工程の実施タイミングは特に限定されるものではない。
例えばデポカバー工程及びトリミング工程は、図３に示したように、基板Ｗの表面に形成された全てのエッチング対象層（例えばＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜）のエッチング処理が完了した後に行ってもよい。
また例えば、基板Ｗの表面に形成されたそれぞれのエッチング対象層のエッチングの完了後に、デポカバー工程及びトリミング工程を行うようにしてもよい。換言すれば、エッチング工程、デポカバー工程及びトリミング工程が、それぞれのエッチング対象層毎にそれぞれ繰り返し行われてもよい。
また例えば、エッチング工程に際して基板Ｗのモホロジーの検知を同時に行い、モホロジーの悪化が検知された際に、逐次、デポカバー工程及びトリミング工程を行うようにしてもよい。
なお、以上の実施形態では（Ｃ）トリミング工程において、サイドエッチングを強化した条件で基板Ｗの表面を等方的にエッチングすることによってデポカバーＤＣのトリミングを行ったが、該トリミング工程は基板Ｗの表面を異方的にエッチングしてもよい。ただし、基板Ｗの表面を異方的にエッチングした場合、該表面に対するスパッタリングが強く、これによりマスク層としてのレジスト膜Ｒを消耗させてしまうおそれがある。すなわち、マスク層の消耗を最小限に抑えてモホロジーの改善を行う点を鑑みると、トリミング工程は基板Ｗの表面を等方的にエッチングすることが好ましい。
なお、以上の実施形態においてはエッチング対象層として、基板Ｗ上にＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜が形成されている場合を例に説明を行ったが、エッチング対象層の種類及び積層数等はこれに限定されるものではなく、任意に決定できる。
また、本実施形態においてはマスク層としてポリシリコン膜からなるレジスト膜Ｒを使用する場合を例に説明を行ったが、マスク層の種類及び積層数等もこれに限定されるものではない。またレジスト膜Ｒは、Ｗ（タングステン）やＢ（ホウ素）の少なくともいずれかをドープすることにより硬度を向上させてもよい。このようにレジスト膜Ｒの硬度を向上させることで該レジスト膜Ｒのエッチング工程における消耗量が軽減され、すなわち、エッチング対象層に対する選択性を向上できる。
さらに、本実施形態においては基板Ｗの表面にＣＦ系デポからなるデポカバーＤＣを形成したが、デポカバーＤＣの種類もこれに限定されるものではない。
なお、以上の実施形態のプラズマ処理システム１は容量結合型のプラズマ処理装置を有していたが、本開示が適用されるプラズマ処理システムはこれに限定されない。例えばプラズマ処理システムは、誘導結合型のプラズマ処理装置をで有していてもよい。プラズマ処理システムがどのようなシステム構成を有していても、本実施形態のエッチング方法を用いれば、上述した効果を享受することができる。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
以下、本開示にかかる技術の実施例について説明するが、本技術は以下の実施例に限定されるものではない。
＜実施条件＞
図３（ａ）に示したように表面にエッチング対象層としてのＳＴＮ膜、オキサイド膜Ｏｘ及びＳｉＮ膜と、マスク層としてのレジスト膜Ｒが積層して形成された基板Ｗに対して、図３（ｂ）に示したようにレジスト膜Ｒをマスクとしてレジストパターンを転写した後（エッチング工程）、デポカバー工程及びトリミング工程を施してモホロジーを改善した。
具体的には、デポカバー工程においては、Ｃ４Ｆ６を総流量の５０％以上含むデポカバー用の処理ガスを用いてプラズマ処理を行い、トリミング工程においては、Ａｒを総流量の８０％以上含むトリミング用の処理ガスを用いてプラズマ処理を行った。
＜実施結果＞
図６は、本実施例の結果を模式的に示す説明図であって、（ａ）エッチング工程後、デポカバー工程及びトリミング工程を施す前におけるアッシング前後の状態、（ｂ）デポカバー工程後、２分間のトリミング工程を施した後におけるアッシング前後の状態、（ｃ）デポカバー工程後、４分間のトリミング工程を施した後におけるアッシング前後の状態、をそれぞれ示している。
図６（ａ）に示すように、エッチング工程後、デポカバー工程及びトリミング工程を施す前には、レジスト膜Ｒの高さにバラつきが生じ、モホロジーが悪化していることがわかる。具体的には、基板Ｗ上に残膜するレジスト膜Ｒの最小高さは約１０５ｎｍ、最大高さは約１２０ｎｍとなり、レジスト膜Ｒの平均残膜高さは約１１５ｎｍであった。
図６（ａ）に示したエッチング工程後の基板Ｗに対してデポカバーＤＣを形成し、２分間のトリミング工程を施したところ、図６（ｂ）に示すようにレジスト膜Ｒの高さが均一化され、モホロジーが改善されたことがわかる。この時、レジスト膜Ｒの平均残膜高さは約１０５ｎｍであり、すなわち、トリミング工程においては約１０ｎｍのレジスト膜Ｒが消耗されたことがわかった。
また、トリミング工程をさらに継続したところ、図６（ｃ）に示すようにレジスト膜Ｒの高さがより均一化され、モホロジーがさらに改善されたことがわかる。この時、レジスト膜Ｒの平均残膜高さは約１００ｎｍであった。すなわちトリミング工程において消耗されたレジスト膜Ｒの総量は、図６（ａ）に示した基板Ｗ上に残膜するレジスト膜Ｒの最小高さと最大高さの差分である１５ｎｍに略一致することがわかった。
以上の結果からわかるように、エッチング工程において基板Ｗのモホロジーが悪化した際には、該基板Ｗの表面にデポカバーＤＣを形成（デポカバー工程）し、さらに該デポカバーＤＣの上からエッチングを行うこと（トリミング工程）により、適切に悪化したモホロジーを改善することができる。またこの時、トリミング工程において消耗されるレジスト膜Ｒは、エッチング工程後に基板Ｗ上に残膜するレジスト膜Ｒの最小高さと最大高さの差分と略一致し、すなわち、レジスト膜Ｒの消耗を最小限に抑えることができる。
Ｄ デポ
ＤＣ デポカバー
Ｏｘ オキサイド膜
Ｒ レジスト膜
ＳｉＮ ＳｉＮ膜
ＳＴＮ ＳＴＮ膜
Ｗ 基板

Claims (18)

  1. 積層して形成されたエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が表面に形成された処理対象体をエッチングする方法であって、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、
    前記（Ａ）工程、前記（Ｂ）工程及び前記（Ｃ）工程を、積層して形成された該エッチング対象層毎に繰り返し行う、エッチング方法。
  2. （Ｄ）前記処理対象体の表面から前記堆積物を除去する工程をさらに含む、請求項１に記載のエッチング方法。
  3. エッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が表面に形成された処理対象体をエッチングする方法であって、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、
    前記（Ｂ）工程及び前記（Ｃ）工程を、前記（Ａ）工程において前記処理対象体の表面の平坦度の悪化を検知した際に行う、エッチング方法。
  4. 前記（Ｃ）工程においては、前記処理対象体の表面を等方的にエッチングする、請求項１又は２に記載のエッチング方法。
  5. エッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が表面に形成された処理対象体をエッチングする方法であって、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、
    前記堆積物はフルオロカーボン系ポリマーからなるデポである、エッチング方法。
  6. 前記エッチング対象層はシリコン含有膜である、請求項１～５のいずれか一項に記載のエッチング方法。
  7. 前記マスク層はレジスト膜である、請求項１～６のいずれか一項に記載のエッチング方法。
  8. 前記レジスト膜はポリシリコン膜である、請求項７に記載のエッチング方法。
  9. 前記レジスト膜に、タングステン又はホウ素の少なくともいずれかをドープすることを含む、請求項７又は８に記載のエッチング方法。
  10. 表面に、積層して形成されたエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が形成された処理対象体にプラズマ処理を行うシステムであって、
    プラズマが生成される処理空間を画成するチャンバと、
    前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
    前記チャンバの内部を排気する排気手段と、
    前記チャンバの内部に処理ガスを供給する給気手段と、
    前記チャンバの内部における前記プラズマ処理を制御する制御部と、を有し、
    前記制御部は、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、
    前記（Ａ）工程、前記（Ｂ）工程及び前記（Ｃ）工程を、積層して形成された該エッチング対象層毎に繰り返し行うように、前記プラズマ処理を制御する、プラズマ処理システム。
  11. 前記制御部は、（Ｄ）前記処理対象体の表面から前記堆積物を除去する工程、をさらに行うように前記プラズマ処理を制御する、請求項１０に記載のプラズマ処理システム。
  12. 表面にエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が形成された処理対象体にプラズマ処理を行うシステムであって、
    プラズマが生成される処理空間を画成するチャンバと、
    前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
    前記チャンバの内部を排気する排気手段と、
    前記チャンバの内部に処理ガスを供給する給気手段と、
    前記チャンバの内部における前記プラズマ処理を制御する制御部と、を有し、
    前記制御部は、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を含み、
    前記（Ｂ）工程及び前記（Ｃ）工程を、前記（Ａ）工程において前記処理対象体の表面の平坦度の悪化を検知した際に行うように前記プラズマ処理を制御する、プラズマ処理システム。
  13. 前記制御部は、前記（Ｃ）工程においては、前記処理対象体の表面を等方的にエッチングするように前記プラズマ処理を制御する、請求項１０～１２のいずれか一項に記載のプラズマ処理システム。
  14. 表面にエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が形成された処理対象体にプラズマ処理を行うシステムであって、
    プラズマが生成される処理空間を画成するチャンバと、
    前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
    前記チャンバの内部を排気する排気手段と、
    前記チャンバの内部に処理ガスを供給する給気手段と、
    前記チャンバの内部における前記プラズマ処理を制御する制御部と、を有し、
    前記制御部は、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を前記処理対象体に行うように、前記プラズマ処理を制御し、
    前記堆積物はフルオロカーボン系ポリマーからなるデポである、プラズマ処理システム。
  15. 前記エッチング対象層はシリコン含有膜である、請求項１０～１４のいずれか一項に記載のプラズマ処理システム。
  16. 前記マスク層はレジスト膜である、請求項１０～１５のいずれか一項に記載のプラズマ処理システム。
  17. 表面にエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が形成された処理対象体にプラズマ処理を行うシステムであって、
    プラズマが生成される処理空間を画成するチャンバと、
    前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
    前記チャンバの内部を排気する排気手段と、
    前記チャンバの内部に処理ガスを供給する給気手段と、
    前記チャンバの内部における前記プラズマ処理を制御する制御部と、を有し、
    前記制御部は、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を前記処理対象体に行うように、前記プラズマ処理を制御し、
    前記マスク層はレジスト膜であり、
    前記レジスト膜はポリシリコン膜である、プラズマ処理システム。
  18. 表面にエッチング対象層と、該エッチング対象層よりも上層に形成され、かつ予めパターン形成されたマスク層と、が形成された処理対象体にプラズマ処理を行うシステムであって、
    プラズマが生成される処理空間を画成するチャンバと、
    前記チャンバの内部に設けられ、前記処理対象体を載置する載置台と、
    前記チャンバの内部を排気する排気手段と、
    前記チャンバの内部に処理ガスを供給する給気手段と、
    前記チャンバの内部における前記プラズマ処理を制御する制御部と、を有し、
    前記制御部は、
    （Ａ）前記マスク層をマスクとして前記エッチング対象層をエッチングする工程と、
    （Ｂ）前記処理対象体の表面を堆積物で覆う工程と、
    （Ｃ）前記堆積物で覆われた前記処理対象体の表面をエッチングして、該表面を平坦化する工程と、を前記処理対象体に行うように、前記プラズマ処理を制御し、
    前記マスク層はレジスト膜であり、
    前記レジスト膜は、タングステン又はホウ素の少なくともいずれかにドープされることを含む、プラズマ処理システム。
JP2020136286A 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム Active JP7535408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020136286A JP7535408B2 (ja) 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム
CN202110887494.XA CN114078697A (zh) 2020-08-12 2021-08-03 蚀刻方法和等离子体处理系统
KR1020210103004A KR20220020775A (ko) 2020-08-12 2021-08-05 에칭 방법 및 플라즈마 처리 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020136286A JP7535408B2 (ja) 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム

Publications (2)

Publication Number Publication Date
JP2022032467A JP2022032467A (ja) 2022-02-25
JP7535408B2 true JP7535408B2 (ja) 2024-08-16

Family

ID=80283273

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020136286A Active JP7535408B2 (ja) 2020-08-12 2020-08-12 エッチング方法及びプラズマ処理システム

Country Status (3)

Country Link
JP (1) JP7535408B2 (ja)
KR (1) KR20220020775A (ja)
CN (1) CN114078697A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114255A (ja) 1998-10-02 2000-04-21 Seiko Epson Corp 半導体装置の製造方法
JP2002110647A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2006030581A1 (ja) 2004-09-17 2006-03-23 Renesas Technology Corp. 半導体装置の製造方法
JP2011192776A (ja) 2010-03-15 2011-09-29 Toshiba Corp 半導体装置の製造方法
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP2018085504A (ja) 2016-11-11 2018-05-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄギャップ充填スペーサマスクを用いる自己整合型マルチパターニングプロセスフロー

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4877747B2 (ja) 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114255A (ja) 1998-10-02 2000-04-21 Seiko Epson Corp 半導体装置の製造方法
JP2002110647A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
WO2006030581A1 (ja) 2004-09-17 2006-03-23 Renesas Technology Corp. 半導体装置の製造方法
JP2011192776A (ja) 2010-03-15 2011-09-29 Toshiba Corp 半導体装置の製造方法
JP2016136606A (ja) 2015-01-16 2016-07-28 東京エレクトロン株式会社 エッチング方法
JP2018085504A (ja) 2016-11-11 2018-05-31 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ａｌｄギャップ充填スペーサマスクを用いる自己整合型マルチパターニングプロセスフロー

Also Published As

Publication number Publication date
CN114078697A (zh) 2022-02-22
JP2022032467A (ja) 2022-02-25
KR20220020775A (ko) 2022-02-21

Similar Documents

Publication Publication Date Title
US7531460B2 (en) Dry-etching method
WO2018048594A1 (en) Footing removal for nitride spacer
KR101772701B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US20220181162A1 (en) Etching apparatus
US10854470B2 (en) Plasma etching method
TW202147925A (zh) 電漿處理裝置及電漿處理方法
US10714355B2 (en) Plasma etching method and plasma etching apparatus
JP7535408B2 (ja) エッチング方法及びプラズマ処理システム
JPH07335570A (ja) プラズマ処理における基板温度制御方法
US20200144051A1 (en) Processing method and substrate processing apparatus
US20220319860A1 (en) Etching method and etching processing apparatus
CN116997997A (zh) 蚀刻方法和蚀刻装置
US20210202261A1 (en) Etching method and etching apparatus
KR20220012474A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
JP7426840B2 (ja) エッチング方法及びプラズマ処理装置
CN113192832A (zh) 基板处理方法和基板处理系统
JP2021163839A (ja) エッチング方法及びプラズマ処理装置
WO2022215556A1 (ja) エッチング方法及びエッチング処理装置
US11810792B2 (en) Etching method and substrate processing apparatus
EP4231785A1 (en) Substrate processing method and substrate processing device
JP7572123B2 (ja) 基板処理方法及び基板処理装置
JP2022158811A (ja) エッチング方法及びエッチング処理装置
JP4541193B2 (ja) エッチング方法
KR20220017055A (ko) 박막 증착 방법 및 이를 이용한 반도체 소자의 제조방법
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240805

R150 Certificate of patent or registration of utility model

Ref document number: 7535408

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150