JP2010129872A - 太陽電池素子 - Google Patents

Abstract

【課題】発電効率の優れたバックコンタクト型の太陽電池素子を提供する。
【解決手段】第１の面１ａと第２の面１ｂとを含み、第１の導電型を有する半導体基板１と、第１の導電型に寄与するドーパントを半導体基板１よりも高い濃度で含有し、半導体基板１の第１の面１ａの第１領域に設けられたドープ層３と、半導体基板１のドープ層３上に設けられた第１の部分５ａと、半導体基板１の第１の面１ａの第２領域に設けられた第２の部分５ｂと、を含む真性半導体層５と、第２の導電型を有し、真性半導体層５の第２の部分５ｂ上に設けられた第２の導電型の層と、を有し、真性半導体層５の第１の部分５ａは、第２の部分５ｂより薄いことを特徴とする。
【選択図】図１

Description

本発明は、半導体接合を用いた太陽電池素子、特に、裏面側にｐ型電極とｎ型電極とが設けられてなる太陽電池素子に関する。

従来より、受光面側における電極の面積を小さくさせた太陽電池素子が広く知られている。例えば、非受光面側にｎ型電極およびｐ型電極を形成した上で、ｎ型あるいはｐ型電極の一方と受光面側に設けられた受光面電極（フィンガー電極）とを半導体基板に設けた貫通導体により電気的に接続してなるバックコンタクト型の太陽電池素子などが、その一例である。

また、近年、裏面側にのみ電極を設け、受光面側には電極を設けないバックコンタクト型の太陽電池素子の開発が盛んになってきている（例えば、特許文献１参照）。

特開２００５−１０１２４０号公報

特許文献１には、ｎ型単結晶シリコン基板の非受光面側に正極および負極が設けられた太陽電池素子が開示されている。しかしながら、特許文献１には、正極側、負極側双方のｉ型アモルファスシリコン膜が同一の厚みで形成されることが開示されているのみであり、ｉ型アモルファスシリコン膜の形成態様が発電効率に与える影響については何ら考慮されていない。

また、特許文献１には、ｎ型単結晶シリコン基板の非受光面の一部の領域に高濃度ｎ型ドープ層が形成され、さらに、該高濃度ｎ型ドープ層に負極が隣接形成されてなる太陽電池素子も開示されている。係る構成の太陽電池素子では、高濃度ｎ型ドープ層と負極との界面の欠陥密度が大きいため、該界面においてキャリアの再結合損失が生じやすくなっており、このことが発電効率低下の一因となっている。

本発明は、上記課題に鑑みてなされたものであり、発電効率の優れたバックコンタクト型の太陽電池素子を提供することを目的とする。

上記課題を解決するため、請求項１の発明は、第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第１の面の第１領域に設けられた第１ドープ層と、前記半導体基板の前記第１ドープ層上に設けられた第１の部分と、前記半導体基板の前記第１の面の第２領域に設けられた第２の部分と、を含む真性半導体層と、第２の導電型を有し、前記真性半導体層の前記第２の部分上に設けられた第２の導電型の層と、を有し、前記真性半導体層の前記第１の部分は、前記第２の部分より薄いことを特徴とする。

請求項２の発明は、請求項１に記載の太陽電池素子において、前記第１ドープ層は、前記半導体基板内に設けられていることを特徴とする。

請求項３の発明は、請求項１または請求項２に記載の太陽電池素子において、前記真性半導体層の前記第１の部分の厚みが３ｎｍ以上５ｎｍ以下であり、前記第２の部分の厚みが６ｎｍ以上１０ｎｍ以下である、ことを特徴とする。

請求項４の発明は、請求項１ないし請求項３のいずれかに記載の太陽電池素子において、前記第２領域の面積が前記第１領域の面積よりも大きいことを特徴とする。

請求項５の発明は、請求項１ないし請求項４のいずれかに記載の太陽電池素子において、前記真性半導体層の前記第１の部分に設けられた第１電極と、前記第２の導電型層上に設けられた第２電極と、をさらに備え、前記第１電極と前記第２電極との電気抵抗値が等しいことを特徴とする。

請求項６の発明は、請求項１ないし請求項５のいずれかに記載の太陽電池素子において、前記半導体基板の前記第２の面側に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第２ドープ層をさらに有する、ことを特徴とする。

請求項７の発明は、請求項６に記載の太陽電池素子において、前記第１および第２ドープ層が、前記半導体基板の外縁部に熱拡散層として設けられてなる、ことを特徴とする。

請求項８の発明は、請求項１ないし請求項７のいずれかに記載の太陽電池素子において、前記半導体基板の前記第２の面上に反射防止層をさらに備える、ことを特徴とする。

請求項９の発明は、第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、前記半導体基板の第１の面に接して設けられており、第１の部分と第２の部分とを含む真性半導体層と、前記第１の導電型に寄与するドーパントを含有し、前記真性半導体層の前記第１の部分に設けられた第１ドープ層と、第２の導電型を有し、前記真性半導体層の前記第２の部分上に設けられた第２の導電型の層と、を有し、前記真性半導体層の前記第１の部分は、前記第２の部分より薄いことを特徴とする。
請求項１０の発明は、請求項９に記載の太陽電池素子において、前記第１ドープ層は、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する、ことを特徴とする。

請求項１ないし請求項１０の発明によれば、真性半導体層の第１の部分の厚みを第２の部分の厚みより小さくすることで、発電効率の優れた太陽電池素子を得ることができる。

＜第１の実施の形態＞
＜太陽電池素子の構造＞
図１は、本発明の第１の実施の形態に係る太陽電池素子１００Ａの断面構造を示す図である。図２は、太陽電池素子１００Ａの裏面図である。

第１の実施の形態に係る太陽電池素子１００Ａは、第１の面１ａと第２の面１ｂとを含み、ｎ型（第１の導電型）のドーパント（例えばＰ（リン））がドープされてなることでｎ型の導電型を呈するｎ型半導体領域２を有する半導体基板１と、ｎ型半導体領域２よりもｎ型のドーパント（例えばＰ）を高濃度に含有するドープ層３と、ノンドープのアモルファスシリコンからなるｉ型半導体層５と、アモルファスシリコンからなり、ｐ型のドーパント（例えばＢ（ボロン））がドープされてなることでｐ型の導電型を呈するｐ型半導体層６（第２導電型層）と、ｎ型電極７と、ｐ型電極１０と、反射防止層４とを主として備えている。

係る太陽電池素子１００Ａは、半導体基板１のｎ型半導体領域２とｐ型半導体層６とがｉ型半導体層５を間に挟み込んだｐｉｎ接合を有する。なお、係る太陽電池素子１００Ａにおける表面側とは受光面側（図１においては図面視上側）を示し、裏面側とは表面の裏側の面（図１においては図面視下側）を示すものとする。

ｎ型電極７およびｐ型電極１０は、発電された電力を外部に取り出す電極である。図２に示すように、ｎ型電極７およびｐ型電極１０はいずれも、太陽電池素子１００Ａの裏面側に形成された、複数の電極指を有する櫛歯状電極である。裏面側において、両者の電極指は交互に並んでいる（ただし、図１においては、図示の都合上、両電極の電極指を１つずつのみ示している）。すなわち、太陽電池素子１００Ａは、ｎ型電極７およびｐ型電極１０が、太陽電池素子１００Ａの裏面側にのみ配されたバックコンタクト型の構造を有してなる。これにより、太陽電池素子１００Ａにおいては、受光面全面での受光が可能となっている。係る構成によって、変換効率の向上が図られているとともに、受光面側において電極が凸部となって存在することがないので、美観の向上も実現されている。

半導体基板１は、例えば、ｎ型の導電性を呈する多結晶シリコン基板である。導電型決定元素としてＰを含有するｎ型の多結晶シリコンインゴットを鋳造法等によって形成した後、所定の大きさおよび厚みに切断することで作製される。半導体基板１の寸法例としては、大きさが１０ｃｍ×１０ｃｍ〜２１ｃｍ×２１ｃｍ程度、厚みが３００μｍ以下であることがその好適な一例であり、さらに、厚みに関しては、２００μｍ以下であることがより好ましい。また、半導体基板１の抵抗率は０．３〜５Ω・ｃｍ程度であるのが好ましい。

また、好ましくは、半導体基板１の表面１ｂ側にはドープ層３の形成に先立ってあらかじめ、粗面化処理を施すことによって、微細な凹凸構造（テクスチャ構造）が形成される（図８（ａ）参照）。半導体基板１がこのような表面凹凸構造を有することにより、太陽電池素子１００Ａの受光面における光の反射損失が低減される。

ドープ層３は、半導体基板１の第１の面１ａの第１領域１ａａに設けられた裏面側ドープ層（第１ドープ層）３ａと、半導体基板１の第２の面１ｂに設けられた表面側ドープ層（第２ドープ層）３ｂとを有する。半導体基板１の第１の面１ａにおいて、ドープ層３は、ｐｉｎ接合が形成された領域を除いた領域に形成されている。すなわち、ｉ型半導体層５を挟んでｐ型半導体層６と対向する半導体基板１の裏面の領域を除いた領域に形成される。ここで、「第２の面１ｂに設けられた」「第１の面１ａの第１領域１ａａに設けられた」とは、半導体基板１の第１（第２）の面上に形成される場合と、半導体基板１内に形成される場合とを含む。このようなドープ層３は、２０ｎｍ〜５μｍ程度の厚みを有する。好ましくは、ｎ型半導体領域２は、１×１０¹⁵〜１×１０¹⁷（ｃｍ^-3）程度の濃度でｎ型のドーパントを含有し、ドープ層３は、１×１０¹⁶〜１×１０²⁰（ｃｍ^-3）程度の濃度でｎ型のドーパントを含有する。半導体基板１にこのような態様にてドープ層３を形成することで得られる効果については、後述する。なお、半導体基板１の裏面１ａ側のうち、ｐｉｎ接合形成領域を第２領域１ａｂとも称する。

ｉ型半導体層５は、半導体基板１の裏面の略全面に設けられた真性半導体層である。ｉ型半導体層５は、第１領域１ａａ上に設けられた部分の厚みｔ１が、第２領域１ａｂ上に設けられた部分の厚みｔ２よりも小さい。

以下の説明においては、ｉ型半導体層５のうち、第１領域１ａａ上に設けられた部分を第１の部分５ａと称し、半導体基板１とｐ型半導体層６とに挟まれた領域を第２の部分５ｂと称する。また、本実施の形態においては、ｉ型半導体層５のうち、第１の部分５ａと第２の部分５ｂとの間の領域のｉ型半導体層５も、厚みｔ２で形成されているものとする。

ｐ型半導体層６は、ｉ型半導体層５のうち、半導体基板１の裏面１ａであって裏面側ドープ層３ａの形成領域を除いた領域上に形成される。また、ｐ型半導体層６は３ｎｍ〜２０ｎｍ程度の厚みを有するように形成される。

ｎ型電極７は、第１シード層８と第１裏面電極９とを有する。第１シード層８と第１裏面電極９とは、ｉ型半導体層５を挟んで裏面側ドープ層３ａと対向する位置に、順に形成されてなる。

ｐ型電極１０は、第２シード層１１と第２裏面電極１２とを有する。第２シード層１１と第２裏面電極１２とは、ｐ型半導体層６の、ｉ型半導体層５と接続していない側の面（図１の場合は下面）に、順に形成されている。

第１シード層８および第２シード層１１は、ｎ型電極７およびｐ型電極１０における集電部として機能するほか、第１裏面電極９および第２裏面電極１２をメッキ形成する際の下地層としての役割も果たす。第１シード層８および第２シード層１１は、数百ｎｍ〜数μｍ程度の厚みに形成される。第１シード層８および第２シード層１１は、例えば、Ｎｉ（ニッケル）、Ｗ（タングステン）、Ｃｏ（コバルト）、およびこれらの合金、あるいは、Ｎｉ、Ｗ、ＣｏとＰ、Ｂとの合金などの、導電性材料により形成される。また、ＩＴＯ（酸化インジウム錫）やＡｇ（銀）等の高反射率材料を用いて第１シード層８および第２シード層１１を形成する態様であってもよい。この場合、受光面側から入射した光が第１シード層８および第２シード層１１にて反射されるので、入射光の透過損失やシード層での吸収損失が低減される。

第１裏面電極９および第２裏面電極１２は、太陽電池素子１００Ａにて発生した電力の外部取出電極である。第１裏面電極９および第２裏面電極１２は、数μ程度の厚みに形成される。第１裏面電極および第２裏面電極１２は、Ｃｕにて形成されるが好適な一例である。あるいは、Ａｇ、Ａｌ（アルミニウム）、Ｃｒ（クロム）、Ｔｉ（チタン）、Ｗ、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｐｔ（白金）、Ａｕ（金）、Ｎｉ、Ｃｏや、これらの合金など、一般的な電極材料を用いてもよい。なお、第１シード層８および第２シード層１１を設けることなく、第１裏面電極９および第２裏面電極１２を形成することも可能である。

なお、太陽電池素子１００Ａの発電効率を向上させるうえでは、図２のように太陽電池素子１００Ａを裏面側から見たときのｐ型電極１０の平面占有面積が、ｎ型電極７の平面占有面積よりも大きくなるように、ｎ型電極７とｐ型電極１０とを形成するのが好適である。この場合、裏面側ドープ層３ａも、ｎ型電極７の形成範囲に対応する領域にのみ形成するようにする。例えば、ｎ型電極７とｐ型電極１０との平面占有面積の比が１：９〜４：６の範囲に形成するのが好ましく、特に、３：７程度とするのが好ましい。

さらに、ｎ型電極７およびｐ型電極１０は、両者の電気抵抗値が等しくなるように、各々の厚みが定められるのが好ましい。図１に示すように、ｎ型電極７の厚みｔ３は、第１シード層８の厚みと第１裏面電極９の厚みとの総和であり、ｐ型電極１０の厚みｔ４は、第２シード層１１の厚みと第２裏面電極１２の厚みとの総和である。例えば、上述のように、ｎ型電極７とｐ型電極１０との平面占有面積の比を３：７としたときは、ｔ３：ｔ４＝７：３程度とするのがよい。

反射防止層４は、受光面側から太陽電池素子１００Ａに入射する光の反射損失の低減を目的として設けられる層である。また、反射防止層４は、半導体基板１の保護層としての役割も有する。反射防止層４は、表面側ドープ層３ｂを被覆するように形成されている。このように反射防止層４を形成することで、半導体基板１へのバルクおよび表面へのパッシベーション効果が増大し、開放電圧や短絡電流密度が向上するという効果が得られる。

反射防止層４の構成材料や厚みは、半導体基板１との屈折率の差などを考慮して定められる。反射防止層４は、屈折率２程度の材料であるＳｉＯ₂（酸化シリコン）、ＳｉＮ（窒化シリコン）、ＴｉＯ₂（酸化チタン）、あるいはＭｇＦ₂（フッ化マグネシウム）等により、厚みが５０〜２００ｎｍ程度となるように、形成されるのがその好適な一例である。

＜ドープ層形成の効果＞
次に、太陽電池素子１００Ａに上述のような形態にてドープ層３を設けることで得られる効果について説明する。

まず、ドープ層３のうち、表面側ドープ層３ｂは、半導体基板１の表面側の界面付近におけるキャリアの再結合損失を低減する効果（表面電界効果）を有する、ＦＳＦ層（表面電界層）として機能する。一方、裏面側ドープ層３ａは、半導体基板１の裏面側の界面付近におけるキャリアの再結合損失を低減する効果（裏面電界効果）を有する、ＢＳＦ層（裏面電界層）として機能する。すなわち、半導体基板１の両面にドープ層３を備えることは、太陽電池素子１００Ａにおける発電効率を向上させる効果を有する。

好ましくは、ドープ層３は、Ｐ等のｎ型ドーパント原子が存在する雰囲気下で半導体基板１を９００℃程度の温度に加熱し、該ｎ型ドーパント原子を半導体基板１の内部に拡散させる熱拡散法によって形成される熱拡散層である（詳細は後述）。係る加熱の際には、半導体基板１中に（ｎ型半導体領域２中に）含まれている金属不純物（例えば、Ｆｅ、Ｃｕ、Ａｌなど）がドープ層３側へと拡散して移動し、ｎ型半導体領域２におけるこれら金属不純物の濃度が低減する、金属ゲッタリング効果が得られる。これにより、ｎ型半導体領域２内における不純物原子の存在に起因したキャリアの再結合が低減されるので、太陽電池素子における発電効率がさらに向上する。

特に、ホールに対して比較的大きな捕獲断面積を有するＦｅ不純物が低減することは、多結晶シリコンからなる半導体基板１のライフタイムを向上させる効果もある。なお、ＦＳＦ層やＢＳＦ層としての機能を持たせることが目的であれば、上述のように熱拡散層として形成する態様に代えて、半導体基板１の表面にアモルファスシリコンからなるドープ層３を積層形成する態様であってもよい。

ｎ型半導体領域２における不純物濃度が低減されれば、ｎ型半導体領域２内における不純物原子の存在に起因したキャリアの再結合が低減されるので、上述のようにドープ層３を形成してなる太陽電池素子１００Ａは、品質を改善させて発電効率を向上させたものであるといえる。

一方で、ドープ層３は、太陽電池素子１００Ａのｐｉｎ接合が形成された第２領域１ａｂに形成されていない。これにより、太陽電池素子１００Ａにおいては、ｐｉｎ接合界面における欠陥密度は低く保たれており、該界面におけるキャリアの再結合損失は低減されてなる。

＜ｉ型半導体層の厚みと発電効率との関係＞
次に、ｉ型半導体層５の厚み（ｉ型半導体層５の第１の部分５ａの厚みｔ１および第２の部分５ｂの厚みｔ２）と、素子の発電効率との関係について説明する。

本実施の形態に係る太陽電池素子１００Ａでは、ｎ型半導体領域２とｐ型半導体層６との間にｉ型半導体層５が形成されている。このｉ型半導体層５の存在によって、ｎ型半導体領域２とｐ型半導体層６との間の領域におけるキャリアの再結合損失が低減されている。

一般に、ｎ型半導体層とｐ型半導体層とが直接に接合されたｐｎ接合を備える太陽電池素子においては、ｎ型半導体層とｐ型半導体層との固有の欠陥に起因して、接合界面に多数の界面準位が存在するため、空乏層領域におけるキャリアの再結合損失が増大し、素子発電効率の低下を招く。

これに対して、太陽電池素子１００Ａのように、ｎ型半導体層とｐ型半導体層との間にｉ型半導体層を挟んでｐｉｎ接合を形成した太陽電池素子においては、ｐｎ接合を有する太陽電池素子と比較して、より階段型接合に近似した接合が形成され、空乏層領域における欠陥密度が小さくなるので、キャリアの再結合は低減される。

また、太陽電池素子１００Ａの場合、裏面側ドープ層３ａと第１シード層８との間にもｉ型半導体層５が形成されている。これにより、欠陥密度が大きい裏面側ドープ層３ａと第１シード層８とが直接、接する場合よりも、キャリアの再結合損失が低減される。

これらのキャリアの再結合損失の低減効果は、ｉ型半導体層５の厚みが大きいほど顕著となる。

一方、太陽電池素子１００Ａにおいては、ｉ型半導体５の第１の部分５ａをトンネリングした多数キャリアがｎ型電極７へ達し、ｉ型半導体５の第２の部分５ｂをトンネリングした少数キャリアがｐ型電極１０に達することによって、電流が流れる。よって、キャリアのトンネリング確率が大きいほど、太陽電池素子１００Ａの発電効率は向上することになる。ｉ型半導体層５が薄いほどキャリアのトンネリング確率は増大するので、ｉ型半導体層５を厚くすることは、キャリアのトンネリング確率を低下させ、発電効率を低下させることにつながる。

従って、発電効率の向上に最適なｉ型半導体層５の厚みは、これを大きくすることによるキャリアの再結合低減効果と、小さくすることによるトンネリング確率増大の効果とのバランスで定まることになる。

ここで、太陽電池素子１００Ａの場合、裏面側ドープ層３ａのフェルミ準位とｎ型電極７の仕事関数の差は、ｐ型半導体層６とｎ型半導体領域２とのフェルミ準位の差と比較して非常に小さい。従って、ｉ型半導体領域の第１の部分５ａの方が、第２の部分５ｂよりも、トンネリング確率を確保するために薄くすることの必要性が大きいといえる。

そこで、太陽電池素子１００Ａにおいては、ｉ型半導体層５を均一な厚みで形成するのではなく、ｉ型半導体５の第１の部分５ａの厚みｔ１が第２の部分５ｂの厚みｔ２よりも小さくなるように、ｉ型半導体層５を形成している。

具体的には、厚みｔ１が３ｎｍ以上５ｎｍ以下であり、厚みｔ２が６ｎｍ以上１０ｎｍ以下である場合に、高い発電効率が得られる。係る範囲は、厚みｔ１および厚みｔ２を（ｔ１≧ｔ２の場合も含めて）種々の値に設定した太陽電池素子について発電効率を求めることにより定められる。

厚みｔ１が３ｎｍ以下であれば、裏面側ドープ層３ａ下面の界面準位密度の増大により開放電圧が減少し、５ｎｍ以上であれば電子のトンネリング確率の減少により曲線因子（Fill Factor）が小さくなる。また、厚みｔ２が６ｎｍ以下であれば、ｐｎ接合部での欠陥密度の増大により開放電圧が減少し、１０ｎｍ以上であれば少数キャリアのトンネリング確率の減少により曲線因子が小さくなる。

なお、さらに曲線因子を向上させる目的で、ｉ型半導体５の第１の部分５ａにコンタクトホールを形成してもよい。ただし、裏面側ドープ層３ａと第１シード層８との界面での再結合損失を極力低減するため、コンタクトホールの形成領域はｉ型半導体５の第１の部分５ａの面積の１％以下に抑えることが好ましい。

以上、説明したように、本実施の形態によれば、ｉ型半導体５の第１の部分５ａと第２の部分５ｂの厚みを最適化しているので、高い発電効率を有する太陽電池素子を得ることができる。

＜太陽電池素子の製造方法＞
次に、第１の実施の形態に係る太陽電池素子１００Ａの製造方法について説明する。以降の説明においては、ｎ型のドーパントとしてＰが用いられ、半導体基板が表面凹凸構造を有する太陽電池素子１００Ａを製造する場合を例として説明する。図３は、太陽電池素子１００Ａの製造工程の流れを示す図である。図４ないし図６は、製造工程の途中段階における素子の構造を模式的に示す図である。

まず、Ｐ等のｎ型ドーパント原子を所定の濃度で含有するｎ型の多結晶シリコンインゴットが、鋳造法等により形成され、所定の大きさおよび厚みに切断されることによって、ｎ型の多結晶シリコン基板（半導体基板１）が得られる（ステップＳ１）。得られた半導体基板１のスライス面を清浄化するために、ＮａＯＨ（水酸化ナトリウム）やＫＯＨ（水酸化カリウム）等のアルカリ溶液、フッ酸、あるいはフッ酸と硝酸との混合溶液等でごくわずかにエッチングする。

続いて、半導体基板１の表面（すなわち受光面側となる面）を、ドライエッチングや、ウェットエッチングによって粗面化することで、該半導体基板１の表面に、光反射率の低減機能を有する凹凸構造を形成する。

反応性イオンエッチングにより表面凹凸構造を形成した後には、例えば、超音波洗浄などの手法によって半導体基板１の表面（凹凸構造形成面）に残ったエッチング残渣の除去を行う。

次に、図４（ａ）に示すように、半導体基板１の裏面側において、裏面側３ａの形成が予定される領域を除いた領域に、マスク２０を形成する（ステップＳ２）。つまり、半導体基板１の裏面においてｐｉｎ接合の形成が予定される領域（第２領域）は、少なくともマスク２０によって被覆されることになる。マスク２０は、液体材料の塗布および焼成などによるいわゆる塗布法によって厚膜として形成する態様であってもよいし、ＣＶＤ法やスパッタリング法の薄膜形成手法によって薄膜として形成する態様であってもよい。

続いて、図４（ｂ）に示すように、ドープ層３を形成する（ステップＳ３）。ドープ層３の形成には、マスク２０の形成後の半導体基板１の表面および裏面全面にペースト状のＰ₂Ｏ₅（五酸化二リン）を塗布して熱拡散させる塗布熱拡散方法を用いることができる。あるいは、半導体基板１の側面についてもマスク２０を形成したうえで、ガス状態にしたＰＯＣｌ₃（オキシ塩化リン）を拡散源として熱拡散させる気相熱拡散方法や、Ｐ⁺イオンを直接拡散させるイオン打ち込み法等の方法を用いる態様であってもよい。これらの手法においては、半導体基板１を５００℃〜９５０℃程度に加熱する。このような処理により、マスク２０の形成領域を除いて、半導体基板１の表面および裏面にドープ層３が形成される。なお、ドープ層３は、半導体基板１の側面にも形成される態様であってもよい。

マスク２０は、ドープ層３の形成後にフッ酸等でエッチング除去される。図４（ｃ）には、ドープ層３を形成し、マスク２０を除去した後の半導体基板１を示している。

なお、マスク２０を用いる代わりに、いったん半導体基板１の全面に熱拡散法により高濃度のｎ型ドープ層を形成し、その後、ドープ層３として残存させる必要のない部分をエッチング除去するといった方法を用いてもよい。具体的には、高濃度のｎ型ドープ層を半導体基板１の全面に形成した後、該ドープ層をドープ層３として残存させる領域にレジストを塗布したうえで、フッ酸あるいはフッ酸と硝酸との混合液を用いてエッチングを行い、最後にレジスト膜を除去すればよい。係る場合においては、エッチングは、レーザスクライブ処理やサンドブラスト処理などの手法で行ってもよい。

また、ドープ層３の表層のドーパント濃度が高い場合には、フッ酸と硝酸との混合溶液等でエッチングして、ドーピングプロファイルを制御することが好ましい。

続いて、ドープ層３が形成された半導体基板１を洗浄する（ステップＳ４）。半導体基板１の洗浄は、ＲＣＡ洗浄、ＳＰＭ洗浄、水素水洗浄、およびオゾン水洗浄等のウェット洗浄や、アッシングやＵＶ洗浄等のドライ洗浄によって行う。また、酸化膜を除去するために、半導体基板１をフッ酸やＮＨ₄Ｆ（フッ化アンモニウム）溶液等に浸漬し、その後水洗する。

上述の洗浄後、図４（ｄ）および図５（ａ）に示すように、ｉ型半導体層５を形成する（ステップＳ５、Ｓ６）。まず、図４（ｄ）に示すように、半導体基板１の裏面においてｐｉｎ接合の形成予定領域（第２領域）に、ｉ型のアモルファスシリコン膜２１を形成する（ステップＳ５）。ｉ型のアモルファスシリコン膜２１の形成には、ＰＥＣＶＤ法、光ＣＶＤ法、ＣａｔＣＶＤ法、蒸着法、またはスパッタ法等を用いることができる。ＰＥＣＶＤ法を用いる場合であれば、水素とシランとを原料ガスとし、ＰＥＣＶＤ装置のチャンバ内のガス圧を０．１〜５Ｔｏｒｒ、基板温度を１００〜２００℃という成長条件で形成するのが好適な一例である。なお、半導体基板１裏面の所望の領域にのみアモルファスシリコン膜２１を形成するには、ＣＶＤ法による成膜時にメタルマスク等で非成膜領域をマスクするか、あるいは、フォトリソグラフィー法等を用いればよい。

続いて、図５（ａ）に示すように、半導体基板１の裏面側全体に、ｉ型のアモルファスシリコン膜２２を形成する（ステップＳ６）。具体的には、半導体基板１の裏面側において、アモルファスシリコン膜２１が形成されている領域においてはその下側に、形成されていない領域においては半導体基板１の裏面に直接に、アモルファスシリコン膜２２が形成される。該アモルファスシリコン膜２２を形成には、ステップＳ５と同様の手法が用いられる。

ステップＳ５およびステップＳ６の工程を経て、アモルファスシリコン膜２１および２２からなるより厚みの大きい領域と、アモルファスシリコン膜２２のみからなるより厚みの小さい領域と、を有するｉ型半導体層５が形成される。

ｉ型半導体層５において、ｉ型半導体５の第１の部分５ａは、アモルファスシリコン膜２１のみからなる領域の所定部分（第１領域に隣接形成されてなる部分）であり、その厚みｔ１はアモルファスシリコン膜２１の膜厚と等しくなる。また、ｉ型半導体５の第２の部分５ｂは、アモルファスシリコン膜２１およびアモルファスシリコン膜２２により形成される領域であり、その厚みｔ２は、アモルファスシリコン膜２１および２２の厚みの総和となる。両領域の厚みｔ１および厚みｔ２を所望の厚みとするには、ｉ型アモルファスシリコン膜２１および２２の膜厚を調整して、ｉ型半導体層５を形成すればよい。

なお、ｉ型半導体層５の形成には、ステップＳ５およびステップＳ６における処理に代わり、以下の方法を用いてもよい。まず、半導体基板１の裏面全面にｉ型のアモルファスシリコン膜を所望の厚みで形成する。続いて、該アモルファスシリコン膜を介して第２領域（ｐｉｎ接合形成領域）と対向する領域に、さらにｉ型のアモルファスシリコン膜を所望の厚みで形成し、ｉ型半導体層５を形成する態様であってもよい。この場合においても、ｉ型半導体５の第１の部分５ａおよび第２の部分５ｂを所望の厚みで形成することが可能である。

ｉ型半導体層５が形成されると、図５（ｂ）に示すように、ｐ型半導体層６を形成する（ステップＳ７）。ｐ型半導体層６は、非形成領域（ｉ型半導体５の第２の部分５ｂを挟んで、半導体基板１と対向する領域を除いた領域）にマスクを行ったうえで、ｉ型半導体層５の表面に、３〜２０ｎｍの厚みに形成する。ＰＥＣＶＤ法を用いる場合であれば、水素とシランとジボランとを原料ガスとし、ＰＥＣＶＤ装置のチャンバ内のガス圧を０．１〜５Ｔｏｒｒ、基板温度を１００〜２００℃という成長条件でＢがドープされたアモルファスシリコン層を形成するのが好適な一例である。あるいは、フォトリソグラフィー法等によって非形成領域以外にｐ型半導体層６を形成するようにしてもよい。

次に、図５（ｃ）に示すように、反射防止層４を形成する（ステップＳ８）。反射防止層４の形成は、ＰＥＣＶＤ法、ＣａｔＣＶＤ法、スパッタリング法、蒸着法等により行うことができる。

次に、図６（ａ）に示すように、第１シード層８および第２シード層１１を形成する（ステップＳ９）。第１シード層８および第２シード層１１は、Ｎｉ、Ｗ、Ｃｏおよびこれらの合金や、Ｎｉ、Ｗ、ＣｏとＰ、Ｂとの合金などによって形成される。第１シード層８および第２シード層１１は、無電解メッキによって形成することができる。この場合、薬液温度を１５０℃以下とし、厚さが１μｍ以下となるように形成するのが好ましい。第１シード層８および第２シード層１１は、後に第１裏面電極９および第２裏面電極１２を形成する際の下地層としての機能することになる。

なお、ｎ型電極７を構成する第１シード層８とｐ型電極１０を構成する第２シード層１１とは、両者が連続しないように（互いに絶縁されるように）形成する必要がある。これは、それぞれを形成するための無電解メッキを行うに際して、その形成対象領域（第１シード層８の場合はｉ型半導体層５の表面、第２シード層１１の場合はｐ型半導体層６の表面）のみを選択的に活性化させるようにすることで実現される。あるいは、第１シード層８および第２シード層１１を構成することになる金属層を無電解メッキによって半導体基板１の裏面側全体に形成した後に、レーザを用いて不要部分を除去するようにしてもよい。なお、レーザによる除去に代わり、不要部分以外をレジスト膜等で被覆し、当該不要部分をエッチング除去する方法を用いることもできる。この場合、エッチング除去後にレジスト膜をウェットエッチング等によって除去し、さらに、有機残存成分をＵＶ洗浄等によって除去する処理を行うようにする。

最後に、図６（ｂ）に示すように、第１裏面電極９および第２裏面電極１２を形成する（ステップＳ１０）。第１裏面電極９および第２裏面電極１２としては、電解メッキによりＣｕを形成材料として形成するのが好適である。なお、無電解メッキを行った後には、接着強度向上のため５０〜３５０℃の温度で乾燥処理を行う。

なお、第１裏面電極９および第２裏面電極１２の形成は、無電解メッキによる他、光メッキ、スクリーン印刷、ドクターブレード法、あるいはディスペンサー塗布法などの種々の塗布法によって導電性ペーストを塗布してこれを焼成する方法や、スパッタリング法や蒸着法などの種々の真空成膜手法を用いることもできる。裏面電極の形成材料としては、製法に合わせて、Ａｇ、Ａｌ、Ｃｒ、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｐｔ、Ａｕ、Ｎｉ、Ｃｏおよびこれらの合金を用いることができる。

以上の工程を経ることで、第１の実施の形態に係る太陽電池素子１００Ａが完成する。

＜第２の実施の形態＞
次に、第２の実施の形態に係る太陽電池素子１００Ｂについて説明する。図７は、第２の実施の形態に係る太陽電池素子１００Ｂの断面構造を示す図である。なお、第１の実施の形態に係る太陽電池素子１００Ａと同様の作用効果を奏する構成要素については、同一の符号を付し、以下ではその説明を省略する。

本実施の形態に係る太陽電池素子１００Ｂは、第１の実施の形態に係る太陽電池素子１００Ａと類似の構成を有するが、ｎ型電極７側の構成が異なる。具体的には、太陽電池素子１００Ｂにおいては、太陽電池素子１００Ａにおける裏面側ドープ層３ａに相当する層が形成されておらず、ｉ型半導体層５と第１シード層８との間にｎ型アモルファスシリコン膜１３が形成されている。このｎ型アモルファスシリコン膜１３は、ＢＳＦ層としての機能を有する。

なお、太陽電池素子１００Ｂにおいても、半導体基板１の裏面側に第１領域と第２領域とが定義される。ただし、太陽電池素子１００Ｂにおいて第１領域とは、ｉ型半導体層５を介してｎ型アモルファスシリコン膜１３と対向する領域を示す。第２領域は、太陽電池素子１００Ａと同様に、半導体基板１におけるｐｉｎ接合形成領域を示す。そして、太陽電池素子１００Ｂにおいても、ｉ型半導体層５のうち第１領域とｎ型アモルファスシリコン膜１３に挟まれた領域を第１の部分５ａとし、ｉ型半導体層５のうちｐｉｎ接合を形成する領域を第２の部分５ｂとする。

係る太陽電池素子１００Ｂの場合も、ｎ型アモルファスシリコン膜１３とｎ型半導体領域２とのフェルミ準位の差が、ｐ型半導体層６とｎ型半導体領域２とのフェルミ準位の差と比較して非常に小さいことから、太陽電池素子１００Ａと同様に、ｉ型半導体５の第１の部分５ａの厚みｔ１が、第２の部分５ｂの厚みｔ２より小さくなるようにｉ型半導体層５が形成されてなる。これにより発電効率の向上が実現される。

特に、厚みｔ１が３ｎｍ以上５ｎｍ以下であり、厚みｔ２が６ｎｍ以上１０ｎｍ以下である場合に、高い発電効率が実現される。

また、太陽電池素子１００Ｂを裏面側から見たときのｐ型電極１０の平面占有面積が、ｎ型電極７の平面占有面積よりも大きくなるように、ｎ型電極７とｐ型電極１０とを形成することで、太陽電池素子１００Ｂの発電効率をさらに向上できる。この場合、裏面側ドープ層３ａも、ｎ型電極７の形成範囲に対応する領域にのみ形成するようにする。

また、ｎ型電極７およびｐ型電極１０は、両者の電気抵抗値が等しくなるように、各々の厚みが定められるのが好ましい。

なお、太陽電池素子１００Ｂにおいては、欠陥密度の大きいドープ層が半導体基板１の裏面側には形成されていないので、裏面側ドープ層３ａに由来したキャリアの再結合、および該再結合に起因した発電効率の低下が改善される。

係る太陽電池素子１００Ｂを製造するには、太陽電池素子１００Ａの製造工程のステップＳ２におけるマスク２０の形成の際に、該マスク２０を半導体基板１の裏面全体に形成したうえで、ステップＳ３のドープ層３の形成を行うようにし、さらに、ステップＳ７を行った後ステップＳ８を行う前に、ｉ型半導体層５の所定の領域にステップＳ７と同様の手法でｎ型アモルファスシリコン膜１３を成膜形成すればよい。

なお、ｎ型アモルファスシリコン膜１３において、ｎ型のドーパントを高濃度に含有させることで、半導体基板１との間のフェルミ準位の差が大きくできるとともに、第１シード層８との接触抵抗が減少しオーミック性が向上する。これによって、曲線因子が増大する。

＜変形例＞
また、上述の説明においては、ｎ型の導電型を呈するｎ型半導体領域２を有する半導体基板１を使用した場合について説明したが、半導体基板はｎ型に限定されることなくｐ型に対しても適用できる。例えば、ｐ型の導電型を呈するｐ型半導体領域２を有する半導体基板１を準備した場合（この場合、ドープ層３はｐ⁺）、ｉ型半導体層５の第１の部分５ａ（ｐ側）の方を、第２の部分５ｂ（ｎ側）よりも、薄くする方がよい。

また、図１において、第１の部分５ａと第２の部分５ｂとの間に隙間Ｄがあるが、図１に示すように半導体基板の隙間Ｄ上のｉ型半導体５の厚みを、第１の部分５ａの厚みｔ１よりも厚くすることで、ｎ型半導体領域２表面の欠陥準位密度をより効果的に低減できる。ただし、隙間Ｄ上のｉ型半導体が第１シード層８を介して、ｐｎ電極間のリークパスとして機能する場合は、隙間Ｄ上のｉ型半導体５の厚みを適宜薄くする方が好ましい。

また、上述の説明においては、半導体基板１の受光面側全面に、表面側ドープ層３ｂを形成する態様について説明したが、表面側ドープ層３ｂの代わりに、ｉ型のアモルファスシリコン層や絶縁層を形成してもよい。なお、この場合は、表面側ドープ層３の形成に伴う、ｎ型半導体領域２中の不純物濃度低下の効果は得られない。

また、上述の説明においては、ｉ型半導体５の第１の部分５ａと第２の部分５ｂとに挟まれた領域について、厚みｔ２である場合について説明したが、当該領域については、真性半導体層が形成されず、半導体基板１の裏面側の当該領域が露出している態様（すなわち、ｉ型半導体５の第１の部分５ａと第２の部分５ｂとが完全に分離して形成されてなる態様）であってもよい。また、拡散層のような電界効果を有する層や絶縁層のような固定電荷層を設ける態様であってもよい。

図８は、半導体基板１の受光面側の構造および反射防止層４の形成態様を示す断面模式図である。図８（ａ）は、第１の実施の形態に係る太陽電池素子１００Ａが備える構造を示している。すなわち、半導体基板１の受光面自体が凹凸構造を有してなり、その上に形成された反射防止層４についても、係る凹凸構造を引き継ぐ態様にて形成されてなる。

これに代わり、図８（ｂ）に示すように、半導体基板１の受光面には凹凸構造を形成せず、その上に設けた反射防止層４の表面に凹凸構造を形成するようにしてもよい。係る構造をとる太陽電池素子においても、光の反射損失を低減させる効果が得られる。

なお、このように表面に凹凸構造を有する反射防止層４の形成は、例えば、表面が平坦な半導体基板１の受光面側にいったん同じく平坦な表面を有するように反射防止層４を形成した上で、エッチング等の処理を施すことによって行うようにしてもよいし、あるいは、膜成長過程において自生的に凹凸構造が形成されるように、反射防止層４の形成条件を適宜に調整することによって行うようにしてもよい。

（実施例）
実施例として、第１の実施の形態に係る太陽電池素子１００Ａについて、厚みｔ１および厚みｔ２を（ｔ１＞ｔ２の場合を含めて）種々の値とした１２種類の太陽電池素子を作成した。１２種類の太陽電池素子は互いに、厚みｔ１および厚みｔ２の少なくとも一方の大きさが異なるものである。

半導体基板１としては、大きさが１０ｃｍ×１０ｃｍで、厚みが２００μｍで、ｎ型のドーパントとしてＰが１×１０¹⁶（ｃｍ^-3）の濃度でドープされた多結晶シリコン基板を用意した。係る半導体基板の抵抗率は、０．５Ω・ｃｍであった。

係る半導体基板１の表面を、反応性イオンエッチング法により粗面化した。粗面化は、ＲＩＥ装置内にて、ＣＨＦ₃を１２ｓｃｃｍ、Ｃｌ₂を７２ｓｃｃｍ、Ｏ₂を９ｓｃｃｍ、およびＳＦ₆を６５ｓｃｃｍの流量で流し、反応圧力を５０ｍＴｏｒｒとし、ＲＦパワーを５００Ｗとし、３分間行った。その後、超音波洗浄を行ってエッチング残渣を除去した。

ドープ層３の形成は、熱拡散法を用いた。その際の半導体基板１の加熱温度は８００℃とした。なお、マスク２０としてはＳｉＯ₂塗布法により形成した。得られたドープ層３のドーパント濃度は２×１０¹⁷（ｃｍ^-3）であった。

ｉ型半導体層５とｐ型半導体層６とは、ＰＥＣＶＤ装置を用いて形成した。ＰＥＣＶＤ装置のチャンバ内のガス圧は、いずれも０．５〜１．５Ｔｏｒｒ、基板温度はいずれも、１３０〜１７０とした。また、原料ガスとしては、ｉ型半導体層５を形成する際には水素とシランとを用い、ｐ型半導体層６を形成する際には、水素とシランとジボランとを用いた。ｉ型半導体層５は、ｉ型半導体５の第１の部分５ａの厚みｔ１を２ｎｍ〜１０ｎｍの範囲から選択し、かつ、第２の部分５ｂの厚みｔ２を２ｎｍ〜１５ｎｍの範囲から選択して形成した。また、ｐ型半導体層６は、１０〜１５ｎｍの厚みに形成した。

反射防止層４としては、ＳｉＮ層を１００ｎｍの厚みに形成した。ＳｉＮ層は、ＰＥＣＶＤ法により、アンモニアと水素とシランとを原料ガスとして形成した。

第１シード層８および第２シード層１１としては、Ｎｉ層を０．３μｍの厚みに形成した。Ｎｉ層は無電解メッキにより形成した。メッキ用の薬液としては、次亜リン酸Ｎｉを用い、薬液温度は、９０℃以下とした。

第１裏面電極９および第２裏面電極１２としては、Ｃｕ電極を８０μmの厚みに形成した。Ｃｕ電極の形成は、電解メッキにより行った。なお、電解メッキ形成後、接着強度向上のため１５０℃の温度で乾燥処理を行った。

このようにして作製した１２種類の太陽電池素子について、光照射時の電流−電圧特性を測定し、短絡電流Ｉ_sc、開放電圧Ｖ_oc、曲線因子ＦＦ、および変換効率ηを求めた。

上述のようにして得られた、１２種類の実施例に係る太陽電池素子についての評価結果を表１に示す。表１においては、１２種類の太陽電池素子の各々を番号１〜１２で示している。なお、表１に示す値のうち短絡電流Ｉ_sc、開放電圧Ｖ_oc、曲線因子ＦＦ、および変換効率ηは、番号５の太陽電池素子について得られた値を１として、規格化したものである。

表１によれば、番号１〜４の太陽電池素子のいずれにおいても、番号５〜１２の太陽電池素子よりも高い変換効率ηが得られたことを示している。すなわち、ｉ型半導体５の第２の部分５ｂの厚みｔ２が６ｎｍ〜１０ｎｍであり、ｉ型半導体５の第１の部分５ａの厚みｔ１が３ｎｍ〜５ｎｍであるとき、高い発電効率が得られるといえる。

太陽電池素子１００Ａの断面構造を示す図である。 太陽電池素子１００Ａの裏面図である。 太陽電池素子１００Ａの製造工程を示す図である。 太陽電池素子１００Ａの製造方法を説明するための工程図である。 太陽電池素子１００Ａの製造方法を説明するための工程図である。 太陽電池素子１００Ａの製造方法を説明するための工程図である。 太陽電池素子１００Ｂの断面構造を示す図である。 半導体基板１の受光面側の構造および反射防止層４の形成態様を示す断面模式図である。

符号の説明

１ 半導体基板
２ ｎ型半導体領域
３ ドープ層
５ ｉ型半導体層
５ａ ｉ型半導体５の第１の部分
５ｂ ｉ型半導体５の第２の部分
６ ｐ型半導体層
７ ｎ型電極
８ 第１シード層
１００Ａ〜Ｂ 太陽電池素子

Claims (10)

1. 第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、
   前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有し、前記半導体基板の前記第１の面の第１領域に設けられた第１ドープ層と、
   前記半導体基板の前記第１ドープ層上に設けられた第１の部分と、前記半導体基板の前記第１の面の第２領域に設けられた第２の部分と、を含む真性半導体層と、
   第２の導電型を有し、前記真性半導体層の前記第２の部分上に設けられた第２の導電型の層と、
   を有し、
   前記真性半導体層の前記第１の部分は、前記第２の部分より薄いことを特徴とする太陽電池素子。
2. 請求項１に記載の太陽電池素子において、
   前記第１ドープ層は、前記半導体基板内に設けられていることを特徴とする太陽電池素子。
3. 請求項１または請求項２に記載の太陽電池素子において、
   前記真性半導体層の前記第１の部分の厚みが３ｎｍ以上５ｎｍ以下であり、前記第２の部分の厚みが６ｎｍ以上１０ｎｍ以下である、ことを特徴とする太陽電池素子。
4. 請求項１ないし請求項３のいずれかに記載の太陽電池素子において、
   前記第２領域の面積が前記第１領域の面積よりも大きいことを特徴とする太陽電池素子。
5. 請求項１ないし請求項４のいずれかに記載の太陽電池素子において、
   前記真性半導体層の前記第１の部分に設けられた第１電極と、
   前記第２の導電型層上に設けられた第２電極と、
   をさらに備え、
   前記第１電極と前記第２電極との電気抵抗値が等しいことを特徴とする太陽電池素子。
6. 請求項１ないし請求項５のいずれかに記載の太陽電池素子において、
   前記半導体基板の前記第２の面側に、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する第２ドープ層をさらに有する、ことを特徴とする太陽電池素子。
7. 請求項６に記載の太陽電池素子において、
   前記第１および第２ドープ層が、前記半導体基板の外縁部に熱拡散層として設けられてなる、ことを特徴とする太陽電池素子。
8. 請求項１ないし請求項７のいずれかに記載の太陽電池素子において、
   前記半導体基板の前記第２の面上に反射防止層をさらに備える、ことを特徴とする太陽電池素子。
9. 第１の面と第２の面とを含み、第１の導電型を有する半導体基板と、
   前記半導体基板の第１の面に接して設けられており、第１の部分と第２の部分とを含む真性半導体層と、
   前記第１の導電型に寄与するドーパントを含有し、前記真性半導体層の前記第１の部分に設けられた第１ドープ層と、
   第２の導電型を有し、前記真性半導体層の前記第２の部分上に設けられた第２の導電型の層と、
   を有し、
   前記真性半導体層の前記第１の部分は、前記第２の部分より薄いことを特徴とする太陽電池素子。
10. 請求項９に記載の太陽電池素子において、
    前記第１ドープ層は、前記第１の導電型に寄与するドーパントを前記半導体基板よりも高い濃度で含有する、ことを特徴とする太陽電池素子。

Images