[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2010171365A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010171365A
JP2010171365A JP2009107728A JP2009107728A JP2010171365A JP 2010171365 A JP2010171365 A JP 2010171365A JP 2009107728 A JP2009107728 A JP 2009107728A JP 2009107728 A JP2009107728 A JP 2009107728A JP 2010171365 A JP2010171365 A JP 2010171365A
Authority
JP
Japan
Prior art keywords
metal layer
layer
metal
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009107728A
Other languages
English (en)
Other versions
JP5581005B2 (ja
Inventor
Tomomi Imamura
友美 今村
Tetsuro Matsuda
哲朗 松田
Yoshinosuke Saijo
吉之助 西城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009107728A priority Critical patent/JP5581005B2/ja
Priority to US12/645,908 priority patent/US8067310B2/en
Publication of JP2010171365A publication Critical patent/JP2010171365A/ja
Priority to US13/234,099 priority patent/US8415247B2/en
Priority to US13/794,309 priority patent/US8810032B2/en
Application granted granted Critical
Publication of JP5581005B2 publication Critical patent/JP5581005B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
【解決手段】拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特に厚膜電極を有する半導体装置及びその製造方法に関する。
半導体装置の大電流化、高速化にともない、電極の厚膜化が行われている。このような半導体装置の電極部は、スパッタ方式による積層構造で形成される。電極部の厚膜化を行う場合は、チップ形成後に再配線技術を用い電極部を形成している（例えば、特許文献１を参照）。
そのため、半導体チップ製造工程終了後に、再配線形成工程が必要となり、製造工程の増加を招いている。また、このような再配線技術では、半導体上に設けた絶縁膜をパターニングして開口部を形成し、その開口部に連続的に配線を形成する。その後、同絶縁膜を除去するため再配線部分の側壁部には、不安定（反応しやすい活性）な金属が露出し、外気中の湿気等により腐蝕が起こりやすく、信頼性低下が懸念される。さらに、この状態で下地の加工を行った場合、側面の不安定（反応しやすい活性）な金属が腐蝕する。
そこで、銅（Ｃｕ）の厚膜を形成し、その銅（Ｃｕ）の周囲に金（Ａｕ）で表面めっき被膜を形成する提案もある（例えば、特許文献２を参照）。
特開２００３−２３２３６号公報 特開２０００−１５０５１８号公報
本発明は、低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法を提供する。
本発明の一態様によれば、拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記絶縁層を除去する工程と、前記絶縁層を除去した前記第１の金属層の上に酸化膜を形成する工程と、前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、前記第２の金属層を残して前記絶縁層を除去する工程と、前記第２の金属層をマスクとして前記第１の金属層を除去する工程と、前記第２の金属層の上面及び側面を第４の金属層で被覆する工程と、前記第１の金属層と前記第２の金属層とを保護する開口部を有する保護層を形成する工程と、前記保護層の開口部から前記第４の金属層を除去して前記第２の金属層と前記保護層との間に空間を形成する工程と、前記空間の前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、拡散層が形成された半導体基板と、前記半導体基板の上に形成された第１の金属層と、前記第１の金属層の上に形成された第２の金属層と、前記第２の金属層を覆う第３の金属層と、を備え、前記第１の金属層と前記第２の金属層及び前記第３の金属層とが実質同一形状のパターニングで形成されていることを特徴とする半導体装置が提供される。
本発明によれば、低抵抗な電極部を有し、且つパターニング工程数の削減可能な半導体装置及びその製造方法が提供される。
本発明の第１の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法の新たな課題を例示する模式的断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第４の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第５の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第５の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第６の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第６の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第７の実施形態に係る半導体装置の製造方法を例示する工程断面図である。 本発明の第８の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、図面は模式的または概念的なものであり、各部分の形状と幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施の形態 製造方法５１）
図１〜２は、本発明の第１の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
図１〜２においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。
なお、例示した半導体素子は、縦型ＭＯＳＦＥＴであり、半導体基板１０の上に２つの絶縁膜１１、１２、図示しない拡散層が形成されている。また、ドレイン電極（図示せず）は、半導体素子が形成された半導体基板１０の上の２つの絶縁膜１１、１２と反対側の面に形成される。
本実施例の半導体装置６１の製造方法５１は、以下の工程を有する。
図１（ａ）に表したように、拡散層が形成された半導体基板１０の上に、バリア層１３が形成される。例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）が、膜厚３００〜５００ｎｍに、スパッタリングで形成される。なお、バリア層１３は、半導体基板１０の上、及び半導体基板１０の上に形成された絶縁膜１１、１２の上に形成される。
ここで、絶縁膜１１、１２は、前工程において形成された、シリコン酸化膜ＳｉＯ２ 、プラズマ励起ＣＶＤによるシリコン窒化膜ＳｉＮ、シリコン酸化膜ＳｉＯ（以下、Ｐ−ＳｉＮ、Ｐ−ＳｉＯ）からなる単層または積層膜であり、例えば、膜厚５００〜１０００ｎｍに形成されている。図１（ａ）においては、絶縁膜１１、１２は、それぞれゲート絶縁膜、素子分離絶縁膜を表している。
バリア層１３の上に第１の金属層１４が形成される。
例えば、アルミニウム（Ａｌ）、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕが、膜厚１〜２μｍに形成される。バリア層１３は、第１の金属層１４を半導体基板１０から隔離し、第１の金属層１４が半導体基板１０に拡散すること、及び第１の金属層１４と半導体基板１０との反応を回避する。第１の金属層１４の種類によっては、バリア層１３は形成しなくてもよい。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、この第１の金属層１４は、パターニングして形成した後にソース電極及びゲート電極の一部となる。すなわち、半導体基板１０の上に絶縁膜１１を介さずに形成されたバリア層１３と、その上に形成された第１の金属層１４とは、パターニングして形成した後にソース電極の下層を構成する。また、絶縁膜１１の上に形成されたバリア層１３と、その上に形成された第１の金属層１４とは、パターニングして形成した後にゲート電極の下層を構成する。
さらに、第１の金属層１４の上にバリア層１５が形成される。例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）が、膜厚１００〜３００ｎｍに形成される。バリア層１５の上に、例えば、銅（Ｃｕ）からなるシード層１６が、スパッタリングにより形成される。
シード層１６は、第２の金属層１８を電気めっきする際に必要とされるもので、無電解めっき等により第２の金属層１８の形成が可能であれば、なくてもよい。また、第２の金属層１８を電気めっきにより形成する場合であっても、第１の金属層１４及びバリア層１３、１５等が電気めっきに必要な電流・電圧を表層に供給可能であって、めっきにより形成される層と下地との密着性が確保される場合はなくてもよい。
バリア層１５、第１の金属層１４及びバリア層１３は、後に形成する第２の金属層１８を半導体基板１０から隔離し、第２の金属層１８が半導体基板１０へ拡散すること、及び第２の金属層１８と半導体基板１０との反応を回避するために形成される。第１の金属層１４が、第２の金属層１８の半導体基板１０への拡散を回避できれば、バリア層１３、１５は、なくてもよい。
次に、図１（ｂ）に表したように、レジスト等の絶縁層１７が形成される。また、絶縁層１７をリソグラフィ工程等によりパターニングして開口部が形成される。
パターニングして形成された絶縁層１７の開口部が、電極パターンとなる。
図１（ｃ）に表したように、第２の金属層１８が、めっきにより形成される。
例えば、銅（Ｃｕ)が膜厚５〜１０μｍに形成される。
なお、めっきには、シード層１６、または第１の金属層１４を陰極として、電気めっきが用いられる。また、無電解めっきでもよい。
図１（ｄ）に表したように、絶縁層１７が除去される。
バリア層１５が露出するまで、絶縁層１７及びシード層１６がエッチングなどにより除去される。なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
次に、図２（ａ）に表したように、第２の金属層１８及びシード層１６の露出面（上面と側面）が、第３の金属層１９でコート（被覆）される。
第２の金属層１８を形成する金属とバリア層１５で使用された金属との電位差を利用して、無電解めっきによりコート（被覆）される。
第３の金属層１９は、イオン化傾向の小さい金属、つまり第２の金属層１８を構成する金属（例えば、銅（Ｃｕ））より電位的に貴（安定）な金属が用いられる。例えば、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等が膜厚０．０５μｍに形成される。また、第２の金属層１８の上に、まずニッケル（Ｎｉ）、Ｎｉ／Ｐｄ、スズ（Ｓｎ）が膜厚１〜２μｍに形成され、その上に金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の第２の金属層１８より電位的に貴（安定）な（イオン化傾向の小さい）金属が、膜厚０．０５μｍに形成されてもよい。
この状態で、第２の金属層１８の露出面すなわち上面と側面とを全面コート（被覆）する第３の金属層１９をマスクとして、下地の第１の金属層１４を加工することが可能となる（図２（ｂ））。
絶縁膜１１、１２が露出するまで、バリア層１５、第１の金属層１４、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３１は、セルフアラインで所望の配線パターンに形成される。
なお、縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３１は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３１は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により、前工程で加工した溝を絶縁層２０（保護層）で埋める（図２（ｃ））。
絶縁層２０（保護層）は、例えば、ＰＩ（ポリイミド）、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜が膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した電極配線３１を有する半導体装置６１が製造される。
本実施例においては、パターニング工程は、絶縁層１７をリソグラフィ工程等によりパターニングして開口部を形成する際に必要となる１回だけである。また、第１の金属層１４をエッチングする際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で上面と側面が全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
なお、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
（比較例 製造方法）
ここで、比較例の製造方法について説明する。
比較例の製造方法は、素子形成が終了した後の、電極を厚膜化する製造方法である。
素子形成する半導体基板の上に、電極部がパターニングして形成され、全体が保護膜で覆われる。そして、保護膜に開口部が形成されて素子形成が終了する。
この状態から、電極部の厚膜化が行われる。
まず、チップ全面にバリア層、銅（Ｃｕ)のシード層が形成される。
レジスト等の絶縁膜が形成され、電極部との接続のためその絶縁膜をパターニングして開口部が形成される。
次に、銅（Ｃｕ)からなる厚膜が、その開口部に形成される。厚膜の上に保護膜が形成され、次に、レジスト等の絶縁膜が除去される。最後に、シード層及びバリア層が除去される。
以上の工程により、電極が厚膜化される。
このように、比較例の電極を厚膜化する製造方法は、素子形成完了前の電極部形成と、素子形成後に行う厚膜電極形成とで、絶縁膜でのパターニングが２回必要であり、製造工程の増加を招いている。
また、レジスト除去後の再配線部分である厚膜の側壁部は、不安定（反応しやすい活性）な金属が露出し、外気中の湿気等により腐蝕が起こりやすく、信頼性低下が懸念される。この状態で下地の加工を行った場合、側面の不安定（反応しやすい活性）な金属が腐蝕する。
さらに、厚膜と下層の電極部との接触面積が小さくなり、電気抵抗が大きくなる。
これに対して、上記した本発明の製造方法５１においては、半導体チップ形成途中の全面形成された第１の金属層１４の上へ直接フォトレジストや感光性ポリイミド等にてパターニングして形成される。電気めっきまたは無電解めっきにて選択的に第２の金属層１８が形成された後、絶縁層１７が除去され、第２の金属層１８の露出面すなわち上面と側面は、無電解めっきにて電位的に貴（安定）な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）される。
また、第２の金属層１８の上面及び側面を全面コート（被覆）する第３の金属層１９をマスクにセルフアラインで電極配線３１が形成される。
これにより、第２の金属層１８の加工を行うためのパターニング工程数を１回に減らすことができる。
また、第２の金属層１８を電位的に貴（安定）な（イオン化傾向の小さい）金属を含む第３の金属層１９で覆うことにより、拡散、腐蝕を防止することが可能となる。
さらに、電極配線３１は、第２の金属層１８の露出面すなわち上面と側面とを全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、電極配線３１の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
ところで、図２（ａ）に表したように、この工程において、第２の金属層１８及びシード層１６の露出面が、第３の金属層１９で全面コート（被覆）される。その際、第２の金属層１８を形成する金属（例えば、銅（Ｃｕ））とバリア層１５で使用された金属との電位差を利用して、無電解めっきが行われる。
しかし、第２の金属層１８及びシード層１６の露出面が第３の金属層１９により全面コート（被覆）されるだけでなく、バリア層１５もコート（被覆）される可能性がある。
これを解決した、他の実施形態について説明する。
（第２の実施形態 製造方法５２）
図３は、本発明の第２の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６２の製造方法５２は、以下の工程を有する。
図３においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
また、本実施例の製造方法５２においては、図１（ｄ）に表した、絶縁層１７を除去する工程まで、上記した製造方法５１の工程と同様なので説明を省略する。
次工程から説明する。
図３（ａ）に表したように、バリア層１５の表面に酸化膜２１が、シード層１６及び第２の金属層１８の表面に酸化膜２２が、それぞれ形成される。
酸化膜２１、２２は、例えば、酸素（Ｏ２）、水蒸気（Ｈ２Ｏ）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、一酸化炭素（ＣＯ）及び二酸化炭素（ＣＯ２）のいずれかの単体ガス、または２種以上の混合ガス、または前記単体ガス若しくは前記混合ガスとアルゴン（Ａｒ）、窒素（Ｎ２）及び水素（Ｈ２）の少なくとも１種以上のガスとの混合ガス雰囲気中で熱処理により形成される。また、自然酸化膜が形成される場合は、熱処理を実施しなくても良い。
次に、図３（ｂ）に表したように、シード層１６及び第２の金属層１８の上の酸化膜２２のみが除去される。
その後、図３（ｃ）に表したように、第２の金属層１８及びシード層１６の露出面（上面及び側面）が第３の金属層１９で全面コート（被覆）される。
第２の金属層１８を形成する金属とバリア層１５で使用された金属との電位差を利用して、無電解めっきにより第３の金属層１９で全面コート（被覆）される。
第３の金属層１９については、上記した製造方法５１と同様であるので、説明を省略する。
この状態で、第２の金属層１８の露出面、すなわち上面と側面とを全面コート（被覆）する第３の金属層１９をマスクにして、下地の第１の金属層１４を加工することが可能となる（図３（ｄ））。
絶縁膜１１、１２が露出するまで、バリア層１５、第１の金属層１４、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３２は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３２は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３２は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により、前工程で加工した溝が絶縁層２０（保護層）で埋められる（図示せず）。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で、膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した電極配線３２を有する半導体装置６２が製造される。
製造方法５２においては、工程は、製造方法５１と比べて複雑化するが、第２の金属層１８及びシード層１６のみの露出面が第３の金属層１９で全面コート（被覆）される。そのため、第１の金属層１４がエッチングされる際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、電極配線３２は、第２の金属層１８の露出面すなわち上面と側面とを全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、電極配線３２の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、縦型ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができるのは、製造方法５１と同様である。
ところで、再び図１〜２に戻ると、図２（ｂ）に表した状態において、バリア層１５、第１の金属層１４及びバリア層１３がエッチングされる場合に、バリア層１５が侵食されて、シード層１６または第２の金属層１８を構成する金属（例えば、銅（Ｃｕ)）が露出する可能性がある。
図４（ａ）に表したように、バリア層１５とシード層１６と第３の金属層１９との接点付近（破線で囲んだ部分）で、バリア層１５が侵食されて、シード層１６の底面が露出する可能性がある。
図４（ｂ）は、図４（ａ）において、破線で囲んだ部分の拡大図である。
特に、ウェットエッチングにより、絶縁膜１１、１２が露出するまで、オーバーエッチングする際に生じ、この部分から、腐蝕する可能性がある。
これを解決した、他の実施形態について説明する。
（第３の実施形態 製造方法５３）
図５は、本発明の第３の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６３の製造方法５３は、以下の工程を有する。
図５においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
また、本実施例の製造方法５３は、図１（ｃ）に表したように、第２の金属層１８（例えば、銅（Ｃｕ）））がめっきにより形成される工程までは、上記した製造方法５１と同様なので説明を省略する。
次工程から説明する。
図５（ａ）に表したように、絶縁層１７が除去される際に、シード層１６及びバリア層１５も除去される点が、図３に表した製造方法５２と異なる。
絶縁層１７を除去した後に、第２の金属層１８をマスクとしてセルフアラインにより、第１の金属層１４が露出するまで、シード層１６及びバリア層１５がエッチングなどにより除去される。なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
図５（ｂ）に表したように、シード層１６及び第２の金属層１８の露出面が、第３の金属層１９で全面コート（被覆）される。
第２の金属層１８を形成する金属とバリア層１５で使用された金属との電位差を利用して、無電解めっきが行われる。
このように、バリア層１５をエッチングした後に、第３の金属層を無電解めっきにより選択的にめっきすることで、バリア層１５のオーバーエッチング部にもめっきすることが可能である。
第２の金属層１８及びシード層１６の上面及び側面だけでなく、バリア層１５のオーバーエッチングにより露出したシード層１６の底面まで、完全に被覆することが可能であり、信頼性の変動を払拭できる。
第３の金属層１９については、上記した製造方法５１と同様であるので、説明を省略する。
この状態で、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクに、下地の第１の金属層１４を加工することが可能となる（図５（ｃ））。
絶縁膜１１、１２が露出するまで、第１の金属層１４、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３３は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３３は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３３は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により前工程で加工した溝が絶縁層２０（保護層）で埋められる（図示せず）。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した電極配線３３を有する半導体装置６３が製造される。
製造方法５３においては、製造方法５１と同様に、パターニング工程は、絶縁層１７をパターニングして開口部を形成する際に必要となる１回だけである。また、第１の金属層１４がエッチングされる際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、バリア層１５が侵食されて、シード層１６が露出することによる信頼性変動の可能性はない。
また、電極配線３３は、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、電極配線３３の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
上記のバリア層１５が侵食されて、シード層１６が露出する可能性は、次に説明する実施形態によっても解決できる。
（第４の実施形態 製造方法５４）
図６は、本発明の第４の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６４の製造方法５４は、以下の工程を有する。
図６においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
また、本実施例の製造方法５４は、図１（ｃ）に表したように、第２の金属層１８（例えば、銅（Ｃｕ））がめっきにより形成される工程までは、上記した製造方法５１と同様なので説明を省略する。
次工程から説明する。
図６（ａ）に表したように、絶縁層１７が除去される際に、シード層１６及びバリア層１５も除去される。
第１の金属層１４が露出するまで、絶縁層１７、シード層１６及びバリア層１５がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
次に、図６（ｂ）に表したように、第１の金属層１４の表面に酸化膜２１が形成される。
酸化膜２１は、例えば、酸素（Ｏ２）、水蒸気（Ｈ２Ｏ）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、一酸化炭素（ＣＯ）及び二酸化炭素（ＣＯ２）のいずれかの単体ガス、または２種以上の混合ガス、または前記単体ガス若しくは前記混合ガスとアルゴン（Ａｒ）、窒素（Ｎ２）及び水素（Ｈ２）の少なくとも１種以上のガスとの混合ガス雰囲気中で熱処理により形成される。その際、第１の金属層１４は酸化され、第２の金属層１８は還元されるように、分圧、温度が調整される。
なお、第１の金属層１４が、アルミニウム（Ａｌ）の場合のように、特別に酸化処理を行わなくても自然酸化膜が形成される場合は、熱処理は不要であり、製造工程が簡単化される。
次に、図６（ｃ）に表したように、シード層１６及び第２の金属層１８の露出面が第３の金属層１９で全面コート（被覆）される。
第２の金属層１８を形成する金属とバリア層１５で使用された金属との電位差を利用して、無電解めっきが行われる。
第３の金属層１９については、上記した製造方法５１と同様であるので、説明を省略する。
この状態で、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクに下地の第１の金属層１４を加工することが可能となる（図６（ｄ））。
絶縁膜１１、１２が露出するまで、酸化膜２１、第１の金属層１４、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３４は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３４は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３４は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により前工程で加工した溝が絶縁層２０（保護層）で埋められる（図示せず）。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した電極配線３４を有する半導体装置６４が製造される。
製造方法５４においては、製造方法５１と同様に、パターニング工程は、絶縁層１７をパターニングして開口部を形成する際に必要となる１回だけである。また、第１の金属層１４がエッチングされる際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、上記のような、バリア層１５も第３の金属層１９でコート（被覆）される可能性と、バリア層１５が侵食されて、シード層１６が露出するという可能性はない。
また、電極配線３４は、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、電極配線３４の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
（第５の実施形態 製造方法５５）
図７〜８は、本発明の第５の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６５の製造方法５５は、以下の工程を有する。
図７〜８においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
図７（ａ）に表したように、拡散層が形成された半導体基板１０の上に、バリア層１３、第１の金属層１４、バリア層１５が順に形成される。
これについては、製造方法５１と同様であるので説明を省略する。この後、シード層１６が形成されないことが製造方法５１と異なる。
次に、図７（ｂ）に表したように、レジスト等の絶縁層１７が形成される。また、絶縁層１７をパターニングして開口部が形成される。
パターニングして形成された絶縁層１７の開口部が、電極パターンとなる。
図７（ｃ）に表したように、第２の金属層１８が、無電解めっきにより形成される。
例えば、銅（Ｃｕ)を膜厚５〜１０μｍに形成する。
なお、本実施例においは、シード層１６は形成されていない。第２の金属層１８を、電気めっきにより形成する場合であっても、第１の金属層１４及びバリア層１３、１５等が電気めっきに必要な電流・電圧を表層に供給可能であって、めっき膜と下地の密着性が確保される場合は、シード層１６はなくてもよい。
図７（ｄ）に表したように、絶縁層１７が除去される。
第１の金属層１４が露出するまで、エッチングなどにより、絶縁層１７及びバリア層１５が除去される。
次に、図８（ａ）に表したように、第１の金属層１４の表面に酸化膜２１が形成される。
この工程以降は、製造方法５３と同様であるので、概略を説明する。
図８（ｂ）に表したように、第２の金属層１８の露出面が第３の金属層１９で全面コート（被覆）される。
この状態で、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクに、下地の第１の金属層１４を加工することが可能となる（図８（ｃ））。
絶縁膜１１、１２が露出するまで、酸化膜２１、第１の金属層１４、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３５は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３５は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３５は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により前工程で加工した溝が絶縁層２０（保護層）で埋められる（図８（ｄ））。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した電極配線３５を有する半導体装置６５が製造される。
製造方法５５においては、シード層１６の形成が不要で、製造方法５１と同様に、パターニング工程の回数も少ない。また、第１の金属層１４がエッチングされる際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、上記のような、バリア層１５も第３の金属層１９でコート（被覆）されるという可能性と、バリア層１５が侵食されて、シード層１６が露出するという可能性はない。
また、電極配線３５は、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、電極配線３５の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
（第６の実施形態 製造方法５６）
図９〜１０は、本発明の第６の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６６の製造方法５６は、以下の工程を有する。
図９〜１０においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
図９（ａ）に表したように、拡散層が形成された半導体基板１０の上に、バリア層１５、シード層１６が順に形成される。
つまり、製造方法５１について、図１（ａ）に表した、バリア層１３、第１の金属層１４は形成されない点が、製造方法５１と異なる。
次に、図９（ｂ）に表したように、レジスト等の絶縁層１７が形成される。また、絶縁層１７をパターニングして開口部が形成される。
パターニングして形成された絶縁層１７の開口部が、電極パターンとなる。
図９（ｃ）に表したように、第２の金属層１８がめっきにより形成される。
例えば、銅（Ｃｕ)が膜厚５〜１０μｍに形成される。
めっきは、バリア層１５またはシード層１６を陰極として、電気めっきが用いられる。また、無電解めっきでもよい。この場合は、シード層１６は、なくてもよい。
また、第２の金属層１８を電気めっきにより形成する場合であっても、バリア層１５が電気めっきに必要な電流・電圧を表層に供給可能であって、めっき層と下地との密着性が確保される場合は、シード層１６は、なくてもよい。
図９（ｄ）に表したように、絶縁層１７が除去される。
バリア層１５が露出するまで、エッチングなどにより、絶縁層１７及びシード層１６が除去される。
次に、図１０（ａ）に表したように、第２の金属層１８の露出面が、第３の金属層１９で全面コート（被覆）される。
この状態で、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクに、下地のバリア層１５を加工することが可能となる（図１０（ｂ））。
絶縁膜１１、１２が露出するまで、バリア層１３がエッチングなどにより除去される。
なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
これにより、第２の金属層１８及び第３の金属層１９を有する積層体３６が、所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された積層体３６は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された積層体３６は、ゲートパッド、ゲート引き出し配線の部分となる。
さらに、必要により前工程で加工した溝が絶縁層２０（保護層）で埋められる（図１０（ｃ））。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜が膜厚１〜２０μｍに形成される。
以上の工程により、厚膜化した積層体３６の電極を有する半導体装置６６が製造される。
製造方法５６においては、第１の金属層１４の形成が不要で、製造方法５１と同様に、パターニング工程の回数も少ない。また、バリア層１５がエッチングされる際は、第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されているため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
また、電極となる積層体３６は、第２の金属層１８の露出面を全面コート（被覆）する第３の金属層１９をマスクとして、セルフアラインで形成される。従って、積層体３６の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がなく、第２の金属層１８の断面積が（比較例より）大きくなる。すなわち半導体基板１０または絶縁膜１１と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
ただし、本実施例は、製造方法５１と同様に、上記のバリア層１５も第３の金属層１９でコート（被覆）される可能性と、バリア層１５が侵食されて、シード層１６が露出する可能性はある。上記した製造方法５２と同様に、バリア層１５に酸化膜２１が形成され、第２の金属層１８の酸化膜２２は除去される工程を追加することにより、バリア層１５も第３の金属層１９でコート（被覆）される可能性はなくなる。
なお、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
ところで、上記の製造方法５１〜５６における最終工程、すなわち、前工程で加工した溝を絶縁層２０（保護層）で埋め電極保護を行う工程においては、例えば、ＰＩ（ポリイミド）などを熱硬化させる（図２（ｃ）、図８（ｄ）、図１０（ｃ））。その工程において、第３の金属層１９にクラックが発生したり、第３の金属層１９と第２の金属層１８との合金化、相互拡散が発生する可能性がある。
これを解決した、他の実施形態について説明する。
（第７の実施形態 製造方法５７）
図１１は、本発明の第７の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６７の製造方法５７は、以下の工程を有する。
図１１においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
また、本実施例の製造方法５７においては、図７（ｃ）に表した、第２の金属層１８がめっきにより形成される工程まで、上記した製造方法５５と同様なので説明を省略する。
次の工程から説明する。
図１１（ａ）に表したように、絶縁層１７がエッチングなどにより除去される。
さらに、第２の金属層１８をマスクとしてセルフアラインにより、絶縁膜１１、１２が露出するまで、第１の金属層１４及びバリア層１３、１５がエッチングなどにより除去される。なお、エッチングは、ウェットエッチング、ドライエッチングのどちらでもよい。
図１１（ｂ）に表したように、前工程で加工した電極配線部が絶縁層２０（保護層）で覆われる。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成される。
また、絶縁層２０（保護層）には、パターニングして第２の金属層１８の上部が露出する開口部が形成される。
次に、図１１（ｃ）に表したように、第２の金属層１８をエッチングして、絶縁層２０（保護層）と第２の金属層１８との間に、第３の金属層１９によるコート（被覆）を行うための空間９０を形成する。第３の金属層１９を、例えば、膜厚０．０５μｍに形成する場合、空間９０の厚さをそれに合わせて形成する。
なお、エッチングは、絶縁層２０（保護層）をマスクとして第２の金属層１８を等方性エッチングする。
そして、図１１（ｄ）に表したように、第２の金属層１８の露出面、すなわち第２の金属層１８の上面及び側面を第３の金属層１９でコート（被覆）する。第３の金属層１９は、イオン化傾向の小さい金属、つまり第２の金属層１８を構成する金属（例えば、銅（Ｃｕ））より電位的に貴（安定）な金属が用いられる。例えば、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等が、無電解めっきに空間９０に形成される。
また、第２の金属層１８の上に、まずニッケル（Ｎｉ）、Ｎｉ／Ｐｄ、スズ（Ｓｎ）が膜厚１〜２μｍに形成され、その上に金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の第２の金属層１８より電位的に貴（安定）な（イオン化傾向の小さい）金属が、膜厚０．０５μｍに形成されてもよい。
本実施例の半導体装置の製造方法５７においては、例えば、ＰＩを熱硬化させる場合、第２の金属層１８はまだ第３の金属層１９でコート（被覆）されていないため、第３の金属層１９のクラック、第２の金属層１８と第３の金属層１９との合金化、相互拡散の可能性はない。
このように、本実施例の半導体装置の製造方法５７によれば、新たに低温ＰＩプロセスを確立する必要はなく、従来のＰＩプロセスが適用できる。
また、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３７は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３７は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３７は、ゲートパッド、ゲート引き出し配線の部分となる。
以上の工程により、厚膜化した電極配線３７を有する半導体装置６７が製造される。
製造方法５７においては、製造方法５１と同様に、パターニング工程は、絶縁層１７、２０をそれぞれパターニングして開口部を形成する際に必要となる２回である。また、最終工程において第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されるため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、バリア層１５が侵食されて、シード層１６が露出することによる信頼性変動の可能性はない。
また、電極配線３７は、第２の金属層１８をマスクとして、セルフアラインで形成される。従って、電極配線３７の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、絶縁層１７を除去する工程まで、シード層１６を形成しない製造方法５５と同じ場合について説明した。しかし、本発明はこれに限定されるものではなく、他の製造方法５１〜５４のようにバリア層１５の上にシード層１６を形成した場合についても同様に適用できる。また、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
上記のＰＩなどを熱硬化させる工程において、第３の金属層１９にクラックが発生したり、第３の金属層１９と第２の金属層１８との合金化、相互拡散が発生する可能性は、次に説明する実施形態によっても解決できる。
（第８の実施形態 製造方法５８）
図１２は、本発明の第８の実施形態に係る半導体装置の製造方法を例示する工程断面図である。
本実施例の半導体装置６８の製造方法５８は、以下の工程を有する。
図１２においては、半導体装置の製造工程中の、電極形成工程における半導体装置の模式的断面図が表されている。なお、例示した素子は、縦型ＭＯＳＦＥＴであり、図１〜２に表した実施例と同様なので説明を省略する。
また、本実施例の製造方法５８においては、図１１（ａ）に表した、絶縁層１７を除去した後に、第２の金属層１８をマスクとしてセルフアラインにより、絶縁膜１１、１２が露出するまで、第１の金属層１４及びバリア層１３、１５がエッチングされる工程まで、上記した製造方法５７の工程と同様なので説明を省略する。
次工程から説明する。
図１２（ａ）に表したように、第１の金属層１４及びバリア層１３、１５がパターニングして形成された後に、第２の金属層１８の上面及び側面をコート（被覆）する第４の金属層２６を無電解めっきにより形成する。
第４の金属層２６は犠牲層であり、絶縁層２０（保護層）として、例えば、ＰＩを用いた場合に、熱硬化によって第２の金属層１８と合金化せず、無電解めっきによって第２の金属層１８の表面に形成可能であればよい。例えば、ニッケル（Ｎｉ）、Ｎｉ／Ｐｄを、膜厚０．０５μｍに形成する。この第４の金属層２６の膜厚が、後に形成される第３の金属層１９の膜厚となる。
なお、本実施例においては、第４の金属層２６を無電解めっきにより形成する工程を例示したが、第４の金属層２６は、第２の金属層１８の上に形成された酸化膜でもよい。
酸化膜は、例えば、酸素（Ｏ２）、水蒸気（Ｈ２Ｏ）、亜酸化窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、二酸化窒素（ＮＯ２）、一酸化炭素（ＣＯ）及び二酸化炭素（ＣＯ２）のいずれかの単体ガス、または２種以上の混合ガス、または前記単体ガス若しくは前記混合ガスとアルゴン（Ａｒ）、窒素（Ｎ２）及び水素（Ｈ２）の少なくとも１種以上のガスとの混合ガス雰囲気中で熱処理により形成される。
また、第２の金属層１８が、銅（Ｃｕ）の場合のように、特別に酸化処理を行わなくても自然酸化膜が形成される場合は、熱処理は不要であり、製造工程が簡単化される。
また、無電解めっきにより第４の金属層２６を形成する場合に、厳密に第２の金属層１８のみをコート（被覆）する必要はなく、シード層１５、１３、第１の金属層１４の一部をコート（被覆）してもよい。
図１２（ｂ）に表したように、前の工程のエッチングにより形成された電極配線部が絶縁層２０（保護層）で覆われる。
絶縁層２０（保護層）は、例えば、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成される。
また、絶縁層２０（保護層）には、パターニングして第４の金属層２６の上部が露出する開口部が形成される。
次に、図１２（ｃ）に表したように、第４の金属層２６をエッチングして、絶縁層２０（保護層）と第２の金属層１８との間に第３の金属層１９のコート（被覆）を行うための空間９０を形成する。
なお、エッチングは、絶縁層２０（保護層）をマスクとして第４の金属層２６を等方性エッチングする。エッチングされる対象は第４の金属層２６のみに限定されず、第２の金属層１８の一部がエッチングされてもよい。
そして、図１２（ｄ）に表したように、第２の金属層１８の露出面、すなわち上面及び側面を第３の金属層１９でコート（被覆）する。第３の金属層１９は、イオン化傾向の小さい金属、つまり第２の金属層１８を構成する金属（例えば、銅（Ｃｕ））より電位的に貴（安定）な金属が用いられる。例えば、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等が、無電解めっきにより空間９０の部分に形成される。
また、第２の金属層１８の上に、まずニッケル（Ｎｉ）、Ｎｉ／Ｐｄ、スズ（Ｓｎ）が膜厚１〜２μｍに形成され、その上に金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の第２の金属層１８より電位的に貴（安定）な（イオン化傾向の小さい）金属が、膜厚０．０５μｍに形成されてもよい。
本実施例の半導体装置の製造方法５８においては、例えば、ＰＩを熱硬化させる場合、第２の金属層１８は第４の金属層２６でコート（被覆）されている。第４の金属層２６のクラックが生する可能性はあるが、後に除去され、第３の金属層１９がコート（被覆）されるため問題はない。また、第４の金属層２６は、第２の金属層１８と合金化、相互拡散の可能性のない金属を選択することができる。
これにより、第１の金属層１４、第２の金属層１８及び第３の金属層１９を有する電極配線３８は、セルフアラインで所望の配線パターンに形成される。
縦型ＭＯＳＦＥＴの製造方法を例示する本実施例においては、半導体基板１０の上に絶縁膜１１を介さずに形成された電極配線３８は、ソースパッドの部分となる。また、絶縁膜１１の上に形成された電極配線３８は、ゲートパッド、ゲート引き出し配線の部分となる。
以上の工程により、厚膜化した電極配線３８を有する半導体装置６８が製造される。
製造方法５８においては、製造方法５１と同様に、パターニング工程は、絶縁層１７をパターニングして開口部を形成する際に必要となる１回だけである。また、最終工程において第２の金属層１８は、電位的に安定な（イオン化傾向の小さい）金属を含む第３の金属層１９で全面コート（被覆）されるため、第２の金属層１８で使用される金属の拡散及び腐蝕が抑制される。
さらに、バリア層１５が侵食されて、シード層１６が露出することによる信頼性変動の可能性はない。
また、電極配線３８は、第２の金属層１８をマスクとして、セルフアラインで形成される。従って、電極配線３８の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、本実施例においては、絶縁層１７を除去する工程まで、シード層１６を形成しない製造方法５５と同じ場合について説明した。しかし、本発明はこれに限定されるものではなく、他の製造方法５１〜５４のようにバリア層１５の上にシード層１６を形成した場合についても同様に適用できる。また、本実施例においては、ＭＯＳＦＥＴの厚膜化した電極を形成する例について説明したが、本発明は、これに限定されるものではなく、厚膜化した電極を有する半導体装置の製造に用いることができる。
ところで、銅（Ｃｕ）とＰＩとが隣接している際に、熱工程を行うと、ＰＩ膜中に銅（Ｃｕ）が侵入し、イミドの変色や機械的性質等の膜特性の低下を起こす可能性がある（例えば、電子情報通信学会論文誌−Ｃ Ｖｏｌ.Ｊ７１−Ｃ Ｎｏ．１１ ｐｐ.１５１６〜１５２１参照）。これはＰＩに含まれているポリアミック酸に銅（Ｃｕ）が溶解することに起因している。
従って、第２の金属層１８、絶縁層２０（保護層）が、例えば、それぞれ銅（Ｃｕ）、ＰＩの場合、熱硬化によるイミドの変色や機械的性質等の膜特性の低下を起こす可能性がある。
そこで、半導体装置の製造方法５１〜５８において、絶縁層２０（保護層）として、ＰＩではなく、ＰＢＯ（ポリベンゾオキサゾール）を用いることにより、絶縁層２０（保護層）を形成することができる。
（第９の実施形態）
図２（ｂ）、図３（ｄ）、図５（ｃ）、図６（ｄ）、図８（ｃ）、図１０（ｂ）、図１１（ｄ）、図１２（ｄ）は、それぞれ本発明の製造方法５１〜５８により製造された半導体装置６１〜６８の模式的断面図である。
図２（ｂ）に表したように、半導体装置６１においては、拡散層が形成された半導体基板１０の上に、絶縁膜１１、１２が形成されている。絶縁膜１１、１２は、ＳｉＯ２ 、Ｐ−ＳｉＮ、Ｐ−ＳｉＯからなる単層または積層膜であり、例えば、膜厚５００〜１０００ｎｍに形成されている。
なお、絶縁膜１１、１２は、本実施例のＭＯＳＦＥＴに必要とされるもので、場合に応じて形成される。
また、絶縁膜１１と１２との間の半導体素子が形成された半導体基板１０の上及び絶縁膜１１、１２の上にバリア層１３が形成されている。バリア層１３は、例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）で、膜厚３００〜５００ｎｍに形成されている。
バリア層１３の上に第１の金属層１４が、例えば、アルミニウム（Ａｌ）、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｃｕで、膜厚１〜２μｍに形成されている。
第１の金属層１４の上にバリア層１５が、例えば、チタン（Ｔｉ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、ルテニウム（Ｒｕ）で、膜厚１００〜３００ｎｍに形成されている。
さらに、バリア層１５の上にシード層１６及び第２の金属層１８が、例えば、銅（Ｃｕ）で、膜厚５〜１０μｍに形成されている。なお、シード層１６は、第２の金属層１８と同一金属からなる。
なお、シード層１６は、第２の金属層１８を電気めっきする際に必要とされるもので、無電解めっき等により第２の金属層１８の形成が可能であれば、なくてもよい。また、第２の金属層１８を電気めっきにより形成する場合であっても、第１の金属層１４及びバリア層１３、１５等が電気めっきに必要な電流・電圧を表層に供給可能であって、めっきにより形成される層と下地との密着性が確保される場合は、なくてもよい。
また、バリア層１３、第１の金属層１４及びバリア層１５は、第２の金属層１８を半導体基板１０から隔離し、第２の金属層１８が半導体基板１０へ拡散すること、及び第２の金属層１８と半導体基板１０との反応を回避するために形成される。第１の金属層１４が、第２の金属層１８の半導体基板１０への拡散を回避できれば、バリア層１３、１５は、なくてもよい。
シード層１６及び第２の金属層１８の露出面は、第３の金属層１９で全面コート（被覆）されている。この第３の金属層１９は、第２の金属層１８よりも電位的に貴（安定）な（イオン化傾向の小さい）金属、例えば、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等が、膜厚０．０５μｍに形成されている。または、第２の金属層１８の上に、まずニッケル（Ｎｉ）、Ｎｉ／Ｐｄ、スズ（Ｓｎ）が、膜厚１〜２μｍに形成され、その上に金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等の第２の金属層１８より電位的に貴（安定）な（イオン化傾向の小さい）金属が、膜厚０．０５μｍに形成されている。
また、必要により、第１の金属層１４と第２の金属層１８と第３の金属層１９からなる電極配線３１の空隙が、絶縁層２０（保護層）で覆われている。絶縁層２０（保護層）は、例えば、ＰＢＯ、ＰＩ、永久レジスト、Ｐ−ＳｉＮ、Ｐ−ＳｉＯの単膜または積層膜で膜厚１〜２０μｍに形成されている。
本実施例の半導体装置６１は、例えば、銅（Ｃｕ）からなる第２の金属層１８が、電位的に貴（安定）な（イオン化傾向の小さい）金属を含む第３の金属層１９、例えば、金（Ａｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）等で覆われていることにより、拡散、腐蝕を防止することができる。
また、本実施例の半導体装置６１は、半導体素子が形成された半導体基板１０の主面に対して垂直な方向からみたとき、半導体基板１０の上に、第１の金属層１４と、第２の金属層１８と第３の金属層１９とが、実質同一形状のパターニングで形成された電極配線３１を有する。
従って、電極配線３１の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
なお、図３（ｄ）、図５（ｃ）に表したように、半導体装置６２、６３は、半導体装置６１と実質同一構造となる。
また、図６（ｄ）に表したように、半導体装置６４は、バリア層１５、シード層１６及び第２の金属層１８の露出面が、第３の金属層１９で全面コート（被覆）されている。図８（ｃ）に表したように、半導体装置６５は、バリア層１５及び第２の金属層１８の露出面が、第３の金属層１９で覆われている。
さらに、半導体装置６６〜６８も、バリア層１５及び第２の金属層１８の露出面、すなわち第２の金属層１８の上面、側面及びバリア層１５の側面が、第３の金属層１９で覆われており、半導体装置６５と同様の構造を備える。
シード層１６は、第２の金属層１８と同一金属（例えば、銅（Ｃｕ））からなるため、半導体装置６４と半導体装置６５とは、実質同一構造を有するといえる。これらは、半導体装置６１と同様に、第２の金属層１８が、電位的に貴（安定）な（イオン化傾向の小さい）金属を含む第３の金属層１９で覆われていることにより、拡散、腐蝕を防止することができる。また、半導体素子が形成された半導体基板１０の主面に対して垂直な方向からみたとき、半導体基板１０の上に、第１の金属層１４と第２の金属層１８と第３の金属層１９とが、実質同一形状のパターニングで形成された電極配線３２〜３５、３７〜３８を有する。
従って、電極配線３２〜３５、３７〜３８の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。第１の金属層１４と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、第１の金属層１４の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、第１の金属層１４と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
また、図１０（ｂ）に表したように、半導体装置６６は、バリア層１３及び第１の金属層１４がないこと以外は、半導体装置６１と同様である。ただし、バリア層１３及び第１の金属層１４がないため、バリア層１５は必要である。バリア層１５は、第２の金属層１８を半導体基板１０から隔離し、第２の金属層１８が半導体基板１０へ拡散すること、及び第２の金属層１８と半導体基板１０との反応を回避する。
半導体装置６６は、第２の金属層１８が、電位的に貴（安定）な（イオン化傾向の小さい）金属を含む第３の金属層１９で覆われていることにより、拡散、腐蝕を防止することができる。また、半導体素子が形成された半導体基板１０の主面に対して垂直な方向からみたとき、半導体基板１０の上に、バリア層１５と第２の金属層１８と第３の金属層１９とが、実質同一形状のパターニングで形成された積層体３６を有する。
従って、積層体３６の半導体基板１０の主面と平行な任意の面の断面積は一定であり、小さくなっている部分がない。バリア層１５と第２の金属層１８との、半導体基板１０の主面と平行な任意の方向の長さは等しく、バリア層１５の上面面積と第２の金属層１８の下面面積とが等しくなっている。このため、バリア層１５と第２の金属層１８との接触面積を（比較例より）大きくとることができ、低抵抗化することができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１０ 半導体基板
１１、１２ 絶縁膜
１３、１５ バリア層
１４ 第１の金属層
１６ シード層
１７ 絶縁層
１８ 第２の金属層
１９ 第３の金属層
２０ 絶縁層（保護層）
２１、２２ 酸化膜
２６ 第４の金属層
３１〜３５、３７、３８ 電極配線
３６ 積層体
６１〜６８ 半導体装置

Claims (5)

  1. 拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、
    前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、
    前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、
    前記絶縁層を除去する工程と、
    前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、
    前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、
    前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、
    前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、
    前記絶縁層を除去する工程と、
    前記絶縁層を除去した前記第１の金属層の上に酸化膜を形成する工程と、
    前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層を被覆する工程と、
    前記第３の金属層をマスクとして前記第１の金属層を除去することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  3. 拡散層が形成された半導体基板の上に第１の金属層を形成する工程と、
    前記第１の金属層の上に開口部を有する絶縁層を形成する工程と、
    前記絶縁層の開口部において、前記第１の金属層の上に第２の金属層を形成する工程と、
    前記第２の金属層を残して前記絶縁層を除去する工程と、
    前記第２の金属層をマスクとして前記第１の金属層を除去する工程と、
    前記第２の金属層の上面及び側面を第４の金属層で被覆する工程と、
    前記第１の金属層と前記第２の金属層とを保護する開口部を有する保護層を形成する工程と、
    前記保護層の開口部から前記第４の金属層を除去して前記第２の金属層と前記保護層との間に空間を形成する工程と、
    前記空間の前記第２の金属層の露出面に前記第２の金属層よりもイオン化傾向の小さい金属を含む第３の金属層で被覆することにより、前記第１の金属層と前記第２の金属層と前記第３の金属層とを有する電極配線を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  4. 拡散層が形成された半導体基板と、
    前記半導体基板の上に形成された第１の金属層と、
    前記第１の金属層の上に形成された第２の金属層と、
    前記第２の金属層を覆う第３の金属層と、
    を備え、
    前記第１の金属層と前記第２の金属層及び前記第３の金属層とが実質同一形状のパターニングで形成されていることを特徴とする半導体装置。
  5. 前記第３の金属層は、前記第２の金属層よりもイオン化傾向の小さい金属を含むことを特徴とする請求項４記載の半導体装置。
JP2009107728A 2008-12-26 2009-04-27 半導体装置の製造方法 Expired - Fee Related JP5581005B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009107728A JP5581005B2 (ja) 2008-12-26 2009-04-27 半導体装置の製造方法
US12/645,908 US8067310B2 (en) 2008-12-26 2009-12-23 Semiconductor device and method for manufacturing of same
US13/234,099 US8415247B2 (en) 2008-12-26 2011-09-15 Semiconductor device and method for manufacturing of same
US13/794,309 US8810032B2 (en) 2008-12-26 2013-03-11 Semiconductor device and method for manufacturing of same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008334263 2008-12-26
JP2008334263 2008-12-26
JP2009107728A JP5581005B2 (ja) 2008-12-26 2009-04-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010171365A true JP2010171365A (ja) 2010-08-05
JP5581005B2 JP5581005B2 (ja) 2014-08-27

Family

ID=42283888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009107728A Expired - Fee Related JP5581005B2 (ja) 2008-12-26 2009-04-27 半導体装置の製造方法

Country Status (2)

Country Link
US (3) US8067310B2 (ja)
JP (1) JP5581005B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187204A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2015115374A (ja) * 2013-12-09 2015-06-22 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016162975A (ja) * 2015-03-04 2016-09-05 株式会社東芝 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5581005B2 (ja) * 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
CN103296006A (zh) * 2012-02-24 2013-09-11 中国科学院微电子研究所 扩散阻挡层、金属互连结构及其制造方法
US8835319B2 (en) * 2012-03-02 2014-09-16 Infineon Technologies Ag Protection layers for conductive pads and methods of formation thereof
KR20160086487A (ko) * 2015-01-09 2016-07-20 삼성디스플레이 주식회사 플렉서블 터치 패널 및 플렉서블 표시 장치
US20170170215A1 (en) * 2015-12-15 2017-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with anti-acid layer and method for forming the same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318139A (ja) * 1987-06-19 1988-12-27 Matsushita Electric Ind Co Ltd 金属薄膜配線
JPH02253628A (ja) * 1989-03-28 1990-10-12 Nec Corp 半導体装置の製造方法
JPH02281629A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JPH07135209A (ja) * 1993-11-09 1995-05-23 Matsushita Electric Ind Co Ltd 多層配線構造およびその製造方法
JPH10148644A (ja) * 1996-11-19 1998-06-02 Tdk Corp 微小機械素子の製造方法
JP2000340685A (ja) * 1999-05-27 2000-12-08 Rohm Co Ltd ガラスシール電子部品
JP2004193457A (ja) * 2002-12-13 2004-07-08 Nec Kansai Ltd 二層バンプの形成方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2007208181A (ja) * 2006-02-06 2007-08-16 Fuji Electric Holdings Co Ltd 金属配線の形成方法
JP2009016474A (ja) * 2007-07-03 2009-01-22 Toyota Motor Corp 半導体装置の製造方法と半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561082A (en) * 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
US5789320A (en) * 1996-04-23 1998-08-04 International Business Machines Corporation Plating of noble metal electrodes for DRAM and FRAM
US5933752A (en) * 1996-11-28 1999-08-03 Sony Corporation Method and apparatus for forming solder bumps for a semiconductor device
US6376374B1 (en) * 1998-05-12 2002-04-23 Semitool, Inc. Process and manufacturing tool architecture for use in the manufacturing of one or more protected metallization structures on a workpiece
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
JP2000150518A (ja) 1998-11-17 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置の製造方法
DE10011886A1 (de) * 2000-03-07 2001-09-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leiterstruktur für einen integrierten Schaltkreis
JP3957945B2 (ja) * 2000-03-31 2007-08-15 富士通株式会社 半導体装置及びその製造方法
KR100370129B1 (ko) * 2000-08-01 2003-01-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
JP2003023236A (ja) 2001-07-06 2003-01-24 Matsushita Electric Ind Co Ltd 配線板およびその製造方法
JP2003037129A (ja) * 2001-07-25 2003-02-07 Rohm Co Ltd 半導体装置およびその製造方法
JP3688650B2 (ja) * 2002-03-26 2005-08-31 株式会社東芝 電子デバイスの製造方法
TWI343084B (en) * 2006-12-28 2011-06-01 Siliconware Precision Industries Co Ltd Semiconductor device having conductive bumps and fabrication methodthereof
JP2008258499A (ja) 2007-04-06 2008-10-23 Sanyo Electric Co Ltd 電極構造及び半導体装置
JP4588046B2 (ja) * 2007-05-31 2010-11-24 三洋電機株式会社 回路装置およびその製造方法
JP5581005B2 (ja) * 2008-12-26 2014-08-27 株式会社東芝 半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63318139A (ja) * 1987-06-19 1988-12-27 Matsushita Electric Ind Co Ltd 金属薄膜配線
JPH02253628A (ja) * 1989-03-28 1990-10-12 Nec Corp 半導体装置の製造方法
JPH02281629A (ja) * 1989-04-21 1990-11-19 Nec Corp 半導体装置の製造方法
JPH07135209A (ja) * 1993-11-09 1995-05-23 Matsushita Electric Ind Co Ltd 多層配線構造およびその製造方法
JPH10148644A (ja) * 1996-11-19 1998-06-02 Tdk Corp 微小機械素子の製造方法
JP2000340685A (ja) * 1999-05-27 2000-12-08 Rohm Co Ltd ガラスシール電子部品
JP2004193457A (ja) * 2002-12-13 2004-07-08 Nec Kansai Ltd 二層バンプの形成方法
JP2004304167A (ja) * 2003-03-20 2004-10-28 Advanced Lcd Technologies Development Center Co Ltd 配線、表示装置及び、これらの形成方法
JP2007208181A (ja) * 2006-02-06 2007-08-16 Fuji Electric Holdings Co Ltd 金属配線の形成方法
JP2009016474A (ja) * 2007-07-03 2009-01-22 Toyota Motor Corp 半導体装置の製造方法と半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014187204A (ja) * 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2015115374A (ja) * 2013-12-09 2015-06-22 富士電機株式会社 炭化珪素半導体装置の製造方法
JP2016162975A (ja) * 2015-03-04 2016-09-05 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20130187281A1 (en) 2013-07-25
JP5581005B2 (ja) 2014-08-27
US20100164095A1 (en) 2010-07-01
US8067310B2 (en) 2011-11-29
US20120001321A1 (en) 2012-01-05
US8810032B2 (en) 2014-08-19
US8415247B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
JP5581005B2 (ja) 半導体装置の製造方法
JP4741965B2 (ja) 半導体装置およびその製造方法
CN100447979C (zh) 半导体装置及其制造方法
JP2010161215A (ja) 半導体装置及びその製造方法
JP2016225466A (ja) 半導体装置および半導体装置の製造方法
US8013442B2 (en) Semiconductor device and manufacturing method thereof
US8164160B2 (en) Semiconductor device
JP2007208181A (ja) 金属配線の形成方法
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
US20080237853A1 (en) Semiconductor device and manufacturing method of the same
JPH05315332A (ja) 半導体装置およびその製造方法
JPH02125447A (ja) 半導体装置およびその製造方法
JP4906417B2 (ja) 半導体装置の製造方法
JP2000068269A (ja) 半導体装置および半導体装置の製造方法
JP2009088002A (ja) 半導体装置及びその製造方法
JP3647631B2 (ja) 半導体装置及びその製造方法
JP5192171B2 (ja) 半導体装置及びその製造方法
JP2006253666A (ja) 半導体装置およびその製造方法
JP2005064195A (ja) 半導体装置およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
JP4752108B2 (ja) 半導体装置およびその製造方法
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2005085884A (ja) 半導体装置およびその製造方法
JP2007194566A (ja) 半導体装置およびその製造方法
JP2998454B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140714

LAPS Cancellation because of no payment of annual fees