[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4741965B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4741965B2
JP4741965B2 JP2006081084A JP2006081084A JP4741965B2 JP 4741965 B2 JP4741965 B2 JP 4741965B2 JP 2006081084 A JP2006081084 A JP 2006081084A JP 2006081084 A JP2006081084 A JP 2006081084A JP 4741965 B2 JP4741965 B2 JP 4741965B2
Authority
JP
Japan
Prior art keywords
film
insulating film
copper
barrier
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006081084A
Other languages
English (en)
Other versions
JP2007258457A (ja
Inventor
晃 古谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006081084A priority Critical patent/JP4741965B2/ja
Priority to US11/723,498 priority patent/US7755191B2/en
Priority to CN200710089394.2A priority patent/CN101043028A/zh
Publication of JP2007258457A publication Critical patent/JP2007258457A/ja
Application granted granted Critical
Publication of JP4741965B2 publication Critical patent/JP4741965B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、詳しくは多層配線構造を含む半導体装置およびその製造方法に関する。
半導体集積回路装置において、特性の向上および機能あたりのコスト低減を目的として、素子や配線の微細化や配線の多層化が行われている。トランジスタなどの素子は、微細化および種々の対策によって、電気的特性が改善されている。一方、配線では、微細化によって配線抵抗の増加や配線間容量の増加が顕著になっている。配線での信号伝搬の遅延定数は、配線抵抗と配線間容量との積で表されるので、微細化による配線抵抗や配線間容量が増加することにより、近年の半導体集積回路においては、配線での信号伝搬の遅延が回路動作を律速するようになってきている。そのため、回路動作を高速化する目的で、層間絶縁膜には従来のシリコン酸化膜（ＳｉＯ２）よりも比誘電率の小さい低誘電率材料が、配線には比抵抗値の小さい銅（Ｃｕ）が用いられるようになっている。
配線材料として銅を用いた多層配線は、以下のようなダマシン法（damascene process）で形成される。まず、層間絶縁膜に配線溝やビアホール等の凹部を形成し、当該凹部内に銅膜と層間絶縁膜との密着性改善、および銅の拡散を防止するためのバリアメタル膜を堆積する。つづいて、凹部を銅膜で埋め込んだ後、凹部外部に露出した銅膜およびバリアメタル膜をＣＭＰ（化学機械研磨法：chemical mechanical polishing）で除去することにより銅配線または銅ビアが形成される。
このような銅配線または銅ビアにおいて、バリアメタル膜は、たとえばＴｉＮ膜やＷ系の膜等により構成される。バリアメタル膜の比抵抗は銅に比べて１〜２桁以上高い。そのため、配線寸法を微細化するに伴い、配線中のバリアメタル膜の寄与が大きくなり、配線抵抗が上昇してしまうという問題があった。
銅配線において、バリアメタル膜を用いない構成も検討されている。特許文献１（特開１１−４０６７１号公報）には、パターニングされた絶縁層の一部を障壁膜に変換する段階、障壁膜の上に接着層を被覆する段階、接着層の上に導電性金属含有層を形成する段階、を含む半導体装置の製造方法が開示されている。障壁膜は、低誘電率材料により構成された酸化膜である絶縁層にプラズマ窒化ステップを行うことにより形成されたシリコンオキシナイトライドである。接着層は、シリコン、シリコンゲルマニウム、ゲルマニウム等を含む。また、接着層は、マグネシウム、チタン等を含むことができる。
非特許文献１には、ＴＥＯＳ−ＳｉＯ２により構成された絶縁膜の凹部内にＣｕ−Ｍｎ膜を形成し、この膜をシード膜としてめっきにより銅を形成する技術が開示されている。銅膜を形成した後、アニールを行い、Ｃｕ−Ｍｎ膜とＴＥＯＳ−ＳｉＯ２とを反応させて、ＭｎＳｉｘＯｙバリア層を形成している。
特開１１−４０６７１号公報 T. Usui et. al; "Low Resistive and Highly Reliable Cu Dual-Damascene Interconnect Technology Using Self-Formed MnSixOy Barrier Layer"; Proceedings of the IEEE 2005 International Interconnect Technology Conference (IEEE Cat. No. 05TH8780C); IEEE , Piscataway, NJ, USA , 2005 , 242 Pages; 6-8 June 2005; Page 188-90
しかし、特許文献１に記載の技術では、銅膜と接着層との界面や界面近傍において、銅の結晶粒界に高濃度のシリコン等の金属が偏在するため、配線抵抗が増大してしまい、配線を低抵抗化できないという問題がある。
また、非特許文献１に記載の技術では、バリア膜を確実に形成するために、Ｃｕ−Ｍｎ膜の膜厚を厚くする必要がある。そのため、銅配線中のＭｎ濃度が高くなり、配線抵抗が高くなるという問題も生じる。また、Ｍｎを銅膜表面に拡散させるためには、高温でのアニールを長時間行う必要があり、半導体装置の製造安定性が劣化するとともに、処理時間がかかるという問題もある。加えて、ＴＥＯＳ−ＳｉＯ２に代わり多孔質の低誘電率膜が用いられる場合、バリア膜の膜質は多孔質を反映して低密度となるため、バリア性や密着性が低下するという問題もある。
本発明によれば、
基板上に形成された下層導電膜と、
前記下層導電膜上に形成され、前記下層導電膜に達する凹部が形成された層間絶縁膜と、
前記層間絶縁膜の前記凹部側壁を覆うように形成されたＳｉＮまたはＳｉＣＮのバリア絶縁膜と、
前記凹部の底面で前記下層導電膜に接するとともに前記凹部の側壁で前記バリア絶縁膜に接して前記凹部内壁を覆うように形成された、銅と、Ｈｆ、Ｔａ、およびＮｂから選択される少なくとも一の金属との合金膜と、
銅を主成分として含み、前記合金膜上に当該合金膜に接して前記凹部を埋め込んで形成された上層導電膜と、を含む半導体装置が提供される。
本発明によれば、
基板上に形成された下層導電膜上に層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記下層導電膜に達する凹部を形成する工程と、
前記凹部内壁を覆うように、ＳｉＮまたはＳｉＣＮのバリア絶縁膜を形成する工程と、
前記凹部底面の前記下層導電膜と接する領域の前記バリア絶縁膜を除去して前記下層導電膜を露出させる工程と、
前記凹部内壁を覆うように、銅と、Ｈｆ、Ｔａ、およびＮｂから選択される少なくとも一の金属との合金膜を形成する工程と、
前記凹部内に、銅を主成分として含む上層導電膜を前記合金膜に接して形成し、前記凹部を埋め込む工程と、を含む半導体装置の製造方法が提供される。
ここで、下層導電膜および上層導電膜は、それぞれ銅を主成分として含む配線またはビアとすることができる。本発明によれば、従来のバリアメタル膜にかえてバリア絶縁膜を設けている。そのため、導電膜側方に抵抗の高い導電材料が設けられず、導電膜の抵抗を低下することができる。
また、通常、銅は絶縁膜に対する密着性が悪いという問題がある。これは、銅の表面エネルギーが充分に大きくないこと、および絶縁膜を構成する元素との生成エンタルピーが高いこと等が原因だと考えられる。そのため、従来、銅と絶縁膜との間にバリアメタル膜を形成し、銅とバリアメタル膜の界面に強い金属結合を形成することにより、銅の密着性を向上させていた。本発明において、バリア絶縁膜と導電膜との間に銅と異種元素との合金膜が設けられる。合金膜中の異種元素として、絶縁膜を構成する元素と強い結合を組む元素を選択することにより、導電膜の密着性を高めることができる。異種元素としては、銅よりも表面エネルギーが大きい元素、バリア絶縁膜を構成する元素、絶縁膜を構成する他の元素との生成エンタルピーが、銅と当該他の元素との生成エンタルピーよりも低い元素等が好ましく用いられる。
図４は、Ｈｆ、Ｔｉ、Ｔａ、Ｎｂ、ＺｒおよびＣｕの表面エネルギーの温度依存性を計算した結果を示す図である（出展：改訂４版 金属データブック）。図示したように、同温度において、Ｈｆ、Ｔｉ、Ｔａ、Ｎｂ、Ｚｒは、いずれもＣｕに比べて、高い表面張力を示している。
また、金属と他の元素との生成エンタルピーを、金属酸化物を例として説明する。図５は、金属酸化物と金属１ｍｏｌ当たりの生成エンタルピー（ｋＪ／ｍｏｌ）との関係を示す図である（ＭｘＯｙの生成エンタルピーがΔＨｋＪ／ｍｏｌであれば、金属１ｍｏｌ当りの生成エンタルピーは、ΔＨ／ｘｋＪ／ｍｏｌとなる、（出展：CRC HANDBOOK OF CHEMISTRY AND PHYSICS 86TH ED. 2005-2006））。図示したように、ＣｕＯは他の金属（Ａｌ、Ｃｏ、Ｃｒ、Ｈｆ、Ｍｇ、Ｍｎ、Ｍｏ、Ｔｉ、Ｗ、Ｒｕ、Ｔａ、Ｎｂ、Ｚｒ）の酸化物やＳｉＯ２に比べて生成エンタルピーが著しく高い。ここでは、酸化物を例として示したが、たとえば窒化物でも同様の傾向を示し、銅と他の元素との生成エンタルピーは高くなる傾向にある。また、他の金属の中でも、Ｈｆ、Ｔｉ、Ｔａ、Ｎｂ、Ｚｒ等はとくに他の元素との生成エンタルピーが低くなる傾向にある。そのため、このような金属と銅との合金膜を用いることにより、絶縁膜との密着性が向上すると考えられる。以上のように、Ｈｆ、Ｔｉ、Ｔａ、Ｎｂ、Ｚｒは、表面張力（表面エネルギー）および生成エンタルピー（結合エネルギー）の両方の観点から、銅よりも絶縁膜に対する密着性が高くなると考えられる。
また、合金膜が銅を含むため、合金膜の抵抗を低く保つことができる。本発明によれば、導電膜と合金膜との間、および合金膜とバリア絶縁膜との界面においても、銅と異種元素との合金が形成されている。そのため銅の結晶粒界に高濃度の異種元素が偏在することなく、合金膜の抵抗を低く保つことができる。さらに、下層導電膜と上層導電膜との間には、合金膜のみが設けられる。そのため、これらの間の抵抗も低減することができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、配線を低抵抗化するとともに、配線材料と層間絶縁膜との密着性を向上させることができる。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施の形態における半導体装置の構成を示す断面図である。本実施の形態において、デュアルダマシン構造の配線が形成される。
半導体装置１００は、トランジスタ等の素子が表面に形成された半導体基板（不図示）、半導体基板上に形成された第１の層間絶縁膜１０２、第１のエッチング阻止膜１０４、第２の層間絶縁膜１０６、第１のキャップ絶縁膜１０８、第３の層間絶縁膜１１０、第２のエッチング阻止膜１１２、および第４の層間絶縁膜１１４を含む。
半導体装置１００は、第１のエッチング阻止膜１０４および第２の層間絶縁膜１０６中に形成された第１のバリア絶縁膜１２０および下層配線１２６（下層導電膜）と、第１のキャップ絶縁膜１０８、第３の層間絶縁膜１１０、第２のエッチング阻止膜１１２、および第４の層間絶縁膜１１４中に形成された第２のバリア絶縁膜１２８および上層配線１３４とを含む。下層配線１２６は、第１の接着合金膜１２２および第１の銅含有導電膜１２４により構成される。上層配線１３４は、第２の接着合金膜１３０（合金膜）および第２の銅含有導電膜１３２により構成される。第１の銅含有導電膜１２４および第２の銅含有導電膜１３２は、たとえば微量のＡｌやＡｇ等の銅以外の金属を含むことができるが、銅を主成分として含む材料により構成される。本実施の形態において、第１の銅含有導電膜１２４および第２の銅含有導電膜１３２は、銅膜とすることができる。
第１のバリア絶縁膜１２０および第２のバリア絶縁膜１２８は、銅の拡散を防止する材料により構成される。第１のバリア絶縁膜１２０および第２のバリア絶縁膜１２８は、実質的に酸素を含まない材料により構成される。これにより、合金膜とバリア絶縁膜との間の密着性を向上させることができる。とくに、絶縁膜が酸素を含む場合、絶縁膜と銅膜との密着性が劣化するという問題がある。これは、銅膜が絶縁膜中の酸素により酸化されるためだと考えられる。しかし、本実施の形態において、バリア絶縁膜が酸素を実質的に含まないので、合金膜が界面に銅を含む場合でも、密着性を良好にすることができる。また、このような密着性の劣化を防ぐことにより、バリア絶縁膜の拡散防止機能を向上させることができる。さらに、バリア絶縁膜が酸素を実質的に含まないので、合金膜が酸化されるのを防ぐことができる。これにより、上記のように密着性を良好にすることができるとともに、配線を低抵抗化することができる。さらに、配線容量を設計通りに保つことができる。第１のバリア絶縁膜１２０および第２のバリア絶縁膜１２８は、たとえばＳｉＮ膜（シリコン窒化膜）またはＳｉＣＮ膜により構成することができる。
本実施の形態において、第１の接着合金膜１２２および第２の接着合金膜１３０は、銅と銅とは異なる異種元素との合金膜により構成される。ここで、接着合金膜中の異種元素の含有量は、たとえば、接着合金膜を構成する材料に対する異種元素の含有率が０．１質量％以上とすることができる。また、接着合金膜中の異種元素の含有量は、たとえば、接着合金膜を構成する材料に対する異種元素の含有率が３０質量％以下とすることができる。第１の接着合金膜１２２は、第１のバリア絶縁膜１２０および第１の銅含有導電膜１２４の間にこれらに接して設けられる。第１の接着合金膜１２２は、銅を含むため、第１の銅含有導電膜１２４に対して良好な接着性を示す。同様に、第２の接着合金膜１３０は、第２のバリア絶縁膜１２８および第２の銅含有導電膜１３２の間にこれらに接して設けられる。第２の接着合金膜１３０は、銅を含むため、第２の銅含有導電膜１３２に対して良好な接着性を示す。また、第１のバリア絶縁膜１２０および第２のバリア絶縁膜１２８は、それぞれ、バリア絶縁膜１２０および第２のバリア絶縁膜１２８に対して良好な接着性を有する材料により構成することができる。
以下、第２の接着合金膜１３０を例として説明する。第１の接着合金膜１２２も第２の接着合金膜１３０と同様の構成とすることができる。第２の接着合金膜１３０において、第２の銅含有導電膜１３２と接する界面から第２のバリア絶縁膜１２８と接する界面にわたって、銅と異種元素の組成が略均一となるようにすることができる。本実施の形態において、第２の接着合金膜１３０は、比抵抗の低い銅を含むとともに、銅と異種元素との合金により構成される。これにより、第２の接着合金膜１３０を低抵抗化することができる。また、第２の接着合金膜１３０は、銅と異種元素との化合物により構成することもできる。これにより、第２の接着合金膜１３０をさらに低抵抗化することができる。
第２の接着合金膜１３０に含まれる異種元素は、第２のバリア絶縁膜１２８を構成する少なくとも一の元素とすることができる。たとえば、第２のバリア絶縁膜１２８がＳｉを含む場合、異種元素は、Ｓｉとすることができる。第２の接着合金膜１３０は、銅シリサイド層により構成することができる。
また、第２の接着合金膜１３０に含まれる異種元素は、Ｈｆ、Ｔａ、Ｔｉ、Ｎｂ、およびＺｒから選択される少なくとも一の金属元素とすることができる。このような金属元素は、銅よりも表面張力が大きく、銅を主成分とする膜に比べて絶縁膜に対する密着性が良好になる。
第１のバリア絶縁膜１２０は、第１のエッチング阻止膜１０４および第２の層間絶縁膜１０６に形成された凹部側壁を覆うように形成される。第１の接着合金膜１２２は、第１のエッチング阻止膜１０４および第２の層間絶縁膜１０６に形成された凹部内壁を覆うように、第１のバリア絶縁膜１２０に接して形成される。第１の銅含有導電膜１２４は、第１の接着合金膜１２２上に第１の接着合金膜１２２に接して凹部を埋め込んで形成される。
第２のバリア絶縁膜１２８は、第１のキャップ絶縁膜１０８、第３の層間絶縁膜１１０、および第２のエッチング阻止膜１１２に形成された凹部側壁を覆うように形成される。第２の接着合金膜１３０は、凹部の底面で第１の銅含有導電膜１２４に接するとともに凹部の側壁で第２のバリア絶縁膜１２８に接して凹部内壁を覆うように形成される。第２の銅含有導電膜１３２は、第２の接着合金膜１３０上に第２の接着合金膜１３０に接して凹部を埋め込んで形成される。
なお、ここでは、凹部底部全面に第１のバリア絶縁膜１２０が形成された例を示すが、下層配線１２６がさらにその下層の配線等と接続される場合、第２のバリア絶縁膜１２８と同様、接続箇所には第１のバリア絶縁膜１２０が形成されないようにすることができる。
次に、半導体装置１００の製造手順を説明する。図２および図３は、本実施の形態における半導体装置１００の製造手順を示す工程断面図である。
ここでは、下層配線１２６が形成された状態からの手順を説明する。下層配線１２６を形成後、下層配線１２６上に、第１のキャップ絶縁膜１０８、第３の層間絶縁膜１１０、第２のエッチング阻止膜１１２、および第４の層間絶縁膜１１４をこの順で積層する。
第３の層間絶縁膜１１０および第４の層間絶縁膜１１４は、ＳｉおよびＯを含む材料により構成することができる。本実施の形態において、第３の層間絶縁膜１１０および第４の層間絶縁膜１１４は、低誘電率膜により構成することができる。第３の層間絶縁膜１１０および第４の層間絶縁膜１１４は、たとえば、ＳｉＯＣにより構成することができる。第２の層間絶縁膜１０６も、第３の層間絶縁膜１１０等と同様の材料により構成することができる。第１の層間絶縁膜１０２は、たとえばＳｉＯ２により構成することができる。
第２のエッチング阻止膜１１２は、たとえば、ＳｉＣ、ＳｉＣＮ、ＳｉＯＣ、またはＳｉＯＮ等により構成することができる。第１のエッチング阻止膜１０４も第２のエッチング阻止膜１１２と同様の材料により構成することができる。第１のキャップ絶縁膜１０８は、たとえばＳｉＣＮにより構成することができる。
つづいて、第４の層間絶縁膜１１４、第２のエッチング阻止膜１１２、第３の層間絶縁膜１１０および第１のキャップ絶縁膜１０８をエッチングして、第１の銅含有導電膜１２４に達するデュアルダマシン配線溝１４０を形成する。これにより、デュアルダマシン配線溝１４０の底部に、第１の銅含有導電膜１２４の表面が露出する（図２（ａ））。
次いで、デュアルダマシン配線溝１４０内壁を覆うように、第２のバリア絶縁膜１２８を形成する（図２（ｂ））。第２のバリア絶縁膜１２８は、ＣＶＤ法（化学気相成長法）により堆積させて形成することができる。ここで、第２のバリア絶縁膜１２８は、ＳｉＮ膜とすることができる。このように、第２のバリア絶縁膜１２８をＣＶＤ法等により、堆積させて形成することにより、第２のバリア絶縁膜１２８の構成材料が第３の層間絶縁膜１１０や第４の層間絶縁膜１１４の構成材料に依存しないようにすることができる。これにより、たとえば第３の層間絶縁膜１１０や第４の層間絶縁膜１１４が酸素を含む場合でも、第２のバリア絶縁膜１２８が酸素を実質的に含まない構成とすることができる。これにより、上述したように、第２の接着合金膜１３０との密着性を向上させたり、銅の拡散防止機能を向上させたり、第２の接着合金膜１３０の酸化を防ぐことができる。
その後、デュアルダマシン配線溝１４０底部の第１の銅含有導電膜１２４と接する領域に形成された第２のバリア絶縁膜１２８（膜厚約１〜２０ｎｍ）を選択的に除去して、第１の銅含有導電膜１２４を露出させる（図２（ｃ））。図２（ｂ）に示したように、デュアルダマシン配線溝１４０内にＣＶＤ法で第２のバリア絶縁膜１２８を形成した場合、第２のバリア絶縁膜１２８は、デュアルダマシン配線溝１４０底部の第１の銅含有導電膜１２４と接する領域において、他の領域よりも膜厚が薄く形成される。そのため、本実施の形態において、第２のバリア絶縁膜１２８を全面的にドライエッチングすることにより、デュアルダマシン配線溝１４０底部の第２のバリア絶縁膜１２８を選択的に除去することができる。
つづいて、デュアルダマシン配線溝１４０内壁を覆うように、第２の接着合金膜１３０（膜厚約１〜２０ｎｍ）を形成する（図３（ａ））。異種元素がＳｉの場合、第２の接着合金膜１３０は、たとえば銅を含む原料とＳｉを含む原料とを用いたＡＬＤ（Atomic Layer Deposition）法により形成することができる。また、スパッタ法やＡＬＤ法により銅膜を形成した後、Ｓｉを含む分子のクラスタイオンを用いたガスクラスタイオンビームを銅膜に照射する方法により形成することもできる。また、第２の接着合金膜１３０は、銅と異種元素との合金をターゲットとして用いて、スパッタリング法により形成することもできる。
次いで、第２の接着合金膜１３０に接するとともに、デュアルダマシン配線溝１４０を埋め込む第２の銅含有導電膜１３２を形成する（図３（ｂ））。第２の銅含有導電膜１３２の製造方法はとくに制限されず、たとえば、無電解めっき法、電解めっき法、ＣＶＤ法、ＡＬＤ法、または超臨界流体法等により形成することができる。第２の銅含有導電膜１３２を電解めっき法で形成する場合、第２の接着合金膜１３０をシード膜として用いることができる。これにより、シード膜を形成する工程を省略することができる。ただし、第２の接着合金膜１３０の膜厚が薄い等の場合、第２の接着合金膜１３０上に銅を含むシード膜を形成し、当該シード膜を用いてめっき法により第２の銅含有導電膜１３２を形成することもできる。
その後、デュアルダマシン配線溝１４０外部に露出した第２の銅含有導電膜１３２、第２の接着合金膜１３０、および第２のバリア絶縁膜１２８をＣＭＰで除去する。これにより、図１に示した構成の半導体装置１００が形成される。
また、図３（ｃ）に示すように、第２のバリア絶縁膜１２８はＣＭＰで除去せず、デュアルダマシン配線溝１４０外部に残したままで上層を形成することもできる。このようにすれば、第２のバリア絶縁膜１２８をＣＭＰ時に第４の層間絶縁膜１１４を保護する保護膜として機能させることができる。
従来のように配線に、ＴｉＮやＷ系の膜等のバリアメタル膜が形成された場合、銅含有導電膜をＣＭＰで除去する工程につづいて、配線溝外部に露出したバリアメタル膜をＣＭＰで除去していた。この場合、銅含有導電膜とバリアメタル膜とでは、ＣＭＰ用研磨液が異なるため、別工程でＣＭＰを行う必要があった。しかし、本実施の形態においては、配線にバリアメタル膜が形成されない。第１の接着合金膜１２２は、第１の銅含有導電膜１２４と同様に銅を含む材料により構成される。そのため、第１の銅含有導電膜１２４および第１の接着合金膜１２２を同時にＣＭＰで除去することができ、工程を簡略化することができる。
また、従来のバリアメタル膜は、標準電極電位が銅含有導電膜よりも高く、銅含有導電膜とバリアメタル膜とが接した状態でＣＭＰ用研磨液にさらされると、両者の標準電極電位の差異により局部電池が形成される。そのため、両者に電流が流れ、バリアメタル膜のガルバニック腐食が生じるという問題もあった。しかし、本実施の形態においては、配線にバリアメタル膜が形成されない。第１の接着合金膜１２２に含まれる異種元素は銅よりも標準電極電位が低いため、接着合金膜１２２は、銅を主成分として含む第１の銅含有導電膜１２４よりも低い標準電極電位を取る。そのため、バリアメタル膜を用いた場合に問題となるガルバニック腐食を防ぐこともできる。
また、第１の接着合金膜１２２に銅が含まれるため、第１の接着合金膜１２２と第１の銅含有導電膜１２４との標準電極電位が近くなる。そのため、第１の銅含有導電膜１２４をめっき法で形成する際に、第１の接着合金膜１２２をシード膜として用いることができ、シード膜を別途形成する必要がなく、工程をさらに簡略化することができる。
以上のように、本実施の形態において、バリア絶縁膜と銅含有導電膜との間に接着合金膜が設けられているので、バリア絶縁膜と銅含有導電膜との密着性を良好にすることができる。また、第１の銅含有導電膜１２４と第２の銅含有導電膜１３２とは、第２の接着合金膜１３０を介して電気的に接続される。第２の接着合金膜１３０は、銅と異種元素の合金により構成されるので、従来のバリアメタル膜に比べて抵抗を低くすることができる。これにより、配線抵抗を低減することができる。
また、第２の銅含有導電膜１３２の側面に、従来のバリアメタル膜のような高抵抗の導電性材料が形成されていると、配線の抵抗が高くなるとともに、配線容量が低下してしまう。とくに、半導体装置が微細化されると、バリアメタル膜が配線に占める割合が高くなり、このような問題が顕著となる。本実施の形態においては、第２の銅含有導電膜１３２の側面にも、従来のバリアメタル膜にかえて、第２の接着合金膜１３０が形成される。そのため、配線の抵抗を低くすることができるとともに、配線容量の低下を防ぐことができる。
また、本実施の形態において、第２の銅含有導電膜１３２が層間絶縁膜と接する領域には、第２の接着合金膜１３０を介してバリア絶縁膜が形成されている。第２の銅含有導電膜１３２の銅が層間絶縁膜に拡散するのを防ぐ拡散防止機能は、バリア絶縁膜により実現される。そのため、第２の接着合金膜１３０に拡散防止機能を持たせる必要がないため、第２の接着合金膜１３０の膜厚を薄くすることができる。これにより、配線抵抗をより低抵抗化することができる。
さらに、本実施の形態において、合金膜は、比抵抗の低い銅を含むとともに、銅と異種元素との合金により構成される。合金膜が銅含有導電膜と接する界面からバリア絶縁膜と接する界面にわたって、銅と異種元素の組成が略均一となるように形成される。これにより、合金膜を低抵抗化することができる。このように、合金膜がバリア絶縁膜との界面においても銅を含むような構成の場合、合金膜を低抵抗化することができる。
さらに、バリア絶縁膜は、実質的に酸素を含まない構成とすることができる。これにより、合金膜との密着性や銅の拡散防止機能を向上させたり、合金膜および銅含有導電膜の酸化を防ぐことができる。本実施の形態における半導体装置１００によれば、銅を主成分として構成された銅含有導電膜との間に合金膜が形成されていること、およびバリア絶縁膜は、実質的に酸素を含まない構成であることから、合金膜の酸化を防ぐことができ、合金膜とバリア絶縁膜との密着性を高めることができる。
銅膜と絶縁膜との密着性を調べた。ここで、Ｓｉ基板上にＳｉＯ２膜を形成し、ＴａＮ膜およびＴａ膜により構成されたバリアメタル膜を形成し、Ｃｕ膜を堆積した。つづいて、Ｃｕ膜上に絶縁膜を形成した。ここで、絶縁膜は、（ｉ）ＳｉＯ２膜、（ｉｉ）ＳｉＮ膜とした。このようなサンプルの表面にダイヤモンドペンで１０×１０の升目をけがいて、テープテストを行った。表１に同様の処理を５回実施した平均の結果を示す。絶縁膜がＳｉＮ膜の場合、剥がれが生じなかった。一方、絶縁膜がＳｉＯ２膜の場合、全升目が剥がれた。これは、絶縁膜中に酸素が含まれると、銅膜が絶縁膜との界面で酸化されるために、銅膜と絶縁膜との密着性が劣化するためだと考えられる。
Figure 0004741965
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態においては、デュアルダマシン構造の配線を例として説明した。デュアルダマシン構造の配線の場合、デュアルダマシン配線溝にバリア絶縁膜を形成する際に、底部のバリア絶縁膜の膜厚が薄く形成される傾向にある。そのため、マスク等を用いることなく、配線溝底部のバリア絶縁膜を選択的に除去することができるという利点がある。しかし、本発明は、シングルダマシン構造に適用することももちろん可能である。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。 Ｈｆ、Ｔｉ、Ｔａ、Ｎｂ、ＺｒおよびＣｕの表面エネルギーの温度依存性を計算した結果を示す図である。 金属酸化物と金属１ｍｏｌ当たりの生成エンタルピー（ｋＪ／ｍｏｌ）との関係を示す図である。
符号の説明
１００ 半導体装置
１０２ 第１の層間絶縁膜
１０４ 第１のエッチング阻止膜
１０６ 第２の層間絶縁膜
１０８ 第１のキャップ絶縁膜
１１０ 第３の層間絶縁膜
１１２ 第２のエッチング阻止膜
１１４ 第４の層間絶縁膜
１２０ 第１のバリア絶縁膜
１２２ 第１の接着合金膜
１２４ 第１の銅含有導電膜
１２６ 下層配線
１２８ 第２のバリア絶縁膜
１３０ 第２の接着合金膜
１３２ 第２の銅含有導電膜
１３４ 上層配線
１４０ デュアルダマシン配線溝

Claims (4)

  1. 基板上に形成された下層導電膜と、
    前記下層導電膜上に形成され、前記下層導電膜に達する凹部が形成された層間絶縁膜と、
    前記層間絶縁膜の前記凹部側壁を覆うように形成されたＳｉＮまたはＳｉＣＮのバリア絶縁膜と、
    前記凹部の底面で前記下層導電膜に接するとともに前記凹部の側壁で前記バリア絶縁膜に接して前記凹部内壁を覆うように形成された、銅と、Ｈｆ、Ｔａ、およびＮｂから選択される少なくとも一の金属との合金膜と、
    銅を主成分として含み、前記合金膜上に当該合金膜に接して前記凹部を埋め込んで形成された上層導電膜と、を含む半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記合金膜は、前記上層導電膜と接する界面から前記バリア絶縁膜と接する界面にわたって、前記合金膜の組成が略均一に構成された半導体装置。
  3. 基板上に形成された下層導電膜上に層間絶縁膜を形成する工程と、
    前記層間絶縁膜に、前記下層導電膜に達する凹部を形成する工程と、
    前記凹部内壁を覆うように、ＳｉＮまたはＳｉＣＮのバリア絶縁膜を形成する工程と、
    前記凹部底面の前記下層導電膜と接する領域の前記バリア絶縁膜を除去して前記下層導電膜を露出させる工程と、
    前記凹部内壁を覆うように、銅と、Ｈｆ、Ｔａ、およびＮｂから選択される少なくとも一の金属との合金膜を形成する工程と、
    前記凹部内に、銅を主成分として含む上層導電膜を前記合金膜に接して形成し、前記凹部を埋め込む工程と、を含む半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記バリア絶縁膜を形成する工程において、化学気相成長法により、前記バリア絶縁膜を形成する半導体装置の製造方法。
JP2006081084A 2006-03-23 2006-03-23 半導体装置およびその製造方法 Expired - Fee Related JP4741965B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006081084A JP4741965B2 (ja) 2006-03-23 2006-03-23 半導体装置およびその製造方法
US11/723,498 US7755191B2 (en) 2006-03-23 2007-03-20 Semiconductor device and method of manufacturing the same
CN200710089394.2A CN101043028A (zh) 2006-03-23 2007-03-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006081084A JP4741965B2 (ja) 2006-03-23 2006-03-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007258457A JP2007258457A (ja) 2007-10-04
JP4741965B2 true JP4741965B2 (ja) 2011-08-10

Family

ID=38532504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006081084A Expired - Fee Related JP4741965B2 (ja) 2006-03-23 2006-03-23 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US7755191B2 (ja)
JP (1) JP4741965B2 (ja)
CN (1) CN101043028A (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764940B1 (en) 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
US8298933B2 (en) * 2003-04-11 2012-10-30 Novellus Systems, Inc. Conformal films on semiconductor substrates
US7842605B1 (en) 2003-04-11 2010-11-30 Novellus Systems, Inc. Atomic layer profiling of diffusion barrier and metal seed layers
US7510634B1 (en) 2006-11-10 2009-03-31 Novellus Systems, Inc. Apparatus and methods for deposition and/or etch selectivity
US7772110B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Electrical contacts for integrated circuits and methods of forming using gas cluster ion beam processing
KR101649714B1 (ko) * 2008-03-21 2016-08-30 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호접속부를 위한 자기정렬 배리어 층
JP2010010337A (ja) * 2008-06-26 2010-01-14 Spansion Llc 半導体装置およびその製造方法
KR101770538B1 (ko) 2009-10-23 2017-08-22 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 상호 접속부를 위한 자기―정렬 배리어 및 캡핑 층
CN102214612B (zh) * 2011-05-27 2015-10-07 上海华虹宏力半导体制造有限公司 静态随机存储器的制备方法
WO2013099300A1 (ja) * 2011-12-28 2013-07-04 国立大学法人東北大学 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法
CN103515298A (zh) * 2012-06-28 2014-01-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN104037160B (zh) * 2013-03-05 2017-02-08 中芯国际集成电路制造(上海)有限公司 铜互连结构及铜互连结构的制作方法
CN104112700B (zh) * 2013-04-18 2017-03-29 中芯国际集成电路制造(上海)有限公司 一种改善金属互连工艺中线路断裂缺陷的方法
JP5917603B2 (ja) * 2014-06-05 2016-05-18 サイプレス セミコンダクター コーポレーション 半導体装置およびその製造方法
KR102341726B1 (ko) * 2015-02-06 2021-12-23 삼성전자주식회사 반도체 소자
FR3042067A1 (fr) * 2015-10-01 2017-04-07 Stmicroelectronics Rousset Protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
FR3050318B1 (fr) * 2016-04-19 2018-05-11 Stmicroelectronics (Rousset) Sas Nouvelle protection contre le claquage premature de dielectriques poreux interlignes au sein d'un circuit integre
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
FR3096830B1 (fr) 2019-05-27 2021-06-18 St Microelectronics Crolles 2 Sas Elément d'interconnexion et son procédé de fabrication
DE102020110480B4 (de) * 2019-09-30 2024-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Middle-of-Line-Interconnect-Struktur und Herstellungsverfahren
CN112582340B (zh) * 2020-12-15 2023-06-30 上海集成电路研发中心有限公司 金属钴互连层和接触孔层的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
JP2004527909A (ja) * 2001-03-27 2004-09-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 誘電体バリアフィルムを用いたダマシンプロセス
JP2005235901A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置の配線の形成方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5821168A (en) 1997-07-16 1998-10-13 Motorola, Inc. Process for forming a semiconductor device
US6475912B1 (en) * 1998-06-01 2002-11-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP2000294634A (ja) 1999-04-07 2000-10-20 Nec Corp 半導体装置及びその製造方法
JP2001023988A (ja) * 1999-07-13 2001-01-26 Ebara Corp 半導体装置及びその製造方法
EP1282911B1 (en) * 2000-05-15 2018-09-05 Asm International N.V. Process for producing integrated circuits
US6693356B2 (en) 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
JP3967196B2 (ja) * 2002-05-30 2007-08-29 富士通株式会社 半導体装置及びその製造方法
US6943111B2 (en) * 2003-02-10 2005-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier free copper interconnect by multi-layer copper seed
CN100407400C (zh) 2003-05-29 2008-07-30 日本电气株式会社 布线结构
JP2006324414A (ja) * 2005-05-18 2006-11-30 Toshiba Corp 半導体装置及びその製造方法
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004527909A (ja) * 2001-03-27 2004-09-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 誘電体バリアフィルムを用いたダマシンプロセス
US6706629B1 (en) * 2003-01-07 2004-03-16 Taiwan Semiconductor Manufacturing Company Barrier-free copper interconnect
JP2005235901A (ja) * 2004-02-18 2005-09-02 Matsushita Electric Ind Co Ltd 半導体装置の配線の形成方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101043028A (zh) 2007-09-26
US20070222078A1 (en) 2007-09-27
US7755191B2 (en) 2010-07-13
JP2007258457A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
JP4741965B2 (ja) 半導体装置およびその製造方法
US8729701B2 (en) Copper diffusion barrier
JP5089244B2 (ja) 半導体装置
US8067836B2 (en) Semiconductor device with reduced increase in copper film resistance
JP2005277390A (ja) 半導体装置及びその製造方法
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
JP4917249B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007096241A (ja) 半導体装置の製造方法及び半導体装置
JP2006019325A (ja) 半導体装置及びその製造方法
JP2008047719A (ja) 半導体装置の製造方法
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
JP2009141058A (ja) 半導体装置およびその製造方法
US7659626B2 (en) Semiconductor device including a barrier metal film
US8536704B2 (en) Semiconductor device and method for fabricating the same
JP2006253666A (ja) 半導体装置およびその製造方法
JP2010129693A (ja) 半導体装置及びその製造方法
JP2005332843A (ja) 半導体装置
JP2007180313A (ja) 半導体装置および半導体装置の製造方法
JP2012009617A (ja) 半導体装置の製造方法、配線用銅合金、及び半導体装置
JP4878518B2 (ja) 半導体装置およびその製造方法
JP2007059734A (ja) 半導体装置の製造方法および半導体装置
JP2010003906A (ja) 半導体装置及びその製造方法
JP2006196642A (ja) 半導体装置およびその製造方法
JP2010050360A (ja) 半導体装置の製造方法
JP2008010896A (ja) 半導体集積回路の配線構造及び配線形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees