JP2010167653A - 駆動回路、光プリントヘッド及び画像形成装置 - Google Patents

Abstract

【課題】良好な印刷品位を得ると共に、チップ面積を削減する。
【解決手段】ＬＥＤ駆動回路を構成する駆動トランジスタのＸ軸方向（ＬＥＤアレイ方向）への配列幅は、駆動電流出力端子ＰＤの配列ピッチＰ１の略２倍に設定されると共に、主駆動トランジスタであるＰＭＯＳ１２２−１，１２２−２の形状が略Ｌ字状になっており、２個の駆動電流出力端子ＰＤ１，ＰＤ２の駆動に係わる２個の駆動部１２３−１，１２３−２が回転対称に配置され、全体として矩形形状をなすように構成されている。そのため、複数のＬＥＤ駆動回路間での駆動電流のばらつきが改善され、ＬＥＤを備えたプリンタにおいては、良好な印刷品位を得ることができる。その上、駆動トランジスタのＹ軸方向（Ｘ軸に対して直交する方向）への占有サイズを減少させることができ、チップ面積を削減できる。
【選択図】図１

Description

本発明は、被駆動素子の群、例えば光源に発光ダイオード（以下「ＬＥＤ」という。）を用いた画像形成装置におけるＬＥＤの列、サーマルプリンタにおける発熱抵抗体の列、表示装置における表示素子の列を選択的に且つサイクル毎に駆動する駆動回路と、それを用いたＬＥＤプリントヘッド等の光プリントヘッド、及び電子写真プリンタ等の画像形成装置に関するものである。

従来、画像形成装置（電子写真プロセスを用いた電子写真プリンタ等）には、例えば、光プリントヘッドとして発光素子（例えば、ＬＥＤ）を直線状に多数配列させたものを用い、個々のＬＥＤを点滅させることにより画像を形成するものである。

このようなＬＥＤプリントヘッドでは、個々のＬＥＤを駆動するための駆動回路は、例えば、下記の特許文献１等に記載された電界効果トランジスタ（以下「ＦＥＴ」という。）等の集積回路（以下「ＩＣ」という。）からなるＩＣチップにより構成され、この駆動用ＩＣチップを、ＬＥＤの配列に対応させてプリント基板上に直線状に配列させ、熱硬化性のペースト樹脂等を用いて接着し、高温硬化させていた。

特開２００７−３２９２９５号公報

しかしながら、従来のＬＥＤプリントヘッドでは、次のような課題があった。
ＬＥＤプリントヘッドに用いられる基板ユニットは、それを構成する駆動用ＩＣチップとプリント基板とを熱硬化性のペースト樹脂等を用いて高温雰囲気中で固着して製造されている。駆動用ＩＣチップに比べてプリント基板の熱膨張係数は大きく、前記高温状態から室温環境に戻した時、駆動用ＩＣチップはその配列方向に大きな収縮応力が働く。この収縮応力は、駆動用ＩＣチップ内の駆動トランジスタに働き、駆動電流変動となって現れる。このような駆動電流の変動が生じると、駆動されるＬＥＤの光量むらを生じ、それを用いる電子写真プリンタの印刷結果に濃度むらとなって現れ、印刷品位を著しく低下させることとなって好ましくない。

本発明の駆動回路は、複数の駆動出力端子にそれぞれ接続された複数の被駆動素子に対して前記複数の駆動出力端子からそれぞれ駆動電流を供給する複数の駆動トランジスタを有する駆動回路において、前記複数の駆動トランジスタの配列ピッチを、前記複数の駆動出力端子の配列ピッチよりも大きくしたことを特徴とする。

本発明の他の駆動回路は、複数の被駆動素子に対して駆動電流を供給する駆動トランジスタを有する駆動回路において、前記駆動トランジスタは、略Ｌ字状に構成され、前記略Ｌ字状の前記駆動トランジスタの一辺と他辺とでゲート長が異なる長さに設定されていることを特徴とする。

本発明の更に他の駆動回路は、複数の被駆動素子に対して駆動電流を供給する駆動トランジスタを有する駆動回路において、前記駆動トランジスタは、矩形形状のゲート電極（以下単に「ゲート」という。）と、前記矩形形状の第１及び第２の辺に沿って形成されたソース領域と、前記矩形形状の第３及び第４の辺に沿って形成されたドレイン領域とを有することを特徴とする。

本発明の光プリントヘッドは、基板と、前記基板上に複数配列された前記発明の駆動回路と、前記複数の被駆動素子としての発光素子アレイと、前記発光素子アレイが発する光を集光するレンズアレイとを備えたことを特徴とする。

本発明の画像形成装置は、前記発明の光プリントヘッドと、前記光プリントヘッドの発光方向に対向して設けられた感光体とを有することを特徴とする。

本発明によれば、例えば、光プリントヘッドの使用温度が変わって駆動回路に熱応力が加わる状況においても、駆動電流のばらつきが生じることがなくなる。そのため、印刷濃度のむらを防止でき、印刷品位に優れた画像形成装置を実現できる。その上、駆動回路の占有サイズを減少させることができ、チップ面積の削減とそれによる製造コストの低減をも実現することができる。

本発明の実施例１における図８中の駆動トランジスタを示す構成図である。 本発明の実施例１における画像形成装置を示す概略の構成図である。 図２中のＬＥＤプリントヘッドの構成を示す概略の断面図である。 図２のプリンタ制御回路の構成を示すブロック図である。 図４中のＬＥＤプリントヘッドを示す構成図である。 図５中のドライバＩＣの構成を示す平面図である。 図５中のドライバＩＣの詳細な構成を示すブロック図である。 図７中のＬＥＤの駆動回路を示す回路図である。 図３中のＬＥＤプリントヘッド基板ユニットを示す構成図である。 駆動トランジスタに応力が加わった場合の特性変化を説明するための図である。 図１において説明した駆動トランジスタを図解してその動作を説明するための平面図である。 従来のＬＥＤプリントヘッドを構成する駆動トランジスタの比較例を示す図である。 比較例のＬＥＤプリントヘッドにおいてドット毎の駆動電流を周囲温度を変えて測定した結果を模式的に示す図である。 本発明の実施例１における図１の駆動トランジスタを備えるＬＥＤプリントヘッドにおいて、低温雰囲気中におけるドット毎の駆動電流を測定した結果を模式的に示す図である。 図８中の駆動トランジスタの平面図を示す本発明の実施例２の構成図である。 本発明の実施例２のＬＥＤプリントヘッドにおいて低温雰囲気中におけるドット毎の駆動電流の測定結果を模式的に示す図である。 図８中の駆動トランジスタの平面図を示す本発明の実施例３の構成図である。 図１５の主駆動トランジスタを構成するトランジスタ部を抜き出して示した図である。 本発明の実施例３のＬＥＤプリントヘッドにおいて低温雰囲気中におけるドット毎の駆動電流の測定結果を模式的に示す図である。

本発明を実施するための形態は、以下の好ましい実施例の説明を添付図面と照らし合わせて読むと、明らかになるであろう。但し、図面はもっぱら解説のためのものであって、本発明の範囲を限定するものではない。

（実施例１の画像形成装置）
図２は、本発明の実施例１における画像形成装置を示す概略の構成図である。

この画像形成装置１は、発光素子（例えば、ＬＥＤ）を用いた光プリントヘッド（例えば、ＬＥＤプリントヘッド）が搭載された電子写真カラープリンタであり、ブラック（Ｋ）、イエロー（Ｙ）、マゼンタ（Ｍ）及びシアン（Ｃ）の各色の画像を各々に形成する４個のプロセスユニット１０−１〜１０−４を有し、これらが記録媒体（例えば、用紙）２０の搬送経路の上流側から順に配置されている。各プロセスユニット１０−１〜１０−４の内部構成は共通しているため、例えば、マゼンタのプロセスユニット１０−３を例にとり、これらの内部構成を説明する。

プロセスユニット１０−３には、像担持体としての感光体ドラム１１が図２中の矢印方向に回転可能に配置されている。感光体ドラム１１の周囲には、この回転方向上流側から順に、感光体ドラム１１の表面に電荷を供給して帯電させる帯電装置１２と、帯電された感光体ドラム１１の表面に選択的に光を照射して静電潜像を形成する露光装置（例えば、ＬＥＤプリントヘッド）１３が配設されている。更に、静電潜像が形成された感光体ドラム１１の表面に、マゼンタ（所定色）のトナーを付着させて顕像を発生させる現像装置１４と、感光体ドラム１１上のトナーの顕像を転写した際に残留したトナーを除去するクリーニング装置１５が配設されている。なお、これら各装置に用いられているドラム又はローラは、図示しない駆動源からギア等を経由して動力が伝達され回転する。

画像形成装置１の下部には、用紙２０を堆積した状態で収納する用紙カセット２１が装着され、その上方に、用紙２０を１枚ずつ分離させて搬送するためのホッピングローラ２２が配設されている。用紙２０の搬送方向におけるホッピングローラ２２の下流側には、ピンチローラ２３，２４と共に用紙２０を挟持することによってこの用紙２０を搬送する搬送ローラ２５と、用紙２０の斜行を修正し、プロセスユニット１０−１に搬送するレジストローラ２６とが配設されている。これらのホッピングローラ２２、搬送ローラ２５及びレジストローラ２６は、図示しない駆動源からギア等を経由して動力が伝達され回転する。

プロセスユニット１０−１〜１０−４の各感光体ドラム１１に対向する位置には、それぞれ半導電性のゴム等によって形成された転写ローラ２７が配設されている。各転写ローラ２７には、感光体ドラム１１上に付着されたトナーによる顕像を用紙２０に転写する転写時に、各感光体ドラム１１の表面電位とこれら各転写ローラ２７の表面電位に電位差を持たせるための電位が印加されている。

プロセスユニット１０−４の下流には、定着装置２８が配設されている。定着装置２８は、加熱ローラとバックアップローラとを有し、用紙２０上に転写されたトナーを加圧・加熱することによって定着する装置であり、この下流に、排出ローラ２９，３０、排出部のピンチローラ３１，３２、及び用紙スタッカ部３３が設けられている。排出ローラ２９，３０は、定着装置２８から排出された用紙２０を、排出部のピンチローラ３１，３２と共に挟持し、用紙スタッカ部３３に搬送する。これら定着装置２８及び排出口ーラ２９等は、図示しない駆動源からギア等を経由して動力が伝達されて回転する。

このように構成される画像記録装置１は、次のように動作する。
先ず、用紙カセット２１に堆積した状態で収納されている用紙２０が、ホッピングローラ２２によって、上から１枚ずつ分離されて搬送される。続いて、この用紙２０は、搬送ローラ２５、レジストローラ２６及びピンチローラ２３，２４に挟持されて、プロセスユニット１０−１の感光体ドラム１１と転写ローラ２７の間に搬送される。その後、用紙２０は、感光体ドラム６１及び転写ローラ２７に挟持され、その記録面にトナー像が転写されると同時に感光体ドラム１０−１の回転によって搬送される。同様にして、用紙２０は、順次プロセスユニット１０−２〜１０−４を通過し、その通過過程で、各光プリントヘッド１３により形成された静電潜像を各現像装置１４によって現像した各色のトナー像が、その記録面に順次転写されて重ね合わされる。

このようにして記録面上に各色のトナー像が重ね合わされた後、定着装置２８によってトナー像が定着された用紙２０は、排出ローラ２９，３０及びピンチローラ３１，３２に扶持されて、画像形成装置１の外部の用紙スタッカ部３３に排出される。以上の過程を経て、カラー画像が用紙２０上に形成される。

（ＬＥＤプリントヘッド）
図３は、図２中のＬＥＤプリントヘッドの構成を示す概略の断面図である。

このＬＥＤプリントヘッド１３は、ベース部材１３ａを有し、このベース部材１３ａ上にプリント基板１３ｂが固定されている。プリント基板１３ｂ上には、駆動回路等が集積された複数個のチップ状のドライバＩＣ１００と複数個のチップ状のＬＥＤアレイ２００とが熱硬化性樹脂により固着され、それらの複数個のドライバＩＣ１００と複数個のＬＥＤアレイ２００とが、図示しないボンディングワイヤ等により相互に接続されている。複数個のＬＥＤアレイ１００上には、柱状の光学素子を多数配列してなるロッドレインズアレイ１３ｃが配置され、このロッドレインズアレイ１３ｃがホルダ１３ｄにより固定されている。ベース部材１３ａ、プリント基板１３ｂ及びホルダ１３ｄは、クランプ部材１３ｅ，１３ｆにより固定されている。

（プリンタ制御回路）
図４は、図２の電子写真プリンタにおけるプリンタ制御回路の構成を示すブロック図である。

このプリンタ制御回路は、電子写真プリンタにおける印字部の内部に配設された印刷制御部４０を有している。印刷制御部４０は、マイクロプロセッサ、読み出し専用メモリ（ＲＯＭ）、随時読み書き可能なメモリ（ＲＡＭ）、信号の入出力を行う入出力ポート、タイマ等によって構成され、図示しない上位コントローラからの制御信号ＳＧｌ、及びビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御して印刷動作を行う機能を有している。印刷制御部４０には、プロセスユニット１０−１〜１０−４の４個のＬＥＤプリントヘッド１３、定着装置２８の加熱ローラ２８ａ、ドライバ４１，４３、用紙吸入口センサ４５、用紙排出口センサ４６、用紙残量センサ４７、用紙サイズセンサ４８、定着装置用温度センサ４９、帯電用高圧電源５０、及び転写用高圧電源５１等が接続されている。ドライバ４１には現像・転写プロセス用モータ（ＰＭ）４２が、ドライバ４３には用紙送りモータ（ＰＭ）４４、帯電用高圧電源５０には現像装置１４が、転写用高圧電源５１には転写ローラ２７が、それぞれ接続されている。

このような構成のプリンタ制御回路では、次のような動作を行う。
印刷制御部４０は、上位コントローラからの制御信号ＳＧｌによって印刷指示を受信すると、先ず、温度センサ４９によって定着装置２８内の加熱ローラ２８ａが使用可能な温度範囲にあるか否かを検出し、温度範囲になければ加熱ローラ２８ａに通電し、使用可能な温度まで定着装置２８を加熱する。次に、ドライバ４１を介して現像・転写プロセス用モータ４２を回転させ、同時にチャージ信号ＳＧＣによって帯電用高圧電源５０をオンにし、現像装置１４の帯電を行う。

そして、セットされている図２中の用紙２０の有無及び種類が用紙残量センサ４７、用紙サイズセンサ４８によって検出され、その用紙２０に合った用紙送りが開始される。ここで、用紙送りモータ４４はドライバ４３を介して双方向に回転させることが可能であり、最初に逆転させて、用紙吸入口センサ４５が検知するまで、セットされた用紙２０を予め設定された量だけ送る。続いて、正回転させて用紙２０をプリンタ内部の印刷機構内に搬送する。

印刷制御部４０は、用紙２０が印刷可能な位置まで到達した時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コントローラにおいてページ毎に編集され、印刷制御部４０に受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡＯとして各ＬＥＤプリントヘッド１３に転送される。各ＬＥＤプリントヘッド１３は、それぞれ１ドット（ピクセル）の印字のために設けられたＬＥＤを複数個線上に配列したものである。

印刷制御部４０は１ライン分のビデオ信号ＳＧ２を受信すると、各ＬＥＤプリントヘッド１３にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤＤＡＴＡを各ＬＥＤプリントヘッド１３内に保持させる。又、印刷制御部４０は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、各ＬＥＤプリントヘッド１３に保持した印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤＤＡＴＡＯについて印刷することができる。

なお、印刷制御部４０から各ＬＥＤプリントヘッド１３に送信されるクロック信号ＨＤ−ＣＬＫ、主走査同期信号ＨＤ−ＨＳＹＮＣ−Ｎ、及びストローブ信号ＨＤ−ＳＴＢ−Ｎの内、クロック信号ＨＤ−ＣＬＫは、印刷データ信号ＨＤＤＡＴＡ３〜ＨＤ−ＤＡＴＡＯをＬＥＤプリントヘッド１３へ送信するための信号である。

ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。各ＬＥＤプリントヘッド１３によって印刷される情報は、マイナス電位に帯電された図示しない各感光体ドラム１１上において電位の上昇したドットとして潜像化される。そして、現像装置１４において、マイナス電位に帯電された画像形成用のトナーが、電気的な吸引力によって各ドットに吸引され、トナー像が形成される。

その後、トナー像は転写ローラ２７へ送られ、一方、転写信号ＳＧ４によってプラス電位に転写用高圧電源５１がオン状態になり、転写ローラ２７２８は感光体ドラム１１と転写ローラ２７との間隔を通過する用紙２０上にトナー像を転写する。転写されたトナー像を有する用紙２０は、加熱ローラ２８ａを内蔵する定着装置２８に当接して搬送され、この定着装置２８の熱によって用紙２０に定着される。この定着された画像を有する用紙２０は、更に搬送されてプリンタの印刷機構から用紙排出口センサ４６を通過してプリンタ外部へ排出される。

印刷制御部４０は、用紙サイズセンサ４８、及び用紙吸入口４５の検知に対応して、用紙２０が転写装置２８を通過している間だけ転写用高圧電源５１からの電圧を転写装置２８に印加する。印刷が終了し、用紙２０が用紙排出口センサ４６を通過すると、帯電用高圧電源５０による現像装置１４への電圧の印加を終了し、同時に現像・転写プロセス用モータ４２の回転を停止させる。以後、上記の動作を繰り返す。

（ＬＥＤプリントヘッド）
図５は、図４中の各プロセッサユニット１０−１〜１０−４における各ＬＥＤプリントヘッド１３を示す構成図である。

このＬＥＤプリントヘッド１３は、例えば、Ａ４サイズの用紙に１インチ当たり６００ドットの解像度で印刷可能な構成になっている。ＬＥＤ素子２０１，２０２，・・・の総数は４９９２ドットであり、これを構成するために２６個のＬＥＤアレイ２００−１，２００−２，・・・が配列されている。各ＬＥＤアレイ２００−１，２００−２，・・・は、各々１９２個のＬＥＤ２０１，２０２，・・・を有し、各ＬＥＤアレイ２００−１，２００−２，・・・内の各ＬＥＤ２０１，２０２，・・・において、奇数（ＯＤＤ）番目のＬＥＤ２０１，・・・のカソード同士、偶数（ＥＶＥＮ）番目のＬＥＤ２０２，・・・のカソード同士が接続され、隣接して配置される２個のＬＥＤ２０１，２０２，・・・のアノード端子同士が接続されており、奇数番目のＬＥＤ２０１，・・・と偶数番目のＬＥＤ２０２，・・・とは時分割に駆動される。

２６個のＬＥＤアレイ２００−１，２００−２，・・・に対応して、２６個のドライバＩＣ（ＩＣ）１００−１，１００−２，・・・が配列されている。これらの２６個のドライバＩＣ１００−１，１００−２，・・・は、同一の回路により構成され、隣接するドライバＩＣ１００−１，１００−２，・・・がカスケード接続（縦続接続）されている。

ＬＥＤアレイ２００−１，２００−２，・・・の近傍には、奇数（ＯＤＤ）側と偶数（ＥＶＥＮ）側の２個のパワーＭＯＳトランジスタ（例えば、ＮチャネルＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）２１１，２１２が設けられている。奇数（ＯＤＤ）側のＮＭＯＳ２１１のドレインは、奇数側のＬＥＤ２０１，・・・のカソードと共通に接続され、偶数（ＥＶＥＮ）側のＮＭＯＳ２１２のドレインは、偶数側のＬＥＤ２０２，・・・のカソードと共通に接続されている。各ＮＭＯＳ２１１，２１２のソースは、グランドに接続されている。ＮＭＯＳ２１１のゲートは、ドライバＩＣ１００−１のＫＤＲＶ端子と接続され、ＮＭＯＳ２１２のゲートは、ドライバＩＣ１００−２のＫＤＲＶ端子と接続されている。

次に、図５のＬＥＤプリントヘッド１３における動作を説明する。
図５に示す構成においては、印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は４本であり、隣接するＬＥＤ８個のうち、奇数番目同士あるいは偶数番目同士の４画素分のデータをクロック信号ＨＤ−ＣＬＫ毎に同時に送出する構成になっている。このため、図４の印刷制御部４０から出力される印刷データ信号ＨＤ−ＤＡＴＡ３〜ＨＤ−ＤＡＴＡ０は、クロック信号ＨＤ−ＣＬＫと共に全ドライバＩＣ１００−１，・・・に入力され、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・が後述する各ドライバＩＣ１００−１，・・・内のフリッププロップ回路（以下「ＦＦ」という、）から成るシフトレジスタ中を順次転送される。

次に、ラッチ信号ＨＤ−ＬＯＡＤが全ドライバＩＣ１００−１，・・・に入力され、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・が後述する各ドライバＩＣ１００−１，・・・内の各ＦＦに対応して設けられたラッチ回路にラッチされる。続いて、ビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・と印刷駆動信号ＨＤ−ＳＴＢ−Ｎとによって、ＬＥＤ２０１，０２，・・・の内、高レベル（以下「Ｈレベル」という。）であるドットデータＤＯ１，ＤＯ２，・・・に対応するものが点灯される。

なお、全ドライバＩＣ１００−１，１００−２，・・・には、電源電圧ＶＤＤ、グランド電圧ＧＮＤ、時分割駆動において奇数番目のＬＥＤ駆動であるか偶数番目のＬＥＤ駆動であるかの初期状態を設定するための同期信号ＨＤ−ＨＳＹＮＣ−Ｎ、及び、ＬＥＤ駆動のための駆動電流値を指令するための基準電圧ＶＲＥＦがそれぞれ供給される。基準電圧ＶＲＥＦは、ＬＥＤプリントヘッド１３内に設けられた図示しない基準電圧発生回路により発生される。

（ドライバＩＣ）
図６は、図５中のチップ状のドライバＩＣ１００（＝１００−１，１００−２，・・・）における構成を示す平面図である。この図６には、１チップ分のドライバＩＣ１００における端子パッド部と内部回路の配置状況が示されている。

ドライバＩＣ１００には、端子パッド列１０１、シフトレジスタ及びラッチ回路等の論理回路列１０２、駆動回路の前段回路１０３、電源配線１０４、駆動回路列１０５、及び、駆動回路のドットデータＤＯ１〜ＤＯ９６用のパッド列である駆動出力端子（例えば、駆動電流出力端子）ＰＤ１〜ＰＤ９６が設けられている。端子パッド列１０１は、電源電圧ＶＤＤ、ビットデータＤＡＴＡＩＯ〜ＤＡＴＡＩ３、同期信号ＨＳＹＮＣ、ラッチ信号ＬＯＡＤ、クロック信号ＣＬＫ、電源電圧ＶＤＤ、グランド電圧ＧＮＤ、基準電圧ＶＲＥＦ、印刷駆動信号ＳＴＢ、ゲート信号ＫＤＲＶ、ビットデータＤＡＴＡＯ３〜ＤＡＴＡＯ０、電源電圧ＶＤＤの各端子パッドを有し、これらが順に配列されている。電源配線１０４は、駆動回路列１０５の上層に配置され、端子パッド列１０１の内の３箇所に設けられたＶＤＤ端子と接続されている。

（ドライバＩＣの全体構成）
図７は、図５中のドライバＩＣ１００の詳細な構成を示すブロック図である。

このドライバＩＣ１００は、カスケード接続された複数のＦＦから成るシフトレジスタ１０１を有している。シフトレジスタ１０１は、クロック信号ＣＬＫに同期してビットデータＤＡＴＡＩ３〜ＤＡＴＡＩ０を取り込んでシフトする回路であり、この出力側に、セレクタ１０２、ラッチ回路１０３及びメモリ回路１０４が接続されている。セレクタ１０２は、シフトレジスタ１０１の出力を選択してビットデータＤＡＴＡＯ３〜ＤＡＴＡＯ０を出力する回路である。ラッチ回路１０３は、ラッチ信号ＬＯＡＤによりシフトレジスタ１０１の出力をラッチする回路である。

メモリ回路１０４は、各ＬＥＤの光量ばらつき補正のための補正データ（ドット補正データ）やＬＥＤアレイチップ毎の光量補正データ（チップ補正データ）あるいはドライバＩＣ毎の固有データをそれぞれ格納する回路であり、この出力側に、マルチプレクサ１０５が接続されている。マルチプレクサ１０５は、メモリ回路１０４から出力されているドット補正データにおいて、隣接したＬＥＤドットのうち、奇数番目ドットの補正データと偶数番目ドット補正データとを切り替える回路であり、この出力側に、ＬＥＤを駆動するための複数個（例えば、９６個）の駆動回路１１０−１〜１１０−９６が接続されている。各駆動回路１１０−１〜１１０−９６は、制御電圧Ｖが印加され、オン／オフ制御信号Ｓによりオン状態になると、ラッチ回路１０３の出力ビットデータＥ及びマルチプレクサ１０５の出力補正データＱ３〜Ｑ０を入力し、ＬＥＤを点灯するための出力信号ＤＯを各駆動電流出力端子ＰＤ（＝ＰＤ１〜ＰＤ９６）へ出力する回路である。

ドライバＩＣ１００には、制御回路１３０及び制御電圧発生回路１３１が設けられている。制御回路１３０は、電源電圧ＶＤＤ、印刷駆動ＳＴＢ、同期信号ＨＳＹＮＣ、及びラッチ信号ＬＯＡＤを入力し、印刷駆動信号ＳＴＢ及びラッチ信号ＬＯＡＤに基づきオン／オフ制御信号Ｓを生成して駆動回路１１０−１〜１１０−９６へ供給する機能と、補正データをメモリ回路１０４に対して書き込みする時の書き込み指令信号を発生する機能と、マルチプレクサ１０５に対し奇数ドットデータと偶数ドットデータとのデータ切り替え指令信号を発生する機能等とを有している。制御電圧発生回路１３１は、基準電圧ＶＲＥＦに基づき、ＬＥＤ駆動のための制御電圧Ｖを発生する回路である。

このドライバＩＣ１００では、クロック信号ＣＬＫにより、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・がシフトレジスタ１０１中を順次転送される。次に、ラッチ信号ＬＯＡＤにより、前記の４９９２ドット分のビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・がラッチ回路１０３にラッチされる。続いて、ビットデータＤＡＴＡＩ０〜ＤＡＴＡＩ３，・・・及び補正データＱ３〜Ｑ０と印刷駆動信号ＳＴＢとによって、駆動回路１１０−１〜１１０−９６から駆動電流出力端子ＰＤ１〜ＰＤ９６へ、ドットデータＤＯ１〜ＤＯ９６に対応する駆動電流が出力され、ＨレベルのドットデータＤＯ１，・・・に対応するＬＥＤが点灯される。

（ＬＥＤ駆動回路）
図８は、図７中のＬＥＤの駆動回路１１０（＝１１０−１〜１１０−９６）を示す回路図である。

ＬＥＤの駆動回路１１０は、ラッチ回路１０３からのビットデータＥと制御回路１３０からのオン／オフ制御信号Ｓとの否定論理和（以下「ＮＯＲ」という。）を求めるＮＯＲ回路１１１を有している。ＮＯＲ回路１１１の出力側には、４個の否定論理積回路（以下「ＮＡＮＤ回路」という。）１１２〜１１５の入力側と、インバータを構成するＰチャネルＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）１１６及びＮＭＯＳ１１７の各ゲートとが接続されている。各ＮＡＮＤ回路１１２〜１１５は、ＮＯＲ回路１１１の出力データと、マルチプレクサ１０５からの補正データとの否定論理積を求める回路である。ＮＯＲ回路１１１及びＮＡＮＤ回路１１２〜１１５において、各電源端子は図示しない電源電圧ＶＤＤの端子と接続され、各グランド端子は制御電圧Ｖの端子と接続されて制御電圧Ｖｃｏｎｔに保持されている。インバータを構成するＰＭＯＳ１１６及びＮＭＯＳ１１７は、電源電圧ＶＤＤの端子と制御電圧Ｖの端子との間に直列に接続され、ＮＯＲ回路１１１の出力信号を反転して出力するトランジスタである。

各ＮＡＮＤ回路１１２〜１１５の出力側には、各ＰＭＯＳ１１８〜１２１のゲートが接続され、更に、ＰＭＯＳ１１６及びＮＭＯＳ１１７のドレインにも、ＰＭＯＳ１２２のゲートが接続されている。各ＰＭＯＳ１１８〜１１２のソースは、電源電圧ＶＤＤの端子に共通に接続され、ドレインは、ドットデータＤＯ用の駆動電流出力端子ＰＤに共通に接続されている。この駆動電流出力端子ＰＤは、後述するボンディングワイヤ等によりＬＥＤのアノードと接続されている。

後述するように電源電圧ＶＤＤと電圧Ｖｃｏｎｔとの電位差は、ＰＭＯＳ１１８〜１２２がオンする時のゲート・ソース間電圧に略等しく、この電圧を変化させることでＰＭＯＳ１１８〜１２２のドレイン電流を調整することが可能となる。図７の制御電圧発生回路１３１は、基準電圧Ｖｒｅｆを受けて、ＰＭＯＳ１１８〜１２２等のドレイン電流が所定値となるように制御電圧Ｖｃｏｎｔを制御するために設けられている。

次に、この駆動回路１１０の機能を説明する。
印刷データであるラッチ回路１０３からのビットデータＥがオン（即ち、低レベル（以下「Ｌレベル」という。）であり、制御回路１３０からのオン／オフ制御信号ＳがＬレベルとなって駆動オンを指令している時、ＮＯＲ回路１１１の出力はＨレベルとなる。この時、マルチプレクサ１０５からの補正データＱ３〜Ｑ０に従い、ＮＡＮＤ回路１１２〜１１５の出力信号と、ＰＭＯＳ１１６及びＮＭＯＳ１１７により構成されるインバータの出力とは、電源電圧ＶＤＤレベルあるいは制御電圧Ｖｃｏｎｔレベルとなる。

ＰＭＯＳ１２２は、ＬＥＤに主たる駆動電流を供給する主駆動トランジスタであり、ＰＭＯＳ１１８〜１２１は、ＬＥＤの駆動電流をドット毎に調整して光量補正するための補助駆動トランジスタである。主駆動トランジスタのＰＭＯＳ１２２は、印刷データに従って駆動される。補助駆動トランジスタのＰＭＯＳ１１８〜１２１は、ＮＯＲ回路１１１の出力がＨレベルである時に、マルチプレクサ１０５からの補助データＱ３〜Ｑ０に従って選択的に駆動される。補助データＱ３〜Ｑ０は、ＬＥＤの各ドットの発光ばらつきを補正するためのデータであり、図７中のメモリ回路１０４に格納されていて、マルチプレクサ１０５により選択されて供給される。

つまり、主駆動トランジスタであるＰＭＯＳ１２２と共に、補正データに従って補助駆動トランジスタであるＰＭＯＳ１１８〜１２１が選択的に駆動され、主駆動トランジスタであるＰＭＯＳ１２２のドレイン電流に、選択された補助駆動トランジスタであるＰＭＯＳ１１８〜１２１の各ドレイン電流が加算された駆動電流が、ドットデータＤＯ用の駆動電流出力端子ＰＤから出力されてＬＥＤに供給される。

ＰＭＯＳ１１８〜１２１が駆動されている時、ＮＡＮＤ回路１１２〜１１５の出力はＬレベル（即ち、略制御電圧Ｖｃｏｎｔに等しいレベル）にあるので、ＰＭＯＳ１１８〜１２１のゲート電位は、略制御電圧Ｖｃｏｎｔに等しくなる。この時、ＰＭＯＳ２０５はオフ状態にあり、ＮＭＯＳ１１７はオン状態にあって、ＰＭＯＳ１２２のゲート電位も又略制御電圧Ｖｃｏｎｔに等しくなる。そのため、ＰＭＯＳ１１８〜１２２のドレイン電流値を、制御電圧Ｖｃｏｎｔにより一括して調整することができる。この時、ＮＡＮＤ回路１１２〜１１５は電源電圧ＶＤＤと制御電圧Ｖｃｏｎｔを、それぞれ電源、グランド電位として動作しているので、その入力信号の電位も電源電圧ＶＤＤと制御電圧Ｖｃｏｎｔに即したものであって良く、Ｌレベルは必ずしも０Ｖであることを必要としない。

（駆動トランジスタの構成）
図１は、本発明の実施例１における図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２を示す平面図である。

図１中のＸ軸は、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１，１００−２，・・・の配列方向に等しい。Ｙ軸は、Ｘ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。又、図１では、駆動トランジスタである２組のＰＭＯＳ１１８〜１２２（＝１１８−１〜１２２−１，１１８−２〜１２２−２）と、２個のドットデータＤＯ１，ＤＯ２用の駆動電流出力端子ＰＤ１，ＰＤ２とが示されている。

一点鎖線で囲んで示すＡ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆ点を通る略Ｌ字状の閉曲線の領域は、駆動電流出力端子ＰＤ２を駆動する駆動部１２３−２であり、駆動トランジスタのＰＭＯＳ１１８−２〜１２２−２が形成されている。この駆動部１２３−２と点対称に形成された同様の図示しない略Ｌ字状の閉曲線の領域は、駆動電流出力端子ＰＤ１を駆動する駆動部１２３−１であり、駆動トランジスタのＰＭＯＳ１１８−１〜１２２−１が形成されている。各駆動電流出力端子ＰＤ１，ＰＤ２，・・・は、所定の配列ピッチＰ１をおいてＸ軸方向に配置されている。配列ピッチ２個分（２＊Ｐ１）の占有領域内に、２回路分の駆動部１２３−１，１２３−２が配置されている。

ハッチングにて示された帯状部分は、例えば、ポリシリコンを用いて形成されたＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のゲートである。鎖線で囲んで示された領域１２４は、Ｐ型不純物の拡散領域である。拡散領域１２４は、点Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆからなる閉曲線で囲まれ、且つ、この拡散領域１２４内に設けられた３箇所の破線で囲まれる矩形の中島領域１２５を除いた領域である。例えば、ゲート配線の形成後に、このゲート配線をマスクとして拡散領域１２４を外苑とし、中島領域１２５を除く領域内に、Ｐ型不純物を注入してＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のソース領域Ｓ及びドレイン領域Ｄ１，Ｄ２が形成されている。ドレイン領域Ｄ１は、図示しないが、駆動電流出力端子ＰＤ１と接続され、更に、ドレイン領域Ｄ２も、図示しないが、駆動電流出力端子ＰＤ２と接続されている。

又、駆動トランジスタが形成されるシリコン基材は、例えば、Ｎ型不純物を含むものであって、ハッチングにて示されるゲート配線を形成した後、このゲート配線をマスクとして鎖線の拡散領域１２４内にＰ型不純物を注入して不純物拡散することで、ソース領域Ｓ及びドレイン領域Ｄｌ，Ｄ２にて示すように、島状にＰ型領域が形成され、ＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２が形成される。

なお、図１では、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域Ｓとのコンタクト部、ドレイン領域Ｄ１，Ｄ２とのコンタクト部、及び、パッシベーション保護膜等が省略されているが、図１におけるソース領域Ｓ、及びドレイン領域Ｄ１，Ｄ２のそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子に、ドレイン領域Ｄ１，Ｄ２は駆動電流出力端子ＰＤ１，ＰＤ２にそれぞれ接続されている。

又、各ゲートのゲート幅Ｗ０，Ｗｌ，Ｗ２，Ｗ３は、次のように設定されている。
Ｗｌ＝２＊Ｗ０
Ｗ２＝４＊Ｗ０
Ｗ３＝８＊Ｗ０
ポリシリコンで形成された各ゲート配線の幅Ｌは、それぞれ等しく設定され、各ＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のゲート長と略等しく設定されている。

（ＬＥＤプリントヘッド基板ユニット）
図９（ａ）〜（ｃ）は、図３中のＬＥＤプリントヘッド基板ユニットを示す構成図であり、同図（ａ）は平面図、同図（ｂ）はその平面図の一部の拡大図、及び、同図（ｃ）は同図（ｂ）に対比するように描かれた断面図である。

図９（ａ）において、プリント基板１３ｂの平面（即ち、上面）上には、複数個（例えば、２６個）のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）がそのプリント基板１３ｂの長辺方向であるＸ軸に沿って配列されると共に、これらのドライＩＣ１００に隣接して、複数個（例えば、２６個）のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）がＸ軸に沿って配列されている。更に、プリント基板１３ｂの上面上に、ＬＥＤプリントヘッド基板ユニットを制御する制御信号端子や電源端子、及びグランド端子等を含んだコネクタ２２０が搭載されている。

図９（ｂ）において、プリント基板１３ｂの上面上には、ドライバＩＣ１００−１，１００−２，１００−３，・・・に隣接して、端子パッド列１０１が形成され、この端子パッド列１０１における所要所間が配線２２１により接続されている。

図９（ｃ）において、プリント基板１３ｂの端子パッド列１０１と各ドライバＩＣ１００−１，・・・の制御端子パッドとが、ボンディングワイヤ２２２により接続され、各ドライバＩＣ１００−１，・・・の駆動端子パッドと各ＬＥＤアレイ２００−１，・・・の図示しないアノードパッドとが、ボンディングワイヤ２２３により接続され、各ＬＥＤアレイ２００−１，・・・の図示しないカソードパッドとプリント基板１３ｂ上の電極パッドとが、ボンディングワイヤ２２４により接続されている。

（駆動トランジスタに応力が加わった場合の特性変化）
図１０（ａ）、（ｂ）は、図１、図８及び図９における駆動トランジスタであるＰＭＯＳ１１８〜１２２に応力が加わった場合の特性変化（ドレイン電流の変動）を説明するための図であり、同図（ａ）は、シリコンウェハ上にドライバＩＣ１００を形成する時のドライバＩＣ１００の配列方向を示す図、及び同図（ｂ）は、その関係式及びその数値を示す図である。

図１０（ａ）においては、シリコンウェハ２３０上に多数配列されたドライバＩＣ１００の内の１個のみ示す。ドライバＩＣ１００がシリコンウェハ２３０の表面で長方形形状を持つものとすると、図中のＸ軸はドライバＩＣ１００の長辺方向に、Ｙ軸はドライバＩＣ１００の短辺方向にそれぞれとっている。下記の式（１）、式（２）、及び図１０（ｂ）は、参考文献１に記載されている関係式及びその数値である。

参考文献１；池田他“チップスタック形マルチチップ実装におけるＭＯＳＦＥＴの移動度の変動について”電子情報通信学会論文誌Ｃ、Ｖｏｌ．Ｊ８８−Ｃ、Ｎｏ．１１、ｐｐｌ−８（１１−２００５）
ここで、式（１）、式（２）における

等は、図１０（ｂ）に記載されるピェゾ抵抗係数、σ_１１，σ_２２は図１０（ａ）におけるＹ軸方向、Ｘ軸方向への応力であって、圧縮力の場合には応力σは負の値をとる。又、Ｉ_ＤはＰＭＯＳのドレイン電流、式（１）に示される［ΔＩ_Ｄ／Ｉ_Ｄ］_０はチャネルに流れるドレイン電流がＹ軸方向と平行な場合の電流変化率、式（２）に示される［△Ｉ_Ｄ／Ｉ_Ｄ］_９０はチャネルに流れる電流がＸ軸方向と平行な場合の電流変化率である。
そこで、［△Ｉ_Ｄ／Ｉ_Ｄ］_９０，［ΔＩ_Ｄ／Ｉ_Ｄ］_０をあらためて［ΔＩ_Ｄ／Ｉ_Ｄ］_Ｘ，［ΔＩ_Ｄ／Ｉ_Ｄ］_Ｙと記号し、σ_１１，σ_２２をσ_Ｙ，σ_Ｘと記号して図１０（ｂ）の数値を代入して整理すると、次式（３）、（４）を得る。

一般に、物体が引張力又は圧縮力を受けると、力の方向には伸び又は縮むが、それと直交する方向には逆に縮み又は伸びる。ここで、例えば、直径ｄ、長さＬの丸棒を考え、その軸方向に力Ｐで引張ったとしよう。この時、丸棒は力の方向に△Ｌだけ伸びるが、その断面方向には最初の直径ｄよりも縮んで直径ｄ’となる。力の方向へのひずみεは、
ε＝△Ｌ／Ｌ
であるが、力と直交する方向のひずみε’は、
ε’＝（ｄ−ｄ’）／ｄ
である。力の方向のひずみεと、力と直交する方向のひずみε’との比は、物質により定まる定数であって、ポアソソン比νと呼ばれ、

で表される。εとε’とは、いずれか一方が伸びると他方は縮むことになるので、εとε’の比はマイナスの値となり、材料力学的な考察から、ポアソン比νの数値は絶対値で０．５以下となることが知られている。ここで、σとεの間には、
σ＝Ｅε
の関係があり、Ｅはヤング率とよばれ、図１０（ａ）のＸ軸方向、Ｙ軸方向について、
Ｅ≒１７０［ＧＰａ］
であることが知られている。
今、シリコンのポアソン比を０．２８として応力の符号も考慮すると、次式（５）が得られる。

これを式（３）、（４）に代入して整理することで、次式（６）、（７）を得る。

式（６）、（７）として記された［△Ｉ_Ｄ／Ｉ_Ｄ］_Ｘ，［ΔＩ_Ｄ／Ｉ_Ｄ］_Ｙの両式に現れる符号の違い、圧縮時には応力σが負の値となることに注意すると、Ｘ軸方向へ圧縮力を加えた場合に、ＰＭＯＳのチャネルをＸ軸方向となるように配置する場合には、［△Ｉ_Ｄ／Ｉ_Ｄ］_Ｘの値はプラスとなってドレイン電流が増加するのに対して、ＰＭＯＳのチャネルをＹ軸方向となるように配置する場合には、［ΔＩ_Ｄ／Ｉ_Ｄ］_Ｙの値はマイナスとなってドレイン電流が減少することが判る。又、式（６）、（７）の比を計算すると、次式（８）が得られ、ＰＭＯＳのチャネルをＸ軸方向とする場合と比べＹ軸方向に配置することで、ドレイン電流の変化率は約０．９６倍、即ち４％小さくできることが判る。

（駆動トランジスタの動作）
図１１（ａ）、（ｂ）は、図１において説明した駆動トランジスタを図解してその動作を説明するための平面図であって、同図（ａ）は、図１に対応する図、及び、同図（ｂ）は、同図（ａ）のうち駆動トランジスタを取り出して描きなおした図である。

図１１（ａ）、（ｂ）では、図を見易くする目的で、ポリシリコンを用いて形成されたゲートを黒く塗って示している。図１１（ａ）中のソース領域Ｓは、図１１（ｂ）ではドット状にハッチングされた領域として示されている。図１１（ａ）中のドレイン領域Ｄ、Ｄ１，Ｄ２は、図１１（ｂ）では格子状にハッチングされた領域として示されている。

図１１（ｂ）において、ＰＭＯＳ１２２−２に着目すると、このＰＭＯＳ１２２−２は、ＬＥＤに対して主たる駆動電流を供給する主駆動トランジスタであり、このゲート１２２−２Ｇは、略Ｌ字状の形状に設定され、この両側にはソース領域Ｓとドレイン領域Ｄ２とが配置されている。

そのため、図１１（ａ）の略Ｌ字状のＰＭＯＳ１２２−２がオンしてドレイン電流が流れる時、図１１（ｂ）に太矢印Ａ，Ｂで示すように、ソース領域Ｓからドレイン領域Ｄ２の方向にドレイン電流が流れる。このドレイン電流は、図９のドライバＩＣ１００のＸ軸方向にチャネル電流をもつ太矢印Ａで示す電流と、ドライバＩＣ１００のＹ軸方向にチャネル電流をもつ太矢印Ｂで示す電流からなる。

図１０を用いて定量的に説明したように、ＭＯＳトランジスタのチャネル方向に圧縮力が印加される場合、その応力値に応じてドレイン電流が増加し、その圧縮力と直交するチャネルにおいてはドレイン電流が減少する。この結果を図１１（ｂ）の構成に当てはめて、低温時における動作を考えてみる。

略Ｌ字状のＰＭＯＳ１２２−２がオンしてドレイン電流が流れる時、太矢印Ａで示す電流は、図９に示すドライバＩＣ１００のＸ軸方向にチャネル電流を持つものであって、圧縮力方向に並行しており、ドレイン電流が増加する。一方、ドライバＩＣ１００のＹ軸方向にチャネル電流をもつ太矢印Ｂで示す電流は、ドライバＩＣ１００のＹ軸方向に働く引張力の影響でドレイン電流が減少することになる。この結果，矢印Ａ，Ｂで示される電流の合計値は、前記増減が打ち消しあってその変化は小さくなる。

ＰＭＯＳ１２２−２は、図８のＰＭＯＳ１２２に相当するものであり、ＬＥＤに対して主たる駆動電流を供給する主駆動トランジスタであって、この主駆動トランジスタの駆動電流に対し、応力による影響が軽減されたことで、ＰＭＯＳ１１８−２〜１２２−２からなる駆動部１２３−２の出力する駆動電流値への応力影響は、著しく軽減されることになる。

前述した議論は、図１０で示したポアソン比（例えば、シリコン材料においては約０．２８であるとされる。）による効果を反映したものであって、駆動部１２３−３の出力する駆動電流値への応力影響を軽減する目的から、図１１（ａ）に示す略Ｌ字状のＰＭＯＳ１２２−２のうち、ゲート１２２−２ＧのＸ軸方向の長さＬｘとＹ軸方向の長さＬｙの比も前記ポアソン比の数値に応じたものとするのが望ましい。

シリコン材料のポアソン比は約０．２８であるとされており、後述するＬＥＤプリントヘッドを用いた実測結果では、長さＬｘとＬｙに対して、
Ｌｘ：Ｌｙ＝０．７：０．３
とすると、低温環境下においても略平坦のままの電流分布特性が得られている。そのため、略Ｌ字状のＰＭＯＳ１２２−２の全長（Ｌｘ＋Ｌｙ）に対する長さＬｙの比を、
０．１５≦Ｌｙ／（Ｌｘ＋Ｌｙ）≦０．６
とすることで、前述した応力による電流変化を実質的に無視することができる程度に軽減することができる。

（ＬＥＤプリントヘッドの測定結果）
図１２−１（ａ）、（ｂ）は、従来のＬＥＤプリントヘッドを構成する駆動トランジスタの比較例を示す図であり、同図（ａ）は平面図、及び、同図（ｂ）は同図（ａ）中のＺ１−Ｚ２線断面図である。この図１２−１（ａ）、（ｂ）において、説明の便宜上、本実施例１を示す図８中の要素と共通の要素には共通の符号が付されている。

シリコン基材１２７には、図８の主駆動トランジスタである１個のＰＭＯＳ１２２と、補助駆動トランジスタである４個のＰＭＯＳ１１８〜１２１と、これらのＰＭＯＳ１１８〜１２２に接続された駆動電流出力端子ＰＤとが形成されている。ＰＭＯＳ１２２は、各ゲート長がＬである４個のゲート１２２Ｇ１〜１２２Ｇ４と、これらの両側に形成されたソース領域Ｓ及びドレイン領域Ｄとにより構成されている。各ＰＭＯＳ１１８〜１２１は、１個のゲートと、この両側に形成されたソース領域Ｓ及びドレイン領域Ｄとにより構成されている。最小サイズのＰＭＯＳ１１８のゲート幅はＷＯ、ＰＭＯＳ１１９のゲート幅はＷｌ、ＰＭＯＳ１２０の図示しないゲート幅はＷ２、及び、ＰＭＯＳ１２１の図示しないゲート幅はＷ３に設定され、これらの各ゲート幅のサイズ比は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ

図１２−２（ａ）〜（ｄ）は、図１２−１の従来の駆動トランジスタにより構成される比較例のＬＥＤプリントヘッドにおいてドット毎の駆動電流を周囲温度を変えて測定した結果を模式的に示す図である。

その内、図１２−２（ａ）は、本実施例１の図９（ａ）に対応する比較例のＬＥＤプリントヘッド１３のブロック図である。この比較例では、例えば、図１２−１において、駆動トランジスタであるＰＭＯＳ１１８〜１２２のゲートが、ＬＥＤアレイ２００（＝２００−１〜２００−２６）の配列方向（Ｘ軸方向）に対して直交するＹ軸方向に配置されている。

図１２−２（ｂ）は、ＬＥＤプリントヘッドの雰囲気温度を１００℃とする高温状態での各駆動電流値を示すグラフである。同様に、図１２−２（ｃ）は、ＬＥＤプリントヘッドの雰囲気温度を２５℃とする室温状態での各駆動電流値を示すグラフ、図１２−２（ｄ）は、ＬＥＤプリントヘッドの雰囲気温度を−２０℃とする低温状態での各駆動電流値を示すグラフである。

なお、図１２−２（ｂ）〜（ｄ）は、図１２−２（ａ）のブロック図と対比するように描かれており、チップ状の各ドライバＩＣ１００の境目を破線を付して示されている。

図１２−２（ｂ）においては、僅かな電流ばらつきを生じているものの、各駆動トランジスタの駆動出力が一様で、略平坦な駆動出力特性を示している。これに対し、図１２−２（ｃ）においては、やや波打った特性グラフが現れ出している。図１２−２（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく、ドライバＩＣ両端部での駆動電流が低下した凸形状の特性を示している。

このようなドライバＩＣ１００に対して応力が印加された場合に駆動電流が変動する現象は、ピエゾ抵抗効果等として公知である。例えば、特許文献１においては、ＭＯＳトランジスタのキャリア移動度を向上させて駆動能力をアップさせるために、シリコンウエハの素子面に膜応力を発生させることの効果が論じられている。又、特許文献１においては、ＭＯＳトランジスタのゲート長とドレイン電流に対する応力影響についても論じられている。

同様に、ＰＭＯＳの駆動能力を増加させるために、このチャネル方向に圧縮歪を加えると、キャリア移動度が増加し、逆に引張歪を加えると、移動度が減少することも公知である。又、前記現象は短チャネルＭＯＳトランジスタの場合にいっそう顕著であることが知られている。

前記現象を用い、ＰＭＯＳの駆動能力アップのために、シリコンウエハを用いたエピタキシヤル膜生成過程でゲルマニウム層を設けることで、ウエハ面内に収縮応力を発生させたり、シヤロートレンチ部の構造を工夫することで、トランジスタのチャネルに応力を与える構造も公知である。

前述した物理特性や応力発生構造を活用することで、半導体製造においてコストがかさむ微細加工技術を用いることなく、ＰＭＯＳの駆動能力をアップさせる研究が精力的に行われてきた。ところが、ＬＥＤプリントヘッドのようにドライバＩＣ１００に熱応力が作用して特性変動してしまうという現象に対して、公知技術からその物理現象の理解は容易であるものの、それを回避する技術についての着眼はなされておらず、研究されることも無かった。

このように、比較例において、例えば、図３のＬＥＤプリントヘッド１３に用いられる基板ユニットは、これを構成するドライバＩＣ１００とプリント基板１３ｂとを熱硬化樹脂を用いて高温雰囲気中で固着して製造されているため、前記キュア条件に近い温度においては固着時の自然状態となって応力ゼロとなるものの、室温環境に戻した後にはプリント基板１３ｂ側がより大きく収縮する結果、ドライバＩＣ１００にはその配列方向に平行に収縮応力が働くことになる。この収縮応力は各ドライバＩＣ１００毎に作用する結果、ドライバＩＣ中心付近と両端部のドットとで位置による差異を生じて駆動電流のばらつきとなって現れることになる。

このような駆動電流のばらつきが生じると、これにより駆動されるＬＥＤの光量むらを生じ、これを用いるプリンタの印刷結果に濃度むらとなって現れ、印刷品位を著しく低下させることとなって好ましくない。その上、ＬＥＤプリントヘッド１３においては、各ＬＥＤの製造ばらつきに起因して発光効率がばらつくため、これをＬＥＤプリントヘッド１３の製造段階で補正するための光量補正機能を備えるのが通例である。

ところが、前述したような温度による収縮応力は温度によって変動し、ＬＥＤプリントヘッド１３が比較的高温の環境にある場合には軽減されるものの、温度が低下すると著しく増大してしまう。この結果、，光量補正を行ったのと等しい温度においては、光量むらを生じないものの、それとは異なる温度においてはドライバＩＣ中心部と端部とで駆動電流の変動に起因する光量変動を生じてしまい、前述した光量補正機能を備えるＬＥＤプリントヘッド１３をもってしても印刷濃度むらをなくすことが困難で、その解決が切望されていた。

図１２−３（ａ）〜（ｄ）は、本発明の実施例１における図１の駆動トランジスタを備えるＬＥＤプリントヘッド１３において、低温雰囲気中（約−２０℃）におけるドット毎の駆動電流を測定した結果を模式的に示す図である。

その内、図１２−３（ａ）は、本実施例１の図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図である。図１２−３（ｂ）は、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１１（ｂ）におけるＰＭＯＳ１２２−２の内、ゲート１２２−２Ｇの太矢印Ｂで示すドレイン電流成分を表している。なお、図１２−３（ｂ）〜（ｄ）は、図１２−３（ａ）と対比するように描かれており、各ドライバ１００の境目を破線を付して示している。

図１２−３（ｂ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状をなす特性を示している．

図１２−３（ｃ）も同様に、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１１（ｂ）におけるＰＭＯＳ１２２−２の内、ゲート１２２−２Ｇの太矢印Ａで示すドレイン電流成分を表している。

図１２−３（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく、ドライバＩＣ両端部での駆動電流が小さくなって、僅かながら凸形状をなす特性を示している。これは以下のように解釈することができる。

即ち、図１１において説明したように、ＰＭＯＳ１２２−２のドレイン電流のうち、太矢印Ｂで示すドレイン電流の流れる方向は、Ｙ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時に、プリント基板１３ｂから受ける熱応力の方向（Ｘ軸方向）と直交する方向にある。このため、図１０において説明したように、その電流変化率は式（７）で記述されるようにプラス係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布は、ドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。これは図１２−３（ｂ）のグラフと略等しい。

又、図１１におけるＰＭＯＳ１２２−２のうち、太矢印Ａで示すドレイン電流の流れる方向は、Ｘ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ軸方向）と平行な方向にある。このため、図１０において説明したように、その電流変化率は式（６）で記述されるようにマイナスの係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、応力σ_Ｘによる電流の変化率はプラスの値となって低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや高い凸形状のものとなる。これは図１２−３（ｃ）のグラフと略等しい。

図１２−３（ｄ）は、前記ＰＭＯＳ１２２−２の内、ゲート１２２−２Ｇ全体で制御される駆動電流の総計を示しており、図１２−３（ｂ）、（ｃ）で示される各ドット電流を合算したしたものに対応している。

図１２−３（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状をなす特性を示している。図１２−３（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに大きく、ドライバＩＣ両端部での駆動電流が僅かに小さく、僅かながら凸形状をなす特性を示しているため。そのため、前記両者を合算した図１２−３（ｄ）の特性においては、ドライバＩＣ中心部と端部付近での電流値が略等しく、平坦な特性が得られる。

このように、本実施例１における図１２−３の測定結果と比較例における図１２−２の測定結果とを比較して明らかなように、本実施例１の構成とすることで、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となって、本実施例１のＬＥＤを備えた画像形成装置１においては、良好な印刷品位を得ることができる。その上、比較例の図１２−１と本実施例１の図１とを比較して明らかなように、本実施例１の構成においては、駆動トランジスタのＸ軸方向への配列幅は、駆動電流出力端子ＰＤの配列ピッチＰ１の略２倍に設定されると共に、主駆動トランジスタであるＰＭＯＳ１２２−１，１２２−２の形状が略Ｌ字状になっており、２個の駆動電流出力端子ＰＤ１，ＰＤ２の駆動に係わる２個の駆動部１２３−１，１２３−２が回転対称に配置され、全体として矩形形状をなすように構成されている。この結果、ドライバＩＣ１００に占める駆動トランジスタのＹ軸方向への占有サイズを減少させることができ、チップ面積の削減とそれによる製造コストの低減が図れる。

（実施例１の効果）
本実施例１によれば、ＬＥＤプリントヘッド１３において、低温雰囲気中であってもドライバＩＣ１００端部とドライバＩＣ１００中心部との駆動電流の差が従来の構成のものより大幅に減少させることが可能となり、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性を得ることができる。これにより、印刷濃度のむらを解消でき、印刷品位に優れた画像形成装置１を実現できる。

つまり、本実施例１の画像形成装置１では、前記ＬＥＤプリントヘッド１３を採用するため、スペース効率及び光取り出し効率に優れた高品位の画像形成装置（プリンタ、コピー機等）を提供することができる。即ち、前記ＬＥＤプリントヘッド１３を用いることにより、上記説明したフルカラーの画像形成装置１に限らず、モノクロ、マルチカラーの画像形成装置においても効果が得られるが、特に露光装置を数多く必要とするフルカラーの画像形成装置１において一層大きな効果が得られる。

その上、図１２−１の比較例と本実施例１の図１とを比較して明らかなように、本実施例１の構成においては、駆動トランジスタであるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のＸ軸方向への配列幅が、２個の駆動電流出力端子ＰＤ１，ＰＤ２の配列ピッチＰ１の略２倍に設定されると共に、主駆動トランジスタであるＰＭＯＳ１２２−１，１２２−２の形状が略Ｌ字状に形成され、２個の駆動電流出力端子ＰＤ１，ＰＤ２の駆動に係わる２個のＰＭＯＳ１２２−１，１２２−２が回転対称に配置され、全体として矩形形状をなすように構成することができ、無駄なチップエリアの発生がない。この結果、ドライバＩＣ１００に占める駆動トランジスタであるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のＹ軸方向への占有サイズを減少させることができ、チップ面積の削減とそれによる製造コストの低減をも実現することができる。

本発明の実施例２は、実施例１を示す図１の駆動トランジスタに代えて、これとは構成の異なる図１３の駆動トランジスタを設けている。その他の構成は実施例１と同様であるので、以下、実施例１とは構成の異なる駆動トランジスタのみを説明する。

（駆動トランジスタの構成）
図１３は、図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２の平面図を示す本発明の実施例２の構成図であり、実施例１の駆動トランジスタの平面図を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例２では、図８に示す主駆動トランジスタであるＰＭＯＳ１２２（１２２−１，１２２−２）と、補助駆動トランジスタであるＰＭＯＳ１１８〜１２１（１１８−１〜１２１−１，１１８−２〜１２１−２）において、ポリシリコンで形成された各ゲート配線の幅（即ち、各ＭＯＳトランジスタのゲート長）が、実施例１とは異なっている。

本実施例２の各ＰＭＯＳ１１８〜１２１（１１８−１〜１２１−１，１１８−２〜１２１−２）におけるゲート配線の幅（即ち、各ＰＭＯＳトランジスタのゲート長）Ｌ１は、実施例１のゲート長Ｌと同様に、それぞれ等しく設定されている。しかし、本実施例２のＰＭＯＳ１２２（１２２−１，１２２−２）では、Ｘ軸方向に沿う向きのゲート配線の幅（即ち、各ＰＭＯＳ１２２−１，１２２−２におけるゲート１２２−１Ｇ１，１２２−２Ｇ１のゲート長）がＬ１に設定され、Ｙ軸方向に沿う向きのゲート配線の幅（即ち、各ＰＭＯＳ１２２−１，１２２−２におけるゲート１２２−１Ｇ２，１２２−２Ｇ２のゲート長）がＬ２に設定されている。両ゲート長Ｌ１，Ｌ２には、次の関係がある。
Ｌ２＜Ｌｌ
その他の構成は、実施例１と同様である。

（駆動トランジスタの動作）
図１３の駆動トランジスタを有する図８の駆動回路１１０を備えた図５のＬＥＤプリントヘッド１３は、実施例１と略同様の動作を行う。しかし、図１３に示す本実施例２の駆動トランジスタは、図１に示す実施例１の駆動トランジスタと構成が異なるので、この異なる点についての動作を以下説明する。

前述したように、ＭＯＳトランジスタにおいては、このチャネル方向に圧縮歪を加えるとキャリア移動度が増加し、逆に引張歪を加えると移動度が減少するが知られている。この現象は短チャネル化した場合（即ち、ゲート長を小さくした場合）のＭＯＳトランジスタにおいていっそう顕著である。

そのため、図１３の主駆動トランジスタであるＰＭＯＳ１２２−１，１２２−２において、Ｘ軸方向に沿う向きのゲート１２２−１Ｇ１，１２２−２Ｇ１におけるゲート配線の幅Ｌｌと、Ｙ軸方向に沿う向きのゲート１２２−１Ｇ２，１２２−２Ｇ２におけるゲート配線の幅Ｌ２とが、
Ｌ２＜Ｌｌ
の関係に設定される場合、応力によるドレイン電流の変化率は、Ｘ軸方向に沿う向きのゲート長Ｌ１のゲート１２２−１Ｇ１，１２２−２Ｇ１を有するトランジスタ部分に対して、Ｙ軸方向に沿う向きのゲート長Ｌ２のゲート１２２−１Ｇ２，１２２−２Ｇ２を有するトランジスタ部分の側を大きくすることができる。

この結果、図１に示す実施例１の駆動トランジスタの構成と比べて、Ｙ軸方向に沿う向きのゲート長Ｌ２のゲート配線の長さ、即ち、ゲート１２２−１Ｇ２，１２２−２Ｇ２を有するトランジスタ部分の長さを短縮することができる。そのため、図８の駆動回路１１０におけるＹ軸方向のサイズを小さくできることで、図５のドライバＩＣ１００（＝１００−１，１００−２，・・・）のチップ面積を削減することが可能となる。

（ＬＥＤプリントヘッドの測定結果）
図１４（ａ）〜（ｄ）は、本発明の実施例２のＬＥＤプリントヘッドにおいて低温雰囲気中（約−２０℃）におけるドット毎の駆動電流の測定結果を模式的に示す図であり、実施例１を示す図１２−３（ａ）〜（ｄ）中の要素と共通の要素には共通の符号が付されている。

図１４（ａ）は、図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図であり、複数個のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）と複数個のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）とが対向して配置されている。

図１４（ｂ）は、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１３におけるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２の内、ゲート１２２−２Ｇ１を有するトランジスタ部分に生じるドレイン電流成分を表している。なお、図１４（ｂ）〜（ｄ）は、図１４（ａ）のブロック図と対比するように描かれており、各ドライバＩＣ１００の境目を破線を付して示している。

図１４（ｂ）においては、各ドライバＩＣ１００（１００−１〜１００−２６）の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。

図１４（ｃ）も同様に、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１３におけるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２の内、ゲート１２２−２Ｇ２を有するトランジスタ部分に生じるドレイン電流成分を表している。

図１４（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく、各ドライバＩＣ両端部での駆動電流が小さくなって、僅かながら凸形状を成した特性を示している。これは以下のように解釈することができる。

即ち、図１３におけるＰＭＯＳ１２２−２のドレイン電流の内、ゲート１２２−２Ｇ１により生じるドレイン電流の流れる方向は、Ｙ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と直交する方向にある。このため、図１０を用いて説明したように、その電流変化率は、式（７）で記述されるようにプラス係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。これは図１４（ｂ）のグラフと略等しい。

又、図１３におけるＰＭＯＳ１２２−２のドレイン電流の内、ゲート１２２−２Ｇ２により生じるドレイン電流の流れる方向は、Ｘ軸方向にあって、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と平行な方向にある。このため、図１０を用いて説明したように、その電流変化率は式（６）で記述されるようにマイナスの係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、応力σ_Ｘによる電流の変化率はプラスの値となって低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや高い凸形状のものとなる。これは図１４（ｃ）のグラフと略等しい。

図１４（ｄ）は、前述したＰＭＯＳ１２２−２におけるゲート１２２−２Ｇ１，１２２−２Ｇ２全体で制御される駆動電流の総計を示しており、図１４（ｂ）、（ｃ）で示される各ドット電流を合算したしたものに対応している。

図１４（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。図１４（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに大きく、各ドライバＩＣ両端部での駆動電流が僅かに小さく、僅かながら凸形状を成した特性を示している。そのため、前記両者を合算した図１４（ｄ）の特性においては、各ドライバＩＣ中心部と端部付近での電流値が略等しく、平坦な特性が得られる。

このように、本実施例２の図１４と比較例の図１２−２とを比較して明らかなように、本実施例２の構成とすることで、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となって、本構成のＬＥＤを備えた画像形成装置１においては良好な印刷品位を得ることができる。

それに加えて、比較例の図１２−１と本実施例２の図１３とを比較して明らかなように、本実施例２の構成においては、駆動トランジスタであるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のＸ軸方向への配列幅が、駆動電流端子出力ＰＤ１，ＰＤ２のピッチＰ１の略２倍とされると共に、主駆動トランジスタであるＰＭＯＳ１２２−１，１２２−２の形状が略Ｌ字状とされ、２個の駆動電流出力端子ＰＤ１，ＰＤ２の駆動に係わる２個のＰＭＯＳ１２２−１，１２２−２が回転対称に配置され、全体として矩形形状を成すように構成されている。この結果、ドライバＩＣ１００に占める駆動トランジスタであるＰＭＯＳ１１８−１〜１２２−１，１１８−２〜１２２−２のＹ軸方向への占有サイズを減少させることができて、チップ面積の削減とそれによる製造コストの低減を実現することができる。

更に、本実施例２の構成においては、ドライバＩＣ１００のＹ軸方向に沿う向きのゲート１２２−１Ｇ２，１２２−２Ｇ２の長Ｌ２を短くすることで、このトランジスタ部分のゲート幅を小さくすることが可能となる。そのため、ドライバＩＣ１００に占める駆動トランジスタのＹ軸方向への占有サイズを更に減少させ、いっそうのチップ面積の削減が可能となる。

（実施例２の効果）
本実施例２における図７中の駆動回路１１０及びこれを用いた図４中のＬＥＤプリントヘッド１３によれば、低温雰囲気中であっても各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善することができる。従って、実施例１と略同様に、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置１を実現できる。

本発明の実施例３は、実施例１を示す図１の駆動トランジスタに代えて、これとは構成の異なる図１５の駆動トランジスタを設けている。その他の構成は実施例１と同様であるので、以下、実施例１とは構成の異なる駆動トランジスタのみを説明する。

（駆動トランジスタの構成）
図１５は、図８中の駆動トランジスタであるＰＭＯＳ１１８〜１２２の平面図を示す本発明の実施例３の構成図であり、実施例１の駆動トランジスタの平面図を示す図１中の要素と共通の要素には共通の符号が付されている。

本実施例３の図１５中のＸ軸は、実施例１の図１と同様に、図６におけるドライバＩＣ１００の長辺方向を示し、これは図５における各ドライバＩＣ１００−１，１００−２，・・・の配列方向に等しい。Ｙ軸はＸ軸と直交する方向であるドライバＩＣ１００の短辺方向を示している。図１５では、実施例１の図１とは異なり、駆動トランジスタである５個のＰＭＯＳ１１８〜１２２と、１個のドットデータＤＯ１用の駆動電流出力端子ＰＤ１とが示されている。

一点鎖線により囲まれた駆動部１２３内には、破線で示される２つのＰ型不純物の拡散領域１２４−１，１２４−２が形成されている。一方のＰ型不純物の拡散領域１２４−１には、補助駆動トランジスタである４個のＰＭＯＳ１１８〜１２１が形成され、他方のＰ型不純物の拡散領域１２４−２には、主駆動トランジスタである１個のＰＭＯＳ１２２が形成されている。ＰＭＯＳ１２２は、６個のトランジスタ部１２２−１〜１２２−６により構成されている。

各ＰＭＯＳ１１８〜１２２において、ハッチングにて示されるゲートＧは、例えば、ポリシリコンにより形成されている。なお、ゲートＧは、ポリシリコンに限定されず、メタル等の他の形成材料を用いて形成しても良い。各ゲートＧの両側には、この各ゲートＧをマスクにして、拡散領域１２４−１，１２４−２内に注入されたＰ型不純物イオンを含むソース領域Ｓ及びドレイン領域Ｄが形成されている。

なお、図１５では、実施例１の図１と同様に、図示を簡略化するために、ゲート酸化膜、メタル配線、ソース領域Ｓ、ドレイン領域Ｄとのコンタクト部、及びパッシベーション保護膜等が省略されているが、実施例１と同様に、ソース領域Ｓ、及びドレイン領域Ｄのそれぞれは、図示しないメタル配線を用いて、ソース領域ＳはＶＤＤ端子に、ドレイン領域ＤはドットデータＤＯ１用の駆動電流出力端子ＰＤ１にそれぞれ接続されている。

又、実施例１と同様に、各ＰＭＯＳ１１８〜１２１のゲート配線幅は同一であるが、ＰＭＯＳ１１８のゲート幅Ｗ０、ＰＭＯＳ１１９のゲート幅Ｗ１、ＰＭＯＳ１２０のゲート幅Ｗ２、及びＰＭＯＳ１２１のゲート幅Ｗ３は、次のように設定されている。
Ｗｌ＝２＊ＷＯ
Ｗ２＝４＊ＷＯ
Ｗ３＝８＊ＷＯ
１個のＰＭＯＳ１２２を構成する６個のトランジスタ部１２２−１〜１２２−６における各ゲート配線幅は同一であり、更に、各ゲート幅も同一である。

（駆動トランジスタの動作）
図１５の駆動トランジスタを有する図８の駆動回路１１０を備えた図５のＬＥＤプリントヘッド１３は、実施例１と略同様の動作を行う。しかし、図１５に示す本実施例３の駆動トランジスタは、図１に示す実施例１の駆動トランジスタと構成が異なるので、この異なる点についての動作を説明する。特に、補助駆動トランジスタであるＰＭＯＳ１１８〜１２１の動作は、実施例１と同様であり、主駆動トランジスタであるＰＭＯＳ１２２の動作が、実施例１と異なるので、このＰＭＯＳ１２２を構成する６個のトランジスタ部１２２−１〜１２２−６の内の１個（例えば、１２２−１）の動作を説明する。

図１６（ａ）〜（ｃ）は、図１５の主駆動トランジスタである１個のＰＭＯＳ１２２を構成する６個のトランジスタ部１２２−１〜１２２−６の内の１個（例えば、１２２−１）を抜き出して示した図である。

図１６（ａ）は、トランジスタ部１２２−１においてポリシリコンからなる１個のゲート１２２−１Ｇとこれに付随するソース領域１２２−１Ｓ１，１２２−１Ｓ２及びドレイン領域１２２−１Ｄ１，１２２−１Ｄ２とを示している。ゲート１２２−１Ｇにおいて、Ｘ軸方向の辺の長さはＬｘ、Ｙ軸方向の辺の長さはＬｙであり、これらの長さＬｘ，Ｌｙは略等しい。
Ｌｙ／Ｌｘ≒１

図１６（ｂ）、（ｃ）も図１６（ａ）と同様の図であるが、図１６（ｂ）では、長さＬｘ，Ｌｙが、
Ｌｙ／Ｌｘ＜１
図（ｃ）では、長さＬｘ，Ｌｙが、
Ｌｙ／Ｌｘ＞１
に設定されている。

さて、図１６（ａ）において、Ｘ軸方向に見ると、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ１に向かって、横方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流を生じている。一方、Ｙ軸方向に見ると、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ２に向かって、縦方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＹ軸方向に向かうチャネル電流を生じている。

これと同時に、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ２に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じている。更に、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ１に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じている。

このように、図１６（ａ）においては、Ｘ軸方向とＹ軸方向に向かう電流成分が略等しくなるように構成されていることが判る。

図１６（ｂ）の場合、Ｘ軸方向に見ると、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ１に向かって、横方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流を生じている。一方、Ｙ軸方向に見ると、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ２に向かって、縦方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＹ軸方向に向かうチャネル電流を生じている。

前述したように、図１６（ｂ）の場合、ゲート１２２−１Ｇの長さＬｘ，Ｌｙを、
Ｌｙ／Ｌｘ＜１
と設定しているので、チャネル長の短くなるルートの電流成分が大きくなるため、Ｘ軸方向に流れる電流成分に対してＹ軸方向に沿う電流成分の方が大きくなる。

これと同時に、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ２に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じている。更に、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ１に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じており、両者の比率は略等しいとみなせる。そのため、実線電流と破線電流との合算電流は、Ｘ軸方向に流れる電流成分に対してＹ軸方向に沿う電流成分の方が大きくなる。

図１６（ｃ）の場合、Ｘ軸方向に見ると、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ１に向かって、横方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流を生じている。一方、Ｙ軸方向に見ると、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ２に向かって、縦方向の実線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＹ軸方向に向かうチャネル電流を生じている。

前述したように、図１６（ｃ）の場合、ゲート１２２−１Ｇの長さＬｘ，Ｌｙを、
Ｌｙ／Ｌｘ＞１
と設定しているので、チャネル長の短くなるルートの電流成分が大きくなるため、Ｙ軸方向に流れる電流成分に対してＸ軸方向に沿う電流成分の方が大きくなる。

これと同時に、ソース領域１２２−１Ｓ２からドレイン領域１２２−１Ｄ２に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じている。更に、ソース領域１２２−１Ｓ１からドレイン領域１２２−１Ｄ１に向かって、略斜め方向の破線矢印で示す向きにドレイン電流が流れており、図１０にて説明したＸ軸方向に向かうチャネル電流とＹ軸方向のチャネル電流の合成電流を生じており、両者の比率は略等しいとみなせる。そのため、実線電流と破線電流との合算電流はＹ軸方向に流れる電流成分に対してＸ軸方向に沿う電流成分の方が大きくなる。

このように、図１６（ａ）〜（ｃ）を比較して明らかなように、ポリシリコンからなるゲート１２２−１Ｇの形状を変えることで、Ｘ軸方向に向かう電流成分とＹ軸方向に向かう電流成分の比率を任意に調整することが可能であると判る。

（ＬＥＤプリントヘッドの測定結果）
図１７（ａ）〜（ｄ）は、本発明の実施例３のＬＥＤプリントヘッドにおいて低温雰囲気中（約−２０℃）におけるドット毎の駆動電流の測定結果を模式的に示す図であり、実施例１を示す図１２−３（ａ）〜（ｄ）中の要素と共通の要素には共通の符号が付されている。

図１７（ａ）は、図９（ａ）に対応するＬＥＤプリントヘッド１３のブロック図であり、複数個のドライバＩＣ（ＩＣ）１００（＝１００−１〜１００−２６）と複数個のＬＥＤアレイ（ＣＨＰ）２００（＝２００−１〜２００−２６）とが対向して配置されている。

図１７（ｂ）は、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１５におけるＰＭＯＳ１１８〜１２２の内、ドレイン電流が主としてＹ軸方向に向かう電流成分について示している。

なお、図１７（ｂ）〜（ｄ）は、図１７（ａ）のブロック図と対比するように描かれており、各ドライバＩＣ１００の境目を破線を付して示している。

図１７（ｂ）においては、各ドライバＩＣ１００（１００−１〜１００−２６）の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。

図１７（ｃ）も同様に、ＬＥＤプリントヘッド１３の低温雰囲気中における各駆動電流値を示すグラフであって、図１５におけるＰＭＯＳ１１８〜１２２の内、ドレイン電流が主としてＸ軸方向に向かう電流成分について示している。

図１７（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が大きく、各ドライバＩＣ両端部での駆動電流が小さくなって、僅かながら凸形状を成した特性を示している。これは以下のように解釈することができる。

即ち、図１７（ｂ）の電流成分は、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と直交する方向の電流成分である。このため、図１０を用いて説明したように、その電流変化率は、式（７）で記述されるようにプラス係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや低下した凹形状のものとなる。これは図１７（ｂ）のグラフと略等しい。

又、図１７（ｃ）の電流成分は、ＬＥＤプリントヘッド１３が低温雰囲気中に置かれた時にプリント基板１３ｂから受ける熱応力の方向（Ｘ）と平行な方向の電流成分である。このため、図１０を用いて説明したように、その電流変化率は式（６）で記述されるようにマイナスの係数を持ち、応力σ_Ｘは圧縮力時にマイナスの値であることに注意すると、応力σ_Ｘによる電流の変化率はプラスの値となって低温雰囲気中でのドライバＩＣ１００のドット電流の分布はドライバＩＣ中心部のそれがやや高い凸形状のものとなる。これは図１７（ｃ）のグラフと略等しい。

図１７（ｄ）は、前述したＰＭＯＳ１１８〜１２２の内、図１７（ｂ）、（ｃ）で示される各電流を合算したしたものに対応している。

図１７（ｃ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに低下して、各ドライバＩＣ両端部での駆動電流が僅かに大きく、僅かながら凹形状を成した特性を示している。図１７（ｄ）においては、各ドライバＩＣ１００の中心部付近での駆動電流が僅かに大きく、各ドライバＩＣ両端部での駆動電流が僅かに小さく、僅かながら凸形状を成した特性を示している。そのため、前記両者を合算した図１７（ｄ）の特性においては、各ドライバＩＣ中心部と端部付近での電流値が略等しく、平坦な特性が得られる。

このように、本実施例３の図１７と比較例の図１２−２とを比較して明らかなように、本実施例３の構成とすることで、ドライバＩＣ１００内での駆動電流のばらつきが改善された特性となって、本構成のＬＥＤを備えた画像形成装置１においては良好な印刷品位を得ることができる。

（実施例３の効果）
本実施例３における図７中の駆動回路１１０及びこれを用いた図４中のＬＥＤプリントヘッド１３によれば、低温雰囲気中であっても各ドライバＩＣ端部と各ドライバＩＣ中心部との駆動電流の差が比較例のものより小さくなり、ドライバＩＣ内での駆動電流のばらつきを改善することができる。従って、実施例１と略同様に、印刷濃度のむらを解消できて、印刷品位に優れた画像形成装置１を実現できる。

（変形例）
本発明は、上記実施例１〜３に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の（ａ）〜（ｃ）のようなものがある。

（ａ） ＬＥＤが光源として用いられる発光素子に適用した場合について説明したが、本発明はこれに限らず、他の被駆動素子（例えば、有機ＥＬ素子や発熱抵抗体等）への電圧印加制御を行う場合にも適用可能である。例えば、有機ＥＬ素子のアレイで構成される有機ＥＬヘッドを供えたプリンタや、発熱抵抗体の列で構成されるサーマルプリンタにおいて利用することができる。更に、表示素子（例えば、列状あるいはマトリクス状に配列された表示素子等）の駆動にも適用可能である。

（ｂ） 本発明は、２端子構造を備えたＬＥＤ等の被駆動素子に限らず、３端子構造を備えた発光サイリスタの他、第１と第２の２個のゲート端子を備えた４端子サイリスタＳＣＳ（Silicon Semiconductor Controlled Switch）を駆動する場合にも適用可能である。

（ｃ） 本発明の趣旨及び技術思想を考察して明らかなように、本発明は同一構成要素の連続的配置から成る被駆動素子列の駆動回路に限定されるものではなく、複数の駆動端子出力を備えたＩＣチップ等に広く応用することが可能なことは勿論である。

１ 画像形成装置
１３ ＬＥＤプリントヘッド
１３ｂ プリント基板
１３ｅ ロッドレインズアレイ
１００ ドライバＩＣ
１１０，１１０−１〜１１０−９６ 駆動回路
１１８〜１２２ ＰＭＯＳ
２００，２００−１〜２００−９６ ＬＥＤアレイ

Claims (9)

1. 複数の駆動出力端子にそれぞれ接続された複数の被駆動素子に対して前記複数の駆動出力端子からそれぞれ駆動電流を供給する複数の駆動トランジスタを有する駆動回路において、
   前記複数の駆動トランジスタの配列ピッチを、前記複数の駆動出力端子の配列ピッチよりも大きくしたことを特徴とする駆動回路。
2. 前記駆動トランジスタは、前記複数の駆動出力端子にまたがるサイズに伸張されて略Ｌ字状に構成されていることを特徴とする請求項１記載の駆動回路。
3. 前記駆動トランジスタは、前記複数の駆動出力端子にまたがるサイズに伸張されて略Ｌ字状に構成され、且つ、前記略Ｌ字状の前記駆動トランジスタにおける一方向の長さと他方の長さとの比率は、前記駆動素子が形成される基材材料のポアソン比に対応して設定されていることを特徴とする請求項１記載の駆動回路。
4. 前記駆動トランジスタは、前記複数の駆動出力端子にまたがるサイズに伸張されて略Ｌ字状に構成され、且つ、前記複数の駆動トランジスタの配列方向に向かう一辺の長さをＬｘとし、他方に向かう他の一辺の長さをＬｙとするとき、前記略Ｌ字状の前記駆動トランジスタの全長（Ｌｘ＋Ｌｙ）に対するＬｙの比は、
   ０．１５≦ Ｌｙ／（Ｌｘ＋Ｌｙ）≦０．６
   に設定されていることを特徴とする請求項１記載の駆動回路。
5. 複数の被駆動素子に対して駆動電流を供給する駆動トランジスタを有する駆動回路において、
   前記駆動トランジスタは、略Ｌ字状に構成され、前記略Ｌ字状の前記駆動トランジスタの一辺と他辺とでゲート長が異なる長さに設定されていることを特徴とする駆動回路。
6. 複数の被駆動素子に対して駆動電流を供給する駆動トランジスタを有する駆動回路において、
   前記駆動トランジスタは、矩形形状のゲート電極と、前記矩形形状の第１及び第２の辺に沿って形成されたソース領域と、前記矩形形状の第３及び第４の辺に沿って形成されたドレイン領域とを有することを特徴とする駆動回路。
7. 前記第１の辺と前記第２の辺は、異なる長さに設定されていることを特徴とする請求項６記載の駆動回路。
8. 基板と、
   前記基板上に複数配列された請求項１〜７のいずれか１項に記載の駆動回路と、
   前記複数の被駆動素子としての発光素子アレイと、
   前記発光素子アレイが発する光を集光するレンズアレイと、
   を備えたことを特徴とする光プリントヘッド。
9. 請求項８記載の光プリントヘッドと、
   前記光プリントヘッドの発光方向に対向して設けられた感光体と、
   を有することを特徴とする画像形成装置。

Images