[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100596602B1 - 적층 세라믹 콘덴서 및 그 제조 방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조 방법 Download PDF

Info

Publication number
KR100596602B1
KR100596602B1 KR1020050026497A KR20050026497A KR100596602B1 KR 100596602 B1 KR100596602 B1 KR 100596602B1 KR 1020050026497 A KR1020050026497 A KR 1020050026497A KR 20050026497 A KR20050026497 A KR 20050026497A KR 100596602 B1 KR100596602 B1 KR 100596602B1
Authority
KR
South Korea
Prior art keywords
electrode
dielectric
internal
internal electrode
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050026497A
Other languages
English (en)
Inventor
이귀종
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050026497A priority Critical patent/KR100596602B1/ko
Priority to US11/345,409 priority patent/US7505247B2/en
Priority to JP2006027784A priority patent/JP2006287201A/ja
Application granted granted Critical
Publication of KR100596602B1 publication Critical patent/KR100596602B1/ko
Priority to US12/359,497 priority patent/US7881039B2/en
Priority to JP2009260481A priority patent/JP5028465B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D5/00—Bending sheet metal along straight lines, e.g. to form simple curves
    • B21D5/02—Bending sheet metal along straight lines, e.g. to form simple curves on press brakes without making use of clamping means
    • B21D5/0209—Tools therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D5/00—Bending sheet metal along straight lines, e.g. to form simple curves
    • B21D5/02—Bending sheet metal along straight lines, e.g. to form simple curves on press brakes without making use of clamping means
    • B21D5/0281—Workpiece supporting devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

제1 외부전극, 하나 이상의 돌출부를 포함하고 유전체를 개재하여 제1 외부전극과 결합하는 제1 내부전극, 제1 내부전극과 일체로 결합하여 형성된 제2 외부전극 및 돌출부에 의해 구획되는 공간에 유전체를 개재하여 제1 내부전극과 결합하는 제2 내부전극이 단면에 인쇄된 복수의 유전체 시트를 포함하되, 유전체 시트는 제1 외부전극과 제2 외부전극이 서로 전기적으로 연결되고, 제1 내부전극의 돌출부와 제2 내부전극이 서로 전기적으로 연결되도록 대칭되어 번갈아 적층된 적층 세라믹 콘덴서 및 그 제조 방법이 제시된다. 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법은 내부전극의 면적을 극대화할 수 있다.
콘덴서, 적층 세라믹 콘덴서, 내부전극, 외부전극, 유전체.

Description

적층 세라믹 콘덴서 및 그 제조 방법{Multi-layer Ceramic Capacitor and Production Method Thereof}
도 1은 종래 기술에 따른 적층 세라믹 콘덴서에서 내부전극을 도시한 단면도.
도 2는 본 발명의 바람직한 실시예에 따른 잉크젯 방식에 의해 유전체와 전극을 동시에 인쇄하는 방법을 도시한 도면.
도 3은 본 발명의 바람직한 실시예에 따른 유전체 시트를 인쇄하는 패턴을 도시한 도면.
도 4는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 대칭으로 적층한 도면.
도 5는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 제조하는 방법을 도시한 도면.
도 6은 본 발명의 바람직한 제1실시예에 따른 적층 세라믹 콘덴서를 절단한 사시도.
도 7은 본 발명의 바람직한 제1실시예에 따른 적층 세라믹 콘덴서를 위에서 바라본 단면도.
도 8은 본 발명의 바람직한 제2실시예에 따른 적층 세라믹 콘덴서를 절단한 사시도.
도 9는 본 발명의 바람직한 제2실시예에 따른 적층 세라믹 콘덴서를 위에서 바라본 단면도.
도 10은 도 8에서 절단선 (k)와 (k')에 따라 형성된 단면도.
<도면의 주요 부분에 대한 부호의 설명>
240 : 전극용 잉크젯 프린터 헤드
250 : 유전체용 잉크젯 프린터 헤드
310 : 제2 외부전극
320, 350 : 유전체
330 : 제2 내부전극
340 : 제1 내부전극의 돌출부
360 : 제1 외부전극
본 발명은 전자 부품에 관한 것으로, 특히, 적층 세라믹 콘덴서 및 그 제조 방법에 관한 것이다.
콘덴서는 유전체를 개재하여 결합된 전극을 이용하여 DC 신호 차단, 바이패 싱(bypassing), 주파수 공진 등 다양한 역할을 수행하는 전자부품이며, 적층 세라믹 콘덴서(MLCC : Multi-Layer Ceramic Capacitor)는 콘덴서를 여러 층으로 적층하여 형성한 전자부품이다. 전자 제품들의 개인화에 따른 휴대용 단말기의 시장이 점차적으로 확대됨에 따라 적층 세라믹 콘덴서는 소형화, 경량화 되고 있다. 종래 기술에 따르면, 적층 세라믹 콘덴서는 그린 시트(green sheet)에 전극 페이스트(paste)를 인쇄한 후, 다층으로 적층하고 절단(cutting)한 후 고온으로 소결한 다음, 외부전극을 도포, 소결하여 도금하는 공정으로 제조된다.
일반적으로 적층 세라믹 콘덴서의 전기 용량을 향상시키기 위해서는 내부전극의 면적을 크게 하는 방법, 큰 유전상수를 가지는 유전체를 사용하는 방법, 유전체의 두께를 작게 하는 방법, 적층 수를 증가시키는 방법 등이 있다. 도 1을 참조하면, 종래 기술에 따른 내부전극(110) 및 유전체(120)가 도시되어 있다. 여기서 내부전극(110) 및 유전체(120)는 평판 구조로 형성된다. 따라서 소정의 두께에서 적층 세라믹 콘덴서의 전기 용량을 향상시키기 위해서는 유전체의 두께를 작게 하고, 적층 수를 증가시켜야 한다. 그러나 유전체의 두께를 작게 하는데 일정한 한계가 있다. 따라서 최근에 전자기기가 소형으로 제조됨에 따라 얇은 두께에서도 내부전극의 면적을 극대화하여 전기용량을 향상시킬 필요성이 대두된다.
본 발명은 내부전극의 면적을 극대화할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
또한, 본 발명은 유전체와 전극을 잉크젯 방식을 이용해서 동시에 인쇄함으로써 내부전극의 형상을 자유롭게 형성할 수 있는 적층 세라믹 콘덴서 및 그 제조 방법을 제공한다.
본 발명의 일 측면에 따르면, (a) 제1 외부전극, 하나 이상의 돌출부를 포함하고 유전체를 개재하여 상기 제1 외부전극과 결합하는 제1 내부전극, 상기 제1 내부전극과 일체로 결합하여 형성된 제2 외부전극 및 상기 돌출부에 의해 구획되는 공간에 유전체를 개재하여 상기 제1 내부전극과 결합하는 제2 내부전극이 단면에 인쇄된 유전체 시트를 형성하는 단계, (b) 상기 유전체 시트를 상기 제1 외부전극과 상기 제2 외부전극이 서로 전기적으로 연결되고, 상기 제1 내부전극의 돌출부과 상기 제2 내부전극이 서로 전기적으로 연결되도록 대칭되어 번갈아 적층 및 압착하는 단계, (c) 상기 적층된 유전체 시트를 절단하는 단계, (d) 상기 절단된 유전체 시트를 소성하는 단계를 포함하는 적층 세라믹 콘덴서 제조 방법을 제시할 수 있다.
본 발명의 다른 측면에 따르면, 제1 외부전극, 하나 이상의 돌출부를 포함하고 유전체를 개재하여 제1 외부전극과 결합하는 제1 내부전극, 제1 내부전극과 일체로 결합하여 형성된 제2 외부전극 및 돌출부에 의해 구획되는 공간에 유전체를 개재하여 제1 내부전극과 결합하는 제2 내부전극이 단면에 인쇄된 복수의 유전체 시트를 포함하되, 유전체 시트는 제1 외부전극과 제2 외부전극이 서로 전기적으로 연결되고, 제1 내부전극의 돌출부와 제2 내부전극이 서로 전기적으로 연결되도록 대칭되어 번갈아 적층된 적층 세라믹 콘덴서를 제시할 수 있다.
여기서, 제2 내부전극의 형상은 삼각형, 직사각형 및 반구형 중 어느 하나일 수 있다.
또한, 제1 외부전극, 유전체, 제1 내부전극, 제2 외부전극 및 제2 내부전극은 잉크젯 방식에 의해 동시에 인쇄될 수 있으며, 잉크젯 방식은 복수의 잉크젯 프린터 헤드를 이용하여 전극용 잉크와 유전체용 잉크를 분사하는 방식일 수 있다.
또한, 유전체, 제1 내부전극의 돌출부 및 제2 내부전극은 각각 유전체 시트와 동일 평면상에서 연속적으로 인쇄될 수 있다.
또한, 제1 내부전극의 돌출부와 제2 내부전극은 유전체 시트와 동일 평면상에서 소정의 간격을 두고 유전체를 개재하여 단속적으로 인쇄될 수 있다.
여기서, 유전체 시트와 동일 평면상에서 서로 인접하는 제1 내부전극의 라인간에 제1 내부전극의 돌출부와 상기 제2 내부전극은 소정의 간격을 두고 서로 대향할 수 있다.
이하, 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 발명에서 설명하는 전극의 형상은 단층 및/또는 적층 세라믹 콘덴서에 적 용 가능하며 적층 세라믹 콘덴서를 위주로 설명한다. 본 발명의 바람직한 실시예들을 상세히 설명하기에 앞서 적층 세라믹 콘덴서의 일반적인 원리에 대해서 먼저 설명하기로 한다.
적층 세라믹 콘덴서는 복수의 적층 세라믹 콘덴서로 구성되며, 각각의 적층 세라믹 콘덴서는 유전체, 내부전극 및 외부전극을 포함한다. 유전체는 적층 세라믹 콘덴서의 외부 몸체 부분이며, 그 재질이 세라믹 재료로 되어 있으므로 일반적으로 세라믹 몸체라고 칭한다. 유전체로서 일반적으로 BaTiO3(Barium Titanate, BT계)가 사용되며, 이는 상온에서 고유전율을 가진다. 유전체인 BT 분말의 소결 온도는 1250℃ 정도이다.
내부전극은 유전체 안에 위치하고 있는 전도성 물질이다. 내부전극의 재료로서 일반적으로 팔라듐(Pd), 니켈(Ni), 구리(Cu) 등이 사용된다. 내부전극의 재료인 팔라듐(Pd), 니켈(Ni), 구리(Cu)의 녹는점은 각각 1555℃, 1452℃, 1083℃이다.
외부전극은 적층 세라믹 콘덴서를 외부 전원과 연결시켜주는 전도성 물질이다. 적층 세라믹 콘덴서는 기판의 표면 실장용으로 설계된 소자이기 때문에 외부전극은 단순히 외부 전압과 연결하는 역할뿐만 아니라 기판에 실장될 때 땜납이 잘 부착되도록 하는 역할까지 수행한다.
도 2는 본 발명의 바람직한 실시예에 따른 복수의 잉크젯 프린터 헤드를 이용하여 잉크젯 방식에 의해 유전체와 전극을 동시에 인쇄하는 방법을 도시한 도면 이다.
도 2를 참조하면, 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 미리 설정된 패턴에 따라 각각 전극(230)과 유전체(220)를 캐리어(carrier) 필름(210)에 형성한다.
전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 각각 전극용 잉크와 유전체용 잉크를 분사한다. 전극용 잉크는 팔라듐(Pd), 니켈(Ni), 구리(Cu), 텅스텐(W), 몰리브덴(Mo)과 같은 금속 분말, 바인더(binder) 및 용매를 포함할 수 있으며, 유전체용 잉크는 BT 분말, 바인더(binder) 및 용매를 포함할 수 있다. 여기서 전극용 잉크와 유전체용 잉크를 동시에 인쇄하는 경우 서로 섞이지 않도록 하기 위해서 서로 섞이지 않는 용매가 사용될 수 있다.
여기서 잉크젯 방식에 의해 유전체(220)와 전극(230)을 동시에 인쇄함은 같은 시간대에 유전체용 잉크와 전극용 잉크를 분사함을 의미할 뿐만 아니라 복수의 잉크젯 프린터 헤드를 이용하여 미리 설정된 프로그램 및 패턴에 따라 유전체(220)와 전극(230)을 인쇄함을 의미한다. 따라서 유전체(220)와 전극(230)은 함께 인쇄되거나 또는 동일한 패스(pass)에서 인쇄될 수 있다. 예를 들어, 도 2를 참조하면, 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 캐리어 필름(210)에 대향하여 일체로 이동하면서 전극(230)과 유전체(220)를 동시에 인쇄한다. 여기서 유전체(220)만을 인쇄하는 부분에서는 전극용 잉크젯 프린터 헤드(240)는 작동을 멈추고, 유전체용 잉크젯 프린터 헤드(250)만이 유전체용 잉크를 분사한다.
이러한 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 잉크를 분사하기 위한 잉크젯 프린트 장치의 헤드가 될 수 있다. 예를 들어, 잉크젯 프린트 장치는 그 장치를 받히고 있는 받침대, 미리 설정된 패턴에 따라 캐리어 필름(210) 상에 잉크를 분사하여 전극과 유전체를 인쇄하는 잉크젯 프린터 헤드, 잉크젯 프린터 헤드를 캐리어 필름(210) 상에서 이동시키는 이동 장치, 잉크젯 프린터 헤드가 미리 설정된 패턴에 따라 잉크를 분사하도록 제어하는 프로그램을 실행하는 회로부 등을 포함할 수 있다.
여기서 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 일체로 움직이면서 잉크를 분사할 수 있다. 즉, 미리 설정된 패턴에 따라 같은 경로상에서 함께 움직이면서 전극과 유전체를 인쇄할 수 있다. 헤드가 같이 움직이는 경우에는 각각의 헤드에서 분사되는 잉크의 분사 시점, 분사되는 양 등을 조절함으로써 미리 설정된 패턴에 따라 전극과 유전체를 인쇄할 수 있다. 다른 실시예에 의하면, 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)는 서로 다른 동작 제어 신호에 상응하여 개별적으로 움직이면서 잉크를 분사할 수 있다. 즉, 각각의 헤드는 하나의 장치 또는 별개의 장치에 구비되어 각각 다른 프로그램에 의해 서로 다른 동작 제어 신호를 수신하여 이에 상응하는 동작을 수행할 수 있다.
도 3은 본 발명의 바람직한 실시예에 따른 복수의 잉크젯 프린터 헤드를 이용하여 잉크젯 방식에 의해 적층 세라믹 콘덴서의 일부분인 유전체 시트를 인쇄하 는 패턴을 도시한 도면이다. 도 3을 참조하면, 화살표 방향은 전극과 유전체가 동시에 인쇄되며 적층되는 순서를 나타내며,
단계 (a)에서, 전극과 유전체를 번갈아 인쇄한다. 즉, 제1 외부전극(360), 유전체(350), 복수의 제1 내부전극의 돌출부(340), 복수의 제2 내부전극(330), 제1 내부전극의 돌출부(340)에 의해 구획된 공간에 형성된 복수의 유전체(320) 및 제2 외부전극(310)을 인쇄한다. 여기서 제2 내부전극(330)의 형상은 직사각형으로 도시되어 있으나, 삼각형 또는 반구형 등이 될 수 있다.
단계 (b)에서, 단계 (a)에서 인쇄된 방식과 유사하게 인쇄하며, 다만, 제2 내부전극(330)의 상부에 유전체를 인쇄함으로써 제1 내부전극과 제2 내부전극(330)을 절연시킨다. 단계 (c)에서, 제1 내부전극의 몸체부(345)를 인쇄하며, 단계 (d)에서, 제1 내부전극의 몸체부(345)를 중심으로 대칭된 패턴으로 인쇄한다. 단계 (e)에서, 또 다른 제2 내부전극(335)과 유전체를 인쇄함으로써, 하나의 유전체 시트를 형성한다.
여기서 상술한 인쇄 패턴은 층별로 구성되므로, 복수의 잉크젯 프린터 헤드를 이용하여 잉크젯 방식에 의해 인쇄될 수 있고, 또는 그라비어(gravure) 방식 또는 스크린 프린트(screen print) 방식에 의해서도 인쇄될 수 있다. 이하에서는 복수의 잉크젯 프린터 헤드를 이용하여 잉크젯 방식에 의해 인쇄하는 방법을 위주로 설명한다.
또한, 상술한 내부전극의 패턴이 적층 세라믹 콘덴서에 적용되는 실시예를 중심으로 설명하였으나, 이러한 패턴은 단층 콘덴서에서도 적용될 수 있다. 즉, 에 보싱(embossing) 구조와 같은 전극을 이용하여, 단층 콘덴서가 평면에 복수의 돌출부가 형성된 두 개의 전극을 포함하고, 돌출부는 서로 대향하며 유전체를 개재하여 서로 다른 전극의 돌출부와 결합된 경우, 전극간에 형성된 면적이 돌출부에 의해 최대화될 수 있다. 이 경우 최근 임베디드(embedded) 단층 콘덴서의 경우 두께를 최소화하면서 동시에 전극의 면적을 최대화할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 대칭으로 적층한 도면이다.
여기서 전극과 유전체가 동시에 인쇄된 유전체 시트가 180ㅀ만큼 엇갈림으로써 대칭되어 적층되면, 적층 세라믹 콘덴서가 형성된다. 즉, 유전체의 중심을 회전축으로 하여 유전체 시트를 회전시켜서 하부 유전체 시트의 제2 외부전극(310)과 상부 유전체 시트의 제1 외부전극(360)이 겹치고, 하부 유전체 시트의 제2 내부전극(330)과 상부 유전체 시트의 제1 내부전극(340)이 겹치도록 유전체 시트를 미리 설정된 수만큼 적층하여 적층 세라믹 콘덴서를 형성한다.
따라서 하부 유전체 시트의 제2 외부전극(310)과 상부 유전체 시트의 제1 외부전극(360)이 서로 겹치므로, 내부전극과 외부전극간의 접촉문제는 발생하지 않는다. 또한, 하부 유전체 시트의 제2 내부전극(330)과 상부 유전체 시트의 제1 내부전극(340)이 서로 겹치므로, 내부전극에 의해 형성된 돌출부는 상부 내부전극과 하부 내부전극간에 서로 치합된다. 따라서 본 발명에 따르면, 종래 기술에 따라 내부전극을 평면으로 형성한 경우보다 내부전극 간에 겹치는 면적이 증가하므로, 적층 세라믹 콘덴서의 전기용량은 커지게 된다. 여기서, 하부 유전체 시트의 유전체와 상부 유전체 시트의 유전체는 서로 접촉되며, 적층 세라믹 콘덴서의 층간 유전체의 역할을 한다.
도 5는 본 발명의 바람직한 실시예에 따른 적층 세라믹 콘덴서를 제조하는 방법을 도시한 도면이다.
단계 S510에서, 전극용 잉크젯 프린터 헤드(240)와 유전체용 잉크젯 프린터 헤드(250)를 이용하여 미리 설정된 패턴에 따라 제1 외부전극(360), 유전체(350), 복수의 돌출부(340)를 포함하는 제1 내부전극, 복수의 제2 내부전극(330), 제1 내부전극의 돌출부(340)에 의해 구획된 공간에 형성된 복수의 유전체(320) 및 제2 외부전극(310)을 인쇄한다.
단계 S520에서, 제1 외부전극(360), 유전체(350), 복수의 돌출부(340)를 포함하는 제1 내부전극, 복수의 제2 내부전극(330), 제1 내부전극의 돌출부(340)에 의해 구획된 공간에 형성된 복수의 유전체(320) 및 제2 외부전극(310)이 인쇄된 유전체 시트를 대칭되게 번갈아 미리 설정된 수만큼 적층하고, 단계 S530에서, 압착된 후, 단계 S540에서, 칩(chip) 단위로 절단한다. 이후 단계 S550에서, 형성된 칩을 소성하고, 도금 공정에 의해 칩(chip) 단위로 적층 세라믹 콘덴서를 제조한다.
이상에서 적층 세라믹 콘덴서 및 그 제조 방법을 일반적으로 도시한 도면을 설명하였으며, 이하에서는 첨부 도면을 참조하여, 본 발명에 따른 적층 세라믹 콘 덴서 및 그 제조 방법을 구체적인 실시예를 기준으로 설명하기로 한다. 본 발명에 따른 실시예는 크게 두가지로 구분되는데, 첫째, 내부전극이 유전체 시트와 동일 평면상에서 연속적으로(continuously) 인쇄되는 방법, 둘째, 내부전극이 유전체 시트와 동일 평면상에서 소정의 간격을 두고 유전체를 개재하여 단속적(斷續的)으로(continually) 인쇄되는 방법으로 나뉜다. 이하에서 차례대로 설명한다.
도 6은 본 발명의 바람직한 제1실시예에 따른 유전체, 제1 내부전극의 돌출부 및 제2 내부전극이 각각 상기 유전체 시트와 동일 평면상에서 연속적으로 인쇄된 적층 세라믹 콘덴서를 절단한 사시도이고, 도 7은 본 발명의 바람직한 제1실시예에 따른 적층 세라믹 콘덴서를 위에서 바라본 단면도이다.
도 6을 참조하면, 두개의 유전체 시트가 대칭으로 적층되어 있는 구조가 도시된다. 여기서, 제1 외부전극(360), 유전체(350), 복수의 제1 내부전극의 돌출부(340), 복수의 제2 내부전극(330), 제1 내부전극의 돌출부(340)에 의해 구획된 공간에 형성된 복수의 유전체(320) 및 제2 외부전극(310)은 모두 유전체 시트의 위 평면상에서 연속적으로(continuously) 인쇄되어 있다. 따라서, 유전체 시트가 대칭되게 번갈아 적층되는 경우 적층 세라믹 콘덴서에서 내부전극이 서로 치합되는 구조가 형성된다. 앞에서 본 단면도에서 제2 내부전극(330)의 형상은 직사각형이므로, 제1 내부전극의 돌출부(340)와의 거리가 일정하게 유지된다. 따라서 제1 내부전극의 돌출부(340)과 제2 내부전극(330)에 전원이 연결되는 경우 일정한 전하 분포가 형성될 수 있다. 또한, 다른 실시예에 의하면, 제2 내부전극(330)의 형상은 삼각형, 반구형 등이 될 수 있다.
도 7을 참조하면, 유전체 시트의 윗면과 동일한 평면으로 형성된 단면은 제1 내부전극의 돌출부(340)과 제2 내부전극(330)이 연속적으로 인쇄되어 서로 교대로 배열된다.
도 8은 본 발명의 바람직한 제2실시예에 따른 제1 내부전극의 돌출부 및 제2 내부전극이 각각 상기 유전체 시트와 동일 평면상에서 유전체를 개재하여 단속적으로 인쇄된 적층 세라믹 콘덴서를 절단한 사시도이고, 도 9는 본 발명의 바람직한 제2실시예에 따른 적층 세라믹 콘덴서를 위에서 바라본 단면도이다.
여기서 제1 내부전극(340)과 이에 인접한 전극(840(1))을 연결하는 직선상의 모든 전극이 제1 내부전극(340)이 될 수도 있고, 또는 그 직선상에 제1 내부전극(340)과 제2 내부전극이 서로 번갈아 인쇄될 수도 있다. 전자의 경우 인쇄의 패턴이 모두 같으므로 인쇄 작업이 수월한 장점이 있으며, 후자의 경우 하나의 제2 내부전극을 4개의 제1 내부전극이 둘러 싸는 구조가 형성되므로 전극간 대향하는 면적이 커지는 장점이 있다. 이하에서는 후자의 경우를 중심으로 설명한다.
도 8 및 9를 참조하면, 제2 외부전극에 수직하게 결합되어 있는 제1 내부전극의 복수의 돌출부(340)들의 라인(즉, 제1 내부전극(340)과 제2 내부전극(330)을 연결하는 라인) 및 이러한 라인에 인접하여 유전체 시트와 동일 평면상에서 형성된 다른 제1 내부전극의 복수의 돌출부들의 라인(즉, 제1 내부전극(830(1))과 제2 내부전극(840(1))을 연결하는 라인)을 고려하면, 하나의 라인에서의 제1 내부전극은 소정의 간격을 두고 유전체가 개재되어 다른 라인에서의 제2 내부전극과 대향한다.
도 10은 도 8에서 절단선 (k)와 (k')에 따라 형성된 앞에서 바라본 단면도이다. 도 10을 참조하면, 전체적인 인쇄 패턴은 도 8에서 도시된 앞측의 단면도와 유사하지만, 제1 내부전극(830(1))과 제2 내부전극(840(1))의 배치가 서로 다르다. 따라서 제1 외부전극(360)에 결합된 유전체(1050)와 제2 외부전극(310)에 결합된 유전체(1020)의 패턴은 전극의 패턴에 상응하여 달라진다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다.
상술한 바와 같이 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법은 내부전극의 면적을 극대화할 수 있는 효과가 있다.
또한, 본 발명에 따른 적층 세라믹 콘덴서 및 그 제조 방법은 유전체와 전극을 잉크젯 방식을 이용해서 동시에 인쇄함으로써 내부전극의 형상을 자유롭게 형성할 수 있는 효과가 있다.

Claims (14)

  1. (a) 제1 외부전극, 하나 이상의 돌출부를 포함하고 유전체를 개재하여 상기 제1 외부전극과 결합하는 제1 내부전극, 상기 제1 내부전극과 일체로 결합하여 형성된 제2 외부전극 및 상기 돌출부에 의해 구획되는 공간에 유전체를 개재하여 상기 제1 내부전극과 결합하는 제2 내부전극이 단면에 인쇄된 유전체 시트를 형성하는 단계;
    (b) 상기 유전체 시트를 상기 제1 외부전극과 상기 제2 외부전극이 서로 전기적으로 연결되고, 상기 제1 내부전극의 돌출부과 상기 제2 내부전극이 서로 전기적으로 연결되도록 대칭되어 번갈아 적층 및 압착하는 단계;
    (c) 상기 적층된 유전체 시트를 절단하는 단계; 및
    (d) 상기 절단된 유전체 시트를 소성하는 단계를 포함하는 적층 세라믹 콘덴서 제조 방법.
  2. 청구항 1에 있어서,
    상기 제2 내부전극의 형상은 삼각형, 직사각형 및 반구형 중 어느 하나인 적층 세라믹 콘덴서 제조 방법.
  3. 청구항 1에 있어서,
    상기 제1 외부전극, 상기 유전체, 상기 제1 내부전극, 상기 제2 외부전극 및 상기 제2 내부전극은 잉크젯 방식에 의해 동시에 인쇄된 적층 세라믹 콘덴서 제조 방법.
  4. 청구항 3에 있어서,
    상기 잉크젯 방식은 복수의 잉크젯 프린터 헤드를 이용하여 전극용 잉크와 유전체용 잉크를 분사하는 방식인 적층 세라믹 콘덴서 제조 방법.
  5. 청구항 1에 있어서,
    상기 유전체, 상기 제1 내부전극의 돌출부 및 상기 제2 내부전극은 각각 상기 유전체 시트와 동일 평면상에서 연속적으로 인쇄된 적층 세라믹 콘덴서 제조 방법.
  6. 청구항 1에 있어서,
    상기 제1 내부전극의 돌출부와 상기 제2 내부전극은 상기 유전체 시트와 동일 평면상에서 소정의 간격을 두고 상기 유전체를 개재하여 단속적으로 인쇄된 적 층 세라믹 콘덴서 제조 방법.
  7. 청구항 6에 있어서,
    상기 유전체 시트와 동일 평면상에서 서로 인접하는 상기 제1 내부전극의 라인간에 상기 제1 내부전극의 돌출부와 상기 제2 내부전극은 소정의 간격을 두고 서로 대향하는 적층 세라믹 콘덴서 제조 방법.
  8. 제1 외부전극, 하나 이상의 돌출부를 포함하고 유전체를 개재하여 상기 제1 외부전극과 결합하는 제1 내부전극, 상기 제1 내부전극과 일체로 결합하여 형성된 제2 외부전극 및 상기 돌출부에 의해 구획되는 공간에 유전체를 개재하여 상기 제1 내부전극과 결합하는 제2 내부전극이 단면에 인쇄된 복수의 유전체 시트를 포함하되,
    상기 유전체 시트는 상기 제1 외부전극과 상기 제2 외부전극이 서로 전기적으로 연결되고, 상기 제1 내부전극의 돌출부와 상기 제2 내부전극이 서로 전기적으로 연결되도록 대칭되어 번갈아 적층된 적층 세라믹 콘덴서.
  9. 청구항 8에 있어서,
    상기 제2 내부전극의 형상은 삼각형, 직사각형 및 반구형 중 어느 하나인 적층 세라믹 콘덴서.
  10. 청구항 8에 있어서,
    상기 제1 외부전극, 상기 유전체, 상기 제1 내부전극, 상기 제2 외부전극 및 상기 제2 내부전극은 잉크젯 방식에 의해 동시에 인쇄된 적층 세라믹 콘덴서.
  11. 청구항 10에 있어서,
    상기 잉크젯 방식은 복수의 잉크젯 프린터 헤드를 이용하여 전극용 잉크와 유전체용 잉크를 분사하는 방식인 적층 세라믹 콘덴서.
  12. 청구항 8에 있어서,
    상기 유전체, 상기 제1 내부전극의 돌출부 및 상기 제2 내부전극은 각각 상기 유전체 시트와 동일 평면상에서 연속적으로 인쇄된 적층 세라믹 콘덴서.
  13. 청구항 8에 있어서,
    상기 제1 내부전극의 돌출부와 상기 제2 내부전극은 상기 유전체 시트와 동일 평면상에서 소정의 간격을 두고 상기 유전체를 개재하여 단속적으로 인쇄된 적층 세라믹 콘덴서.
  14. 청구항 13에 있어서,
    상기 유전체 시트와 동일 평면상에서 서로 인접하는 상기 제1 내부전극의 라인간에 상기 제1 내부전극의 돌출부와 상기 제2 내부전극은 소정의 간격을 두고 서로 대향하는 적층 세라믹 콘덴서.
KR1020050026497A 2005-03-30 2005-03-30 적층 세라믹 콘덴서 및 그 제조 방법 Expired - Fee Related KR100596602B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050026497A KR100596602B1 (ko) 2005-03-30 2005-03-30 적층 세라믹 콘덴서 및 그 제조 방법
US11/345,409 US7505247B2 (en) 2005-03-30 2006-02-02 Multi-layer ceramic capacitor and production method thereof
JP2006027784A JP2006287201A (ja) 2005-03-30 2006-02-03 積層セラミックコンデンサ及び積層セラミックコンデンサ製造方法
US12/359,497 US7881039B2 (en) 2005-03-30 2009-01-26 Multi-layer ceramic capacitor having improved component capacity and production method thereof
JP2009260481A JP5028465B2 (ja) 2005-03-30 2009-11-13 積層セラミックコンデンサ及び積層セラミックコンデンサ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050026497A KR100596602B1 (ko) 2005-03-30 2005-03-30 적층 세라믹 콘덴서 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100596602B1 true KR100596602B1 (ko) 2006-07-04

Family

ID=37070115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050026497A Expired - Fee Related KR100596602B1 (ko) 2005-03-30 2005-03-30 적층 세라믹 콘덴서 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7505247B2 (ko)
JP (2) JP2006287201A (ko)
KR (1) KR100596602B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010135689A3 (en) * 2009-05-21 2011-02-17 Eestor, Inc. Mini-extrusion multilayering technique for the fabrication of ceramic/plastic capacitors with composition-modified barium titanate powders
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
US7932471B2 (en) 2005-08-05 2011-04-26 Ngk Spark Plug Co., Ltd. Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7804678B2 (en) 2007-04-25 2010-09-28 Industrial Technology Research Institute Capacitor devices
US8085522B2 (en) * 2007-06-26 2011-12-27 Headway Technologies, Inc. Capacitor and method of manufacturing the same and capacitor unit
TW200901247A (en) * 2007-06-27 2009-01-01 Ind Tech Res Inst Interdigital capacitor
JP4687757B2 (ja) * 2008-07-22 2011-05-25 株式会社村田製作所 積層セラミック電子部品の製造方法
US8462482B2 (en) * 2009-01-30 2013-06-11 Headway Technologies, Inc. Ceramic capacitor and method of manufacturing same
US8432662B2 (en) * 2009-01-30 2013-04-30 Headway Technologies, Inc. Ceramic capacitor and method of manufacturing same
US20100285316A1 (en) * 2009-02-27 2010-11-11 Eestor, Inc. Method of Preparing Ceramic Powders
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
EP2381451B1 (en) * 2010-04-22 2018-08-01 Epcos AG Method for producing an electrical multi-layer component and electrical multi-layer component
US8487210B2 (en) * 2010-06-11 2013-07-16 W. C. Hereaus GmbH Joined dissimilar materials and method
TW201306337A (zh) * 2011-04-08 2013-02-01 Sonavation Inc 用於在壓電陣列上沈積材料之系統及方法
DE102012113018A1 (de) * 2012-12-21 2014-06-26 Epcos Ag Verfahren zur Herstellung eines Mehrschichtträgerkörpers
DE102012113014A1 (de) 2012-12-21 2014-06-26 Epcos Ag Bauelementträger und Bauelementträgeranordnung
JP6323029B2 (ja) * 2014-01-24 2018-05-16 富士通株式会社 コンデンサの製造方法
US20150310991A1 (en) * 2014-04-29 2015-10-29 Apple Inc. Multi-layered ceramic capacitors
KR102813235B1 (ko) * 2019-08-28 2025-05-27 삼성전기주식회사 적층형 전자 부품

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134844A (ja) * 1995-11-10 1997-05-20 Matsushita Electric Ind Co Ltd チップ形積層セラミックコンデンサの製造方法
JPH11135356A (ja) 1997-10-30 1999-05-21 Kyocera Corp 積層セラミックコンデンサ
JP3359522B2 (ja) * 1996-12-26 2002-12-24 京セラ株式会社 積層セラミックコンデンサの製造方法
KR20040006445A (ko) * 2002-07-12 2004-01-24 삼화콘덴서공업주식회사 적층 세라믹 커패시터 및 그 전극 조성물

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
JPH0855752A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
JPH09260200A (ja) * 1996-03-26 1997-10-03 Taiyo Yuden Co Ltd 積層コンデンサ
JP3706497B2 (ja) * 1999-03-25 2005-10-12 京セラ株式会社 積層セラミックコンデンサ
JP3881833B2 (ja) * 2000-09-25 2007-02-14 Ｕｈｔ株式会社 セラミック積層体の製造装置
JP4671530B2 (ja) * 2001-04-26 2011-04-20 京セラ株式会社 積層型電子部品
JP2004072034A (ja) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板
JP3801158B2 (ja) * 2002-11-19 2006-07-26 セイコーエプソン株式会社 多層配線基板の製造方法、多層配線基板、電子デバイス及び電子機器
KR100596602B1 (ko) * 2005-03-30 2006-07-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조 방법
KR100663941B1 (ko) * 2005-03-30 2007-01-02 삼성전기주식회사 어레이형 적층 세라믹 콘덴서 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134844A (ja) * 1995-11-10 1997-05-20 Matsushita Electric Ind Co Ltd チップ形積層セラミックコンデンサの製造方法
JP3359522B2 (ja) * 1996-12-26 2002-12-24 京セラ株式会社 積層セラミックコンデンサの製造方法
JPH11135356A (ja) 1997-10-30 1999-05-21 Kyocera Corp 積層セラミックコンデンサ
KR20040006445A (ko) * 2002-07-12 2004-01-24 삼화콘덴서공업주식회사 적층 세라믹 커패시터 및 그 전극 조성물

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7993611B2 (en) 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US8853116B2 (en) 2006-08-02 2014-10-07 Eestor, Inc. Method of preparing ceramic powders
US10239792B2 (en) 2006-08-02 2019-03-26 Eestor, Inc. Method of preparing ceramic powders
WO2010135689A3 (en) * 2009-05-21 2011-02-17 Eestor, Inc. Mini-extrusion multilayering technique for the fabrication of ceramic/plastic capacitors with composition-modified barium titanate powders

Also Published As

Publication number Publication date
US20060221544A1 (en) 2006-10-05
JP2010062581A (ja) 2010-03-18
JP5028465B2 (ja) 2012-09-19
US7881039B2 (en) 2011-02-01
US20090126175A1 (en) 2009-05-21
JP2006287201A (ja) 2006-10-19
US7505247B2 (en) 2009-03-17

Similar Documents

Publication Publication Date Title
KR100596602B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
US8004822B2 (en) Multi-layer ceramic capacitor and production method thereof
JP2006287200A (ja) アレイ型積層セラミックコンデンサ及びアレイ型積層セラミックコンデンサ製造方法
JP7585584B2 (ja) 積層セラミックキャパシタ及びその製造方法
US10553364B2 (en) Multilayer capacitor including via electrodes and board having the same
US10559428B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN102683015A (zh) 多层陶瓷电容器及其制造方法
US11145464B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US10186380B2 (en) Capacitor component
US11670456B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
EP1705012A2 (en) Piezoelectric actuator, liquid transporting apparatus, and method of producing piezoelectric actuator
US20060213603A1 (en) Multi-layer ceramic electronic component and production method thereof
KR20190121159A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102827669B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2001319828A (ja) コンデンサアレイ
JP2004153027A (ja) 多連型コンデンサ
JP2001185448A (ja) コンデンサアレイ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050330

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060626

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060627

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060628

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090318

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100412

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110414

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20120409

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180408