[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP4844487B2 - 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 - Google Patents

積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 Download PDF

Info

Publication number
JP4844487B2
JP4844487B2 JP2007177561A JP2007177561A JP4844487B2 JP 4844487 B2 JP4844487 B2 JP 4844487B2 JP 2007177561 A JP2007177561 A JP 2007177561A JP 2007177561 A JP2007177561 A JP 2007177561A JP 4844487 B2 JP4844487 B2 JP 4844487B2
Authority
JP
Japan
Prior art keywords
external electrode
multilayer capacitor
via conductor
electrode
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007177561A
Other languages
English (en)
Other versions
JP2008066712A (ja
Inventor
英高 福留
政明 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007177561A priority Critical patent/JP4844487B2/ja
Priority to US11/836,601 priority patent/US7894202B2/en
Publication of JP2008066712A publication Critical patent/JP2008066712A/ja
Application granted granted Critical
Publication of JP4844487B2 publication Critical patent/JP4844487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10712—Via grid array, e.g. via grid array capacitor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は積層コンデンサ、より特定的には、セラミック層と該セラミック層を介して対向する少なくとも一対の内部電極を備える積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法に関する。
電源回路においては、電源ラインの電圧変動が大きくなると、電源ラインやグランドに存在するインピーダンスにより、駆動する回路の動作が不安定になったり、電源回路を経由して回路間の干渉が生じたり、発振が生じたりする。そこで、通常、電源ラインとグランドとの間には、デカップリングコンデンサが接続される。デカップリングコンデンサは、電源ラインとグランド間の交流的なインピーダンスを低減し、電源電圧の変動や回路間の干渉を抑える役割を果たす。
ところで、近年、携帯電話などの通信機器やパーソナルコンピュータなどの情報処理機器では、大量の情報を処理するために信号の高速化が進んでおり、それに伴って、使用される半導体集積回路（以下、ＩＣと称す）のクロック周波数も高周波化が進んでいる。このため、高調波成分を多く含むノイズが発生しやすくなり、ＩＣ電源回路において、より強力なデカップリングを施す必要がある。
デカップリング効果を高めるためには、インピーダンス周波数特性の優れたデカップリングコンデンサを用いることが有効である。このようなデカップリングコンデンサとしては、積層セラミックコンデンサが挙げられる。積層セラミックコンデンサは、ＥＳＬ（等価直列インダクタンス）が小さいため、電解コンデンサに比べて広い周波数帯域にわたって高いノイズ吸収効果を発揮する。
ＥＳＬを低減することができる積層コンデンサとして図１２に示すものが知られている。具体的には、図１２に示すように、複数のセラミック層が積層されて構成される積層体２０２と、前記セラミック層を介して互いに対向する少なくとも一対の第１の内部電極２０３及び第２の内部電極２０４と、上面に形成される第１及び第２の外部電極２０５，２０６と、下面に形成される第３及び第４の外部電極２０７，２０８と、前記第１の外部電極２０５と前記第１の内部電極２０３と前記第３の外部電極２０７とを電気的に接続する第１のビア導体２０９と、前記第２の外部電極２０６と前記第２の内部電極２０４と前記第４の外部電極２０８とを電気的に接続する第２のビア導体２１０と、を備える積層コンデンサ２０１が知られている。
積層コンデンサ２０１では、極性が異なる第１のビア導体２０９と第２のビア導体２１０とが交互に配置されるので、第１のビア導体２０９の周りに発生する磁界と第２のビア導体２１０の周りに発生する磁界とが相殺される。これにより、ＥＳＬが低減される。更に、第１〜第４の外部電極２０５〜２０８が、積層体２０２の上面及び下面に形成されているので、ＩＣと実装基板との間に実装しやすく、積層コンデンサ２０１とＩＣとの距離を近づけることが可能である。そのため、積層コンデンサ２０１では、より大きなデカップリング効果を得ることができる。
ところで、近年、電子部品の小型化が進んでおり、図１２に示すような積層コンデンサ２０１においてもその厚みを低減することが要求されている。これは、前記の通り、ＩＣと実装基板との隙間や、該実装基板の内部に積層コンデンサ２０１を実装する必要があるからである。
また、ＩＣと積層コンデンサ２０１とはピンにより接続される。そのため、積層コンデンサ２０１の第１及び第２の外部電極２０５，２０６とＩＣのピンとが接続可能な位置関係になければならない。そのため、積層コンデンサ２０１の主面方向の寸法は、ＩＣの主面方向における寸法に依存する。以上の理由により、積層コンデンサ２０１は、薄い板状の形状を有するようになっている。
しかしながら、薄い板状の積層コンデンサ２０１は、焼成時において反りやすいという問題を有する。焼成時における反りが発生すると、第１〜第４の外部電極２０５〜２０８が同一平面上に並ばなくなってしまい、積層コンデンサ２０１とＩＣ及び実装基板との距離が大きくばらついてしまう。その結果、積層コンデンサ２０１とＩＣ及び実装基板との電気的な接続が不完全になるという問題がある。
前記問題に対して、特許文献１では、外部電極の高さをセラミック積層体の反り量よりも大きくする積層電子部品が提案されている。具体的には、外部電極用導電性ペーストを二度塗りし、かつ、上段部の印刷面積を小さくすることにより、外部電極の高さを高くしている。
しかしながら、導電性ペーストを二度塗りすることは、工程が増えるため好ましくない。また、外部電極の上段と下段とで印刷面積を異ならせることは、スクリーン印刷の印刷版を２種類準備する必要があるため好ましくない。また、特許文献１に記載の積層電子部品のように、外部電極の高さを高くしたとしても、焼成時に反りが発生すると、外部電極の高さのばらつきは発生してしまう。
なお、前記特許文献１以外の特許文献としては、特許文献２〜５に示すものがある。特許文献２には、ビア導体の少なくとも突出部端面にはメッキ金属層が被着されており、かつ該メッキ金属層表面の絶縁基体の上面からの高さが１０〜５０μｍであることを特徴とする配線基板が開示されている。また、特許文献３には、積層体の両主面に現れる第１及び第２のビアホール導体の端部は、積層体の主面から突出するとともに、積層体の主面から突出する第１及び第２のビアホール導体の一方端部は、酸化被膜により被膜されていることを特徴とする積層コンデンサが開示されている。また、特許文献４には、ビア導体のうち、積層部における最上層の絶縁層及び最下層の絶縁層の少なくとも一方を貫通するビア導体は、かかる絶縁層の表面上に突出する突出部を一体に有している、ことを特徴とする積層電子部品が開示されている。特許文献５には、第１の内部電極層に電気的に接続され、誘電体層の積層方向に沿って設けられた第１のビア導体の一部を、積層方向にほぼ垂直な２つの最外面のうち少なくとも一方の最外面上に突出させることにより、第１のビア導体とほぼ同一の外径を有するように形成された第１の端子電極と、第１の端子電極よりも大きな外径で第１の端子電極を覆うように形成され、第１の端子電極に電気的に接続された第１の導体パッドを有する第１の実装端子と、第２の内部電極層に電気的に接続され、積層方向に沿って設けられた第２のビア導体の一部を最外面上に突出させることにより、第２のビア導体とほぼ同一の外径を有するように形成された第２の端子電極と、第２の端子電極よりも大きな外径で第２の端子電極を覆うように形成され、第２の端子電極に電気的に接続された第２の導体パッドとを有する第２の実装端子とを備える積層コンデンサが開示されている。
特開２００６−０３２７４７号公報 特開平１１−１１１７６６号公報 特開２００３−３１８０６４号公報 特開２００３−３１８０６５号公報 特開２００４−１５３０４０号公報
そこで、本発明の目的は、焼成時における反りが発生しても、確実に外部電極の高さのばらつきを抑制できる積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法を提供することである。
本発明は、積層コンデンサに関し、複数のセラミック層が積層されて構成され、第１の面及び該第１の面に対向する第２の面を有する積層体と、前記セラミック層を介して互いに対向する少なくとも一対の第１の内部電極及び第２の内部電極と、前記第１の面に形成された第１及び第２の外部電極と、前記第２の面に形成された第３及び第４の外部電極と、前記第１の外部電極と前記第１の内部電極と前記第３の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、前記第１の面側の端部が該第１の面から突出している第１のビア導体と、前記第２の外部電極と前記第２の内部電極と前記第４の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、前記第１の面側の端部が該第１の面から突出している第２のビア導体と、を備え、前記第１及び第２のビア導体の前記第１の面からの平均突出高さをＰ、前記第１の面の表面粗さをＲａ、前記積層体の反り量をＷとしたとき、Ｐ≧ＲａかつＰ≧Ｗの関係が成立し、前記平均突出高さＰは２〜１５μｍであり、前記第１及び第２の外部電極の直径は、前記第１及び第２のビア導体の直径よりも大きく、前記第１及び第２のビア導体の前記第１の面から突出した部分のそれぞれは、前記第１及び第２の外部電極に埋設されること、を特徴とする。
以上のような構成を有する積層コンデンサによれば、焼成時における反りが発生しても、第１の外部電極及び第２の外部電極の積層方向の高さのばらつきを抑制できると共に、第１の外部電極及び第２の外部電極をかすれさせることなく形成でき、第１の外部電極及び第２の外部電極と積層体の第１の面との固着強度を向上させることができる。
平均突出高さが２μｍよりも低い場合には第１のビア導体及び第２のビア導体と第１の外部電極及び第２の外部電極との間に接続不良が発生するおそれがあり、平均突出高さが１５μｍよりも高い場合には第１の外部電極及び第２の外部電極のパターンが印刷時にかすれるおそれがある。そこで、前記のように平均突出高さＰを２〜１５μｍとすることにより、接続不良と印刷のかすれを防止している。
本発明では、前記表面粗さＲａは２μｍ以下であることが好ましい。
表面粗さＲａが２μｍを超えると、積層体の第１の面と第１の外部電極及び第２の外部電極との固着強度が低下するおそれがある。そこで、前記のように表面粗さＲａを２μｍ以下とすることにより、積層体の第１の面と第１の外部電極及び第２の外部電極との固着強度の強化を図っている。
本発明では、前記積層体の反り量Ｗは１０μｍ以下であることが好ましい。
反り量Ｗが１０μｍを超えると、第１の外部電極及び第２の外部電極の積層方向の位置がばらついてしまう。そこで、反り量Ｗを１０μｍ以下にして、第１の外部電極及び第２の外部電極の積層方向の位置のばらつきを抑制し、第１の外部電極及び第２の外部電極とＩＣとの接続不良を抑制している。
本発明は、以下に示す回路基板に適用することが可能である。具体的には、回路基板において、絶縁性材料により形成された基板本体と、前記基板本体の表面に形成された複数の入出力端子と、前記入出力端子に電気的に接続された複数の配線と、前記積層コンデンサと、を備え、前記複数の配線と前記第３及び第４の外部電極とが電気的に接続された状態で前記積層コンデンサが前記基板本体に実装されている。また、該回路基板は、以下に示す回路モジュールにも適用可能である。具体的には、回路モジュールにおいて、前記回路基板と、前記回路基板に実装された半導体集積回路と、を備え、前記積層コンデンサと前記半導体集積回路とは、前記第１及び第２の外部電極を介して電気的に接続されている。
本発明に係る積層コンデンサは、以下の製造方法により作製可能である。具体的には、積層コンデンサの製造方法において、複数のセラミック層が積層されて構成される積層体と、前記積層体内に含まれるコンデンサを構成する複数の内部電極と、前記積層体の主面に形成される外部電極と、前記外部電極と前記内部電極とを電気的に接続するビア導体と、を備える積層コンデンサの製造方法であって、焼成された前記積層体を形成する第１の工程と、焼成された前記積層体の主面及び前記ビア導体をラップ研磨により前記ビア導体を突出させたまま前記積層体を平坦化する第２の工程と、平坦化された前記主面に前記複数の外部電極を形成する第３の工程と、を備え、前記第２の工程では、前記ビア導体の前記積層体の主面からの平均突出高さＰが２〜１５μｍとなるように、ラップ研磨を行い、前記第３の工程では、前記ビア導体の直径よりも大きい直径を有する前記外部電極を形成すること、を特徴とする。
以上のような積層コンデンサの製造方法によれば、積層体の焼成後であってかつ外部電極が形成される前に、積層体の主面が平坦化される。そのため、焼成時に積層体が反ったとしても、平坦化処理により外部電極の高さのばらつきを抑制することができる。
前記製造方法では、前記第２の工程において、ラップ研磨により、前記ビア導体の端部を前記主面より突出させることが好ましい。
以上のようにビア導体の端部が主面より突出していることにより、外部電極とビア導体とが確実に電気的に接続されるようになる。
本発明によれば、第１及び第２のビア導体の第１の面からの平均突出高さをＰ、第１の面の表面粗さをＲａ、積層体の反り量をＷとしたとき、Ｐ≧ＲａかつＰ≧Ｗの関係が成立し、第１及び第２のビア導体の第１の面から突出した部分のそれぞれは、第１及び第２の外部電極に埋設されるので、焼成時における反りが発生しても、第１の外部電極及び第２の外部電極の積層方向の高さのばらつきを抑制できると共に、第１の外部電極及び第２の外部電極がかすれることなく形成でき、第１の外部電極及び第２の外部電極と積層体の第１の面との固着強度を向上させることができる。
以下に本発明の実施形態に係る積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法について図面を参照しながら説明する。なお、以下に説明する第１乃至第３の実施形態の各図において、同じ部材、部分については共通する符号を付し、重複する説明を省略する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係る積層コンデンサ１の分解斜視図である。図２は、積層コンデンサ１の断面構造図である。積層コンデンサ１は、図１に示すように、第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４を備える。第１のセラミック層２と第２のセラミック層３とは交互に積層される。第３のセラミック層４は、第１のセラミック層２及び第２のセラミック層３が交互に積層されたものを、積層方向の上下方向から挟むように積層される。第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４により図２に示す積層体１８が構成される。そして、図２に示すように、積層体１８の上面１８ａには第１の外部電極１２及び第２の外部電極１３が形成され、下面１８ｂには第３の外部電極１４及び第４の外部電極１５が形成される。
第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４は、ＢａＴｉＯ3，ＣａＴｉＯ3，ＳｒＴｉＯ3，ＣａＺｒＯ3などを主成分とする誘電体セラミック層である。また、これらを主成分とするものに、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などが副成分として添加されていてもよい。第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４の焼成後の厚みは、２．０〜５．０μｍであることが好ましい。
第１のセラミック層２の主面には、第１の内部電極５が形成され、第１のビア導体７及び第２のビア導体８が第１のセラミック層２を積層方向に貫通するように形成される。第２のセラミック層３の主面には、第２の内部電極６が形成され、第１のビア導体７及び第２のビア導体８が第２のセラミック層３を積層方向に貫通するように形成される。第３のセラミック層４を積層方向に貫通するように、第１のビア導体７及び第２のビア導体８が形成され、第３のセラミック層４の主面には第１の内部電極５及び第２の内部電極６は形成されない。
第１の内部電極５及び第２の内部電極６は、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属により形成され、コンデンサの電極を構成する。具体的には、第１のセラミック層２又は第２のセラミック層３を介して第１の内部電極５と第２の内部電極６とが対向することにより、一つのコンデンサが構成される。第１の内部電極５及び第２の内部電極６の焼成後の厚みは、０．８〜１．２μｍであることが好ましい。
第１のビア導体７は、図２に示すように、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属にセラミックが混合された材料により上面１８ａと下面１８ｂとの間を貫通するように形成され、第１の外部電極１２、第１の内部電極５及び第３の外部電極１４を電気的に接続する。第２のビア導体８は、図２に示すように、Ｎｉ，Ｃｕ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属にセラミックが混合された材料により上面１８ａと下面１８ｂとの間を貫通するように形成され、第２の外部電極１３、第２の内部電極６及び第４の外部電極１５を電気的に接続する。第１のビア導体７及び第２のビア導体８は、図１に示すように、行列状であってかつ島状に第１のセラミック層２、第２のセラミック層３及び第３のセラミック層４に万遍なく形成される。第１のビア導体７と第２の内部電極６とは絶縁されている。そのため、第２の内部電極６の第１のビア導体７に対応する位置には、円形の欠如部９が形成されている。第２のビア導体８と第１の内部電極５とは絶縁されている。そのため、第１の内部電極５の第２のビア導体８に対応する位置には、円形の欠如部９が形成されている。
図３は、第１のビア導体７及び第２のビア導体８の上面１８ａ近傍における断面構造図である。第１のビア導体７及び第２のビア導体８は、上面１８ａより積層方向の上方向に突出している。第１のビア導体７及び第２のビア導体８の上面１８ａから突出している部分のそれぞれは、後述する研磨工程により表面の酸化膜が除去されており、第１の外部電極１２及び第２の外部電極１３に埋設されている。なお、該酸化膜は完全に除去されている必要はない。第１のビア導体７及び第２のビア導体８の上面１８ａからの平均突出高さ（以下、ビア突出高さＰと称す）は、２〜１５μｍであることが好ましい。これは、ビア突出高さＰが２μｍよりも低い場合には第１のビア導体７及び第２のビア導体８と第１の外部電極１２及び第２の外部電極１３との間に接続不良が発生するおそれがあり、ビア突出高さＰが１５μｍよりも高い場合には第１の外部電極１２及び第２の外部電極１３のパターンが印刷時にかすれるおそれがあるからである。なお、ビア突出高さＰの計測法については、後述する。
また、第１のビア導体７及び第２のビア導体８の焼成後の径は、５０〜１５０μｍであることが好ましい。径が５０μｍ未満の場合には、ペーストの充填が困難となり、各層間での接続が確実に行えないおそれがある。一方、径が１５０μｍを超える場合には、耐湿性が低下するおそれがある。なお、第１及び第２のビア導体７，８がテーパ形状を有する場合には、径は、第１及び第２のビア導体７，８の長さ方向の中間点における径とする。また、第１のビア導体７及び第２のビア導体８の実用的な長さは、焼成後の長さで１００〜１０００μｍ程度である。また、第１のビア導体７と第２のビア導体８との間隔は、３００〜６００μｍであることが好ましい。更に、第１のビア導体７及び第２のビア導体８は、合計で３６〜７２９本形成されていることが好ましい。
また、第１のビア導体７及び第２のビア導体８は、第１の内部電極５及び第２の内部電極６と同じ金属を主成分とすることが好ましい。これにより、第１のビア導体７及び第２のビア導体８と、第１の内部電極５及び第２の内部電極６との接着性が向上する。本明細書において、「主成分」とは、全成分の５０重量％以上を占める成分を意味する。
図４は、積層コンデンサ１を積層方向の上側から見た図である。第１の外部電極１２は、第１のビア導体７と電気的に接続された状態で、図４に示すように積層体１８の上面１８ａに島状に形成される。同様に、第２の外部電極１３は、第２のビア導体８と電気的に接続された状態で、図４に示すように積層体１８の上面１８ａに第１の外部電極１２と重ならないように島状に形成される。第１の外部電極１２及び第２の外部電極１３のそれぞれは、焼結金属からなり、第１のビア導体７及び第２のビア導体８との接触部分が固溶するように形成される。第１の外部電極１２及び第２の外部電極１３には、Ｃｕ，Ｎｉ，Ａｇ，Ｐｄ，Ａｇ−Ｐｄ合金，Ａｕなどの金属が用いられる。ＩＣが積層コンデンサ１上にはんだにより実装される場合には、第１の外部電極１２及び第２の外部電極１３にはＣｕが用いられると共に、該Ｃｕの層の上にはＮｉめっき及びＳｎめっきが施される。また、ＩＣが積層コンデンサ１上に導電性接着剤により実装される場合には、第１の外部電極１２及び第２の外部電極１３にはＡｇ，Ｐｄ，Ａｇ−Ｐｄ合金が用いられる。
また、第１の外部電極１２及び第２の外部電極１３の厚みは、２０〜６０μｍであることが好ましい。更に、第１の外部電極１２及び第２の外部電極１３の上面１８ａ上における直径は、２００μｍ以上であることが好ましい。これは、第１の外部電極１２及び第２の外部電極１３のそれぞれが第１のビア導体７及び第２のビア導体８の端部を十分に覆う必要があるからである。また、後述する回路基板の製造において、積層コンデンサ１が樹脂基板に実装されるときに、積層コンデンサ１が樹脂基板に埋め込まれて外からレーザでビアホールが形成される際に、レーザの照射位置がずれて積層体１８が損傷されないようにする必要があるからでもある。
また、第１の外部電極１２及び第２の外部電極１３は、図３に示すように、中央部が盛り上がった形となることが好ましい。これは、はんだ付けの際に、溶融したはんだが第１の外部電極１２及び第２の外部電極１３の周囲に逃げやすくなり、溶融したはんだが隣接したはんだと接触するいわゆるはんだブリッジが発生しにくくなるからである。なお、第１の外部電極１２及び第２の外部電極１３は、図３に示したものよりもなだらかな丘陵形状であってもよい。
積層体１８は、焼成後の反り量Ｗが１０μｍ以下であることが好ましい。これは、１０μｍを超えると、第１の外部電極１２及び第２の外部電極１３の積層方向の位置がばらついてしまい、第１の外部電極１２及び第２の外部電極１３とＩＣとの接続不良が発生するおそれがあるからである。なお、反り量Ｗの計測方法については後述する。
また、積層体１８の上面１８ａの表面粗さＲａは、２μｍ以下であることが好ましい。これは、表面粗さＲａが２μｍを超えると、積層体１８の上面１８ａと第１の外部電極１２及び第２の外部電極１３との固着強度が低下するおそれがあるからである。なお、表面粗さＲａは、ＪＩＳ Ｂ０６０１で定める算術平均粗さである。
以上のような、ビア突出高さＰ、上面１８ａの表面粗さＲａ、積層体１８の反り量Ｗにおいて、ビア突出高さＰを表面粗さＲａ及び反り量Ｗ以上とする必要がある。これにより、積層コンデンサ１において、焼成時における反りが発生しても、第１の外部電極１２及び第２の外部電極１３の積層方向の高さのばらつきを抑制できると共に、第１の外部電極１２及び第２の外部電極１３をかすれさせることなく形成でき、第１の外部電極１２及び第２の外部電極１３と積層体１８の上面１８ａとの固着強度を向上させることができる。
また、第１のビア導体７及び第２のビア導体８が積層体１８の上面１８ａから突出し、突出した部分のそれぞれが第１の外部電極１２及び第２の外部電極１３に埋設されている。そのため、積層コンデンサ１では、第１のビア導体７及び第２のビア導体８と第１の外部電極１２及び第２の外部電極１３とを確実に電気的に接続できるようになる。更に、積層コンデンサ１では、前記突出した部分が第１の外部電極１２及び第２の外部電極１３に埋設されるので、特許文献２に記載の配線基板のように周囲の空気により第１のビア導体７及び第２のビア導体８が酸化されてしまうおそれがなくなる。
また、ビア突出高さＰを２〜１５μｍとすることにより、第１の外部電極１２及び第２の外部電極１３をかすれさせることなく形成できると共に、第１のビア導体７及び第２のビア導体８と第１の外部電極１２及び第２の外部電極１３とを確実に電気的に接続できるようになる。なお、特許文献３及び特許文献４には、ビア導体の突出高さが数十〜数百μｍの積層電子部品が開示されているが、このような積層電子部品では、ビア導体の突出高さが高すぎて精度よく外部電極を形成できない。
なお、積層コンデンサ１において、下面１８ｂにおける表面粗さＲａ及びビア突出高さＰを、上面１８ａと同様の条件としてもよい。更に、第３の外部電極１４及び第４の外部電極１５の形状を、第１の外部電極１２及び第２の外部電極１３と同様にしてもよい。
（積層コンデンサの製造方法）
次に、積層コンデンサ１の製造方法について説明する。まず、セラミックグリーンシート及び導電性ペーストを準備する。準備したセラミックグリーンシートの内、第１のセラミック層２及び第２のセラミック層３に用いるセラミックグリーンシートに対して、導電性ペーストを所定のパターンにスクリーン印刷により印刷する。この所定のパターンは、図１に示すような、島状に欠如部９が形成された矩形状の電極パターンを示す。これにより、第１の内部電極５及び第２の内部電極６のパターンが形成される。
次に、第１の内部電極５及び第２の内部電極６のパターンが印刷されたセラミックグリーンシートを、所定枚数積層すると共に、第１の内部電極５及び第２の内部電極６のパターンが印刷されていないセラミックグリーンシートを積層方向の上方向及び下方向に所定枚数積層する。これにより、マザー積層体が作製される。マザー積層体は、必要に応じて、静水圧プレスなどにより積層方向の上下から圧着される。
次に、レーザやＮＣパンチにより、マザー積層体を積層方向に貫通するビアホールを、複数形成する。本実施形態では、図１に示すように、行列状にビアホールを形成する。
次に、スクリーン印刷により、ビアホール内部に導電性ペーストを充填して第１のビア導体７及び第２のビア導体８を形成する。この際、ビアホール以外の部分に導電性ペーストが付着しないように、マザー積層体の主面上にマスクを施すことが好ましい。また、導電性ペーストがビアホール内部に入り込みやすくするために、導電性ペーストを充填する口の反対側の口から吸引することが好ましい。
次に、マザー積層体を所定のサイズにカットし、生のセラミックの積層体を得る。この生のセラミックの積層体を、大気、窒素、又は、水蒸気と窒素の混合気の雰囲気中において９００〜１３００℃で焼成する。これにより、焼成された積層体１８が得られる。
次に、積層体１８の上面１８ａ及び下面１８ｂに対してラップ研磨加工を施して平坦化する。以下に、ラップ研磨加工について図面を参照しながら説明する。図５は、ラップ研磨加工装置３０の要部の外観斜視図である。図６は、ラップ研磨加工装置３０に用いられるキャリア３４の上視図である。図７は、ラップ研磨加工の説明図である。
ラップ研磨加工装置３０は、図５に示すように、上定盤３１及び下定盤３２を備える。下定盤３２には、図６に示すキャリア３４を搭載するためのキャリア搭載位置３３が形成される。キャリア３４は、孔３５が形成された円盤である。
ラップ研磨加工では、下定盤３２にキャリア３４が設置され、孔３５の内部に積層体１８が配置される。次に、上定盤３１を下降させて、上定盤３１と下定盤３２とでキャリア３４を上下方向から挟み込む。この後、砥粒が混入されたスラリーを注入しながら、上定盤３１と下定盤３２とを回転させる。これにより、図７に示すように、キャリア３４により積層体１８が固定された状態で、該積層体１８の上面１８ａ及び下面１８ｂが研磨される。
ラップ研磨加工では、砥粒が混入されたスラリー３６が積層体１８の上面１８ａ及び下面１８ｂに対して平行に動くので、脆性を有するセラミックで形成された積層体１８は削られる一方、延性を有する第１のビア導体７及び第２のビア導体８は削り取られずに伸ばされる。そのため、第１のビア導体７及び第２のビア導体８の両端は、上面１８ａ及び下面１８ｂより突出するようになる。更に、積層体１８の上面１８ａ及び下面１８ｂが削られるので、上面１８ａ及び下面１８ｂが平坦化され、積層体１８の反り量Ｗが小さくなる。更に、第１のビア導体７及び第２のビア導体８の表面に存在する酸化膜が除去されるので、第１のビア導体７及び第２のビア導体８の端部における抵抗値が小さくなる。
なお、ラップ研磨加工以外に、超音波加工、ブラスト処理、バレル研磨などが存在するが、以下の理由により、ラップ研磨加工以外の加工法は、積層体１８の上面１８ａ及び下面１８ｂの加工には適さない。まず、超音波加工やバレル研磨は研磨力が弱く、焼結した積層体１８を十分に研磨することが困難である。ブラスト処理は、上面１８ａ及び下面１８ｂに対して垂直に砥粒を吹き付けるため、積層体１８が脆くなって、第１〜第４の外部電極１２〜１５の固着強度が低くなったり、第１のビア導体７及び第２のビア導体８の端部が積層体１８の内部に押し込まれてしまったりするおそれがある。
次に、スクリーン印刷により、積層体１８の上面１８ａ及び下面１８ｂに導電性ペーストを印刷し、第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５のパターンを形成する。その後、該パターンを、大気、窒素、又は、水蒸気と窒素の混合気の雰囲気中において６００〜９００℃で焼き付ける。これにより、第１のビア導体７及び第２のビア導体８のそれぞれの両端を覆う第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５が形成される。なお、必要に応じて、第１の外部電極１２、第２の外部電極１３、第３の外部電極１４及び第４の外部電極１５の表面にめっきを施してもよい。以上の工程を経て、積層コンデンサ１が完成する。
なお、セラミックグリーンシートや導電性ペーストには、バインダ及び溶剤が含まれるが、このバインダや溶剤には公知の有機バインダや有機溶剤を用いることができる。
以上のように、前記積層コンデンサ１の製造方法によれば、積層体１８の焼成後であってかつ第１〜第４の外部電極１２〜１５が形成される前に、積層体１８の上面１８ａ及び下面１８ｂが平坦化される。そのため、焼成時に積層体１８が反ったとしても、平坦化処理により第１〜第４の外部電極１２〜１５の高さのばらつきを抑制することができる。なお、特許文献５には、積層コンデンサ１と同様に、下面から突出したビア導体を端子電極で覆う積層コンデンサが開示されているが、積層コンデンサ１の特徴の一つである前記平坦化については言及されていない。
（その他の製造方法）
なお、前記の製造方法では、マザー積層体を作製してからビアホールを形成し、該ビアホールに導電性ペーストを充填してビア導体を形成しているが、該ビア導体の形成方法はこれに限らない。例えば、セラミックグリーンシートにビアホールを形成し、該ビアホールに導電性ペーストを充填してから、セラミックグリーンシートを積層してマザー積層体を作製してもよい。
また、前記製造方法では、マザー積層体をカットしてから未焼成の積層体を焼成したが、積層体の作製手順はこれに限らない。例えば、マザー積層体の切断予定位置に切り込み溝を形成しておき、マザー積層体を焼成し、焼成後のマザー積層体を切り込み溝に沿って分割して積層体を作製してもよい。この場合、研磨工程を分割工程の前に行ってもよい。
（実験結果）
本願発明者は、積層コンデンサ１が奏する効果をより明確にするために、以下に示す実験を行った。具体的には、以下の製造方法により７種類の試料を作製し、各試料のビア突出高さＰ、表面粗さＲａ、反り量Ｗ、抵抗値、固着強度を計測した。また、第１の外部電極１２及び第２の外部電極１３がかすれているか否かを外観観察により確認した。
まず、試料の製造方法について説明する。ＢａＴｉＯ3を主成分とするセラミック粉末を含むセラミックグリーンシートを準備した。セラミックグリーンシートの厚みは、焼成後で３μｍである。また、Ｎｉ粉末を含む内部電極用及びビア導体用の導電性ペーストを準備した。
セラミックグリーンシートの主面上に、内部電極用の導電性ペーストを用いて内部電極のパターンを印刷した。その後、内部電極のパターンが形成されたセラミックグリーンシートを所定枚数積層し、その上下に内部電極のパターンが形成されていないセラミックグリーンシートを積層して、マザー積層体を作製した。このマザー積層体を積層方向に静水圧プレスすることにより圧着した。
次に、レーザによりマザー積層体を積層方向に貫通するビアホールを形成した。ビアホールの直径は焼成後で１２０μｍとなるように形成した。また、カット後の一個の積層体にビアホールが１６９個含まれるようにした。
次に、スクリーン印刷により、ビアホールにビア導体用の導電性ペーストを充填し、ビア導体を形成した。その後、マザー積層体をダイサーによりカットし、生の積層体を切り出した。この生の積層体を中性雰囲気中、１２５０℃で焼成した。
次に、焼成により得られた複数の積層体の上面及び下面を、ブラスト処理、ラップ研磨により研磨した。ラップ研磨については、５種類の研磨条件により行った。また、一部の積層体には研磨を行わなかった。
研磨後、Ｃｕを主成分とする外部電極用の導電性ペーストを用いて、スクリーン印刷により、各積層体に外部電極のパターンを形成した。この後、還元雰囲気中で８００℃の条件で外部電極のパターンを焼き付けて外部電極を形成した。
最後に、外部電極の表面にＮｉめっき、Ｓｎめっきを順に形成し、７種類の積層コンデンサを作製した。なお、各積層コンデンサの寸法は、５ｍｍ×５ｍｍ×０．８５ｍｍであった。
次に、得られた積層コンデンサのビア突出高さＰ、表面粗さＲａ、反り量Ｗ、抵抗値及び固着強度を測定した。また、外部電極のかすれの有無について外観観察を行って判定した。以下に、各パラメータの計測方法について説明する。
反り量Ｗの測定について図８を参照しながら説明する。図８は、反り量Ｗの計測の説明図である。図８（ａ）に示すように、積層コンデンサ１の上面１８ａに等間隔に離れた２５点のＸ，Ｙ，Ｚ座標をレーザ変位計で測定する。
次に、図８（ｂ）に示すように、前記２５点に最も近くなる平面２０を計算により求める。次に、図８（ｃ）に示すように、前記２５点のそれぞれと平面２０との距離を計算し、平面２０の上方向において最も離れた点２１と、平面２０の下方向において最も離れた点２２とを特定する。そして、平面２０と点２１との距離及び平面２０と点２２との距離を計算し、これらの２つの距離の和を反り量Ｗとする。
表面粗さＲａとビア突出高さＰとの計測方法について、図９を参照しながら説明する。図９（ａ）は、研磨をしていない積層コンデンサの上面の形状を示すグラフであり、図９（ｂ）は、研磨をした積層コンデンサの上面の形状を示すグラフである。図９（ａ）に示すように、研磨されなかった積層コンデンサの上面は、中央部が上に突出するように反っている。一方、図９（ｂ）に示すように、研磨された積層コンデンサの上面は、略水平となっている。ただし、両積層コンデンサ共に、ビア導体が突出している部分については、大きく上方向に突出している。そこで、平面粗さＲａの計測については、ビア導体が突出している部分以外の部分を抜き取った上で、ＪＩＳ Ｂ０６０１に基づいて測定した。また、ビア突出高さＰについては、各ビア導体の高さ方向の最大値の平均値とした。
抵抗値については、上面に形成された外部電極と下面に形成された外部電極との間に直流電流を流して抵抗値を計測した。これにより、外部電極とビア導体との接続の良否を判定した。
外部電極と積層体との固着強度については、ＭＩＬ−ＳＴＤ−８８３ Ｍｅｔｈｏｄ ２０１９に基づいて、ダイシェア強度を測定した。具体的には、積層コンデンサから試験端子を５．０μｍ浮かせて、１００μｍ／ｓのスピードで外部電極に対して横方向のせん断応力を加え、外部電極がはがれたときの荷重を計測した。
表１は、前記計測の結果を示したグラフである。試料１は研磨時にブラスト処理を行った積層コンデンサである。試料２〜６は、研磨時にラップ研磨を行った積層コンデンサである。試料７は、研磨を行わなかった積層コンデンサである。
Figure 0004844487
試料１については、ビア突出高さＰが表面粗さＲａよりも小さくなっている。これは、砥粒の吹き付けにより、ビア導体が押し込まれると共に、積層体の上面が脆くなっていることを示す。その結果、外部電極がはがれやすい状態となっており、固着強度が低くなっている。そのため、試料１は適切ではないと判断された。
また、試料７については、ビア突出高さＰが高すぎたため、外観観察によれば外部電極にかすれが生じていた。また、ビア突出高さＰより反り量Ｗが大きくなっているので、外部電極の高さのばらつきが大きくなっている。また、他の試料に比べて抵抗値も大きくなっている。これは、ビア導体の端部に形成された酸化膜が原因となっていることがＳＥＭによる観察により明らかとなった。
なお、試料６については、外観観察では、外部電極にかすれが観察されたが、固着強度及び抵抗値の観点からは問題がなかったので、適切な試料と判断した。
また、試料２〜５については、問題のない試料であった。
以上の実験より、積層コンデンサ１において、焼成時における反りが発生しても、第１の外部電極１２及び第２の外部電極１３の積層方向の高さのばらつきを抑制できると共に、第１の外部電極１２及び第２の外部電極１３がかすれることなく形成でき、かつ、第１の外部電極１２及び第２の外部電極１３と積層体１８の上面１８ａとの固着強度を向上させるためには、ビア突出高さＰ、上面１８ａの表面粗さＲａ、積層体１８の反り量Ｗにおいて、ビア突出高さＰを表面粗さＲａ及び反り量Ｗ以上とする必要があることが理解できる。
（第２の実施形態）
以下に、第１の実施形態に係る積層コンデンサ１が用いられた回路基板について図面を参照しながら説明する。図１０は、積層コンデンサ１を含む回路基板９１の断面構造図である。
回路基板９１は、積層コンデンサ１、基板本体９２、第１の配線９３、第２の配線９４、グランド用端子９５、電源用端子９６、第３の配線９７、第４の配線９８、第１の外部端子９９及び第２の外部端子１００を備える。
基板本体９２は、樹脂からなる絶縁層が積層されて構成される。グランド用端子９５は、基板本体９２の下面に形成され、グランド電位が印加される。電源用端子９６は、基板本体９２の下面に形成され、電源電圧が印加される。
第１の配線９３は、基板本体９２内部に形成され、グランド用端子９５と積層コンデンサ１の第３の外部電極１４とを電気的に接続する。第２の配線９４は、基板本体９２内部に形成され、電源用端子９６と積層コンデンサ１の第４の外部電極１５とを電気的に接続する。
積層コンデンサ１は、第３の外部電極１４及び第４の外部電極１５が積層方向の下方向に位置するように基板本体９２に実装される。
第３の配線９７は、基板本体９２内部に形成され、第１の外部電極１２と第１の外部端子９９とを電気的に接続する。第４の配線９８は、基板本体９２内部に形成され、第２の外部電極１３と第２の外部端子１００とを電気的に接続する。第１の外部端子９９は、基板本体９２の上面に形成され、回路基板９１に実装されるＩＣに対してグランド電位を供給する役割を果たす。第２の外部端子１００は、基板本体９２の上面に形成され、回路基板９１に実装されるＩＣに対して電源電圧を供給する役割を果たす。
以上のように構成された回路基板９１の製造方法について説明する。図１０の回路基板９１の点線より下の部分の樹脂基板を準備する。この樹脂基板上に積層コンデンサ１を実装する。
次に、未硬化の熱硬化性樹脂を含むプリプレグシートを、積層コンデンサ１の上に被せて積層方向の上方向から加圧する。この後、プリプレグシートを加熱することにより硬化させる。
次に、基板本体９２の上面にレーザによりビアホールを形成する。ビアホールの形成時には、第１の外部電極１２及び第２の外部電極１３が形成されているので、レーザが直接に積層体１８に当たって、該積層体１８を傷つけることがない。この後、このビアホールに、Ｃｕなどの金属粉末及びエポキシ樹脂などの熱硬化性樹脂を含む導電性樹脂を充填することにより、第３の配線９７及び第４の配線９８を形成する。また、めっきによりビアホール内部に金属を充填する、いわゆるビアフィリングにより第３の配線９７及び第４の配線９８を形成してもよい。
次に、第１の外部端子９９及び第２の外部端子１００を、Ｃｕなどの金属箔をエッチングすることにより形成する。なお、第１の外部端子９９及び第２の外部端子１００それぞれは、第３の配線９７及び第４の配線９８の直上に形成されるＡｕバンプや導電性樹脂のバンプであってもよい。
以上のように、積層コンデンサ１には、第１の外部電極１２及び第２の外部電極１３が形成されるので、基板本体９２の上面にレーザによりビアホールを形成する際に、該レーザにより積層体１８が傷つくことが防止される。なお、特許文献３及び特許文献４に記載の積層電子部品には、第１の外部電極１２及び第２の外部電極１３に相当するものが存在しないため、該積層電子部品はこのような効果を奏しない。
（第３の実施形態）
図１１は、第３の実施形態に係る回路モジュール１０１の断面構造図である。回路モジュール１０１は、図１１に示すように、回路基板９１にＩＣとしてＭＰＵ１０２が実装されたものである。このように、ＭＰＵ１０２は、積層コンデンサ１の直上に実装される。
第１の実施形態に係る積層コンデンサの分解斜視図である。 前記積層コンデンサの断面構造図である。 第１のビア導体及び第２のビア導体の上面近傍における断面構造図である。 前記積層コンデンサを積層方向の上側から見た平面図である。 ラップ研磨加工装置の要部の外観斜視図である。 ラップ研磨加工装置に用いられるキャリアの上視図である。 ラップ研磨加工の説明図である。 反り量の計測の説明図である。 前記積層コンデンサの上面の形状を示すグラフである。 前記積層コンデンサを含む回路基板の断面構造図である。 前記回路基板を含む回路モジュールの断面構造図である。 従来の積層コンデンサの断面構造図である。
符号の説明
１ 積層コンデンサ
２ 第１のセラミック層
３ 第２のセラミック層
４ 第３のセラミック層
５ 第１の内部電極
６ 第２の内部電極
７ 第１のビア導体
８ 第２のビア導体
９ 欠如部
１２ 第１の外部電極
１３ 第２の外部電極
１４ 第３の外部電極
１５ 第４の外部電極
１８ 積層体
１８ａ 上面
１８ｂ 下面
３０ ラップ研磨加工装置
９１ 回路基板
９２ 基板本体
９３ 第１の配線
９４ 第２の配線
９５ グランド用端子
９６ 電源用端子
９７ 第３の配線
９８ 第４の配線
９９ 第１の外部端子
１００ 第２の外部端子
１０１ 回路モジュール
１０２ ＭＰＵ

Claims (7)

  1. 複数のセラミック層が積層されて構成され、第１の面及び該第１の面に対向する第２の面を有する積層体と、
    前記セラミック層を介して互いに対向する少なくとも一対の第１の内部電極及び第２の内部電極と、
    前記第１の面に形成された第１及び第２の外部電極と、
    前記第２の面に形成された第３及び第４の外部電極と、
    前記第１の外部電極と前記第１の内部電極と前記第３の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、前記第１の面側の端部が該第１の面から突出している第１のビア導体と、
    前記第２の外部電極と前記第２の内部電極と前記第４の外部電極とを電気的に接続し、前記第１の面と前記第２の面との間を貫通するように形成されたビア導体であって、前記第１の面側の端部が該第１の面から突出している第２のビア導体と、
    を備え、
    前記第１及び第２のビア導体の前記第１の面からの平均突出高さをＰ、前記第１の面の表面粗さをＲａ、前記積層体の反り量をＷとしたとき、
    Ｐ≧ＲａかつＰ≧Ｗの関係が成立し、
    前記平均突出高さＰは２〜１５μｍであり、
    前記第１及び第２の外部電極の直径は、前記第１及び第２のビア導体の直径よりも大きく、
    前記第１及び第２のビア導体の前記第１の面から突出した部分のそれぞれは、前記第１及び第２の外部電極に埋設されること、
    を特徴とする積層コンデンサ。
  2. 前記表面粗さＲａは２μｍ以下であること、
    を特徴とする請求項１に記載の積層コンデンサ。
  3. 前記積層体の反り量Ｗは１０μｍ以下であること、
    を特徴とする請求項１又は２のいずれかに記載の積層コンデンサ。
  4. 絶縁性材料により形成された基板本体と、
    前記基板本体の表面に形成された複数の入出力端子と、
    前記入出力端子に電気的に接続された複数の配線と、
    請求項１乃至３のいずれかに記載の積層コンデンサと、
    を備え、
    前記複数の配線と前記第３及び第４の外部電極とが電気的に接続された状態で前記積層コンデンサが前記基板本体に実装されていること、
    を特徴とする回路基板。
  5. 請求項４に記載の回路基板と、
    前記回路基板に実装された半導体集積回路と、
    を備え、
    前記積層コンデンサと前記半導体集積回路とは、前記第１及び第２の外部電極を介して電気的に接続されていること、
    を特徴とする回路モジュール。
  6. 複数のセラミック層が積層されて構成される積層体と、
    前記積層体内に含まれるコンデンサを構成する複数の内部電極と、
    前記積層体の主面に形成される外部電極と、
    前記外部電極と前記内部電極とを電気的に接続するビア導体と、
    を備える積層コンデンサの製造方法であって、
    焼成された前記積層体を形成する第１の工程と、
    焼成された前記積層体の主面及び前記ビア導体をラップ研磨により前記ビア導体を突出させたまま前記積層体を平坦化する第２の工程と、
    平坦化された前記主面に前記複数の外部電極を形成する第３の工程と、
    を備え、
    前記第２の工程では、前記ビア導体の前記積層体の主面からの平均突出高さＰが２〜１５μｍとなるように、ラップ研磨を行い、
    前記第３の工程では、前記ビア導体の直径よりも大きい直径を有する前記外部電極を形成すること、
    を特徴とする積層コンデンサの製造方法。
  7. 前記第２の工程において、ラップ研磨により、前記ビア導体の端部を前記主面より突出させること、
    を特徴とする請求項６に記載の積層コンデンサの製造方法。
JP2007177561A 2006-08-09 2007-07-05 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法 Active JP4844487B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007177561A JP4844487B2 (ja) 2006-08-09 2007-07-05 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
US11/836,601 US7894202B2 (en) 2006-08-09 2007-08-09 Multilayer capacitor

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006217593 2006-08-09
JP2006217593 2006-08-09
JP2007177561A JP4844487B2 (ja) 2006-08-09 2007-07-05 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法

Publications (2)

Publication Number Publication Date
JP2008066712A JP2008066712A (ja) 2008-03-21
JP4844487B2 true JP4844487B2 (ja) 2011-12-28

Family

ID=39050510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007177561A Active JP4844487B2 (ja) 2006-08-09 2007-07-05 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法

Country Status (2)

Country Link
US (1) US7894202B2 (ja)
JP (1) JP4844487B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
FI20095110A0 (fi) * 2009-02-06 2009-02-06 Imbera Electronics Oy Elektroniikkamoduuli, jossa on EMI-suoja
JP5461913B2 (ja) * 2009-07-31 2014-04-02 日本特殊陶業株式会社 多層セラミック基板の製造方法
JP5897241B2 (ja) * 2009-08-21 2016-03-30 大日本印刷株式会社 部品内蔵配線板
JPWO2011027864A1 (ja) * 2009-09-04 2013-02-04 国立大学法人北海道大学 光還元触媒並びにそれを用いたアンモニアの合成方法および水中の窒素酸化物低減方法
JP5463195B2 (ja) * 2010-04-22 2014-04-09 日本特殊陶業株式会社 セラミック電子部品及び配線基板
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
CN105230140B (zh) * 2013-05-08 2018-09-25 株式会社村田制作所 多层布线基板
US9881739B2 (en) * 2014-09-30 2018-01-30 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP6937981B2 (ja) * 2017-02-02 2021-09-22 太陽誘電株式会社 積層セラミック電子部品包装体、及び積層セラミック電子部品の収容方法
JP2022520615A (ja) * 2019-02-13 2022-03-31 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 導電性ビアを含む積層セラミックコンデンサ
US11227723B2 (en) * 2019-07-04 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11227722B2 (en) * 2019-07-04 2022-01-18 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2021048261A (ja) * 2019-09-18 2021-03-25 株式会社村田製作所 積層コンデンサおよび積層コンデンサ群
US10984957B1 (en) * 2019-12-03 2021-04-20 International Business Machines Corporation Printed circuit board embedded capacitor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0417392A (ja) * 1990-05-11 1992-01-22 Hitachi Ltd 多層セラミック配線基板の製法
JPH11111766A (ja) * 1997-09-30 1999-04-23 Kyocera Corp 配線基板およびその製造方法
JP4610067B2 (ja) * 2000-09-27 2011-01-12 京セラ株式会社 電気素子内蔵型配線基板の製造方法
JP4491159B2 (ja) * 2001-03-15 2010-06-30 新光電気工業株式会社 多層配線基板の製造方法
JP4530605B2 (ja) * 2002-02-25 2010-08-25 京セラ株式会社 コンデンサ素子内蔵多層配線基板
JP2003318065A (ja) * 2002-04-19 2003-11-07 Ngk Spark Plug Co Ltd 積層電子部品およびその製造方法
JP2003318064A (ja) 2002-04-25 2003-11-07 Kyocera Corp 積層コンデンサ及びその製造方法
US6606237B1 (en) * 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
JP4402345B2 (ja) * 2002-10-31 2010-01-20 日本特殊陶業株式会社 積層コンデンサ
JP2004153040A (ja) 2002-10-31 2004-05-27 Ngk Spark Plug Co Ltd 積層コンデンサ
JP2004281957A (ja) 2003-03-19 2004-10-07 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
DE602004004983T2 (de) * 2003-12-05 2007-10-31 NGK Spark Plug Co., Ltd., Nagoya Kondensator und Verfahren zu seiner Herstellung
JP3901697B2 (ja) * 2004-03-19 2007-04-04 Ｔｄｋ株式会社 積層コンデンサ
JP2006032747A (ja) * 2004-07-20 2006-02-02 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法
JP2007053294A (ja) * 2005-08-19 2007-03-01 Tdk Corp 積層型セラミック電子部品の製造方法

Also Published As

Publication number Publication date
US7894202B2 (en) 2011-02-22
US20080037199A1 (en) 2008-02-14
JP2008066712A (ja) 2008-03-21

Similar Documents

Publication Publication Date Title
JP4844487B2 (ja) 積層コンデンサ、回路基板、回路モジュール及び積層コンデンサの製造方法
KR101452079B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
KR101497192B1 (ko) 전자부품 내장 인쇄회로기판 및 그 제조방법
JP5755690B2 (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP5855593B2 (ja) 基板内蔵用積層セラミック電子部品及びその製造方法、基板内蔵用積層セラミック電子部品を備える印刷回路基板
JP5404312B2 (ja) 電子装置
JP4760789B2 (ja) 積層コンデンサ、回路基板及び回路モジュール
JP2017034010A (ja) 積層セラミックコンデンサおよびその製造方法
JP2010123865A (ja) セラミック電子部品および部品内蔵基板
JP2015023271A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2017228757A (ja) 積層セラミック電子部品及びその実装基板
JP4687757B2 (ja) 積層セラミック電子部品の製造方法
JP2017191880A (ja) 積層セラミック電子部品及びその製造方法
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2015076600A (ja) 基板内蔵用積層セラミック電子部品及び積層セラミック電子部品内蔵型印刷回路基板
JP2018098475A (ja) 積層セラミックコンデンサ
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JPWO2014174710A1 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2017216328A (ja) セラミックコンデンサ
JP2017216332A (ja) セラミックコンデンサ
JP2020119992A (ja) 積層セラミックコンデンサ
JPWO2019132017A1 (ja) 積層セラミックコンデンサ、積層セラミックコンデンサの実装構造体および電子部品連
JP2004165375A (ja) セラミック積層体の製法
JP5007763B2 (ja) 積層セラミックコンデンサ
JP2946261B2 (ja) 積層電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110926

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4844487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150