JP2009231296A - 放熱型多穿孔半導体パッケージ - Google Patents
放熱型多穿孔半導体パッケージ Download PDFInfo
- Publication number
- JP2009231296A JP2009231296A JP2008070841A JP2008070841A JP2009231296A JP 2009231296 A JP2009231296 A JP 2009231296A JP 2008070841 A JP2008070841 A JP 2008070841A JP 2008070841 A JP2008070841 A JP 2008070841A JP 2009231296 A JP2009231296 A JP 2009231296A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- substrate
- type multi
- chip
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】基板210、チップ220、内蔵型放熱板230及び封止体240を備える。基板210は、上表面211、下表面212及び複数の位置決め孔213を有し、チップ220は上表面211に設置され、内蔵型放熱板230はチップ220に貼付される。内蔵型放熱板230は複数の支持リード231と放熱表面232とを有し、支持リード231群は位置決め孔213群に挿入される。位置決め孔213群は支持リード231群に十分に充填されないため複数のモールド流れ通路241ができる。封止体240は上表面211に形成されてチップ220と内蔵型放熱板230とを密封する。放熱表面232を露出し、モールド流れ通路241を充填することより、支持リード231群を覆う。
【選択図】図2
Description
本発明の他の目的は、モールディングプロセスにおいて封止体の上面と面一にさせるように放熱板の放熱表面を修正可能でモールド樹脂が放熱板の露出する放熱表面に溢れることを減少する一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、内蔵型放熱板が完全にチップの背面に貼付可能で放熱効率を向上させる一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、チップと基板との間に応力緩和効果がある一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、チップと基板との間が剥離しないように緩和層の応力緩和効果を増加する一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の放熱型多穿孔半導体パッケージによると、内蔵型放熱板の支持リード群を基板の位置決め孔群に照準させ、少量接着剤のみを使用するか、あるいは接着剤を使用せずに、該内蔵型放熱板を該基板に固定することができ、更に実装完成後にチップと基板と一体結合して放熱性を増強したり、基板の反りを減らしたりする効果がある以外に、内蔵型放熱板の剥離現象を防止することもできる。
上述放熱型多穿孔半導体パッケージにおいて、該位置決め孔群は4個の隅部貫通穴を有し、該隅部貫通穴群は該基板の4個の隅部の近くに位置している。
上述放熱型多穿孔半導体パッケージにおいて、該チップは主面と背面とを有し、該主面には複数のボンディングパッドが設置され、更に複数の電気接続素子を有し、該電気接続素子群は該ボンディングパッド群を該基板に電気接続している。
上述放熱型多穿孔半導体パッケージにおいて、該基板は該電気接続素子群の通過用として更にスロットを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該電気接続素子群は複数のボンディングワイヤを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、更に該基板の下表面に設置される複数の外接端子を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該外接端子群は複数のはんだボールを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、更に該チップと該基板との間に形成される緩和層を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該緩和層を低粘着性弾性体にしてもよい。
上述放熱型多穿孔半導体パッケージにおいて、更に該チップと該内蔵型放熱板との間に形成される接着層を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該緩和層は該接着層よりも粘着強度が小さくなってもよい。
図2は、本発明の第1実施形態による放熱型多穿孔半導体パッケージを示す。放熱型多穿孔半導体パッケージ200は主に、基板210、チップ220、内蔵型放熱板230及び封止体240を備える。基板210は上表面211、下表面212及び複数の位置決め孔213を有し、位置決め孔213群は上表面211と下表面212とを貫通している。本実施形態において、位置決め孔213群は基板210の4箇所の隅部(図3参照)の近くに位置する4個の隅部貫通穴を有することができる。基板210は更にスロット214を有し、スロット214は基板210のセンターラインに位置し、かつ基板210を貫通して後続の電気接続作業中に複数の電気接続素子250の通過用として利用される。
図6は、本発明の第2実施形態によれる放熱型多穿孔半導体パッケージを示す。放熱型多穿孔半導体パッケージ300は主要に基板310、チップ320、内蔵型放熱板330及び封止体340を有する。基板310は上表面311、下表面312及び複数の位置決め孔313を有し、上表面311にチップ320が設置され、下表面312に複数の外接端子360、例えばはんだボールが設置され、放熱型多穿孔半導体パッケージ300は外接端子360を介し外部印刷基板(図面に示せず)と接続している。位置決め孔313群は4個の隅部貫通穴を有し、該隅部貫通穴群は該基板の4個の隅部の近くに位置している。また、図7に示すように、本実施形態において、位置決め孔313群は少なくとも2個の側辺貫通穴を有し、該両側辺貫通穴は該基板の両反対側辺の近くに位置している。また、図8に示すように、チップ320は基板310の上表面311に設置されている。なお、図9に示すように、チップ320は複数のボンディングパッド323を有し、ボンディングパッド323群は基板310のスロット314の内に照準し、更に電気接続素子350群はスロット314を通過してボンディングパッド323群を基板310に電気接続する。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲の記載に基づいて定められ、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
Claims (16)
- 上表面、下表面及び複数の位置決め孔を有する基板と、
前記基板の上表面に設置されるチップと、
前記チップに貼付されかつ複数の支持リードと放熱表面とを有し、前記支持リード群は前記位置決め孔群に挿入され、かつ前記位置決め孔群は前記支持リード群に十分に充填されないため複数のモールド流れ通路ができる内蔵型放熱板と、
前記基板の前記上表面に形成されて、前記チップと前記内蔵型放熱板とを密封するとともに、前記放熱表面を露出し、かつ更に前記モールド流れ通路に充填されて前記支持リード群を覆う封止体と、
を備えることを特徴とする放熱型多穿孔半導体パッケージ。 - 前記支持リード群は複数の端部を有し、前記端部群は前記基板の前記下表面に突出する第一高度を有し、前記封止体も前記基板の前記下表面に突出する第二高度を有し、前記第二高度は前記第一高度よりも高くなることを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
- 前記位置決め孔群は4個の隅部貫通穴を有し、前記隅部貫通穴群は前記基板の4個の隅部の近くに位置することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
- 前記位置決め孔群は少なくとも2個の側辺貫通穴を有し、前記両側辺貫通穴は前記基板の両反対側辺に近く位置することを特徴とする請求項1または3に記載の放熱型多穿孔半導体パッケージ。
- 前記チップは主面と背面とを有し、前記主面には複数のボンディングパッドが設置され、更に複数の電気接続素子を有し、前記電気接続素子群は前記ボンディングパッド群を前記基板に電気接続することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
- 前記チップの主面は前記基板に向かい、前記内蔵型放熱板は前記チップの背面に完全貼付されることを特徴とする請求項5に記載の放熱型多穿孔半導体パッケージ。
- 前記基板は前記電気接続素子群の通過用として更にスロットを有することを特徴とする請求項6に記載の放熱型多穿孔半導体パッケージ。
- 前記電気接続素子群は複数のボンディングワイヤを有することを特徴とする請求項5に記載の放熱型多穿孔半導体パッケージ。
- 前記位置決め孔群を円形穿孔にし、前記支持リード群は非円形柱にすることを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
- 更に前記基板の前記下表面に設置される複数の外接端子を有することを特徴とする請求項1または2に記載の放熱型多穿孔半導体パッケージ。
- 前記外接端子群は複数のはんだボールを有することを特徴とする請求項10に記載の放熱型多穿孔半導体パッケージ。
- 前記外接端子群の設置高さは前記第一高度よりも高くなることを特徴とする請求項10に記載の放熱型多穿孔半導体パッケージ。
- 更に前記チップと前記基板との間に形成される緩和層を有することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
- 前記緩和層を低粘着性弾性体にすることを特徴とする請求項13に記載の放熱型多穿孔半導体パッケージ。
- 更に前記チップと前記内蔵型放熱板との間に形成される接着層を有することを特徴とする請求項13に記載の放熱型多穿孔半導体パッケージ。
- 前記緩和層は前記接着層よりも粘着強度が小さいことを特徴とする請求項15に記載の放熱型多穿孔半導体パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070841A JP4647673B2 (ja) | 2008-03-19 | 2008-03-19 | 放熱型多穿孔半導体パッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008070841A JP4647673B2 (ja) | 2008-03-19 | 2008-03-19 | 放熱型多穿孔半導体パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231296A true JP2009231296A (ja) | 2009-10-08 |
JP4647673B2 JP4647673B2 (ja) | 2011-03-09 |
Family
ID=41246417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008070841A Expired - Fee Related JP4647673B2 (ja) | 2008-03-19 | 2008-03-19 | 放熱型多穿孔半導体パッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4647673B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014034411A1 (ja) * | 2012-08-27 | 2014-03-06 | 三菱電機株式会社 | 電力用半導体装置 |
JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
EP3182449A1 (en) * | 2015-12-17 | 2017-06-21 | MediaTek Inc. | Semiconductor package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245599A (ja) * | 2006-04-12 | 2006-09-14 | Oki Electric Ind Co Ltd | 電子部品、及び半導体装置 |
-
2008
- 2008-03-19 JP JP2008070841A patent/JP4647673B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006245599A (ja) * | 2006-04-12 | 2006-09-14 | Oki Electric Ind Co Ltd | 電子部品、及び半導体装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014528652A (ja) * | 2011-10-03 | 2014-10-27 | インヴェンサス・コーポレイション | パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化 |
WO2014034411A1 (ja) * | 2012-08-27 | 2014-03-06 | 三菱電機株式会社 | 電力用半導体装置 |
KR101614669B1 (ko) | 2012-08-27 | 2016-04-21 | 미쓰비시덴키 가부시키가이샤 | 전력용 반도체 장치 |
JPWO2014034411A1 (ja) * | 2012-08-27 | 2016-08-08 | 三菱電機株式会社 | 電力用半導体装置 |
US9433075B2 (en) | 2012-08-27 | 2016-08-30 | Mitsubishi Electric Corporation | Electric power semiconductor device |
EP3182449A1 (en) * | 2015-12-17 | 2017-06-21 | MediaTek Inc. | Semiconductor package |
CN107039390A (zh) * | 2015-12-17 | 2017-08-11 | 联发科技股份有限公司 | 半导体封装 |
US10008441B2 (en) | 2015-12-17 | 2018-06-26 | Mediatek Inc. | Semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
JP4647673B2 (ja) | 2011-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI529878B (zh) | 集成電路封裝件及其裝配方法 | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
US20180233439A1 (en) | Semiconductor chip package having heat dissipating structure | |
JP5400094B2 (ja) | 半導体パッケージ及びその実装方法 | |
TWI543314B (zh) | 半導體封裝物 | |
JP4110189B2 (ja) | 半導体パッケージ | |
JP2010251408A (ja) | 半導体装置及びその製造方法並びに電子装置 | |
JP2011077108A (ja) | 半導体装置 | |
JP5096094B2 (ja) | 回路装置 | |
JP2010135723A (ja) | 半導体装置 | |
JP2000031343A (ja) | 半導体装置 | |
JP4647673B2 (ja) | 放熱型多穿孔半導体パッケージ | |
JP2008085002A (ja) | 半導体装置およびその製造方法 | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
JP5195282B2 (ja) | 半導体装置およびその製造方法 | |
KR101239117B1 (ko) | 전력 반도체 패키지 및 그 제조방법 | |
JP2010010569A (ja) | 回路装置およびその製造方法 | |
JP2008235492A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011061055A (ja) | 半導体装置の製造方法 | |
JP2007165836A (ja) | 半導体装置 | |
JP4995764B2 (ja) | リード支持型半導体パッケージ | |
JP2009021366A (ja) | 半導体装置 | |
JP2008147267A (ja) | 半導体装置とその製造方法、および放熱板付きリードフレーム | |
JP2008306032A (ja) | 半導体パッケージ | |
KR20070080325A (ko) | 돌출형 수지 봉합부를 갖는 반도체 프레임 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |