[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2009231296A - 放熱型多穿孔半導体パッケージ - Google Patents

放熱型多穿孔半導体パッケージ Download PDF

Info

Publication number
JP2009231296A
JP2009231296A JP2008070841A JP2008070841A JP2009231296A JP 2009231296 A JP2009231296 A JP 2009231296A JP 2008070841 A JP2008070841 A JP 2008070841A JP 2008070841 A JP2008070841 A JP 2008070841A JP 2009231296 A JP2009231296 A JP 2009231296A
Authority
JP
Japan
Prior art keywords
semiconductor package
substrate
type multi
chip
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008070841A
Other languages
English (en)
Other versions
JP4647673B2 (ja
Inventor
Bing-Shun Yu
秉▲勲▼ 余
Jinwei Hong
菁蔚 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2008070841A priority Critical patent/JP4647673B2/ja
Publication of JP2009231296A publication Critical patent/JP2009231296A/ja
Application granted granted Critical
Publication of JP4647673B2 publication Critical patent/JP4647673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】放熱性を増強し、基板の反りを減らし、内蔵型放熱板の剥離現象を防止可能な放熱型多穿孔半導体パッケージを提供する。
【解決手段】基板210、チップ220、内蔵型放熱板230及び封止体240を備える。基板210は、上表面211、下表面212及び複数の位置決め孔213を有し、チップ220は上表面211に設置され、内蔵型放熱板230はチップ220に貼付される。内蔵型放熱板230は複数の支持リード231と放熱表面232とを有し、支持リード231群は位置決め孔213群に挿入される。位置決め孔213群は支持リード231群に十分に充填されないため複数のモールド流れ通路241ができる。封止体240は上表面211に形成されてチップ220と内蔵型放熱板230とを密封する。放熱表面232を露出し、モールド流れ通路241を充填することより、支持リード231群を覆う。
【選択図】図2

Description

本発明は半導体パッケージに関し、特に放熱型多穿孔半導体パッケージに関する。
通常、チップを基板の上に設置し、外部からの汚染を避けるために封止体で密封している。近年、半導体実装技術の進歩とチップ機能の向上によってチップ演算の速度はますます速くなるとともに、チップの温度もより高温に上昇する。該半導体素子(例えば、チップと封止体)本体表面には熱を発散する作用があるとは言っても、チップの周波数或はパワーが大きくなればなるほど、演算の際のチップの発熱量はより大きくなり、電子素子本体のみの放熱効率では最早熱を発散させることができない。故に、チップから発生した熱を外部へ効率的に発散することができなくなると、チップ温度が高くなって、チップ損傷、パッケージの反り、基板からの半導体素子の剥離などの問題が容易に起きる。
図1に示すように、従来の半導体パッケージ100は基板110、チップ120、封止体140及び複数の外接端子160を備える。基板110は上表面111、下表面112及び基板110を貫通するスロット114を有し、チップ120は主面121、背面122及び主面121に形成される複数のボンディングパッド123を有する。ダイアタッチング層170を用いてチップ120の主面121を基板110の上表面111に貼付し、かつボンディングパッド123をスロット114内に照準させる。複数の電気接続素子150、例えばボンディングワイヤはスロット114を通過してボンディングパッド123群を基板110に電気接続している。封止体140は基板110の上表面111に形成されてチップ120を密封し、外接端子160は基板110の下表面112に設置されている。
一般には、高温によるチップ損傷を避けるため、半導体パッケージの露出表面、例えば封止体の上面に外置き型放熱板を設置するが、チップと封止体との間に熱抵抗が依然残留し、かつ製品の厚みと重さとが増加すると、熱の発散効果も限られるので、半導体パッケージの内に内蔵型放熱板を設置して放熱効果を向上させる。周知の内蔵型放熱板の設置方式は2種類があり、第一種はチップの背面に貼付されるが、内蔵型放熱板は、通常、封止体の形成前に設置され、モールド流れの圧迫に影響されることより、位置ズレが容易に起き、チップに対して内応力を生じかつ剥離問題などがある。放熱板の固定を増強させるため、他種の設置方式が利用され、それは内蔵型放熱板の周辺を接着剤や錫鉛で基板に結合させるのだが、接着剤の熱硬化後或は錫鉛のリフロー後に、封止体の上面と面一にするように放熱板の放熱表面を修正することは最早できないので、モールド樹脂は放熱板の表面に溢れ易くなり、また、放熱板とチップとの間にも封止体が流れ込んで熱抵抗の問題を生じる。
本発明の主な目的は、一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、内蔵型放熱板の設置による放熱板の位置ズレ、チップの内応力、封止体の熱抵抗などの問題を解決することができる一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、モールディングプロセスにおいて封止体の上面と面一にさせるように放熱板の放熱表面を修正可能でモールド樹脂が放熱板の露出する放熱表面に溢れることを減少する一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、支持リードの端部は封止体に完全密封されることにより基板の底部に強力な剛性と固着性とを備える絶縁支持体がある一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、内蔵型放熱板が完全にチップの背面に貼付可能で放熱効率を向上させる一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、チップと基板との間に応力緩和効果がある一種の放熱型多穿孔半導体パッケージを提供することである。
本発明の他の目的は、チップと基板との間が剥離しないように緩和層の応力緩和効果を増加する一種の放熱型多穿孔半導体パッケージを提供することである。
上述目的を達成するため、本発明に係る放熱型多穿孔半導体パッケージは、主に基板、チップ、内蔵型放熱板及び封止体を備える。該基板は、上表面、下表面及び複数の位置決め孔を有し、該チップは該基板の上表面に設置され、該内蔵型放熱板は該チップに貼付されている。該内蔵型放熱板は複数の支持リードと放熱表面を有し、該支持リード群は該位置決め孔群に挿入され、該位置決め孔群は該支持リード群に十分に充填されないため複数のモールド流れ通路ができる。該封止体は該基板の上表面に形成されて該チップと該内蔵型放熱板を密封するが、該放熱表面を露出させ、更に該モールド流れ通路を充填することより該支持リード群を覆っている。
本発明の放熱型多穿孔半導体パッケージによると、内蔵型放熱板の支持リード群を基板の位置決め孔群に照準させ、少量接着剤のみを使用するか、あるいは接着剤を使用せずに、該内蔵型放熱板を該基板に固定することができ、更に実装完成後にチップと基板と一体結合して放熱性を増強したり、基板の反りを減らしたりする効果がある以外に、内蔵型放熱板の剥離現象を防止することもできる。
上述放熱型多穿孔半導体パッケージにおいて、該支持リード群は複数の端部を有し、該端部群は該基板の下表面に突出する第一高度を具し、該封止体は該基板の下表面に突出する第二高度を具し、該第二高度は該第一高度よりも高くなる。
上述放熱型多穿孔半導体パッケージにおいて、該位置決め孔群は4個の隅部貫通穴を有し、該隅部貫通穴群は該基板の4個の隅部の近くに位置している。
上述放熱型多穿孔半導体パッケージにおいて、該位置決め孔群は少なくとも2個の側辺貫通穴を有し、該両側辺貫通穴は該基板の両反対側辺の近くに位置している。
上述放熱型多穿孔半導体パッケージにおいて、該チップは主面と背面とを有し、該主面には複数のボンディングパッドが設置され、更に複数の電気接続素子を有し、該電気接続素子群は該ボンディングパッド群を該基板に電気接続している。
上述放熱型多穿孔半導体パッケージにおいて、該チップの主面は該基板に向かいあってもよく、該内蔵型放熱板は該チップの背面に完全貼付されている。
上述放熱型多穿孔半導体パッケージにおいて、該基板は該電気接続素子群の通過用として更にスロットを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該電気接続素子群は複数のボンディングワイヤを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該位置決め孔群を円形穿孔にすればよく、該支持リード群は非円形柱にしてもよい。
上述放熱型多穿孔半導体パッケージにおいて、更に該基板の下表面に設置される複数の外接端子を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該外接端子群は複数のはんだボールを有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該外接端子群の設置高さは該第一高度よりも高くなる。
上述放熱型多穿孔半導体パッケージにおいて、更に該チップと該基板との間に形成される緩和層を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該緩和層を低粘着性弾性体にしてもよい。
上述放熱型多穿孔半導体パッケージにおいて、更に該チップと該内蔵型放熱板との間に形成される接着層を有してもよい。
上述放熱型多穿孔半導体パッケージにおいて、該緩和層は該接着層よりも粘着強度が小さくなってもよい。
(第1実施形態)
図2は、本発明の第1実施形態による放熱型多穿孔半導体パッケージを示す。放熱型多穿孔半導体パッケージ200は主に、基板210、チップ220、内蔵型放熱板230及び封止体240を備える。基板210は上表面211、下表面212及び複数の位置決め孔213を有し、位置決め孔213群は上表面211と下表面212とを貫通している。本実施形態において、位置決め孔213群は基板210の4箇所の隅部(図3参照)の近くに位置する4個の隅部貫通穴を有することができる。基板210は更にスロット214を有し、スロット214は基板210のセンターラインに位置し、かつ基板210を貫通して後続の電気接続作業中に複数の電気接続素子250の通過用として利用される。
チップ220は基板210の上表面211に設置され、図3に示すように、チップ220の設置後にスロット214の両端は、封止体240の熱硬化前封止材の流入用としてチップ220から露出する。再び図2に示すように、チップ220は主面221と背面222を有し、主面221は基板210に向かって複数のボンディングパッド223を設置している。ボンディングパッド223群はスロット214の内に照準し(図4参照)、更に電気接続素子250群はスロット214を通過しボンディングパッド223群を基板210のフィンガーに電気接続している。電気接続素子250群はワイヤボンディング方式で形成された複数のボンディングワイヤを有することができる。具体的に言えば、放熱型多穿孔半導体パッケージ200は更に緩和層270を有し、緩和層270は、チップ220と基板210との間の応力緩和効果を提供するため、チップ220と基板210との間に形成される。本実施形態において、緩和層270は低粘着性弾性体にすればよく、それを利用してダイアッタチング層の使用の必要性がなくなってチップ220と基板210とを直接貼付することができるので製造コストの低減になる。
図2及び図4に示すように、内蔵型放熱板230はチップ220の背面222に貼着されて複数の支持リード231と放熱表面232とを有する。支持リード231群は位置決め孔213群に挿入されることにより、接着剤の使用の必要がなく内蔵型放熱板230は精確に基板210の上に固定されることができ、かつ位置決め孔213群は支持リード231群に十分に充填されないため複数のモールド流れ通路241ができる。例えば、位置決め孔213群を円形穿孔にしてもよく、支持リード231群は非円形柱にしてもよい。支持リード231群のピン数を位置決め孔213群の孔数と一致させてもよく、また、モールド流れ通路241群を介して封止体240の熱硬化前封止材が流入することにより、支持リード231群は封止体240に覆われて内蔵型放熱板230の安定性を改善することができる。再び図2に示すように、内蔵型放熱板230はチップ220の背面222に完全貼着されれば好ましく、それにより、内蔵型放熱板230とチップ220との間の隙間の封止体240の充填を避けて放熱効率を増加している。言い換えれば、内蔵型放熱板230はチップ220の背面222に平坦貼着されるとチップ220に良好な支持性を提供したり、チップ220の機械的強度を増大させたりすることができるので、チップ220が内応力の影響によって配線断裂にならないように確保している。故に、放熱型多穿孔半導体パッケージ200にとって、厚みの薄いチップ220を使用することはパッケージの厚さを減少させ、チップ破裂問題を避けることができる。本実施形態において、放熱型多穿孔半導体パッケージ200は更に接着層280を有し、接着層280は、チップ220と内蔵型放熱板230との間の粘着力の増強用としてチップ220と内蔵型放熱板230との間に形成されている。なお、緩和層270は、チップ内部応力の緩和に役立つとともに、チップ220と基板210との間の熱膨張係数が合わないことにより起こる問題を改善することが可能となる。緩和層270は接着層280よりも粘着強度が小さくなると好ましく、よって、緩和層270の応力緩和効果が増加され、チップ220と内蔵型放熱板230との剥離が発生しなくなる。
図2に示すように、封止体240は基板210の上表面211に形成されてチップ220と内蔵型放熱板230とを密封するが、放熱表面232を露出させることにより有効に放熱することができる。なお、モールド流れ通路241群は更に封止体240に充填されて支持リード231群を覆うことにより、内蔵型放熱板230と基板210との固定性を増強して基板210の反り現象を防止している。図2及び図5に示すように、支持リード231群は複数の端部233を有し、端部233群は基板210の下表面212に突出する第一高度H1を具し、そして、封止体240も基板210の下表面212に突出する第二高度H2を具し、ここで、第二高度H2は第一高度H1よりも高くなるので、支持リード231群の端部233は封止体240に完全密封されることができ、強力な剛性と固着性を具する複合式絶縁支持体を形成し、かつ内蔵型放熱板230と封止体240との結合不良による剥離問題を避けることもできる。本実施形態において、放熱型多穿孔半導体パッケージ200は更に複数の外接端子260、例えばはんだボールを有し、外接端子260群は基板210の下表面212に設置され、設置の高さは第二高度H2よりも高くなり、即ち、上述複合式絶縁支持体は基板210の下表面212に突出する高さとなる。
上述のように、チップ220が運算中に出した熱は内蔵型放熱板230を介して外部へ迅速に発散され、かつ実装作業中、少量接着剤のみを使用するか、あるいは接着剤を使用せずに内蔵型放熱板230の支持リード231が固定されることにより、内蔵型放熱板230の位置決めを行うことができる。このような内蔵型放熱板230はモールド流れの圧迫を受けても水平方向のズレを発生しなく、実装後に支持リード231群は封止体240と基板210と一体結合されて内蔵型放熱板230の剥離及び基板210の反りなどの問題を防止することが可能となる。以上説明したように、本発実施形態によれば、内蔵型放熱板230は、有効な放熱手段の提供ができるだけではなく全体構造に良好な安定性を維持することも可能となり、更にチップ220を保護してチップ破裂が避けられる。従って、放熱型多穿孔半導体パッケージ200は、周知の設置方式による内蔵型放熱板のズレ、チップの内応力及び封止体熱抵抗などの問題を解決することができるようになる。
図3Aから図3Cを参照しながら上述放熱型多穿孔半導体パッケージの形成方法を説明する。先ず、図2及び図3Aに示すように、上述の基板210を提供し、基板210は上表面211、下表面212及び複数の位置決め孔213を有し、更にスロット214を有することができる。位置決め孔213群とスロット214とは上表面211と下表面212とを貫通している。また、図3Bに示すように、基板210の上表面211に上述のチップ220を設置し、図4に示すように、複数のボンディングパッド223はチップ220の主面221に設置され、スロット214により露出されて複数の電気接続素子250を介し基板210に電気接続される。また、再び図2及び図3Bに示すように、上述の内蔵型放熱板230をチップ220の背面222に貼付し、内蔵型放熱板230は複数の支持リード231と放熱表面232とを有する。支持リード231群は位置決め孔213群に挿入され、ここで、位置決め孔213群は支持リード231群に十分に充填されないため複数のモールド流れ通路241ができる。最後に、図2及び図3Cに示すように、基板210の上表面211に上述の封止体240を形成してチップ220と内蔵型放熱板230とを密封するが、放熱表面232は露出させる。なお、封止体240は更にモールド流れ通路241群を充填して支持リード231群を覆っている。故に、上述の作業において、内蔵型放熱板230は、少量接着剤のみを使用するか、或は接着剤を使用せずに基板210に水平方向に位置決めされることができ、作業過程の短縮が可能になって製造にかかる時間の減少或は製造コストの節約を実現している。しかしながら、モールディング方式で封止体240を形成する過程において、内蔵型放熱板230は垂直方向の微調整として移動して上金型のモールド穴の壁に密着されている。そして、封止体240の形成後に、封止体240の上面と面一にさせるように内蔵型放熱板230の放熱表面232は修正されるので、モールド樹脂が内蔵型放熱板230の放熱表面232に溢れる現象が低減され実質的及び明らかな効果がある。本実施形態において、チップ220は緩和層270に固定される必要がないため、内蔵型放熱板230は垂直方向の微調整で移動すると同時に、垂直方向にチップ220を移動している。
(第2実施形態)
図6は、本発明の第2実施形態によれる放熱型多穿孔半導体パッケージを示す。放熱型多穿孔半導体パッケージ300は主要に基板310、チップ320、内蔵型放熱板330及び封止体340を有する。基板310は上表面311、下表面312及び複数の位置決め孔313を有し、上表面311にチップ320が設置され、下表面312に複数の外接端子360、例えばはんだボールが設置され、放熱型多穿孔半導体パッケージ300は外接端子360を介し外部印刷基板(図面に示せず)と接続している。位置決め孔313群は4個の隅部貫通穴を有し、該隅部貫通穴群は該基板の4個の隅部の近くに位置している。また、図7に示すように、本実施形態において、位置決め孔313群は少なくとも2個の側辺貫通穴を有し、該両側辺貫通穴は該基板の両反対側辺の近くに位置している。また、図8に示すように、チップ320は基板310の上表面311に設置されている。なお、図9に示すように、チップ320は複数のボンディングパッド323を有し、ボンディングパッド323群は基板310のスロット314の内に照準し、更に電気接続素子350群はスロット314を通過してボンディングパッド323群を基板310に電気接続する。
再び図6及び図8を参照すると、内蔵型放熱板330はチップ320に貼付されかつ複数の支持リード331と放熱表面332とを有する。支持リード331群は位置決め孔313群に挿入され、位置決め孔313群は支持リード331群に十分に充填されないため複数のモールド流れ通路341ができる。封止体340は基板310の上表面311に形成されてチップ320と内蔵型放熱板330とを密封するが、放熱表面332を露出させ、更にモールド流れ通路341を充填することより支持リード331群を覆っている。図6に示すように、支持リード331群は複数の端部333を有し、端部333群は基板310の下表面312に突出し、かつ封止体340も基板310の下表面312に突出して支持リード331群の端部333を完全密封し、それにより、基板310に強力な剛性と固着性を具する複合式絶縁支持体を形成してから内蔵型放熱板330、チップ320及び基板310は一体結合されるようにでき剥離問題が起きなくなる。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明の保護範囲は特許請求の範囲の記載に基づいて定められ、この保護範囲を基準にして、本発明の精神と範囲内に触れるどんな変更や修正も本発明の保護範囲に属する。
従来の半導体パッケージを示す断面図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージを示す断面図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージにおいて、製造作業中の基板の上表面を示す模式図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージにおいて、製造作業中の基板の上表面を示す模式図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージにおいて、製造作業中の基板の上表面を示す模式図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージにおいて、封止作業前の基板の下表面を示す模式図である。 本発明の第一実施形態による放熱型多穿孔半導体パッケージの位置決め孔を示す断面図である。 本発明の第二実施形態による放熱型多穿孔半導体パッケージの位置決め孔を示す断面図である。 本発明の第二実施形態による放熱型多穿孔半導体パッケージの基板の上表面を示す模式図である。 本発明の第二実施形態による放熱型多穿孔半導体パッケージの封止作業前の基板の上表面を示す模式図である。 本発明の第二実施形態による放熱型多穿孔半導体パッケージの封止作業前の基板の下表面を示す模式図である。
符号の説明
200:放熱型多穿孔半導体パッケージ、210:基板、211:上表面、212:下表面、213:位置決め孔、214:スロット、220:チップ、221:主面、222:背面、223:ボンディングパッド、230:内蔵型放熱板、231:支持リード、232:放熱表面、233:端部、240:封止体、241:モールド流れ通路、250:電気接続素子、260:基板、270:緩和層、280:接着層、300:放熱型多穿孔半導体パッケージ、310:基板、311:上表面、312:下表面、313:位置決め孔、314:スロット、320:チップ、323:ボンディングパッド、330:内蔵型放熱板、331:支持リード、332:放熱表面、333:端部、340:封止体、341:モールド流れ通路、350:電気接続素子、360:外接端子、H1:第一高度、H2:第二高度

Claims (16)

  1. 上表面、下表面及び複数の位置決め孔を有する基板と、
    前記基板の上表面に設置されるチップと、
    前記チップに貼付されかつ複数の支持リードと放熱表面とを有し、前記支持リード群は前記位置決め孔群に挿入され、かつ前記位置決め孔群は前記支持リード群に十分に充填されないため複数のモールド流れ通路ができる内蔵型放熱板と、
    前記基板の前記上表面に形成されて、前記チップと前記内蔵型放熱板とを密封するとともに、前記放熱表面を露出し、かつ更に前記モールド流れ通路に充填されて前記支持リード群を覆う封止体と、
    を備えることを特徴とする放熱型多穿孔半導体パッケージ。
  2. 前記支持リード群は複数の端部を有し、前記端部群は前記基板の前記下表面に突出する第一高度を有し、前記封止体も前記基板の前記下表面に突出する第二高度を有し、前記第二高度は前記第一高度よりも高くなることを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
  3. 前記位置決め孔群は4個の隅部貫通穴を有し、前記隅部貫通穴群は前記基板の4個の隅部の近くに位置することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
  4. 前記位置決め孔群は少なくとも2個の側辺貫通穴を有し、前記両側辺貫通穴は前記基板の両反対側辺に近く位置することを特徴とする請求項1または3に記載の放熱型多穿孔半導体パッケージ。
  5. 前記チップは主面と背面とを有し、前記主面には複数のボンディングパッドが設置され、更に複数の電気接続素子を有し、前記電気接続素子群は前記ボンディングパッド群を前記基板に電気接続することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
  6. 前記チップの主面は前記基板に向かい、前記内蔵型放熱板は前記チップの背面に完全貼付されることを特徴とする請求項5に記載の放熱型多穿孔半導体パッケージ。
  7. 前記基板は前記電気接続素子群の通過用として更にスロットを有することを特徴とする請求項6に記載の放熱型多穿孔半導体パッケージ。
  8. 前記電気接続素子群は複数のボンディングワイヤを有することを特徴とする請求項5に記載の放熱型多穿孔半導体パッケージ。
  9. 前記位置決め孔群を円形穿孔にし、前記支持リード群は非円形柱にすることを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
  10. 更に前記基板の前記下表面に設置される複数の外接端子を有することを特徴とする請求項1または2に記載の放熱型多穿孔半導体パッケージ。
  11. 前記外接端子群は複数のはんだボールを有することを特徴とする請求項10に記載の放熱型多穿孔半導体パッケージ。
  12. 前記外接端子群の設置高さは前記第一高度よりも高くなることを特徴とする請求項10に記載の放熱型多穿孔半導体パッケージ。
  13. 更に前記チップと前記基板との間に形成される緩和層を有することを特徴とする請求項1に記載の放熱型多穿孔半導体パッケージ。
  14. 前記緩和層を低粘着性弾性体にすることを特徴とする請求項13に記載の放熱型多穿孔半導体パッケージ。
  15. 更に前記チップと前記内蔵型放熱板との間に形成される接着層を有することを特徴とする請求項13に記載の放熱型多穿孔半導体パッケージ。
  16. 前記緩和層は前記接着層よりも粘着強度が小さいことを特徴とする請求項15に記載の放熱型多穿孔半導体パッケージ。
JP2008070841A 2008-03-19 2008-03-19 放熱型多穿孔半導体パッケージ Expired - Fee Related JP4647673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008070841A JP4647673B2 (ja) 2008-03-19 2008-03-19 放熱型多穿孔半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008070841A JP4647673B2 (ja) 2008-03-19 2008-03-19 放熱型多穿孔半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2009231296A true JP2009231296A (ja) 2009-10-08
JP4647673B2 JP4647673B2 (ja) 2011-03-09

Family

ID=41246417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008070841A Expired - Fee Related JP4647673B2 (ja) 2008-03-19 2008-03-19 放熱型多穿孔半導体パッケージ

Country Status (1)

Country Link
JP (1) JP4647673B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034411A1 (ja) * 2012-08-27 2014-03-06 三菱電機株式会社 電力用半導体装置
JP2014528652A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
EP3182449A1 (en) * 2015-12-17 2017-06-21 MediaTek Inc. Semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245599A (ja) * 2006-04-12 2006-09-14 Oki Electric Ind Co Ltd 電子部品、及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245599A (ja) * 2006-04-12 2006-09-14 Oki Electric Ind Co Ltd 電子部品、及び半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014528652A (ja) * 2011-10-03 2014-10-27 インヴェンサス・コーポレイション パッケージの中心から端子グリッドをオフセットすることによるスタブ最小化
WO2014034411A1 (ja) * 2012-08-27 2014-03-06 三菱電機株式会社 電力用半導体装置
KR101614669B1 (ko) 2012-08-27 2016-04-21 미쓰비시덴키 가부시키가이샤 전력용 반도체 장치
JPWO2014034411A1 (ja) * 2012-08-27 2016-08-08 三菱電機株式会社 電力用半導体装置
US9433075B2 (en) 2012-08-27 2016-08-30 Mitsubishi Electric Corporation Electric power semiconductor device
EP3182449A1 (en) * 2015-12-17 2017-06-21 MediaTek Inc. Semiconductor package
CN107039390A (zh) * 2015-12-17 2017-08-11 联发科技股份有限公司 半导体封装
US10008441B2 (en) 2015-12-17 2018-06-26 Mediatek Inc. Semiconductor package

Also Published As

Publication number Publication date
JP4647673B2 (ja) 2011-03-09

Similar Documents

Publication Publication Date Title
TWI529878B (zh) 集成電路封裝件及其裝配方法
JP5387685B2 (ja) 半導体装置の製造方法
US20180233439A1 (en) Semiconductor chip package having heat dissipating structure
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
TWI543314B (zh) 半導體封裝物
JP4110189B2 (ja) 半導体パッケージ
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
JP2011077108A (ja) 半導体装置
JP5096094B2 (ja) 回路装置
JP2010135723A (ja) 半導体装置
JP2000031343A (ja) 半導体装置
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JP2008085002A (ja) 半導体装置およびその製造方法
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
JP5195282B2 (ja) 半導体装置およびその製造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
JP2010010569A (ja) 回路装置およびその製造方法
JP2008235492A (ja) 半導体装置および半導体装置の製造方法
JP2011061055A (ja) 半導体装置の製造方法
JP2007165836A (ja) 半導体装置
JP4995764B2 (ja) リード支持型半導体パッケージ
JP2009021366A (ja) 半導体装置
JP2008147267A (ja) 半導体装置とその製造方法、および放熱板付きリードフレーム
JP2008306032A (ja) 半導体パッケージ
KR20070080325A (ko) 돌출형 수지 봉합부를 갖는 반도체 프레임

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees