JP2008004782A - 強誘電体素子とその製造方法、強誘電体メモリ、及びインクジェット式記録ヘッド - Google Patents

Abstract

【課題】強誘電体素子の製造方法において、高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜を成膜する。
【解決手段】Ｚｒを含むシード層３１と下部電極３２とを順次成膜する工程（Ａ）と、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させる工程（Ｂ）と、下部電極３２上に強誘電体膜３３を成膜する工程（Ｃ）とを順次実施する。この強誘電体素子を用いた強誘電体キャパシタ及び強誘電体メモリ、また強誘電体素子を圧電素子として用いたインクジェット式記録装置を提供する。
【選択図】図３

Description

本発明は、強誘電体素子とその製造方法、及びこれを用いた強誘電体メモリ（ＦＲＡＭ）とインクジェット式記録ヘッドに関するものである。

下部電極と強誘電体膜と上部電極との積層構造を有する強誘電体素子は、次世代メモリとして期待されている強誘電体メモリ（ＦＲＡＭ（Ferroelectric Random Access Memory））や、インクジェット式記録ヘッド等に搭載されるアクチュエータ等に利用される素子である。強誘電体材料としては、チタン酸ジルコン酸鉛（ＰＺＴ）等のペロブスカイト型酸化物が知られている。
上記用途では、強誘電体膜の結晶配向性が高いことが好ましい。例えば、強誘電体メモリでは、残留分極値Ｐｒが大きくかつ抗電界Ｅｃが低いことから、ＰＺＴの（１１１）配向膜が好ましい。

特許文献１の段落［０００３］等に記載されているように、従来、ＰＺＴ（１１１）配向膜は、７００℃以上の成膜温度で成膜する必要があるとされていた。
しかしながら、強誘電体メモリでは通常、強誘電体素子は駆動用トランジスタが作りこまれた基板上に形成されるため、トランジスタへの熱の影響を低減するために、強誘電体膜はなるべく低温で成膜できることが好ましい。成膜温度が高くなると、基板と強誘電体膜との熱膨張係数差に起因して、成膜中又は成膜後の降温過程等において強誘電体膜に応力がかかり、膜にクラック等が発生する恐れもある。ＰＺＴ膜では成膜温度が高くなると、Ｐｂ抜けが起こりやすくなるという問題もある。

特許文献１には、ゾルゲル法によりＰＺＴ（１１１）配向膜を得る方法が記載されている。この文献では、２５０〜３５０℃の第１熱処理（この温度はペロブスカイト結晶構造が成長する温度以下である。）と５００〜６００℃の第２熱処理との２段階の熱処理で行うことが提案されており、この方法によって比較的低温でＰＺＴ（１１１）配向膜が得られることが記載されている。

特許文献２には、基板温度４５０℃以下（この温度はペロブスカイト結晶構造が成長する温度以下である。）にて非晶質もしくは結晶質の熱力学的準安定相酸化物膜を成膜し、この膜を還元雰囲気ガス中の熱処理によって熱力学的安定相結晶に相転移させる酸化物膜の製造方法が開示されている。この文献には、熱力学的準安定相酸化物膜として、ＲＦスパッタ法により非結晶質構造又はパイロクロア構造のＰＺＴ膜を成膜し、その後還元雰囲気ガス中の熱処理を実施して、該膜をペロブスカイト結晶へ相転移させることで、比較的低温でペロブスカイト結晶構造のＰＺＴ膜を成膜できることが記載されている。先に成膜する熱力学的準安定相酸化物膜の結晶配向性を制御すれば、所望の結晶配向のＰＺＴ膜が得られることも記載されている。
特開2000-243920号公報 特開2001-139313号公報

特許文献１，２に記載の方法はいずれもプロセスが煩雑である。また、いずれの方法においても、はじめにペロブスカイト結晶構造が成長する温度以下で成膜を行い、その後膜の結晶性を高めるようにしているので、結晶性や結晶配向性の制御が難しい。そのため、高結晶配向の膜を得ることが難しく、高性能な強誘電体素子を得ることが難しい。
基板としてＭｇＯ単結晶基板を用いることで、結晶配向性に優れたＰＺＴ膜を成膜できることが知られているが、ＭｇＯ単結晶基板は高価なため、製造コストが高くなり、好ましくない。

本発明は上記事情に鑑みてなされたものであり、高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜を成膜することが可能な強誘電体素子の製造方法、及び該製造方法に製造された強誘電体素子を提供することを目的とするものである。
本発明は特に、高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶配向性に優れた（１１１）配向の強誘電体膜を成膜することが可能な強誘電体素子の製造方法、及び該製造方法により製造された強誘電体素子を提供することを目的とするものである。
本発明はまた、上記強誘電体素子を備えた強誘電体メモリ、及び上記強誘電体素子を備えたインクジェット式記録ヘッドとインクジェット式記録装置を提供することを目的とするものである。

本発明の強誘電体素子の製造方法は、下部電極と強誘電体膜と上部電極との積層構造を有し、前記下部電極と前記上部電極とにより前記強誘電体膜に対して電界が印加される強誘電体素子の製造方法において、
Ｚｒを含むシード層と前記下部電極とを順次成膜する工程（Ａ）と、
前記シード層に含まれるＺｒを拡散させて、該元素を前記下部電極の表面に析出させる工程（Ｂ）と、
前記下部電極上に前記強誘電体膜を成膜する工程（Ｃ）とを順次有することを特徴とするものである。
本発明の製造方法において、前記強誘電体膜の構成元素にＺｒが含まれていることが好ましい。

工程（Ｃ）において、４００℃以上６００℃未満の成膜温度で、前記強誘電体膜の成膜を実施することが好ましい。
工程（Ａ）において、前記シード層の厚みを５〜５０ｎｍとし、前記下部電極の厚みを５０〜５００ｎｍとして、前記シード層及び前記下部電極の成膜を順次実施することが好ましい。
工程（Ｂ）において、４００〜７００℃の熱処理によってＺｒを熱拡散させることが好ましい。この場合、前記熱拡散を１０分間〜２時間実施することが好ましい。

本発明の強誘電体素子の製造方法では、正方晶系及び／又は菱面体晶系の結晶構造を有し、（１１１）面に結晶配向性を有する強誘電体膜を成膜することができる。
本明細書において、強誘電体膜が「結晶配向性を有する」とは、Ｌｏｔｇｅｒｌｉｎｇ法により測定される配向度Ｆが、８０％以上であることと定義する。
配向度Ｆは、下記式で表される。
Ｆ（％）＝（Ｐ−Ｐ０）／（１−Ｐ０）×１００・・・（ｉ）
式（ｉ）中、Ｐは、配向面からの反射強度の合計と全反射強度の合計の比である。（００１）配向の場合、Ｐは、（００ｌ）面からの反射強度Ｉ（００ｌ）の合計ΣＩ（００ｌ）と、各結晶面（ｈｋｌ）からの反射強度Ｉ（ｈｋｌ）の合計ΣＩ（ｈｋｌ）との比（｛ΣＩ（００ｌ）／ΣＩ（ｈｋｌ）｝）である。例えば、ペロブスカイト結晶において（００１）配向の場合、Ｐ＝Ｉ（００１）／［Ｉ（００１）＋Ｉ（１００）＋Ｉ（１０１）＋Ｉ（１１０）＋Ｉ（１１１）］である。
Ｐ０は、完全にランダムな配向をしている試料のＰである。
完全にランダムな配向をしている場合（Ｐ＝Ｐ０）にはＦ＝０％であり、完全に配向をしている場合（Ｐ＝１）にはＦ＝１００％である。

前記強誘電体膜としては、下記一般式で表される１種又は複数種のペロブスカイト型酸化物からなる膜（不可避不純物を含んでいてもよい）が挙げられる。
一般式ＡＢＯ_３
（式中、Ａ：Ａサイトの元素であり、Ｐｂ，Ｂａ，Ｎｂ，Ｌａ，Ｌｉ，Ｓｒ，Ｂｉ，Ｎａ，及びＫからなる群より選ばれた少なくとも１種の元素、
Ｂ：Ｂサイトの元素であり、Ｃｄ，Ｆｅ，Ｔｉ，Ｔａ，Ｍｇ，Ｍｏ，Ｎｉ，Ｎｂ，Ｚｒ，Ｚｎ，Ｗ，及びＹｂからなる群より選ばれた少なくとも１種の元素、
Ｏ：酸素原子、
Ａサイト元素のモル数が１．０であり、かつＢサイト元素のモル数が１．０である場合が標準であるが、Ａサイト元素とＢサイト元素のモル数はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）

本発明の強誘電体素子は、上記の本発明の強誘電体素子の製造方法により製造されたものであることを特徴とするものである。
本発明によれば、下部電極と強誘電体膜と上部電極との積層構造を有し、前記下部電極と前記上部電極とにより前記強誘電体膜に対して電界が印加される強誘電体素子において、前記下部電極は、該電極の表面にＺｒを含む析出物を有するものである強誘電体素子を提供することができる。

本発明の強誘電体メモリは、上記の本発明の強誘電体素子を備えたことを特徴とするものである。
本発明のインクジェット式記録ヘッドは、上記の本発明の強誘電体素子と、
インクが貯留されるインク室及び該インク室から外部に前記インクが吐出されるインク吐出口を有するインク貯留吐出部材とを備えたことを特徴とするものである。
本発明のインクジェット式記録装置は、上記の本発明のインクジェット式記録ヘッドを備えたことを特徴とするものである。

本発明の強誘電体素子の製造方法は、Ｚｒを含むシード層と下部電極とを順次成膜した後、シード層に含まれるＺｒを拡散させて、該元素を下部電極の表面に析出させ、その後、下部電極上に強誘電体膜を成膜する構成を採用している。
かかる構成の本発明の製造方法によれば、ＭｇＯ等の高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜を成膜することができる。本発明の製造方法によれば、結晶配向性に優れた（１１１）配向の強誘電体膜を高選択に自然に成長させることができる。
本発明によれば、良質な強誘電体膜を成膜することができるので、高性能な強誘電体素子を提供することができる。

「強誘電体キャパシタ（強誘電体素子）、強誘電体メモリ」
図１及び図２を参照して、本発明に係る実施形態の強誘電体素子、及びこれを備えた強誘電体メモリ（ＦＲＡＭ）の構造について説明する。図１は強誘電体メモリの要部断面図であり、図２は回路構成例を示す図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。

強誘電体メモリ１は、半導体基板１１上に、メモリセルをなす強誘電体キャパシタ（強誘電体容量素子）３０と、強誘電体メモリ１の制御を行うトランジスタ２０とが形成された記憶装置である。半導体基板１１としては、シリコン基板等が好ましく用いられる。

トランジスタ２０としては、ＴＦＴ（Thin Film Transistor）やＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）等が挙げられる。本実施形態では、トランジスタ２０がＭＯＳＦＥＴからなる場合について説明する。
トランジスタ２０は、一方がソース領域であり他方がドレイン領域である拡散層２１，２２、ゲート絶縁膜２３、及びゲート電極２４から構成されている。拡散層２１，２２のうち一方２１に電極２５が形成され、他方２２にプラグ電極２６が形成されている。プラグ電極２６が強誘電体キャパシタ３０の下部電極３２に導通されている。

半導体基板１１には、各メモリセルを分離するための素子分離膜２７が形成されている。また、トランジスタ２０や素子分離膜２７等が形成された半導体基板１１上には、酸化シリコン等からなる層間絶縁膜２８が形成されている。層間絶縁膜２８は、第１層間絶縁膜２８Ａと第２層間絶縁膜２８Ｂとから構成されている。

拡散層２１の層上に第１層間絶縁膜２８Ａを貫通するコンタクトホールが開孔されており、電極２５はこのコンタクトホール内から第１層間絶縁膜２８Ａの表面に跨って形成されている。拡散層２２の層上に第１層間絶縁膜２８Ａ及び第２層間絶縁膜２８Ｂを貫通するコンタクトホールが開孔されており、プラグ電極２６はこのコンタクトホール内に形成されている。

半導体基板１１に、トランジスタ２０、プラグ電極２６、及び層間絶縁膜２８等が形成されたトランジスタ基板１０上に、強誘電体キャパシタ３０が形成されている。
本実施形態において、強誘電体キャパシタ３０は、シード層３１と下部電極３２と強誘電体膜３３と上部電極３４との積層構造を有する素子であり、下部電極３２と上部電極３４とにより強誘電体膜３３に対して電界が印加されるようになっている。

シード層３１は、Ｚｒを含む層である。強誘電体キャパシタ３０は、シード層３１に含まれるＺｒを拡散（好ましくは熱拡散）させて、該元素を下部電極３２の表面に析出させた後、強誘電体膜３３を成膜して、製造されたものである。シード層３１は、トランジスタ基板１０と下部電極３２とを良好に密着させる密着層としても機能することができる。

下部電極３２の主成分としては特に制限なく、Ａｕ，Ｐｔ，Ｉｒ，ＩｒＯ_２，ＲｕＯ_２，ＬａＮｉＯ_３，及びＳｒＲｕＯ_３等の金属又は金属酸化物、及びこれらの組合せが挙げられる。例示した組成の下部電極３２であればいずれも、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させることができる。
上部電極３４の主成分としては特に制限なく、下部電極３２で例示した材料、Ａｌ、Ｔａ、Ｃｒ、Ｃｕ等の一般的に半導体プロセスで用いられている電極材料、及びこれらの組合せが挙げられる。
本明細書において、「主成分」は含量９０質量％以上の成分と定義する。

強誘電体膜３３の組成は特に制限なく、ペロブスカイト型酸化物からなる膜（不可避不純物を含んでいてもよい）が好ましい。
強誘電体膜３３としては、下記一般式で表される１種又は複数種のペロブスカイト型酸化物からなる膜（不可避不純物を含んでいてもよい）が挙げられる。
一般式ＡＢＯ_３
（式中、Ａ：Ａサイトの元素であり、Ｐｂ，Ｂａ，Ｎｂ，Ｌａ，Ｌｉ，Ｓｒ，Ｂｉ，Ｎａ，及びＫからなる群より選ばれた少なくとも１種の元素、
Ｂ：Ｂサイトの元素であり、Ｃｄ，Ｆｅ，Ｔｉ，Ｔａ，Ｍｇ，Ｍｏ，Ｎｉ，Ｎｂ，Ｚｒ，Ｚｎ，Ｗ，及びＹｂからなる群より選ばれた少なくとも１種の元素、
Ｏ：酸素原子、
Ａサイト元素のモル数が１．０であり、かつＢサイト元素のモル数が１．０である場合が標準であるが、Ａサイト元素とＢサイト元素のモル数はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）

上記一般式で表されるペロブスカイト型酸化物としては、チタン酸鉛、チタン酸ジルコン酸鉛（ＰＺＴ）、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛、ニッケルニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物、及びこれらの混晶系；
チタン酸バリウム、チタン酸ビスマスナトリウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム等の非鉛含有化合物、及びこれらの混晶系が挙げられる。
強誘電体膜３３の膜厚は特に制限なく、通常５０ｎｍ以上であり、例えば１００〜３００ｎｍである。

シード層３１及び下部電極３２の厚みは、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させることができればよく、特に制限されない。シード層３１の厚みは５〜５０ｎｍであり、下部電極３２の厚みは５０〜５００ｎｍであることが好ましい。シード層３１及び下部電極３２の厚みが過小ではこれらの膜の成膜が難しくなり、過大では成膜時間や成膜コストが不必要にかかってしまう。また、シード層３１の厚みが過小では、下部電極３２側への元素の安定的な供給が難しくなる恐れがある。下部電極３２の厚みが過大では、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に到達させるのが難しくなる。

本実施形態では、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させた後、強誘電体膜３３を成膜する構成としている。かかる方法では、下部電極３２の表面に析出した析出物が核となって、結晶性及び結晶配向性に優れた強誘電体膜３３を成膜することができる。この効果は基板１１の種類によらず、得られる。
特に、強誘電体膜３３の構成元素にＺｒが含まれることが好ましい。例えば、強誘電体膜３３としてはＰＺＴ膜等が好ましい。かかる場合、析出物と強誘電体膜３３との相性が良く、結晶性及び結晶配向性に優れた強誘電体膜３３を成膜することができる。

ＰＺＴ等では、立方晶系と正方晶系と菱面体晶系との３種の結晶系があり、チタン酸バリウム等では、立方晶系と正方晶系と斜方晶系と菱面体晶系との４種の結晶系がある。立方晶系は常誘電体であり強誘電性を示さないので、強誘電体膜３３は、正方晶系、斜方晶系、及び菱面体晶系のうちいずれかの結晶構造を有する必要がある。
強誘電体膜３３は、正方晶系及び／又は菱面体晶系の結晶構造を有し、（１１１）面に結晶配向性を有する膜であることが好ましい。この場合、電界−分極曲線が良好なヒステリシス性を示し、残留分極値Ｐｒが大きくかつ抗電界Ｅｃが低く、高性能な強誘電体メモリ１が得られる。

本発明者は、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させた後、強誘電体膜３３を成膜することで、（１１１）配向膜が選択的に得られることを見出している。

図２（ａ），（ｂ）を参照して、本実施形態の強誘電体メモリ１の回路構成例について説明する。
図２（ａ）は、１つのトランジスタ２０と１つの強誘電体キャパシタ３０との組み合わせにより１つのメモリセルが構成された、いわゆる１Ｔ１Ｃセル方式の回路構成例である。１Ｔ１Ｃセル方式では、メモリセルはワード線ＷＬとビット線ＢＬとの交点に位置し、強誘電体キャパシタ３０の一端がトランジスタ２０を介してビット線ＢＬに接続され、強誘電体キャパシタ３０の他端がプレート線ＰＬに接続される。また、トランジスタ２０のゲート電極２４がワード線ＷＬに接続される。ビット線ＢＬは、信号電荷を増幅するセンスアンプＡに接続される。

以下に、１Ｔ１Ｃセルにおける動作例を簡単に説明する。
読み出し動作においては、ビット線ＢＬを０Ｖに固定した後、ワード線ＷＬに電圧を印加し、トランジスタ２０をオンする。その後、プレート線ＰＬを０Ｖから電源電圧Ｖ_ｃｃ程度まで印加することにより、強誘電体キャパシタ３０に記憶した情報に対応した分極電荷量がビット線ＢＬに伝達される。この分極電荷量によって生じた微少電位変化を差動式センスアンプＡで増幅することにより、記憶情報をＶ_ｃｃ又は０Ｖの２つの情報として読み出すことができる。
書き込み動作においては、ワード線ＷＬに電圧を印加し、トランジスタ２０をオン状態にした後、ビット線ＢＬ−プレート線ＰＬ間に電圧を印加し、強誘電体キャパシタ３０の分極状態を変更し決定することができる。

図２（ｂ）は、２つのトランジスタ２０と２つの強誘電体キャパシタ３０との組み合わせにより１つのメモリセルが構成された、いわゆる２Ｔ２Ｃセル方式の回路構成例である。
２Ｔ２Ｃセル方式では、メモリセルは上記１Ｔ１Ｃセルを２個組み合わせた構造を有し、相補型の情報を保持する構造を有する。すなわち、２Ｔ２Ｃセル方式では、センスアンプＡへの２つの差動入力として、相補型にデータを書き込んだ２つのメモリセルから相補信号を入力し、データを検出することができる。

「強誘電体メモリの製造方法」
図３を参照して、上記の強誘電体キャパシタ３０の製造方法について説明する。図３は工程図であり、図１に対応した断面図である。

＜工程（Ａ）＞
はじめに、図３（ａ）に示す如く、上記構成のトランジスタ基板１０を製造し、該基板上の略全面にＺｒを含むシード層３１と下部電極３２とを順次成膜する。図３（ａ）中の拡大図面に示すように、この時点の下部電極３２の表面は略平坦であり、平均表面粗さＲａは例えば０．５ｎｍ未満である。

シード層３１と下部電極３２の成膜方法は特に制限なく、スパッタリング法等が挙げられる。シード層３１と下部電極３２の成膜は、同一の装置を用いて実施してもよいし、異なる装置を用いて実施してもよい。この工程においては、シード層３１の厚みを５〜５０ｎｍとし、下部電極３２の厚みを５０〜５００ｎｍとして、成膜を行うことが好ましい。

＜工程（Ｂ）＞
次に、図３（ｂ）に示す如く、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させる。下部電極３２の表面に析出された析出物に符号３１ａを付してある。シード層３１に含まれるＺｒの拡散は、加熱による熱拡散により実施することができる。加熱は、ヒータ等を用いた通常の熱処理の他、光照射等による加熱でもよい。

以下、熱拡散の条件例について説明する。
熱拡散温度及び熱拡散の実施時間は特に制限なく、シード層３１に含まれるＺｒを良好に熱拡散させることができ、トランジスタ基板１０の劣化等の問題のない範囲内で設定すればよい。
熱拡散温度は４００〜７００℃が好ましく、４５０〜６５０℃が特に好ましい。熱拡散温度を強誘電体膜３３の成膜温度と等しく設定すれば、強誘電体膜３３の成膜開始時に設定温度を変更する必要がないので、成膜効率が良く好ましい。
熱拡散の実施時間は、熱拡散温度と下部電極３２の厚み等の条件によるが、１０分間〜２時間が好ましい。

本発明者は、図３（ｂ）中の拡大図面に示すように、工程（Ｂ）終了後には、下部電極３２の表面に微細な凹凸が生じることを見出している。工程（Ｂ）終了後の下部電極３２は、例えば、なだらかな山が多数連なったような表面形状になり、なだらかな山と山との谷の部分に島状の析出物３１ａが析出した構造となる。
本発明者は、工程（Ｂ）終了後の下部電極３２の平均表面粗さＲａが例えば０．５〜３０．０ｎｍとなる条件で、Ｚｒの拡散を実施することにより、後工程において結晶配向性に優れた強誘電体膜３３を成膜できることを見出している。
本明細書における「平均表面粗さＲａ」は、ＪＩＳ Ｂ０６０１−１９９４に基づいて求められる算術平均粗さＲａである。

＜工程（Ｃ）＞
次に、図３（ｃ）に示す如く、表面に析出物３１ａを有する下部電極３２を形成したトランジスタ基板１０上の略全面に、強誘電体膜３３と上部電極３４とを順次成膜する。強誘電体膜３３の成膜方法としては特に制限なく、スパッタリング法、ＭＯＣＶＤ法、及びパルスレーザデポジッション法等の気相成長法が好ましい。強誘電体膜３３の成膜方法としては、ゾルゲル法及び有機金属分解法等の化学溶液堆積法（ＣＳＤ）、あるいはエアロゾルデポジション法等の方法でもよい。上部電極３４の成膜方法としては、スパッタリング法等が挙げられる。

最後に、図３（ｄ）に示す如く、ドライエッチング等の公知方法によりシード層３１〜上部電極３４の積層体をパターニングして複数のメモリセルに分離する。以上のようにして、強誘電体キャパシタ３０及び強誘電体メモリ１が製造される。

本実施形態では、シード層３１に含まれるＺｒを拡散させて、該元素を下部電極３２の表面に析出させ、この上に強誘電体膜３３を成膜する構成としている。かかる構成では、下部電極３２の表面に点在する析出物３１ａが結晶成長の核となって、結晶性及び結晶配向性に優れた強誘電体膜３３を成膜することができる。

本実施形態では、Ｚｒ拡散後の下部電極３２は、表面にＺｒを含む析出物３１ａが点在し、かつ下部電極３２の表面全体が適度な表面凹凸を有するものとなる。Ｚｒ拡散後の下部電極３２は、例えば、なだらかな山が多数連なったような表面形状を有し、なだらかな山と山との谷の部分に島状の析出物３１ａが析出したような表面構造となる。かかる表面構造の下部電極３２では、全体的に適度な表面凹凸を有し、その窪んだ部分に析出物３１ａが形成された表面構造となるので、窪んだ部分に形成された析出物３１ａが核となって強誘電体膜３３が成長する。かかる表面構造の下部電極３２は、表面が略平坦な下部電極よりも強誘電体膜３３の成長の下地として適していると考えられる。

本実施形態では、下部電極３２の表面構造が強誘電体膜３３の成長の下地として適しているので、比較的低温で、強誘電体膜３３を成膜することができる。具体的には、４００℃以上６００℃未満の比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜３３を成膜することができる。「強誘電体膜３３の結晶性が良好である」とは、強誘電体膜３３がペロブスカイト型酸化物からなる場合には、パイロクロア相のないペロブスカイト結晶であることを意味する。

強誘電体膜３３がＰＺＴ等のＰｂ含有材料からなる場合、強誘電体膜３３の成膜温度は４５０〜５８０℃とすることがより好ましく、５００〜５８０℃とすることが特に好ましい。強誘電体膜３３がＰＺＴ等のＰｂ含有材料からなる場合、かかる条件で成膜を行うことで、結晶性及び結晶配向性が良好な強誘電体膜３３を安定的に成膜することができ、しかもＰｂ成分の抜けを抑制して良質な強誘電体膜３３を成膜することができる。

比較的低温で強誘電体膜３３を成膜できることは、トランジスタ２０等への熱の影響を小さくすることができ、好ましい。比較的低温で強誘電体膜３３を成膜できるので、基板１１と強誘電体膜３３との熱膨張係数差に起因して、成膜中又は成膜後の降温過程等において強誘電体膜３３に応力がかかり、膜にクラック等が発生することも抑制することができる。

以上説明したように、本実施形態では、下部電極３２が強誘電体膜３３の成長の下地として適した表面構造となること、及び比較的低温で強誘電体膜３３の成膜を実施できることの効果が相俟って、結晶性及び結晶配向性に優れた良質な強誘電体膜３３を成膜できると考えられる。

本発明者は、Ｔｉを含むシード層を形成し、シード層中のＴｉを拡散させて下部電極の表面に析出させる場合には、（１００）配向の強誘電体膜が選択的に得られるのに対して、Ｚｒを含むシード層３１を形成し、シード層３１中のＺｒを拡散させて下部電極３２の表面に析出させる本実施形態の方法では、（１１１）配向の強誘電体膜３３が選択的に得られることを見出している（後記実施例１〜３及び比較例２を参照）。

上記したように、強誘電体メモリ１では（１１１）配向の強誘電体膜３３が好ましいため、このように、シード層３１としてＺｒを含む層を形成し、シード層３１中のＺｒを拡散させて下部電極３２の表面に析出させるだけで、（１１１）配向の強誘電体膜３３を高選択に自然に成長できることは、非常に有用である。

なお、シード層３１の有無に関係なく、下部電極と強誘電体膜と上部電極との積層構造を有する強誘電体素子において、下部電極が、該電極の表面にＺｒを含む析出物を有する強誘電体素子自体が新規である。

以上説明したように、本実施形態によれば、ＭｇＯ等の高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた強誘電体膜３３を成膜することができる。本発明の製造方法によれば、結晶配向性に優れた（１１１）配向の強誘電体膜３３を高選択に自然に成長させることができる。本発明者はまた、本実施形態ではリーク電流の小さい強誘電体膜３３が得られることを見出している（後記実施例１〜３を参照）。

本実施形態によれば、良質な強誘電体膜３３を成膜することができるので、電界−分極曲線が良好なヒステリシス性を示し、残留分極値Ｐｒが大きくかつ抗電界Ｅｃが低く、高性能な強誘電体キャパシタ３０及び強誘電体メモリ１を提供することができる。

「圧電素子（強誘電体素子）及びインクジェット式記録ヘッド」
本発明では、（１１１）配向の強誘電体膜を選択的に成膜することができるので、本発明の強誘電体素子は強誘電体メモリの用途に好ましく利用できる。ただし、本発明の強誘電体素子はインクジェット式記録ヘッド等に搭載される圧電素子として利用することもできる。

図４を参照して、本発明に係る実施形態の圧電素子（強誘電体素子）、及びこれを備えたインクジェット式記録ヘッドの構造について説明する。図４はインクジェット式記録ヘッドの要部断面図である。視認しやすくするため、構成要素の縮尺は実際のものとは適宜異ならせてある。

本実施形態の圧電素子５０は、基板５１上に、Ｚｒを含むシード層５２と下部電極５３と圧電膜（強誘電体膜）５４と上部電極５５とが順次積層された素子であり、下部電極５３と上部電極５５とにより圧電膜５４に対して厚み方向に電界が印加されるようになっている。本実施形態の圧電素子５０は、シード層５２に含まれるＺｒを拡散（好ましくは熱拡散）させて、該元素を下部電極５３の表面に析出させた後、圧電膜５４を成膜して、製造されたものである。シード層５２は、基板５１と下部電極５３とを良好に密着させる密着層としても機能することができる。

本実施形態では、基板５１上の略全面にシード層５２と下部電極５３とが順次積層され、この下部電極５３上に図示手前側から奥側に延びるライン状の凸部５４ａがストライプ状に配列したパターンの圧電膜５４が形成され、各凸部５４ａの上に上部電極５５が形成されている。
圧電膜５４のパターンは図示するものに限定されず、適宜設計される。また、圧電膜５４は連続膜でも構わない。但し、圧電膜５４は、連続膜ではなく、互いに分離した複数の凸部５４ａからなるパターンで形成することで、個々の凸部５４ａの伸縮がスムーズに起こるので、より大きな変位量が得られ、好ましい。

基板５１としては特に制限なく、シリコン、ガラス、ステンレス（ＳＵＳ）、イットリウム安定化ジルコニア（ＹＳＺ）、アルミナ、サファイヤ、シリコンカーバイド等の基板が挙げられる。基板５１としては、シリコン基板の表面にＳｉＯ_２酸化膜が形成されたＳＯＩ基板等の積層基板を用いてもよい。

シード層５２、下部電極５３、及び上部電極５５の組成や膜厚は、上記実施形態の強誘電体キャパシタ３０と同様である。圧電膜５４の膜厚は、強誘電体キャパシタ３０の強誘電体膜３３より厚く、通常１μｍ以上であり、例えば１〜５μｍである。

インクジェット式記録ヘッド２は、概略、上記構成の圧電素子５０の基板５１の下面に、振動板６０を介して、インクが貯留されるインク室７１及びインク室７１から外部にインクが吐出されるインク吐出口７２を有するインクノズル（インク貯留吐出部材）７０が取り付けられたものである。インク室７１は、圧電膜５４の凸部５４ａの数及びパターンに対応して、複数設けられている。
インクジェット式記録ヘッド２では、圧電素子５０の凸部５４ａに印加する電界強度を凸部５４ａごとに増減させてこれを伸縮させ、これによってインク室７１からのインクの吐出や吐出量の制御が行われる。

本実施形態の圧電素子５０及びインクジェット式記録ヘッド２は、以上のように構成されている。

本実施形態では、上記実施形態の強誘電体キャパシタ３０と同様、Ｚｒを含むシード層５２と下部電極５３とを順次成膜した後、シード層５２に含まれるＺｒを拡散させて、該元素を下部電極５３の表面に析出させ、その後、下部電極５３上に強誘電体膜である圧電膜５４を成膜する構成を採用している。Ｚｒの拡散条件、圧電膜５４の成膜条件等は、上記実施形態の強誘電体キャパシタ３０と同様である。

本実施形態では、上記実施形態の強誘電体キャパシタ３０と同様、ＭｇＯ等の高価な基板を用いることなく、また複雑なプロセスを経ることなく、比較的低温で、結晶性及び結晶配向性に優れた圧電膜５４を成膜することができる。本実施形態では、（１１１）配向の圧電膜５４を選択的に成長させることができる。

強誘電体メモリ（ＦＲＡＭ）の用途では、強誘電体膜を（１１１）配向とすることで、残留分極値Ｐｒが大きくかつ抗電界Ｅｃが低く、高性能な強誘電体メモリが得られることを述べた。（１１１）配向の圧電膜５４は抗電界Ｅｃが低いために、比較的低い電界で分極処理を行うことができる。特に駆動回路等を形成した後に高い電界を印加して圧電膜５４の分極処理を行うと、回路等に影響を与える恐れがあるので、抗電界Ｅｃが低い（１１１）配向の圧電膜５４は好ましい。

「インクジェット式記録装置」
図５及び図６を参照して、上記実施形態のインクジェット式記録ヘッド２を備えたインクジェット式記録装置の構成例について説明する。図５は装置全体図であり、図６は部分上面図である。

図示するインクジェット式記録装置１００は、インクの色ごとに設けられた複数のインクジェット式記録ヘッド（以下、単に「ヘッド」という）２Ｋ，２Ｃ，２Ｍ，２Ｙを有する印字部１０２と、各ヘッド２Ｋ，２Ｃ，２Ｍ，２Ｙに供給するインクを貯蔵しておくインク貯蔵／装填部１１４と、記録紙１１６を供給する給紙部１１８と、記録紙１１６のカールを除去するデカール処理部１２０と、印字部１０２のノズル面（インク吐出面）に対向して配置され、記録紙１１６の平面性を保持しながら記録紙１１６を搬送する吸着ベルト搬送部１２２と、印字部１０２による印字結果を読み取る印字検出部１２４と、印画済みの記録紙（プリント物）を外部に排紙する排紙部１２６とから概略構成されている。

印字部１０２をなすヘッド２Ｋ，２Ｃ，２Ｍ，２Ｙが、各々上記実施形態のインクジェット式記録ヘッド２である。

デカール処理部１２０では、巻き癖方向と逆方向に加熱ドラム１３０により記録紙１１６に熱が与えられて、デカール処理が実施される。

ロール紙を使用する装置では、図５のように、デカール処理部１２０の後段に裁断用のカッター１２８が設けられ、このカッターによってロール紙は所望のサイズにカットされる。カッター１２８は、記録紙１１６の搬送路幅以上の長さを有する固定刃１２８Ａと、該固定刃１２８Ａに沿って移動する丸刃１２８Ｂとから構成されており、印字裏面側に固定刃１２８Ａが設けられ、搬送路を挟んで印字面側に丸刃１２８Ｂが配置される。カット紙を使用する装置では、カッター１２８は不要である。

デカール処理され、カットされた記録紙１１６は、吸着ベルト搬送部１２２へと送られる。吸着ベルト搬送部１２２は、ローラ１３１、１３２間に無端状のベルト１３３が巻き掛けられた構造を有し、少なくとも印字部１０２のノズル面及び印字検出部１２４のセンサ面に対向する部分が水平面（フラット面）となるよう構成されている。

ベルト１３３は、記録紙１１６の幅よりも広い幅寸法を有しており、ベルト面には多数の吸引孔（図示略）が形成されている。ローラ１３１、１３２間に掛け渡されたベルト１３３の内側において印字部１０２のノズル面及び印字検出部１２４のセンサ面に対向する位置には吸着チャンバ１３４が設けられており、この吸着チャンバ１３４をファン１３５で吸引して負圧にすることによってベルト１３３上の記録紙１１６が吸着保持される。

ベルト１３３が巻かれているローラ１３１、１３２の少なくとも一方にモータ（図示略）の動力が伝達されることにより、ベルト１３３は図５上の時計回り方向に駆動され、ベルト１３３上に保持された記録紙１１６は図５の左から右へと搬送される。

縁無しプリント等を印字するとベルト１３３上にもインクが付着するので、ベルト１３３の外側の所定位置（印字領域以外の適当な位置）にベルト清掃部１３６が設けられている。

吸着ベルト搬送部１２２により形成される用紙搬送路上において印字部１０２の上流側に、加熱ファン１４０が設けられている。加熱ファン１４０は、印字前の記録紙１１６に加熱空気を吹き付け、記録紙１１６を加熱する。印字直前に記録紙１１６を加熱しておくことにより、インクが着弾後に乾きやすくなる。

印字部１０２は、最大紙幅に対応する長さを有するライン型ヘッドを紙送り方向と直交方向（主走査方向）に配置した、いわゆるフルライン型のヘッドとなっている（図６を参照）。各印字ヘッド２Ｋ，２Ｃ，２Ｍ，２Ｙは、インクジェット式記録装置１００が対象とする最大サイズの記録紙１１６の少なくとも一辺を超える長さにわたってインク吐出口（ノズル）が複数配列されたライン型ヘッドで構成されている。

記録紙１１６の送り方向に沿って上流側から、黒（Ｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）の順に各色インクに対応したヘッド２Ｋ，２Ｃ，２Ｍ，２Ｙが配置されている。記録紙１１６を搬送しつつ各ヘッド２Ｋ，２Ｃ，２Ｍ，２Ｙからそれぞれ色インクを吐出することにより、記録紙１１６上にカラー画像が記録される。

印字検出部１２４は、印字部１０２の打滴結果を撮像するラインセンサ等からなり、ラインセンサによって読み取った打滴画像からノズルの目詰まり等の吐出不良を検出する。
印字検出部１２４の後段には、印字された画像面を乾燥させる加熱ファン等からなる後乾燥部１４２が設けられている。印字後のインクが乾燥するまでは印字面と接触することは避けた方が好ましいので、熱風を吹き付ける方式が好ましい。

後乾燥部１４２の後段には、画像表面の光沢度を制御するために、加熱・加圧部１４４が設けられている。加熱・加圧部１４４では、画像面を加熱しながら、所定の表面凹凸形状を有する加圧ローラ１４５で画像面を加圧し、画像面に凹凸形状を転写する。

こうして得られたプリント物は、排紙部１２６から排出される。本来プリントすべき本画像（目的の画像を印刷したもの）とテスト印字とは分けて排出することが好ましい。このインクジェット式記録装置１００では、本画像のプリント物と、テスト印字のプリント物とを選別してそれぞれの排出部１２６Ａ、１２６Ｂへと送るために排紙経路を切り替える選別手段（図示略）が設けられている。
大きめの用紙に本画像とテスト印字とを同時に並列にプリントする場合には、カッター１４８を設けて、テスト印字の部分を切り離す構成とすればよい。
インクジェット記記録装置１００は、以上のように構成されている。

（設計変更）
本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、適宜設計変更可能である。

本発明に係る実施例及び比較例について説明する。

（実施例１）
スパッタ装置を用い、基板温度２００℃、真空度０．５ＰａのＡｒ雰囲気の条件で、Ｓｉ基板上の略全面に、２０ｎｍ厚のＺｒシード層と１００ｎｍ厚のＩｒ下部電極とを順次成膜した。
Ｚｒシード層中のＺｒを熱拡散させるために、下部電極の成膜終了後、基板を真空雰囲気のスパッタ装置内に載置したまま、基板温度を５２０℃に昇温してこの状態を１時間保持した。
その後、同じ装置を用いて、下部電極を形成した基板上の略全面に、基板温度５２０℃、真空度０．５ＰａのＡｒ／Ｏ_２混合雰囲気（Ｏ_２体積分率３．０％）の条件で、Ｐｂ_１．３Ｚｒ_０．５２Ｔｉ_０．４８Ｏ_３ターゲットを用いて、２００ｎｍ厚のＰＺＴ膜を成膜した。
同じ装置を用いて、上記ＰＺＴ膜上に１００ｎｍ厚のＰｔ上部電極を成膜して、本発明の強誘電体素子を得た。

（実施例２）
Ｚｒの熱拡散温度を６００℃に変更した以外は実施例１と同様にして、本発明の強誘電体素子を得た。
（実施例３）
Ｓｉ基板の代わりにステンレス基板（ＳＵＳ４３０）を用いた以外は実施例１と同様にして、本発明の強誘電体素子を得た。

（比較例１）
下部電極の成膜後に直ちに（具体的には基板温度が５２０℃になってから５分以内に）ＰＺＴ膜の成膜を行い、Ｚｒの熱拡散を実施しなかった以外は実施例１と同様にして、比較用の強誘電体素子を得た。
（比較例２）
Ｚｒシード層の代わりにＴｉシード層を形成した以外は実施例１と同様にして、比較用の強誘電体素子を得た。

（比較例３）
シード層の成膜を実施せず、実施例１と同じスパッタ装置を用い、同じ装置雰囲気の条件で、成膜温度のみを３００℃に変更してＰＺＴ膜を成膜し、さらにＰＺＴ膜を６００℃で１時間アニールした以外は実施例１と同様にして、比較用の強誘電体素子を得た。
（比較例４）
シード層の成膜を実施せず、ゾルゲル法（焼成温度は７００℃とした。）によりＰＺＴ膜を成膜した以外は実施例１と同様にして、比較用の強誘電体素子を得た。

（評価項目、評価方法）
＜下部電極のＡＦＭ表面観察＞
実施例１と比較例１において、ＰＺＴ膜の成膜開始時（実施例１ではＺｒの熱拡散後、比較例１では下部電極の成膜直後）の下部電極の表面を、ＡＦＭ（原子間力顕微鏡）にて観察した。
＜下部電極とＰＺＴ膜とのＴＥＭ断面観察＞
実施例１と比較例１において、ＰＺＴ膜の成膜後に、下部電極とＰＺＴ膜との界面及びその近傍の断面を、ＴＥＭ（透過型電子顕微鏡）にて観察した。
＜ＸＲＤ測定＞
実施例１〜３及び比較例１〜４において、ＰＺＴ膜の成膜後に該膜のＸＲＤ（Ｘ線回折）測定を実施し、ＰＺＴ膜の結晶性と結晶配向性について評価を行った。結晶性は下記基準に基づいて、評価した。
結晶性の判定基準
○：パイロクロア相のない、ペロブスカイト構造の単相が得られた。さらに、（１１１）面に強く優先配向しており、その配向度は９８％以上であった。
△：パイロクロア相のない、ペロブスカイト構造の単相が得られた。さらに、（１１１）方向に優先配向しており、その配向度は８０％以上９８％未満であった。
× パイロクロア相が見られた。

＜電界−分極曲線と残留分極値Ｐｒの測定＞
実施例１〜３及び比較例１〜４において、得られた強誘電体素子の電界−分極曲線を測定し、電界強度＝０のときの残留分極値Ｐｒを測定した。Ｐｒには±があるので、２Ｐｒでもって比較評価した。

＜リーク電流＞
実施例１〜３及び比較例１〜４において、得られた強誘電体素子のリーク電流を測定した。Ａｇｉｌｅｎｔ社製半導体パラメータ測定装置４１５５Ｃを用い、１００μｍ角の上部電極と下部電極との間に電圧を印加し、リーク電流を測定した。電界印加強度は、±１５０ｋＶ/ｃｍ程度とした。

（結果）
各例の主な素子製造条件と評価結果を表１に示す。
Ｚｒシード層を形成したがＺｒの熱拡散を実施しなかった比較例１では、ＰＺＴ膜の成膜開始時の下部電極のＡＦＭ観察表面は略平坦であった。下部電極とＰＺＴ膜との界面及びその近傍のＴＥＭ断面観察を行ったところ、下部電極の表面には、Ｚｒの析出物は見られなかった。比較例１において得られたＰＺＴ膜にはパイロクロア相が見られ、ペロブスカイトの結晶性が低いものであった。比較例１において得られた強誘電体素子は、電界−分極曲線のヒステリシス性が小さく、２Ｐｒの値が小さく、強誘電体メモリとして好適なものではなかった。

これに対して、Ｚｒシード層を形成し、シード層中のＺｒの熱拡散を実施した実施例１〜３では、ＰＺＴ膜の成膜開始時（Ｚｒの熱拡散後）の下部電極のＡＦＭ観察表面はいずれも、なだらかな山が多数連なったような表面形状であった。下部電極とＰＺＴ膜との界面及びその近傍のＴＥＭ断面観察を行ったところ、下部電極の表面には、なだらかな山と山との谷の部分に島状のＺｒの析出物が析出していることが観察された。

実施例１〜３で得られたＰＺＴ膜についてＸＲＤ測定を行ったところ、ＰＺＴ膜はいずれもパイロクロア相のない良質なペロブスカイト結晶であった。得られたＰＺＴ膜はいずれも（１１１）面に強く配向しており、配向度は９９．０％以上であった。代表として、実施例１のＸＲＤパターンを図７に示しておく。なお、作製したＰＺＴ膜は、正方晶系と菱面体晶系との相転移近傍の組成である。

実施例１〜３において得られた強誘電体素子はいずれも、電界−分極曲線のヒステリシス性が良好であり、２Ｐｒの値が大きく、強誘電体メモリとして好適なものであった。実施例１〜３の２Ｐｒの値は、比較例１のほぼ２倍であった。実施例１〜３において得られた強誘電体素子はリーク電流も小さく、良好であった。実施例１〜３では、基板によらず、同様の結果が得られた。

Ｔｉシード層を形成し、シード層中のＴｉの熱拡散を実施した比較例２では、（１００）配向のＰＺＴ膜が得られた。実施例１〜３では、この比較例２よりも２Ｐｒの値が大きく、強誘電体メモリとして好適であった。

ＰＺＴ膜を３００℃で成膜し、その後６００℃でアニールを行った比較例３では、得られたＰＺＴ膜は（１１１）配向を示したものの、結晶性が不良であった。比較例３において得られた強誘電体素子は、電界−分極曲線のヒステリシス性が小さく、２Ｐｒの値が小さく、強誘電体メモリとして好適なものではなかった。得られた強誘電体素子は、ＰＺＴ膜の膜質が良くなかったため、リーク電流も大きかった。

ゾルゲル法によりＰＺＴ膜を成膜した比較例４では、高温焼成を行ったので、得られたＰＺＴ膜はパイロクロア相のない良質なペロブスカイト結晶であった。しかしながら、ＰＺＴ膜を顕微鏡（倍率１００倍）で観察したところ、多数の微小なクラックが見られた。比較例４では高温焼成を行ったので、基板とＰＺＴ膜との熱膨張係数差に起因して、焼成中又は焼成後の降温過程においてＰＺＴ膜に応力がかかり、クラックが発生したと考えられる。

本発明の強誘電体素子は、強誘電体メモリ（ＦＲＡＭ）、インクジェット式記録ヘッド、及び圧力センサ等に好ましく利用できる。

本発明に係る実施形態の強誘電体素子及びこれを備えた強誘電体メモリの構造を示す要部断面図 （ａ），（ｂ）は図１の強誘電体メモリの回路構成例 （ａ）〜（ｄ）は、図１の強誘電体素子の製造方法を示す工程図 本発明に係る実施形態の圧電素子（強誘電体素子）及びこれを備えたインクジェット式記録ヘッドの構造を示す要部断面図 図４のインクジェット式記録ヘッドを備えたインクジェット式記録装置の構成例を示す図 図５のインクジェット式記録装置の部分上面図 実施例１のＰＺＴ膜のＸＲＤパターン 実施例１の強誘電体素子の電界−分極曲線

符号の説明

１ 強誘電体メモリ
１１ 基板
３０ 強誘電体キャパシタ（強誘電体素子）
３１ シード層
３１ａ 析出物
３２ 下部電極
３３ 強誘電体膜
３４ 上部電極
２ インクジェット式記録ヘッド
５０ 圧電素子（強誘電体素子）
５１ 基板
５２ シード層
５３ 下部電極
５４ 圧電膜（強誘電体膜）
５５ 上部電極
１００ インクジェット式記録装置

Claims (15)

1. 下部電極と強誘電体膜と上部電極との積層構造を有し、前記下部電極と前記上部電極とにより前記強誘電体膜に対して電界が印加される強誘電体素子の製造方法において、
   Ｚｒを含むシード層と前記下部電極とを順次成膜する工程（Ａ）と、
   前記シード層に含まれるＺｒを拡散させて、該元素を前記下部電極の表面に析出させる工程（Ｂ）と、
   前記下部電極上に前記強誘電体膜を成膜する工程（Ｃ）とを順次有することを特徴とする強誘電体素子の製造方法。
2. 前記強誘電体膜の構成元素にＺｒが含まれることを特徴とする請求項１に記載の強誘電体素子の製造方法。
3. 工程（Ｃ）において、４００℃以上６００℃未満の成膜温度で、前記強誘電体膜の成膜を実施することを特徴とする請求項１又は２に記載の強誘電体素子の製造方法。
4. 工程（Ａ）において、前記シード層の厚みを５〜５０ｎｍとし、前記下部電極の厚みを５０〜５００ｎｍとして、前記シード層及び前記下部電極の成膜を順次実施することを特徴とする請求項１〜３のいずれかに記載の強誘電体素子の製造方法。
5. 工程（Ｂ）において、４００〜７００℃の熱処理によってＺｒを熱拡散させることを特徴とする請求項１〜４のいずれかに記載の強誘電体素子の製造方法。
6. 工程（Ｂ）において、前記熱拡散を１０分間〜２時間実施することを特徴とする請求項５に記載の強誘電体素子の製造方法。
7. 前記強誘電体膜は、正方晶系及び／又は菱面体晶系の結晶構造を有し、（１１１）面に結晶配向性を有する膜であることを特徴とする請求項１〜６のいずれかに記載の強誘電体素子の製造方法。
8. 前記強誘電体膜は、下記一般式で表される１種又は複数種のペロブスカイト型酸化物からなる膜（不可避不純物を含んでいてもよい）であることを特徴とする請求項１〜７のいずれかに記載の強誘電体素子。
   一般式ＡＢＯ_３
   （式中、Ａ：Ａサイトの元素であり、Ｐｂ，Ｂａ，Ｎｂ，Ｌａ，Ｌｉ，Ｓｒ，Ｂｉ，Ｎａ，及びＫからなる群より選ばれた少なくとも１種の元素、
   Ｂ：Ｂサイトの元素であり、Ｃｄ，Ｆｅ，Ｔｉ，Ｔａ，Ｍｇ，Ｍｏ，Ｎｉ，Ｎｂ，Ｚｒ，Ｚｎ，Ｗ，及びＹｂからなる群より選ばれた少なくとも１種の元素、
   Ｏ：酸素原子、
   Ａサイト元素のモル数が１．０であり、かつＢサイト元素のモル数が１．０である場合が標準であるが、Ａサイト元素とＢサイト元素のモル数はペロブスカイト構造を取り得る範囲内で１．０からずれてもよい。）
9. 前記下部電極は、Ａｕ，Ｐｔ，Ｉｒ，ＩｒＯ_２，ＲｕＯ_２，ＬａＮｉＯ_３，及びＳｒＲｕＯ_３からなる群より選ばれる少なくとも１種を主成分とすることを特徴とする請求項１〜８のいずれかに記載の強誘電体素子の製造方法。
10. 前記強誘電体素子は、シリコン基板、ステンレス基板、及びガラス基板のうちいずれかの基板に形成されたものであることを特徴とする請求項１〜９のいずれかに記載の強誘電体素子の製造方法。
11. 請求項１〜１０のいずれかに記載の強誘電体素子の製造方法により製造されたものであることを特徴とする強誘電体素子。
12. 下部電極と強誘電体膜と上部電極との積層構造を有し、前記下部電極と前記上部電極とにより前記強誘電体膜に対して電界が印加される強誘電体素子において、
    前記下部電極は、該電極の表面にＺｒを含む析出物を有するものであることを特徴とする強誘電体素子。
13. 請求項１〜１２のいずれかに記載の強誘電体素子を備えたことを特徴とする強誘電体メモリ。
14. 請求項１〜１３のいずれかに記載の強誘電体素子と、
    インクが貯留されるインク室及び該インク室から外部に前記インクが吐出されるインク吐出口を有するインク貯留吐出部材とを備えたことを特徴とするインクジェット式記録ヘッド。
15. 請求項１４に記載のインクジェット式記録ヘッドを備えたことを特徴とするインクジェット式記録装置。

Images