CN106611209B - 安全电子芯片 - Google Patents

Abstract

本公开涉及安全电子芯片，具体涉及一种包含多个偏置半导体阱和阱偏置电流检测电路的安全电子芯片。

Description

安全电子芯片

本申请要求于2015年10月22日提交的第15/60089号法国专利申请的优先权权益，该申请的全部内容以法律允许的最大程度通过引用结合于此。

技术领域

本申请涉及电子芯片，具体涉及防攻击的电子芯片。

背景技术

包含机密数据的电子芯片、如银行卡芯片，可能会受到盗版的攻击，这些盗版企图确定芯片的操作并企图从其提取机密信息。攻击可能会对连接在电源端子之间的工作芯片进行。进行该攻击的一种方式是盗版者采用干扰芯片操作的脉冲激光束来扫描芯片表面。对该干扰结果的观测，有时称为错误，使得盗版者能够进行该攻击。为了干扰芯片的操作，盗版者还会在芯片表面形成触点并向其施加电压。盗版者还在芯片表面附近设置线圈以发射电磁干扰。

期望具有不受被称作错误注入攻击的这类攻击的电子芯片，已知设备具有各种缺点和实施问题。

发明内容

从而，实施例提供一种安全电子芯片，其包括多个偏置半导体阱和阱偏置电流检测电路。

根据实施例，该检测电路能够在该偏置电流的绝对值大于阈值时产生报警信号。

根据实施例，该检测电路包括传导该偏置电流的电阻元件，该检测电路能够检测该电阻元件两端的电压。

根据实施例，该电阻元件具有在1到100Ω范围内的电阻。

根据实施例，该安全电子芯片包括能够提供用于偏置所述阱的电势的电源电路，该检测电路能够对调节偏置电势的电势的变化进行检测。

根据实施例，该电源电路包括其输出耦合至第一MOS晶体管的栅极的运算放大器，且该检测电路包括与第一MOS晶体管构成电流镜的第二MOS晶体管，该运算放大器的输入和该第一MOS晶体管的漏极耦合至所述阱，该检测电路能够检测第二晶体管中电流的变动。

根据实施例，该多个阱包括具有第一导电类型的第一阱和具有第二导电类型的第二阱，该检测电路一方面包括检测第一阱的偏置电流的第一电路，另一方面包括检测第二阱的偏置电流的第二电路。

根据实施例，第一阱形成在第二导电类型的半导体衬底的上部中，第二阱为包括在第一阱之间的衬底的上部。

根据实施例，第一阱和第二阱在覆盖第二导电类型的衬底的第一导电类型的掺杂掩埋层上延伸。

另一实施例提供一种保护包括多个偏置半导体阱的电子芯片的方法，包括检测阱偏置电流的步骤。

根据实施例，该芯片包含机密数据，该方法包括，在检测到的偏置电流大于阈值时，销毁该机密数据的步骤。

根据实施例，该方法包括，在检测到的偏置电流大于阈值时，停止芯片的活动的步骤。

结合附图，将在下述特定实施方式的非限制性描述中，详细描述前述和其它特征和优点。

附图说明

图1是第一类型的电子芯片的简化局部截面图；

图2是第二类型的电子芯片的简化局部截面图；

图3示出了防攻击的第一类型的电子芯片的实施例；

图4示出了防攻击的第二类型的电子芯片的实施例；以及

图5A和图5B详细描述了电源和检测电路的实施例。

具体实施方式

在不同的附图中，相同的元件被指定了相同的附图标记，并且，进一步的，各个附图不依比例绘制。为了清楚起见，仅示出和详细描述了对理解所述实施例有用的元件。

在下面的描述中，当参考限定相对位置的术语时，例如术语“上”时，是根据附图中相关元件的方位来作出该参考的。

在本描述中，术语“连接”是指两个元件之间直接电气连接，而术语“耦合”是指两个元件之间的电气连接，其可以是直接的或者经过了一个或多个其它无源或有源部件，如电阻、电容、电感、二极管、晶体管等。

图1是第一类型的电子芯片1的局部简化截面图，第一类型的电子芯片1包括在P型掺杂半导体衬底5的上部形成的N型掺杂半导体阱3。为了清楚起见，图1中仅示出一个阱和另一个阱的一部分。

N沟道MOS晶体管6在位于阱3之间的衬底部分的内部和上部形成，并包括栅极7和漏源和源极区域9和11。P沟道MOS晶体管12在阱3的内部和上部形成，并包括栅极13和漏源和源极区域15和17。晶体管耦合至一起以形成电路，例如数字电路。作为示例，示出了节点19和21之间的反向逻辑电路。数字电路包括电源节点23和25。在所示示例中，电源节点23和25分别耦合至晶体管6和12的源极11和17。

N型掺杂阱3、或N阱，被提供有偏置接触27，并且衬底被提供有偏置接触29。晶体管和偏置接触被绝缘沟槽31隔开。

例如地的参考电势GND被施加给电源节点23和P阱的偏置接触29。包括在该芯片内的电源电路(未示出)提供施加给电源节点25和N阱的偏置接触27的电势VDD。

在下面的描述中，在第一类型的电子芯片中，包含在N阱之间的衬底的上部33将被称作P阱。

图2是第二类型的电子芯片40的简化局部截面图，第二类型的电子芯片40包括在覆盖P型衬底5的N型掺杂掩埋层42上延伸的N阱3和P阱33。

阱3和33对应于前述芯片1的阱3和33，即，其包括偏置接触27和29以及由形成在阱内部和上部的晶体管6，12构成的数字电路。数字电路提供有电源节点23和25。

数字电路在分别被施加给节点23和25的地GND和电势VDD之间被供电。偏置电势VPW和VNW，其可与电势GND和VDD不同，被分别施加给偏置接触29和27，并且由包含在该芯片中的未示出的电源电路所提供。

如在前言中所指出的，对于包含机密数据的电路，盗版者能够执行错误注入分析。检测这类攻击的模式在下文进行描述。

图3示出了防攻击的第一类型的电子芯片50的实施例。图3包括芯片50的局部截面图和包括在该芯片内的电路图示。

芯片50包括结合图1描述的芯片1的元件，尤其是N阱3和P阱33。例如为数字电路的电路包括在P阱33内部和上部形成的晶体管6以及在N阱3内部和上部形成的晶体管12。数字电路具有电源节点23和25，阱3和33具有各自的偏置接触27和29。偏置接触和晶体管被绝缘沟槽31分开。

电路的电源节点23耦合至地。进一步的，芯片50包括电源电路52(VDD)，其提供施加给电源节点25的电势VDD。电源电路52自身由未示出的位于芯片50外部的电源提供的正电势VCC和地电势GND供电。

P阱的偏置接触29不直接接地，而是通过芯片内包含的电阻元件54耦合至地。由比较器电路56对电阻元件54两端的电压和阈值进行比较，比较器电路56能够在该电压大于阈值时产生报警信号AP。从而电阻元件54和比较器电路56构成检测阱33的偏置电流的电路57。

N阱的偏置接触27通过电阻元件58耦合至电源电路52。由比较器电路60对电阻元件58两端的电压与阈值进行比较，比较器电路60能够在该电压大于阈值时产生报警信号AN。从而电阻元件58和比较器电路60构成检测阱3的偏置电流的电路61。

在正常操作中，N阱和衬底之间的结被反向偏置，没有有效的偏置电流流经电阻元件54和58。上述阈值从而可以很低。

在尝试对芯片进行错误注入攻击期间，例如，当盗版者采用激光束轰击芯片时，电流I1N和I1P在N阱3的偏置接触27和P阱33的偏置接触29之间出现。偏置电流I1N和I1P由检测电路57或61检测得到并引发报警信号AN或AP的传输。该信号被芯片用来采取应对措施，如暂停或停止其动作或销毁其包含的机密数据。

在盗版者试图进行攻击期间，芯片分析由对芯片操作的干扰导致的电流I1P和I1N以对攻击进行检测。用于直接检测攻击的偏置电流I1N和I1P对应于干扰引起的电流。因此，芯片可检测远低于最小错误注入功率的注入功率。由此，芯片1可有利地防止任何错误注入攻击，不管对芯片表面的攻击的位置如何。

作为示例，电阻54和58可以位于1到100Ω的范围内。作为变化，电阻元件54和58可以是能够在传导电流时产生电压的芯片的元件或部分，例如，阱部分。

图4示出了防攻击的第二类型的电子芯片70的实施例。图4示意性地包括芯片70的部分截面图和包括在该芯片内的电路的图示。

芯片70包括结合图2所述的芯片40的元件，尤其是在覆盖P型掺杂衬底5的N型掺杂掩埋层42上延伸的N阱3和P阱33。在阱内部和上方形成的例如为数字电路的电路具有电源节点23和25。N阱3提供有偏置接触27，P阱33提供有偏置接触29。

数字电路的电源节点23耦合至地。进一步的，芯片70包括提供施加给电源节点25的电势VDD的电源电路52。

P阱的偏置接触29耦合至产生电势VPW的电源电路72。电源电路72包括用于检测提供给P阱的偏置电流的电路73(DETP)。检测电路73能够在偏置电流的绝对值大于阈值时产生信号AP。

N阱的偏置接触27耦合至产生电势VNW的电源电路74。电源电路74包括用于检测提供给N阱的偏置电流的电路75(DETN)。检测电路75能够在偏置电流的绝对值大于阈值时产生信号AN。

电源电路52，72和74在由芯片外部未示出的电源装置提供的电势VCC和GND之间被供电。

在有错误注入攻击的情况下，芯片70的检测类似于图3芯片50的检测。芯片检测到的偏置电流I1与正常芯片活动的电源电流I2分开。在芯片70的实施例中，偏置电势VNW和VPW可以不同于电源电势VDD和GND，例如以加速芯片操作，或者减小其功耗。

图5A详细示出了耦合至N阱的偏置接触27的电源电路74的实施例。电源电路74包括输出耦合至P沟道MOS晶体管PM1的栅极G1的运算放大器80。两个串联连接的电阻R1和R2将晶体管PM1的漏极D1耦合至地，电阻之间的公共节点耦合至放大器80的正输入端。调节后的电势V0被施加给放大器80的负输入端。放大器80在地GND和施加有电势VCC的节点之间被供电，电势VCC由外部电源设备提供。晶体管PM1的源极S1耦合至电势VCC。偏置接触27耦合至漏极D1。

电源电路74的检测电路75包括两个P沟道MOS晶体管PM2和PM3，其与晶体管PM1构成电流镜，即，其栅极G2和G3耦合至栅极G1，其源极D2和D3耦合至源极S1。晶体管PM2的漏极D2通过从漏极D2采样电流I3+的电流源耦合至地。晶体管PM3的漏极D3通过从漏极D3采样电流I3-的电流源耦合至地，电流I3-小于电流I3+。反相器82将漏极D3耦合至或门84的输入，或门84的另一输入耦合至漏极D2。门84的输出的激活产生信号AN。

当电路74操作时，电流I3流经电阻R1和R2，电流I3被选择为处于电流I3+和I3-之间。该电流与晶体管PM1中的偏置电流I1相加，等于I1+I3的电流I5流经晶体管PM2和PM3中的每一个。

在正常操作时，电流I5处于电流I3-和I3+之间，输出AN被禁止。

在有试图攻击的情况下，只要电流I5超出I3-到I3+的区间，漏极D2的电势就增大或者漏极D3的电势就减小，输出AN被激活。换句话说，电流I1的出现引起由放大器80提供的电势的变动，放大器80对电源电路74提供的电压进行调节，检测电路75检测该变动以检测电流I1。作为变化，检测电路75也可以由任何能够对电源电路调节电势的变动进行检测的电路替代。

电流I3和I3-之间的差对应于源于偏置接触27的电流I1的检测的阈值，电流I3和I3+之间的差对应于朝向偏置接触27流动的电流I1的检测的阈值。作为示例，检测阈值在0.2到2mA的范围内。

图5B详细示出了耦合至N阱的偏置接触29的电源电路72的实施例。

电源电路72对应于图5A的电源电路74，其中电阻R1和R2由将漏极D1耦合至电源电路86的串联电阻R3和R4替换，电阻R3与R4之间的公共节点耦合至放大器80的正输入。作为示例，检测电路73和75是类似的。

电源电路86基于电势VCC和地电势提供低于地电势的电势。电路86可以是由时钟(CLK)同步的电荷泵。作为变型，检测电路73可由能够检测电路86的调节电势的变化的检测电路替代。

已经描述了特定的实施例。本领域技术人员将很容易地想到各种改变、更改和改进。特别地，尽管在所描述的实施例中，P阱33的偏置电流和N阱3的偏置电流由两个检测电路同时进行监测，但是单个导电类型的阱的偏置电流由单个检测电路进行监测的变型也是可能的。

此外，尽管在所描述的实施例中，安全芯片包括包含MOS晶体管6和12的数字电路，但是，同样的受保护的芯片也可包括模拟电路，例如，包括如双极晶体管、电阻或二极管的元件的模拟电路，重点在于芯片包括偏置阱。

此外，尽管在所描述的实施例中，提供了P型掺杂衬底5，但是用N型掺杂衬底、或者用绝缘体上硅结构类型的支承体(support)或用由另一半导体制成的支承体来替换衬底5的变型也是可能的。

此外，尽管已经在所述实施例中详细描述了特定的检测电路，但是能够检测偏置电流的其它检测电路也是可能的。

已经在上文描述了具有不同变型的各种实施例。应当注意，本领域技术人员可在不付出创造性劳动的情况下对这些各种实施例及其变型的各种元件进行组合。特别地，第二类型安全芯片的实施例的检测电路73和75中的每一个可替代第一类型安全芯片的实施例的检测电路57和61中的一个或另一个。

进一步，已经描述了适于第一类型和第二类型集成电路的实施例。所描述的内容当然也可用于其它类型的集成电路技术，包括各种类型的阱。

这些变化、修正和改进旨在成为本公开的一部分，并且旨在包含于本发明的精神和范围中。因而，上文的描述仅用作示例，而不用于限定。本发明仅由所附权利要求书及其等效物限定。

Claims (11)

1.一种安全电子芯片，包括：

多个半导体阱，位于半导体衬底中，其中所述多个半导体阱包括第一导电类型的第一阱和第二导电类型的第二阱；

多个晶体管，分别形成在所述第一阱和所述第二阱中；

阱偏置电流检测电路，被配置为检测所述多个半导体阱中的至少一个的偏置电流；以及

电源电路，被配置为提供偏置所述多个半导体阱的偏置电势，所述阱偏置电流检测电路被配置为检测调节所述偏置电势的电势的变化。

2.根据权利要求1所述的电子芯片，其中所述阱偏置电流检测电路被配置为用于在偏置电流的绝对值大于阈值时产生报警信号。

3.根据权利要求1所述的电子芯片，其中所述阱偏置电流检测电路包括传导偏置电流的电阻元件，所述阱偏置电流检测电路被配置为用于检测所述电阻元件两端的电压。

4.根据权利要求3所述的电子芯片，其中所述电阻元件具有在1到100Ω范围内的电阻。

5.根据权利要求1所述的电子芯片，其中所述电源电路包括输出耦合至第一MOS晶体管的栅极的运算放大器，以及其中所述阱偏置电流检测电路包括与所述第一MOS晶体管构成电流镜的第二MOS晶体管，所述运算放大器的输入和所述第一MOS晶体管的漏极耦合至所述阱，并且所述阱偏置电流检测电路被配置为用于检测所述第二MOS 晶体管中电流的变化。

6.根据权利要求1所述的电子芯片，其中所述阱偏置电流检测电路一方面包括检测所述第一阱的偏置电流的第一电路，另一方面包括检测所述第二阱的偏置电流的第二电路。

7.根据权利要求6所述的电子芯片，其中所述第一阱形成在第二导电类型的半导体衬底的上部中，所述第二阱为包括在所述第一阱之间的所述衬底的上部。

8.根据权利要求6所述的电子芯片，其中所述第一阱和所述第二阱在覆盖所述第二导电类型的衬底的所述第一导电类型的掺杂掩埋层上延伸。

9.一种保护包括位于半导体衬底中的多个半导体阱的电子芯片的方法，包括检测阱偏置电流的步骤，

其中所述多个半导体阱包括第一导电类型的第一阱和第二导电类型的第二阱，并且所述电子芯片还包括：

多个晶体管，分别形成在所述第一阱和所述第二阱中；

阱偏置电流检测电路，被配置为检测所述多个半导体阱中的偏置电流；以及

电源电路，被配置为提供偏置所述多个半导体阱的偏置电势，所述阱偏置电流检测电路被配置为检测调节所述偏置电势的电势的变化。

10.根据权利要求9所述的方法，其中所述芯片含有机密数据，所述方法包括，在检测到的偏置电流大于阈值时，销毁所述机密数据的步骤。

11.根据权利要求9所述的方法，包括，当检测到的偏置电流大于阈值时，停止芯片的活动的步骤。

Images